JP3169120B2 - 半導体鏡面ウェーハの製造方法 - Google Patents

半導体鏡面ウェーハの製造方法

Info

Publication number
JP3169120B2
JP3169120B2 JP20431196A JP20431196A JP3169120B2 JP 3169120 B2 JP3169120 B2 JP 3169120B2 JP 20431196 A JP20431196 A JP 20431196A JP 20431196 A JP20431196 A JP 20431196A JP 3169120 B2 JP3169120 B2 JP 3169120B2
Authority
JP
Japan
Prior art keywords
polishing
wafer
mirror
polished
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20431196A
Other languages
English (en)
Other versions
JPH0997775A (ja
Inventor
寿 桝村
清 鈴木
秀雄 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP20431196A priority Critical patent/JP3169120B2/ja
Priority to DE69605867T priority patent/DE69605867T2/de
Priority to US08/684,000 priority patent/US5827779A/en
Priority to MYPI96002967A priority patent/MY132187A/en
Priority to EP96111698A priority patent/EP0754785B1/en
Priority to KR1019960029427A priority patent/KR100206094B1/ko
Publication of JPH0997775A publication Critical patent/JPH0997775A/ja
Application granted granted Critical
Publication of JP3169120B2 publication Critical patent/JP3169120B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体デバイス製
造のための基板となる半導体鏡面ウェーハ、特に単結晶
シリコン鏡面ウェーハ(以下、単に鏡面ウェーハという
ことがある)の製造方法に関する。
【0002】
【関連技術】一般に、半導体鏡面ウェーハの製造方法
は、図11に示すように、単結晶引上装置によって引き
上げられた単結晶インゴットをスライスして薄円板状の
ウェーハを得るスライス工程Aと、該スライス工程Aに
よって得られたウェーハの割れや欠けを防ぐためにその
外周エッジ部を面取りする面取り工程Bと、面取りされ
たウェーハをラッピングしてこれを平面化するラッピン
グ工程Cと、面取り及びラッピングされたウェーハに残
留する加工歪を除去するエッチング工程Dと、エッチン
グされたウェーハの片面を1次鏡面研磨する片面1次鏡
面研磨工程E1と、1次鏡面研磨されたウェーハの該片
面を仕上げ鏡面研磨する片面仕上げ鏡面研磨工程Gと、
片面仕上げ鏡面研磨されたウェーハを洗浄してこれに付
着した研磨剤や異物を除去する洗浄工程Hが含まれる。
【0003】上記した従来の半導体ウェーハの製造方法
は、工程数が多く、製造コストがそれだけかかるという
問題があった。
【0004】ところで、前記エッチング工程Dでのエッ
チング処理には、混酸等の酸エッチング液を用いる酸エ
ッチングと、NaOH等のアルカリエッチング液を用い
るアルカリエッチングとがある。そして、酸エッチング
では、高いエッチング速度が得られ、ウェーハ表面には
図12に示すように周期10μm以下、P−V(Peakto
Valley) 値0.6μm以下の細かな粗さの凹凸が観察
されるのに対し、アルカリエッチングでは、エッチング
速度は遅く、ウェーハ表面には図13に示すように周期
10〜20μmでP−V値が1.5μmを超えるものも
ある大きな粗さの凹凸が観察される。
【0005】図11に示した諸工程を経て製造される半
導体鏡面ウェーハにおいては、その裏面に関しエッチン
グ面が最後まで残るため、以下のような弊害が発生して
いた。
【0006】即ち、エッチング工程まで終了したウェー
ハのおもて面は次の片面研磨工程で鏡面研磨されるため
に問題はないが、エッチング面のままの表面粗さの大き
な該ウェーハ裏面においては、その凹凸の鋭利な先端部
がチッピングによって欠け、多数のパーティクルが発生
するいわゆる発塵という現象が起り、デバイスの歩留り
が低下するという問題が発生する。
【0007】将来、半導体素子の集積度がさらに向上し
た場合、鏡面ウェーハ裏面からの発塵が大きな問題とな
り、裏面の鏡面化が必要となってくる。また、ウェーハ
自体の平坦度は現状以上に厳しいレベルが要求されるよ
うになる。
【0008】一方で、ウェーハを両面研磨する場合は、
ウェーハの表裏両面を同時に鏡面研磨でき、かつ平坦度
の高い研磨加工が可能なことが知られている。
【0009】
【発明が解決しようとする課題】そこで、本発明者は、
上記問題に鑑み、半導体鏡面ウェーハの製造方法に両面
研磨工程を組み込んで研磨ウェーハの平坦度向上を図る
とともに、生産コストを低くした新規な半導体鏡面ウェ
ーハの製造方法を実現すべく種々の研究を行った結果、
本発明を完成したものである。
【0010】本発明は、高い平坦度の加工を可能とし、
かつ表裏両面の研磨を行うことによって、裏面のチッピ
ングによる発塵を抑えてデバイスの歩留りを高めること
ができ、かつ工程の簡略化を図ることにより、生産性の
向上を達成し、従来方法に比べて低い生産コストで高品
質のウェーハ加工を可能とした新規な半導体鏡面ウェー
ハの製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体鏡面ウェーハの製造方法は、単結晶
インゴットをスライスして薄円板状のウェーハを得るス
ライス工程と、該スライス工程によって得られたウェー
ハを面取りする面取り工程と、面取りされたウェーハの
両面を1次鏡面研磨する両面1次鏡面研磨工程と、両面
を1次鏡面研磨されたウェーハの片面を仕上げ鏡面研磨
する片面仕上げ鏡面研磨工程を、ラッピング工程及びエ
ッチング工程を行なうことなく、実施することを特徴と
する。
【0012】上記両面1次鏡面研磨工程におけるウェー
ハの研磨代が60μm以上とするのが好適であるが、8
0μm以上とすればさらに好ましい。
【0013】
【作用】従来のスライス工程で作られるスライスウェー
ハの平坦度は、TTV(TOTALTHICKNESS VARIATION 、
すなわちウェーハ全面における最大厚と最少厚の差)で
10〜20μmであり、しかも片面最大で30μmの深
さまで加工歪を有している。また、スライス工程におい
ては周期、数mmから数十mmでウェーハの反りが繰り
返すいわゆるうねりが発生する。しかし、このスライス
ウェーハを面取りしたのち硬質な研磨布(アスカーC硬
度80以上)を用いて両面研磨を行った場合、片面研磨
代30μm以上で極めて良好な平坦度(TTV)が得ら
れ、かつ加工歪層及びスライス特有のうねりも除去可能
であることが判った。
【0014】これまでのウェーハ加工工程の場合、スラ
イス工程で導入された加工歪及びスライス時の非常に悪
い平坦度(TTV)の修正の為にラッピング工程が行な
われている。しかし、ラッピング工程では、従来、ウェ
ーハのうねりは除去できなかった。また、ラッピング工
程自体数μmの加工歪を発生させ、この加工歪を除去す
る為にエッチング工程を導入していた。本発明者の研究
の結果、スライス工程での加工歪除去と非常に悪い平坦
度(TTV)の修正及び、驚くべきことにウェーハのう
ねりの修正も両面研磨で行うことが可能であるという知
見を得、本発明に到達したものである。また、両面研磨
自体による加工歪はほとんどないため、当然エッチング
工程は不要となり、さらに両面とも鏡面であるため、発
塵が抑えられるという効果がある。
【0015】
【発明の実施の形態】以下に本発明方法の実施の形態を
添付図面中、図1〜図10とともに説明する。図1及び
図10において、図11と同一又は類似工程は同一符号
で示す。
【0016】図1は本発明の半導体鏡面ウェーハの製造
方法の一の実施の形態を示すフローチャートである。
【0017】まず、スライス工程Aでは、不図示の単結
晶引上装置によって引き上げられた単結晶インゴットが
棒軸方向に対して直角あるいはある角度をもってスライ
スされて複数の薄円板状のウェーハが得られる。
【0018】上記スライス工程Aによって得られたウェ
ーハは、割れや欠けを防ぐために、その外周エッジ部が
次の面取り工程Bで面取りされる。
【0019】ところで、従来は、図11に示すように、
上記面取り工程Bで面取りされたウェーハは、ラッピン
グ工程C、エッチング工程D、片面1次鏡面研磨工程E
1を経て、片面仕上げ鏡面研磨工程Fが行なわれてい
た。上記エッチング工程Dによって加工歪を除去された
ウェーハは、そのまま片面1次鏡面研磨工程E1及び片
面仕上げ鏡面研磨工程Fにおいて、その片面(おもて
面)のみが鏡面研磨されていたため、エッチングによっ
てウェーハ両面に発生した凹凸はウェーハ裏面に最後ま
でそのまま残り、このため前述のような弊害が発生して
いた。
【0020】そこで、本発明の一の実施の形態では、上
記面取り工程Bの後に、ラッピング工程C、エッチング
工程D、片面1次鏡面研磨工程E1を行わず、その代わ
りに両面1次鏡面研磨工程E2を新たに行うものであ
る。
【0021】上記両面1次鏡面研磨工程E2では、後述
する両面研磨装置及び研磨剤を用いて、面取りされたウ
ェーハは、その両面が1次鏡面研磨される。
【0022】この両面を1次鏡面研磨されたウェーハ
は、次いで片面仕上げ鏡面研磨工程Fにおいて、例えば
図9に示す通常の片面研磨装置10及び研磨剤19を用
いてその片面(おもて面)が鏡面研磨され鏡面ウェーハ
となる。次に洗浄工程Gにおける洗浄により、この鏡面
ウェーハに付着している研磨剤やパーティクルが除去さ
れる。
【0023】上記鏡面ウェーハの裏面は1次鏡面研磨処
理されたままであるが、該ウェーハ裏面の発塵性は低く
抑えられる。従って、例えば、デバイス工程中のフォト
リソグラフィー工程において該ウェーハをその裏面で吸
着した場合、裏面のチッピングによる発塵が抑えられ、
これによってもデバイスの歩留りが高められる。
【0024】以下に本発明において用いられる両面研磨
装置について図2及び図3を参照して説明する。
【0025】図2は両面研磨装置の断面的説明図及び図
3は上定盤を取り外した状態を示す上面説明図である。
【0026】図2において、両面研磨装置22は上下方
向に相対向して設けられた下定盤24及び上定盤26を
有している。該下定盤24の上面には下研磨布24aが
布設され、また上定盤26の下面には上研磨布26aが
それぞれ布設されている。該下定盤24及び上定盤26
は不図示の駆動手段によって互いに逆方向に回転せしめ
られる。
【0027】該下定盤24はその中心部上面に中心ギア
28を有し、その周縁部には環状のインターナルギア3
0が隣接して設けられている。
【0028】32は円板状のキャリアで、該下定盤24
の下研磨布24aの上面と該上定盤26の上研磨布26
aの下面との間に挟持され、該中心ギア28及びインタ
ーナルギア30の作用により、自転及び公転しつつ該下
研磨布24aと該上研磨布26aとの間を摺動する。
【0029】該キャリア32には複数個のウェーハ受け
穴34が穿設されている。研磨すべきウェーハWは該ウ
ェーハ受け穴34内に配置される。該ウェーハWを研磨
する場合には、研磨剤はノズル36から上定盤26に設
けられた貫通孔38を介してウェーハWと研磨布24a
及び26aの間に供給され、該キャリア32の自転及び
公転とともに該ウェーハWは自転及び公転して該下研磨
布24aと該上研磨布26aとの間を摺動し、ウェーハ
Wの両面が研磨される。
【0030】図9は片面仕上げ鏡面研磨に使用した従来
から用いられている片面研磨装置を示す側面図である。
図9において、片面研磨装置10は、回転定盤12とウ
ェーハホルダー13と研磨剤供給装置14からなってい
る。回転定盤12の上面には研磨パッド16が貼付して
ある。回転定盤12は回転軸17により所定の回転速度
で回転される。
【0031】ウェーハホルダー13は真空吸着等により
その下面にウェーハWを保持し、回転シャフト18によ
り回転されると同時に所定の荷重で研磨パッド16にウ
ェーハWを押しつける。研磨剤供給装置14は所定の流
量で研磨剤19を研磨パッド16上に供給し、この研磨
剤19がウェーハWと研磨パッド16の間に供給される
ことによりウェーハWが研磨される。
【0032】(実験例1) 試料ウェーハ:CZ、p型、結晶方位<100>、15
0mmφ、スライスシリコンウェーハ 研磨パッド:ウレタン発泡体、硬度60又は80(アス
カーC硬度) 研磨剤:コロイダルシリカ研磨剤 研磨荷重:100g/cm2
【0033】上記研磨条件において、図2及び図3に示
した両面研磨装置を用いて試料ウェーハ(面取りまで実
施したスライスウェーハ)を両面研磨し、研磨代と研磨
面の平坦度(TTV)の関係を測定し、図4に示した。
【0034】図4の結果から明らかなごとく、アスカー
C硬度80の研磨布を用いると、60μm以上の研磨代
で1μm以下の平坦度(TTV)が達成される。またア
スカーC硬度60の研磨布を用いると、80μm以上の
研磨代で4μm以下の平坦度(TTV)が達成される。
【0035】さらに、上記実験例1によって研磨した試
料ウェーハのうち次の3つの研磨例について、ウェーハ
表面のうねりを観察した写真を撮影した。これらの写真
は、魔鏡の原理を応用して表面の微細な凹凸のパターン
を検出可能な表面形状観察装置により得られた画像を撮
影したものであり、白黒のコントラストが表面の微細な
凹凸を示すものである。研磨例1は、アスカーC硬度8
0の研磨布によって研磨代30μmの研磨を行なったも
ので、ウェーハ表面の写真を図5に示した。研磨例2
は、アスカーC硬度60の研磨布によって研磨代100
μmの研磨を行なったもので、ウェーハ表面の写真を図
6に示した。研磨例3は、アスカーC硬度80の研磨布
によって研磨代60μmの研磨を行なったもので、ウェ
ーハ表面の写真を図7に示した。
【0036】研磨例1および研磨例2は、図5、図6か
ら明らかなように、うねりが観察されるが、研磨例3の
図7では、うねりがなくなっているのが分かる。尚、図
4から図7に示した結果は両面研磨のみを行った時のも
のであるが、一般に仕上げ研磨は1次研磨または2次研
磨の加工歪みを取り除くとともに、表面のnmオーダー
の周期の微細な粗さを改善するために行われるもので、
研磨代が0.5〜2.0μm程度である。この程度の研
磨代の仕上げ研磨を行っても、図4に示したTTVや図
5から図7に示した表面形状は保持されることを確認し
ている。
【0037】次に上記実験例1において研磨パッドの硬
度をアスカーC硬度80とし、図1に示した工程によっ
て20枚の鏡面ウェーハを製造した。片面仕上げ鏡面研
磨処理としては図9に示した片面研磨装置を用い、研磨
代1μmの研磨を行った。その平坦度(LTVmax:LOC
AL THICKNESS VARIATION max:ウェーハ面上を20mm
×20mmの多数の方形に区分し、各区分の中で最大厚
と最小厚の差をとり、ウェーハ面上においてその差の値
のもっとも大きなもの)を測定して図8に示した。これ
とともに図11に示した従来加工プロセスに従って研磨
し、製造した鏡面ウェーハについても同様に平坦度(L
TVmax)を測定して図8に示した。
【0038】従来加工プロセスでは平坦度(LTVma
x)の平均値が0.4μm、最大値が0.6μm、最小
値が0.3μmであったのに対し、本発明のプロセスで
は平均値が0.3μm、最大値が0.4μm、最小値が
0.25μmであり、いずれも大きく改善されている。
【0039】上記した実施の形態の説明では、片面研磨
が片面仕上げ鏡面研磨工程Fのみの一段のものについて
述べてきたが、これは図10に示すように片面2次鏡面
研磨工程E3及び片面仕上げ鏡面研磨工程Fの2段とし
てもよい。
【0040】
【発明の効果】以上述べたように、本発明の半導体鏡面
ウェーハの製造方法によれば、高い平坦度の加工を可能
とし、かつ裏面のチッピングによる発塵を抑えてデバイ
スの歩留りを高めることができ、かつ工程の簡略化を図
ることにより、生産性の向上を達成し、従来方法に比べ
て低い生産コストで高品質のウェーハ加工を行なうこと
ができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の半導体ウェーハの製造方法の一の実施
の形態を示すフローチャートである。
【図2】両面研磨装置の断面的説明図である。
【図3】両面研磨装置の上定盤を取り外した状態を示す
上面説明図である。
【図4】実験例1における研磨代と平坦度(TTV)の
関係を示すグラフである。
【図5】研磨例1のウェーハ表面上に形成された微細凹
凸のパターンを示す写真である。
【図6】研磨例2のウェーハ表面上に形成された微細凹
凸のパターンを示す写真である。
【図7】研磨例3のウェーハ表面上に形成された微細凹
凸のパターンを示す写真である。
【図8】本発明の製造方法と従来の製造方法によって得
たウェーハ表面の平坦度(LTV)を示すグラフであ
る。
【図9】片面研磨装置の側面図である。
【図10】本発明の半導体ウェーハの製造方法の他の実
施の形態を示すフローチャートである。
【図11】従来の半導体ウェーハの製造方法の一例を示
すフローチャートである。
【図12】酸エッチングされたウェーハ表面の粗さ分布
を示す図面である。
【図13】アルカリエッチングされたウェーハ表面の粗
さ分布を示す図面である。
【符号の説明】
10 研磨装置 12 回転定盤 13 ウェーハホルダー 14 研磨剤供給装置 16 研磨パッド 17 回転軸 18 回転シャフト 19 研磨剤 22 両面研磨装置 24 下定盤 24a 下研磨布 26 上定盤 26a 上研磨布 28 中心ギア 30 インターナルギア 32 キャリア 34 ウェーハ受け穴 A スライス工程 B 面取り工程 C ラッピング工程 D エッチング工程 E1 片面1次鏡面研磨工程 E2 両面1次鏡面研磨工程 E3 片面2次鏡面仕上げ研磨工程 F 片面仕上げ鏡面研磨工程 G 洗浄工程 W ウェーハ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 工藤 秀雄 福島県西白河郡西郷村大字小田倉字大平 150番地 信越半導体株式会社 半導体 白河研究所内 (56)参考文献 特開 平8−64560(JP,A) 特開 平8−236489(JP,A) 特開 平5−57623(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/304 B24B 3/00 - 18/00 B24B 37/00 - 37/04

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体単結晶インゴットをスライスして
    薄円板状のウェーハを得るスライス工程と、該スライス
    工程によって得られたウェーハを面取りする面取り工程
    と、面取りされたウェーハの両面を1次鏡面研磨する両
    面1次鏡面研磨工程と、両面を1次鏡面研磨されたウェ
    ーハの片面を仕上げ鏡面研磨する片面仕上げ鏡面研磨工
    程を、ラッピング工程及びエッチング工程を行なうこと
    なく、実施することを特徴とする半導体鏡面ウェーハの
    製造方法。
  2. 【請求項2】 上記両面1次鏡面研磨工程におけるウェ
    ーハの研磨代が60μm以上であることを特徴とする請
    求項1記載の半導体鏡面ウェーハの製造方法。
  3. 【請求項3】 上記両面1次鏡面研磨工程において使用
    する研磨布が、アスカーC硬度80以上の硬質研磨布で
    あることを特徴とする請求項1又は2記載の半導体鏡面
    ウェーハの製造方法。
JP20431196A 1995-07-21 1996-07-15 半導体鏡面ウェーハの製造方法 Expired - Fee Related JP3169120B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP20431196A JP3169120B2 (ja) 1995-07-21 1996-07-15 半導体鏡面ウェーハの製造方法
DE69605867T DE69605867T2 (de) 1995-07-21 1996-07-19 Verfahren zur Herstellung von Halbleiterscheiben mit spiegelglatter Oberfläche
US08/684,000 US5827779A (en) 1995-07-21 1996-07-19 Method of manufacturing semiconductor mirror wafers
MYPI96002967A MY132187A (en) 1995-07-21 1996-07-19 Method of manufacturing semiconductor mirror wafers
EP96111698A EP0754785B1 (en) 1995-07-21 1996-07-19 Method of manufacturing semiconductor mirror wafers
KR1019960029427A KR100206094B1 (ko) 1995-07-21 1996-07-20 반도체 유리면웨이퍼의 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-207514 1995-07-21
JP20751495 1995-07-21
JP20431196A JP3169120B2 (ja) 1995-07-21 1996-07-15 半導体鏡面ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPH0997775A JPH0997775A (ja) 1997-04-08
JP3169120B2 true JP3169120B2 (ja) 2001-05-21

Family

ID=26514407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20431196A Expired - Fee Related JP3169120B2 (ja) 1995-07-21 1996-07-15 半導体鏡面ウェーハの製造方法

Country Status (6)

Country Link
US (1) US5827779A (ja)
EP (1) EP0754785B1 (ja)
JP (1) JP3169120B2 (ja)
KR (1) KR100206094B1 (ja)
DE (1) DE69605867T2 (ja)
MY (1) MY132187A (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3620554B2 (ja) * 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JPH10135165A (ja) * 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd 半導体ウェハの製法
JPH10135164A (ja) * 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
EP1564796A1 (en) * 1997-12-09 2005-08-17 Shin-Etsu Handotai Company Limited Semiconductor wafer processing method and semiconductor wafers produced by the same
US6214704B1 (en) 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
DE19905737C2 (de) 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
US6294469B1 (en) 1999-05-21 2001-09-25 Plasmasil, Llc Silicon wafering process flow
JP2001007064A (ja) * 1999-06-17 2001-01-12 Sumitomo Metal Ind Ltd 半導体ウエーハの研削方法
DE19928949A1 (de) * 1999-06-24 2001-01-04 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
US6338805B1 (en) 1999-07-14 2002-01-15 Memc Electronic Materials, Inc. Process for fabricating semiconductor wafers with external gettering
US6200908B1 (en) 1999-08-04 2001-03-13 Memc Electronic Materials, Inc. Process for reducing waviness in semiconductor wafers
DE19956250C1 (de) * 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE19958077A1 (de) * 1999-12-02 2001-06-13 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Politur von Halbleiterscheiben
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
DE10012840C2 (de) * 2000-03-16 2001-08-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von polierten Halbleiterscheiben
US7589023B2 (en) * 2000-04-24 2009-09-15 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing semiconductor wafer
US6520844B2 (en) * 2000-08-04 2003-02-18 Sharp Kabushiki Kaisha Method of thinning semiconductor wafer capable of preventing its front from being contaminated and back grinding device for semiconductor wafers
CN1446142A (zh) * 2000-08-07 2003-10-01 Memc电子材料有限公司 用双面抛光加工半导体晶片的方法
US6709981B2 (en) 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
EP1261020A4 (en) * 2000-10-26 2005-01-19 Shinetsu Handotai Kk PROCESS FOR PRODUCING PLATELETS, POLISHING APPARATUS AND PLATELET
US6672943B2 (en) 2001-01-26 2004-01-06 Wafer Solutions, Inc. Eccentric abrasive wheel for wafer processing
US6672947B2 (en) * 2001-03-13 2004-01-06 Nptest, Llc Method for global die thinning and polishing of flip-chip packaged integrated circuits
US6632012B2 (en) 2001-03-30 2003-10-14 Wafer Solutions, Inc. Mixing manifold for multiple inlet chemistry fluids
US20060278912A1 (en) * 2004-09-02 2006-12-14 Luan Tran Selective polysilicon stud growth
JP4860192B2 (ja) * 2004-09-03 2012-01-25 株式会社ディスコ ウェハの製造方法
JP4820108B2 (ja) * 2005-04-25 2011-11-24 コマツNtc株式会社 半導体ウエーハの製造方法およびワークのスライス方法ならびにそれらに用いられるワイヤソー
JP2011523596A (ja) * 2008-05-06 2011-08-18 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. マイクロスケール光学構造を作製する方法
JP5401683B2 (ja) * 2008-08-01 2014-01-29 株式会社Sumco 両面鏡面半導体ウェーハおよびその製造方法
DE102009025243B4 (de) * 2009-06-17 2011-11-17 Siltronic Ag Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
WO2015046090A1 (ja) * 2013-09-26 2015-04-02 株式会社フジミインコーポレーテッド 研磨用組成物、研磨用組成物の製造方法およびシリコンウェーハ製造方法
KR20180002571U (ko) 2017-02-17 2018-08-28 장기일 콤팩트 화장품 용기 체결구조
CN111644906B (zh) * 2020-06-02 2021-09-21 大连理工大学 一种高精度超薄光学零件增厚-光胶-对称减薄加工方法
CN114030093B (zh) * 2021-12-01 2023-02-28 长飞光纤光缆股份有限公司 一种晶体冷加工方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839801B2 (ja) * 1992-09-18 1998-12-16 三菱マテリアル株式会社 ウェーハの製造方法
JP2655975B2 (ja) * 1992-09-18 1997-09-24 三菱マテリアル株式会社 ウェーハ研磨装置
US5643405A (en) * 1995-07-31 1997-07-01 Motorola, Inc. Method for polishing a semiconductor substrate

Also Published As

Publication number Publication date
KR100206094B1 (ko) 1999-07-01
US5827779A (en) 1998-10-27
JPH0997775A (ja) 1997-04-08
MY132187A (en) 2007-09-28
EP0754785A1 (en) 1997-01-22
KR970008392A (ko) 1997-02-24
EP0754785B1 (en) 1999-12-29
DE69605867T2 (de) 2000-05-18
DE69605867D1 (de) 2000-02-03

Similar Documents

Publication Publication Date Title
JP3169120B2 (ja) 半導体鏡面ウェーハの製造方法
JP4192482B2 (ja) シリコンウェーハの製造方法
JP3317330B2 (ja) 半導体鏡面ウェーハの製造方法
WO2013187441A1 (ja) 半導体ウェーハの製造方法
US20010039119A1 (en) Semiconductor wafer and method for fabrication thereof
JPH09270400A (ja) 半導体ウェーハの製造方法
JP3828176B2 (ja) 半導体ウェハの製造方法
JP3328193B2 (ja) 半導体ウエーハの製造方法
JPH08316180A (ja) 半導体ウェーハの製造方法
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
JP2013258227A (ja) 半導体ウェーハの製造方法
JP4492293B2 (ja) 半導体基板の製造方法
JP3336191B2 (ja) 半導体ウェ−ハの製造方法
JP4224871B2 (ja) 半導体基板の製造方法
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
WO2010128671A1 (ja) シリコンエピタキシャルウェーハの製造方法
JP5287982B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP3473654B2 (ja) 半導体鏡面ウェーハの製造方法
JP2002025950A (ja) 半導体ウェーハの製造方法
JPH0745564A (ja) 高平坦度ウェーハの製造方法
JPS6381934A (ja) ウエハおよびその製造方法
JP3131968B2 (ja) 半導体シリコンウェーハの製造方法
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
JP3584824B2 (ja) 高平坦度半導体ウェーハおよびその製造方法
JP3596405B2 (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees