JP3831353B2 - 磁気ランダムアクセスメモリ - Google Patents
磁気ランダムアクセスメモリ Download PDFInfo
- Publication number
- JP3831353B2 JP3831353B2 JP2003088413A JP2003088413A JP3831353B2 JP 3831353 B2 JP3831353 B2 JP 3831353B2 JP 2003088413 A JP2003088413 A JP 2003088413A JP 2003088413 A JP2003088413 A JP 2003088413A JP 3831353 B2 JP3831353 B2 JP 3831353B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- tunnel magnetoresistive
- random access
- access memory
- magnetoresistive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 72
- 239000010410 layer Substances 0.000 claims description 110
- 239000011229 interlayer Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 12
- 230000000694 effects Effects 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 238000005452 bending Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 description 41
- 239000002184 metal Substances 0.000 description 41
- 230000015654 memory Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 230000005290 antiferromagnetic effect Effects 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 229910003321 CoFe Inorganic materials 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 230000005294 ferromagnetic effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910018979 CoPt Inorganic materials 0.000 description 2
- 229910000684 Cobalt-chrome Inorganic materials 0.000 description 2
- 239000010952 cobalt-chrome Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気ランダムアクセスメモリ（Magnetic Random Access Memory; MRAM）に係り、特にトンネル型磁気抵抗効果により"1"/"0" 情報の記憶を行う素子を利用して構成した磁気メモリセルを行列状に配置したMRAMにおけるメモリセルの構造に関する。
【０００２】
【従来の技術】
近年、新たな原理により情報を記憶するメモリが数多く提案されているが、そのうちの一つに、トンネル型磁気抵抗(Tunneling Magneto Resistive: 以後、TMR と表記する) 効果を用いて"1"/"0" 情報の記憶を行う強磁性トンネル接合（Magnetic Tunnel Junction; MTJ）素子を利用して構成した磁気メモリセルを行列状に配置したMRAMが提案されている（例えば、非特許文献１参照）。
【０００３】
図８は、従来のMRAMで用いられるMTJ 素子の断面構造を概略的に示す。
【０００４】
このMTJ 素子は、２つの磁性層（強磁性層、強磁性体膜）71,72 で１つの非磁性層（トンネルバリア膜）73を挟んだ構造を有し、２つの磁性層71,72 のスピンの向きが平行であるか反平行であるかによって“１”／“０”情報を記憶する。
【０００５】
通常、２つの磁性層71,72 の一方側には反強磁性層74が配置される。反強磁性層74は、一方側の磁性層72のスピンの向きを固定することによって、他方側の磁性層71のスピンの向きのみを変えることにより情報を容易に書き換えるための部材である。ここで、スピン可変側の磁性層71は自由層（または記録層）、スピン固定側の磁性層72は固定層（またはピン層）と呼ばれる。
【０００６】
図９（ａ）および（ｂ）は、図８に示したMTJ 素子の２つの磁性層71,72 のスピンの向きを示している。
【０００７】
図９（ａ）に示すように、２つの磁性層71,72 のスピンの向き（図示矢印の向き）が平行（同じ）である場合は、２つの磁性層71,72 に挟まれた絶縁層73のトンネル抵抗は最も低くなる（トンネル電流が最も大きくなる）。
【０００８】
図９（ｂ）に示すように、２つの磁性層71,72 のスピンの向きが反平行である場合は、２つの磁性層71,72 に挟まれた絶縁層73のトンネル抵抗は最も高くなる（トンネル電流が最も小さくなる）。
【０００９】
MRAMでは、MTJ 素子の抵抗値が異なる２つの状態を、“１”情報の記憶状態（“１”状態）および“０”情報の記憶状態（“０”状態）に対応させている。
【００１０】
図１０は、MRAMのセルアレイの一部の平面的なレイアウトの一例を模式的に示す図である。
【００１１】
複数の書き込み／読み出し用のビット線BLと複数の書き込みワード線WWL が直交方向に配設され、その各交点に対応してMTJ 素子が配設される。このMTJ 素子は、長方形の長辺が書き込みワード線WWL に沿い、短辺がビット線BLに沿い、長辺方向に沿うようにスピン方向が付与されている。
【００１２】
各ビット線BLは、同一行（または列）の複数のMTJ 素子の各固定層に接続されており、各書き込みワード線WWL は同一列（または行）の複数のMTJ 素子の各自由層に近接して対向するように配置されている。
【００１３】
図１１は、図１０中のＡ−Ａ線に沿って書き込みワード線に垂直な断面におけるメモリセルの１個分に着目して構造の一例を示す断面図である。
【００１４】
図１２は、図１０中のＢ−Ｂ線に沿ってビット線に垂直な断面における構造の一例を示す断面図である。
【００１５】
図１１および図１２において、10は半導体基板（例えばP 型Si基板）、11はシャロウトレンチ型の素子分離領域(STI) 、12はゲート酸化膜、13はスイッチ素子用のNMOSFET のドレイン領域またはソース領域となる不純物拡散層(N+)、14はゲート電極GC（読み出しワード線RWL ）、15は第１金属配線層(M1)、16は第２金属配線層(M2)、17は第３金属配線層(M3)からなるMTJ 接続用配線、18は第１金属配線層15を拡散層13へ電気的に接続するための導電性のコンタクト、19は第２金属配線層16から第１金属配線層15へ電気的に接続するための導電性のコンタクト、20は第３金属配線層17から第２金属配線層16へ電気的に接続するための導電性のコンタクト、21はMTJ 素子、22は第４配線層(M4)、23は第４金属配線層22をMTJ素子21へ電気的に接続するための導電性のコンタクト、24は層間絶縁膜である。
【００１６】
なお、図中、配線の用途として、(BL)は書き込み／読み出し用のビット線、(WWL) は書き込みワード線、(SL)はソース線、(RWL) は読み出しワード線を表わしており、ソース線(SL)は接地電位に接続される。
【００１７】
次に、図１０乃至図１２を参照してMTJ 素子に対する書き込み動作原理を説明する。
【００１８】
MTJ 素子に対する書き込みは、書き込みワード線WWL およびビット線（データ選択線）BLに電流を流し、両配線に流れる電流により作られる磁界を用いてMTJ素子のスピンの向きを平行または反平行にすることにより達成される。
【００１９】
即ち、MTJ 素子へ情報を書き込む時には、ビット線BLには書き込みデータに応じて第１の方向またはそれとは逆の第２の方向に向かう電流を流して磁界Hxを発生させ、書き込みワード線WWL には第１の方向に向かう電流のみを流して磁界Hyを発生させることにより、合成磁界を用いて情報を書き込む。この際、ビット線BLに第１の方向に向かう電流を流すと、MTJ 素子のスピンの向きは平行となり、ビット線BLに第２の方向に向かう電流を流すと、MTJ 素子のスピンの向きは反平行となる。
【００２０】
MTJ 素子から情報を読み出す時には、読み出しワード線RWL を活性化させ、選択されたMTJ 素子に接続されるスイッチ素子のみをオン状態として電流経路を作り、選択されたビット線BLから接地電位へ電流を流す。その結果、選択されたMTJ 素子のみにその抵抗値に応じた電流が流れるので、その電流値を検出することにより情報を読み出すことができる。
【００２１】
次に、MTJ 素子のスピンの向きが変わる仕組みについて簡単に説明する。
【００２２】
図１３は、MTJ 素子の印加磁界の反転による抵抗値の変化特性（TMR 曲線）を示している。
【００２３】
図１４は、MTJ 素子のアステロイド曲線を示している。
【００２４】
図１３に示すTMR 曲線のように、MTJ 素子の長辺（Easy-Axis 、容易軸）方向に磁界Hxをかけると、MTJ 素子の抵抗値は例えば17％程度変化する。この変化率（変化の前後の抵抗の比）は、MR比と呼ばれる。なお、MR比は、MTJ 素子の磁性層の性質により変化する。現在では、MR比が50％程度のMTJ 素子も得られている。
【００２５】
MTJ 素子には、Easy-Axis 方向の磁界HxとHard-Axis （困難軸）方向の磁界Hyとの合成磁界が印加される。図１３中の実線および点線に示すように、Hard-Axis 方向の磁界Hyの大きさによって、MTJ 素子の抵抗値を変えるために必要なEasy-Axis 方向の磁界Hxの大きさも変化する。
【００２６】
この現象を利用することにより、アレイ状に配置されるメモリセルのうち、選択された書き込みワード線WWL および選択されたビット線BLの交点に対応して配置されているMTJ 素子のみにデータを書き込むことができる。この様子を図１４に示すアステロイド曲線を用いて説明する。
【００２７】
図１４中に示すように、Easy-Axis 方向の磁界HxとHard-Axis 方向の磁界Hyとの合成磁界の大きさがアステロイド曲線の外側（例えば、黒丸の位置）にあれば、MTJ 素子の磁性層のスピンの向きを反転させることができる。
【００２８】
逆に、Easy-Axis 方向の磁界HxとHard-Axis 方向の磁界Hyとの合成磁界の大きさがアステロイド曲線の内側（例えば、白丸の位置）にある場合には、MTJ 素子の磁性層のスピンの向きを反転させることはできない。
【００２９】
従って、Easy-Axis 方向の磁界HxとHard-Axis 方向の磁界Hyとの合成磁界の大きさを変え、合成磁界の大きさのHx-Hy 平面内における位置を変えることにより、MTJ 素子に対するデータの書き込みを制御できる。
【００３０】
ところで、書き込みワード線WWL とMTJ 素子との間の距離が書き込みビット線とMTJ 素子との間の距離よりも長く、書き込みワード線により多くの電流を流さなければならない。この書き込みワード線WWL から発生した磁界は、ループ状の曲線に沿って分布しており、従来は、MTJ 素子の自由層の中心部と端部で印加される磁界強度が異なっており、反転磁界に起因して書き込み電流が大きくなり、実用化の課題となっている。
【００３１】
【非特許文献１】
Roy Scheuerlein et.al."A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell",ISSCC2000 Technical Digest pp.128〜pp.129
【００３２】
【発明が解決しようとする課題】
上記したように従来のMRAMは、書き込み電流が大きい点が実用化上の課題となっている。
【００３３】
本発明は上記の問題点を解決すべくなされたもので、書き込み電流を低減し得る磁気ランダムアクセスメモリを提供することを目的とする。
【００３４】
【課題を解決するための手段】
本発明の第１の態様に係る磁気ランダムアクセスメモリは、交方向に交差するように配置された第１の配線および第２の配線と、前記第１、第２の配線の交点に対応して配置され、磁性膜からなる固定層と自由層との間に非磁性層が挟まれた構造によってトンネル磁気抵抗効果を有し、長方形の長辺が前記第２の配線に沿い、短辺が前記第１の配線に沿い、長辺方向に沿うようにスピン方向が付与され、長辺軸を中心として短辺方向の中央部が上に凸となるように弯曲した形状を有する上面及び長辺軸を中心として短辺方向の中央部が下に凹となるように弯曲した形状を有する下面を有するトンネル磁気抵抗素子と、前記トンネル磁気抵抗素子の上面を覆うように形成された導電性のハードマスクと、前記ハードマスクと前記第１の配線とを電気的に接続する導電性のコンタクトと、前記トンネル磁気抵抗素子の下面に接する接続用配線と、前記接続用配線と前記第２の配線との間に介在する層間絶縁膜とを具備することを特徴とする。
【００３５】
本発明の第２の態様に係る磁気ランダムアクセスメモリは、直交方向に交差するように配置された第１の配線および第２の配線と、前記第１、第２の配線の交点に対応して配置され、磁性膜からなる固定層と自由層との間に非磁性層が挟まれた構造によってトンネル磁気抵抗効果を有し、長方形の長辺が前記第２の配線に沿い、短辺が前記第１の配線に沿い、長辺方向に沿うようにスピン方向が付与され、短辺軸を中心として長辺方向の中央部が上に凹となるように弯曲した形状を有する上面及び短辺軸を中心として長辺方向の中央部が下に凸となるように弯曲した形状を有する下面を有するトンネル磁気抵抗素子と、前記トンネル磁気抵抗素子の上面を覆うように形成された導電性のハードマスクと、前記ハードマスクと前記第１の配線とを電気的に接続する導電性のコンタクトと、前記トンネル磁気抵抗素子の下面に接する接続用配線と、前記接続用配線と前記第２の配線との間に介在する層間絶縁膜とを具備することを特徴とする。
【００３６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００３７】
＜第１の実施形態＞
第１の実施形態に係るMRAMは、図１０を参照して前述したようなMTJ 素子のアレイを有するものであり、複数の書き込み／読み出し用のビット線BL（第１の配線）と複数の書き込みワード線WWL （第２の配線）が直交方向に配設され、その各交点に対応してMTJ 素子が配設されている。
【００３８】
図１は、本発明の第１の実施形態に係るMRAMにおけるセルアレイの一部に沿って書き込みワード線に垂直な断面におけるメモリセルの１個分に着目してMTJ 素子部およびスイッチ用NMOSFET 部の構造の一例を示す断面図である。
【００３９】
図２は、図１中のビット線に垂直な断面における構造の一例を示す断面図である。
【００４０】
図１および図２において、10は半導体基板（例えばP 型Si基板）、11はシャロウトレンチ型の素子分離領域(STI) 、12はゲート酸化膜、13はスイッチ素子用のNMOSFET のドレイン領域またはソース領域となる不純物拡散層(N+)、14はゲート電極GC（読み出しワード線RWL ）、15は第１金属配線層(M1)、16は第２金属配線層(M2)、17a は第３金属配線層(M3)からなるMTJ 接続用配線、18は第１金属配線層15を拡散層13へ電気的に接続するための導電性のコンタクト、19は第２金属配線層16から第１金属配線層15へ電気的に接続するための導電性のコンタクト、20は第３金属配線層17から第２金属配線層16へ電気的に接続するための導電性のコンタクト、21a はMTJ 素子、22は第４金属配線層(M4)、23は第４金属配線層22をMTJ 素子21a へ電気的に接続するための導電性のコンタクト、24は層間絶縁膜である。
【００４１】
なお、図中、配線の用途として、(BL)は書き込み／読み出し用のビット線、(WWL) は書き込みワード線、(SL)はソース線、(RWL) は読み出しワード線を表わしており、ソース線(SL)は接地電位に接続される。
【００４２】
本例で使用されているMTJ 素子21a は、図８を参照して前述した従来のMTJ 素子と比べて、長方形（あるいは楕円形）の長辺軸を中心として短辺方向の中央部がビット線BLの方向に向かって膨らむ状態、つまり上面が長辺軸を中心として短辺方向の中央部が上に凸となるように弯曲した形状を有し、かつ下面が長辺軸を中心として短辺方向の中央部が下に凹となるように弯曲した形状を有する点が異なり、その他は同じである。即ち、スピン可変側の自由層71とスピン固定側の固定層72との間にトンネルバリア膜73が挟まれた構造によってトンネル磁気抵抗効果を有する。そして、長辺が書き込みワード線WWL に沿い、短辺がビット線BLに沿い、長辺方向に沿うように書き込み容易軸（スピン方向）が付与されている。
【００４３】
このMTJ 素子21a の上面を覆うように導電性のハードマスク（例えばタンタルTa）25が形成され、MTJ 素子21a とビット線BLはハードマスク25を介して導電性のコンタクト23により電気的に接続されており、MTJ 素子21a の下面に接するように金属（例えばタンタルTa）からなるMTJ 接続用配線17a が形成されており、この接続用配線17a と書き込みワード線WWL との間に層間絶縁膜24が介在している。この層間絶縁膜24は、MTJ 素子21a の弯曲上下に対向する部分がそれに連なる他の部分よりもビット線BLの方向に向かって突出している。
【００４４】
上記した第１の実施形態のMRAMは、MTJ 素子21a の長辺方向（スピン方向）がビット線BLと直交しており、書き込みワード線WWL から発生する磁界曲線にほぼ一致させるようにMTJ 素子21a を反らせている。これにより、弯曲状態のMTJ 素子21a の自由層71の幅方向（短辺方向）の中心部と端部で印加される磁界強度が等しくなる。結果として、反転磁界が低減され、書き込み効率が向上し、書き込み電流が低減される。この場合、MTJ 素子21a の自由層の幅方向の端部に印加される磁界強度を強めるために、弯曲状態のMTJ 素子21a の短辺の両先端間の弦の長さが書き込みワード線WWL の幅よりも広いことが望ましい。
【００４５】
図３は、図１および図２に示した構造の形成工程の一例の一部について書き込みワード線に垂直な断面における構造を示す断面図である。層間絶縁膜24は複数層の絶縁膜からなり、ここでは説明の簡単化のために一部241 のみ説明する。
【００４６】
まず、P 型Si基板10の表層部に選択的に素子分離領域STI 11を形成し、スイッチ用NMOSFET のゲート絶縁膜12、ゲート電極(GC)（読み出しワード線RWL ）14、N+拡散層13からなるドレイン領域およびソース領域を形成する。次に、ドレイン領域上およびソース領域上にコンタクト18を形成し、さらに第１金属配線層(M1)15を形成する。次に、第１金属配線層15上にコンタクト19を形成し、さらに第２金属配線層(M2)（例えばCu配線）16を形成し、600nm 程度の厚さの層間絶縁膜241 （例えばHDP ）および300nm 程度の厚さの窒化シリコン(SiN) 膜31を堆積する。
【００４７】
次に、リソグラフィー技術および反応性イオンエッチング(RIE) 技術を用いてSiN 膜31を所望のパターン形状にし、このSiN 膜31のパターンをマスクとして層間絶縁膜241 を斜めに角度を持たせてエッチング加工（ミリング）する。
【００４８】
この場合、後でMTJ 素子21a を繰り返しパターンとして形成するために、MTJ素子21a 相互間のスペース領域が溝となるように繰り返しパターンとして形成する。これにより、層間絶縁膜241 のうちで後工程でその上にMTJ 素子21a が形成される部分は、他の部分よりも上側に凸の状態になる。
【００４９】
次に、SiN 膜31のパターンを除去した後、図１中に示したように、第２金属配線層16上にコンタクト20を形成し、さらに第３金属配線層(M3)（例えばTa）17aを30nm程度の厚さに堆積し、さらにMTJ 素子21a の各層を順次堆積し、さらに、ハードマスク（例えばTa）25を150nm 程度の厚さに形成する。ここで、MTJ 素子21a の自由層は、通常、NiFeが使用されるが、CoNiFe,CoFe,CoCr,CoPt などを用いることも可能である。
【００５０】
そして、リソグラフィー技術とRIE 技術を用いて、ハードマスク25およびMTJ 素子21a を所望のパターン形状に加工し、さらに、リソグラフィー技術とRIE 技術を用いて、第３金属配線層17a を所望のパターンに加工してMTJ 接続用配線を形成する。この場合、第３金属配線層17a の一部（前述したように層間絶縁膜241のうちで上側に凸の状態の部分上に形成されている部分）およびその上に形成されているMTJ 素子21a は、それぞれ上側に凸の状態に弯曲している。
【００５１】
次に、MTJ 素子21a の上面側のハードマスク25にコンタクトするコンタクト23および第４金属配線層(M4)22を形成する。
【００５２】
なお、MTJ 素子21a とハードマスク25の厚さの比や材質の違いによる熱膨脹係数の違いを利用して前記したように弯曲させることも可能である。
【００５３】
図４は、図１中のMTJ 素子21a 部を取り出してその積層構造の一例について詳細に説明する。
【００５４】
この積層構造は、図１中の第３金属配線層(M3)17a （例えばTa、30nm程度の厚さ）上に、バッファ層70、反強磁性層74、固定層72、トンネルバリア膜73、自由層71、キャップ層75が順次積層されており、その上に図１中のハードマスク（例えばTa、150nm 程度の厚さ）25が形成される。
【００５５】
ここで、バッファ層70は、例えばRuからなり、3nm 程度の厚さである。反強磁性層74は、例えばIrMnからなり、10nm程度の厚さである。固定層72は、例えばCoFeからなり、3nm 程度の厚さである。トンネルバリア膜73は、例えばAl2 O3 からなり、1.5nm 程度の厚さである。自由層71は、例えばNiFeからなり、6nm 程度の厚さである。キャップ層75は、例えばRuからなり、10nm程度の厚さである。
【００５６】
MTJ 素子21a 部のサイズの一例として、短辺方向の幅Ｗが0.4 μｍ、長辺方向の長さＬが1.2 μｍとすると、短辺方向の中央の頂点Ａに対して両端Ｂがそれぞれ例えば5nm 低くなるように上側に凸の状態に弯曲しており、その場合の曲率半径は4 μｍ程度である。
【００５７】
＜第２の実施形態＞
第２の実施形態に係るMRAMは、図１０を参照して前述したようなMTJ 素子のアレイを有するものであり、複数の書き込み／読み出し用のビット線BL（第１の配線）と複数の書き込みワード線WWL （第２の配線）が直交方向に配設され、その各交点に対応してMTJ 素子21b が配設されている。
【００５８】
図５は、本発明の第２の実施形態に係るMRAMにおけるセルアレイの一部に沿ってビット線に垂直な断面における構造の一例を示す断面図である。
【００５９】
図６は、図５中の書き込みワード線に垂直な断面におけるメモリセルの１個分に着目してMTJ 素子部およびスイッチ用NMOSFET 部の構造の一例を示す断面図である。
【００６０】
図５および図６に示す構造は、図１および図２に示した構造と比べて、MTJ 素子21b の弯曲状態が異なり、その他は同じであるので図１中および図２中と同じ符号を付してその説明を省略する。
【００６１】
即ち、本例で使用されているMTJ 素子21b は、長方形（あるいは楕円形）の短辺軸を中心として長辺方向の中央部が書き込みワード線WWL の方向に向かって膨らむ状態、つまり上面が短辺軸を中心として長辺方向の中央部が上に凹となるように弯曲した形状を有し、かつ下面が短辺軸を中心として長辺方向の中央部が下に凸となるように弯曲した形状を有する。即ち、図８に示したように、スピン可変側の自由層71とスピン固定側の固定層72との間にトンネルバリア膜73が挟まれた構造によってトンネル磁気抵抗効果を有する。そして、長辺が書き込みワード線WWL に沿い、短辺がビット線BLに沿い、長辺方向に沿うように書き込み容易軸（スピン方向）が付与されている。
【００６２】
このMTJ 素子21b の上面を覆うように導電性のハードマスク（例えばタンタルTa）26が形成され、MTJ 素子21b とビット線BLはハードマスク26を介して導電性のコンタクト23により電気的に接続されており、MTJ 素子21b の下面に接するように金属（例えばタンタルTa）からなるMTJ 接続用配線17b が形成されており、この接続用配線17b と書き込みワード線WWL との間に層間絶縁膜24の一部が介在している。この層間絶縁膜24の一部は、MTJ 素子21b の弯曲上下に対向する部分がそれに連なる他の部分よりも書き込みワード線WWL の方向に向かって凹没している。
【００６３】
上記した第２の実施形態のMRAMは、MTJ 素子21b の長辺方向（スピン方向）がビット線BLと直交しており、ビット線BLから発生する磁界曲線にほぼ一致させるようにMTJ 素子21b を反らせている。これにより、弯曲状態のMTJ 素子21b の自由層の長さ方向（長辺方向）の中心部と端部で印加される磁界強度が等しくなる。結果として、反転磁界が低減され、書き込み効率が向上し、書き込み電流が低減される。この場合、MTJ 素子21b の自由層の長さ方向の端部に印加される磁界強度を強めるために、弯曲状態のMTJ 素子21b の長辺の両先端間の弦の長さがビット線BLの幅よりも広いことが望ましい。
【００６４】
図７は、図５および図６に示した構造の形成工程の一例の一部についてビット線に垂直な断面における構造を示す断面図である。層間絶縁膜24は複数層の絶縁膜からなり、ここでは説明の簡単化のために一部241 のみ説明する。
【００６５】
まず、P 型Si基板10の表層部に選択的に素子分離領域STI 11を形成し、スイッチ用NMOSFET のゲート絶縁膜12、ゲート電極(GC)（読み出しワード線RWL ）14、N+拡散層13からなるドレイン領域およびソース領域を形成する。次に、ドレイン領域上およびソース領域上にコンタクト18を形成し、さらに第１金属配線層(M1)15を形成する。次に、第１金属配線層15上にコンタクト19を形成し、さらに第２金属配線層(M2)（例えばCu配線）16を形成し、600nm 程度の厚さの層間絶縁膜241 （例えばHDP ）および300nm 程度の厚さの窒化シリコン(SiN) 膜31を堆積する。
【００６６】
次に、リソグラフィー技術およびRIE 技術を用いてSiN 膜31を所望のパターン形状にし、このSiN 膜31のパターンをマスクとして層間絶縁膜241 を斜めに角度を持たせてエッチング加工（ミリング）する。この場合、後でMTJ 素子21b を繰り返しパターンとして形成するために、MTJ 素子21b の配置予定領域が溝となるように繰り返しパターンとして形成する。
【００６７】
次に、SiN 膜31のパターンを除去した後、図５中に示したように、第２金属配線層16上にコンタクト20を形成し、さらに第３金属配線層(M3)（例えばTa）17aを30nm程度の厚さに堆積し、さらにMTJ 素子21b の各層を順次堆積し、さらに、ハードマスク（例えばTa）26を150nm 程度の厚さに形成する。ここで、MTJ 素子21b の自由層は、通常、NiFeが使用されるが、CoNiFe,CoFe,CoCr,CoPt などを用いることも可能である。
【００６８】
そして、リソグラフィー技術とRIE 技術を用いて、ハードマスク26およびMTJ 素子21b を所望のパターン形状に加工し、さらに、リソグラフィー技術とRIE 技術を用いて、第３金属配線層17b を所望のパターンに加工してMTJ 接続用配線を形成する。
【００６９】
次に、MTJ 素子21b の上面側のハードマスク26にコンタクトするコンタクト23および第４金属配線層(M4)22を形成する。
【００７０】
なお、MTJ 素子21b とハードマスク26の厚さの比や材質の違いによる熱膨脹係数の違いを利用して前記したように弯曲させることも可能である。
【００７１】
また、前記各実施形態において、大容量化、高密度実装のために、複数のMTJ素子が行列状に配置されたメモリセルアレイ、複数本の書き込みワード線WWL 、複数本のビット線BLなどにより１つのセルアレイユニットを構成し、複数のセルアレイユニットを半導体基板上に積み重ねらてセルアレイ積層構造を構成することも可能である。
【００７２】
また、本発明は、前記各実施形態におけるMTJ 素子の記録層が多層構造からなる場合にも適用可能である。
【００７３】
【発明の効果】
上述したように本発明の磁気ランダムアクセスメモリによれば、書き込み電流を低減させることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係るMRAMにおけるセルアレイの一部に沿って書き込みワード線に垂直な断面におけるメモリセルの１個分に着目してMTJ 素子部およびスイッチ用NMOSFET 部の構造の一例を示す断面図。
【図２】 図１中のビット線に垂直な断面における構造の一例を示す断面図。
【図３】 図１および図２に示した構造の形成工程の一例の一部について書き込みワード線に垂直な断面における構造を示す断面図。
【図４】 図１中のMTJ 素子部を取り出してその積層構造の一例を詳細に示す断面図。
【図５】 本発明の第２の実施形態に係るMRAMにおけるセルアレイの一部に沿ってビット線に垂直な断面における構造の一例を示す断面図。
【図６】 図５中の書き込みワード線に垂直な断面におけるメモリセルの１個分に着目してMTJ 素子部およびスイッチ用NMOSFET 部の構造の一例を示す断面図。
【図７】 図５および図６に示した構造の形成工程の一例の一部についてビット線に垂直な断面における構造を示す断面図。
【図８】 従来のMRAMで用いられるMTJ 素子の構造を概略的に示す断面図。
【図９】 図８中のMTJ 素子の２つの磁性層のスピンの向きを示す図。
【図１０】 MRAMのセルアレイの一部の平面的なレイアウトの一例を模式的に示す図。
【図１１】 図１０中のＡ−Ａ線に沿ってメモリセルの１個分に着目して断面構造の一例を模式的に示す図。
【図１２】 図１０中のＢ−Ｂ線に沿ってメモリセルの１個分に着目して断面構造の一例を模式的に示す図。
【図１３】 MTJ 素子の印加磁界の反転による抵抗値の変化特性（TMR 曲線）を示す特性図。
【図１４】 MTJ 素子のアステロイド曲線を示す特性図。
【符号の説明】
10…半導体基板（P 型Si基板）、11…素子分離領域、12…ゲート酸化膜、13…ドレイン領域またはソース領域となる不純物拡散層(N+)、14…ゲート電極、15…第１金属配線層、16…第２金属配線層、17a …第３金属配線層（例えばタンタルTa）からなるMTJ 接続用配線、18,19,20,23 …コンタクト、21a …MTJ 素子、22…第４金属配線層、24…層間絶縁膜、25…導電性のハードマスク（例えばタンタルTa）、(BL)…ビット線、(WWL) …書き込みワード線、(SL)…ソース線、(RWL) …読み出しワード線。
【発明の属する技術分野】
本発明は、磁気ランダムアクセスメモリ（Magnetic Random Access Memory; MRAM）に係り、特にトンネル型磁気抵抗効果により"1"/"0" 情報の記憶を行う素子を利用して構成した磁気メモリセルを行列状に配置したMRAMにおけるメモリセルの構造に関する。
【０００２】
【従来の技術】
近年、新たな原理により情報を記憶するメモリが数多く提案されているが、そのうちの一つに、トンネル型磁気抵抗(Tunneling Magneto Resistive: 以後、TMR と表記する) 効果を用いて"1"/"0" 情報の記憶を行う強磁性トンネル接合（Magnetic Tunnel Junction; MTJ）素子を利用して構成した磁気メモリセルを行列状に配置したMRAMが提案されている（例えば、非特許文献１参照）。
【０００３】
図８は、従来のMRAMで用いられるMTJ 素子の断面構造を概略的に示す。
【０００４】
このMTJ 素子は、２つの磁性層（強磁性層、強磁性体膜）71,72 で１つの非磁性層（トンネルバリア膜）73を挟んだ構造を有し、２つの磁性層71,72 のスピンの向きが平行であるか反平行であるかによって“１”／“０”情報を記憶する。
【０００５】
通常、２つの磁性層71,72 の一方側には反強磁性層74が配置される。反強磁性層74は、一方側の磁性層72のスピンの向きを固定することによって、他方側の磁性層71のスピンの向きのみを変えることにより情報を容易に書き換えるための部材である。ここで、スピン可変側の磁性層71は自由層（または記録層）、スピン固定側の磁性層72は固定層（またはピン層）と呼ばれる。
【０００６】
図９（ａ）および（ｂ）は、図８に示したMTJ 素子の２つの磁性層71,72 のスピンの向きを示している。
【０００７】
図９（ａ）に示すように、２つの磁性層71,72 のスピンの向き（図示矢印の向き）が平行（同じ）である場合は、２つの磁性層71,72 に挟まれた絶縁層73のトンネル抵抗は最も低くなる（トンネル電流が最も大きくなる）。
【０００８】
図９（ｂ）に示すように、２つの磁性層71,72 のスピンの向きが反平行である場合は、２つの磁性層71,72 に挟まれた絶縁層73のトンネル抵抗は最も高くなる（トンネル電流が最も小さくなる）。
【０００９】
MRAMでは、MTJ 素子の抵抗値が異なる２つの状態を、“１”情報の記憶状態（“１”状態）および“０”情報の記憶状態（“０”状態）に対応させている。
【００１０】
図１０は、MRAMのセルアレイの一部の平面的なレイアウトの一例を模式的に示す図である。
【００１１】
複数の書き込み／読み出し用のビット線BLと複数の書き込みワード線WWL が直交方向に配設され、その各交点に対応してMTJ 素子が配設される。このMTJ 素子は、長方形の長辺が書き込みワード線WWL に沿い、短辺がビット線BLに沿い、長辺方向に沿うようにスピン方向が付与されている。
【００１２】
各ビット線BLは、同一行（または列）の複数のMTJ 素子の各固定層に接続されており、各書き込みワード線WWL は同一列（または行）の複数のMTJ 素子の各自由層に近接して対向するように配置されている。
【００１３】
図１１は、図１０中のＡ−Ａ線に沿って書き込みワード線に垂直な断面におけるメモリセルの１個分に着目して構造の一例を示す断面図である。
【００１４】
図１２は、図１０中のＢ−Ｂ線に沿ってビット線に垂直な断面における構造の一例を示す断面図である。
【００１５】
図１１および図１２において、10は半導体基板（例えばP 型Si基板）、11はシャロウトレンチ型の素子分離領域(STI) 、12はゲート酸化膜、13はスイッチ素子用のNMOSFET のドレイン領域またはソース領域となる不純物拡散層(N+)、14はゲート電極GC（読み出しワード線RWL ）、15は第１金属配線層(M1)、16は第２金属配線層(M2)、17は第３金属配線層(M3)からなるMTJ 接続用配線、18は第１金属配線層15を拡散層13へ電気的に接続するための導電性のコンタクト、19は第２金属配線層16から第１金属配線層15へ電気的に接続するための導電性のコンタクト、20は第３金属配線層17から第２金属配線層16へ電気的に接続するための導電性のコンタクト、21はMTJ 素子、22は第４配線層(M4)、23は第４金属配線層22をMTJ素子21へ電気的に接続するための導電性のコンタクト、24は層間絶縁膜である。
【００１６】
なお、図中、配線の用途として、(BL)は書き込み／読み出し用のビット線、(WWL) は書き込みワード線、(SL)はソース線、(RWL) は読み出しワード線を表わしており、ソース線(SL)は接地電位に接続される。
【００１７】
次に、図１０乃至図１２を参照してMTJ 素子に対する書き込み動作原理を説明する。
【００１８】
MTJ 素子に対する書き込みは、書き込みワード線WWL およびビット線（データ選択線）BLに電流を流し、両配線に流れる電流により作られる磁界を用いてMTJ素子のスピンの向きを平行または反平行にすることにより達成される。
【００１９】
即ち、MTJ 素子へ情報を書き込む時には、ビット線BLには書き込みデータに応じて第１の方向またはそれとは逆の第２の方向に向かう電流を流して磁界Hxを発生させ、書き込みワード線WWL には第１の方向に向かう電流のみを流して磁界Hyを発生させることにより、合成磁界を用いて情報を書き込む。この際、ビット線BLに第１の方向に向かう電流を流すと、MTJ 素子のスピンの向きは平行となり、ビット線BLに第２の方向に向かう電流を流すと、MTJ 素子のスピンの向きは反平行となる。
【００２０】
MTJ 素子から情報を読み出す時には、読み出しワード線RWL を活性化させ、選択されたMTJ 素子に接続されるスイッチ素子のみをオン状態として電流経路を作り、選択されたビット線BLから接地電位へ電流を流す。その結果、選択されたMTJ 素子のみにその抵抗値に応じた電流が流れるので、その電流値を検出することにより情報を読み出すことができる。
【００２１】
次に、MTJ 素子のスピンの向きが変わる仕組みについて簡単に説明する。
【００２２】
図１３は、MTJ 素子の印加磁界の反転による抵抗値の変化特性（TMR 曲線）を示している。
【００２３】
図１４は、MTJ 素子のアステロイド曲線を示している。
【００２４】
図１３に示すTMR 曲線のように、MTJ 素子の長辺（Easy-Axis 、容易軸）方向に磁界Hxをかけると、MTJ 素子の抵抗値は例えば17％程度変化する。この変化率（変化の前後の抵抗の比）は、MR比と呼ばれる。なお、MR比は、MTJ 素子の磁性層の性質により変化する。現在では、MR比が50％程度のMTJ 素子も得られている。
【００２５】
MTJ 素子には、Easy-Axis 方向の磁界HxとHard-Axis （困難軸）方向の磁界Hyとの合成磁界が印加される。図１３中の実線および点線に示すように、Hard-Axis 方向の磁界Hyの大きさによって、MTJ 素子の抵抗値を変えるために必要なEasy-Axis 方向の磁界Hxの大きさも変化する。
【００２６】
この現象を利用することにより、アレイ状に配置されるメモリセルのうち、選択された書き込みワード線WWL および選択されたビット線BLの交点に対応して配置されているMTJ 素子のみにデータを書き込むことができる。この様子を図１４に示すアステロイド曲線を用いて説明する。
【００２７】
図１４中に示すように、Easy-Axis 方向の磁界HxとHard-Axis 方向の磁界Hyとの合成磁界の大きさがアステロイド曲線の外側（例えば、黒丸の位置）にあれば、MTJ 素子の磁性層のスピンの向きを反転させることができる。
【００２８】
逆に、Easy-Axis 方向の磁界HxとHard-Axis 方向の磁界Hyとの合成磁界の大きさがアステロイド曲線の内側（例えば、白丸の位置）にある場合には、MTJ 素子の磁性層のスピンの向きを反転させることはできない。
【００２９】
従って、Easy-Axis 方向の磁界HxとHard-Axis 方向の磁界Hyとの合成磁界の大きさを変え、合成磁界の大きさのHx-Hy 平面内における位置を変えることにより、MTJ 素子に対するデータの書き込みを制御できる。
【００３０】
ところで、書き込みワード線WWL とMTJ 素子との間の距離が書き込みビット線とMTJ 素子との間の距離よりも長く、書き込みワード線により多くの電流を流さなければならない。この書き込みワード線WWL から発生した磁界は、ループ状の曲線に沿って分布しており、従来は、MTJ 素子の自由層の中心部と端部で印加される磁界強度が異なっており、反転磁界に起因して書き込み電流が大きくなり、実用化の課題となっている。
【００３１】
【非特許文献１】
Roy Scheuerlein et.al."A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell",ISSCC2000 Technical Digest pp.128〜pp.129
【００３２】
【発明が解決しようとする課題】
上記したように従来のMRAMは、書き込み電流が大きい点が実用化上の課題となっている。
【００３３】
本発明は上記の問題点を解決すべくなされたもので、書き込み電流を低減し得る磁気ランダムアクセスメモリを提供することを目的とする。
【００３４】
【課題を解決するための手段】
本発明の第１の態様に係る磁気ランダムアクセスメモリは、交方向に交差するように配置された第１の配線および第２の配線と、前記第１、第２の配線の交点に対応して配置され、磁性膜からなる固定層と自由層との間に非磁性層が挟まれた構造によってトンネル磁気抵抗効果を有し、長方形の長辺が前記第２の配線に沿い、短辺が前記第１の配線に沿い、長辺方向に沿うようにスピン方向が付与され、長辺軸を中心として短辺方向の中央部が上に凸となるように弯曲した形状を有する上面及び長辺軸を中心として短辺方向の中央部が下に凹となるように弯曲した形状を有する下面を有するトンネル磁気抵抗素子と、前記トンネル磁気抵抗素子の上面を覆うように形成された導電性のハードマスクと、前記ハードマスクと前記第１の配線とを電気的に接続する導電性のコンタクトと、前記トンネル磁気抵抗素子の下面に接する接続用配線と、前記接続用配線と前記第２の配線との間に介在する層間絶縁膜とを具備することを特徴とする。
【００３５】
本発明の第２の態様に係る磁気ランダムアクセスメモリは、直交方向に交差するように配置された第１の配線および第２の配線と、前記第１、第２の配線の交点に対応して配置され、磁性膜からなる固定層と自由層との間に非磁性層が挟まれた構造によってトンネル磁気抵抗効果を有し、長方形の長辺が前記第２の配線に沿い、短辺が前記第１の配線に沿い、長辺方向に沿うようにスピン方向が付与され、短辺軸を中心として長辺方向の中央部が上に凹となるように弯曲した形状を有する上面及び短辺軸を中心として長辺方向の中央部が下に凸となるように弯曲した形状を有する下面を有するトンネル磁気抵抗素子と、前記トンネル磁気抵抗素子の上面を覆うように形成された導電性のハードマスクと、前記ハードマスクと前記第１の配線とを電気的に接続する導電性のコンタクトと、前記トンネル磁気抵抗素子の下面に接する接続用配線と、前記接続用配線と前記第２の配線との間に介在する層間絶縁膜とを具備することを特徴とする。
【００３６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００３７】
＜第１の実施形態＞
第１の実施形態に係るMRAMは、図１０を参照して前述したようなMTJ 素子のアレイを有するものであり、複数の書き込み／読み出し用のビット線BL（第１の配線）と複数の書き込みワード線WWL （第２の配線）が直交方向に配設され、その各交点に対応してMTJ 素子が配設されている。
【００３８】
図１は、本発明の第１の実施形態に係るMRAMにおけるセルアレイの一部に沿って書き込みワード線に垂直な断面におけるメモリセルの１個分に着目してMTJ 素子部およびスイッチ用NMOSFET 部の構造の一例を示す断面図である。
【００３９】
図２は、図１中のビット線に垂直な断面における構造の一例を示す断面図である。
【００４０】
図１および図２において、10は半導体基板（例えばP 型Si基板）、11はシャロウトレンチ型の素子分離領域(STI) 、12はゲート酸化膜、13はスイッチ素子用のNMOSFET のドレイン領域またはソース領域となる不純物拡散層(N+)、14はゲート電極GC（読み出しワード線RWL ）、15は第１金属配線層(M1)、16は第２金属配線層(M2)、17a は第３金属配線層(M3)からなるMTJ 接続用配線、18は第１金属配線層15を拡散層13へ電気的に接続するための導電性のコンタクト、19は第２金属配線層16から第１金属配線層15へ電気的に接続するための導電性のコンタクト、20は第３金属配線層17から第２金属配線層16へ電気的に接続するための導電性のコンタクト、21a はMTJ 素子、22は第４金属配線層(M4)、23は第４金属配線層22をMTJ 素子21a へ電気的に接続するための導電性のコンタクト、24は層間絶縁膜である。
【００４１】
なお、図中、配線の用途として、(BL)は書き込み／読み出し用のビット線、(WWL) は書き込みワード線、(SL)はソース線、(RWL) は読み出しワード線を表わしており、ソース線(SL)は接地電位に接続される。
【００４２】
本例で使用されているMTJ 素子21a は、図８を参照して前述した従来のMTJ 素子と比べて、長方形（あるいは楕円形）の長辺軸を中心として短辺方向の中央部がビット線BLの方向に向かって膨らむ状態、つまり上面が長辺軸を中心として短辺方向の中央部が上に凸となるように弯曲した形状を有し、かつ下面が長辺軸を中心として短辺方向の中央部が下に凹となるように弯曲した形状を有する点が異なり、その他は同じである。即ち、スピン可変側の自由層71とスピン固定側の固定層72との間にトンネルバリア膜73が挟まれた構造によってトンネル磁気抵抗効果を有する。そして、長辺が書き込みワード線WWL に沿い、短辺がビット線BLに沿い、長辺方向に沿うように書き込み容易軸（スピン方向）が付与されている。
【００４３】
このMTJ 素子21a の上面を覆うように導電性のハードマスク（例えばタンタルTa）25が形成され、MTJ 素子21a とビット線BLはハードマスク25を介して導電性のコンタクト23により電気的に接続されており、MTJ 素子21a の下面に接するように金属（例えばタンタルTa）からなるMTJ 接続用配線17a が形成されており、この接続用配線17a と書き込みワード線WWL との間に層間絶縁膜24が介在している。この層間絶縁膜24は、MTJ 素子21a の弯曲上下に対向する部分がそれに連なる他の部分よりもビット線BLの方向に向かって突出している。
【００４４】
上記した第１の実施形態のMRAMは、MTJ 素子21a の長辺方向（スピン方向）がビット線BLと直交しており、書き込みワード線WWL から発生する磁界曲線にほぼ一致させるようにMTJ 素子21a を反らせている。これにより、弯曲状態のMTJ 素子21a の自由層71の幅方向（短辺方向）の中心部と端部で印加される磁界強度が等しくなる。結果として、反転磁界が低減され、書き込み効率が向上し、書き込み電流が低減される。この場合、MTJ 素子21a の自由層の幅方向の端部に印加される磁界強度を強めるために、弯曲状態のMTJ 素子21a の短辺の両先端間の弦の長さが書き込みワード線WWL の幅よりも広いことが望ましい。
【００４５】
図３は、図１および図２に示した構造の形成工程の一例の一部について書き込みワード線に垂直な断面における構造を示す断面図である。層間絶縁膜24は複数層の絶縁膜からなり、ここでは説明の簡単化のために一部241 のみ説明する。
【００４６】
まず、P 型Si基板10の表層部に選択的に素子分離領域STI 11を形成し、スイッチ用NMOSFET のゲート絶縁膜12、ゲート電極(GC)（読み出しワード線RWL ）14、N+拡散層13からなるドレイン領域およびソース領域を形成する。次に、ドレイン領域上およびソース領域上にコンタクト18を形成し、さらに第１金属配線層(M1)15を形成する。次に、第１金属配線層15上にコンタクト19を形成し、さらに第２金属配線層(M2)（例えばCu配線）16を形成し、600nm 程度の厚さの層間絶縁膜241 （例えばHDP ）および300nm 程度の厚さの窒化シリコン(SiN) 膜31を堆積する。
【００４７】
次に、リソグラフィー技術および反応性イオンエッチング(RIE) 技術を用いてSiN 膜31を所望のパターン形状にし、このSiN 膜31のパターンをマスクとして層間絶縁膜241 を斜めに角度を持たせてエッチング加工（ミリング）する。
【００４８】
この場合、後でMTJ 素子21a を繰り返しパターンとして形成するために、MTJ素子21a 相互間のスペース領域が溝となるように繰り返しパターンとして形成する。これにより、層間絶縁膜241 のうちで後工程でその上にMTJ 素子21a が形成される部分は、他の部分よりも上側に凸の状態になる。
【００４９】
次に、SiN 膜31のパターンを除去した後、図１中に示したように、第２金属配線層16上にコンタクト20を形成し、さらに第３金属配線層(M3)（例えばTa）17aを30nm程度の厚さに堆積し、さらにMTJ 素子21a の各層を順次堆積し、さらに、ハードマスク（例えばTa）25を150nm 程度の厚さに形成する。ここで、MTJ 素子21a の自由層は、通常、NiFeが使用されるが、CoNiFe,CoFe,CoCr,CoPt などを用いることも可能である。
【００５０】
そして、リソグラフィー技術とRIE 技術を用いて、ハードマスク25およびMTJ 素子21a を所望のパターン形状に加工し、さらに、リソグラフィー技術とRIE 技術を用いて、第３金属配線層17a を所望のパターンに加工してMTJ 接続用配線を形成する。この場合、第３金属配線層17a の一部（前述したように層間絶縁膜241のうちで上側に凸の状態の部分上に形成されている部分）およびその上に形成されているMTJ 素子21a は、それぞれ上側に凸の状態に弯曲している。
【００５１】
次に、MTJ 素子21a の上面側のハードマスク25にコンタクトするコンタクト23および第４金属配線層(M4)22を形成する。
【００５２】
なお、MTJ 素子21a とハードマスク25の厚さの比や材質の違いによる熱膨脹係数の違いを利用して前記したように弯曲させることも可能である。
【００５３】
図４は、図１中のMTJ 素子21a 部を取り出してその積層構造の一例について詳細に説明する。
【００５４】
この積層構造は、図１中の第３金属配線層(M3)17a （例えばTa、30nm程度の厚さ）上に、バッファ層70、反強磁性層74、固定層72、トンネルバリア膜73、自由層71、キャップ層75が順次積層されており、その上に図１中のハードマスク（例えばTa、150nm 程度の厚さ）25が形成される。
【００５５】
ここで、バッファ層70は、例えばRuからなり、3nm 程度の厚さである。反強磁性層74は、例えばIrMnからなり、10nm程度の厚さである。固定層72は、例えばCoFeからなり、3nm 程度の厚さである。トンネルバリア膜73は、例えばAl2 O3 からなり、1.5nm 程度の厚さである。自由層71は、例えばNiFeからなり、6nm 程度の厚さである。キャップ層75は、例えばRuからなり、10nm程度の厚さである。
【００５６】
MTJ 素子21a 部のサイズの一例として、短辺方向の幅Ｗが0.4 μｍ、長辺方向の長さＬが1.2 μｍとすると、短辺方向の中央の頂点Ａに対して両端Ｂがそれぞれ例えば5nm 低くなるように上側に凸の状態に弯曲しており、その場合の曲率半径は4 μｍ程度である。
【００５７】
＜第２の実施形態＞
第２の実施形態に係るMRAMは、図１０を参照して前述したようなMTJ 素子のアレイを有するものであり、複数の書き込み／読み出し用のビット線BL（第１の配線）と複数の書き込みワード線WWL （第２の配線）が直交方向に配設され、その各交点に対応してMTJ 素子21b が配設されている。
【００５８】
図５は、本発明の第２の実施形態に係るMRAMにおけるセルアレイの一部に沿ってビット線に垂直な断面における構造の一例を示す断面図である。
【００５９】
図６は、図５中の書き込みワード線に垂直な断面におけるメモリセルの１個分に着目してMTJ 素子部およびスイッチ用NMOSFET 部の構造の一例を示す断面図である。
【００６０】
図５および図６に示す構造は、図１および図２に示した構造と比べて、MTJ 素子21b の弯曲状態が異なり、その他は同じであるので図１中および図２中と同じ符号を付してその説明を省略する。
【００６１】
即ち、本例で使用されているMTJ 素子21b は、長方形（あるいは楕円形）の短辺軸を中心として長辺方向の中央部が書き込みワード線WWL の方向に向かって膨らむ状態、つまり上面が短辺軸を中心として長辺方向の中央部が上に凹となるように弯曲した形状を有し、かつ下面が短辺軸を中心として長辺方向の中央部が下に凸となるように弯曲した形状を有する。即ち、図８に示したように、スピン可変側の自由層71とスピン固定側の固定層72との間にトンネルバリア膜73が挟まれた構造によってトンネル磁気抵抗効果を有する。そして、長辺が書き込みワード線WWL に沿い、短辺がビット線BLに沿い、長辺方向に沿うように書き込み容易軸（スピン方向）が付与されている。
【００６２】
このMTJ 素子21b の上面を覆うように導電性のハードマスク（例えばタンタルTa）26が形成され、MTJ 素子21b とビット線BLはハードマスク26を介して導電性のコンタクト23により電気的に接続されており、MTJ 素子21b の下面に接するように金属（例えばタンタルTa）からなるMTJ 接続用配線17b が形成されており、この接続用配線17b と書き込みワード線WWL との間に層間絶縁膜24の一部が介在している。この層間絶縁膜24の一部は、MTJ 素子21b の弯曲上下に対向する部分がそれに連なる他の部分よりも書き込みワード線WWL の方向に向かって凹没している。
【００６３】
上記した第２の実施形態のMRAMは、MTJ 素子21b の長辺方向（スピン方向）がビット線BLと直交しており、ビット線BLから発生する磁界曲線にほぼ一致させるようにMTJ 素子21b を反らせている。これにより、弯曲状態のMTJ 素子21b の自由層の長さ方向（長辺方向）の中心部と端部で印加される磁界強度が等しくなる。結果として、反転磁界が低減され、書き込み効率が向上し、書き込み電流が低減される。この場合、MTJ 素子21b の自由層の長さ方向の端部に印加される磁界強度を強めるために、弯曲状態のMTJ 素子21b の長辺の両先端間の弦の長さがビット線BLの幅よりも広いことが望ましい。
【００６４】
図７は、図５および図６に示した構造の形成工程の一例の一部についてビット線に垂直な断面における構造を示す断面図である。層間絶縁膜24は複数層の絶縁膜からなり、ここでは説明の簡単化のために一部241 のみ説明する。
【００６５】
まず、P 型Si基板10の表層部に選択的に素子分離領域STI 11を形成し、スイッチ用NMOSFET のゲート絶縁膜12、ゲート電極(GC)（読み出しワード線RWL ）14、N+拡散層13からなるドレイン領域およびソース領域を形成する。次に、ドレイン領域上およびソース領域上にコンタクト18を形成し、さらに第１金属配線層(M1)15を形成する。次に、第１金属配線層15上にコンタクト19を形成し、さらに第２金属配線層(M2)（例えばCu配線）16を形成し、600nm 程度の厚さの層間絶縁膜241 （例えばHDP ）および300nm 程度の厚さの窒化シリコン(SiN) 膜31を堆積する。
【００６６】
次に、リソグラフィー技術およびRIE 技術を用いてSiN 膜31を所望のパターン形状にし、このSiN 膜31のパターンをマスクとして層間絶縁膜241 を斜めに角度を持たせてエッチング加工（ミリング）する。この場合、後でMTJ 素子21b を繰り返しパターンとして形成するために、MTJ 素子21b の配置予定領域が溝となるように繰り返しパターンとして形成する。
【００６７】
次に、SiN 膜31のパターンを除去した後、図５中に示したように、第２金属配線層16上にコンタクト20を形成し、さらに第３金属配線層(M3)（例えばTa）17aを30nm程度の厚さに堆積し、さらにMTJ 素子21b の各層を順次堆積し、さらに、ハードマスク（例えばTa）26を150nm 程度の厚さに形成する。ここで、MTJ 素子21b の自由層は、通常、NiFeが使用されるが、CoNiFe,CoFe,CoCr,CoPt などを用いることも可能である。
【００６８】
そして、リソグラフィー技術とRIE 技術を用いて、ハードマスク26およびMTJ 素子21b を所望のパターン形状に加工し、さらに、リソグラフィー技術とRIE 技術を用いて、第３金属配線層17b を所望のパターンに加工してMTJ 接続用配線を形成する。
【００６９】
次に、MTJ 素子21b の上面側のハードマスク26にコンタクトするコンタクト23および第４金属配線層(M4)22を形成する。
【００７０】
なお、MTJ 素子21b とハードマスク26の厚さの比や材質の違いによる熱膨脹係数の違いを利用して前記したように弯曲させることも可能である。
【００７１】
また、前記各実施形態において、大容量化、高密度実装のために、複数のMTJ素子が行列状に配置されたメモリセルアレイ、複数本の書き込みワード線WWL 、複数本のビット線BLなどにより１つのセルアレイユニットを構成し、複数のセルアレイユニットを半導体基板上に積み重ねらてセルアレイ積層構造を構成することも可能である。
【００７２】
また、本発明は、前記各実施形態におけるMTJ 素子の記録層が多層構造からなる場合にも適用可能である。
【００７３】
【発明の効果】
上述したように本発明の磁気ランダムアクセスメモリによれば、書き込み電流を低減させることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係るMRAMにおけるセルアレイの一部に沿って書き込みワード線に垂直な断面におけるメモリセルの１個分に着目してMTJ 素子部およびスイッチ用NMOSFET 部の構造の一例を示す断面図。
【図２】 図１中のビット線に垂直な断面における構造の一例を示す断面図。
【図３】 図１および図２に示した構造の形成工程の一例の一部について書き込みワード線に垂直な断面における構造を示す断面図。
【図４】 図１中のMTJ 素子部を取り出してその積層構造の一例を詳細に示す断面図。
【図５】 本発明の第２の実施形態に係るMRAMにおけるセルアレイの一部に沿ってビット線に垂直な断面における構造の一例を示す断面図。
【図６】 図５中の書き込みワード線に垂直な断面におけるメモリセルの１個分に着目してMTJ 素子部およびスイッチ用NMOSFET 部の構造の一例を示す断面図。
【図７】 図５および図６に示した構造の形成工程の一例の一部についてビット線に垂直な断面における構造を示す断面図。
【図８】 従来のMRAMで用いられるMTJ 素子の構造を概略的に示す断面図。
【図９】 図８中のMTJ 素子の２つの磁性層のスピンの向きを示す図。
【図１０】 MRAMのセルアレイの一部の平面的なレイアウトの一例を模式的に示す図。
【図１１】 図１０中のＡ−Ａ線に沿ってメモリセルの１個分に着目して断面構造の一例を模式的に示す図。
【図１２】 図１０中のＢ−Ｂ線に沿ってメモリセルの１個分に着目して断面構造の一例を模式的に示す図。
【図１３】 MTJ 素子の印加磁界の反転による抵抗値の変化特性（TMR 曲線）を示す特性図。
【図１４】 MTJ 素子のアステロイド曲線を示す特性図。
【符号の説明】
10…半導体基板（P 型Si基板）、11…素子分離領域、12…ゲート酸化膜、13…ドレイン領域またはソース領域となる不純物拡散層(N+)、14…ゲート電極、15…第１金属配線層、16…第２金属配線層、17a …第３金属配線層（例えばタンタルTa）からなるMTJ 接続用配線、18,19,20,23 …コンタクト、21a …MTJ 素子、22…第４金属配線層、24…層間絶縁膜、25…導電性のハードマスク（例えばタンタルTa）、(BL)…ビット線、(WWL) …書き込みワード線、(SL)…ソース線、(RWL) …読み出しワード線。
Claims (12)
- 直交方向に交差するように配置された第１の配線および第２の配線と、
前記第１、第２の配線の交点に対応して配置され、磁性膜からなる固定層と自由層との間に非磁性層が挟まれた構造によってトンネル磁気抵抗効果を有し、長方形の長辺が前記第２の配線に沿い、短辺が前記第１の配線に沿い、長辺方向に沿うようにスピン方向が付与され、長辺軸を中心として短辺方向の中央部が上に凸となるように弯曲した形状を有する上面及び長辺軸を中心として短辺方向の中央部が下に凹となるように弯曲した形状を有する下面を有するトンネル磁気抵抗素子と、
前記トンネル磁気抵抗素子の上面を覆うように形成された導電性のハードマスクと、
前記ハードマスクと前記第１の配線とを電気的に接続する導電性のコンタクトと、
前記トンネル磁気抵抗素子の下面に接する接続用配線と、
前記接続用配線と前記第２の配線との間に介在する層間絶縁膜
とを具備することを特徴とする磁気ランダムアクセスメモリ。 - 前記ハードマスクの材質はタンタルであることを特徴とする請求項１記載の磁気ランダムアクセスメモリ。
- 前記層間絶縁膜は、前記トンネル磁気抵抗素子の下面に対向する部分がそれに連なる他の部分よりも突出していることを特徴とする請求項１または２記載の磁気ランダムアクセスメモリ。
- 前記トンネル磁気抵抗素子の弯曲状態の短辺の両先端間の弦の長さよりも前記第２の配線の幅の方が狭いことを特徴とする請求項１乃至３のいずれか１項に記載の磁気ランダムアクセスメモリ。
- 前記トンネル磁気抵抗素子は、半導体基板上で複数の第１の配線と複数の第２の配線がそれぞれ交差する各交点に対応してアレイ状に配置されており、
前記第１の配線は書き込み／読み出し用のビット線であり、前記第２の配線は書き込みワード線であることを特徴とする請求項３または４記載の磁気ランダムアクセスメモリ。 - 前記接続用配線を介して前記トンネル磁気抵抗素子に直列に電気的に接続され、前記半導体基板に形成されたドレイン・ソース領域を有する読み出しスイッチ用トランジスタをさらに具備することを特徴とする請求項１乃至５のいずれか１項に記載の磁気ランダムアクセスメモリ。
- 直交方向に交差するように配置された第１の配線および第２の配線と、
前記第１、第２の配線の交点に対応して配置され、磁性膜からなる固定層と自由層との間に非磁性層が挟まれた構造によってトンネル磁気抵抗効果を有し、長方形の長辺が前記第２の配線に沿い、短辺が前記第１の配線に沿い、長辺方向に沿うようにスピン方向が付与され、短辺軸を中心として長辺方向の中央部が上に凹となるように弯曲した形状を有する上面及び短辺軸を中心として長辺方向の中央部が下に凸となるように弯曲した形状を有する下面を有するトンネル磁気抵抗素子と、
前記トンネル磁気抵抗素子の上面を覆うように形成された導電性のハードマスクと、
前記ハードマスクと前記第１の配線とを電気的に接続する導電性のコンタクトと、
前記トンネル磁気抵抗素子の下面に接する接続用配線と、
前記接続用配線と前記第２の配線との間に介在する層間絶縁膜
とを具備することを特徴とする磁気ランダムアクセスメモリ。 - 前記ハードマスクの材質はタンタルであることを特徴とする請求項７記載の磁気ランダムアクセスメモリ。
- 前記層間絶縁膜は、前記トンネル磁気抵抗素子の下面に対向する部分がそれに連なる他の部分よりも凹没していることを特徴とする請求項７または８記載の磁気ランダムアクセスメモリ。
- 前記トンネル磁気抵抗素子の弯曲状態の長辺の両先端間の弦の長さよりも前記第１の配線の幅の方が狭いことを特徴とする請求項７至９のいずれか１項に記載の磁気ランダムアクセスメモリ。
- 前記トンネル磁気抵抗素子は、複数の第１の配線と複数の第２の配線がそれぞれ交差する各交点に対応してアレイ状に配置されており、
前記第１の配線はビット線であり、前記第２の配線は書き込みワード線であることを特徴とする請求項９または１０記載の磁気ランダムアクセスメモリ。 - 前記接続用配線を介して前記トンネル磁気抵抗素子に直列に電気的に接続され、前記半導体基板に形成されたドレイン・ソース領域を有する読み出しスイッチ用トランジスタをさらに具備することを特徴とする請求項７乃至１１のいずれか１項に記載の磁気ランダムアクセスメモリ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003088413A JP3831353B2 (ja) | 2003-03-27 | 2003-03-27 | 磁気ランダムアクセスメモリ |
| US10/649,986 US6900490B2 (en) | 2003-03-27 | 2003-08-28 | Magnetic random access memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003088413A JP3831353B2 (ja) | 2003-03-27 | 2003-03-27 | 磁気ランダムアクセスメモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004296869A JP2004296869A (ja) | 2004-10-21 |
| JP3831353B2 true JP3831353B2 (ja) | 2006-10-11 |
Family
ID=32985210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003088413A Expired - Fee Related JP3831353B2 (ja) | 2003-03-27 | 2003-03-27 | 磁気ランダムアクセスメモリ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6900490B2 (ja) |
| JP (1) | JP3831353B2 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380576B1 (en) | 2000-08-31 | 2002-04-30 | Micron Technology, Inc. | Selective polysilicon stud growth |
| JP4053825B2 (ja) * | 2002-01-22 | 2008-02-27 | 株式会社東芝 | 半導体集積回路装置 |
| DE60323162D1 (de) * | 2003-06-24 | 2008-10-02 | Ibm | Selbstausgerichtete leitfähige linien für magnetische direktzugriffsspeicherbausteine auf fet-basis und herstellungsverfahren dafür |
| US7294545B2 (en) | 2003-07-02 | 2007-11-13 | Micron Technology, Inc. | Selective polysilicon stud growth |
| US7449345B2 (en) * | 2004-06-15 | 2008-11-11 | Headway Technologies, Inc. | Capping structure for enhancing dR/R of the MTJ device |
| US20060278912A1 (en) * | 2004-09-02 | 2006-12-14 | Luan Tran | Selective polysilicon stud growth |
| JPWO2006030516A1 (ja) * | 2004-09-17 | 2008-05-08 | 富士通株式会社 | 磁気記憶装置及びその製造方法 |
| JP2006120824A (ja) | 2004-10-21 | 2006-05-11 | Renesas Technology Corp | 磁気記憶装置 |
| JP2006156844A (ja) * | 2004-11-30 | 2006-06-15 | Toshiba Corp | 半導体記憶装置 |
| JP5072012B2 (ja) | 2005-11-14 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US8450119B2 (en) * | 2006-03-17 | 2013-05-28 | Magic Technologies, Inc. | Magnetic tunnel junction patterning using Ta/TaN as hard mask |
| JP5104090B2 (ja) * | 2007-07-19 | 2012-12-19 | ソニー株式会社 | 記憶素子及びメモリ |
| US8054677B2 (en) | 2008-08-07 | 2011-11-08 | Seagate Technology Llc | Magnetic memory with strain-assisted exchange coupling switch |
| US8223532B2 (en) * | 2008-08-07 | 2012-07-17 | Seagate Technology Llc | Magnetic field assisted STRAM cells |
| GB0816640D0 (en) * | 2008-09-12 | 2008-10-22 | Univ Durham | Data storage device |
| US7746687B2 (en) | 2008-09-30 | 2010-06-29 | Seagate Technology, Llc | Thermally assisted multi-bit MRAM |
| US8487390B2 (en) * | 2008-10-08 | 2013-07-16 | Seagate Technology Llc | Memory cell with stress-induced anisotropy |
| US8053255B2 (en) | 2009-03-03 | 2011-11-08 | Seagate Technology Llc | STRAM with compensation element and method of making the same |
| JP5740878B2 (ja) * | 2010-09-14 | 2015-07-01 | ソニー株式会社 | 記憶素子、メモリ装置 |
| US8730719B1 (en) * | 2010-12-03 | 2014-05-20 | Iii Holdings 1, Llc | MRAM with metal gate write conductors |
| JP5954856B2 (ja) | 2011-02-01 | 2016-07-20 | ルネサスエレクトロニクス株式会社 | 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法 |
| JP5702177B2 (ja) * | 2011-02-04 | 2015-04-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5768494B2 (ja) * | 2011-05-19 | 2015-08-26 | ソニー株式会社 | 記憶素子、記憶装置 |
| KR20130008836A (ko) * | 2011-07-13 | 2013-01-23 | 에스케이하이닉스 주식회사 | 자기터널 접합 소자 및 그 제조방법 |
| US8686522B2 (en) * | 2011-10-13 | 2014-04-01 | International Business Machines Corporation | Semiconductor trench inductors and transformers |
| JP2013115399A (ja) * | 2011-12-01 | 2013-06-10 | Sony Corp | 記憶素子、記憶装置 |
| US8790935B1 (en) * | 2012-10-22 | 2014-07-29 | Everspin Technologies, Inc. | Method of manufacturing a magnetoresistive-based device with via integration |
| KR101583783B1 (ko) * | 2014-04-18 | 2016-01-13 | 한양대학교 산학협력단 | 메모리 소자 |
| JP6907696B2 (ja) * | 2016-07-29 | 2021-07-21 | Tdk株式会社 | スピン流磁化反転素子、素子集合体及びスピン流磁化反転素子の製造方法 |
| JP6297104B2 (ja) | 2016-08-04 | 2018-03-20 | 株式会社東芝 | 磁気記憶装置及びその製造方法 |
| JP6291608B1 (ja) | 2017-03-17 | 2018-03-14 | 株式会社東芝 | 磁気記憶装置 |
| US10944049B2 (en) * | 2017-11-13 | 2021-03-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | MTJ device performance by controlling device shape |
| US11682514B2 (en) * | 2020-08-19 | 2023-06-20 | Globalfoundries U.S. Inc. | Memory cell having a free ferromagnetic material layer with a curved, non-planar surface and methods of making such memory cells |
| US11716910B2 (en) * | 2020-08-25 | 2023-08-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM structure for balanced loading |
| US20220181061A1 (en) * | 2020-12-08 | 2022-06-09 | Jannier Maximo Roiz-Wilson | Warped Magnetic Tunnel Junctions and Bit-Patterned media |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5734605A (en) * | 1996-09-10 | 1998-03-31 | Motorola, Inc. | Multi-layer magnetic tunneling junction memory cells |
| US5768183A (en) * | 1996-09-25 | 1998-06-16 | Motorola, Inc. | Multi-layer magnetic memory cells with improved switching characteristics |
| JP3687041B2 (ja) * | 1997-04-16 | 2005-08-24 | 大日本印刷株式会社 | 配線基板、配線基板の製造方法、および半導体パッケージ |
| US20020140081A1 (en) * | 2000-12-07 | 2002-10-03 | Young-Huang Chou | Highly integrated multi-layer circuit module having ceramic substrates with embedded passive devices |
| JP3866641B2 (ja) * | 2002-09-24 | 2007-01-10 | 株式会社東芝 | 磁気記憶装置およびその製造方法 |
-
2003
- 2003-03-27 JP JP2003088413A patent/JP3831353B2/ja not_active Expired - Fee Related
- 2003-08-28 US US10/649,986 patent/US6900490B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6900490B2 (en) | 2005-05-31 |
| US20040188733A1 (en) | 2004-09-30 |
| JP2004296869A (ja) | 2004-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3831353B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP6316474B1 (ja) | 磁気メモリ | |
| US7592189B2 (en) | MRAM and method of manufacturing the same | |
| JP5623507B2 (ja) | スピントルクの切換を補助する層を有する、スピントルクの切換を持つ磁気積層体 | |
| US6963500B2 (en) | Magnetic tunneling junction cell array with shared reference layer for MRAM applications | |
| US20060163196A1 (en) | Method for producing magnetic memory device | |
| JP2006294191A (ja) | 磁気ランダムアクセスメモリのデータ読み出し方法 | |
| JP2006032973A (ja) | 磁気メモリセルおよびその製造方法ならびに磁気メモリセルアレイ | |
| JP2002110933A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2002319664A (ja) | 半導体記憶装置及びその製造方法 | |
| US8729648B2 (en) | Magnetic body device and manufacturing method thereof | |
| JP2005064075A (ja) | 磁気記憶装置及びその製造方法 | |
| JP2009252878A (ja) | 磁気記憶装置 | |
| JP3964818B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP4618989B2 (ja) | 磁気記憶半導体装置 | |
| JP4596230B2 (ja) | 磁気メモリデバイスおよびその製造方法 | |
| JP2003133533A (ja) | マグネチックｒａｍ | |
| JP4415745B2 (ja) | 固体メモリ装置 | |
| JP2012209358A (ja) | 磁気記憶素子および磁気記憶装置 | |
| JP4900647B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP2004079632A (ja) | 半導体集積回路装置 | |
| JP4729836B2 (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
| US20090040663A1 (en) | Magnetic memory | |
| JP4322481B2 (ja) | 半導体集積回路装置 | |
| JP2005340468A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060713 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |