JP2779176B2 - 半導体レーザ製造方法 - Google Patents
半導体レーザ製造方法Info
- Publication number
- JP2779176B2 JP2779176B2 JP63227738A JP22773888A JP2779176B2 JP 2779176 B2 JP2779176 B2 JP 2779176B2 JP 63227738 A JP63227738 A JP 63227738A JP 22773888 A JP22773888 A JP 22773888A JP 2779176 B2 JP2779176 B2 JP 2779176B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- active layer
- semiconductor laser
- film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は光通信、光計測等の光源となる半導体レーザ
の製造方法に関するものである。
の製造方法に関するものである。
〔従来の技術〕 光電子集積回路は光デバイスとその周辺の電子回路を
同一基板上に集積することで配線などによる寄生容量、
寄生インダクタンス等を低減して光デバイスをより高速
に動作させることができるだけでなく、集積化による装
置の小型化、高信頼性化等が行なえるなどの利点があり
各方面で研究開発が行なわれている。しかし光デバイス
と電子デバイスを集積化するには構造の違い等による製
造上の制約が種々存在する。特に光通信、光計測等の光
源となる半導体レーザは原理上共振器面を必要とするた
めのその成形方法が問題となる。従来単体の半導体レー
ザの場合には結晶のへき開により共振器面が得られてい
たが光電子集積回路ではチップの長さが半導体レーザの
共振器長で制限されるとともに配線パターンが制限され
るため複数の半導体レーザを集積することができなかっ
た。そのためへき開以外の方法で共振器面を形成する必
要が生じエッチングによる方法が行なわれてきている。
エッチングによる共振器面形成法にはウエットエッチン
グによるものとイオンによる反応またはスパッタリング
を用いるドライエッチングがあるが制御性、微細加工性
の点で後者が注目されている。そのドライエッチングに
より端面（共振器面）を形成する従来の半導体レーザの
製造方法を第11図ないし第20図に基づいて説明する。ま
ずｎ型InPよりなる基板１の（100）面上に、ｎ型InPよ
りなるバッファ層２、アンドープIn0.76Ga0.24As0.56Ｐ
0.44よりなる活性層３、Ｐ型InP層よりなるクラッド層
４を順次結晶成長させ、第11図に示すようなウェーハ５
を製作する。さらに第12図に示すように前記クラッド層
４の上にSiO2膜を堆積させフォトリソグラフィにより＜
01＞方向にSiO2膜のストライプ６を形成し、これをマ
スクとしてBr−メタノール溶液によりバッファ層２まで
エッチングを行ない、第13図に示すような逆メサ状のダ
ブルヘテロ構造7aを形成する。次いで第14図に示すよう
に該逆メサ状のダブルヘテロ構造7aのエッチングした部
分にｐ型InP層８、ｎ型InP層９、ｐ型InP10を順次埋め
込み電流狭窄層11を形成し、マスクとなったSiO2膜のス
トライプ６をBHFによりドライエッチングして除去する
ことにより第14図に示すような埋込型のダブルヘテロ構
造７を得る。次いで第15図及び第16図に示すように前記
埋込型のダブルヘテロ構造７の両面に前記活性層３の長
手方向と直角の方向（＜011＞方向）に所望の幅をも
ち、長手方向（＜01＞方向）に所望の長さをもつ複数
の電極25を幅方向、長さ方向共に所望の間隔をあけて前
記活性層３上に沿って形成する。次いで第17図に示すよ
うに前記埋込型のダブルヘテロ構造７のクラッド層４側
の面にレジストを塗布焼成して厚膜レジスト16を形成
し、さらにその上に第２のSiO2膜17を堆積させ、前記活
性層３の長手方向に隣り合う電極25と電極25の間に所望
の幅をもち、前記活性層３の長手方向と直角の方向（＜
011＞方向）に所望の長さをもつ第３の窓18を、その長
さのほぼ中央を前記活性層３が通過するようにフォトリ
ソグラフィにより形成する。次いで第18図に示すように
前記第３の窓18から基板面〔（100）面〕に垂直に酸素
イオンビームを入射させて厚膜レジスト16に基板面
〔（100）面〕に垂直な側壁19をもつ第４の窓20を形成
した後第２のSiO2膜17をCF4ガスによりドライエッチン
グして除去する。次いで基板温度を室温付近に保ち基板
面〔（100）面〕に垂直な軸を中心にして基板を回転さ
せながら基板面〔（100）面〕に対して所望の入射角度
をつけて塩素イオンビームを第４の窓20に入射させると
第19図に示すように基板面〔（100）面〕に垂直で滑ら
かな端面（共振器面）23をもち、かつ、端面下部にテー
パ状のすそを有する溝穴21aを得ることができる。最後
に溝穴21aに沿って切断することにより第20図に示すよ
うな半導体レーザをつくることができる。またこの溝穴
21aを切断せずに同一のチップ内に複数の半導体レーザ
を集積することも可能である。
同一基板上に集積することで配線などによる寄生容量、
寄生インダクタンス等を低減して光デバイスをより高速
に動作させることができるだけでなく、集積化による装
置の小型化、高信頼性化等が行なえるなどの利点があり
各方面で研究開発が行なわれている。しかし光デバイス
と電子デバイスを集積化するには構造の違い等による製
造上の制約が種々存在する。特に光通信、光計測等の光
源となる半導体レーザは原理上共振器面を必要とするた
めのその成形方法が問題となる。従来単体の半導体レー
ザの場合には結晶のへき開により共振器面が得られてい
たが光電子集積回路ではチップの長さが半導体レーザの
共振器長で制限されるとともに配線パターンが制限され
るため複数の半導体レーザを集積することができなかっ
た。そのためへき開以外の方法で共振器面を形成する必
要が生じエッチングによる方法が行なわれてきている。
エッチングによる共振器面形成法にはウエットエッチン
グによるものとイオンによる反応またはスパッタリング
を用いるドライエッチングがあるが制御性、微細加工性
の点で後者が注目されている。そのドライエッチングに
より端面（共振器面）を形成する従来の半導体レーザの
製造方法を第11図ないし第20図に基づいて説明する。ま
ずｎ型InPよりなる基板１の（100）面上に、ｎ型InPよ
りなるバッファ層２、アンドープIn0.76Ga0.24As0.56Ｐ
0.44よりなる活性層３、Ｐ型InP層よりなるクラッド層
４を順次結晶成長させ、第11図に示すようなウェーハ５
を製作する。さらに第12図に示すように前記クラッド層
４の上にSiO2膜を堆積させフォトリソグラフィにより＜
01＞方向にSiO2膜のストライプ６を形成し、これをマ
スクとしてBr−メタノール溶液によりバッファ層２まで
エッチングを行ない、第13図に示すような逆メサ状のダ
ブルヘテロ構造7aを形成する。次いで第14図に示すよう
に該逆メサ状のダブルヘテロ構造7aのエッチングした部
分にｐ型InP層８、ｎ型InP層９、ｐ型InP10を順次埋め
込み電流狭窄層11を形成し、マスクとなったSiO2膜のス
トライプ６をBHFによりドライエッチングして除去する
ことにより第14図に示すような埋込型のダブルヘテロ構
造７を得る。次いで第15図及び第16図に示すように前記
埋込型のダブルヘテロ構造７の両面に前記活性層３の長
手方向と直角の方向（＜011＞方向）に所望の幅をも
ち、長手方向（＜01＞方向）に所望の長さをもつ複数
の電極25を幅方向、長さ方向共に所望の間隔をあけて前
記活性層３上に沿って形成する。次いで第17図に示すよ
うに前記埋込型のダブルヘテロ構造７のクラッド層４側
の面にレジストを塗布焼成して厚膜レジスト16を形成
し、さらにその上に第２のSiO2膜17を堆積させ、前記活
性層３の長手方向に隣り合う電極25と電極25の間に所望
の幅をもち、前記活性層３の長手方向と直角の方向（＜
011＞方向）に所望の長さをもつ第３の窓18を、その長
さのほぼ中央を前記活性層３が通過するようにフォトリ
ソグラフィにより形成する。次いで第18図に示すように
前記第３の窓18から基板面〔（100）面〕に垂直に酸素
イオンビームを入射させて厚膜レジスト16に基板面
〔（100）面〕に垂直な側壁19をもつ第４の窓20を形成
した後第２のSiO2膜17をCF4ガスによりドライエッチン
グして除去する。次いで基板温度を室温付近に保ち基板
面〔（100）面〕に垂直な軸を中心にして基板を回転さ
せながら基板面〔（100）面〕に対して所望の入射角度
をつけて塩素イオンビームを第４の窓20に入射させると
第19図に示すように基板面〔（100）面〕に垂直で滑ら
かな端面（共振器面）23をもち、かつ、端面下部にテー
パ状のすそを有する溝穴21aを得ることができる。最後
に溝穴21aに沿って切断することにより第20図に示すよ
うな半導体レーザをつくることができる。またこの溝穴
21aを切断せずに同一のチップ内に複数の半導体レーザ
を集積することも可能である。
上記の方法はイオンヒームを基板面〔（100）面〕に
対して所望の入射角度をつけて入射させるため結晶の面
方位に依存せずに基板面〔（100）面〕に垂直で滑らか
な端面（共振器面）を得ることができるが第20図に示す
ように端面下部にテーパ状のすそが生じる。またレーザ
光の遠視野像の乱れを防ぐために前記活性層３の端面23
から出射されたレーザ光が前記溝穴21aの底面で反射し
ない程度に溝穴21aの深さを深くする必要がある。第21
図において端面23から溝穴21aの切断箇所までの距離を
ｘ、活性層３から溝穴21aの底面までの距離をｙ、レー
ザ光の拡がり角をθ⊥とするとｙ＞ｘ×tan（θ⊥/2）
なる条件が必要となる。例えばｘ＝10μｍ、θ⊥＝60゜
とするとｙ＞5.7μｍとなり埋込型のダブルヘテロ構造
７の上面から活性層３までの距離を約５μｍとすると溝
穴21aの深さは約12μｍ以上必要となる。従って溝穴の
深さに対する垂直部分の長さの割合は約40％と小さく、
例えば埋込型のダブルヘテロ構造７の上面から約５μｍ
下に位置する活性層３まで垂直で滑らかな端面を形成す
るために室温で約２時間のエッチング時間がかかってい
た。一方InPのエッチングレートは第22図に示すように
原理上高温になるほど増加するので高温でエッチングを
行なえば厚膜レジストのかわりにSiO2膜をマスクした場
合でも十分深い溝穴を短い時間で得ることができるがそ
の断面形状は温度により変化し端面の表面状態は荒れた
ものとなってしまう。
対して所望の入射角度をつけて入射させるため結晶の面
方位に依存せずに基板面〔（100）面〕に垂直で滑らか
な端面（共振器面）を得ることができるが第20図に示す
ように端面下部にテーパ状のすそが生じる。またレーザ
光の遠視野像の乱れを防ぐために前記活性層３の端面23
から出射されたレーザ光が前記溝穴21aの底面で反射し
ない程度に溝穴21aの深さを深くする必要がある。第21
図において端面23から溝穴21aの切断箇所までの距離を
ｘ、活性層３から溝穴21aの底面までの距離をｙ、レー
ザ光の拡がり角をθ⊥とするとｙ＞ｘ×tan（θ⊥/2）
なる条件が必要となる。例えばｘ＝10μｍ、θ⊥＝60゜
とするとｙ＞5.7μｍとなり埋込型のダブルヘテロ構造
７の上面から活性層３までの距離を約５μｍとすると溝
穴21aの深さは約12μｍ以上必要となる。従って溝穴の
深さに対する垂直部分の長さの割合は約40％と小さく、
例えば埋込型のダブルヘテロ構造７の上面から約５μｍ
下に位置する活性層３まで垂直で滑らかな端面を形成す
るために室温で約２時間のエッチング時間がかかってい
た。一方InPのエッチングレートは第22図に示すように
原理上高温になるほど増加するので高温でエッチングを
行なえば厚膜レジストのかわりにSiO2膜をマスクした場
合でも十分深い溝穴を短い時間で得ることができるがそ
の断面形状は温度により変化し端面の表面状態は荒れた
ものとなってしまう。
本発明の目的は従来の方法で得ていた垂直で滑らかな
端面と同等の表面状態をもつ端面を従来よりも短い時間
で得ることのできる半導体レーザの製造方法を提供する
ことにある。
端面と同等の表面状態をもつ端面を従来よりも短い時間
で得ることのできる半導体レーザの製造方法を提供する
ことにある。
本発明は上記の問題点を解決するためになされたもの
で、基板上に形成されたストライプ状の活性層と直交す
るように前記活性層およびその下の基板の一部をエッチ
ングにより除去し、残された活性層の端面に共振器面を
形成する半導体レーザの製造方法において、始めに前記
エッチング部分を高エッチングレートのドライエッチン
グにより逆メサ状にエッチングし、次いで低エッチング
レートのドライエッチングにより基板に垂直にエッチン
グすることを特徴とするものである。
で、基板上に形成されたストライプ状の活性層と直交す
るように前記活性層およびその下の基板の一部をエッチ
ングにより除去し、残された活性層の端面に共振器面を
形成する半導体レーザの製造方法において、始めに前記
エッチング部分を高エッチングレートのドライエッチン
グにより逆メサ状にエッチングし、次いで低エッチング
レートのドライエッチングにより基板に垂直にエッチン
グすることを特徴とするものである。
従来長さ方向の電極と電極との間に所望の幅をもち前
記活性層の長手方向と直角の方向に所望の長さをもつ部
分に低エッチングレートにより基板面に垂直で滑らかな
端面を形成していたかわりにまず高エッチングレートの
ドライエッチングにより逆メサ状の溝穴を高速度で形成
し、その後低エッチングレートのドライエッチングによ
り逆メサ状の溝穴のエッジ部分を基板面に垂直で滑らか
な端面に仕上げる方法としたため結果的に垂直で滑らか
な端面を短い時間でつくることができる。
記活性層の長手方向と直角の方向に所望の長さをもつ部
分に低エッチングレートにより基板面に垂直で滑らかな
端面を形成していたかわりにまず高エッチングレートの
ドライエッチングにより逆メサ状の溝穴を高速度で形成
し、その後低エッチングレートのドライエッチングによ
り逆メサ状の溝穴のエッジ部分を基板面に垂直で滑らか
な端面に仕上げる方法としたため結果的に垂直で滑らか
な端面を短い時間でつくることができる。
以下本発明の半導体レーザの製造方法の実施例を第１
図ないし第14図に基づいて説明する。まずキャリア濃度
が１×1018cm-3のｎ型InPよりなる厚さ150μｍの基板１
の（100）面上に、キャリア濃度が５×1017cm-3のｎ型I
nPよりなる厚さ１μｍのバッファ層２、アンドープIn
0.76Ga0.24As0.56Ｐ0.44よりなる厚さ0.2μｍの活性層
３、キャリア濃度が１×1018cm-3のｐ型InPよりなる厚
さ２μｍのクラッド層４を順次結晶成長させ第11図に示
すようなウェーハ５を製作する。さらに第12図に示すよ
うに前記クラッド層４の上にSiO2膜を2000Å堆積させフ
ォトリソグラフィにより＜01＞方向に幅３μｍのSiO2
膜のストライプ６を形成し、これをマスクとしてBr−メ
タノール溶液によりバッファ層２までエッチングを行な
い第13図に示すような逆メサ状のダブルヘテロ構造7aを
形成する。次いで該逆メサ状のダブルヘテロ構造7aのエ
ッチングした部分にｐ型InP層８、ｎ型InP層９、ｐ型In
P層10を順次埋め込み電流狭窄層11を形成し、マスクと
なったSiO2膜のストライプ６をCF4ガスによりドライエ
ッチングして除去することにより第14図に示すような埋
込型のダブルヘテロ構造７を得る。次いで第１図に示す
ようにこの上に第１のSiO2膜12を3000Å堆積し、該第１
のSiO2膜12に前記活性層３の長手方向と直角の方向（＜
011＞方向）に幅５μｍ、長手方向（＜01＞方向）に
長さ300μｍの電流狭窄用の第１の窓13を前記活性層３
上に沿って複数個、フォトリソグラフィにより設ける。
次いで第２図に示すように幅310μｍのAuZnよりなるス
トライプ状のｐ型電極14を前記活性層３の長手方向と直
角の方向＜011＞方向）に長手方向（＜01＞方向）に4
0μｍの間隔をあけて形成し、前記第１の窓13を覆う。
次いで第３図及び第４図に示すように長手方向（＜01
＞方向）にとなり合うｐ型電極14間の前記第１のSiO2膜
12に前記活性層３の長手方向（＜011＞方向）に沿って
前記第１の窓から15μｍ離して幅20μｍ、前記活性層３
の長手方向と直角の方向（＜011＞方向）に沿って長さ2
50μｍの第２の窓15をその長さのほぼ中央が前記活性層
３上にくるようにフォトリソグラフィにより設ける。次
いで第５図に示すようにその上全面に厚さ５μｍのレジ
ストを塗布して230℃×30分間焼成し厚膜レジスト16を
形成し、さらにその上に1500Åの第２のSiO2膜17を堆積
させ、該第２のSiO2膜17に前記窓２の窓15よりも幅、長
さ共に５μｍ大きい第３の窓18をフォトリソグラフィに
より形成する。次いで第６図に示すように前記第３の窓
18から基板面〔（100）面〕に垂直に酸素イオンビーム
を入射させ、前記厚膜レジスト16に基板面〔（100）
面〕に垂直な側壁19をもつ第４の窓20を形成した後、前
記第２のSiO2膜17をCF4ガスによりドライエッチングし
て除去する。次いで第７図に示すように第１のSiO2膜12
をマスクとし、基板温度を150℃以上にして基板面〔（1
00）面〕に垂直な軸を中心にして基板を回転させながら
基板面〔（100）面〕に対して入射角度50゜をつけてCl2
イオンビームを第４の窓20に入射させて高エッチングレ
ートによるエッチングを行ない、深さ12μｍ以上の逆メ
サ状の溝穴21を形成する。次いで第８図に示すように厚
膜レジスト16をマスクとし第４の窓20に露出している逆
メサ状の溝穴21のエッジ部分22の上の第１のSiO2膜12を
CF4ガスによるドライエッチングで除去し、ｐ型InPより
なるクラッド層４を露出させる。次いで第９図に示すよ
うに基板温度を室温付近に保ち、基板面〔（100）面〕
に垂直な軸を中心にして、基板を回転させながら基板面
〔（100）面〕に対して入射角度40゜をつけてCl2イオン
ビームを第４の窓20に入射させ、低エッチングレートに
よるエッチングを行なう。これにより前記逆メサ状の溝
穴21のエッジ部分22に基板面〔（100）面〕に垂直な端
面23を形成する。その後厚膜レジスト16を除去する。次
いで基板１の裏面を研磨して厚さ110μｍとし、前記基
板１の裏面にAnGe/Niよりなるｎ型電極24を形成する。
図ないし第14図に基づいて説明する。まずキャリア濃度
が１×1018cm-3のｎ型InPよりなる厚さ150μｍの基板１
の（100）面上に、キャリア濃度が５×1017cm-3のｎ型I
nPよりなる厚さ１μｍのバッファ層２、アンドープIn
0.76Ga0.24As0.56Ｐ0.44よりなる厚さ0.2μｍの活性層
３、キャリア濃度が１×1018cm-3のｐ型InPよりなる厚
さ２μｍのクラッド層４を順次結晶成長させ第11図に示
すようなウェーハ５を製作する。さらに第12図に示すよ
うに前記クラッド層４の上にSiO2膜を2000Å堆積させフ
ォトリソグラフィにより＜01＞方向に幅３μｍのSiO2
膜のストライプ６を形成し、これをマスクとしてBr−メ
タノール溶液によりバッファ層２までエッチングを行な
い第13図に示すような逆メサ状のダブルヘテロ構造7aを
形成する。次いで該逆メサ状のダブルヘテロ構造7aのエ
ッチングした部分にｐ型InP層８、ｎ型InP層９、ｐ型In
P層10を順次埋め込み電流狭窄層11を形成し、マスクと
なったSiO2膜のストライプ６をCF4ガスによりドライエ
ッチングして除去することにより第14図に示すような埋
込型のダブルヘテロ構造７を得る。次いで第１図に示す
ようにこの上に第１のSiO2膜12を3000Å堆積し、該第１
のSiO2膜12に前記活性層３の長手方向と直角の方向（＜
011＞方向）に幅５μｍ、長手方向（＜01＞方向）に
長さ300μｍの電流狭窄用の第１の窓13を前記活性層３
上に沿って複数個、フォトリソグラフィにより設ける。
次いで第２図に示すように幅310μｍのAuZnよりなるス
トライプ状のｐ型電極14を前記活性層３の長手方向と直
角の方向＜011＞方向）に長手方向（＜01＞方向）に4
0μｍの間隔をあけて形成し、前記第１の窓13を覆う。
次いで第３図及び第４図に示すように長手方向（＜01
＞方向）にとなり合うｐ型電極14間の前記第１のSiO2膜
12に前記活性層３の長手方向（＜011＞方向）に沿って
前記第１の窓から15μｍ離して幅20μｍ、前記活性層３
の長手方向と直角の方向（＜011＞方向）に沿って長さ2
50μｍの第２の窓15をその長さのほぼ中央が前記活性層
３上にくるようにフォトリソグラフィにより設ける。次
いで第５図に示すようにその上全面に厚さ５μｍのレジ
ストを塗布して230℃×30分間焼成し厚膜レジスト16を
形成し、さらにその上に1500Åの第２のSiO2膜17を堆積
させ、該第２のSiO2膜17に前記窓２の窓15よりも幅、長
さ共に５μｍ大きい第３の窓18をフォトリソグラフィに
より形成する。次いで第６図に示すように前記第３の窓
18から基板面〔（100）面〕に垂直に酸素イオンビーム
を入射させ、前記厚膜レジスト16に基板面〔（100）
面〕に垂直な側壁19をもつ第４の窓20を形成した後、前
記第２のSiO2膜17をCF4ガスによりドライエッチングし
て除去する。次いで第７図に示すように第１のSiO2膜12
をマスクとし、基板温度を150℃以上にして基板面〔（1
00）面〕に垂直な軸を中心にして基板を回転させながら
基板面〔（100）面〕に対して入射角度50゜をつけてCl2
イオンビームを第４の窓20に入射させて高エッチングレ
ートによるエッチングを行ない、深さ12μｍ以上の逆メ
サ状の溝穴21を形成する。次いで第８図に示すように厚
膜レジスト16をマスクとし第４の窓20に露出している逆
メサ状の溝穴21のエッジ部分22の上の第１のSiO2膜12を
CF4ガスによるドライエッチングで除去し、ｐ型InPより
なるクラッド層４を露出させる。次いで第９図に示すよ
うに基板温度を室温付近に保ち、基板面〔（100）面〕
に垂直な軸を中心にして、基板を回転させながら基板面
〔（100）面〕に対して入射角度40゜をつけてCl2イオン
ビームを第４の窓20に入射させ、低エッチングレートに
よるエッチングを行なう。これにより前記逆メサ状の溝
穴21のエッジ部分22に基板面〔（100）面〕に垂直な端
面23を形成する。その後厚膜レジスト16を除去する。次
いで基板１の裏面を研磨して厚さ110μｍとし、前記基
板１の裏面にAnGe/Niよりなるｎ型電極24を形成する。
最後に逆メサ状の溝穴21の中央で切断することにより
第10図に示すような半導体レーザを得ることができる。
なお本実施例ではInP系の埋込型のダブルヘテロ構造の
半導体レーザを用いたがGaAs系においてもまた他のどの
ような構造の半導体レーザに対しても適用可能である。
第10図に示すような半導体レーザを得ることができる。
なお本実施例ではInP系の埋込型のダブルヘテロ構造の
半導体レーザを用いたがGaAs系においてもまた他のどの
ような構造の半導体レーザに対しても適用可能である。
以上説明したように本発明の製造方法は、活性層の長
手方向（＜01＞方向）の電極と電極との間に所望の幅
をもち前記活性層の長手方向と直角の方向（＜011＞方
向）に所望の長さをもつ部分をまず高エッチングレート
のドライエッチングにより逆メサ状の溝穴を高速度で形
成した後、低エッチングレートのドライエッチングによ
り前記逆メサ状の溝穴のエッジ部分を基板面に垂直で滑
らかな端面に仕上げる方法であるため従来よりも短い時
間で半導体レーザを製造することができる。
手方向（＜01＞方向）の電極と電極との間に所望の幅
をもち前記活性層の長手方向と直角の方向（＜011＞方
向）に所望の長さをもつ部分をまず高エッチングレート
のドライエッチングにより逆メサ状の溝穴を高速度で形
成した後、低エッチングレートのドライエッチングによ
り前記逆メサ状の溝穴のエッジ部分を基板面に垂直で滑
らかな端面に仕上げる方法であるため従来よりも短い時
間で半導体レーザを製造することができる。
第１図ないし第９図は本発明の半導体レーザの製造方法
を示す説明図、第10図は本発明の方法により得られた半
導体レーザの断面図、第11図ないし第19図は従来の半導
体レーザの製造方法を示す説明図、第20図は従来の方法
により得られた半導体レーザの断面図、第21図は活性層
から溝穴の底面までの距離と端面（共振器面）から切断
面までの距離の関係を示す模式図、第22図は基板温度に
対するInPのエッチングレートを示すグラフである。 １……基板、２……バッファ層、３……活性層、４……
クラッド層、５……ウェーハ、６……SiO2膜のストライ
プ、7a……逆メサ状のダブルヘテロ構造、７……埋込型
のダブルヘテロ構造、８……ｐ型InP層、９……ｎ型InP
層、10……ｐ型InP層、11……電流狭窄層、12……第１
のSiO2膜、13……第１の窓、14……ｐ型電極、15……第
２の窓、16……厚膜レジスト、17……第２のSiO2膜、18
……第３の窓、19……側壁、20……第４の窓、21a……
溝穴、21……逆メサ状の溝穴、22……エッジ部分、23…
…端面、24……ｎ型電極。
を示す説明図、第10図は本発明の方法により得られた半
導体レーザの断面図、第11図ないし第19図は従来の半導
体レーザの製造方法を示す説明図、第20図は従来の方法
により得られた半導体レーザの断面図、第21図は活性層
から溝穴の底面までの距離と端面（共振器面）から切断
面までの距離の関係を示す模式図、第22図は基板温度に
対するInPのエッチングレートを示すグラフである。 １……基板、２……バッファ層、３……活性層、４……
クラッド層、５……ウェーハ、６……SiO2膜のストライ
プ、7a……逆メサ状のダブルヘテロ構造、７……埋込型
のダブルヘテロ構造、８……ｐ型InP層、９……ｎ型InP
層、10……ｐ型InP層、11……電流狭窄層、12……第１
のSiO2膜、13……第１の窓、14……ｐ型電極、15……第
２の窓、16……厚膜レジスト、17……第２のSiO2膜、18
……第３の窓、19……側壁、20……第４の窓、21a……
溝穴、21……逆メサ状の溝穴、22……エッジ部分、23…
…端面、24……ｎ型電極。
Claims (1)
- 【請求項１】基板上に形成されたストライプ状の活性層
と直交するように前記活性層およびその下の基板の一部
をエッチングにより除去し、残された活性層の端面に共
振器面を形成する半導体レーザの製造方法において、始
めに前記エッチング部分を高エッチングレートのドライ
エッチングにより逆メサ状にエッチングし、次いで低エ
ッチングレートのドライエッチングにより基板に垂直に
エッチングすることを特徴とする半導体レーザの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63227738A JP2779176B2 (ja) | 1988-09-12 | 1988-09-12 | 半導体レーザ製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63227738A JP2779176B2 (ja) | 1988-09-12 | 1988-09-12 | 半導体レーザ製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0276284A JPH0276284A (ja) | 1990-03-15 |
| JP2779176B2 true JP2779176B2 (ja) | 1998-07-23 |
Family
ID=16865591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63227738A Expired - Lifetime JP2779176B2 (ja) | 1988-09-12 | 1988-09-12 | 半導体レーザ製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2779176B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11870212B2 (en) * | 2018-03-28 | 2024-01-09 | Mitsubishi Electric Corporation | Semiconductor laser device and method for manufacturing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57157590A (en) * | 1981-03-24 | 1982-09-29 | Toshiba Corp | Manufacture of semiconductor laser device |
-
1988
- 1988-09-12 JP JP63227738A patent/JP2779176B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| １９８８年（昭和６３年）春季第３５回応物学会予稿集 ２８ｐ−ＺＰ−１３ Ｐ．８３４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0276284A (ja) | 1990-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2716693B2 (ja) | 半導体レーザー | |
| US4839900A (en) | Buried type semiconductor laser device | |
| JP2779176B2 (ja) | 半導体レーザ製造方法 | |
| JPS61284987A (ja) | 半導体レ−ザ素子 | |
| EP0076761B1 (en) | Semiconductor lasers and method for producing the same | |
| US5661077A (en) | Method for fabricating an optical integrated circuit | |
| JPS61272987A (ja) | 半導体レ−ザ素子 | |
| JPH0716081B2 (ja) | 半導体発光装置 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JP2542570B2 (ja) | 光集積素子の製造方法 | |
| JP3208860B2 (ja) | 半導体レーザ装置 | |
| JPS5840881A (ja) | 埋め込みヘテロ構造半導体レ−ザ・フオトダイオ−ド光集積化素子の製造方法 | |
| JPS5880887A (ja) | 半導体レ−ザ・フオトダイオ−ド光集積化素子 | |
| JPS63302587A (ja) | 半導体レ−ザ装置 | |
| JPH04340286A (ja) | 半導体レーザの製造方法 | |
| JPH0283990A (ja) | 半導体発光装置の製造方法 | |
| JPS6358388B2 (ja) | ||
| JP2547459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS6342874B2 (ja) | ||
| JPH067640B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP3081363B2 (ja) | 赤色半導体レーザ | |
| JPH02191388A (ja) | 半導体レーザーの製造方法 | |
| JPS63147379A (ja) | 端面発光ダイオ−ドの製造方法 | |
| JPH0479275A (ja) | 端面発光ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090508 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090508 Year of fee payment: 11 |