JP2000049122A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000049122A
JP2000049122A JP10215119A JP21511998A JP2000049122A JP 2000049122 A JP2000049122 A JP 2000049122A JP 10215119 A JP10215119 A JP 10215119A JP 21511998 A JP21511998 A JP 21511998A JP 2000049122 A JP2000049122 A JP 2000049122A
Authority
JP
Japan
Prior art keywords
processing
abrasive grains
grindstone
less
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10215119A
Other languages
English (en)
Other versions
JP2000049122A5 (ja
JP3858462B2 (ja
Inventor
Souichi Katagiri
創一 片桐
Kan Yasui
感 安井
Akinari Kawai
亮成 河合
Sadayuki Nishimura
貞之 西村
Masahiko Sato
雅彦 佐藤
Yoshio Kawamura
喜雄 河村
Shigeo Moriyama
茂夫 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21511998A priority Critical patent/JP3858462B2/ja
Priority to US09/359,760 priority patent/US6524961B1/en
Publication of JP2000049122A publication Critical patent/JP2000049122A/ja
Priority to US10/308,088 priority patent/US6723144B2/en
Publication of JP2000049122A5 publication Critical patent/JP2000049122A5/ja
Application granted granted Critical
Publication of JP3858462B2 publication Critical patent/JP3858462B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • B24B37/24Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • B24B37/245Pads with fixed abrasives
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24DTOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D3/00Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents
    • B24D3/02Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent
    • B24D3/20Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent and being essentially organic
    • B24D3/28Resins or natural or synthetic macromolecular compounds
    • B24D3/32Resins or natural or synthetic macromolecular compounds for porous or cellular structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819Smoothing of the dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

(57)【要約】 【課題】 砥石を用いた半導体装置の平坦化加工は、パ
ターン幅寸法に依存せずに平坦化が可能であるが、被加
工面上にスクラッチを生じ易いという課題がある。 【解決手段】 被加工物よりも硬い不純物の濃度が10
ppm以下の砥石を用いて平坦化を行う。また、砥石の
平均気孔径を0.2μm以下にする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板表面を平坦化
する研削技術に係り、特に半導体基板上に形成された薄
膜が研削される半導体集積回路の製造方法に関する。
【0002】
【従来の技術】半導体集積回路装置は、年々高集積化さ
れている。これに伴い、半導体集積回路装置を構成する
個々の素子は微細化されてきている。これらの素子はリ
ソグラフィ技術によりパターニングされているが、光を
用いた場合、微細なパターンを描くためには光の短波長
化や開口数の拡大が必要になる。しかしながら、これに
より焦点深度が小さくなるという問題が生じる。半導体
製造工程は多くのパターン形成プロセスからなるが、一
例として、配線工程を取り上げ図2を用いて説明する。
【0003】図2(a)は一層目の配線が形成されてい
るシリコンからなる半導体ウエハの断面図を示してい
る。トランジスタが形成されているウエハ基板1の表面
には絶縁膜2が形成されており、その上にアルミニウム
からなる第1の配線層3が設けられている。トランジス
タとの電気的な接続をとるために設けられた絶縁膜2の
ホール部分3’において、配線層に窪みが生じる。次
に、第1の配線層3の上にシリコン酸化膜を主体とする
層間絶縁膜4及び第2の配線層となるアルミニウム層5
を形成する。その後、このアルミニウム層5を配線パタ
ーン化するために露光用ホトレジスト層6を塗布する
(図2(b))。次に図2(c)に示すようにホトマス
クと縮小投影レンズを備えたステッパ7を用いてホトマ
スク上に描かれた回路パターンを上記ホトレジスト6上
に露光転写する。この際、ステッパ7の焦点深度が小さ
いとホトレジスト層6の表面の凹部と凸部8では同時に
焦点が合わず、解像不良が生じる。通常、トランジスタ
が形成された基板1の表面には凹凸があるため、より焦
点深度の大きいことが求められる。
【0004】上記の不具合を解消するため、層間絶縁膜
4の表面の平坦化処理が行われる。すなわち、図2
(a)に示したように第1の配線層3を形成した後、図
2(d)に示すように層間絶縁膜4を形成する。次に、
層間絶縁膜4の凹部よりも低い図中9のレベルまで平坦
となるように、化学機械研磨法によって平坦化処理を行
う(図2(e))。その後第2の配線層となるアルミニ
ウム層5とホトレジスト層6を形成し,ステッパ7で露
光する(図2(f))。この状態ではレジスト層6表面
が平坦であるので、ステッパ7の焦点深度が小さい場合
でも前記解像不良の問題は生じない。
【0005】上記化学機械研磨法は、例えば米国特許U
S4,944,836や特公平5−30052号に開示さ
れている。図3にCMP(化学機械研磨)法と呼ばれて
いる加工方法の概念図を示す。円形状の研磨パッド11
が定盤12上に貼り付けられている。この定盤12は、
例えば反時計方向に回転させておく。研磨パッド11
は、例えば発砲ウレタン樹脂を薄いシート状にスライス
して形成したものであり,被加工物の種類や仕上げたい
表面粗さの程度によってその材質や微細な表面構造を種
々選択して使い分ける。他方,加工すべきウエハ1は弾
性のあるバッキングパッド13を介してウエハホルダ1
4に固定される。このウエハホルダ14を定盤12と同
じ方向に回転させながら研磨パッド11表面に押しつけ
荷重をかけるとともに研磨パッド11の上に研磨粉を含
むスラリ15を供給することによりウエハ表面が研磨さ
れ、平坦化される。
【0006】二酸化珪素等の絶縁膜を研磨する場合、研
磨粉としては高純度なシリカ(フュームドシリカ)粒子
が用いられる。その直径は30〜150nm程度であ
る。研磨用のスラリ15はシリカ粒子を水酸化カリウム
やアンモニア等のアルカリ水溶液に懸濁させたものであ
り、加工ダメージの少ない平滑面が得られる。
【0007】また上記研磨用スラリを用いる方法の他、
砥粒を含む砥石を用いた平坦化技術がある。基本的な装
置の構成はCMPの技術と同様であるが、研磨パッドの
代わりに砥石が定盤に取り付けられる。また研磨液とし
て砥粒を含むスラリの代わりに、砥粒を含まない純水を
用いる。上記技術は国際公開第WO97/10613号
や特開平8−216023号に記載されている。
【0008】通常、マクロな平坦化の能力を定量的に測
る指標の一つとしてはパターン寸法依存性が用いられ
る。これは大きなサイズのパターンと小さなサイズのパ
ターンを含むウエハを研磨すると、小さなサイズのパタ
ーンの方がより速く研磨されることに着目したもので、
平坦化能力に劣る加工の場合にはこの大小パターン間の
研磨量差がより激しくなる。具体的には図8に示すよう
に高さが0.8μm程度、幅が0.1μmから5mm程
度の幾つかの孤立したライン&スペースパターンを同時
に含むテストウエハを研磨し、その研磨量の差を測定す
ることで求められる。
【0009】標準的な化学機械研磨(以下CMP)に用
いられる研磨パッドとスラリを使用した場合,1mm幅
未満のサイズのパターンが完全に平坦化された段階でも
3mm幅以上のサイズのパターンにはまだ0.38μm
以上の段差が残存する。その後、さらに研磨を続けても
この段差を完全に取り去ることはできない。
【0010】このように従来のCMPでは数mm幅以上
のパターンによる段差を完全に平坦化することは困難で
ある。しかし実際の半導体ウエハには、例えば64MD
RAMのメモリマット部のように8mm角から時には1
0mm角程度の大きさのパターンによる段差が0.8μ
m程度存在している。
【0011】大きなパターンを含めての平坦化能力に優
れた技術としては,前記の砥石を用いた平坦化技術があ
る。砥石を用いた平坦化技術の特徴は,その著しい平坦
化能力の高さである。例えば、図8に示されているよう
に3mm幅のパターンの場合CMPでは残段差が0.3
8μm(380nm)であるのに対し、砥石では18n
mとなっており、桁違いに平坦化されることがわかる。
【0012】このように砥石による平坦化技術は、砥粒
が固定されていること、砥石の弾性率が高いことから、
CMP技術では不可能であった数mm以上の大きなサイ
ズのパターンも平坦化が可能である。また砥石はほとん
ど変形しないため、被加工物表面の凸部のみを選択的に
除去される。被研磨物表面の凹凸に応じて研磨パットが
変形するCMP技術とは異なり、被研磨物表面の凹凸パ
ターンの谷間である凹部を削り込むことが無い。このた
め,平坦化に必要な研磨量として凹部における削り込み
の分を考慮しなくて良く、研磨加工前の初期膜厚を薄く
することができる。さらに砥石を用いた平坦化技術の場
合には,研磨加工に必要な砥粒があらかじめ砥石内に含
まれているために砥粒を分散させたスラリが不要であ
り、維持や保守のための費用が大幅に削減される。
【0013】
【発明が解決しようとする課題】砥石を用いた加工は,
上記のように平坦化性能に優れている反面,被加工面上
にスクラッチ(引っ掻き傷)を生じ易いという課題のあ
ることが本発明者の検討により判明した。スクラッチに
は絶縁層を貫通し、長さが5μm〜数mmの大スクラッ
チと、貫通はせず深さが100nm以下で長さが10μ
m以下の溝を絶縁層に形成するμスクラッチの2種類に
大別できる。これらスクラッチが層間絶縁膜に生じる
と、後述するダマシン配線工程の平坦化後に図10に示
すようにスクラッチ内のメタルが除去されずに残り、μ
スクラッチの場合は隣接配線間のショートの原因にな
る、さらに、大スクラッチの場合は露出された下層配線
と接続された状態になり、各層間の配線間のショートが
発生するという問題が生じる。
【0014】また,浅溝素子分離(STI:Shall
ow Trench Isolation)の平坦加工時
にゲートが形成されるアクティブな領域にスクラッチが
発生すると、シリコン結晶に欠陥を生じてトランジスタ
特性を劣化させるという不具合を生じる。
【0015】本発明の目的は、砥石を用いた平坦化技術
において、大スクラッチ発生を低減あるいは防止する加
工方法を提供することにある。
【0016】本発明の他の目的は、μスクラッチ発生を
低減あるいは防止する加工方法を提供することにある。
【0017】本発明の他の目的は、低コストな半導体装
置の製造方法を提供することにある。
【0018】本発明の他の目的は、配線間ショートの無
い半導体装置の製造方法を提供することにある。
【0019】本発明の他の目的は、信頼性の高い素子を
備えた半導体装置の製造方法を提供することにある。
【0020】
【課題を解決するための手段】上記目的は、被加工物よ
りも硬い不純物の濃度が10ppm以下の砥石を用いて
加工することにより達成される。特に、砥粒が酸化セリ
ウムの場合にはランタン(La)の濃度を10ppm以
下とすることにより、より効果的に達成される。図4に
純度の異なる砥粒の不純物分析結果を示す。岩石等の自
然資源から精製して製造される酸化セリウムは、硬質の
ランタン酸化物の含有が避けられない。スクラッチを低
減するには、ランタンの除去が効果的となる。酸化セリ
ウムの純度を上げ、特にランタンの含有量を低減させる
ことにより,実効的に硬質の異物の混入が避けられ、ス
クラッチの発生に対するマージンを拡大することができ
る。不純物としてランタン濃度が異なる(1300pp
mと9ppm)砥石を用いて絶縁膜を加工したときのス
クラッチ特性を図5に示す。図5からわかるように不純
物を低減すると大スクラッチ発生頻度が1/10以下に
低減することがわかる。なお、硬さは各物質のモース硬
度を用いることができる。例えば、酸化シリコン(Si
2)のモース硬度は6.75であり、酸化セリウム
(CeO2)は6、アルミナ(Al23)は9、酸化鉄
(Fe23)は6.75である。
【0021】また本発明の目的は、砥粒の形状を、長径
と短径とを有する針状(又は米粒状)とすることによ
り、効果的に達成される。図5から砥粒の形状を針状に
することにより、大スクラッチが低減することがわか
る。特に、短径に対する長径の比を3以上とすれば効果
的である。また、μスクラッチの低減にも効果がある。
なお、針状の砥粒が10wt%以上含まれていれば実用
上使用することができるが、50wt%以上が望まし
い。
【0022】また、本発明の目的は、平均気孔径が0.
2μm以下の砥石を用いることにより達成される。針状
の砥粒を用いることにより、凝集が少なく、気孔径分布
の均一な砥石がえられる。一般に、砥石の製造方法は
(1)砥粒と樹脂粒子の混練、(2)型入れ、(3)加
熱、圧縮成形、及び(4)型出しの工程からなってい
る。砥石には気孔19が含まれているが、この気孔率は
(3)の工程の圧縮量で制御でき、通常約50%であ
る。しかしながら、気孔径については制御されていない
状況であった。そのため、例えば従来の砥石では図7に
示すように、平均気孔径は約0.3μmであり、分布も
広がりが大きなものになっている。一方、針状砥粒で
は、形状に起因して凝集性が小さいため、平均気孔径が
0.1μm程度で均一に揃うという効果がある。分布の
広がりも小さくできる。特に最大気孔径を0.5μm以
下にすると大スクラッチ低減に大幅な効果がある。ま
た、μスクラッチの低減にも効果がある。なお、0.5
μm以上の気孔径の気孔は含まれないことが望ましい
が、その含有量が10vol%以下なら実用上使用する
ことができる。本気孔径分布は水銀ポロシメータにより
測定した。
【0023】また、上記目的は、かさ密度が1g/cm
3以下の砥粒を用いることにより達成される。かさ密度
とは,砥粒を一定量採取した際の、重量/容積を意味す
る。つまり、気孔が多ければかさ密度は低下し、気孔が
少なく密に詰まっていれば増加する。従来の多面体型砥
粒と本発明の針状砥粒のかさ密度はそれぞれ、2g/c
m3と0.5g/cm3であるので、針状の砥粒は、か
さ密度が小さく、気孔率制御性が高くなる。針状砥粒は
従来の多面体砥粒に比べ、短径に対する長径の比が3以
上になっていることがわかる。この形状がかさ密度に効
いている。
【0024】また、上記目的は、最大粒径を実質的に1
μm以下とすることにより達成される。粒径を微細にす
ることで、被加工面への応力集中が低減され、μスクラ
ッチの発生数削減に効果がある。図6に示すように粒径
にほぼリニアにμスクラッチ発生数が比例する。微細化
のレベルは理想的には小さければ小さいほど効果がある
が、実用上はサブミクロンまで微細にすると粒子間の凝
集が避けられなくなり、見かけ上の粒径が拡大する。平
均粒径が0.5μm以下であれば実質的にμスクラッチ
の発生を防止できる。最大粒径が1μm以下とすること
により、より効果的にμスクラッチを低減できる。な
お、1μm以上の粒径の砥粒は含まれないことが望まし
いが、その割合が1wt%以下なら実用上使用すること
ができる。この粒径分布の測定はレーザ散乱光を検出す
る粒径分布測定装置(例えばHORIBA社製PART
ICLE SIZE ANALYZER、島津社製SAL
D−2000A)用いることができる。砥粒の拡大写真
の実測による分析法もあるがサンプル数を増やすことが
困難であり、正確なデータとならないことがある。測定
に際しては、測定条件を十分に検討して粒子の凝集性と
測定対象サンプル攪拌方法等の最適条件出しを行った後
に少なくとも3回以上の測定を行い再現性の確認を行う
ことが重要である。
【0025】上記少なくとも1つを絶縁膜やメタルの加
工に用いることにより、被加工物への大スクラッチやμ
スクラッチの発生を低減あるいは防止できるので信頼性
のある半導体集積回路装置の製造方法を提供することが
できる。なお、上記砥石は多層構造とすることもでき
る。この場合、被研磨物と接触する表面側の層が上記要
件を満たせばよい。
【0026】
【発明の実施の形態】以下、本発明の実施例を説明す
る。
【0027】(実施例1)図1に第一の実施例で用いた
装置の基本的構成を示す。装置は、研磨加工を行う研磨
定盤12、研磨定盤上に取り付けられた砥石16、ガラ
スあるいは半導体からなる基板1とこれを保持するウエ
ハホルダ14、加工時に加工液15を供給する液供給ユ
ニット20からなる。研磨定盤12の大きさはウエハの
大きさによって変わり、ウエハ径が8インチの場合には
研磨定盤の直径は700mm程度である(ウエハ径の2
倍以上)。
【0028】加工は、ウエハホルダ14に保持したウエ
ハ1を回転する砥石16に押しつけることにより行われ
る。このとき、加工液供給ユニット20からは毎分10
0〜1000ml程度の加工液が供給される。加工液と
しては純水を用いたが、その他に各種化学薬品含有の水
溶液を用いることができる。純水は主に絶縁膜の加工に
適している。アルカリ性加工液を用いることにより加工
速度を高めることができるが廃液の中和処理が必要とな
る。過酸化水素や硝酸など酸性の水溶液は主にメタルの
加工に適している。なお、研磨液として砥粒を含むスラ
リーを用いることにより研磨速度を高めることができる
が、砥粒の凝集を防止する機能を備えた供給設備が必要
となる。ウエハホルダ14を研磨加工具に押しつける力
(荷重)は、200g/cm2とした。典型的には20
0〜500g/cm2で用いられており、研磨レート
(1分間あたりの研磨量)はこの力にほぼ比例する。最
大荷重は砥石を含めた装置の強度で決まる。ウエハホル
ダ14と研磨定盤12は同一方向に回転する。均一な研
磨を行うためには両者の回転数はほぼ同一であることが
望ましい。回転数の値は30rpmとした。典型的には
20から100rpmの間で用いられており、回転数が
大きいほど研磨レートは高くなるが、大きすぎると砥石
とウエハとの間に加工液が入り込み(ハイドロプレーン
現象)研磨レートが飽和あるいは低下する。
【0029】次に砥石16について、さらに詳細に説明
する。
【0030】直接ウエハ1に接触する砥石16は、微細
な酸化セリウム砥粒を樹脂によって結合したものであ
り、その構造は詳細に見れば図1に示すように気孔を含
んだ形となっている。なお、メタルを加工する場合には
砥粒としてアルミナ(Al23)やシリコンカーバイト
(SiC)、チタニア(TiO2)を用いた方が好まし
い。砥粒を結合する樹脂としては、フェノール樹脂やポ
リビニルアルコール、シリコン樹脂、ポリエステル等を
用いることができる。ここで用いた酸化セリウム砥粒
は、平均粒径が0.5μm以下であり、最大粒径が1μ
m以下である。このような砥粒を用いることによりμス
クラッチの発生を大幅に低減することができる。なお、
最大粒径が1μm以上の砥粒は含まれないことが望まし
いが、砥粒中に1wt%以下なら実用上用いることがで
きる。また、酸化セリウムの純度を99.9%以上と
し、特に不純物として希土類のランタン(La)の濃度
を10ppm以下とすることにより大スクラッチの発生
を防止することができた。
【0031】さらに、砥粒の形状を針状つまり、長径と
短径を有する米粒状にすることにより、凝集の少ないし
かも、気孔径分布の均一な砥石を提供できる。短径に対
する長径の比が3以上となる割合が50wt%以上とな
る砥粒を用い、平均気孔径が0.1μm、最大気孔径が
0.2μmの砥石を用いた結果、大クラッチ、μスクラ
ッチとも低減することができた。なお、平均気孔径を
0.2μm以下にすることにより、スクラッチ発生を実
用上問題の無いレベルまで低減できる。さらに、最大気
孔径を0.5μm以下にすることにより大スクラッチ低
減に効果がある。
【0032】(実施例2)プラズマを用いてシリコン基
板上に形成されたテトラエトキシシラン(p−TEO
S)膜を加工した例を説明する。なお、用いた装置は実
施例1と同様である。
【0033】p−TEOS膜(SiO2膜)は、表面に
パターンが形成されていない平坦な基板上に均一に堆積
されている。加工液として純水を使用した。加工前に砥
石16の表面を図示しないドレッサを用いて砥石16表
面のコンディショニングを行なう。これは砥石面の平坦
化と加工に寄与する砥粒の頭出しが目的である。これに
より加工の均一性が向上し、また加工レートを維持する
ことができる。この際、砥石16表面を凹凸が少ない、
平滑な状態にコンディショニングするとスクラッチ発生
を抑制することができる。
【0034】具体的には、ダイヤモンド粒子を電着した
カップドレッサ(カップ形をしたドレッサ)を高速スピ
ンドルに装着し回転させ、砥石16表面を深さ1μm程
度で極表面層のみを除去するように絶対高さ位置制御を
かけながら砥石16面上を走査すればよい。
【0035】コンディショニング終了後、p−TEOS
膜が500nmの厚さ堆積された基板1をウェハホルダ
14にチャックし、砥石16に押し付けて加工する。こ
の時の加工液は純水、各部回転数は30rpm、荷重は
200g/cm2とした。加工中に砥石16表面に図示
しないブラシ(材質:ナイロン)をかけて砥石から砥粒
を遊離させ、遊離砥粒を増加させると加工レートが増加
するという効果が得られる。ブラシの他、図12に示す
ように超音波加振器25で加振しても加工レートに関し
て同様の効果が得られた。超音波の周波数としては20
〜50kHz、出力100Wを用いた。砥石面と超音波
加振器との間の距離は、遊離砥粒の最も増加する位置を
選んで固定した。なお、超音波の場合、ブラシと異なり
摩耗がなく、異物の混入が少ないというメリットがあ
る。加工終了後にウェハ1をアンロードして洗浄、乾燥
の後にスクラッチ評価を行なった。その結果、図5と図
6に示したようにスクラッチの発生が低減され、良好な
加工品質を実現できた。また、砥石を用いており、平坦
化性能も良好であった。被加工膜として有機SOG膜で
あってもよい。なお、被加工膜の残膜厚さ分布は光の多
重反射特性を利用して評価できる (実施例3)本実施例では、基板表面に凹凸が形成され
た基板上に形成されたp−TEOS膜の加工について説
明する。例えば、図2(a)に示すように厚さ500n
mの配線層3が形成された半導体基板1を準備する。次
に当該基板上にp−TEOS膜を700nmの厚さ堆積
する(例えば、図2(d))。その後、実施例2と同様
の装置を用いてp−TEOS膜を600nm程度研磨加
工する。その結果、実施例2と同様スクラッチの発生を
低減できた。これにより、その上に第2層配線を形成し
ても、配線間ショートは生じなかった。また、p−TE
OS膜の加工面の平坦性も良好であった。CMP法では
凹部まで研磨されるため平坦化のために被加工膜は約1
000nmの厚さが必要であったが、砥石を用いること
により凹部の削れが無く、被加工膜の厚さを700nm
と薄くすることができる。これにより、加工時間が短縮
され、スループットが向上する。なお、被加工膜として
化学気相成長法(CVD法)で形成されたシリコン酸化
膜を用いても良好な結果が得られた。
【0036】(実施例4)上記の例では酸化膜の加工で
あったが、被加工物がポリシリコンや金属であっても同
様の効果が得られる。例えば、アルミニウム、銅、タン
グステンなどであってもよい。本実施例では、銅の加工
について説明する。
【0037】図11はダマシン法により配線を形成する
工程を示す要部断面図である。
【0038】まず、下層(図示せず)とのコンタクトを
とるためのタングステン(W)からなるプラグ101を
形成する(図11(a))。このプラグ101の形成に
本発明に係る砥石を用いた加工法を適用してもよい。次
に、酸化シリコンからなる絶縁膜102を0.9μmの
厚さ形成する(図11(b))。次に、絶縁膜102の
表面を実施例1で示した酸化セリウム砥粒を含む砥石を
用いて平坦化、配線層となる領域が溝となるようにパタ
ーニングする(図11(c))。次に、バリアメタルと
なる窒化チタン(TiN)膜及びシード層となる銅膜を
スパッタによりそれぞれ50nmの厚さ形成し、その上
にメッキ法により銅膜を1μmの厚さ形成する(図11
(d))。その後、本発明に係る加工法を用いて銅膜の
表面を平坦化加工する(図11(e))。なお、同膜の
表面を平坦化加工した後の平面図を図13に示す。ここ
で用いた砥石は、アルミナ粒子を砥粒として含む。加工
液としては酸性の過酸化水素水を用いた。その結果、図
10に示すようなスクラッチに起因する同層間配線ショ
ート及び異層間配線ショートのない信頼性の高い半導体
装置を製造することができた。なお、本実施例では砥粒
としてはアルミナ粒子を用いたが、実用上チタニア、セ
リア、シリカ又はマンガニアを用いることができる。ま
た、加工液として純水を用いることもできる。これによ
り、加工速度は低下するが廃液処理を容易に行える。 (実施例5)本実施例では、半導体装置の素子分離領域
の形成に本発明に係る加工方法を適用した例について図
9を用いて説明する。
【0039】図9は浅溝素子分離層であるSTI層の形
成工程を示す溝部の要部断面図である。STI層はトラ
ンジスタ素子間の絶縁層を形成する工程であり、半導体
装置の製造においては初期の工程に位置づけられる。図
9(a)は平坦化加工前の断面構造を示している。シリ
コン基板1の表面には浅溝22が形成されており、凸部
表面(アクティブフィールド面)には窒化珪素薄膜21
が形成されている。この凸部には後の工程においてトラ
ンジスタ素子が形成される。それらの上面は酸化膜4に
よりが覆われているが、窒化珪素薄膜21の上部領域は
凸部となり、浅溝部22の上部では凹部となる3次元構
造となっている。この凸部の酸化膜4を削り図9(b)
に示すように平坦化加工を行う工程をSTI層の平坦化
加工という。
【0040】この平坦化加工工程に砥石を用いた加工方
法を詳細に説明する。用いた加工装置は実施例1と同様
である。図9(a)までの工程を経たシリコン基板1を
ウェハホルダ14に固定する。一方、砥粒として酸化セ
リウム粒子を含む砥石16表面のコンディショニングを
行い砥石表面の状態を整える。その後、シリコン基板1
を砥石16表面に押し付けて摺動させると共に、ブラシ
により砥石16表面をスクラブしながら1〜2分加工し
た。加工時間はダミーウェハを加工して最適な時間を予
め決定しておいた。加工後、基板1は洗浄工程及び乾燥
工程を経て平坦化加工を終了する。この基板1の加工品
質を評価した結果、窒化珪素薄膜21への大スクラッチ
の発生が無く、シリコン基板1への結晶欠陥の発生を防
止することができた。これにより、その後形成したトラ
ンジスタ素子は接合リーク電流が小さく、良好な特性を
示した。また、溝部22上の酸化膜4は中央部が窪むデ
ィッシングや角部の面だれ等が無く、良好な平坦性がえ
られた。これにより、本発明に係る平坦化加工方法は半
導体装置製造方法に適用できることが実証できた。
【0041】なお、本発明は砥石を用いる方法について
説明してきたが、砥石の代りに1000kg/cm2
上の硬さを有する硬質パットと被加工物よりも硬い不純
物が10ppm以下の砥粒を含むスラリーを用いてもグ
ローバル平坦化と大スクラッチの実質的な解消とを両立
することができる。また、針状の砥粒を含むスラリーを
用いることによりマイクロスクラッチを低減することが
できる。
【0042】
【発明の効果】本発明に係る平坦化加工方法を用いれ
ば、従来のCMP技術では得られない高い平坦化加工性
能とスクラッチのない完全スクラッチフリーかつ、スラ
リーレスという効果が得られる。
【0043】本発明の平坦化加工方法を適用した半導体
装置の製造方法により、接合リーク電流が少なく、また
配線間ショートの無い良好な半導体装置をえることがで
きる。
【図面の簡単な説明】
【図1】本発明に係る製造装置の概略図である。
【図2】ウエハ表面の平坦化工程を示す半導体要部断面
図である。
【図3】化学機械研磨装置の概略断面図である。
【図4】砥石に含有される不純物分析結果である。
【図5】大スクラッチ評価結果である。
【図6】μスクラッチ評価結果である。
【図7】従来及び本発明に係る砥石の気孔径分布を示す
図である。
【図8】平坦化の評価結果を示す図である。
【図9】本発明を摘要した浅溝素子分離層の構造断面図
である。
【図10】ダマシン加工時に生じるスクラッチに起因す
るショート不良を説明するための配線の要部平面図であ
る。
【図11】ダマシンプロセスを説明するための配線要部
断面図である。
【図12】超音波加振器を備えた加工装置の概略図であ
る。
【図13】ダマシンプロセスで形成した配線層の平面図
である。
【符号の説明】
1…ウエハ基板、2、4…絶縁膜、3…配線層、5…金
属アルミ層、6…ホトレジスト層、7…ステッパ、8…
レジスト層の凸部、9…平坦化の目標レベル、11…研
磨パッド又は砥石、12…定盤、13…バッキングパッ
ド、14…ウエハホルダ、15…加工液、16…砥石、
20…加工液供給ユニット、21…窒化膜、22…素子
分離用浅溝、101…プラグ、102…酸化シリコン
膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河合 亮成 東京都千代田区神田駿河台四丁目6番地 株式会社日立製作所内 (72)発明者 西村 貞之 東京都千代田区神田駿河台四丁目6番地 株式会社日立製作所内 (72)発明者 佐藤 雅彦 東京都千代田区神田駿河台四丁目6番地 株式会社日立製作所内 (72)発明者 河村 喜雄 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 森山 茂夫 茨城県ひたちなか市市毛882番地 株式会 社日立製作所計測器事業部内 Fターム(参考) 3C043 BA09 CC04 CC13

Claims (44)

    【特許請求の範囲】
  1. 【請求項1】被加工基板を準備する工程と、 前記基板の表面を、加工液を供給しながら砥粒を含む砥
    石に押しつけて相対運動させることにより加工する工程
    とを有する加工方法であって、 前記砥石は、前記基板表面の材料よりも硬い物質の含有
    量が10ppm以下であることを特徴とする加工方法。
  2. 【請求項2】前記加工液は純水であることを特徴とする
    請求項1記載の加工方法。
  3. 【請求項3】前記加工液は酸性であることを特徴とする
    請求項1記載の加工方法。
  4. 【請求項4】前記加工液はアルカリ性であることを特徴
    とする請求項1記載の加工方法。
  5. 【請求項5】前記基板を前記砥石に押しつける力は、2
    00―500g/cm2の範囲であることを特徴とする
    請求項1記載の加工方法。
  6. 【請求項6】前記相対運動は回転であり、回転数は20
    ―100rpmの範囲であることを特徴とする請求項1
    記載の加工方法。
  7. 【請求項7】被加工基板を準備する工程と、 前記基板の表面を、加工液を供給しながら砥粒を含む砥
    石に押しつけて相対運動させることにより加工する工程
    とを有する加工方法であって、 前記砥粒は、短径に対する長径の比が3以上のものを含
    むことを特徴とする加工方法。
  8. 【請求項8】前記砥粒おける、短径に対する長径の比が
    3以上のものの割合は10wt%以上であることを特徴
    とする請求項7記載の加工方法。
  9. 【請求項9】被加工基板を準備する工程と、 前記基板の表面を、加工液を供給しながら砥粒を含む砥
    石に押しつけて相対運動させることにより加工する工程
    とを有する加工方法であって、 前記砥粒のかさ密度は、1g/cm3以下であることを
    特徴とする加工方法。
  10. 【請求項10】被加工基板を準備する工程と、 前記基板の表面を、加工液を供給しながら砥粒を含む砥
    石に押しつけて相対運動させることにより加工する工程
    とを有する加工方法であって、 前記砥石の平均気孔径は、0.2μm以下であることを
    特徴とする加工方法。
  11. 【請求項11】前記砥石中に含まれる最大気孔径は0.
    5μm以下であることを特徴とする請求項10記載の加
    工方法。
  12. 【請求項12】前記砥石中に含まれる0.5μm以上の
    気孔径を有する気孔の割合は10vol%以下であるこ
    とを特徴とする請求項10記載の加工方法。
  13. 【請求項13】薄膜が形成された半導体基板を準備する
    工程と、 前記半導体基板を、加工液を供給しながら酸化セリウム
    砥粒を含む砥石に押しつけて相対運動させることによ
    り、前記薄膜の表面を加工する工程とを有する半導体装
    置の製造方法であって、 前記砥石は、ランタンの含有量が10ppm以下である
    ことを特徴とする半導体装置の製造方法。
  14. 【請求項14】薄膜が形成された半導体基板を準備する
    工程と、 前記半導体基板を、加工液を供給しながら砥粒を含む砥
    石に押しつけて相対運動させることにより前記薄膜を加
    工する工程とを有する半導体装置の製造方法であって、 前記砥石は、前記薄膜の材料よりも硬い物質の含有量が
    10ppm以下であり、かつ前記砥粒は、短径に対する
    長径の比が3以上であるものを含むことを特徴とする半
    導体装置の製造方法。
  15. 【請求項15】前記砥粒のかさ密度は、1g/cm3
    下であることを特徴とする請求項14記載の半導体装置
    の製造方法。
  16. 【請求項16】薄膜が形成された半導体基板を準備する
    工程と、 前記半導体基板を、加工液を供給しながら砥粒を含む砥
    石に押しつけて相対運動させることにより前記薄膜を加
    工する工程とを有する半導体装置の製造方法であって、 前記砥石は、前記薄膜の材料よりも硬い物質の含有量が
    10ppm以下であり、かつ前記砥石の平均気孔径は
    0.2μm以下であることを特徴とする半導体装置の製
    造方法。
  17. 【請求項17】前記砥石中に含まれる最大気孔径は0.
    5μm以下であることを特徴とする請求項16記載の半
    導体装置の製造方法。
  18. 【請求項18】前記砥石中に含まれる0.5μm以上の
    気孔径を有する気孔の割合は10vol%以下であるこ
    とを特徴とする請求項16記載の半導体装置の製造方
    法。
  19. 【請求項19】絶縁膜が形成された半導体基板を準備す
    る工程と、 前記半導体基板を、加工液を供給しながら酸化セリウム
    砥粒を含む砥石に押しつけて相対運動させることにより
    前記絶縁膜を加工する工程と、その後前記半導体基板を
    洗浄及び乾燥する工程とを有する半導体装置の製造方法
    であって、 前記砥石は、ランタンの含有量が10ppm以下であ
    り、かつ前記砥粒は、短径に対する長径の比が3以上で
    あるものを含むことを特徴とする半導体装置の製造方
    法。
  20. 【請求項20】前記絶縁膜はシリコン酸化膜であること
    を特徴とする請求項19記載の半導体装置の製造方法。
  21. 【請求項21】前記酸化セリウムの純度は99.9wt
    %以上であることを特徴とする請求項19記載の半導体
    装置の製造方法。
  22. 【請求項22】前記砥粒の平均粒径は0.5μm以下で
    あることを特徴とする請求項19記載の半導体装置の製
    造方法。
  23. 【請求項23】前記砥粒の最大粒径は1μm以下である
    ことを特徴とする請求項19記載の半導体装置の製造方
    法。
  24. 【請求項24】前記砥粒は、1μm以上の粒径を有する
    ものの割合が1wt%以下であることを特徴とする請求
    項19記載の半導体装置の製造方法。
  25. 【請求項25】前記砥石は、砥粒の結合材として樹脂を
    含むことを特徴とする請求項19記載の半導体装置の製
    造方法。
  26. 【請求項26】前記加工は、前記砥石表面のコンディシ
    ョニングの後に行うことを特徴とする請求項19記載の
    半導体装置の製造方法。
  27. 【請求項27】前記絶縁膜を加工する工程は、前記砥石
    表面にブラシをかける処理を含むことを特徴とする請求
    項19記載の半導体装置の製造方法。
  28. 【請求項28】前記絶縁膜を加工する工程は、前記砥石
    表面に超音波を印加する処理を含むことを特徴とする請
    求項19記載の半導体装置の製造方法。
  29. 【請求項29】前記砥粒のかさ密度は1g/cm3以下
    であることを特徴とする請求項19記載の半導体装置の
    製造方法。
  30. 【請求項30】前記半導体基板表面には凹凸が形成され
    ていることを特徴とする請求項19記載の半導体装置の
    製造方法。
  31. 【請求項31】前記半導体基板表面には配線層が形成さ
    れていることを特徴とする請求項19記載の半導体装置
    の製造方法。
  32. 【請求項32】金属膜が形成された半導体基板を準備す
    る工程と、 前記半導体基板を、加工液を供給しながらシリコンカー
    バイト、アルミナ或いはチタニアの砥粒を含む砥石に押
    しつけて相対運動させることにより前記金属膜を加工す
    る工程と、その後前記半導体基板を洗浄及び乾燥する工
    程とを有する半導体装置の製造方法であって、 前記砥石は、前記金属膜の材料よりも硬い物質の含有量
    が10ppm以下であり、かつ前記砥粒は、短径に対す
    る長径の比が3以上であるものを含むことを特徴とする
    半導体装置の製造方法。
  33. 【請求項33】前記加工液は酸性であることを特徴とす
    る請求項32記載の半導体装置の製造方法。
  34. 【請求項34】前記金属膜はアルミニウム、銅或いはタ
    ングステンからなることを特徴とする請求項32記載の
    半導体装置の製造方法。
  35. 【請求項35】前記加工は、前記砥石表面のコンディシ
    ョニングの後に行うことを特徴とする請求項32記載の
    半導体装置の製造方法。
  36. 【請求項36】前記砥粒のかさ密度は1g/cm3以下
    であることを特徴とする請求項32記載の半導体装置の
    製造方法。
  37. 【請求項37】前記半導体基板表面には凹凸が形成され
    ていることを特徴とする請求項32記載の半導体装置の
    製造方法。
  38. 【請求項38】絶縁膜が形成された半導体基板を準備す
    る工程と、 前記半導体基板を、加工液を供給しながらマンガン酸化
    物砥粒を含む砥石に押しつけて相対運動させることによ
    り前記絶縁膜を加工する工程と、その後前記半導体基板
    を洗浄及び乾燥する工程とを有する半導体装置の製造方
    法であって、 前記砥石は、前記絶縁膜の材料よりも硬い物質の含有量
    が10ppm以下であり、かつ前記砥粒は、短径に対す
    る長径の比が3以上であるものを含むことを特徴とする
    半導体装置の製造方法。
  39. 【請求項39】金属膜が形成された半導体基板を準備す
    る工程と、 前記半導体基板を、加工液を供給しながらマンガン酸化
    物砥粒を含む砥石に押しつけて相対運動させることによ
    り前記金属膜を加工する工程と、その後前記半導体基板
    を洗浄及び乾燥する工程とを有する半導体装置の製造方
    法であって、 前記砥石は、前記金属膜の材料よりも硬い物質の含有量
    が10ppm以下であり、かつ前記砥粒は、短径に対す
    る長径の比が3以上であるものを含むことを特徴とする
    半導体装置の製造方法。
  40. 【請求項40】被加工基板を砥粒を含む砥石に押しつけ
    て相対運動させることにより該基板の表面を平坦化する
    平坦化加工装置において、前記砥石に含まれる前記砥粒
    の純度は99.9%以上であり、ランタンの含有量は1
    0ppm以下である砥石を備えることを特徴とする平坦
    化加工装置。
  41. 【請求項41】上記砥粒の材質は酸化セリウムであるこ
    とを特徴とする請求項40記載の平坦化加工装置。
  42. 【請求項42】上記砥粒の平均粒径は0.5μm以下、
    最大粒径は1μm以下であることを特徴とする請求項4
    0記載の平坦化加工装置。
  43. 【請求項43】上記砥石の平均気孔径は0.2μm以
    下、最大気孔径は0.5μm以下であることを特徴とす
    る請求項40記載の平坦化加工装置。
  44. 【請求項44】上記砥粒はは長径と短径とを有し、短径
    に対する長径の比は3以上であることを特徴とする請求
    項40記載の平坦化加工装置。
JP21511998A 1998-07-30 1998-07-30 半導体装置の製造方法 Expired - Fee Related JP3858462B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP21511998A JP3858462B2 (ja) 1998-07-30 1998-07-30 半導体装置の製造方法
US09/359,760 US6524961B1 (en) 1998-07-30 1999-07-22 Semiconductor device fabricating method
US10/308,088 US6723144B2 (en) 1998-07-30 2002-12-03 Semiconductor device fabricating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21511998A JP3858462B2 (ja) 1998-07-30 1998-07-30 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2000049122A true JP2000049122A (ja) 2000-02-18
JP2000049122A5 JP2000049122A5 (ja) 2004-10-14
JP3858462B2 JP3858462B2 (ja) 2006-12-13

Family

ID=16667063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21511998A Expired - Fee Related JP3858462B2 (ja) 1998-07-30 1998-07-30 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US6524961B1 (ja)
JP (1) JP3858462B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734103B2 (en) 2001-04-25 2004-05-11 Hitachi, Ltd. Method of polishing a semiconductor device
US6849542B2 (en) * 2001-10-18 2005-02-01 Hitachi, Ltd. Method for manufacturing a semiconductor device that includes planarizing with a grindstone that contains fixed abrasives
JP2008178886A (ja) * 2007-01-23 2008-08-07 Disco Abrasive Syst Ltd 製品情報の刻印方法
DE10147761B4 (de) * 2000-09-28 2010-01-14 Sharp K.K. Verfahren zum Herstellen von Siliciumwafern
US7879180B2 (en) 2006-02-24 2011-02-01 Fujitsu Semiconductor Limited Polishing device and polishing method

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3858462B2 (ja) * 1998-07-30 2006-12-13 株式会社日立製作所 半導体装置の製造方法
US20030199238A1 (en) * 2000-01-18 2003-10-23 Shigeo Moriyama Polishing apparatus and method for producing semiconductors using the apparatus
TW523826B (en) * 2002-03-15 2003-03-11 Mosel Vitelic Inc Determination method of CMP processing time
US7066801B2 (en) * 2003-02-21 2006-06-27 Dow Global Technologies, Inc. Method of manufacturing a fixed abrasive material
US6910951B2 (en) 2003-02-24 2005-06-28 Dow Global Technologies, Inc. Materials and methods for chemical-mechanical planarization
US7300875B2 (en) * 2004-02-11 2007-11-27 Infineon Technologies Richmond, Lp Post metal chemical mechanical polishing dry cleaning
US8048101B2 (en) 2004-02-25 2011-11-01 Femasys Inc. Methods and devices for conduit occlusion
US9238127B2 (en) 2004-02-25 2016-01-19 Femasys Inc. Methods and devices for delivering to conduit
US8048086B2 (en) 2004-02-25 2011-11-01 Femasys Inc. Methods and devices for conduit occlusion
US8052669B2 (en) 2004-02-25 2011-11-08 Femasys Inc. Methods and devices for delivery of compositions to conduits
US7004814B2 (en) * 2004-03-19 2006-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. CMP process control method
JP2005288645A (ja) * 2004-04-01 2005-10-20 Hitachi Maxell Ltd 固定砥粒研削研磨用工具
US7837888B2 (en) * 2006-11-13 2010-11-23 Cabot Microelectronics Corporation Composition and method for damascene CMP
US10070888B2 (en) 2008-10-03 2018-09-11 Femasys, Inc. Methods and devices for sonographic imaging
US9554826B2 (en) 2008-10-03 2017-01-31 Femasys, Inc. Contrast agent injection system for sonographic imaging
DE102008053610B4 (de) * 2008-10-29 2011-03-31 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
US9233454B2 (en) * 2009-03-31 2016-01-12 Honda Motor Co., Ltd. Grinding stone, manufacturing method of grinding stone, and manufacturing apparatus of grinding stone
DE112010002227B4 (de) * 2009-06-05 2018-11-29 Sumco Corp. Verfahren zum Polieren eines Siliciumwafers
DE102009047926A1 (de) * 2009-10-01 2011-04-14 Siltronic Ag Verfahren zum Polieren von Halbleiterscheiben
CN104742007B (zh) * 2013-12-30 2017-08-25 中芯国际集成电路制造(北京)有限公司 化学机械研磨装置和化学机械研磨方法
US9105687B1 (en) 2014-04-16 2015-08-11 Nxp B.V. Method for reducing defects in shallow trench isolation
CN111744891B (zh) * 2020-05-22 2022-06-10 西安奕斯伟材料科技有限公司 研磨机吸附台表面的清洁方法
CN114310627A (zh) * 2021-12-30 2022-04-12 西安奕斯伟材料科技有限公司 一种用于对硅片进行抛光的抛光垫和抛光设备

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979239A (en) * 1974-12-30 1976-09-07 Monsanto Company Process for chemical-mechanical polishing of III-V semiconductor materials
US4201800A (en) * 1978-04-28 1980-05-06 International Business Machines Corp. Hardened photoresist master image mask process
US4944836A (en) 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
US5081051A (en) * 1990-09-12 1992-01-14 Intel Corporation Method for conditioning the surface of a polishing pad
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5320934A (en) * 1991-06-28 1994-06-14 Misium George R Bilayer photolithographic process
US5212910A (en) * 1991-07-09 1993-05-25 Intel Corporation Composite polishing pad for semiconductor process
JP2870610B2 (ja) 1991-07-25 1999-03-17 三菱電機株式会社 路側通信放送方式
US5264010A (en) * 1992-04-27 1993-11-23 Rodel, Inc. Compositions and methods for polishing and planarizing surfaces
US5302477A (en) * 1992-08-21 1994-04-12 Intel Corporation Inverted phase-shifted reticle
US5399234A (en) * 1993-09-29 1995-03-21 Motorola Inc. Acoustically regulated polishing process
US5454844A (en) * 1993-10-29 1995-10-03 Minnesota Mining And Manufacturing Company Abrasive article, a process of making same, and a method of using same to finish a workpiece surface
US5441598A (en) * 1993-12-16 1995-08-15 Motorola, Inc. Polishing pad for chemical-mechanical polishing of a semiconductor substrate
US5536603A (en) * 1993-12-21 1996-07-16 Kabushiki Kaisha Toshiba Phase shift mask and method of fabricating the same
US5478678A (en) * 1994-10-05 1995-12-26 United Microelectronics Corporation Double rim phase shifter mask
US5688364A (en) * 1994-12-22 1997-11-18 Sony Corporation Chemical-mechanical polishing method and apparatus using ultrasound applied to the carrier and platen
US5792376A (en) * 1995-01-06 1998-08-11 Kabushiki Kaisha Toshiba Plasma processing apparatus and plasma processing method
JP3788810B2 (ja) 1995-02-20 2006-06-21 株式会社東芝 研磨装置
US5868605A (en) * 1995-06-02 1999-02-09 Speedfam Corporation In-situ polishing pad flatness control
EP0874390B1 (en) * 1995-09-13 2004-01-14 Hitachi, Ltd. Polishing method
US5958794A (en) * 1995-09-22 1999-09-28 Minnesota Mining And Manufacturing Company Method of modifying an exposed surface of a semiconductor wafer
US5916819A (en) * 1996-07-17 1999-06-29 Micron Technology, Inc. Planarization fluid composition chelating agents and planarization method using same
US5664990A (en) * 1996-07-29 1997-09-09 Integrated Process Equipment Corp. Slurry recycling in CMP apparatus
GB2316414B (en) * 1996-07-31 2000-10-11 Tosoh Corp Abrasive shaped article, abrasive disc and polishing method
US5972792A (en) * 1996-10-18 1999-10-26 Micron Technology, Inc. Method for chemical-mechanical planarization of a substrate on a fixed-abrasive polishing pad
US5876470A (en) * 1997-08-01 1999-03-02 Minnesota Mining And Manufacturing Company Abrasive articles comprising a blend of abrasive particles
JP3858462B2 (ja) * 1998-07-30 2006-12-13 株式会社日立製作所 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10147761B4 (de) * 2000-09-28 2010-01-14 Sharp K.K. Verfahren zum Herstellen von Siliciumwafern
US6734103B2 (en) 2001-04-25 2004-05-11 Hitachi, Ltd. Method of polishing a semiconductor device
US6849542B2 (en) * 2001-10-18 2005-02-01 Hitachi, Ltd. Method for manufacturing a semiconductor device that includes planarizing with a grindstone that contains fixed abrasives
US7879180B2 (en) 2006-02-24 2011-02-01 Fujitsu Semiconductor Limited Polishing device and polishing method
JP2008178886A (ja) * 2007-01-23 2008-08-07 Disco Abrasive Syst Ltd 製品情報の刻印方法

Also Published As

Publication number Publication date
US20030084998A1 (en) 2003-05-08
US6723144B2 (en) 2004-04-20
US6524961B1 (en) 2003-02-25
JP3858462B2 (ja) 2006-12-13

Similar Documents

Publication Publication Date Title
JP2000049122A (ja) 半導体装置の製造方法
JP5455282B2 (ja) シリコン・オン・インシュレータ搬送ウエハのエッジ除去
US6451696B1 (en) Method for reclaiming wafer substrate and polishing solution compositions therefor
EP0874390B1 (en) Polishing method
TW576772B (en) Two step chemical mechanical polishing process
JP5557506B2 (ja) 半導体ウェーハの両面をポリッシングする方法
JP2000301454A (ja) 化学的機械研磨プロセス及びその構成要素
JP2002532898A (ja) 後表面損傷を組み込む半導体ウエハの処理法
US6227949B1 (en) Two-slurry CMP polishing with different particle size abrasives
JP3668647B2 (ja) 半導体ウエハ基板の再生法および半導体ウエハ基板再生用研磨液
KR100792066B1 (ko) 반도체 웨이퍼의 평탄화 가공방법
JP3510036B2 (ja) 半導体装置の製造方法
US6478977B1 (en) Polishing method and apparatus
JP3728950B2 (ja) 半導体装置の製造方法及び平坦化加工装置
JP3528501B2 (ja) 半導体の製造方法
JP3552908B2 (ja) ウェーハの研磨方法
JP3601937B2 (ja) 表面平坦化方法および表面平坦化装置
US6080671A (en) Process of chemical-mechanical polishing and manufacturing an integrated circuit
TW202326840A (zh) 研磨半導體基板之方法
JP2001110763A (ja) 半導体ウェハ平坦化加工方法および平坦化加工装置
EP1308243B1 (en) Polishing method
JP3435165B2 (ja) 研磨方法及び研磨装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060411

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060602

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees