JP2002532898A - 後表面損傷を組み込む半導体ウエハの処理法 - Google Patents

後表面損傷を組み込む半導体ウエハの処理法

Info

Publication number
JP2002532898A
JP2002532898A JP2000588795A JP2000588795A JP2002532898A JP 2002532898 A JP2002532898 A JP 2002532898A JP 2000588795 A JP2000588795 A JP 2000588795A JP 2000588795 A JP2000588795 A JP 2000588795A JP 2002532898 A JP2002532898 A JP 2002532898A
Authority
JP
Japan
Prior art keywords
wafer
damage
front surface
lapping
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000588795A
Other languages
English (en)
Inventor
ユン−ビアオ・シン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
MEMC Electronic Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEMC Electronic Materials Inc filed Critical MEMC Electronic Materials Inc
Publication of JP2002532898A publication Critical patent/JP2002532898A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

(57)【要約】 単結晶インゴットからスライスされる半導体ウエハの処理法が、ウエハの前表面および後表面をラッピングして、ウエハの厚みを減少させて、ウエハの平坦度を向上させることを含んで成る。前表面を微細研削にかけて、前表面の損傷を減少させ、一方、後表面の損傷をそのまま維持する。前表面および後表面を同時に研磨して、ウエハの平坦度を向上させ、前表面および後表面のウエハ損傷を減少させる。後表面に残っているウエハ損傷は、前表面のウエハ損傷より多い。後表面に残っているウエハ損傷は、ゲッタリングを助長する。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は一般に半導体ウエハの処理法に関し、特に外部ゲッタリンングのため
に後表面損傷を有する比較的平坦なウエハを製造する半導体ウエハの処理法に関
する。
【０００２】 （背景技術） 半導体ウエハは一般に、次の手順におけるウエハの正確な配列のために１つま
たはそれ以上の平面を有するようにトリムされ研磨されるシリコンインゴットの
ような単結晶インゴットから製造される。次に、インゴットを、個々のウエハに
スライスし、各ウエハを多くの処理操作にかけて、ウエハの厚みを減少させ、ス
ライス操作によって生じた損傷を除去して、高反射性の表面を形成する。一般に
、各ウエハの周囲縁を丸くして、さらなる処理の間のウエハ損傷のリスクを減少
させる。次に、ウエハの前表面および後表面においてラッピング操作（検査スラ
リー法）を行って、ウエハの厚みを減少させ、スライス操作によって生じた損傷
を除去する。化学エッチング操作または荒研削操作を行って、厚みを減少させ、
損傷を除去することもできる。
【０００３】 ラッピング操作の終了後に、各ウエハの単面または両面を一般に、研磨パッド
、コロイドシリカスラリー（研磨スラリー）、および化学エッチング剤を使用し
て研磨して、前の操作によって生じた表面の損傷を除去し、ウエハが平面である
ことを確実にする。次に、各ウエハの後表面に損傷を生じさせて、外部ゲッタリ
ング部位を与えるのが好ましい場合が多い。一般に、各ウエハの後表面を、加圧
噴射のような研磨工程、またはポリシリコン付着工程にかけて、外部ゲッタリン
グ部位のために後表面に損傷を生じさせる。損傷を後表面に生じさせる際に、ウ
エハの前表面を保護しなければならない。次に、ウエハを洗浄し、前表面を仕上
研磨することもできる。最後に、ウエハを半導体チップにダイシングする顧客に
送達する前に、ウエハを検査する。
【０００４】 完成ウエハは、いくつかの表面平坦度条件を満たさなければならない。そのよ
うなウエハは、例えば、電子ビーム石板印刷法または光石版印刷法によって、そ
れらに（またはそれらに付着した層に）回路を印刷するために特に平坦に研磨し
なければならない。電子ビームデリニエーター（delineator）または工学プリン
ターの焦点におけるウエハの平坦度は、電子ビーム石版印刷法および光石版印刷
法における均一映像に重要である。ウエハ表面の平坦度は、デバイス線幅容量（
device line width capability）、工程寛容度、歩留り、および処理量に直接的
に影響を与える。減少し続けるデバイスの形状寸法、および益々厳しくなるデバ
イス製造規格によって、半導体ウエハの製造者は、より平坦なウエハを製造する
ことを要求されている。より平坦なウエハを得るために、二面研磨が最良の方法
とされている。
【０００５】 しかし、平坦度は、ゲッタリングを助長するために後表面損傷を形成する従来
の方法によって否定的な影響をうける。半導体ウエハを処理する従来の方法は、
二面研磨後に、損傷を生じさせて、ウエハの後表面にゲッタリング部位を与える
工程を必要とする。このゲッタリング工程の後に、処理損傷（processed damage
）を除去するために、ウエハの前表面における追加の研磨工程が必要とされる。
この追加工程はウエハの平坦度をかなり低下させる。追加工程は、処理および取
扱を増やし、前表面が損傷されるのを防止するために特別な予防措置を必要とす
るので、コストが高くなる。
【０００６】 （発明の開示） 本発明の目的は、各ウエハを形成するのに必要な処理を減少させる、単結晶イ
ンゴットからスライスされた半導体ウエハの処理法を提供し；比較的平坦なウエ
ハを製造するそのような方法を提供し；ゲッタリング部位を有するウエハを製造
するそのような方法を提供し；および、ウエハ処理における使用においてコスト
の低いそのような方法を提供することである。
【０００７】 一般に、単結晶インゴットからスライスされており、前表面および後表面なら
びに周囲縁を有する半導体ウエハを処理する本発明の方法は、ウエハの前表面お
よび後表面をラッピングして、ウエハの厚みを減少させ、ウエハの平坦度を向上
させることを含んで成る。ラッピング工程は、前表面および後表面に損傷を生じ
る。該方法は、ウエハの前表面を微細研削して、ラッピングによって生じた前表
面の損傷を減少させ、ウエハの厚みも減少させることをさらに含んで成る。微細
研削工程の間に、後表面の損傷がそのままに維持される。研磨スラリーを使用し
てウエハの前表面および後表面を同時に研磨して、ウエハの平坦度を向上させ、
前表面および後表面のウエハ損傷を減少させる。研磨後に後表面に残るウエハ損
傷は、前表面におけるウエハ損傷より多い。後表面に残るウエハ損傷は、ゲッタ
リングを助長する。
【０００８】 本発明の他の態様において、半導体ウエハの処理法が、ウエハの前表面および
後表面をラッピングして、ウエハの厚みを減少させ、ウエハの平坦度を向上させ
ることを含んで成る。ラッピング工程は、前表面および後表面に損傷を生じる。
該方法は、前表面より少ないウエハ材料が後表面から除去されるように、ウエハ
の前表面および後表面を同時に研磨することをさらに含んで成る。後表面に残る
ウエハ損傷は、前表面のウエハ損傷より多い。後表面に残るウエハ損傷は、ゲッ
タリングを助長する。
【０００９】 本発明の他の目的および利点は、下記の詳細な説明から明らかである。
【００１０】 図１は、二面研磨操作の前に、微細研削操作を前表面において行う半導体ウエ
ハの好ましい処理法を例示している。この方法は、ゲッタリング部位のために後
表面に損傷を有するウエハを生じるが、ゲッタリング部位を与えるために後表面
に損傷を生じさせる後表面処理工程を必要としない。言い換えれば、前表面にお
いて行われない工程は、後表面においても行われない。
【００１１】 例えば従来の内径鋸または従来のワイヤ鋸を使用して、半導体ウエハを単結晶
インゴットからスライスして、所定の初期厚みを得る。スライスされたウエハは
一般にディスク形および凸形であり、周囲縁ならびに向き合う前表面および後表
面を有する。便宜上、前表面は、最終的にデバイスが印刷される面とする。各ウ
エハの初期厚みを所望の最終厚みよりかなり厚くして、ウエハを損傷させるかま
たは破損させるリスクを伴わずにウエハの厚みを減少する次の処理操作を可能に
する。例えば、初期厚みは約８００〜９５０ミクロンであり、最終厚みは約７０
０〜７５０ミクロンである。
【００１２】 スライスした後、ウエハを超音波洗浄にかけて、スライス操作によってウエハ
に付着した研磨粒子および屑を除去する。ウエハの周囲縁は、従来のエッジグラ
インダー（図示せず）によって型出しし（例えば、丸くする）、さらなる処理の
間のウエハの縁のチッピングまたは破損のリスクを減少させる。
【００１３】 次に、従来のラッピング装置（図示せず）にウエハを配置して、前表面および
後表面をラッピングして、ウエハの厚みを減少させ、ウエハの平坦度を向上させ
る。ラッピング操作による厚みの減少は、ウエハスライス操作によって生じる損
傷も除去する。しかし、ラッピング工程は、ウエハスライス操作によって生じる
損傷と異なる性質の前表面および後表面における損傷（シグニチャー損傷）を生
じる。好適なラッピング装置は、Plainville, MAのPeter Wolters Corporation
によって製造されるPeter Wolters Model Nos. AC1400およびAC2000を包含する
。ラッピング装置は、５〜３０ミクロン、好ましくは約１５ミクロンの粒子寸法
を有するアルミナまたは炭化珪素のような研磨剤を含むスラリーを使用するのが
好ましい。ラッピング操作は、ウエハ材料の所定の厚みを除去し、例えば、約４
０〜１２０ミクロン、好ましくは約７５〜８５ミクロンがラッピング操作によっ
て除去される。ラッピング装置は、好ましくは３〜２０ミクロン/分の速度で、
ウエハから材料を除去する。従来のラッピング装置の操作は当業者に明らかであ
り、従って詳しく説明しない。
【００１４】 ラッピング操作が終了した後、ウエハを洗浄し、微細研削装置（図示せず）に
配置し、該装置によって、ウエハの前表面を微細研削操作にかけて、ラッピング
工程によって生じた前表面の損傷を減少させ、ウエハの厚みをさらに減少させる
。後表面の損傷は、微細研削操作の間に、そのまま維持される。微細研削装置は
、従来の垂直スピンドル円周研削装置であるのが好ましい。好適な微細研削装置
は、Santa Clara, CAのDisco Corporationによって商品名DFG 840で製造されて
いる。この装置は、研削砥石を回転させ、縦軸において上下に移動させることが
できる、各電動駆動スピンドルに取り付けた一対の研削砥石を有する。ウエハを
真空によって支持台のチャックに吸引し、ウエハの１つの面はチャックに接して
配置され、反対の面は向き合う関係において研削砥石の１つに向いている。
【００１５】 研削砥石が電動スピンドルによって回転するとともに、スピンドルが縦軸に沿
って下降してウエハに接触して、ウエハの表面を研削する。スピンドルの縦軸は
、ウエハの中心からずれており、それによって、研削砥石の周囲部分だけがウエ
ハと接する。研削砥石がウエハと接している間に、ウエハがそれの中心のまわり
を回転して、ウエハの前表面の均一な研削を確実にする。研削装置に使用される
研削砥石は、シリコンを研削するのに好適な大きさおよび材料の粒子を含浸した
樹脂マトリックスを含んで成る当業者に既知のコップ形の樹脂結合ダイヤモンド
研削砥石であるのが好ましい。研削砥石の樹脂マトリックスに含浸される粒子の
平均寸法は、０.５〜７ミクロン、より好ましくは３〜５ミクロンであるのが好
ましい。
【００１６】 ウエハの厚みを研削によって減少させるために、研削砥石をウエハに供給する
速度（もしくは研削速度とも称する）は、約１〜３５ミクロン/分、より好まし
くは約１５ミクロン/分である。微細研削操作は、少しの厚み、好ましくは５〜
２０ミクロン、より好ましくは約１０ミクロンをウエハから除去する。本発明の
範囲を逸脱せず、単一のスピンドルおよび研削砥石だけを有する研削装置を微細
研削操作に使用しうると理解すべきものとする。
【００１７】 ラッピング工程〜研磨工程において、後表面に残る損傷が実質的に減少しない
のが好ましい。微細研削操作の後に、好ましくは当業者に既知の従来の化学エッ
チング操作によって、ウエハの前表面から粒状材料を除去する。この操作は、後
表面から損傷を除去するものではない。洗浄工程が少量以下のウエハ材料を除去
するように、稀釈エッチング溶液を使用する。一般に、エッチング操作は、約１
〜２ミクロンのウエハ材料を除去する。
【００１８】 次に、ウエハを、両面が同時に研磨される従来の二面研磨操作（一般に「二面
研磨」または「ＤＳＰ」と称される）にかけて、ウエハの平坦度を向上させ、前
表面および後表面のウエハ損傷を減少させる。前表面および後表面においてほぼ
同様にウエハの損傷を減少させるが、後表面に残るウエハ損傷が前表面における
ウエハ損傷より多い。後表面に残るウエハ損傷が、後表面におけるゲッタリング
を助長する。前記のAC1400またはAC2000機のような同じ装置を、ラッピング工程
およびＤＳＰ工程の両方に使用することができる。ＤＳＰ装置は、回転板に配置
される研磨パッド、およびパッドとウエハの界面に供給されるアルカリ性コロイ
ドシリカスラリー（研磨スラリー）を有する。好適な研磨パッドは、Newark, DE
のRodel Corporationによって製造されるモデル番号H-2およびSuba 600を包含す
る。好適なスラリーは、SYTONの商品名で、E.I. du Pont de Nemours and Co.に
よって製造されている。ＤＳＰ工程が約１０〜３０ミクロンのウエハ厚みを除去
するのが好ましい。約０.５〜３.５ミクロン/分、より好ましくは約０.５〜２ミ
クロン/分の速度で、その厚みを除去するのが好ましい。ＤＳＰ工程は、前表面
からほぼ全ての損傷を除去し、一方、ゲッタリングのために後表面にいくらかの
量の損傷を残すのが好ましい。ＤＳＰ工程において除去しなければならない厚み
は、ラッピング工程において生じる損傷の量に比例して一般に変化することが、
当業者に明らかである。
【００１９】 後表面における損傷の量の測定法の１つの種類は、ウエハ表面における損傷部
位の密度を示す、「酸化誘導堆積欠陥」（ＯＩＳＦ）のカウントである。一般に
、比較的高いＯＩＳＦカウントは、ゲッタリングを助長する後表面において好ま
しい。本発明において、約１５ミクロンのアルミナ粒子のような大きい粒子のラ
ッピング研磨剤を使用し、ＤＳＰ工程において約６ミクロンのような比較的少量
のウエハ厚みを除去することによって、後表面のＯＩＳＦカウントが増加する。
この関係は、下記の実施例から明らかである。一般的な適用における後表面の充
分なＯＩＳＦカウントは、約１０,０００〜４０,０００カウント/ｃｍ２である
が、必要とされる数は、用途および使用者の要求に応じてかなり変化する。
【００２０】 ＤＳＰ工程は、単面研磨法では得られない平坦度まで、ウエハを平坦にする。
全体的平坦度変動パラメーター（例えば、合計厚み変動（ＴＴＶ））において、
または局部平坦度変動パラメーター（例えば、部位合計指数（ＳＴＩＲ））にお
いて、ウエハを平坦度に関して特性決定することができる。全体的平坦度変動の
測定に使用されることが多いＴＴＶは、ウエハの最大厚みと最少厚みの差である
。局部平坦度変動の測定に使用されることが多いＳＴＩＲは、ウエハの後表面に
平行であり、局部の中心において前表面と交わる基準平面からの、ウエハの小さ
い領域における表面の最大の正または負の偏りの合計である。ウエハの平坦度の
特性決定に関して、F. Shimura、Semiconductor Silicon Crystal Technology（
Academic Press 1989）, p.191-195に詳しく記載されている。例えば、従来の研
磨半導体ウエハは一般に、約１.０μｍを越えるＴＴＶ、および２５mmｘ２０mm
の部位において０.２５μｍを越えるＳＴＩＲ（バックリファレンスセンターフ
ォーカス（back reference center focus））を有する。本発明におけるＤＳＰ
工程後のウエハの平均ＴＴＶおよびＳＴＩＲは、顕著に減少している。
【００２１】 ＤＳＰ工程後に、従来の研磨装置を使用して前表面を仕上研磨する。仕上研磨
工程は、前表面における損傷をかなり除去し、従って、前表面からの非鏡面反射
光を減少させる。ＤＳＰ工程後に残っている掻ききずの深さに依存して、前表面
研磨工程において、一般に約０.１〜３ミクロンのウエハ厚みが除去される。し
かし、仕上研磨工程において過剰に材料を除去することによって、ウエハの平坦
度が減少させることが見い出された。前表面仕上研磨工程を省くことは、本発明
の範囲である。
【００２２】 （実施例） それぞれ２００mmの直径を有する１５個のシリコン半導体ウエハを、図１に例
示され、第一実施態様として前記に説明した方法によって処理した。１５μｍの
粒子のラッピングスラリーを使用してラッピング操作を行って、約８０ミクロン
（前表面および後表面において各４０ミクロン）の材料を各ウエハから除去した
。次に、各ウエハの前表面を微細研削操作にかけて、さらに１５〜１７ミクロン
の厚みをウエハから除去した。次に、各ウエハをＤＳＰ操作にかけ、前表面およ
び後表面からほぼ同量を除去して、約５〜６ミクロンをウエハから除去した。Ｄ
ＳＰ操作後に測定した１つのウエハの後表面のＯＩＳＦカウントは、２０,００
０/ｃｍ２であった。
【００２３】 第二実施態様 図２に示される本発明の第二実施態様において、微細研削工程を省く。この第
二実施態様においては、スライシング、超音波洗浄、縁型出し、およびラッピン
グを第一実施態様に記載のように行い、但し、ラッピング操作に使用される研磨
剤は約５〜約１０ミクロンであるのが好ましい。そのようなより小さい粒子寸法
は、表面により少ない損傷を生じ、従ってＤＳＰ工程において除去しなければな
らないウエハ材料の量を減少させるので好ましい。次にウエハを洗浄し、次に第
一実施態様において記載した工程と同様のＤＳＰ工程にかけ、但し、後表面より
多くの材料を前表面から除去する。
【００２４】 第二実施態様のＤＳＰ工程は、前表面からほぼ全ての損傷を除去し、一方、後
表面にいくらかの量の損傷を残すのが好ましい。後表面の損傷部位は、後表面に
おけるゲッタリングを助長する。後表面とかなり異なる量の材料を前表面から除
去するように、ＤＳＰ装置を設定することができる。例えば、後表面と接する下
方研磨パッドの温度に対して、前表面と接する上方研磨パッドの温度を高くする
ことによって、この「差異除去」（differential removal）を行うことができる
。各研磨パッドの温度は、パッドと接する各プレートと熱連絡している循環水に
よって調節することができる。AC1400およびAC2000モデル研磨機は、上方プレー
トと連絡する循環水の温度を調節する調節システム、および下方プレートと連絡
する循環水の分離調節システムを有する。分離システムは、使用者が、下方研磨
パッドの温度に対して上方研磨パッドの温度を高くし、それによって後表面より
多くの材料を前表面から除去しうるようにする。代替的に、研磨パッドの回転速
度を調節することによっても、差異除去を行うことができる。例えば、下方研磨
パッドがウエハと同じ方向に、ほぼ同じ速度で動き、一方、上方研磨パッドがウ
エハと反対の方向に動くように、各研磨パッドに対するウエハの有効速度を変化
させることができる。これは、後表面より多くの材料を前表面から除去させる。
【００２５】 ＤＳＰ工程に続く工程は、第一実施態様と同様に行われる。ラッピング工程〜
ＤＳＰ工程において、後表面の損傷が除去されないのが好ましい。ラッピング工
程〜ＤＳＰ工程において、後表面を洗浄する以外に、後表面に処理を行わないの
がより好ましい。
【００２６】 本明細書に記載するように、本発明の方法は、ウエハを仕上研磨操作まで処理
し、次に、ウエハを洗浄し、包装し、顧客に送達する。
【００２７】 前記に鑑みて、本発明のいくつかの目的が達成され、他の有利な結果が得られ
ることが分かる。本発明は、ゲッタリング部位のために後表面に損傷を有する比
較的平坦なウエハを製造するのにかなり有効である。本発明は、後表面に損傷を
形成するのに必要とされる従来の処理工程を省く。一般にラッピングの際に両面
に形成される損傷が、処理の間に後表面において保存される。本発明は、後表面
を処理する際に、前表面を保護する必要がないので、処理時間を短縮させる。さ
らに、本発明は、二面研磨後に後表面損傷工程（これは平坦度を減少させる）を
行わないので、比較的平坦なウエハを生じる。ＤＳＰ工程の前に後表面より多く
の損傷が前表面から除去されるので、損傷がウエハの後表面に「組み込まれる」
。従って、従来の処理工程が省かれ、得られるウエハは比較的平坦である。
【００２８】 本発明または好ましいその実施態様の要素を導入する際に、「１つの」「その
」および「該」という語句は、１つまたはそれ以上の要素が存在することを意味
している。「含んで成る」「包含する」および「有する」という語句は、包括的
であることを意図し、記載されている要素以外に追加要素が存在しうることを意
味する。
【００２９】 本発明は種々の改良を加えることができ、代替的形態をとることできるが、特
定の実施態様を例として示し、本明細書に詳細に記載した。しかし、開示されて
いる特定の形態に本発明を限定することを意図するものではなく、これに反して
、特許請求の範囲によって規定される本発明の意図および範囲に含まれる全ての
改良物、同等物、および代替物を包含するものであると理解すべきである。
【図面の簡単な説明】
【図１】 半導体ウエハを処理する本発明の第一の実施態様の方法の流れ図
である。
【図２】 第二の実施態様の方法の流れ図である。
【手続補正書】
【提出日】平成１３年６月１９日（２００１．６．１９）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＣＮ，ＪＰ，Ｋ Ｒ，ＳＧ Ｆターム(参考） 3C043 BA09 CC02 3C058 AA07 AA09 CB01 CB02 CB05 DA02 DA17 DA18

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 単結晶インゴットからスライスされ、前表面および後表面な
    らびに周囲縁を有する半導体ウエハの処理法であって、該方法が、 （ａ） ウエハの前表面および後表面をラッピングして、ウエハの厚みを減少
    させて、ウエハの平坦度を向上させるラッピング工程であって、該ラッピング工
    程が前表面および後表面に損傷を生じる工程； （ｂ） ウエハの前表面を微細研削して、ラッピング工程後に残っている前表
    面の損傷を減少させ、後表面の損傷をそのまま維持する工程；および （ｃ） 研磨スラリーを使用してウエハの前表面および後表面を同時に研磨し
    て、ウエハの平坦度を向上させ、前表面および後表面のウエハ損傷を減少させ、
    後表面に残っているウエハ損傷が前表面のウエハ損傷より多く、後表面に残って
    いるウエハ損傷がゲッタリングを助長する工程； を順に含んで成る方法。
  2. 【請求項２】 ラッピングから、研磨を含めて研磨までのウエハの処理にお
    いて、前表面において行わない工程を後表面においても行わない請求項１に記載
    の方法。
  3. 【請求項３】 ラッピング工程〜研磨工程において、ウエハの後表面の損傷
    を実質的に減少させない請求項２に記載の方法。
  4. 【請求項４】 ウエハの前表面を仕上研磨して、非鏡面反射光を減少させる
    工程をさらに含んで成る請求項２に記載の方法。
  5. 【請求項５】 ３〜２０ミクロン/分の材料除去速度でラッピング工程を行
    う請求項２に記載の方法。
  6. 【請求項６】 ラッピング工程に使用されるラッピングスラリーが、５〜３
    ０ミクロンの粒子寸法を有するアルミナ研磨材料を含む請求項５に記載の方法。
  7. 【請求項７】 ラッピング工程が、ウエハの厚みを約４０〜１２０ミクロン
    で減少させ、研削工程がウエハの厚みを約５〜２０ミクロンでさらに減少させ、
    同時研磨工程がウエハの厚みを約１０〜３０ミクロンでさらに減少させる請求項
    ６に記載の方法。
  8. 【請求項８】 単結晶インゴットからスライスされ、前表面および後表面な
    らびに周囲縁を有する半導体ウエハの処理法であって、該方法が、 （ａ） ウエハの前表面および後表面をラッピングして、ウエハの厚みを減少
    させて、ウエハの平坦度を向上させるラッピング工程であって、該ラッピング工
    程が前表面および後表面に損傷を生じる工程；および （ｂ） 前表面より少ないウエア材料が後表面から除去されるようにウエハの
    前表面および後表面を同時に研磨する工程であって、後表面に残っているウエハ
    損傷が前表面のウエハ損傷より多く、後表面に残っているウエハ損傷がゲッタリ
    ングを助長する工程； を順に含んで成る方法。
  9. 【請求項９】 ラッピング工程〜研磨工程において、ウエハの後表面の損傷
    を減少させない請求項８に記載の方法。
  10. 【請求項１０】 後表面より高い温度で前表面を研磨することによって、前
    表面より少ないウエハ材料が後表面から除去される請求項９に記載の方法。
JP2000588795A 1998-12-16 1999-11-19 後表面損傷を組み込む半導体ウエハの処理法 Withdrawn JP2002532898A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11243898P 1998-12-16 1998-12-16
US09/404,428 1999-09-23
US60/112,438 1999-09-23
US09/404,428 US6214704B1 (en) 1998-12-16 1999-09-23 Method of processing semiconductor wafers to build in back surface damage
PCT/US1999/027513 WO2000036637A1 (en) 1998-12-16 1999-11-19 Method of processing semiconductor wafers to build in back surface damage

Publications (1)

Publication Number Publication Date
JP2002532898A true JP2002532898A (ja) 2002-10-02

Family

ID=26809943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000588795A Withdrawn JP2002532898A (ja) 1998-12-16 1999-11-19 後表面損傷を組み込む半導体ウエハの処理法

Country Status (7)

Country Link
US (1) US6214704B1 (ja)
EP (1) EP1149410A1 (ja)
JP (1) JP2002532898A (ja)
KR (1) KR20010092732A (ja)
CN (1) CN1330797A (ja)
TW (1) TW459297B (ja)
WO (1) WO2000036637A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150167A (ja) * 2005-11-30 2007-06-14 Shin Etsu Handotai Co Ltd 半導体ウエーハの平面研削方法および製造方法
JP2015119111A (ja) * 2013-12-19 2015-06-25 国立大学法人東京工業大学 半導体装置及びその製造方法
JP2019009291A (ja) * 2017-06-26 2019-01-17 株式会社ディスコ ウエーハの加工方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3516596B2 (ja) * 1998-10-19 2004-04-05 松下電器産業株式会社 半導体装置の製造方法
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
US6394888B1 (en) 1999-05-28 2002-05-28 Saint-Gobain Abrasive Technology Company Abrasive tools for grinding electronic components
CN1446142A (zh) * 2000-08-07 2003-10-01 Memc电子材料有限公司 用双面抛光加工半导体晶片的方法
US6709981B2 (en) * 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
DE10132504C1 (de) * 2001-07-05 2002-10-10 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung
KR20030015769A (ko) * 2001-08-17 2003-02-25 주식회사 실트론 배면에 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법
KR20030032448A (ko) * 2001-10-18 2003-04-26 주식회사 실트론 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법
KR20030032701A (ko) * 2001-10-19 2003-04-26 주식회사 실트론 반도체 웨이퍼 및 그의 제조방법
US6576501B1 (en) * 2002-05-31 2003-06-10 Seh America, Inc. Double side polished wafers having external gettering sites, and method of producing same
US7416962B2 (en) * 2002-08-30 2008-08-26 Siltronic Corporation Method for processing a semiconductor wafer including back side grinding
KR100459079B1 (ko) * 2002-12-05 2004-12-03 주식회사 실트론 실리콘웨이퍼의 게터링 능력 평가 방법
JP4878738B2 (ja) * 2004-04-30 2012-02-15 株式会社ディスコ 半導体デバイスの加工方法
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
US8275584B2 (en) * 2006-12-12 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Unified model for process variations in integrated circuits
DE102009025242B4 (de) * 2009-06-17 2013-05-23 Siltronic Ag Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
DE102009025243B4 (de) * 2009-06-17 2011-11-17 Siltronic Ag Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
DE102009030297B3 (de) * 2009-06-24 2011-01-20 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
CN103029031A (zh) * 2011-09-30 2013-04-10 上海双明光学科技有限公司 一种晶圆基片加工方法
CN103707147B (zh) * 2013-12-18 2016-04-06 上海现代先进超精密制造中心有限公司 碳化硅超硬材料高精度大平面的加工方法
CN103639879A (zh) * 2013-12-30 2014-03-19 昆明云锗高新技术有限公司 硅单晶片加工新工艺
CN105291287B (zh) * 2014-06-05 2017-09-08 兆远科技股份有限公司 蓝宝石晶片加工方法及其加工工艺中的中间物
CN106653561B (zh) * 2015-11-03 2021-03-30 有研半导体材料有限公司 一种具有背吸杂能力的300mm重掺硅片的加工方法
CN112820629A (zh) * 2020-12-31 2021-05-18 上海新昇半导体科技有限公司 一种晶圆研磨方法
CN115338694B (zh) * 2022-07-01 2024-02-02 金华博蓝特新材料有限公司 一种双面抛光晶片的加工方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979239A (en) 1974-12-30 1976-09-07 Monsanto Company Process for chemical-mechanical polishing of III-V semiconductor materials
US4144099A (en) 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
JPS54110783A (en) 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
US4318250A (en) 1980-03-31 1982-03-09 St. Florian Company, Ltd. Wafer grinder
JPS58184727A (ja) 1982-04-23 1983-10-28 Disco Abrasive Sys Ltd シリコンウェ−ハの面を研削する方法
US4663890A (en) 1982-05-18 1987-05-12 Gmn Georg Muller Nurnberg Gmbh Method for machining workpieces of brittle hard material into wafers
JPS60109859U (ja) 1983-12-28 1985-07-25 株式会社　デイスコ 半導体ウエ−ハ表面研削装置
JPS60155358A (ja) 1984-01-23 1985-08-15 Disco Abrasive Sys Ltd 半導体ウエ−ハの表面を研削する方法及び装置
JPS6381934A (ja) 1986-09-26 1988-04-12 Hitachi Ltd ウエハおよびその製造方法
EP0272531B1 (en) 1986-12-08 1991-07-31 Sumitomo Electric Industries Limited Surface grinding machine
JPH01143224A (ja) 1987-11-28 1989-06-05 Toshiba Corp 半導体基板の表面処理方法
JPH01143223A (ja) 1987-11-28 1989-06-05 Toshiba Corp 半導体基板の表面処理方法
JPH06103678B2 (ja) 1987-11-28 1994-12-14 株式会社東芝 半導体基板の加工方法
AU637087B2 (en) 1989-03-24 1993-05-20 Sumitomo Electric Industries, Ltd. Apparatus for grinding semiconductor wafer
JPH02299232A (ja) 1989-05-15 1990-12-11 Nkk Corp 半導体ウェーハ及びその製造方法
DE3929484A1 (de) 1989-09-05 1991-03-14 Wacker Chemitronic Verfahren zum zweiseitigen chemomechanischen polieren von halbleiterscheiben, sowie vorrichtung zu seiner durchfuehrung und dadurch erhaeltliche halbleiterscheiben
DE69127582T2 (de) 1990-05-18 1998-03-26 Fujitsu Ltd Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
US5189843A (en) 1990-08-30 1993-03-02 Silicon Technology Corporation Wafer slicing and grinding machine and a method of slicing and grinding wafers
JPH0592363A (ja) 1991-02-20 1993-04-16 Hitachi Ltd 基板の両面同時研磨加工方法と加工装置及びそれを用いた磁気デイスク基板の研磨加工方法と磁気デイスクの製造方法並びに磁気デイスク
DE4304849C2 (de) 1992-02-21 2000-01-27 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP2839801B2 (ja) 1992-09-18 1998-12-16 三菱マテリアル株式会社 ウェーハの製造方法
US5377451A (en) 1993-02-23 1995-01-03 Memc Electronic Materials, Inc. Wafer polishing apparatus and method
US5360509A (en) * 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
JP2853506B2 (ja) 1993-03-24 1999-02-03 信越半導体株式会社 ウエーハの製造方法
US5389579A (en) 1993-04-05 1995-02-14 Motorola, Inc. Method for single sided polishing of a semiconductor wafer
JPH06312274A (ja) 1993-04-30 1994-11-08 Nachi Fujikoshi Corp 溶接ガン位置補正方法
JP2894153B2 (ja) 1993-05-27 1999-05-24 信越半導体株式会社 シリコンウエーハの製造方法、およびその装置
JP2910507B2 (ja) 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
KR0132274B1 (ko) 1994-05-16 1998-04-11 김광호 웨이퍼 연마 설비
US5571373A (en) 1994-05-18 1996-11-05 Memc Electronic Materials, Inc. Method of rough polishing semiconductor wafers to reduce surface roughness
US5679060A (en) 1994-07-14 1997-10-21 Silicon Technology Corporation Wafer grinding machine
JP3055401B2 (ja) 1994-08-29 2000-06-26 信越半導体株式会社 ワークの平面研削方法及び装置
JPH0888259A (ja) 1994-09-14 1996-04-02 Komatsu Electron Metals Co Ltd 半導体基板評価のための表面処理方法
JP3120825B2 (ja) * 1994-11-14 2000-12-25 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法
JPH08274050A (ja) 1995-03-29 1996-10-18 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JP3534207B2 (ja) 1995-05-16 2004-06-07 コマツ電子金属株式会社 半導体ウェーハの製造方法
JP3134719B2 (ja) 1995-06-23 2001-02-13 信越半導体株式会社 半導体ウェーハ研磨用研磨剤及び研磨方法
JP3169120B2 (ja) 1995-07-21 2001-05-21 信越半導体株式会社 半導体鏡面ウェーハの製造方法
JPH09103944A (ja) 1995-07-28 1997-04-22 Shin Etsu Handotai Co Ltd 半導体ウエーハの製造方法、該製造方法に用いる研削方法とその装置
KR100227924B1 (ko) 1995-07-28 1999-11-01 가이데 히사오 반도체 웨이퍼 제조방법, 그 방법에 사용되는 연삭방법 및 이에 사용되는 장치
JP3534213B2 (ja) 1995-09-30 2004-06-07 コマツ電子金属株式会社 半導体ウェハの製造方法
US5697832A (en) 1995-10-18 1997-12-16 Cerion Technologies, Inc. Variable speed bi-directional planetary grinding or polishing apparatus
JP3317330B2 (ja) 1995-12-27 2002-08-26 信越半導体株式会社 半導体鏡面ウェーハの製造方法
JPH09270400A (ja) 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP3620554B2 (ja) 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JPH10135164A (ja) 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
US5821166A (en) 1996-12-12 1998-10-13 Komatsu Electronic Metals Co., Ltd. Method of manufacturing semiconductor wafers
JP3620683B2 (ja) 1996-12-27 2005-02-16 信越半導体株式会社 半導体ウエーハの製造方法
US5873772A (en) 1997-04-10 1999-02-23 Komatsu Electronic Metals Co., Ltd. Method for polishing the top and bottom of a semiconductor wafer simultaneously
JPH11314997A (ja) * 1998-05-01 1999-11-16 Shin Etsu Handotai Co Ltd 半導体シリコン単結晶ウェーハの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150167A (ja) * 2005-11-30 2007-06-14 Shin Etsu Handotai Co Ltd 半導体ウエーハの平面研削方法および製造方法
JP2015119111A (ja) * 2013-12-19 2015-06-25 国立大学法人東京工業大学 半導体装置及びその製造方法
JP2019009291A (ja) * 2017-06-26 2019-01-17 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
CN1330797A (zh) 2002-01-09
US6214704B1 (en) 2001-04-10
WO2000036637A1 (en) 2000-06-22
EP1149410A1 (en) 2001-10-31
KR20010092732A (ko) 2001-10-26
TW459297B (en) 2001-10-11

Similar Documents

Publication Publication Date Title
JP2002532898A (ja) 後表面損傷を組み込む半導体ウエハの処理法
JP3846706B2 (ja) ウエーハ外周面取部の研磨方法及び研磨装置
US6352927B2 (en) Semiconductor wafer and method for fabrication thereof
US6093087A (en) Wafer processing machine and a processing method thereby
US7416962B2 (en) Method for processing a semiconductor wafer including back side grinding
JPH09171981A (ja) 再生半導体ウェハとその再生方法
JP3328193B2 (ja) 半導体ウエーハの製造方法
WO1999009588A1 (en) Method of processing semiconductor wafers
JP2000049122A (ja) 半導体装置の製造方法
US5643405A (en) Method for polishing a semiconductor substrate
EP1145296B1 (en) Semiconductor wafer manufacturing method
JP2002124490A (ja) 半導体ウェーハの製造方法
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
JPH10256203A (ja) 鏡面仕上げされた薄板状ウェーハの製造方法
TW426584B (en) Method of polishing semiconductor wafers
US6969302B1 (en) Semiconductor wafer grinding method
JP2002252189A (ja) 半導体ウェーハ用研磨液
JP3528166B2 (ja) 高平坦度ウェーハの製造方法
JPS6381934A (ja) ウエハおよびその製造方法
JP2002025950A (ja) 半導体ウェーハの製造方法
JP3399179B2 (ja) ウェーハの加工方法
JP2001071244A (ja) 半導体ウェーハの精密面取り法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JPH1131670A (ja) 半導体基板の製造方法
JPH11138422A (ja) 半導体基板の加工方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070206