CN1294635C - 凸起的形成方法、半导体器件的制造方法 - Google Patents

凸起的形成方法、半导体器件的制造方法 Download PDF

Info

Publication number
CN1294635C
CN1294635C CNB011207124A CN01120712A CN1294635C CN 1294635 C CN1294635 C CN 1294635C CN B011207124 A CNB011207124 A CN B011207124A CN 01120712 A CN01120712 A CN 01120712A CN 1294635 C CN1294635 C CN 1294635C
Authority
CN
China
Prior art keywords
mentioned
layer
metal level
pad
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011207124A
Other languages
English (en)
Other versions
CN1322010A (zh
Inventor
樱井和德
太田勉
松岛文明
间箇部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1322010A publication Critical patent/CN1322010A/zh
Application granted granted Critical
Publication of CN1294635C publication Critical patent/CN1294635C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13566—Both on and outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了一种能够以期望的宽度简单地形成凸起的凸起形成方法、半导体器件及其制造方法、电路板和电子机器。凸起的形成方法为在绝缘膜15上形成露出焊盘12的至少一部分的开口部16，形成与上述焊盘12连接的凸起，形成具有与上述焊盘12的至少一部分平面地重叠的通孔22的抗蚀层20，在上述绝缘膜15中形成开口部16，形成与通过上述开口部16露出的上述焊盘12连接的金属层。

Description

凸起的形成方法、半导体器件的制造方法
本发明涉及凸起的形成方法、半导体装置及其制造方法、电路板及电子机器。
已知在半导体芯片的垫上形成凸起时，使用非电解电镀来形成由金属等构成的凸起的方法。
但是，在非电解电镀中，因为不仅在金属的高度方向、而且还在宽度方向上生长(各向同性生长)，凸起的宽度超过垫的宽度，因而难以相对于狭窄间距的垫来形成凸起。
本发明为了解决上述问题，其目的在于提供一种能以期望的宽度并简单地形成凸起的凸起的形成方法、半导体装置及其制造方法、电路板及电子机器。
本发明提供一种凸起形成方法，所述凸起在绝缘膜上形成开口部并与焊盘连接，所述开口部露出至少一部分所述焊盘；形成具有与上述焊盘在平面上至少重叠一部分的通孔的抗蚀剂层；在上述绝缘膜上形成开口部，形成与通过上述开口部露出的上述焊盘连接的金属层；上述金属层由第一金属层和在上述第一金属层上形成的第二金属层构成；上述开口部超出上述通孔而形成，在上述焊盘上形成上述第一金属层的区域和露出部，通过覆盖上述露出部而在上述焊盘上形成上述第二金属层。
本发明提供一种半导体器件的制造方法，其特征在于：上述凸起形成方法，在上述焊盘上形成上述金属层，其中，所述焊盘形成于半导体芯片上。
本届发明还提供一种半导体器件的制造方法，其特征在于：采用上述凸起形成方法，在上述焊盘上形成上述金属层，其中，所述焊盘形成于半导体芯片上，还包括分别将上述凸起与任一导线电连接的步骤，由上述凸起中的上述第二金属层和上述导线形成共晶。
(1)根据本发明的凸起的形成方法，在绝缘膜上形成露出至少垫的一部分的开口部，形成与上述垫连接的凸起，
形成具有与上述垫在平面上至少重叠一部分的通孔的抗蚀层，
在上述绝缘膜中形成开口部，形成与通过上述开口部露出的上述垫连接的金属层。
根据本发明，例如，因为使用一次形成的抗蚀层的通孔来在绝缘膜上形成开口部，形成了与垫连接的金属层，所以能够以简单工序来形成凸起。在抗蚀层的通孔内形成金属层的情况下，能够以对应于通孔大小的形状、即期望的宽度来形成凸起。
(2)对于该凸起形成方法，也可以不超过上述垫的外围来形成上述通孔。
由此，能够不超过垫的外围来形成金属层。因此，在以狭窄间距设置的多个垫的每一个中，能够形成凸起。
(3)对于该凸起形成方法，也可以在上述垫的端部形成比在其中央部厚的上述绝缘膜。
由此，能够以厚的绝缘膜来确实保护半导体芯片。绝缘膜的厚的部分也可由多个层来形成。
(4)对于该凸起形成方法，也可以在与上述垫的外围相比为内侧、并且、在与上述绝缘膜形成得薄的上述焊盘的中央部相比的外侧处形成上述通孔。
由此，能够不使焊盘露出来形成凸起。
(5)对于该凸起形成方法，上述金属层也可以由第一金属层和在上述第一金属层的表面上形成的第二金属层构成。
(6)对于该凸起形成方法，上述开口部也可以超出上述通孔的外围而形成，由此在上述焊盘中形成形成上述第一金属层的区域和露出部，在上述焊盘中形成上述第二金属层来覆盖上述露出部。
由此，即使形成为开口部超出通孔的形状，但因为由第二金属层覆盖了焊盘的露出部，所以不会露出焊盘。
(7)对于该凸起形成方法，也可以在上述通孔中形成上述第一金属层后，去除上述抗蚀层，形成上述第二金属层来覆盖上述第一金属层。
由此，能够防止第一金属层的表面氧化。
(8)对于该凸起形成方法，也可以在上述通孔中形成上述第一金属层后，保留上述抗蚀层，在上述第一金属层的上面形成第二金属层。
由此，例如，在选择焊料容易附着的材料作为第二金属层的情况下，能够仅在金属层的大致上面内设置焊料。即，例如，能够避免焊料扩散到金属层的外侧，从而能够不使各焊盘短路来设置焊料。
(9)对于该凸起形成方法，也可以突出上述通孔来形成上述第一金属层，形成具有比上述通孔的宽度大的宽度的前端部。
由此，由该前端部比通孔大的宽度来形成第一金属层。因此，例如，能够形成在凸起中存放部分焊料的空间。因此，例如，焊料不会扩散到金属层的外侧，即能够不使各焊盘短路来设置焊料。
(10)对于该凸起形成方法，也可以突出上述通孔来形成上述第二金属层，形成具有比上述通孔的宽度大的宽度的前端部。
由此，由该前端部比通孔大的宽度来形成第二金属层。因此，例如，能够形成在凸起中存放部分焊料的空间。因此，例如，焊料不会扩散到金属层的外侧，即能够不使各焊盘短路来设置焊料。
(11)对于该凸起形成方法，也可以由非电解电镀来形成上述第一金属层。
(12)对于该凸起形成方法，也可以由非电解电镀来形成上述第二金属层。
(13)对于该凸起形成方法，也可以包括在上述金属层中设置焊料的工序。
(14)对于该凸起形成方法，也可以在上述设置焊料的工序中，至少避开上述金属层的上面而在周围设置树脂层，在从上述金属层的上述树脂层露出的部分中设置上述焊料。
由此，因为能够通过树脂层来排拒焊料，所以能够在金属层中设置适量的焊料。即，当熔融焊料时，能够防止扩散到金属层的周围。因此，例如，对于半导体芯片的多个焊盘，能够防止焊料与相邻的焊盘接触。
(15)对于该凸起形成方法，也可以与上述抗蚀层基本同一平面地形成上述金属层，在从上述金属层的上述树脂层露出的部分中设置上述焊料。
由此，因为使用了一次形成用于形成金属层的层和用于设置焊料的层的抗蚀层，因此能够简化工序。
(16)对于该凸起形成方法，也可以将上述第一金属层形成得比上述抗蚀层低，将上述抗蚀层作为掩模，通过印刷法来设置上述第二金属层。
由此，因为印刷用掩模为抗蚀层，因此与掩模的版面偏差的好坏无关，从而能够设置第二金属层。另外，因为改变后没必要形成印刷用掩模，因此能够以少的工序来形成第二金属层。
(17)对于该凸起形成方法，也可以在上述绝缘膜上形成在上述通孔的外围与上述第一金属层电连接的导电膜，上述第一金属层形成得比上述抗蚀层低，将上述导电膜作为电极，通过电解电镀来设置上述第二金属层。
由此，例如，与由非电解电镀形成相比，能够减少第二金属层组成的参差不齐。因此，第二金属层的熔融温度能够不再分散。
(18)对于该凸起形成方法，上述第一金属层也可以由包含镍的材料构成。
(19)对于该凸起形成方法，上述第二金属层也可以由包含金的材料构成。
(20)对于该凸起形成方法，上述第二金属层也可以由焊料构成。
(21)对于该凸起形成方法，上述焊料也可以包含Sn或从Sn、Ag、Cu、Bi、Zn中选择的至少一种金属。
(22)对于该凸起形成方法，上述第二金属层也可以由第一和第二Au层形成，上述第一Au层也可以通过置换电镀形成于上述第一金属层的表面上，上述第二Au层也可以通过自触媒电镀形成于上述第一Au层的表面上。
由此，在凸起的表面内能够较厚地形成Au层。因此，与由Au形成凸起的整体的情况一样，即使是在第一金属层的表面上形成Au层的凸起，也能例如与引线直接连接。
(23)对于该凸起形成方法，上述第二金属层也可以由Au层和Sn层形成，上述Au层也可以通过置换电镀形成于上述第一金属层的表面上，上述Sn层也可以通过自触媒电镀形成于上述Au层的表面上。
(24)对于该凸起形成方法，也可以在形成上述Sn层的工序中，在非电解锡电镀液中包含Cu或Ag中的至少一种，由上述非电解锡电镀液析出Sn的同时，析出Cu或Ag中的至少一种。
由此，例如在接合凸起和引线的情况下，即使引线材料由例如金以外的材料构成，也能良好地接合凸起和引线。
(25)根据本发明的半导体器件的制造方法，通过上述凸起的形成方法，在形成于半导体芯片上的上述焊盘上形成上述金属层。
(26)对于该半导体器件的制造方法也可以包括分别将上述凸起与任一引线电连接的工序，由上述凸起中的上述第二金属层和上述引线形成共晶。
(27)由上述半导体器件的制造方法来制造根据本发明的半导体器件。
(28)根据本发明的半导体器件，包括具有多个焊盘的半导体芯片，形成于上述半导体芯片上的覆盖至少各上述焊盘的端部而形成的绝缘膜，和形成于各上述焊盘上的凸起，其特征在于：上述凸起包括较上述开口部的外围靠内的内侧中形成的第一金属层和在上述第一金属层和上述开口部之间形成至少一部分的第二金属层。
(29)根据本发明的半导体器件，包括具有多个焊盘的半导体芯片，形成于上述半导体芯片上的、覆盖至少各上述焊盘的端部而形成的绝缘膜和在各上述焊盘上形成的凸起，其特征在于：上述凸起形成得比上述开口部大使得其端部形成在上述绝缘膜上，在上述凸起的上述端部下形成的上述绝缘膜比在上述半导体芯片的上面形成得薄。
根据本发明，由厚的层来覆盖半导体芯片的表面，并且，将在凸起的端部下形成的绝缘膜作成薄的层。能够由厚的层来覆盖半导体芯片的表面，从而能够提高半导体芯片的耐湿性。另外，能够缩小凸起的端部下的绝缘膜带来的台阶差异，从而提高焊盘和凸起的连接的可靠性。
(30)根据本发明的半导体器件，包括具有多个焊盘的半导体芯片和由形成分别连接于上述焊盘的柱状的主体和以比连接于上述主体的上述主体的宽度大的宽度形成的前端部形成的凸起，其特征在于：上述凸起具有在超出上述前端部中的上述主体的宽度的部分和上述主体之间存放焊料的空间。
根据本发明，凸起具有存放部分焊料的空间。因此，在凸起上熔融焊料的情况下，焊料能够不扩散到金属层的外侧，即能够不使各焊盘短路地设置焊料。
(31)根据本发明的电路板，设置有上述半导体器件。
(32)根据本发明的电子机器，具有上述半导体器件。
图1是表示根据适用本发明的第一实施例的凸起的形成方法的图；
图2(A)和图2(B)是表示根据适用本发明的第一实施例的凸起的形成方法的图；
图3(A)-图3(C)是表示根据适用本发明的第一实施例的凸起的形成方法的图；
图4是表示根据适用本发明的第一实施例的凸起的形成方法的图；
图5(A)和图5(B)是表示根据适用本发明的第二实施例的凸起的形成方法的图；
图6(A)和图6(B)是表示根据适用本发明的第二实施例的凸起的形成方法的图；
图7(A)和图7(B)是表示根据适用本发明的第三实施例的凸起的形成方法的图；
图8(A)和图8(B)是表示根据适用本发明的第三实施例的凸起的形成方法的图；
图9是表示根据适用本发明的第四实施例的半导体器件的图；
图10(A)-图10(C)是表示根据适用本发明的第五实施例的凸起的形成方法的图；
图11(A)和图11(B)是表示根据适用本发明的第六实施例的凸起的形成方法的图；
图12(A)和图12(B)是表示根据适用本发明的第七实施例的凸起的形成方法的图；
图13(A)-图13(C)是表示根据适用本发明的第八实施例的凸起的形成方法的图；
图14(A)-图14(C)是表示根据适用本发明的第八实施例的凸起的形成方法的图；
图15(A)和图15(B)是表示根据适用本发明的第八实施例的凸起的形成方法的图；
图16(A)和图16(B)是表示根据适用本发明的第八实施例的凸起形成方法的变形例的图；
图17(A)-图17(C)是表示根据适用本发明的第九实施例的凸起的形成方法的图；
图18(A)和图18(B)是表示根据适用本发明的第九实施例的凸起的形成方法的图；
图19是表示根据适用本发明的第十实施例的半导体器件的图；
图20(A)和图20(B)是表示根据适用本发明的第十一实施例的凸起的形成方法的图；
图21是表示根据适用本发明的第十一实施例的半导体器件的制造方法的图；
图22是表示根据适用本发明的第十一实施例的半导体器件的制造方法的图；
图23是表示配置有根据适用本发明的实施例的半导体器件的电路板的图；
图24是表示具有根据适用本发明的实施例的半导体器件的电子机器的图；和
图25是表示具有根据适用本发明的实施例的半导体器件的电子机器的图。
下面参考附图说明本发明的最佳实施例。其中，本发明并不限定于以下的实施例。
图1-图4是表示根据适用本发明的第一实施例的凸起的形成方法的图。在本实施例中，虽然说明在半导体芯片上形成凸起的实例，但根据本发明的凸起的形成方法并不限于此，也可在布线图案上形成凸起时适用。此时，布线图案的脊面(land)相当于焊盘。另外，本发明也适用于在半导体晶片中形成的焊盘中形成凸起的情况。即，下面说明的内容不限于半导体芯片处理，即使是半导体晶片处理，也能同样适用。
在本实施例中，如图1所示，准备半导体芯片10。半导体芯片10具有多个焊盘12。焊盘12成为形成于半导体芯片10内部的集成电路的电极。焊盘12既可以排列在半导体芯片10的端部，也可以排列在半导体芯片10的中部。另外，焊盘12既可以排列在半导体芯片10为矩形时沿平行的两条边的端部，也可排列在四条边的端部处。焊盘12也可以形成于半导体芯片10中形成集成电路的区域内。焊盘片12还可以矩阵形状排列在多行多列中形成。虽然各焊盘12多数在半导体芯片10中薄又平地形成，但并不限定侧面或纵截面的形状，也可与半导体芯片10的表面在同一平面内。另外，焊盘12的平面形状也不特别限定，既可是圆形，也可是矩形。焊盘12由铝(Al)或铜(Cu)等形成。各焊盘12之间的间距虽然能够对应于设计来自由确定，但本发明对于具有例如40μm以下的狭窄间距的焊盘12的半导体芯片10是特别有效的。
在半导体芯片10中形成焊盘12的表面上形成绝缘膜14。绝缘膜14覆盖各焊盘12来形成。在本实施例中，绝缘膜14虽然由单层形成，但如后述的实例所示，也可由多层形成。另外，绝缘膜14的厚度必要时能够自由确定。绝缘膜14也可以是一般的钝化膜。绝缘膜14例如能够由SiO2、SiN或聚酰亚胺树脂等形成。在本实施例中，能够使用同一抗蚀层20来进行使各焊盘14的至少一部分从绝缘膜14中露出的工序和在焊盘12上形成凸起的工序。详细地说，不用重复形成抗蚀层20，就能够使用一次形成的抗蚀层20进行各工序。
如图2(A)所示，形成抗蚀层20。在形成半导体芯片10的焊盘12的表面上，即绝缘膜14上形成抗蚀层20。抗蚀层20在焊盘12的上方有通孔22。也可适用光刻技术来形成通孔22。即，通过掩模，在感光性抗蚀层22上照射能量、显影后，也可形成通孔22。此时，不管抗蚀层22是阳极型抗蚀层还是阴极型抗蚀层。另外，抗蚀层20也可形成为厚度为20μm。
或者，也可由蚀刻非感光性抗蚀层20来形成通孔22。另外，也可适用丝网印刷或喷墨方式来形成抗蚀层20。
通孔22最好以不超出焊盘12的外围的形状来形成。据此，以狭窄的间隔设置的多个焊盘12的每一个中，能够形成凸起。另外，通孔22最好在对于半导体芯片10的表面垂直上升的壁面上形成。因此，能够形成垂直上升的凸起。并且，通孔22的平面形状不限于例如圆形或矩形。
如图2(B)所示，将抗蚀层20作为掩模，去除通孔22内的绝缘膜14部分后，形成露出至少一部分焊盘12的开口部16。开口部16能够由蚀刻形成。蚀刻的手段是化学的、物理的或组合它们的性质后利用的其中之一。另外，蚀刻的特性可以是各向同性或各向异性之一。如后述，即使是在所有方向上被相等的蚀刻的各向同性的蚀刻，也能适用本发明。
如图2(B)所示，在本实施例中，在平面图的通孔22的形状的范围内形成开口部16。这种开口部16能够通过例如各向异性的蚀刻来形成。据此，如果在通孔22中形成第一金属层30，则能够不露出焊盘12的表面。另外，能够使用在抗蚀层20上形成的通孔22来容易地形成绝缘膜14的开口部16。
如图3(A)所示，在通孔22中形成第一金属层30。因为通孔22连通于开口部16，所以能够在通孔22中形成第一金属层30来形成与焊盘12电连接的凸起。第一金属层30不超出通孔22的高度，即也可以仅在通孔22的内侧中形成。或者，第一金属层30也可与抗蚀层20形成为同一表面，也可超出通孔22的高度形成。第一金属层30也可由镍(Ni)、铜(Cu)或金(Au)等形成。另外，第一金属层30也可是如图3(A)所示的单层，也可以是由与此不同的多层形成。
第一金属层30也可以是由非电解电镀(包含置换电镀)形成。例如，在焊盘12由铝形成的情况下，使用碱性锌溶液，在焊盘12上进行锌酸盐处理而将铝的表面置换析出为锌(Zn)。此时，最好预先将抗蚀层20加热到200℃。由此，能够提高抗蚀层20对强碱性溶液的耐性。另外，为了防止抗蚀层20的热变形，也可以向抗蚀层20照射紫外线。并且，当在焊盘12的表面上析出锌时，将焊盘12浸在碱性锌溶液中后，置换的锌由硝酸所溶解，再浸在碱性锌溶液中。然后，在将表面置换成锌的焊盘12上设置非电解镍电镀液，经过锌和镍的置换反应而在焊盘12上形成由镍构成的第一金属层30。
另外，在焊盘12中进行锌酸盐处理之前，最好用规定的溶液(例如弱氢氟酸溶液)来溶解半导体芯片10的绝缘膜14的残留。随后，在溶液了绝缘膜14的残留后，最好将焊盘12浸在碱性溶液中，去除焊盘12的露出部的氧化膜。因此，能够将焊盘12的表面很好地置换成铝。
另外，例如，当由锌酸盐处理而在焊盘12上形成第一金属层30的情况下，也可剩余一部分铝(焊盘12)上的锌层。此时，第一金属层30包含锌层。
或者，与锌酸盐处理不同，在由铝构成的焊盘12中设置包含钯等还原剂的溶液，之后，设置非电解镍电镀液，在焊盘12上析出以钯等为晶核的由镍构成的第一金属层30。一般而言，镍能够比金在更短时间内形成。另外，第一金属层30的厚度可以是15-25μm。
如图3(B)所示，去除抗蚀层20。如上述实例所示，能够使第一金属层30对应于通孔22的形状来形成第一金属层30。即，即使适用金属各向同性生成的非电解电镀，也能抑制向横(宽度)方向的扩展而在高度方向上形成第一金属层30。因此，即使以狭窄的间隔来形成多个焊盘12，也能在各自的焊盘12中形成可防止相邻的焊盘12之间的短路的凸起。
如图3(C)所示，如果必要，在第一金属层30的表面上形成第二金属层32。第二金属层32覆盖第一金属层30而形成。由此可防止第二金属层32(镍层)的氧化。去除抗蚀层20后形成的第二金属层32可以如图3(C)所示为单层，也可与之不同地为多层。至少第二金属层32的表面层由金形成。通过由金来形成，还能够确实进行与布线图案的电连接。并且，在由镍形成第一金属层30的情况下，在第一金属层30(镍层)中设置非电解金电镀液，在该表面上形成第二金属层32(金层)。
由非电解电镀来形成第一金属层30或第二金属层32时，在将半导体芯片10浸在期望的溶液中时，事先用保护膜覆盖半导体芯片10的内表面和侧表面。使用抗蚀层作为保护膜。抗蚀层可以是非感光性抗蚀层。抗蚀层可在半导体芯片10的侧表面和内表面上形成2μm的厚度。另外，最好在将半导体芯片10浸在溶液中时遮光。因此，能够防止由将半导体芯片10浸在溶液中引起的在溶液中的电极间的电位变化。即，能够通过对各焊盘12的非电解电镀来均一化进行金属析出的处理。
另外，在焊盘12由包含铜的材料构成的情况下，例如，在焊盘12上形成镍层(第一金属层30)的情况下，在焊盘12上设置包含钯等还原剂的溶液，之后，通过设置非电解镍溶液来以钯为核心形成镍层。
另外，至此记载的金属和溶液仅是举例，而并不限于此，例如也可使用铜(Cu)作为在非电解电镀中使用的金属。
根据本实施例，因为使用一次形成的抗蚀层20，在绝缘膜14中形成开口部16，形成与焊盘连接的金属层(第一和第二金属层30、32)，所以能够通过简单的工序来形成凸起。在抗蚀层20的通孔22内形成金属层(例如第一金属层30)的情况下，能够以对应于通孔22的大小的形状，即期望的宽度来形成凸起。
通过上述工序，如图4所示，在半导体芯片10的各个焊盘12中能够形成由第一金属层30和必要时形成的第二金属层32构成的凸起40。该半导体芯片10作为倒焊晶片能够在基板上进行倒装焊接。此时，电连接在基板上形成的布线图案(脊面)和凸起40。在电连接中，使用各向异性导电膜(ACF)和各向异性导电胶(ACP)等各向异性导电材料来使导电粒子介于凸起40和布线图案之间。或者通过Au-Au、Au-Sn、焊料(包含焊剂)等的金属接合和绝缘树脂的收缩力来电连接凸起40和布线图案(特别是脊面)。
(第二实施例)
图5(A)-图6(B)是表示根据适用本发明的第二实施例的凸起形成方法的图。在本实施例中，因为可能有限地适用第一实施例中公开的内容，所以省略重复的记载。另外，不限于本实施例，在下面所示的实施例中，也能有限地适用其它实施例的内容。
如上述实施例的图2(A)所示，形成具有通孔22的抗蚀20后，如图5(A)所示，通过通孔22去除部分绝缘膜14。在本实施例中，绝缘膜14的开口部18以超出抗蚀层20的通孔22的形状形成。例如，通过由各向同性的蚀刻来去除部分绝缘膜14来形成开口部18。开口部18，如图5(A)所示，以不超出焊盘12的外围的大小形成。
如图5(B)所示，在通孔22中形成第一金属层30。这时，因为就平面图而言，开口部18的形状比通孔22大，所以在从超出开口部18中的通孔22的外侧部分中难以形成第一金属层30。因此，如图6(A)所示，去除抗蚀层20时，在焊盘12上在第一金属层30的周围形成从绝缘膜14露出的露出部13。至此，在本实施例中，如图6(B)所示，去除抗蚀层20后，形成第二金属层32以覆盖露出部13。
例如，第二金属层32由内侧和外侧的层34、36构成，如图6(B)所示，由其中的内侧层34来覆盖露出部13的表面。内侧层34可以是与第一金属层30相同的材料，例如可使用镍(Ni)、铜(Cu)或金(Au)等。因此，能够不露出焊盘12的表面来形成凸起。另外，外侧层36可由金形成。
或者，通过由单层构成的第二金属层32来覆盖露出部13。此时，第二金属层32可由镍(Ni)、铜(Cu)或金(Au)来形成。
根据本实施例的半导体器件包含具有焊盘12的半导体芯片10、绝缘膜14和具有第一和第二金属层30、32的凸起。
绝缘膜14在焊盘12的中部形成开口部18、覆盖从半导体芯片10的表面到各焊盘12的端部来形成。第一金属层30在开口部18的内侧形成，在第一金属层30和开口部18之间至少形成部分第二金属层32。第二金属层32，如图6(B)所示，覆盖第一金属层30的表面，在第一金属层30和开口部18之间形成覆盖该表面的一部分。另外，与此不同，也可仅在第一金属层30和开口部18之间形成第二金属层32。不管怎样，根据本实施例能够不露出焊盘12来形成凸起。
(第三实施例)
图7(A)-图8(B)是表示根据适用本发明的第三实施例的凸起形成方法的图。
在本实施例中，如图7(A)所示，准备形成绝缘膜15的半导体芯片10。绝缘膜15覆盖焊盘12的中部的部分比从半导体芯片10的表面覆盖焊盘12的端部的部分薄。绝缘膜15既可由单层形成，也可由多层形成。例如，如图7(A)所示，绝缘膜15还可由上层50和下层60形成。此时，下层60在焊盘12的中部具有开口部62，从半导体芯片10的表面覆盖焊盘12的端部来形成。另外，上层50在下层60和焊盘12的中部上形成。由此，也可在焊盘12的中部形成绝缘膜15的薄部分17。
如图7(A)所示，在半导体芯片10的绝缘膜15上形成具有通孔22的抗蚀层20。通孔22也可在较焊盘12的外围的内侧、较绝缘膜15的薄部分17的外侧形成。在绝缘膜15由上层50和下层60构成的情况下，也可在下层60的覆盖焊盘12的端部部分的上方形成通孔22的壁面。由此，在去除通孔22内的绝缘膜15的部分的情况下，能够容易地以不超出通孔22的形状来形成绝缘膜15的开口部。具体而言，通过由去除绝缘膜15的薄部分17的至少一部分的时间及处理能力来进行蚀刻，能够不去除绝缘膜15的厚部分、以不超出通孔22的形状来形成绝缘膜15的开口部。
另外，与此不同，也可在绝缘膜15的薄部分17的区域内形成通孔22。即使在此情况下，如果去除通孔22内的绝缘膜15的薄部分17的至少一部分，也可以不超出通孔22的形状来形成绝缘膜15的开口部。
另外，与之不同，还不限于在焊盘12的外围和其外侧上形成通孔22。即使由此形成通孔22，也能在去除绝缘膜15时，例如通过不去除地保留覆盖绝缘膜15的焊盘12的端部的部分(例如下层60)来不从绝缘膜15露出半导体芯片10和焊盘12地来形成凸起。
如图7(B)所示，通过通孔22去除部分绝缘膜15。该形状超出通孔22的大小来形成绝缘膜15的开口部。例如，超出通孔22的形状来形成上层50的开口部52。此时，如果以不超出通孔22的形状来形成下层60的开口部62，则能够不露出焊盘12的表面来形成在下面的工序中形成的第一金属层30。另外，即使在以超出通孔22的形状来形成下层60的开口部62的情况下，如上述实例所示，去除抗蚀层20后，在焊盘12中的第一金属层30的周围的露出部中形成至少一部分第二金属层32(未图示)，可覆盖该露出部。
或者，也可以不超出通孔22的形状来形成绝缘膜15的开口部。例如，当绝缘膜15由上层50及下层60构成的情况下，可以不超出通孔22的形状来形成各层的开口部52、62。
如图8(A)所示，在通孔22中形成第一金属层30。以不超出通孔22的形状来形成下层60的开口部62，在以超出通孔22的形状形成上层50的开口部52的情况下，能够通过将其端部设置在下层60上来形成第一金属层30。即，能够薄地形成在第一金属层30的端部下形成的部分绝缘膜15。由此，减小由凸起端部下的绝缘膜15带来的差别，能够确实实现凸起与焊盘12的电连接。
如图8(B)所示，去除抗蚀层20。通过在绝缘膜15(下层60)上设置其端部来形成第一金属层30而能够不露出焊盘12地形成第一金属层30。另外，也可在第一金属层30的表面上形成第二金属层(未图示)。例如，在上层50的开口部52与下层60的开口部62的大小不同的情况下，在端部下形成下层60的第一金属层30的表面上可形成在端部下具有上层50的第二金属层。由此，阶段性地缓和了由第一金属层30和第二金属层构成的凸起端部下的绝缘膜15的差别，能够确实实现凸起与焊盘12的电连接。另外，与此不同，在第一金属层30的周围形成从绝缘膜15的露出部分的情况下，也可覆盖该露出部来形成第二金属层。
根据本实施例的半导体器件包含具有焊盘12的半导体芯片10、绝缘膜15和在各焊盘12上形成的凸起。
通过在焊盘12的中部形成开口部、覆盖从半导体芯片10的表面到各焊盘12的端部来形成绝缘膜15。通过将其端部设置在绝缘膜15上来形成比绝缘膜15的开口部大的凸起。凸起可具有如上述实例所示的第一金属层30。另外，凸起还可包含在第一金属层30的外侧形成的第二金属层。绝缘膜15具有在凸起的端部下形成的薄层和在半导体芯片10的表面上形成的厚层。如图8(B)所示，在第一金属层30的端部下也可插入由多层构成的绝缘膜15的部分下层60。
因此，用厚层来覆盖半导体芯片10的表面，另外，将在凸起的端部下形成的绝缘膜15制成薄层。由于半导体芯片10的表面由厚层覆盖，所以能提高半导体芯片10的耐湿性。另外，由于减小了凸起端部下的绝缘膜15带来的台阶差别，所以能够提高焊盘12与凸起的连接可靠性。
(第四实施例)
图9是表示适用本发明的半导体器件的图。图9所示的半导体器件1包括在焊盘12上形成上述凸起(例如由图3(C)所示的凸起40)的半导体芯片10、形成布线图案72的基板70和多个外部端子80。
在该实例中，半导体芯片10相对基板70被倒装(face down)焊接。半导体芯片10和基板70由各向异性导电材料74连接。因此，焊盘40和布线图案72由导电粒子电连接。
在基板70中设置多个外部端子80。外部端子80通过未图示的通孔等电连接于布线图案72。各外部端子80也可是焊剂板。也可印刷焊剂等后经过回流工序来形成外部端子80。外部端子80除焊剂外可由铜等形成。另外，利用积极地在未形成外部端子80地安装主电路印刷板时在主电路印刷板上涂的焊料膏，由其熔融时的表面张力来最终形成外部端子。该半导体器件为所谓的脊面栅阵列(land grid array)型半导体器件。
(第五实施例)
图10(A)-图10(C)是表示根据第五实施例的凸起形成方法的图。
在本实施例中，如图3(A)所示，在形成第一金属层30后，如图10(A)所示，剩余的抗蚀层20形成第二金属层33。即，在第一金属层30的上面形成第二金属层33。第二金属层33可以单层或多层的任一种。第二金属层33也可由金(Au)形成。在第二金属层33由多层构成的情况下，至少由金来形成表面层。第二金属层33的厚度可以是0.1-0.2μm。另外，第二金属层33可由非电解电镀来形成。
如图10(B)所示，去除抗蚀层20。由此形成包含第一和第二金属层30、33的金属层42。
接着，如图10(C)所示，如果必要，在金属层42上设置焊料44。具体而言，在第二金属层33上设置焊料44。焊料44被用来将半导体芯片10与未图示的引线(包含布线)电连接。焊料44可以是软焊料或硬焊料之一，例如也可是焊剂或导电胶等。
与第一金属层30相比，第二金属层33最好由容易溶在焊料44中的材料形成。将焊剂作为焊料44来使用的情况下，与第一金属层30相比，第二金属层33最好是容易在焊剂中浸湿的材料。例如，如上所述，由金来至少形成第二金属层33的表面。由此，在良好状态下在第二金属层33中能设置焊料44。另外，第二金属层33的材料不限于金，也可以是易溶于焊料44的其它金属。
在金属层42中设置焊剂时，例如，也可由将金属层42的上表面(第二金属层33)浸在焊剂液中，即浸泡法来设置。此时，因为焊剂容易附着于Au层(第二金属层33)，所以能够容易地在金属层42上设置焊剂。或者，通过使金属层42与熔融的焊剂的表面接触，也可在第二金属层33上附着焊剂。另外，还可通过印刷法或喷墨法在金属层42上设置焊剂。焊剂可由包含锡(Sn)和银(Ag)的材料形成。在金属层42上设置的焊剂的高度为例如10-20μm。另外，本实施例的凸起包含金属层42(第一和第二金属层30、33)和焊料44。
焊料44也可以是包含锡(Sn)的金属。或者，焊料44也是在锡(Sn)中加入从银(Ag)、铜(Cu)、铋(Bi)、锌(Zn)中选择的一个或多个金属。焊料44的膜厚可被调整为相邻的凸起之间不会短路。例如，与凸起连接的部件(例如引线)的表面为Au的情况下，能够形成具有焊料膜44厚约为0.1-3μm的高接合强度的Sn-Au共晶接合。另外，如果是该膜厚，则即使相邻的凸起之间的距离非常近(例如7μm)，由于接合时进行回流，从而防止了凸起之间的短路。
或者，与上述实例不同，在第一金属层30中直接设置焊料44(第二金属层)。即，凸起包含第一金属层30和焊料44。例如，也可由在镍层(第一金属层30)上涂上焊料44来形成凸起。焊料44覆盖第一金属层30的整体来形成，或在第一金属层30的上面形成。
在本实施例中，因为金属层42在其上面具有第二金属层33，例如第二金属层33由容易溶于焊料44的材料构成的情况下，能够在金属层42上设置适量的焊料44。具体而言，能够仅在金属层42的上面设置焊料44。因此，当熔融焊料44时，能够防止焊料44从金属层42的侧面向横向(相邻的焊盘12的方向)扩散。因而，即使在狭窄间隔中排列多个焊盘12的情况下，也能够防止由熔融的焊料44引起的各焊盘12的短路。
(第六实施例)
图11(A)和图11(B)是表示根据第六实施例的凸起形成方法的图。根据本工序形成的凸起46(参照图11(B))包括金属层(第一和第二金属层30、33)和焊料44。在本实施例中，在金属层(第一和第二金属层30、33)的周围以形成树脂层24的状态设置焊料44。
如图11(A)所示，形成第一和第二金属层30、33。剩余抗蚀层20，在第一金属层30的上面形成第二金属层33。或者，在去除抗蚀层20后覆盖第一金属层30的表面来形成第二金属层33。另外，与第一金属层30相比，第二金属层33也可由易于溶于焊料44的材料形成。换言之，与第一金属层30相比，第二金属层33也可由焊料44易于附着的材料形成。
下面，如图11(B)所示，在金属层(第一和第二金属层30、33)上设置焊料44。本工序在金属层(第一和第二金属层30、33)的周围设置树脂层24。
树脂层24避开在焊盘12上形成的各金属层(第一和第二金属层30、33)的部分来设置。具体而言，树脂层24至少露出第二金属层33的一部分来设置。树脂层24也可避开金属层(第一和第二金属层30、33)的上面来设置。如图所示，与金属层(第一和第二金属层30、33)的上面基本为同一平面地来设置树脂层24。
也可改为在去除抗蚀层20后在金属层(第一和第二金属层30、33)的周围形成树脂层24。或者，将剩余的抗蚀层20用作树脂层24。在后一种情况下，因为使用一次形成用来形成金属层(至少是第一金属层30)的层和用来设置焊料44的层的抗蚀层20，所以能够简化工序。另外，将抗蚀层20作为树脂层24来使用的情况下，第二金属层33最好与抗蚀层20基本成为同一平面地形成。
能够适用光刻技术、蚀刻、丝网印刷、喷墨方式、由分配器涂布等来形成树脂层24。例如，在形成半导体芯片10的焊盘12的表面中，避开多个金属层(第一和第二金属层30、33)，与其上面基本同一平面地涂布设置聚酰亚胺树脂。因此，如果必要，通过蚀刻等使金属层(第一和第二金属层30、33)的上面露出。此时，也可照射氧等离子体来使之露出。另外，通过蚀刻等露出金属层(第一和第二金属层30、33)的一部分，树脂层24的厚度不限于比金属层(第一和第二金属层30、33)的厚度(高度)薄多少。
因此，在形成树脂层24之后，在金属层(第一和第二金属层30、33)上设置焊料44。焊料44可以地上述已说明的内容，例如焊剂(例如包含锡、银和铜的合金)。另外，也可由使金属层(第一和第二金属层30、33)的至少从树脂层24露出的表面与熔融的焊剂表面接触来设置焊料44。此时，如果由易溶于焊料44的材料形成第二金属层33，则能够确实在第二金属层33上设置焊料44。另外，在金属层(第一和第二金属层30、33)上设置的焊剂的高度例如为10-20μm。
因此，因为树脂层24难以浸湿于焊剂中(容易排出焊剂)，所以能够仅在金属层(第一和第二金属层30、33)的露出面中设置适量的焊剂。具体而言，焊剂在半导体芯片设置时在焊盘12的周围未流出多余的部分的情况下，能够设置少量的焊剂。由此，能够防止焊剂(焊料44)从金属层(第一和第二金属层30、33)的侧面向横向(相邻的焊盘12的方向)扩散。因此，即使在狭窄的间隔中排列多个焊盘12时，也能防止由熔融的焊料44引起的各焊盘12的短路。
(第七实施例)
图12(A)和图12(B)是表示根据第七实施例的凸起形成方法的图。在本实施例中，第一金属层90的形态与上述不同。
如图12(A)所示，超出抗蚀层20中的通孔22的高度，即超出外侧形成第一金属层90。换言之，从通孔超出来形成第一金属层90。在由非电解电镀形成第一金属层90的情况下，通过作业温度和时间、电镀液的量和PH及电镀回数(次数)来控制其厚度。
第一金属层90在通孔22的外侧部分中沿所有方向生长。即，第一金属层90在通孔22的外侧既沿高度方向也沿宽度方向生长。因此，其前端部超出通孔22的宽度来形成第一金属层90。
下面，形成第二金属层92。第二金属层92，如图所示，由剩余抗蚀层20来形成。此时，第二金属层92在第一金属层90的前端部(通孔22的外侧部分)形成。或者，也可在去除抗蚀层20后形成第二金属层92。这种情况下，第二金属层92也可覆盖第一金属层90的表面而形成。另外，第一和第二金属层90、92的其它形态及形成方法也适用至此记载的内容。
如图12(B)所示，去除抗蚀层20。从而形成凸起100(第一和第二金属层90、92)。凸起100包括主体部94和前端部96。
凸起100的主体部94与焊盘12连接来设置。主体部94为柱形(例如圆柱或棱柱)。主体部94符合通孔22的形状来形成。在不超出焊盘12来形成通孔22的情况下，对于半导体芯片10的平面图而言，主体部94形成于焊盘12的内侧。另外，主体部94的厚度(高度)与抗蚀层20的通孔22的高度相对应来形成。
凸起100的前端部96与主体部94连接而形成。与主体部94的宽度相比，前端部96以更大的宽度形成。例如，对于半导体芯片10的平面图而言，主体部94为矩形时，前端部96至少超出主体部94的一条边(最好是所有边)来形成。另外，对于半导体芯片10的平面图而言，在一个焊盘12上形成的凸起100的前端部96在朝向相邻焊盘12的方向和与此不同的方向上以各自不同的长度突出。例如，对于前端部96而言，沿朝向焊盘12的方向上超出主体部94的部分与其沿不同方向超出主体部94的部分相比较短。由此，能够防止在各自的焊盘12中的前端部96之间的电接触。另外，前端部96以比焊盘12的宽度大的宽度形成，或者，以比主体部94的宽度大、比焊盘12的宽度小的宽度形成。
在凸起100(金属层)中设置焊料44。焊料44如上述，例如可以是焊剂。焊料44的形成方法如已记载的那样。凸起100比主体部94大地形成前端部96，具有在前端部96中的超出主体部94的部分和主体部94之间存放焊料44的空间98。例如，空间98可在朝向前端部96中的焊盘12的表面和主体部94的侧面中形成的角落内形成。设置在凸起100中的焊料44的多余部分存放在空间98内，焊料44能够不向相邻的焊盘12的方向流动。另外，主体部94和前端部96各自的形态(金属层的宽度等)能够以容易存放焊料44来自由确定。
与图12(A)和图12(B)所示的实例不同，也可以从通孔22全部超出来形成第二金属层92。即，以不超出抗蚀层20的高度来形成第一金属层90，在剩余抗蚀层20的状态下，可以超出抗蚀层20来形成第二金属层92。即使在这种情况下，也能得到如上述所示的效果。
另外，在上述说明中，凸起100虽然包含第一和第二金属层90、92，但与此不同，凸起100也可以包含第一和第二金属层90、92以及焊料44。
根据本实施例，超出通孔22来形成第一金属层90(或第二金属层92)，以比通孔22大的宽度来形成前端部。因此，能够在凸起100中形成存放部分焊料44的空间98。从而不向凸起100(金属层)的外侧扩散地，即不使各焊盘12短路地来设置焊料44。
下面，对根据本实施例的半导体器件进行说明。半导体器件包括具有多个焊盘12的半导体芯片10和具有主体部94和前端部96的凸起100。
对于凸起100与已记载的相同。前端部96由第一和第二金属层90、92或第二金属层92形成。另外，第二金属层92可仅在前端部96中形成，或在前端部96和主体部94中形成。另外，前端部96和主体部94的形状和大小并不特别限定。
凸起100具有存放焊料44的空间98。具体而言，凸起100具有熔融焊料44时其一部分进入来而被存放的空间98。不限定空间98的形态，可以在由前端部96与主体部94各自的表面构成的角落中形成。
根据本实施例的半导体器件，例如，通过焊料44向中间板(基板)等设置半导体芯片10时，熔融焊料44能够不流向相邻的焊盘12的方向而在空间98中存放。即，即使多个焊盘12为狭窄间隔的情况下，各个焊盘12也不会短路。从而提供了一种可靠性高的半导体器件。
(第八实施例)
图13(A)-图16(B)是表示根据适用本发明的第八实施例的凸起形成方法的图。图16(A)和图16(B)是表示本实施例中变形例的图。在本实施例中，由电解电镀来形成第二金属层180。
如图13(A)所示，在半导体芯片10上形成的绝缘膜14上形成导电膜170。导电膜170由通过电解电镀形成第二金属层180用的电镀引线制成。导电膜170至少从各焊盘12的上方以规定的形状在绝缘膜14上往复。具体而言，对于半导体芯片10的平面图而言，导电膜170从各焊盘14向半导体芯片10的外围的方向往复。导电膜170在绝缘膜14上覆盖各焊盘12来形成。即，导电膜170对应于各焊盘12的位置形成为脊面状。或者，导电膜170通过各焊盘12形成为脊面状。考虑与后面形成的第一金属层30的电连接能够自由确定导电膜170的厚度，例如，可以为50-200nm。另外，导电膜170作为导电部件并不限定其材料，例如可由镍(Ni)、铬(Cr)钛(Ti)、钨(W)、铂(Pt)中的任一材料形成。也不限定导电膜170的形成方法，例如可由溅射法、蒸发法等来形成。
如图13(B)所示，在形成图案状的导电膜170上形成抗蚀层20。另外，在半导体芯片的所有面上形成抗蚀层20，即，不仅在导电膜170上、还在不形成导电膜的绝缘膜14上形成抗蚀层20。
如图13(C)所示，在各个通孔22的内侧形成绝缘膜14的开口部16和导电膜170的开口部172。连通地形成各开口部16、172，因此，在通孔22的内侧上至少露出焊盘12的一部分。开口部16、172可由蚀刻来形成，其手段可以是湿蚀刻或干蚀刻之一。绝缘膜14和导电膜170可以一体地开口，或是在导电膜170中形成开口部172后，在绝缘膜14中形成开口部16。开口部16、172由与图示的通孔22的外围基本相同的大小形成，或者，以不超出通孔22的外围的大小的外围来形成。
如图14(A)所示，形成第一金属层30。第一金属层30可由非电解电镀形成。在通孔22内以到达导电膜170的高度来形成第一金属层30。例如，以比绝缘膜14和导电膜170的总厚度厚地形成第一金属层30。由此，通过在通孔22的外围将第一金属层30连接于导电膜170。另外，第一金属层30可比抗蚀层20低地形成。因此，在以电解电镀形成第二金属层180的情况下，能够以通孔22的宽度来形成第二金属层180。即，能够抑制第二金属层180的各向同性生成，以规定的宽度形成于第一金属层30上。另外，并不限定第一金属层30的厚度(高度)，例如可以1-30μm来形成。
另外，第一金属层30可由多层形成。在由焊料形成第二金属层180的情况下，与同焊盘12连接的下层相比，与第二金属层180连接的第一金属层30的上层由易溶于焊料的材料形成。例如，第一金属层30的上层由金形成。
如图14(B)所示，形成第二金属层180。第二金属层180由电解电镀来形成。具体而言，将与第一金属层30电连接的导电膜170作为电极，通过电解电镀，形成与第一金属层30连接的第二金属层180。第二金属层180如图所示，与抗蚀层20基本同一平面地形成，或者比抗蚀层20低地形成。
这里，第二金属层180可以是焊料。即，可在由非电解电镀设置的第一金属层30上设置焊料。焊料与上述说明的相同，例如可使用焊剂。焊剂的组成不受限定，例如可以是Sn、Sn-Pb、Sn-Ag、Sn-Cu、Sn-Ag-Cu、SnZn等。如果由电解电镀来形成焊剂，与由非电解电镀形成相比，能够减小其组成的参差不齐。因此，能够减小焊剂的熔融温度的参差不齐。另外，因为可由作为简单工序的非电解电镀来形成第一金属层30，所以与全部由电解电镀来形成相比，能够简单地形成金属层。
如图14(C)所示，去除抗蚀层20。去除抗蚀层20时，露出绝缘膜14上的导电膜170。
如图15(A)所示，去除导电膜170。能够由湿蚀刻或干蚀刻来去除导电膜170。另外，因为在形成第二金属层180后由原工序来去除导电膜170，所以即使事先较厚地形成导电膜170也无关紧要。
如图15(B)所示，在去除抗蚀层20和导电膜170后，如果必要，进行回流工序。回流工序可在焊剂涂布后进行，或以无焊剂在氮雾中进行。在使用焊剂的情况下，结束回流工序后，最好进行清洗工序。不限定回流的形态，可使用红外线炉、远红外线炉或热风炉等回流炉。另外，可以用激光和卤素光照射，还可以是点照射或整体照射之一。另外，在上述实例中，在去除抗蚀层20后进行回流工序，与此不同，也可在剩余抗蚀层20的状态下进行回流工序。此时，结束回流工序后，去除抗蚀层20。
因此，在各焊盘12中能够形成包含第一和第二金属层30、180的凸起102。从而能够以简单的工序形成连接可靠性高的凸起。
下面，表示本实施例中的变形例。如图14(A)所示，在形成第一金属层30后，如图16(A)所示，通过从通孔22完全超出来形成第二金属层182。即，比抗蚀层20高地形成第二金属层182。之后，如图16(B)所示，在去除抗蚀层20后，必要的话，进行回流工序。因此，在各焊盘12中能够形成包含第一和第二金属层30、182的凸起104。根据本变形例也能得到在上述中说明的效果。
(第九实施例)
图17(A)-图18(B)是表示根据适用本发明的第九实施例的凸起形成方法的图。在本实施例中，由印刷法来形成第二金属层184。
如图17(A)所示，通过抗蚀层20的通孔22，在绝缘层14中形成开口部16。由此，至少露出各焊盘12的一部分。
如图17(B)所示，形成第一金属层30。第一金属层30由非电解电镀形成。第一金属层30比抗蚀层20低地形成。具体而言，在后面的工序中，通过保留以不超出通孔22的高度而能形成第二金属层184的间隔来低地形成第一金属层30。
另外，也可由多层来形成第一金属层30。在由焊料形成第二金属层184的情况下，与连接于焊盘12的下层相比，与第二金属层184连接的上层可由易于溶于焊料的材料形成。例如，第一金属层30的上层可由金来形成。
如图17(C)所示，由印刷法形成第二金属层184。此时，将抗蚀层20用作印刷用掩模。具体而言，将由比抗蚀层20低地形成的第一金属层30生成的差别用作掩模的开口。这里，第二金属层184可以是上述焊剂等的焊料。例如，通过载于抗蚀层20上的未图示的刮板来将胶状的焊剂充填到通孔22中。第二金属层22(例如焊料)的厚度相对地考虑抗蚀层20和第一金属层30的厚度来确定。
如图18(A)所示，进行回流工序。回流工序可在剩余抗蚀层20的原状态下进行。例如，可以是通过照射激光等使之熔融的表面张力变为半球状。
之后，如图18(B)所示，去除抗蚀层20。因此，由于仅去除抗蚀层20能够确实地在第一金属层30上设置第二金属层184。即，在使用通常的印刷用掩模的情况下，虽然有必须用物理方法去除掩模、分离掩模的好坏的问题以及向掩模渗出的材料的涂布量的变化的问题，但在这里，通过将抗蚀层用作掩模而不会发生这些问题。
另外，在上述实例中，在剩余抗蚀层20的状态下进行回流工序，与此不同，在去除抗蚀层20后可进行回流工序。
根据本实施例，因为没必要改变形成印刷用掩模，所以能够以少的工序来设置第二金属层184。另外，因为没必要使用金属掩模等，所以没有用于制造工序中的部件件数，并不必考虑掩模分离的好坏。
(第十实施例)
图19是表示根据适用本发明的第十实施例的半导体器件的图。半导体器件3包括具有第九实施例中说明的凸起的半导体芯片10、形成布线图案72的基板70和多个外部端子80。另外，将半导体芯片10面朝下地安装于基板70上时，在半导体芯片10和基板70之间填充作为孔型未充满材料的树脂。
凸起包括第一金属层30(例如镍层或铜层)和第二金属层184(例如焊剂)。之后，通过第二金属层184，焊接各焊盘12上的第一金属层30和布线图案72的各布线。在半导体芯片10中，通过简单工序设置连接可靠性高的焊剂。因此，能够提供低成本、高可靠性的半导体器件。
另外，在本实施例中所示的半导体器件的形态能够适用于在上述其它实例的形态中所示的设置了焊料的半导体芯片10。
(第十一实施例)
图20(A)和图20(B)是表示根据第十一实施例的凸起形成方法的图。在本实施例中，第二金属层110的形态与上述不同。第二金属层110可以是多层。在图示的实例中，第二金属层110包括第一和第二层112、114。
如图20(A)所示，在第一金属层30上形成第一层112。第一层112最好覆盖第一金属层30的表面形成。或者，第一层112使用抗蚀层而在第一金属层30上形成。第一层112也可通过抗蚀层的通孔形成第一金属层30，然后去除抗蚀层而形成。第一金属层30与上述相同，例如可以是镍层(Ni层)。第一层112可以是金层(Au层)。例如，在金电镀液中设置第一金属层30(Ni层)，在Ni层表面上置换析出Au。这时，也可将半导体芯片10浸入金电镀液中。第一层112(Au层)的厚度可以是0.1-0.2μm。
如图20(B)所示，在第一层112的表面上形成第二层114。第二层114可以是金层(Au层)。例如，浸入包含规定还原剂的金电镀液中，即在自触媒电镀中形成第二层114(Au层)。另外，将半导体芯片10浸入溶液中时，最好遮断此地半导体芯片10的光。第二层114(Au层)的厚度，例如与第一层(Au层)合计为0.3-0.7μm。
因此，能够形成由第一和第二金属层30、110构成的凸起120。凸起120的Au层(第一和第二层112、114)形成于外侧。
根据本实施例，能够以多层来形成厚的Au层(第二金属层110)。因此，与由金来形成凸起120的整体的情况相同，即使是在镍(第一金属层30)的表面上形成Au层(第二金属层110)的凸起120，也能与例如引线直接(不使用焊料等)连接。
另外，在本实施例中，第二金属层110的厚度例如也可以为0.3-0.7μm，其形成方法不限于上述。例如，通过适当选择电镀液的组成，使用还原剂(通过自触媒)来形成第一层112。
另外，在上述说明中，虽然表示了以抗蚀层的通孔形成第一金属层30的方法，但也可在焊盘12中形成开口部16后，各向同性生长第一金属层30。即，在高度方向以及宽度方向上生长第一金属层30。
接着，说明根据本实施例的半导体器件的制造方法。图21和图22是表示半导体器件的制造方法的图。
如图21所示，将半导体芯片10的凸起120电连接于引线130。在本实施例所示的实例中，表示了适用TAB技术的实例。引线130形成于基板140(带)上。基板140具有器件板142，多个引线130在器件板142的内侧突出。半导体芯片10配置在基板140的器件板142上，各自的凸起120与任一引线130的一部分(内引线132)接合。如果必要，引线130也可对前端部向凸起120弯曲。不限定引线130的材料，例如可以是铜。
引线130至少在内引线132中被电镀。不限定内引线132中的电镀层134的厚度。电镀层134也可以是锡层(Sn)。
凸起120的第二金属层110(Au层)的厚度例如是03-0.7μm。因此，能够由凸起120和内引线132来实现共晶接合。具体而言，通过第二金属层110(Au层)和内引线132的电镀层(Sn)来形成共晶，能够将二者电连接。即，通过凸起形成工序，厚地形成第二金属层110(Au层)，能够将第二金属层110(Au层)与其它导电部件直接(不使用焊料等)接合。共晶接合例如将凸起120和内引线132加热到400℃时进行。此时，最好事先将半导体芯片10在例如200℃-400℃下退火，从而瞬间的高温加热不会在半导体芯片10等中产生过度的热应力。退火可在大气、氮气或真空气氛中进行。
第二金属层110(Au层)与其它导电部件共晶接合而较厚地形成。因此，与由金来形成第一和第二金属层30、110二者的情况相比，能够低成本地实现凸起120与内引线132的接合。
另外，由Au层形成内引线132的电镀层134，也可热焊接凸起120的第二金属层110和电镀层134来接合。
图22是表示凸起120和引线150中的连接形态的变形例的图。引线150形成于基板160上。引线150为布线，多个布线在基板160上形成规定的形状，形成布线图案。布线图案具有与凸起120的连接部(脊面152)。脊面152比与其连接的线的面积大。布线图案至少对脊面152进行电镀。布线图案的未图示的电镀层为Sn层。
半导体芯片10装于基板160上，与凸起120和脊面152接合。具体而言，将半导体芯片10倒装焊接于基板160上。即使本变形例的情况下，也能通过凸起120的第二金属层110(Au层)和脊面152的电镀层(Sn层)形成共晶。另外，一般情况下，在半导体芯片10和基板160之间设置未图示的树脂。该树脂可用作孔型未充满材料。
另外，可用Au层形成脊面152的电镀层，热焊接凸起120的第二金属层110和电镀层134来接合。
(第一变形例)
下面表示本实施例中的凸起形成方法的第一变形例。
首先，在第一金属层30(Ni层)上形成第一层112(Au层)。例如在第一金属层30上设置金电镀液，在镍的表面上置换析出金。
之后，在第一层112的表面上形成第二层114。在该实例中，第二层114为Sn层。具体而言，通过浸入包含规定还原剂的锡电镀液中，即自触媒来形成第二层114(Sn层)。锡电镀液也可包含成分SnCl2。另外，也可使用TiCl3作为还原剂。另外，向电镀液中添加络合剂、缓冲剂和稳定剂。例如，在电镀液中包含柠檬酸、EDTA(乙二胺四乙酸)磷酸氢二钠、次氮基三醋酸等。另外，在形成第二层114(Sn层)时，电镀液的pH值为8.5，加热温度为80℃。
根据该实例，通过第二层114(Sn层)能够将凸起120和引线130(150)共晶接合。另外，对于本实例的半导体器件的制造方法，引线130(150)的电镀层最好是Au层。因此，能够形成Sn-Au的共晶合金。
或者，第一层112为钯层(Pd)层，第二层114为锡层(Sn层)。此时，通过自触媒电镀在第一金属层30上形成Pd层(第一层112)，随后在其上沉积Sn层(第二层114)。
第二金属层110不限于上述金属，例如，第一层112可以是铜层(Cu层)或包含铜和钯的层(Cu+Pd层)。具体而言，在Ni层(第一金属层30)上选择地设置钯晶核，通过自触媒电镀来形成1-3μm的Cu。并且，在钯晶核上通过自触媒电镀形成0.2-0.5μm的Pd，接着，通过自触媒电镀形成1-3μm的Cu。最后，通过置换电镀在Cu层的表面上形成Sn层来形成凸起。
与上述不同的是，通过蒸发法在第一金属层30上形成包含Sn和Ag、Cu、Bi和Zn中至少一种的金属或包含Sn的金属。这些合金的膜厚为0.2μm-0.3μm。或者，通过置换电镀在第一金属层30上形成作为第一层的Au层后，通过蒸发法来形成上述的Sn层。
(第二变形例)
下面表示本实施例中的凸起形成方法的第二变形例。根据该实例，第二金属层110中的第二层114的形态变化。
在该实例中，形成第二层114而使用的锡电镀液中包含Cu或Ag中的至少一种。Cu或Ag作为微粒子而包含于锡电镀液中。该粒子的直径为10-100nm。例如，在电镀液中包含例如约5g/l的具有约70nm直径的Ag粒子。或者，在电镀液中包含例如约3g/l的具有约100nm直径的Cu粒子。这些粒子在加热后的电镀液中被搅拌。
使用这种锡电镀液来形成第二层114。具体而言，在析出Sn的同时，析出Cu或Ag的至少一种。第二层114为Sn层。具体而言，通过向锡电镀液中混入粒子而在Sn-Cu、Sn-Ag或Sn-Ag-Cu之一的层上形成第二层114。另外，不限定第二层114的厚度，例如可以是5μm。
根据该实例，例如接合凸起120和引线130(150)时，即使引线130(150)的电镀层134由例如金以外的材料构成，也能良好地接合凸起120和引线130(150)。即，与由焊剂形成凸起120的情况相同，能够接合凸起120和引线130(150)。
另外，与凸起120接合的引线130(150)的电镀层的材料不限定，例如金、锡或铜。此外，在约250℃下加热凸起120和引线130(150)来进行两者的接合。
图23中表示根据本实施例的安装半导体器件1的电路板1000。在电路板1000上一般使用例如环氧玻璃板或聚酰亚胺膜等有机板或液晶显示板等玻璃板。在电路板1000上形成例如由铜等构成的布线图案以形成期望的电路，通过机械连接这些布线图案和半导体器件1的外部端子80来实现它们的电导通。
因此，作为具有适用本发明的半导体器件1的电子机器表示了图24中的笔记本型个人计算机1200、图25中的携带电话1300。

Claims (22)

1.一种凸起形成方法，所述凸起在绝缘膜上形成开口部并与焊盘连接，所述开口部露出至少一部分所述焊盘；
形成具有与上述焊盘在平面上至少重叠一部分的通孔的抗蚀剂层；
在上述绝缘膜上形成开口部，形成与通过上述开口部露出的上述焊盘连接的金属层；
上述金属层由第一金属层和在上述第一金属层上形成的第二金属层构成；
上述开口部超出上述通孔而形成，在上述焊盘上形成上述第一金属层的区域和露出部，通过覆盖上述露出部而在上述焊盘上形成上述第二金属层。
2.如权利要求1的凸起形成方法，其特征在于：形成的上述通孔不超过上述焊盘的外周。
3.如权利要求1或2的凸起形成方法，其特征在于：在上述焊盘上形成绝缘膜，上述焊盘的端部形成的上述绝缘膜比在其中央部形成的厚。
4.如权利要求1的凸起形成方法，其特征在于：在上述通孔中形成上述第一金属层后，去除上述抗蚀剂层，通过覆盖上述第一金属层而形成上述第二金属层。
5.如权利要求1的凸起形成方法，其特征在于：在上述通孔中形成上述第一金属层后，保留上述抗蚀剂层，在上述第一金属层的上面形成第二金属层。
6.如权利要求1、4、5的任一项的凸起形成方法，其特征在于：突出上述通孔来形成上述第一金属层，形成具有比上述通孔的宽度大的宽度的端部。
7.如权利要求1、4、5的任一项的凸起形成方法，其特征在于：突出上述通孔来形成上述第二金属层，形成具有比上述通孔的宽度大的宽度的端部。
8.如权利要求1、4、5的任一项的凸起形成方法，其特征在于：由无电沉积来形成上述第一金属层。
9.如权利要求1的凸起形成方法，其特征在于：由无电沉积来形成上述第二金属层。
10.如权利要求1、2、4、5的任一项的凸起形成方法，其特征在于：还包括在上述金属层上设置焊料的步骤；在上述设置焊料的步骤中，至少避开上述金属层的上面而在周围设置树脂层，在上述金属层的从树脂层露出的部分设置上述焊料。
11.如引用权利要求5的凸起形成方法，其特征在于：还包括在上述金属层上设置焊料的步骤，上述金属层与上述抗蚀剂层基本同一平面地形成，在上述金属层的从上述抗蚀剂层露出的部分设置上述焊料。
12.如权利要求5的凸起形成方法，其特征在于：上述第一金属层形成得比上述抗蚀剂层低，将上述抗蚀剂层作为掩膜，通过印刷法来设置上述第二金属层。
13.如权利要求5的凸起形成方法，其特征在于：在上述绝缘膜上，在上述通孔的外围中形成与上述第一金属层电连接的导电膜，上述第一金属层形成得比上述抗蚀剂层低，将上述导电膜作为电极，通过电解电镀来设置上述第二金属层。
14.如权利要求1、4、5的任一项的凸起形成方法，其特征在于：上述第一金属层由包含镍的材料构成。
15.如权利要求1、4、5的任一项的凸起形成方法，其特征在于：上述第二金属层由包含金的材料构成。
16.如权利要求1、4、5的任一项的凸起形成方法，其特征在于：上述第二金属层由焊料构成。
17.如权利要求10的凸起形成方法，其特征在于：上述焊料包含Sn或Sn和从Ag、Cu、Bi、Zn中选择的至少一种金属。
18.如权利要求9的凸起形成方法，其特征在于：上述第二金属层由第一和第二Au层形成，上述第一Au层通过置换电镀形成于上述第一金属层的表面中，上述第二Au层通过自触媒电镀形成于上述第一Au层的表面中。
19.如权利要求9的凸起形成方法，其特征在于：上述第二金属层由Au层和Sn层形成，上述Au层通过置换电镀形成于上述第一金属层的表面中，上述Sn层通过自触媒电镀形成于上述Au层的表面中。
20.如权利要求19的凸起形成方法，其特征在于：在形成上述Sn层的步骤中，在非电解锡电镀液中包含Cu或Ag中的至少一种，由上述非电解锡电镀液析出Sn的同时，析出Cu或Ag中的至少一种。
21.一种半导体器件的制造方法，其特征在于：采用权利要求1、2、4、5的任一项的凸起形成方法，在上述焊盘上形成上述金属层，其中，所述焊盘形成于半导体芯片上。
22.一种半导体器件的制造方法，其特征在于：采用权利要求18至权利要求20中任一项的凸起形成方法，在上述焊盘上形成上述金属层，其中，所述焊盘形成于半导体芯片上，还包括分别将上述凸起与任一导线电连接的步骤，由上述凸起中的上述第二金属层和上述导线形成共晶。
CNB011207124A 2000-05-01 2001-04-28 凸起的形成方法、半导体器件的制造方法 Expired - Fee Related CN1294635C (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP132172/2000 2000-05-01
JP2000132172 2000-05-01
JP132172/00 2000-05-01
JP272595/2000 2000-09-08
JP2000272595 2000-09-08
JP272595/00 2000-09-08
JP44824/2001 2001-02-21
JP2001044824A JP3968554B2 (ja) 2000-05-01 2001-02-21 バンプの形成方法及び半導体装置の製造方法
JP44824/01 2001-02-21

Publications (2)

Publication Number Publication Date
CN1322010A CN1322010A (zh) 2001-11-14
CN1294635C true CN1294635C (zh) 2007-01-10

Family

ID=27343293

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011207124A Expired - Fee Related CN1294635C (zh) 2000-05-01 2001-04-28 凸起的形成方法、半导体器件的制造方法

Country Status (5)

Country Link
US (1) US6809020B2 (zh)
JP (1) JP3968554B2 (zh)
KR (2) KR100514230B1 (zh)
CN (1) CN1294635C (zh)
TW (1) TW544875B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110856375A (zh) * 2018-08-21 2020-02-28 宏启胜精密电子(秦皇岛)有限公司 热压熔锡焊接电路板及其制作方法

Families Citing this family (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
JP3494940B2 (ja) * 1999-12-20 2004-02-09 シャープ株式会社 テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP3420203B2 (ja) * 2000-10-27 2003-06-23 Ｎｅｃエレクトロニクス株式会社 ハンダバンプの形成方法
US6815324B2 (en) 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US7902679B2 (en) 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6732913B2 (en) * 2001-04-26 2004-05-11 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package, and package formed thereby
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US6613606B1 (en) 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
JP2003203940A (ja) * 2001-10-25 2003-07-18 Seiko Epson Corp 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
DE10157209A1 (de) * 2001-11-22 2003-06-12 Fraunhofer Ges Forschung Verfahren zur Erzeugung von erhabenen Strukturen, insbesondere Kontakthöckern
DE10157205A1 (de) * 2001-11-22 2003-06-12 Fraunhofer Ges Forschung Kontakthöcker mit profilierter Oberflächenstruktur sowie Verfahren zur Herstellung
DE10158809B4 (de) * 2001-11-30 2006-08-31 Infineon Technologies Ag Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
JP2003179099A (ja) * 2001-12-12 2003-06-27 Toshiba Corp 半導体装置およびその製造方法
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
KR100455387B1 (ko) * 2002-05-17 2004-11-06 삼성전자주식회사 반도체 칩의 범프의 제조방법과 이를 이용한 ｃｏｇ 패키지
DE10224124A1 (de) * 2002-05-29 2003-12-18 Infineon Technologies Ag Elektronisches Bauteil mit äußeren Flächenkontakten und Verfahren zu seiner Herstellung
JP2004014854A (ja) * 2002-06-07 2004-01-15 Shinko Electric Ind Co Ltd 半導体装置
KR20030095688A (ko) * 2002-06-14 2003-12-24 삼성전기주식회사 인쇄회로기판 및 이의 도금방법
EP1518207A1 (en) * 2002-07-03 2005-03-30 Quelis ID Systems, Inc. Wire positioning and mechanical attachment for a radio-frequency identification device
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
DE10241589B4 (de) * 2002-09-05 2007-11-22 Qimonda Ag Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
JP3703455B2 (ja) * 2002-12-13 2005-10-05 Ｎｅｃエレクトロニクス株式会社 二層バンプの形成方法
US6998532B2 (en) * 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
JP3742057B2 (ja) 2002-12-25 2006-02-01 株式会社バッファロー 無線情報通信における電波状態の解析技術
TW591780B (en) * 2003-03-21 2004-06-11 Univ Nat Central Flip chip Au bump structure and method of manufacturing the same
JP4268434B2 (ja) * 2003-04-09 2009-05-27 大日本印刷株式会社 配線基板の製造方法
TWI317548B (en) * 2003-05-27 2009-11-21 Megica Corp Chip structure and method for fabricating the same
US7081372B2 (en) * 2003-07-09 2006-07-25 Chartered Semiconductor Manufacturing Ltd. Aluminum cap with electroless nickel/immersion gold
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法
JP2005191541A (ja) 2003-12-05 2005-07-14 Seiko Epson Corp 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器
JP2005311293A (ja) * 2004-03-26 2005-11-04 Seiko Epson Corp 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器
TWI230989B (en) * 2004-05-05 2005-04-11 Megic Corp Chip bonding method
US7253089B2 (en) * 2004-06-14 2007-08-07 Micron Technology, Inc. Microfeature devices and methods for manufacturing microfeature devices
TW200601492A (en) * 2004-06-30 2006-01-01 Yu-Nung Shen Routing material and manufacturing method thereof
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US8067837B2 (en) * 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US6977213B1 (en) * 2004-08-27 2005-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. IC chip solder bump structure and method of manufacturing same
TWI255158B (en) * 2004-09-01 2006-05-11 Phoenix Prec Technology Corp Method for fabricating electrical connecting member of circuit board
JP4556568B2 (ja) * 2004-09-03 2010-10-06 パナソニック株式会社 弾性表面波装置の製造方法
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
TWI250834B (en) * 2004-11-03 2006-03-01 Phoenix Prec Technology Corp Method for fabricating electrical connections of circuit board
TWI253888B (en) * 2004-12-09 2006-04-21 Advanced Semiconductor Eng Method of packaging flip chip and method of forming pre-solders on substrate thereof
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US7375431B1 (en) * 2005-03-18 2008-05-20 National Semiconductor Corporation Solder bump formation in electronics packaging
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
TWI330863B (en) * 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
US7560813B2 (en) * 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
CN1901163B (zh) 2005-07-22 2011-04-13 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
KR100848741B1 (ko) * 2005-08-09 2008-07-25 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2007048887A (ja) * 2005-08-09 2007-02-22 Seiko Epson Corp 半導体装置およびその製造方法
JP4890835B2 (ja) * 2005-10-28 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
TWI287846B (en) * 2006-03-17 2007-10-01 Advanced Semiconductor Eng Method for forming metal bumps
DE102006025960B4 (de) * 2006-06-02 2011-04-07 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Halbleitereinrichtung
US8421227B2 (en) 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
US8592977B2 (en) * 2006-06-28 2013-11-26 Megit Acquisition Corp. Integrated circuit (IC) chip and method for fabricating the same
TWI378540B (en) 2006-10-14 2012-12-01 Advanpack Solutions Pte Ltd Chip and manufacturing method thereof
TWI339883B (en) * 2007-02-02 2011-04-01 Unimicron Technology Corp Substrate structure for semiconductor package and manufacturing method thereof
US8592989B2 (en) * 2007-02-09 2013-11-26 Stats Chippac Ltd. Integrated circuit package system with bump over via
KR100857365B1 (ko) * 2007-02-28 2008-09-05 주식회사 네패스 반도체 장치의 범프 구조물
US20080213991A1 (en) * 2007-03-02 2008-09-04 Airdio Wireless Inc. Method of forming plugs
US8193636B2 (en) 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US8178965B2 (en) * 2007-03-14 2012-05-15 Infineon Technologies Ag Semiconductor module having deflecting conductive layer over a spacer structure
US7964961B2 (en) * 2007-04-12 2011-06-21 Megica Corporation Chip package
US7838062B2 (en) * 2007-05-29 2010-11-23 Sunpower Corporation Array of small contacts for solar cell fabrication
TWI378544B (en) * 2007-07-19 2012-12-01 Unimicron Technology Corp Package substrate with electrically connecting structure
US8779300B2 (en) * 2007-07-19 2014-07-15 Unimicron Technology Corp. Packaging substrate with conductive structure
TWI340614B (en) * 2007-08-03 2011-04-11 Unimicron Technology Corp Circuit board and method of fabricating the same
US8039960B2 (en) * 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
US8264072B2 (en) 2007-10-22 2012-09-11 Infineon Technologies Ag Electronic device
US7952207B2 (en) * 2007-12-05 2011-05-31 International Business Machines Corporation Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening
US20090233436A1 (en) * 2008-03-12 2009-09-17 Stats Chippac, Ltd. Semiconductor Device Having High-Density Interconnect Array with Core Pillars Formed With OSP Coating
WO2009122912A1 (ja) * 2008-03-31 2009-10-08 三洋電機株式会社 はんだ構造体、はんだ構造体の形成方法、はんだ構造体を含む半導体モジュール、および携帯機器
GB0807485D0 (en) * 2008-04-24 2008-06-04 Welding Inst Method of applying a bump to a substrate
US8319344B2 (en) 2008-07-14 2012-11-27 Infineon Technologies Ag Electrical device with protruding contact elements and overhang regions over a cavity
US8378485B2 (en) * 2009-07-13 2013-02-19 Lsi Corporation Solder interconnect by addition of copper
US9543262B1 (en) * 2009-08-18 2017-01-10 Cypress Semiconductor Corporation Self aligned bump passivation
JP5428667B2 (ja) 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
KR101069980B1 (ko) * 2009-09-15 2011-10-04 삼성전기주식회사 솔더 범프 형성 방법
US9024431B2 (en) 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
US8766439B2 (en) 2009-12-10 2014-07-01 International Business Machines Corporation Integrated circuit chip with pyramid or cone-shaped conductive pads for flexible C4 connections and a method of forming the integrated circuit chip
TWI423409B (zh) * 2010-04-20 2014-01-11 Raydium Semiconductor Corp 晶片結構及其晶片接合結構與製造方法
US8492891B2 (en) 2010-04-22 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection
TWM397591U (en) * 2010-04-22 2011-02-01 Mao Bang Electronic Co Ltd Bumping structure
CN102237329B (zh) * 2010-04-27 2013-08-21 瑞鼎科技股份有限公司 芯片结构及其芯片接合结构与制造方法
TWI419284B (zh) * 2010-05-26 2013-12-11 Chipmos Technologies Inc 晶片之凸塊結構及凸塊結構之製造方法
US8518815B2 (en) * 2010-07-07 2013-08-27 Lam Research Corporation Methods, devices, and materials for metallization
US8258055B2 (en) * 2010-07-08 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor die
US8405199B2 (en) * 2010-07-08 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar for semiconductor substrate and method of manufacture
US8232193B2 (en) 2010-07-08 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming Cu pillar capped by barrier layer
KR101695353B1 (ko) * 2010-10-06 2017-01-11 삼성전자 주식회사 반도체 패키지 및 반도체 패키지 모듈
JP2012089703A (ja) * 2010-10-20 2012-05-10 Lapis Semiconductor Co Ltd 半導体素子の製造方法及び半導体素子
US8760882B2 (en) * 2010-11-18 2014-06-24 Xintec Inc. Wiring structure for improving crown-like defect and fabrication method thereof
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
KR101782503B1 (ko) * 2011-05-18 2017-09-28 삼성전자 주식회사 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법
US8431478B2 (en) * 2011-09-16 2013-04-30 Chipmos Technologies, Inc. Solder cap bump in semiconductor package and method of manufacturing the same
CN103094096A (zh) * 2011-11-07 2013-05-08 上海华虹Nec电子有限公司 一种用于形成半导体器件金属图形的剥离工艺方法
US8586408B2 (en) * 2011-11-08 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Contact and method of formation
CN103151275A (zh) * 2011-12-06 2013-06-12 北京大学深圳研究生院 倒装芯片金凸点的制作方法
US8530344B1 (en) * 2012-03-22 2013-09-10 Chipbond Technology Corporation Method for manufacturing fine-pitch bumps and structure thereof
US9190348B2 (en) 2012-05-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9472521B2 (en) 2012-05-30 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
CN104105440B (zh) * 2012-10-12 2016-06-22 奥林巴斯株式会社 内窥镜
TWI600129B (zh) 2013-05-06 2017-09-21 奇景光電股份有限公司 玻璃覆晶接合結構
JP2013219404A (ja) * 2013-08-02 2013-10-24 Sumida Corporation アンテナ部品の製造方法
US20150187714A1 (en) * 2013-12-26 2015-07-02 Globalfoundries Singapore Pte. Ltd. Integrated circuits including copper pillar structures and methods for fabricating the same
US20150195912A1 (en) * 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
KR102152865B1 (ko) * 2014-02-06 2020-09-07 엘지이노텍 주식회사 인쇄회로기판, 이를 포함하는 패키지 기판 및 이의 제조 방법
US9806046B2 (en) * 2014-03-13 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and manufacturing method
US20150276945A1 (en) 2014-03-25 2015-10-01 Oy Ajat Ltd. Semiconductor bump-bonded x-ray imaging device
US9875980B2 (en) * 2014-05-23 2018-01-23 Amkor Technology, Inc. Copper pillar sidewall protection
CN105684138B (zh) * 2014-07-29 2019-09-06 松下知识产权经营株式会社 半导体部件和半导体安装品的制造方法
US9263378B1 (en) 2014-08-04 2016-02-16 International Business Machines Corporation Ball grid array and land grid array assemblies fabricated using temporary resist
SG11201703125WA (en) * 2014-10-23 2017-05-30 Agency Science Tech & Res Method of bonding a first substrate and a second substrate
KR101706825B1 (ko) * 2014-11-13 2017-02-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지
CN105990166B (zh) * 2015-02-27 2018-12-21 中芯国际集成电路制造(上海)有限公司 晶圆键合方法
KR102326505B1 (ko) 2015-08-19 2021-11-16 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US10049996B2 (en) * 2016-04-01 2018-08-14 Intel Corporation Surface finishes for high density interconnect architectures
US11466355B1 (en) * 2016-07-20 2022-10-11 Oceanit Laboratories, Inc. Submerged underwater electroless, electrochemical deposition of metal on conductive and nonconductive surfaces
WO2018047551A1 (ja) * 2016-09-09 2018-03-15 富士電機株式会社 半導体装置製造方法及び半導体装置
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
JP6955864B2 (ja) * 2016-12-26 2021-10-27 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
IT201700087309A1 (it) * 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici
IT201700087318A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici e suo metodo di preparazione
US11114399B2 (en) * 2017-12-19 2021-09-07 Jx Nippon Mining & Metals Coproration Semiconductor wafer with void suppression and method for producing same
US10453817B1 (en) 2018-06-18 2019-10-22 Texas Instruments Incorporated Zinc-cobalt barrier for interface in solder bond applications
US11094656B2 (en) * 2018-12-31 2021-08-17 Texas Instruments Incorporated Packaged semiconductor device with electroplated pillars
US11094659B2 (en) * 2019-09-30 2021-08-17 Texas Instruments Incorporated Microelectronic device with pillars having flared ends
US11094668B2 (en) * 2019-12-12 2021-08-17 Micron Technology, Inc. Solderless interconnect for semiconductor device assembly
CN111554582B (zh) * 2020-06-11 2022-07-15 厦门通富微电子有限公司 一种芯片封装方法和芯片封装器件
CN115938949A (zh) * 2021-08-12 2023-04-07 礼鼎半导体科技(深圳)有限公司 含焊球载板及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213402A (ja) * 1995-02-03 1996-08-20 Casio Comput Co Ltd 半導体装置の製造方法
JPH08250551A (ja) * 1995-03-10 1996-09-27 Mitsubishi Electric Corp フリップチップおよびその製造方法ならびに実装方法、バーンイン検査基板
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
JPH1126466A (ja) * 1997-07-09 1999-01-29 Matsushita Electron Corp 半導体装置の製造方法
JPH11219966A (ja) * 1998-01-30 1999-08-10 Sony Corp はんだバンプの製造方法
CN1246731A (zh) * 1998-08-28 2000-03-08 三星电子株式会社 芯片尺寸封装和制备晶片级的芯片尺寸封装的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54105962A (en) * 1978-02-07 1979-08-20 Mitsubishi Electric Corp Projection electrode forming method for semiconductor device
US4205099A (en) 1978-04-14 1980-05-27 Sprague Electric Company Method for making terminal bumps on semiconductor wafers
US5310699A (en) * 1984-08-28 1994-05-10 Sharp Kabushiki Kaisha Method of manufacturing a bump electrode
US4950623A (en) * 1988-08-02 1990-08-21 Microelectronics Center Of North Carolina Method of building solder bumps
JPH03101234A (ja) * 1989-08-14 1991-04-26 Nec Corp 半導体装置の製造方法
JPH0373535A (ja) * 1989-08-14 1991-03-28 Nec Corp 半導体装置およびその製造方法
DE69014871T2 (de) * 1990-07-31 1995-05-24 Ibm Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips.
US5830533A (en) * 1991-05-28 1998-11-03 Microelectronics And Computer Technology Corporation Selective patterning of metallization on a dielectric substrate
JP2784122B2 (ja) 1992-10-29 1998-08-06 ローム株式会社 半導体装置の製法
JPH06224203A (ja) * 1993-01-27 1994-08-12 Sumitomo Metal Mining Co Ltd 半導体素子
KR950001962A (ko) * 1993-06-30 1995-01-04 김광호 반도체 칩 범프
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JPH09252003A (ja) * 1996-03-15 1997-09-22 Hitachi Ltd バンプの形成方法及びバンプを有する半導体装置の製造方法
JP3201957B2 (ja) 1996-06-27 2001-08-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属バンプ、金属バンプの製造方法、接続構造体
JPH10125685A (ja) * 1996-10-16 1998-05-15 Casio Comput Co Ltd 突起電極およびその形成方法
TW453137B (en) * 1997-08-25 2001-09-01 Showa Denko Kk Electrode structure of silicon semiconductor device and the manufacturing method of silicon device using it
JP3654485B2 (ja) * 1997-12-26 2005-06-02 富士通株式会社 半導体装置の製造方法
SG111958A1 (en) * 1998-03-18 2005-06-29 Hitachi Cable Semiconductor device
US6844253B2 (en) * 1999-02-19 2005-01-18 Micron Technology, Inc. Selective deposition of solder ball contacts
US6440836B1 (en) * 1999-03-16 2002-08-27 Industrial Technology Research Institute Method for forming solder bumps on flip chips and devices formed
US6300250B1 (en) * 1999-08-09 2001-10-09 Taiwan Semiconductor Manufacturing Company Method of forming bumps for flip chip applications

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
JPH08213402A (ja) * 1995-02-03 1996-08-20 Casio Comput Co Ltd 半導体装置の製造方法
JPH08250551A (ja) * 1995-03-10 1996-09-27 Mitsubishi Electric Corp フリップチップおよびその製造方法ならびに実装方法、バーンイン検査基板
JPH1126466A (ja) * 1997-07-09 1999-01-29 Matsushita Electron Corp 半導体装置の製造方法
JPH11219966A (ja) * 1998-01-30 1999-08-10 Sony Corp はんだバンプの製造方法
CN1246731A (zh) * 1998-08-28 2000-03-08 三星电子株式会社 芯片尺寸封装和制备晶片级的芯片尺寸封装的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110856375A (zh) * 2018-08-21 2020-02-28 宏启胜精密电子(秦皇岛)有限公司 热压熔锡焊接电路板及其制作方法

Also Published As

Publication number Publication date
KR20010106196A (ko) 2001-11-29
KR100514230B1 (ko) 2005-09-13
CN1322010A (zh) 2001-11-14
TW544875B (en) 2003-08-01
US6809020B2 (en) 2004-10-26
KR100592609B1 (ko) 2006-06-26
KR20040081732A (ko) 2004-09-22
US20010040290A1 (en) 2001-11-15
JP3968554B2 (ja) 2007-08-29
JP2002158248A (ja) 2002-05-31

Similar Documents

Publication Publication Date Title
CN1294635C (zh) 凸起的形成方法、半导体器件的制造方法
CN1275312C (zh) 半导体器件及其制造方法、层叠型半导体器件和电路基板
CN1210792C (zh) 半导体器件及其制造方法
CN1873939A (zh) 半导体器件的制造方法
CN1190840C (zh) 半导体装置用引线框架
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1269612C (zh) 焊锡箔、半导体器件、电子器件、半导体组件及功率组件
CN1949500A (zh) 配线板、半导体器件及制造配线板和半导体器件的方法
CN1220250C (zh) 半导体器件的制造方法
CN1260814C (zh) 导线框、使用该导线框的半导体装置及其制造方法
CN1244139C (zh) 半导体器件和半导体组件
CN1893051A (zh) 半导体器件
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN1956632A (zh) 用于镀覆印刷电路板的方法以及由此制造的印刷电路板
CN101069457A (zh) 多层印刷电路板
CN101049057A (zh) 多层印刷电路板及多层印刷电路板的制造方法
CN101069458A (zh) 多层印刷电路板
CN1638076A (zh) 半导体芯片及其制造方法、和半导体装置
CN1343086A (zh) 电路装置及其制造方法
CN1307363A (zh) 半导体器件及其制造方法、化学机械研磨装置和方法
CN1572129A (zh) 焊料包覆球及其制造方法和半导体连接构造的形成方法
CN1315823A (zh) 电路装置的制造方法及电路装置
CN1560922A (zh) 电子部件和半导体装置及其制造方法、电路基板及电子设备
CN1210621A (zh) 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070110

Termination date: 20160428