DE69014871T2 - Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips. - Google Patents

Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips.

Info

Publication number
DE69014871T2
DE69014871T2 DE69014871T DE69014871T DE69014871T2 DE 69014871 T2 DE69014871 T2 DE 69014871T2 DE 69014871 T DE69014871 T DE 69014871T DE 69014871 T DE69014871 T DE 69014871T DE 69014871 T2 DE69014871 T2 DE 69014871T2
Authority
DE
Germany
Prior art keywords
layer
metallic
metallic contact
mask
contact surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69014871T
Other languages
English (en)
Other versions
DE69014871D1 (de
Inventor
Henri Lochon
Georges Robert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE69014871D1 publication Critical patent/DE69014871D1/de
Publication of DE69014871T2 publication Critical patent/DE69014871T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/143—Shadow masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf die Fertigung von Halbleiterchips mit integrierten Schaltkreisen und insbesondere auf ein Verfahren zur Bildung metallischer Kontaktflächen und Kontaktanschlüsse auf Halbleiterchips zum Zwecke des Bondens mit der Chipkontaktseite nach unten auf die metallischen Leiterbahnen eines metallisierten Trägers, wie eines metallisierten keramischen (MC) Substrates.
  • Diese auf Lötmittelaufschmelzen basierende Technik ist auch unter der generischen Bezeichnung "Flip-Chip"- oder "Controlled Collapse Chip Connection (C4)"-Technik bekannt. Letztere ist insbesonders in US-A-3 401 126 und US-A-3 429 040, die auf die Ahmelderin der vorliegenden Erfindung übertragen sind, beschrieben. Gemäß der C4-Technik besteht der wesentliche Punkt in der Bildung von Kontaktanschlüssen auf den Kontaktstellen des Halbleiterchips, die jeweils aus einer metallischen Kontaktfläche bestehen, die von einer Lötmittelkugel aus Pb-Sn überragt wird. Die C4-Technik beruht auch auf der Bildung von durch Lötmittel verbindbaren Stellen auf den metallischen Leiterbahnen des MC- Substrates. Die durch Lötmittel verbindbaren Stellen sind von nicht lötbaren Barrieren umgeben, so daß die Oberflächenspannung, wenn das Lötmittel der durch Lötmittel verbindbaren Stellen und der Kontaktanschlüsse des Chips schmilzt und sich vereinigt, den Halbleiterchip durch Lötmittelsäulen hält, als ob er über dem MC-Substrat schweben würde. Nach Abkühlung wird der Chip fest mit der Kontaktseite nach unten auf den metallischen Leiterbahnen durch diese sehr kleinen, eng beabstandeten Lötmittelsäulenverbindungen gehalten.
  • Mit der Weiterentwicklung der Technologie von Halbleiterchips mit integrierten Schaltkreisen wurde die Größe einzelner aktiver und passiver Bauelemente sehr gering, was ein dramatisches Anwachsen der Ahzahl von Bauelementen in einem Chip bewirkt. Auch die Größe moderner Chips tendiert dazu anzuwachsen. Dieser Trend wird sich fortsetzen und eine zunehmend höhere Anforderung an die Dichte von Kontaktanschlüssen für Eingangs-/Ausgangsverbindungen und deren Gesamtanzahl stellen. Ein Vorteil der Verbindung durch Lötmittelaufschmelzung, wie es bei der C4-Technik praktiziert wird, besteht darin, daß E/A-Kontaktanschlüsse im wesentlichen über die gesamte Oberseite des Halbleiterchips verteilt werden können, die allgemeiner als die Bondfläche bekannt ist, wodurch eine effiziente Verwendung derselben ermöglicht wird.
  • Fig. 1 stellt eine schematische Querschnittsansicht eines Teils einer mit 10 bezeichneten, standardmäßigen Halbleiterchipstruktur dar, die mit einem typischen Mehrebenen-Metallmaterial versehen ist. Die Fertigung des Chips ist vollkommen konventionell und kann durch einen beliebigen einer Anzahl bekannter Prozesse bewerkstelligt werden. Der Verdeutlichung halber kann der Chip mittels CMOS-Technologie mit drei Schichten einer metallischen Verbindungsverdrahtung und E/A-Kontaktanschlüssen unter Verwendung der zuvor erwähnten C4-Technik hergestellt werden. Wie in Fig. 1 gezeigt, weist die Chipstruktur einen Halbleiterkörper 11 eines bestimmten Leitfähigkeitstyps mit einer isolierenden Schicht 12, typischerweise aus Siliciumdioxid (SiO&sub2;), auf der Oberseite desselben auf. In dem Körper 11 ist ein aktiver diffundierter/implantierter Bereich 13 eines entgegengesetzten Leitfähigkeitstyps ausgebildet. Die leitende Struktur der ersten Ebene beinhaltet metallische Kontaktflecke 14. Ein Kontaktfleck 14 befindet sich durch eine Öffnung in der Schicht 12 in Kontakt mit dem Bereich 13. Weitere Teile der Leiterbahnenstruktur 14 erstrecken sich auf der Oberfläche der Schicht 12. Eine isolierende Schicht 15, z.B. SiO&sub2;, Glas oder Quarz, wird über der Schicht 12 und den metallischen Kontaktflecken der leitenden Struktur der ersten Ebene ausgebildet. Metallische Kontaktflecke 16 der leitenden Struktur der zweiten Ebene werden auf der isolierenden Schicht 15 erzeugt und kontaktieren die Metallisierung der ersten Ebene über ein Durchkontaktloch. Typische metallische Kontaktflecke bestehen aus Aluminium. Eine neue Passivierungsschicht 19 ist über einer isolierenden Schicht 17 und metallischen Kontaktflecken 18 der leitenden Struktur der dritten Ebene liegend angeordnet. An der Oberseite der Chipstruktur stellt eine aus einer Kontaktfläche 20 und einer Lötmittelkugel 21 bestehende zusammengesetzte Einheit durch eine Kontaktöffnung in der Passivierungsschicht 19 einen elektrischen Kontakt zu den metallischen Kontaktflecken 18 her. Diese zusammengesetzte Einheit bildet den sogenannten Chipkontaktanschluß 22.
  • Fig. 2 ist eine vergrößerte Ansicht des oberen Teils der Chipstruktur 10 von Fig. 1, welche die Kontaktfläche 20 und die Lötmittelkugel 21 beinhaltet. Wie detaillierter in Fig. 2 dargestellt, in welcher der mit 23 bezeichnete obere Teil die Basisstruktur bildet, besteht die Kontaktfläche 20 aus einer unteren Schicht 24 aus Chrom (Cr), einer mittleren Schicht 25 aus Kupfer (Cu) und einer oberen Schicht 26 aus Gold (Au) . Im allgemeinen wird zwischen die Schichten 24 und 25 eine Chrom/Kupfer-Überlappungsschicht eingefügt. Nähere Einzelheiten über diese spezielle Cr-Cu-Au-Kontaktflächenstruktur sind in EP-A-0061593, die auf die Anmelderin der vorliegenden Erfindung übertragen ist, zu finden. Diese Sandwich-Schichten bilden das sogenannte kugelbegrenzende Metallmaterial (BLM) . Andere Metallkombinationen (z.B. TiW, Cu, Au) können jedoch genausogut verwendet werden, vorausgesetzt, sie weisen die gewünschten Adhäsions- und Diffusionsbarriereneigenschaften auf, um Korrosionsprobleme des Metalls zu vermeiden. Die normale Kontaktflächenform ist kreisförmig, es sind jedoch verschiedene Formen vorstellbar.
  • Ursprünglich wurden in den Jahren nach 1960, als die C4-Technik erfunden wurde, die drei Metallschichten, die das kugelbegrenzende Metallmaterial von Fig. 2 bilden, sequentiell mittels Vakuumverdampfung durch eine mit Öffnungen versehene Maske aus Molybdän aufgebracht. Bei heutigen, hochentwickelten 125 mm Halbleiterwafern besteht eine typische Konfiguration aus 27 x 27 = 729 Kontaktflächen, die in einer Matrix mit einem Rasterabstand von 100 um x 230 um und einem Kontaktflächendurchmesser von 100 um angeordnet sind, wofür die Verwendung von Molybdänmasken, die 100 um dick sind, ihre Nutzbarkeitsgrenze erreicht hat. Mehr Kontaktflächen zu erzeugen, bedeutet mehr Löcher mit kleinerem Durchmesser (z.B. 75 um) in der Maske und würde daher implizieren, die Dicke der Maske auf weniger als 75 um zu reduzieren. Dies ergibt sich aus dem doppelseitigen Ätzprozeß, der herkömmlicherweise zur Erzeugung der Löcher verwendet wird. Unglücklicherweise ist eine derartige Dicke nicht akzeptabel, da sich die Maske während des Aufdampfungsschrittes verziehen würde. Anerkanntermaßen scheinen lediglich photolithographische Prozesse in der Lage zu sein, dieses akute Problem zu lösen. Bisher wurden zwei verschiedene Varianten untersucht, um die Kontaktflächenstruktur 20 von Fig. 2 zu erzeugen, die sogenannte Lift-off- und die Unterätz-Technik, die beide in Fig. 3 dargestellt sind.
  • Nun bezugnehmend auf Fig. 3AA wird bei der Lift-off-Technik eine Photoresistschicht PR auf die Basisstruktur 23 aufgebracht, zwecks Härten gebacken und dann durch eine (nicht gezeigte) Maske mit UV-Licht belichtet, um den unbelichteten Bereich der Schicht PR löslich zu machen. Die löslichen Bereiche der Photoresistschicht PR werden in einem Entwicklungsbad entfernt. Wie in Fig. 3BA gezeigt, weist die Resistöffnung ein typisches negatives Profil auf. Dies macht die Verwendung komplexer photolithographischer Techniken, wie MIRP (modifizierter Bildumkehrprozeß) notwendig. Als nächstes werden Metallschichten aus Cr, Cu und Au, die mit 24, 25 beziehungsweise 26 bezeichnet sind, ganzflächig nacheinander in einer Vakuumaufdampfanlage aufgebracht. Die verbliebenen Bereiche der Photoresistschicht PR werden in heißem N-methyl-Pyrrolidon (NMP) aufgelöst, und das darauf befindliche Metall wird abgehoben, was die Metallkontaktflächenstruktur 20 von Fig. 3C zurückläßt.
  • Alternativ kann die Metallkontaktflächenstruktur gemäß der sogenannten Metall-Unterätztechnik, die in den Fig. 3AB und 3BB dargestellt ist, erzeugt werden. Wie aus Fig. 3AB ersichtlich, werden als erstes die drei mit 24', 25' und 26' bezeichneten Metallschichten aus Cr, Cu bzw. Au in einer Vakuumaufdampfanlage sequentiell ganzflächig auf die Basisstruktur 23 aufgebracht. Die Kontaktfläche wird nun durch Standard-Photolithographie festgelegt. Zu diesem Zweck wird eine Photoresistschicht PR' auf die Basisstruktur aufgebracht. Die Resistschicht PR' wird durch eine (nicht gezeigte) Maske mit UV-Licht belichtet und dann wie in Fig. 3BB dargestellt, entwickelt. Die verbleibenden Bereiche der Photoresistschicht, die in dem Entwicklungsbad unlöslich sind, werden als In-situ-Maske verwendet, um die freigelegten darunterliegenden Metallschichten durch chemisches Ätzen zu entfernen, wodurch die Metallkontaktflächenstruktur 20, wie in Fig. 3C gezeigt, festgelegt wird.
  • In diesem Stadium des Prozesses werden ungeachtet der Varianten, die zur Erzeugung der Kontaktflächenstruktur 20 verwendet werden, Lötmittelkugeln gebildet. Die in US-A-3 458 925, die auf die Anmelderin der vorliegenden Erfindung übertragen ist, beschriebene Technik ist hierzu weiterhin geeignet. Zu diesem Zweck wird eine geeignete Maske, z.B. aus Molybdän (nicht dargestellt), mit darin befindlichen Löchern, die der Kontaktflächenstruktur entsprechen und etwas größer als diese sind, über der Chipstruktur 10 angeordnet, so daß die Löcher der Maske bezüglich der Kontaktflächen justiert sind. Eine Schicht 21' aus 95-Blei/5-Zinn-Lötmittel wird dann durch die Löcher der Maske hindurch aufgedampft. Es können jedoch genausogut andere Lötmittelzusammensetzungen verwendet werden. Vor dem Aufschmelzen bedeckt der typische, soeben gebildete Lötkontakthügel oder -kegel 21' vollständig die Kontaktflächenstruktur 20 und die umgebenden Bereiche der Passivierungsschicht 19 in der Nähe derselben, wie in Fig. 3D gezeigt. Nach Beendigung der Lötmittel-Aufdampfung wird die Maske entfernt, und der Chip wird erwärmt, um das Lötmittel aufzuschmelzen, das mit dem Schmelzen allmählich immer weniger von der Oberfläche der Passivierungsschicht benetzt und sich zu der gewünschten Kugelkonfiguration 21 oben auf der Kontaktflächenstruktur 20 (Fig. 3E) zusammenzieht. Nach Beendigung des oben beschriebenen Prozesses ist der Chip dann bereit für ein Flip-Chip-Bonden oder ein Bonden mit der Chipkontaktseite nach unten auf ein metallisiertes keramisches Trägersubstrat gemäß den verschiedenen Methoden des Standes der Technik.
  • Beide zuvor erwähnten Varianten weisen inhärente Beschränkungen und/oder Nachteile auf, die sie für eine Verwendung in den Fertigungslinien unbefriedigend erscheinen lassen.
  • Bei der Lift-off-Technik (Fig. 3AA & 3BA) ist der erste Punkt die schlechte Haftung der die Kontaktflächen bildenden Metallschichten auf dem darunterliegenden Aluminium-Kontaktfleck, da die maximale Temperatur während der Vakuumaufdampfung geringer als die Aushärtetemperatur des Resists (z.B. unter 100 ºC) sein muß. Außerdem impliziert die Lift-off-Technik die Verwendung komplexer photolithographischer Schritte (z.B. MIRP), um die negativen Profile in den Öffnungen zu erzeugen. Schließlich ist eine enorme Menge an Metall zu entfernen, da das Verhältnis zwischen der verbleibenden Metalloberfläche nach Fertigstellung der Öffnung und der Waferoberfläche extrem groß ist, etwa 98 %. Als eine Folge davon erzeugt die Lift-off-Technik Metallrückstände, von denen bekannt ist, daß sie die Ausbeute herabsetzen. Bei der Metall-Unterätztechnik (Fig. 3AB & 3BE) ist der Hauptpunkt die verbliebenen Metallrückstände, ebenfalls aufgrund der bedeutenden geätzten Menge an Metall. In diesem Fall ist das Problem im Vergleich zur Lift-off-Technik sogar noch gravierender, da die Metallschichten gut an der Oberfläche des Wafers haften.
  • Außerdem ist in beiden Varianten der sehr erwünschte Schritt einer HF-Reinigung unter Verwendung von Argon(Ar)-Ionen ein empfohlener anfänglicher Prozeßschritt, um den Kontaktwiderstand zu verbessern, da Ar&spplus;-Ionen das natürliche Oxid zurückätzen, das sich spontan auf den Teilen der Metallkontaktflecke bildet, die vor der Kontaktflächenerzeugung freigelegt sind. Bei der Metall-Unterätztechnik wird dieser HF-Reinigungsschritt vor der Aufdampfung des Metalls durchgeführt. Demzufolge wird der Beschuß mit Ar&spplus;-Ionen auf der gesamten Oberfläche des Wafers vollzogen, so daß das Risiko einer Verlagerung oder Aktivierung von Natriumionen (Na&spplus;) in der dünnen Oxidschicht besteht, welche das Gate-Dielektrikum von FETs bildet. Diese Ionen können die Menge an Ladungen in der Oxidschicht modifizieren, womit die bekannten Schwierigkeiten hinsichtlich der Schwellenspannungen von FETs einhergehen. Bei der Lift-off-Technik ist dieser HF-Reinigungsschritt aufgrund der niedrigen Temperatur, die zum Aushärten der Photoresistschicht PR erforderlich ist, überhaupt nicht möglich. Es ist bekannt, daß der Beschuß mit Ionen den Wafer auf eine Temperatur (etwa 150 ºC) erwärmt, die ein Fließen der Photoresistschicht PR bewirken würde.
  • Ein weiteres Verfahren ist in US-A-4 410 622 offenbart.
  • Daher besteht eine Hauptaufgabe der Erfindung darin, ein Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips bereitzustellen, bei dem die Menge an zu eliminierendem Metall minimiert ist, um Metallrückstände, welche die Ausbeute herabsetzen, zu vermeiden.
  • Eine weitere Aufgabe der Erfindung besteht darin, ein Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips bereitzustellen, bei dem die Verwendung komplexer photolithographischer Techniken, wie MIRP, vermieden wird.
  • Noch eine weitere Aufgabe der Erfindung besteht darin, ein Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips bereitzustellen, bei dem die Metallschichten, welche die Kontaktflächen bilden, eine ausgezeichnete Haftung an den darunterliegenden Aluminium-Kontaktflecken aufweisen.
  • Eine weitere Aufgabe der Erfindung besteht darin, ein Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips bereitzustellen, bei dem am Anfang der Fertigungsschritte ein effizienter HF-Argon-Reinigungsschritt vorgenommen werden kann, um den Kontaktwiderstand zu den darunterliegenden Aluminium-Kontaktflecken zu verbessern.
  • Gemäß dem grundlegenden Konzept der vorliegenden Erfindung wird ein Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse mit einer gewünschten Größe auf Halbleiterchips offenbart, das auf einer photolithographischen Technik basiert, mit dem die Abmessungen der Kontaktflächen reduziert werden können, um dem Fortschritt der Technologie gewachsen zu sein. Eine vorläufige metallische Kontaktfläche mit Abmessungen oder einer Ausdehnung, die größer als endgültig gewünscht ist, wird durch eine Kontaktöffnung hindurch gebildet, die einen metallischen Kontaktfleck freilegt, wobei standardmäßig eine herkömmliche dicke Maske aus Molybdän verwendet wird. Dann werden die Abmessungen oder die Ausdehnung dieser vorläufigen Kontaktfläche mittels eines standardmäßigen lithographischen Schrittes reduziert, um eine metallische Kontaktfläche mit der gewünschten Größe zu erzeugen. Als nächstes wird unter Verwendung der gleichen Maske aus Molybdän wie oben Lötmittel aufgebracht, um einen Lötkontakthügel zu bilden, der mehr als die Kontaktfläche bedeckt. Die Struktur wird aufgeschmolzen, um die Lötmittelkugel zu bilden, die den metallischen Kontaktanschluß begrenzt.
  • Gemäß einer bevorzugten Ausführungsform beinhaltet das Verfahren zur Bildung metallischer Kontaktflächen folgende Schritte:
  • a) Aufbringen mindestens einer Metallschicht auf die Struktur durch eine Maske mit Löchern, die größer als die festgelegte Ausdehnung sind, um eine vorläufige metallische Kontaktfläche in der Kontaktöffnung und in deren unmittelbarer Umgebung zu bilden;
  • b) Anordnen einer Photoresistschicht auf der Struktur und Strukturieren derselben, um eine Struktur mit der festgelegten Ausdehnung zu belassen, die bezüglich der vorläufigen Kontaktfläche justiert und über dieser angeordnet ist, wobei sie den über die festgelegte Ausdehnung hinausragenden Teil derselben freilegt;
  • c) Strukturieren der vorläufigen metallischen Kontaktfläche unter Verwendung der Struktur als In-situ-Maske und Entfernen des überschüssigen Metalls derselben, um die endgültige metallische Kontaktfläche mit der festgelegten Ausdehnung bereitzustellen; und
  • d) Entfernen der verbliebenen Photoresiststruktur.
  • Vor Schritt a) wird weiterhin gemäß dieses Verfahrens die Struktur unter Verwendung der gleichen Maske einem HF-Reinigungsschritt durch einen Beschuß mit Argonionen unterzogen.
  • Nach Schritt d) werden ebenfalls noch gemäß dieses Verfahrens die Schritte zur Bildung der metallischen Kontaktanschlüsse vervollständigt.
  • Die neuartigen Merkmale, von denen angenommen wird, daß sie für diese Erfindung charakteristisch sind, sind in den beigefügten Ansprüchen dargelegt. Jedoch werden sowohl die Erfindung selbst als auch weitere Aufgaben und Vorteile derselben am besten durch Bezugnahme auf die folgende detaillierte Beschreibung einer dargestellten bevorzugten Ausführungsform, die in Verbindung mit den begleitenden Zeichnungen zu lesen ist, verständlich.
  • In den Zeichnungen sind:
  • Fig. 1 eine teilweise geschnittene Querschnittsansicht einer herkömmlichen Halbleiterchipstruktur mit mehreren Ebenen aus Metallmaterial, die bezeichnend für einen metallischen Kontaktanschluß des C4-Typs ist,
  • Fig. 2 eine vergrößerte Querschnittsansicht des metallischen Kontaktanschlusses von Fig. 1, welche die mehrschichtige Kontaktflächenstruktur und den Lötmittelkugelaufbau genauer darstellt,
  • Fig. 3 Schnittansichten einer Halbleiterchipstruktur, die eine herkömmliche Fertigung gemäß zweier bekannter Prozeßvarianten zur Bildung des metallischen Kontaktanschlusses von Fig. 2 durchlaufen hat, und
  • Fig. 4 Ansichten der Bildung der neuartigen metallischen Kontaktfläche und des Kontaktanschlusses gemäß dem Verfahren der vorliegenden Erfindung.
  • Zwecks Illustration wird eine bevorzugte Ausführungsform des Verfahrens zur Herstellung metallischer Kontaktflächen und Kontaktanschlüsse gemäß dieser Erfindung in Verbindung mit den Fig. 4A bis 4H beschrieben.
  • Eine herkömmliche, typischerweise aus Molybdän bestehende, 100 um dicke Metallmaske, die mit Löchern mit einem Durchmesser von 100 um versehen ist, wird über dem Halbleiterwafer angeordnet und bezüglich desselben justiert. Da die Dicke für das vorliegende Verfahren kein empfindlicher Parameter ist, können dikke Molybdänmasken ohne Probleme verwendet werden. In Fig. 4A sind der obere Teil 23 der Halbleiterchipstruktur 10, der wiederum als Basis struktur verwendet wird, und die Molybdänmaske, welche das Bezugszeichen 27 trägt, gezeigt. Nachdem die Maske 27 mit dem gleichen elektrischen Potential wie die Elektrode, die den Wafer trägt, verbunden wurde, wird die Struktur einem Beschuß mit Argonionen (Ar&spplus;) unterzogen. Argonionen ätzen durch die Löcher der Maske hindurch das natürliche Oxid zurück, das sich spontan auf dem freigelegten Teil des typischerweise aus Aluminium bestehenden metallischen Kontaktflecks 18 bildet, sobald eine Kontaktöffnung durch die Passivierungsschicht 19 erzeugt wurde. Demzufolge wird der Kontaktfleck geeignet gereinigt. Da der feste Teil der Molybdänmaske 27 den Rest der Chipstruktur vor dem Ionenbeschuß schützt, wird die Anzahl an Argonionen, die in die Gateoxidschicht von darunterliegenden FETs implantiert werden, dank des sehr hohen Verhältnisses zwischen den jeweiligen Oberflächen des festen Teils und der Löcher der Maske minimiert.
  • Nach der HF-Reinigung werden die Metallschichten aufgebracht, wobei die Molybdänmaske 27 an ihrem Platz verbleibt. Vor der Deposition wird der Wafer bevorzugt auf etwa 200 ºC erwärmt, um die Haftung der Metallschichten zu verbessern. Zuerst wird die Schicht 28 aus Chrom, gefolgt von der Schicht 29 aus Kupfer (eine Chrom/Kupfer-Überlappungsschicht kann bevorzugt dazwischengefügt werden) und schließlich die Schicht 30 aus Gold in einer geeigneten Anlage, z.B. einem Modell BAK 760 von Balzers, aufgebracht. Die jeweiligen Dicken betragen 150 nm Cr, 100 nm Cr/Cu, 500 nm Cu und 100 nm Au. Die resultierende Kontaktflächenstruktur 33' weist die typische mehrschichtige Struktur und eine kreisförmige Gestalt mit einem Durchmesser von etwa 100 um auf. Der Durchmesser dieser vorläufigen Kontaktfläche 33' ist daher größer als der gewünschte Durchmesser von etwa 70 um, der letztlich für Chips mit einer ultrahohen Dichte von Kontaktanschlüssen erforderlich ist. Die Struktur in diesem Stadium des Fertigungsprozesses ist in Fig. 4B gezeigt.
  • Ein wichtiges Merkmal der Erfindung besteht darin, daß sie sowohl den HF-Reinigungsschritt als auch den nachfolgenden Depositionsschritt der Metallschicht beinhaltet, wobei diese nacheinander in der gleichen Vakuumaufdampfanlage durchgeführt werden, ohne daß die Molybdänmaske 27 herausgenommen wird.
  • Nun Fig. 4C betrachtend, wird dann eine Schicht 31 aus einem positiven Photoresist, wie AZ 1350, auf der Chipstruktur angebracht und bei 90 ºC zum Härten gebacken. Eine Maske 32 aus Chrom wird über dem Siliciumwafer angeordnet und bezüglich desselben justiert. Als nächstes wird die Photoresistschicht 31 durch die Chrommaske in einem Stepper oder Abstandsbelichtungsgerät, wie einem MTI MULTIFAB Modell, mit UV-Licht belichtet.
  • Die Photoresistschicht 31 wird in einem Entwickler, z.B. einem AZ-Entwickler, entwickelt. Die resultierende Struktur ist in Fig. 4D gezeigt. Die über der Kontaktflächenstruktur ausgebildete, verbliebene Photoresiststruktur 31 weist einen Durchmesser von etwa 70 um auf und läßt einen ringförmigen Bereich der vorläufigen Kontaktflächenstruktur an ihrem Umfang freiliegend.
  • Nun Fig. 4E betrachtend, wird die Photoresiststruktur 31 nach einem neuerlichen Aushärteschritt bei 130 ºC als In-situ-Maske verwendet, um die freiliegenden Bereiche der vorläufigen metallischen Kontaktfläche durch Naßätzen zu ätzen. Die Betriebsbedingungen für das Naßätzen werden im folgenden angegeben. Die Goldschicht wird in einer Kaliumjodid(KI)- und Jod(I&sub2;)-Lösung geätzt. Die Kupferschicht wird unter Verwendung einer Salpetersäure(HNO&sub3;)-Lösung geätzt. Die Cr/Cu-Überlappungsschicht wird in einer Mischung aus H&sub2;O, HNO&sub3; und einer Ce(SO&sub4;)&sub2;-, 2(NH&sub4;)SO&sub4;- und 2H&sub2;O-Lösung geätzt. Chrom wird mit der gleichen Lösung geätzt wie die Cr/Cu-Überlappungsschicht. Die Verwendung einer auf Cerammoniumsulfat basierenden Ätzlösung zum Ätzen des Chroms ist empfehlenswert, da diese Lösung Aluminium nicht angreift. Alternativ können die Gold- und Kupferschichten durch Königswasser (HCl + HNO&sub3;) und die Kupferschicht durch eine HNO&sub3;-Lösung eliminiert werden. Die resultierende Struktur ist in Fig. 4E gezeigt. Ein weiteres wichtiges Merkmal des Verfahrens der vorliegenden Erfindung besteht darin, daß während dieses Naßätzschrittes nur eine geringe Menge an Metall entfernt wird, da das zu eliminierende Metall für jede vorläufige metallische Kontaktfläche genau dem freigelegten Ring entspricht. Demzufolge wurden keine signifikanten Metallrückstände in diesem Stadium des Prozesses festgestellt.
  • Die verbleibenden Bereiche der Photoresistschicht 31 werden in einer NMP-Lösung abgelöst, wobei die endgültige, durch eine zusammengesetzte Cr-Cr/Cu-Cr-Au-Schicht gebildete, metallische Kontaktfläche 33 zurückbleibt, welche die gewünschte Größe mit einem Durchmesser von 70 um aufweist, wie in Fig. 4F gezeigt ist.
  • Der Kontaktanschluß kann nun mittels Standardprozeßschritten hergestellt werden, wie sie in Verbindung mit den Fig. 4G und 4H angegeben werden. Es ist jedoch zu erwähnen, daß, wie in Fig. 4G gezeigt, die Zinn-Blei-Schicht 34' durch die gleiche Molybdänmaske 27 aufgebracht wird, die bei den anfänglichen Schritten zur HF-Reinigung und Metallschichtdeposition (Fig. 4A und 4B) verwendet wurde. Nach dem Aufschmelzen des Lötmittels bildet der Lötkontakthügel 34' die Lötmittelkugel 34, wodurch der Kontaktanschluß 35, der in Fig. 4H dargestellt ist, fertiggestellt wird.
  • Das Verfahren der vorliegenden Erfindung weist im Vergleich zu den oben zitierten Varianten einige signifikante Vorteile hinsichtlich einer Eliminierung des Kontaktwiderstands sowie Schwellenspannungen von FETs auf, die aus der HF-Reinigung mit Argon resultieren. Außerdem liegen, da die Menge an zu eliminierendem Metall auf das ringförmige, überschüssige Metall (30 um breit) anstelle einer ausgedehnten und zusammenhängenden Metalloberfläche (es fehlen nur etwa 2 %) begrenzt ist, weniger Metallrückstände an der Oberfläche des Wafers und daher eine geringere Verunreinigung vor.
  • Unter Verwendung des vorliegenden Verfahrens wurden 200 mm Halbleiterwafer erzeugt, die eine Anschlußstiftkonfiguration von 50 x 50 = 2500 Kontaktflächen aufweisen, die in einer Matrix mit einem Rasterabstand von 100 um x 200 um und einem Kontaktflächendurchmesser von 70 um angeordnet sind.

Claims (9)

1. Verfahren zur Bildung metallischer Kontaktflächen (33) mit einer festgelegten Ausdehnung auf einer Struktur (23) des Typs, der ein isolierendes Substrat (17) mit einem darauf ausgebildeten metallischen Kontaktfleck (18) und einer Passivierungsschicht (19) aufweist, die mit einer Kontaktöffnung versehen ist, die einen Teil des metallischen Kontaktflecks freilegt, wobei das Verfahren durch folgende Schritte gekennzeichnet ist:
a) Aufbringen einer Metallschicht (28) auf der Struktur durch eine metallische Maske (27) mit Löchern, die größer als die festgelegte Ausdehnung sind, um eine vorläufige metallische Kontaktfläche (33') in der Kontaktöffnung und in deren unmittelbarer Umgebung zu bilden;
b) Anordnen einer Photoresistschicht (31) auf der Struktur und Strukturieren derselben, um eine Photoresiststruktur (31) mit der festgelegten Ausdehnung zu belassen, die bezüglich der vorläufigen Kontaktfläche (33') justiert und über dieser angeordnet ist, wobei sie den über die festgelegte Ausdehnung hinausragenden Teil derselben freilegt;
c) Strukturieren der vorläufigen metallischen Kontaktfläche (33') unter Verwendung der Struktur (31) als In- situ-Maske und Entfernen des überschüssigen Metalls derselben, um die endgültige metallische Kontaktfläche (33) mit der festgelegten Ausdehnung bereitzustellen; und
d) Entfernen der verbliebenen Photoresiststruktur (31).
2. Verfahren nach Anspruch 1, wobei vor dem Schritt a) und unter Verwendung der gleichen metallischen Maske (27) die Struktur einem RF-Reinigungsschritt durch einen Beschuß mit Argonionen unterzogen wird.
3. Verfahren nach Anspruch 1 oder 2, wobei die Metallschicht aus einer zusammengesetzten Schicht aus Cr(28)-Cr/Cu- Cu(29)-Au(30) besteht.
4. Verfahren nach Anspruch 1, 2 oder 3, wobei der Schritt b) zum Strukturieren folgende Schritte beinhaltet:
Anordnen einer Schicht aus einem positiven Resist auf der Struktur;
Härten der Resistschicht;
Justieren der Struktur bezüglich einer Maske (32) aus Chrom;
Belichten der Resistschicht mit UV-Licht in einem Abstandsbelichtungsgerät oder einem Stepper; und
Entwickeln der Resistschicht in einem Entwickler.
5. Verfahren nach irgendeinem der vorhergehenden Ansprüche, wobei der Schritt zum Entfernen des überschüssigen Metalls folgende Schritte beinhaltet:
Ätzen der Schicht aus Au mit einer Jod- und Kaliumjodid- Lösung;
Ätzen der Schichten aus Cu und Cr mit einer Salpetersäure- Lösung;
Ätzen der Cr/Cu-Überlappungsschicht in einer Mischung aus einer Cerammoniumsulfat-Lösung.
6. Verfahren nach Anspruch 4, wobei der Schritt zum Ätzen der Schicht aus Au oder Cu in einer Lösung aus HCl + HNO&sub3; abgeschlossen wird.
7. Verfahren zur Bildung metallischer Kontaktanschlüsse (35) mit einer festgelegten Ausdehnung auf einer Struktur (23) des Typs, der ein isolierendes Substrat (17) mit einem darauf ausgebildeten metallischen Kontaktfleck (18) und einer Passivierungsschicht (19) aufweist, die mit einer Kontaktöffnung versehen ist, die einen Teil des metallischen Kontaktflecks freilegt, wobei das Verfahren durch folgende Schritte gekennzeichnet ist:
a) Aufbringen einer Metallschicht (28) auf der Struktur durch eine metallische Maske (27) mit Löchern, die größer als die festgelegte Ausdehnung sind, um eine vorläufige metallische Kontaktfläche (33') in der Kontaktöffnung und in deren unmittelbarer Umgebung zu bilden;
b) Anordnen einer Photoresistschicht (31) auf der Struktur und Strukturieren derselben, um eine Photoresiststruktur (31) mit der festgelegten Ausdehnung zu belassen, die bezüglich der vorläufigen Kontaktfläche (33') justiert und über dieser angeordnet ist, wobei sie den über die festgelegte Ausdehnung hinausragenden Teil derselben freilegt;
c) Strukturieren der vorläufigen metallischen Kontaktfläche (33') unter Verwendung der Struktur (31) als In- situ-Maske und Entfernen des überschüssigen Metalls derselben, um die endgültige metallische Kontaktfläche (33) mit der festgelegten Ausdehnung bereitzustellen;
d) Entfernen der verbliebenen Photoresiststruktur (31).
e) Justieren der Struktur bezüglich einer metallischen Maske, die eine bezüglich der endgültigen metallischen Kontaktfläche (33) zentrierte Öffnung aufweist;
f) Aufbringen einer Blei-Zinn-Lötmittelschicht (34') über der metallischen Maske, um einen Lötkontakthügel (34') auf der endgültigen metallischen Kontaktfläche zu bilden; und
g) Aufschmelzen des Lötmittels, um eine Lötmittelkugel (34) zu bilden und dadurch den metallischen Kontaktanschluß (35) an der Kontaktflächenstelle zu erzeugen.
8. Verfahren nach Ahspruch 7, wobei die metallische Maske des Schrittes e) die gleiche wie diejenige ist, die in Schritt a) verwendet wird.
9. Verfahren nach Anspruch 7 oder 8, wobei die Metallschicht aus einer zusammengesetzten Schicht aus Cr-Cr/Cu-Cu-Au besteht.
DE69014871T 1990-07-31 1990-07-31 Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips. Expired - Fee Related DE69014871T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP90480110A EP0469216B1 (de) 1990-07-31 1990-07-31 Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips

Publications (2)

Publication Number Publication Date
DE69014871D1 DE69014871D1 (de) 1995-01-19
DE69014871T2 true DE69014871T2 (de) 1995-05-24

Family

ID=8205837

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69014871T Expired - Fee Related DE69014871T2 (de) 1990-07-31 1990-07-31 Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips.

Country Status (4)

Country Link
US (1) US5137845A (de)
EP (1) EP0469216B1 (de)
JP (1) JPH0715910B2 (de)
DE (1) DE69014871T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010106144A3 (de) * 2009-03-19 2010-11-18 Forschungsverbund Berlin E.V. Verfahren zur herstellung einer metallisierung mit zwei mehrfach alternierenden metallisierungsschichten für mindestens ein kontaktpad und halbleiterwafer mit dieser metallisierung für mindestens ein kontaktpad

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4225138A1 (de) * 1992-07-30 1994-02-03 Daimler Benz Ag Multichipmodul und Verfahren zu dessen Herstellung
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
US5367195A (en) * 1993-01-08 1994-11-22 International Business Machines Corporation Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal
US5366140A (en) * 1993-09-30 1994-11-22 Minnesota Mining And Manufacturing Company Patterned array of uniform metal microbeads
US5384283A (en) * 1993-12-10 1995-01-24 International Business Machines Corporation Resist protection of ball limiting metal during etch process
US5466540A (en) * 1994-02-14 1995-11-14 Ceridian Corporation Mark of an electronic component lid
US5665639A (en) * 1994-02-23 1997-09-09 Cypress Semiconductor Corp. Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal
US5470787A (en) * 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
US5540377A (en) * 1994-07-15 1996-07-30 Ito; Carl T. Solder ball placement machine
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JP2792532B2 (ja) 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
US5605856A (en) * 1995-03-14 1997-02-25 University Of North Carolina Method for designing an electronic integrated circuit with optical inputs and outputs
JPH08321486A (ja) * 1995-05-24 1996-12-03 Sony Corp 金属膜のパターン形成方法
US5710695A (en) * 1995-11-07 1998-01-20 Vlsi Technology, Inc. Leadframe ball grid array package
US5847455A (en) * 1995-11-07 1998-12-08 Vlsi Technology, Inc. Molded leadframe ball grid array
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
US5851911A (en) 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
JP3385604B2 (ja) * 1996-05-08 2003-03-10 ソニー株式会社 はんだバンプの形成方法
JP3413020B2 (ja) * 1996-07-17 2003-06-03 株式会社東芝 半導体装置の製造方法
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
US5902686A (en) * 1996-11-21 1999-05-11 Mcnc Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
US5946590A (en) * 1996-12-10 1999-08-31 Citizen Watch Co., Ltd. Method for making bumps
US6097098A (en) * 1997-02-14 2000-08-01 Micron Technology, Inc. Die interconnections using intermediate connection elements secured to the die face
US7654432B2 (en) 1997-05-27 2010-02-02 Wstp, Llc Forming solder balls on substrates
US7007833B2 (en) * 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US7288471B2 (en) * 1997-05-27 2007-10-30 Mackay John Bumping electronic components using transfer substrates
US7819301B2 (en) * 1997-05-27 2010-10-26 Wstp, Llc Bumping electronic components using transfer substrates
US6293456B1 (en) 1997-05-27 2001-09-25 Spheretek, Llc Methods for forming solder balls on substrates
US5988487A (en) * 1997-05-27 1999-11-23 Fujitsu Limited Captured-cell solder printing and reflow methods
US6609652B2 (en) 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
US5891756A (en) * 1997-06-27 1999-04-06 Delco Electronics Corporation Process for converting a wire bond pad to a flip chip solder bump pad and pad formed thereby
US6337522B1 (en) * 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
US6297559B1 (en) 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6120885A (en) * 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
TW396462B (en) 1998-12-17 2000-07-01 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
SG82590A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips and via-fill
TW522536B (en) 1998-12-17 2003-03-01 Wen-Chiang Lin Bumpless flip chip assembly with strips-in-via and plating
US6232212B1 (en) * 1999-02-23 2001-05-15 Lucent Technologies Flip chip bump bonding
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
JP3606769B2 (ja) 1999-07-13 2005-01-05 新光電気工業株式会社 半導体装置
US6861345B2 (en) * 1999-08-27 2005-03-01 Micron Technology, Inc. Method of disposing conductive bumps onto a semiconductor device
US6570251B1 (en) 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
US6293457B1 (en) * 2000-06-08 2001-09-25 International Business Machines Corporation Integrated method for etching of BLM titanium-tungsten alloys for CMOS devices with copper metallization
US6258705B1 (en) 2000-08-21 2001-07-10 Siliconeware Precision Industries Co., Ltd. Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6692629B1 (en) 2000-09-07 2004-02-17 Siliconware Precision Industries Co., Ltd. Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
TW456008B (en) 2000-09-28 2001-09-21 Siliconware Precision Industries Co Ltd Flip chip packaging process with no-flow underfill method
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6878642B1 (en) * 2000-10-06 2005-04-12 Taiwan Semiconductor Manufacturing Company Method to improve passivation openings by reflow of photoresist to eliminate tape residue
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US7319265B1 (en) 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6908788B1 (en) 2000-10-13 2005-06-21 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using a metal base
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US7075186B1 (en) 2000-10-13 2006-07-11 Bridge Semiconductor Corporation Semiconductor chip assembly with interlocked contact terminal
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US7264991B1 (en) 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
US6984576B1 (en) 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US7414319B2 (en) * 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US7071089B1 (en) 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US7129113B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US7262082B1 (en) 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US7129575B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
US6949408B1 (en) 2000-10-13 2005-09-27 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US6489229B1 (en) 2001-09-07 2002-12-03 Motorola, Inc. Method of forming a semiconductor device having conductive bumps without using gold
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US6740427B2 (en) 2001-09-21 2004-05-25 Intel Corporation Thermo-mechanically robust C4 ball-limiting metallurgy to prevent failure due to die-package interaction and method of making same
US6853076B2 (en) * 2001-09-21 2005-02-08 Intel Corporation Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6593224B1 (en) 2002-03-05 2003-07-15 Bridge Semiconductor Corporation Method of manufacturing a multilayer interconnect substrate
JP3693057B2 (ja) * 2003-07-04 2005-09-07 セイコーエプソン株式会社 半導体装置の製造方法
DE10333465B4 (de) * 2003-07-22 2008-07-24 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchip, Verfahren zur Herstellung desselben sowie Verfahren zur Herstellung eines Halbleiterwafers mit Kontaktflecken
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
KR100510543B1 (ko) * 2003-08-21 2005-08-26 삼성전자주식회사 표면 결함이 제거된 범프 형성 방법
KR100659527B1 (ko) * 2003-10-22 2006-12-20 삼성전자주식회사 3차원 범프 하부 금속층을 갖는 플립 칩 본딩용 반도체칩과 그 실장 구조
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US8067837B2 (en) * 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US6977213B1 (en) * 2004-08-27 2005-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. IC chip solder bump structure and method of manufacturing same
US7446419B1 (en) 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
TWI246733B (en) * 2005-05-04 2006-01-01 Siliconware Precision Industries Co Ltd Fabrication method of under bump metallurgy structure
US20070102815A1 (en) * 2005-11-08 2007-05-10 Kaufmann Matthew V Bumping process with self-aligned A1-cap and the elimination of 2nd passivation layer
DE102006001254B4 (de) * 2005-11-30 2015-03-19 Globalfoundries Inc. Verfahren zur Herstellung von Lotkugeln mit einer stabilen Oxidschicht durch Steuern der Aufschmelzumgebung
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US7494843B1 (en) 2006-12-26 2009-02-24 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding
US20090051079A1 (en) * 2007-08-22 2009-02-26 Ronan Jeffrey J Roofing components having vacuum-formed thermoset materials and related manufacturing methods
US9093385B2 (en) * 2013-05-28 2015-07-28 Infineon Technologies Ag Method for processing a semiconductor workpiece with metallization
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
US9806046B2 (en) * 2014-03-13 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and manufacturing method
CN104465426B (zh) * 2014-12-25 2018-04-27 颀中科技（苏州）有限公司 凸块的制作方法
US9859213B2 (en) * 2015-12-07 2018-01-02 Dyi-chung Hu Metal via structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4113578A (en) * 1973-05-31 1978-09-12 Honeywell Inc. Microcircuit device metallization
US4293637A (en) * 1977-05-31 1981-10-06 Matsushita Electric Industrial Co., Ltd. Method of making metal electrode of semiconductor device
US4427715A (en) * 1978-07-03 1984-01-24 National Semiconductor Corporation Method of forming expanded pad structure
US4410622A (en) * 1978-12-29 1983-10-18 International Business Machines Corporation Forming interconnections for multilevel interconnection metallurgy systems
JPS5649543A (en) * 1979-09-28 1981-05-06 Hitachi Ltd Method for forming solder bump
US4434434A (en) * 1981-03-30 1984-02-28 International Business Machines Corporation Solder mound formation on substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010106144A3 (de) * 2009-03-19 2010-11-18 Forschungsverbund Berlin E.V. Verfahren zur herstellung einer metallisierung mit zwei mehrfach alternierenden metallisierungsschichten für mindestens ein kontaktpad und halbleiterwafer mit dieser metallisierung für mindestens ein kontaktpad
US8648466B2 (en) 2009-03-19 2014-02-11 Forschungsverbund Berlin E.V. Method for producing a metallization having two multiple alternating metallization layers for at least one contact pad and semiconductor wafer having said metallization for at least one contact pad

Also Published As

Publication number Publication date
JPH0715910B2 (ja) 1995-02-22
US5137845A (en) 1992-08-11
DE69014871D1 (de) 1995-01-19
JPH05218043A (ja) 1993-08-27
EP0469216A1 (de) 1992-02-05
EP0469216B1 (de) 1994-12-07

Similar Documents

Publication Publication Date Title
DE69014871T2 (de) Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips.
DE69512991T2 (de) Löthocker-herstellungsverfahren
DE19581952B4 (de) Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
DE69111890T2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte.
DE69229661T2 (de) Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
DE3030653C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE3817600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE68906615T2 (de) Lift-off-Prozess für Metallanschlüsse.
DE4403916C2 (de) Verfahren zur Herstellung einer Halbleiterchip-Kontaktstelle
DE69133409T2 (de) Verfahren zur Herstellung von Mehrschichtstrukturen
DE10250636A1 (de) Übertragungsverkapselung auf Waferebene
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE2512086A1 (de) Verfahren zur herstellung freitragender, duenner metallstrukturen
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE4418163B4 (de) Verfahren zur Herstellung von mikromechanischen Strukturen
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
EP0308816A1 (de) Verfahren zum Herstellen von Anschlusskontakten für Dünnfilm-Magnetköpfe
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE2615758A1 (de) Verfahren zur herstellung einer anordnung fuer das packen monolithisch integrierter schaltungen
DE19501693C2 (de) Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee