CN105390546A - 半导体器件和制造半导体器件的方法 - Google Patents

半导体器件和制造半导体器件的方法 Download PDF

Info

Publication number
CN105390546A
CN105390546A CN201510518647.8A CN201510518647A CN105390546A CN 105390546 A CN105390546 A CN 105390546A CN 201510518647 A CN201510518647 A CN 201510518647A CN 105390546 A CN105390546 A CN 105390546A
Authority
CN
China
Prior art keywords
dielectric film
film
recess
substrate
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510518647.8A
Other languages
English (en)
Inventor
满生彰
中山知士
清水繁明
奥秋广幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN105390546A publication Critical patent/CN105390546A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本发明涉及半导体器件和制造半导体器件的方法。抑制了凹部附近的电场集中。栅极绝缘膜设置在其中具有漏极区和第一凹部的衬底上。第一凹部位于栅极绝缘膜和漏极区之间，并且被绝缘膜填充。绝缘膜在其接近栅极绝缘膜的一侧具有第二凹部。在漏极区接近栅极绝缘膜的一侧，由第一凹部的内侧面和衬底的表面限定的角被倒圆。

Description

半导体器件和制造半导体器件的方法
相关申请的交叉引用
包括说明书、附图和摘要的2014年8月21日提交的日本专利申请No.2014-168213的公开的全部内容以引用方式并入本文中。
技术领域
本发明涉及半导体器件和制造半导体器件的方法。例如，本发明是可应用于功率晶体管的技术。
背景技术
在某些半导体器件中，多个晶体管设置在半导体衬底上。在这种情况下，可使用浅沟槽隔离(STI)将这些晶体管相互电隔离。
日本未经审查的专利申请公开No.2005-19703(JP-A-2005-19703)描述了一种示例性STI。在JP-A-2005-19703中，首先，在硅衬底的表面上形成凹部。随后，用绝缘膜填充凹部。随后，蚀刻硅衬底的表面。这允许绝缘膜的顶部位于高于硅衬底的表面。随后，通过热氧化在硅衬底的表面上形成氧化物膜。随后，去除氧化物膜。随后，通过热氧化在硅衬底的表面上形成栅极绝缘膜。JP-A-2005-19703描述了在除了其它区域外的绝缘膜(凹部)附近，氧浓度较高。JP-A-2005-19703还描述了在除了其它区域外的凹部附近，栅极绝缘膜具有较大厚度。
发明内容
可在为了STI而设置的凹部附近，设置栅电极和栅极绝缘膜。此外，可在凹部附近施加高电压。在这种情况下，必须抑制凹部附近出现电场集中。根据本说明书的描述和附图，将清楚其它问题和新颖特征。
根据本发明的一个实施例，提供了一种半导体器件，所述半导体器件包括衬底和第一晶体管。所述第一晶体管包括栅极绝缘膜。所述晶体管进一步包括第一杂质区，所述第一杂质区将成为漏极和源极中的一个。所述衬底在其内具有第一凹部。所述第一凹部位于所述栅极绝缘膜和所述第一杂质区之间。在第一凹部的接近栅极绝缘膜的一侧，由第一凹部的内侧面和衬底的表面限定的第一角被倒圆。
根据这个实施例，抑制了凹部附近的电场集中。
附图说明
图1是示出根据第一实施例的用于半导体器件的晶体管的构造的平面图。
图2是图1中沿着A-A'的剖视图。
图3A和图3B均是图2中示出的凹部的放大视图。
图4A和图4B均是图2中示出的另一个凹部的放大视图。
图5示出图2的修改形式。
图6是示出制造图3中示出的半导体器件的方法的剖视图。
图7是示出制造图3中示出的半导体器件的方法的剖视图。
图8是示出制造图3中示出的半导体器件的方法的剖视图。
图9是示出制造图3中示出的半导体器件的方法的剖视图。
图10是示出制造图3中示出的半导体器件的方法的剖视图。
图11是示出制造图3中示出的半导体器件的方法的剖视图。
图12是示出制造图3中示出的半导体器件的方法的剖视图。
图13是示出制造图3中示出的半导体器件的方法的剖视图。
图14是示出制造图3中示出的半导体器件的方法的剖视图。
图15是示出根据比较例的制造半导体器件的方法的剖视图。
图16是示出根据比较例的制造半导体器件的方法的剖视图。
图17是示出根据比较例的制造半导体器件的方法的剖视图。
图18是示出根据比较例的制造半导体器件的方法的剖视图。
图19是示出根据比较例的制造半导体器件的方法的剖视图。
图20示出图6至图14中示出的方法的修改形式。
图21示出图6至图14中示出的方法的修改形式。
图22示出图6至图14中示出的方法的修改形式。
图23示出图6至图14中示出的方法的修改形式。
图24示出图6至图14中示出的方法的修改形式。
图25示出图6至图14中示出的方法的修改形式。
图26是示出根据第二实施例的半导体器件的构造的平面图。
图27是示出晶体管的构造的剖视图。
图28是示出晶体管的构造的平面图。
图29是示出制造图27中示出的半导体器件的方法的剖视图。
图30是示出制造图27中示出的半导体器件的方法的剖视图。
图31是示出制造图27中示出的半导体器件的方法的剖视图。
图32是示出制造图27中示出的半导体器件的方法的剖视图。
图33是示出制造图27中示出的半导体器件的方法的剖视图。
图34是示出制造图27中示出的半导体器件的方法的剖视图。
图35是示出制造图27中示出的半导体器件的方法的剖视图。
图36是示出制造图27中示出的半导体器件的方法的剖视图。
图37是示出制造图27中示出的半导体器件的方法的剖视图。
图38是示出制造图27中示出的半导体器件的方法的剖视图。
图39是示出制造图27中示出的半导体器件的方法的剖视图。
具体实施方式
下文中，参照附图描述本发明的一些实施例。在所有附图中，用类似的标号代表类似的组件，酌情省略重复的描述。
第一实施例
图1是示出根据第一实施例的用于半导体器件的晶体管TR1的构造的平面图。图2是图1中沿着A-A'的剖视图。如图2中所示，使用衬底SUB形成晶体管TR1。具体地讲，衬底SUB具有阱WL1。使用阱WL1形成晶体管TR1。如图2中所示，晶体管TR1包括栅电极GE1、栅极绝缘膜GI1、漏极区DR1(第一杂质区)、源极区SR1(第二杂质区)、轻掺杂漏极(LDD)区LD1、轻掺杂源极(LDS)区LS1和侧壁SW1。
参照图1描述晶体管TR1的平面布局。在晶体管TR1中，漏极(漏极区DR1)、栅电极GE1和源极(源极区SR1)依此次序布置在第一方向(X1方向)上。漏极区DR1、栅电极GE1和源极区SR1中的每个在与第一方向(X1方向)垂直的第二方向(Y1方向)上延伸。
衬底SUB具有隔离区IR。如随后参照图2详细描述的，隔离区IR由填充在衬底SUB的凹部REC(图2)中的绝缘膜DF(图2)构成。换句话讲，通过STI形成隔离区IR。如图1中所示，在平面图中，漏极区DR1和源极区SR1中的每个被隔离区IR包围。在这个构造中，如随后参照图2详细描述的，在漏极区DR1和栅电极GE1之间设置凹部RD(隔离区IR)。同样地，在源极区SR1和栅电极GE1之间设置凹部RS(隔离区IR)。
如图1中所示，漏极区DR1具有多个接触件CT1。接触件CT1布置在第二方向(Y1方向)上。源极区SR1还具有多个接触件CT1。这些接触件CT1还布置在第二方向(Y1方向)上。
如图1中所示，在平面图中，LDD区LD1在内部包括漏极区DR1。同样地，在平面图中，LDS区LS1在内部包括源极区SR1。另外，在平面图中，LDD区LD1在源极区SR1附近的一侧的侧面在栅电极GE1内。同样地，在平面图中，LDS区LS1在漏极区DR1附近的一侧的侧面在栅电极GE1内。
现在，参照图2描述晶体管TR1的剖面结构。如图2中所示，阱WL1具有LDD区LD1和LDS区LS1。LDD区LD1在其内具有漏极区DR1。LDS区LS1在其内具有源极区SR1。栅极绝缘膜GI1设置在LDD区LD1和LDS区LS1之间。凹部RD(第一凹部)位于漏极区DR1和栅极绝缘膜GI1之间。凹部RS(第三凹部)位于源极区SR1和栅极绝缘膜GI1之间。
LDD区LD1和LDS区LS1中的每个具有与阱WL1的导电类型相反的导电类型。漏极区DR1比LDD区LD1浅，并且具有比LDD区LD1的杂质浓度高的杂质浓度。同样地，源极区SR1比LDS区LS1浅，并且具有比LDS区LS1的杂质浓度高的杂质浓度。
凹部RD被绝缘膜DF(第一绝缘膜)填充。同样地，凹部RS被绝缘膜DF(第二绝缘膜)填充。绝缘膜DF是例如氧化硅膜。在图2中示出的示例性情况下，凹部RD中的绝缘膜DF和凹部RS中的绝缘膜DF与栅极绝缘膜GI1形成一体。凹部RD中的绝缘膜DF在其与栅极绝缘膜GI1接近的一侧的区域中具有凹部RD1(第二凹部)。同样地，凹部RS中的绝缘膜DF在其与栅极绝缘膜GI1接近的一侧的区域中具有凹部RS1(第四凹部)。凹部RD1和凹部RS1中的每个被栅电极GE1的部分填充。
栅电极GE1位于衬底SUB上方。此外，侧壁SW1设置在栅电极GE1的各侧面上。例如，栅电极GE1由多晶硅形成。例如，侧壁SW1由氧化硅膜或氮化硅膜形成。
晶体管TR1被绝缘层IL覆盖。接触件CT1被掩埋在绝缘层IL中。在接近漏极区DR1的一侧的各接触件CT1耦合到漏极区DR1。在接近源极区SR1的一侧的各接触件CT1耦合到源极区SR1。
图3A是图2中示出的凹部RD的放大视图。图3B是图3A中的部分α的放大视图。如图3A中所示，通过凹部RD的内侧面和衬底SUB的表面限定的角(角CR1)位于凹部RD接近栅极绝缘膜GI1的一侧。如图3B中所示，角CR1被倒圆。因此，抑制了角CR1处的电场集中。
详细地，如图3A中所示，衬底SUB的表面位于除了角CR1之外的一条直线(第一直线)上。同样地，凹部RD接近栅极绝缘膜GI1的一侧的内侧面位于除了角CR1之外的一条直线(第二直线)上。在这种情况下，角CR1位于由第一直线和第二直线限定的角内。通过第一直线和第二直线限定的角是例如90度至120度。
此外，如图3A中所示，栅极绝缘膜GI1与绝缘膜DF形成一体。构成栅极绝缘膜GI1和绝缘膜DF的绝缘膜沿着角CR1设置在凹部RD接近栅极绝缘膜GI1的一侧。以这种方式，绝缘膜沿着角CR1部分设置在凹部RD1的内侧面上。
凹部RD的深度(在图3A中，漏极区DR1的顶部和凹部RD的底部在衬底SUB厚度方向上的距离)是例如200nm至400nm。此外，通过第一直线(沿着衬底SUB表面的直线)和第二直线(沿着凹部RD内侧面的直线)限定的角是例如90度至120度，如上所述。当凹部RD的深度和角度均为如上所述时，角CR1被倒圆，使得曲率半径的最小值是例如10nm至200nm。
图4A是图2中示出的凹部RS的放大视图。图4B是图4A中的部分β的放大视图。如图4A中所示，由凹部RS的内侧面和衬底SUB的表面限定的角(角CR2)位于凹部RS接近栅极绝缘膜GI1的一侧。如图4B中所示，角CR2被倒圆。因此，抑制了角CR2处的电场集中。
详细地，如图4A中所示，衬底SUB的表面位于除了角CR2之外的一条直线(第三直线)上。同样地，凹部RS接近栅极绝缘膜GI1的一侧的内侧面位于除了角CR2之外的一条直线(第四直线)上。在这种情况下，角CR2位于由第三直线和第四直线限定的角内。由第三直线和第四直线限定的角是例如90度至120度。
此外，如图4A中所示，栅极绝缘膜GI1与绝缘膜DF形成一体。构成栅极绝缘膜GI1和绝缘膜DF的绝缘膜沿着角CR2设置在凹部RS接近栅极绝缘膜GI1的一侧。以这种方式，绝缘膜沿着角CR2部分设置在凹部RS1的内侧面上。
凹部RS的深度(在图4A中，源极区SR1的顶部和凹部RS的底部在衬底SUB厚度方向上的距离)是例如200nm至400nm。此外，由第三直线(沿着衬底SUB表面的直线)和第四直线(沿着凹部RS内侧面的直线)限定的角是例如90度至120度，如上所述。当凹部RS的深度和角度均为如上所述时，角CR2被倒圆，使得曲率半径的最小值是例如10nm至200nm。
图5示出图2的修改形式。在一些情况下，不需要源极区SR1和阱WL1之间的部分具有高耐压。在这种情况下，如图5中所示，可不设置LDS区LS1(图2)和凹部RS(图2)。在图5中示出的示例性情况下，栅极绝缘膜GI1接近漏极区DR1的一侧的端部达到漏极区DR1。
图6至图14是示出制造图3A和图3B中示出的半导体器件的方法的剖视图。首先，如图2中所示，阱WL1形成在衬底SUB中。随后，LDD区LD1和LDS区LS1形成在阱WL1中。
随后，如图6中所示，氧化物膜OX1(例如，氧化硅膜)、氮化物膜NT1(例如，氮化硅膜)(第一绝缘膜)、抗反射涂层ARC和掩蔽膜MK1依此次序堆叠在衬底SUB上。随后，通过光刻，在掩蔽膜MK1中形成开口OP1。
随后，如图7中所示，用掩蔽膜MK1作为掩膜，蚀刻氮化物膜NT1、氧化物膜OX1和衬底SUB。因此，通过氮化物膜NT1和氧化物膜OX1形成开口OP2。此外，通过开口OP2在衬底SUB中形成凹部RD。随后，去除掩蔽膜MK1和抗反射涂层ARC。
随后，如图8中所示，在衬底SUB和氮化物膜NT1上形成绝缘膜DF(例如，氧化硅膜)(第二绝缘膜)。以这种方式。用绝缘膜DF填充凹部RD和开口OP2。另外，绝缘膜DF设置在氮化物膜NT1上。通过例如化学气相沉积(CVD)形成绝缘膜DF。
随后，如图9中所示，去除绝缘膜DF的表面部分。因此，去除氮化物膜NT1上的绝缘膜DF。通过例如化学机械抛光(CMP)去除绝缘膜DF。
随后，如图10中所示，进一步去除绝缘膜DF的表面部分。这允许绝缘膜DF的顶部低于氮化物膜NT1的顶部。此外，在图10中示出的示例性情况下，绝缘膜DF的顶部高于衬底SUB的表面。通过例如湿蚀刻去除绝缘膜DF。
随后，如图11中所示，在绝缘膜DF和氮化物膜NT1上形成氮化物膜NT2(例如，氮化硅膜)(第三绝缘膜)。在这种情况下，如图11中所示，氮化物膜NT2在与凹部RD重叠的区域中具有凹部RE1。这是因为，绝缘膜DF的顶部低于氮化物膜NT1的顶部。这导致绝缘膜DF的顶部和氮化物膜NT1的顶部之间有高度差。这种高度差造成在氮化物膜NT2的顶部上形成凹部RE1。凹部RE1具有例如10nm至100nm的深度。
随后，如图12中所示，在氮化物膜NT2上形成掩蔽膜MK2。在这种情况下，在平面图中，掩蔽膜MK2覆盖在内部包含凹部RE1的一部分的区域(第一区域RG1)。换句话讲，在平面图中，掩蔽膜MK2没有覆盖在内部包含凹部RE1的剩余部分的区域(第二区域RG2)。在这种情况下，第二区域RG2是在后续步骤中形成栅极绝缘膜GI1(图3)的区域。
随后，如图13中所示，用掩蔽膜MK2作为掩膜，蚀刻氮化物膜NT2、氮化物膜NT1、氧化物膜OX1和绝缘膜DF。因此，从第二区域RG2去除氮化物膜NT2、氮化物膜NT1和氧化物膜OX1。另外，在第二区域RG2中，绝缘膜DF的顶部位于凹部RD的上端之下。在这种情况下，从第二区域RG2去除衬底SUB的一部分。另外，如随后详细描述的，由凹部RD的内侧面和衬底SUB的表面限定的角(角CR1)在第二区域RG2中被倒圆。随后，去除掩蔽膜MK2。
现在，描述角CR1被倒圆的原因。如图12中所示，氮化物膜NT2的顶部具有因凹部RE1造成的高度差。在图12和图13中示出的示例性情况下，蚀刻基本上在任何区域中在衬底SUB厚度方向上均匀地进行。在这种情况下，氮化物膜NT2的高度差的构造被转移到衬底SUB的表面上。因此，角CR1被倒圆。
随后，如图14中所示，在氮化物膜NT2留在第一区域RG1中时，例如，通过热氧化，在第二区域RG2中的衬底SUB上形成氧化物膜OX2。氧化物膜OX2将是栅极绝缘膜GI1。在这种情况下，在凹部RD中的绝缘膜DF中，形成在其侧面上具有氧化物膜OX2(栅极绝缘膜GI2)的凹部(凹部RD1)。随后，形成栅电极GE1和侧壁SW1。因此，制造图3中示出的半导体器件。
图15至图19是示出根据比较例的制造半导体器件的方法的剖视图。除了下面几点之外，比较例与第一实施例类似。在比较例中，如第一实施例中一样执行图6至图9中示出的步骤。
随后，如图15中所示，去除氮化物膜NT1(图9)。绝缘膜DF的顶部因此位于高于氧化物膜OX1(衬底SUB)的顶部。
随后，如图16中所示，氮化物膜NT2形成在氧化物膜OX1(衬底SUB)和绝缘膜DF上。在这种情况下，如图16中所示，氮化物膜NT2的顶部具有凹部RD上方的凸形部分CON。这是因为，绝缘膜DF的顶部低于氧化物膜OX1(衬底SUB)的顶部。这导致了绝缘膜DF的顶部和氧化物膜OX1(衬底SUB)的顶部之间的高度差。这种高度差造成在氮化物膜NT2的顶部上形成凸形部分CON。
随后，如图17中所示，在氮化物膜NT2上形成掩蔽膜MK2。在这种情况下，在平面图中，掩蔽膜MK2覆盖在内部包含凸形部分CON的一部分的区域(第一区域RG1)。换句话讲，在平面图中，掩蔽膜MK2没有覆盖在内部包含凸形部分CON的剩余部分的区域(第二区域RG2)。在这种情况下，第二区域RG2是在后续步骤中形成栅极绝缘膜GI1(图3)的区域。
随后，如图18中所示，用掩蔽膜MK2作为掩膜，蚀刻氮化物膜NT2、氧化物膜OX1和绝缘膜DF。因此，从第二区域RG2去除氮化物膜NT2和氧化物膜OX1。此外，在第二区域RG2中，绝缘膜DF的顶部位于凹部RD的上端之下。在这种情况下，从第二区域RG2去除衬底SUB的一部分。另外，如随后详细描述的，由凹部RD的内侧面和衬底SUB的表面限定的角(角CR1)在第二区域RG2中具有突出部PRO。突出部PRO从衬底SUB的表面向上突出。随后，去除掩蔽膜MK2。
现在，描述形成突出部PRO的原因。如图17中所示，氮化物膜NT2的顶部具有因凸形部分CON造成的高度差。在图17和图18中示出的示例性情况下，蚀刻基本上在任何区域中在衬底SUB厚度方向上均匀地进行。如图17中所示，氮化物膜NT2在具有高度差的区域中具有比其它区域中更大的厚度(衬底SUB的厚度方向上的厚度)。在这种情况下，具有高度差的区域被缓慢蚀刻并且比其它区域晚到达衬底SUB。这导致，对于具有高度差的区域和其它区域而言，衬底SUB被蚀刻量存在差异。结果，形成突出部PRO。
随后，如图19中所示，在氮化物膜NT2留在第一区域RG1中时，例如，通过热氧化，在第二区域RG2中的衬底SUB上形成氧化物膜OX2。氧化物膜OX2将是栅极绝缘膜GI1。在这种情况下，突出部PRO保留在衬底SUB上。此突出部PRO会造成电场集中。
现在，将第一实施例(图6至图14)与比较例(图15至图19)进行比较。在第一实施例中，如图11中所示，氮化物膜NT2的顶部在凹部RD上方具有凹部RE1。如上所述，由于凹部RE1(图13)，由凹部RD的内侧面和衬底SUB的表面限定的角(角CR1)被倒圆。相比之下，在比较例中，如图16中所示，氮化物膜NT2的顶部具有在凹部RD上的凸形部分CON。如上所述，由于凸形部分CON(图18)，导致角CR1具有突出部PRO。根据这个比较清楚的是，根据氮化物膜NT2的顶部形状，确定角CR1是被倒圆还是具有突出部PRO。
如上所述，第一实施例中的角CR1被倒圆，如图13中所示。这使得可以抑制在角CR1处的电场集中。相比之下，比较例中的角CR1具有突出部PRO，如图18中所示。在比较例中，突出部PRO可因此造成电场集中。根据这个比较清楚的是，相比于比较例中，在第一实施例中，在角CR1处的电场集中可得到进一步抑制。
如上所述，根据第一实施例，由凹部RD的内侧面和衬底SUB的表面限定的角(角CR1)被倒圆。这使得可以有效抑制对应于角CR1的电场集中。
图20至图25示出图6至图14中示出的方法的修改形式。除了下面几点之外，这个修改形式与第一实施例类似。在这个修改形式中，如第一实施例中一样，执行图6至图9中示出的步骤。
随后，如图20中所示，进一步去除绝缘膜DF的表面部分。这允许绝缘膜DF的顶部低于凹部RD的上端。例如，通过湿蚀刻去除绝缘膜DF。
随后，如图21中所示，去除氮化物膜NT1(图20)。
随后，如图22中所示，在氧化物膜OX1(衬底SUB)和绝缘膜DF上，形成氮化物膜NT2(第三绝缘膜)。在这种情况下，如图22中所示，氮化物膜NT2在与凹部RD重叠的区域中具有凹部RE1。这是因为，绝缘膜DF的顶部低于氧化物膜OX1(衬底SUB)的顶部。这导致绝缘膜DF的顶部和氧化物膜OX1(衬底SUB)的顶部之间存在高度差。这种高度差造成在氮化物膜NT2的顶部上形成凹部RE1。
随后，如图23中所示，在氮化物膜NT2上形成掩蔽膜MK2。在这种情况下，在平面图中，掩蔽膜MK2覆盖在内部包含凹部RE1的一部分的区域(第一区域RG1)。换句话讲，在平面图中，掩蔽膜MK2没有覆盖在内部包含凹部RE1的剩余部分的区域(第二区域RG2)。在这种情况下，第二区域RG2是在后续步骤中形成栅极绝缘膜GI1(图3)的区域。
随后，如图24中所示，用掩蔽膜MK2作为掩膜，蚀刻氮化物膜NT2、氧化物膜OX1和绝缘膜DF。因此，从第二区域RG2去除氮化物膜NT2和氧化物膜OX1。此外，在第二区域RG2中，绝缘膜DF的顶部位于凹部RD的上端之下。在这种情况下，从第二区域RG2去除衬底SUB的一部分。另外，如第一实施例(例如，图13)中一样，由凹部RD的内侧面和衬底SUB的表面限定的角(角CR1)在第二区域RG2中被倒圆。随后，去除掩蔽膜MK2。
随后，如图25中所示，在氮化物膜NT2留在第一区域RG1中时，例如，通过热氧化，在第二区域RG2中的衬底SUB上形成氧化物膜OX2。氧化物膜OX2将是栅极绝缘膜GI1。在这种情况下，在凹部RD中的绝缘膜DF中，形成在其侧面上具有氧化物膜OX2(栅极绝缘膜GI2)的凹部(凹部RD1)。
在这个修改形式中，如第一实施例中一样，通过凹部RD的内侧面和衬底SUB的表面限定的角(角CR1)被倒圆。这使得可以有效抑制对应于角CR1的电场集中。
第二实施例
图26是示出根据第二实施例的半导体器件的构造的平面图。根据除了下面的几点之外，根据第二实施例的半导体器件具有与第一实施例的半导体器件类似的构造。
在图26中示出的示例性情况下，半导体器件是液晶显示(LCD)驱动器。详细地，如图26中所示，半导体器件具有在同一衬底SUB上的模拟区ANR和数字区DGR。衬底SUB是半导体衬底，例如，硅衬底或绝缘体上硅(SOI)衬底。衬底SUB具有矩形的平面形状。模拟区ANR和数字区DGR在此矩形的纵向方向上彼此相对。半导体器件的平面布局不限于图26中示出的示例性情况。
模拟区ANR包含模拟电路ANC(第一电路)。数字区DGR包含数字电路DGC(第二电路)。模拟电路ANC具有是第一电压的电源电位。数字电路DGC具有是第二电压的电源电位。第二电压低于第一电压。例如，第一电压是大约10V，第二电压是大约1V。例如，模拟电路ANC产生用于驱动LCD的电压。例如，数字电路DGC是逻辑电路。
图27是示出晶体管TR1和TR2中的每个的构造的剖视图。图28是示出晶体管TR2的构造的平面图。图27中示出的模拟区ANR对应于图2。图27中示出的数字区DGR对应于图28中沿着B-B'的剖面。
在第二实施例中，晶体管TR1构成图26中示出的模拟电路ANC。晶体管TR2构成图26中示出的数字电路DGC。如图27中所示，使用同一衬底SUB形成晶体管TR1和晶体管TR2。根据第二实施例的晶体管TR1具有与根据第一实施例的晶体管TR1的构造类似的构造。
如图27中所示，衬底SUB在数字区DGR中具有阱WL2。使用阱WL2形成晶体管TR2。晶体管TR2包括栅电极GE2、栅极绝缘膜GI2、漏极区DR2、源极区SR2、LDD区LD2、LDS区LS2和侧壁SW2。
参照图28描述晶体管TR2的平面布局。在晶体管TR2中，漏极(漏极区DR2)、栅电极GE2和源极(源极区SR2)依此次序布置在第三方向(X2方向)上。漏极区DR2、栅电极GE2和源极区SR2中的每个在与第三方向垂直的第四方向(Y2方向)上延伸。第三方向(X2方向)和第四方向(Y2方向)可分别与第一方向(X1方向)和第二方向(Y1方向)(图1)相同或不同。
如上所述，衬底SUB具有隔离区IR。如图28中所示，漏极区DR2和源极区SR2均由隔离区IR限定。在图28中示出的示例性情况下，隔离区IR没有设置在漏极区DR2和源极区SR2之间。LDD区LD2、栅电极GE2和LDS区LS2位于漏极区DR2和源极区SR2之间。
漏极区DR2具有多个接触件CT2。接触件CT2布置在第四方向(Y2方向)上。源极区SR2还具有多个接触件CT2。这些接触件CT2还布置在第四方向(Y2方向)上。
现在，参照图27描述晶体管TR2的剖面结构。如图27中所示，晶体管TR2包括衬底SUB上的栅电极GE2上，并且包括衬底SUB(阱WL2)中的漏极区DR2和源极区SR2。
如图27中所示，LDD区LD2位于栅电极GE2和漏极区DR2之间。LDD区LD2具有与阱WL2的导电类型相反的导电类型，并且具有比漏极区DR2的杂质浓度低的杂质浓度。同样地，LDS区LS2位于栅电极GE2和源极区SR2之间。LDS区LS2具有与阱WL2的导电类型相反的导电类型，并且具有比源极区SR2的杂质浓度低的杂质浓度。
栅极绝缘膜GI2位于衬底SUB和栅电极GE2之间。在第二实施例中，栅极绝缘膜GI2是例如与栅极绝缘膜GI1(例如，氧化硅膜)相同类型的绝缘膜。栅极绝缘膜GI2的厚度T2小于栅极绝缘膜GI1的厚度T1。这是因为，数字电路DGC的电源电位(第二电压)低于模拟电路ANC的电源电位(第一电压)。换句话讲，晶体管TR2(构成数字电路DGC的晶体管)的耐压可低于晶体管TR1(构成模拟电路ANC的晶体管)的耐压。这允许栅极绝缘膜GI2的厚度T2小于栅极绝缘膜GI1的厚度T1。
此外，在图27中示出的示例性情况下，栅电极GE2在第三方向(X2方向)上的长度L2比栅电极GE1在第一方向(X1方向)上的长度L1短。这是因为，晶体管TR2的耐压可低于晶体管TR1的耐压，如上所述。这允许栅电极GE2的长度L2比栅电极GE1的长度L1短。
晶体管TR2被绝缘层IL覆盖，如同晶体管TR1一样。接触件CT2被掩埋在绝缘层IL中。漏极区DR2侧的接触件CT2耦合到漏极区DR2。源极区SR2侧的接触件CT2耦合到源极区SR2。
图29至图39是示出制造图27中示出的半导体器件的方法的剖视图。首先，如图29中所示，在衬底SUB中形成阱WL1和WL2。随后，在阱WL1中形成LDD区LD1和LDS区LS1。随后，氧化物膜OX1(例如，氧化硅膜)、氮化物膜NT1、抗反射涂层ARC和掩蔽膜MK1依此次序堆叠在衬底SUB上。随后，在掩蔽膜MK1中形成开口OP1。
随后，如图30中所示，用掩蔽膜MK1作为掩膜，蚀刻氮化物膜NT1、氧化物膜OX1和衬底SUB。因此，通过氮化物膜NT1和氧化物膜OX1形成开口OP2。此外，通过开口OP2在衬底SUB中形成凹部REC。在这种情况下，REC包括模拟区ANR中的凹部RD和RS。随后，去除掩蔽膜MK1和抗反射涂层ARC。
随后，如图31中所示，在衬底SUB和氮化物膜NT1上形成绝缘膜DF。因此，用绝缘膜DF填充凹部REC和开口OP2。另外，绝缘膜DF设置在氮化物膜NT1上。通过例如化学气相沉积(CVD)形成绝缘膜DF。
随后，如图32中所示，去除绝缘膜DF的表面部分。因此，去除氮化物膜NT1上的绝缘膜DF。通过例如化学机械抛光(CMP)去除绝缘膜DF。
随后，如图33中所示，进一步去除绝缘膜DF的表面部分。这允许绝缘膜DF的顶部低于氮化物膜NT1的顶部。此外，在图33中示出的示例性情况下，绝缘膜DF的顶部高于衬底SUB的表面。通过例如湿蚀刻去除绝缘膜DF。
随后，如图34中所示，在绝缘膜DF和氮化物膜NT1上形成氮化物膜NT2。在这种情况下，如图34中所示，氮化物膜NT2在与凹部RES重叠的区域中具有凹部RE1，如同第一实施例(图11)中一样。
随后，如图35中所示，在氮化物膜NT2上形成掩蔽膜MK2。掩蔽膜MK2在第二区域RG2中具有开口OP3。在随后步骤中，第二区域RG2将具有栅极绝缘膜GI1(图27)。掩蔽膜MK2覆盖除了第二区域RG2外的区域(第一区域RG1)中的氮化物膜NT2。
随后，如图36中所示，用掩蔽膜MK2作为掩膜，蚀刻氮化物膜NT2、氮化物膜NT1、氧化物膜OX1和绝缘膜DF。因此，从第二区域RG2去除氮化物膜NT2、氮化物膜NT1和氧化物膜OX1。另外，在第二区域RG2中，绝缘膜DF的顶部位于凹部REC的上端之下。在这种情况下，从第二区域RG2去除衬底SUB的一部分。另外，如第一实施例(例如，图13)中一样，由凹部REC的内侧面和衬底SUB的表面限定的角(角CR1和CR2)均在第二区域RG2中被倒圆。随后，去除掩蔽膜MK2。
在图36中示出的步骤中，用氮化物膜NT2覆盖数字区DGR中的衬底SUB。因此，图36中示出的步骤没有去除数字区DGR中的绝缘膜DF的顶部。以这种方式，如图27中所示，数字区DGR中的绝缘膜DF的顶部位于高于凹部RD1和凹部RS1中的每个的底部。
随后，如图37中所示，在氮化物膜NT2留在第一区域RG1中时，例如，通过热氧化，在第二区域RG2中的衬底SUB上形成氧化物膜OX2。氧化物膜OX2将是栅极绝缘膜GI1。在这种情况下，在凹部RD和RS中的绝缘膜DF上，分别形成在其侧面上均具有氧化物膜OX2(栅极绝缘膜GI2)的凹部RD1和RS1。
随后，如图38中所示，去除氮化物膜NT2、氮化物膜NT1和氧化物膜OX1。随后，例如，通过热氧化，在衬底SUB上形成氧化物膜OX3。氧化物膜OX3将是栅极绝缘膜GI2(图27)。随后，在衬底SUB上形成导电膜GE。诸如多晶硅膜的导电膜GE将是栅电极GE1和GE2(图27)中的每个。
随后，如图39中所示，将导电膜GE和氧化物膜OX3(图38)图案化。因此，形成栅电极GE1和GE2和栅极绝缘膜GI2。随后，在数字区DGR中，形成LDD区LD2和LDS区LS2。随后，在衬底SUB上，形成将成为侧壁SW1和SW2中的每个的绝缘膜。随后，对绝缘膜进行回蚀。因此，形成侧壁SW1和SW2。随后，形成漏极区DR1、源极区SR1、漏极区DR2和源极区SR2。随后，在衬底SUB上形成绝缘层IL。随后，接触件CT1和CT2被掩埋在绝缘层IL中。以这种方式，制造图27中示出的半导体器件。
第二实施例还提供了与第一实施例的效果类似的效果。
尽管根据以上的本发明的一些实施例详细描述了发明人实现的本发明，但本发明不应该限于此，应该理解，可在不脱离本发明的主旨的范围内，进行各种修改形式或其替代形式。

Claims (8)

1.一种半导体器件，包括：
衬底；
第一晶体管，所述第一晶体管具有栅极绝缘膜和栅电极，并且具有在平面图中在所述栅极绝缘膜在中间的情况下彼此相对的漏极和源极；
第一杂质区，所述第一杂质区设置在所述衬底中并且将成为所述漏极和所述源极中的一个；
第一凹部，所述第一凹部设置在所述衬底中并且位于所述栅极绝缘膜和所述第一杂质区之间；
第一绝缘膜，所述第一绝缘膜被填充在所述第一凹部中；以及
第二凹部，所述第二凹部在接近所述栅极绝缘膜的一侧设置在所述第一绝缘膜中，
其中，在所述第一凹部接近所述栅极绝缘膜的一侧，由所述第一凹部的内侧面和所述衬底的表面限定的第一角被倒圆。
2.根据权利要求1所述的半导体器件，进一步包括：
第二杂质区，所述第二杂质区设置在所述衬底中并且将是所述漏极和所述源极中的另一个；
第三凹部，所述第三凹部设置在所述衬底中并且位于所述栅极绝缘膜和所述第二杂质区之间；
第二绝缘膜，所述第二绝缘膜被填充在所述第三凹部中；以及
第四凹部，所述第四凹部在接近所述栅极绝缘膜的一侧设置在所述第二绝缘膜中，
其中，在所述第三凹部接近所述栅极绝缘膜的一侧，由所述第三凹部的内侧面和所述衬底的表面限定的第二角被倒圆。
3.根据权利要求1所述的半导体器件，进一步包括第二晶体管，所述第二晶体管具有栅极绝缘膜和栅电极，并且在平面图中具有在所述栅极绝缘膜在中间的情况下彼此相对的漏极和源极，
其中，所述第一晶体管构成第一电路，所述第一电路具有是第一电压的电源电位，
其中，所述第二晶体管构成第二电路，所述第二电路具有是第二电压的电源电位，所述第二电压低于所述第一电压，并且
其中，所述第一晶体管的栅极绝缘膜比所述第二晶体管的栅极绝缘膜厚。
4.根据权利要求3所述的半导体器件，进一步包括：
第五凹部，所述第五凹部设置在所述衬底中并且在平面图中包围所述第二晶体管；以及
第三绝缘膜，所述第三绝缘膜被填充在所述第五凹部中，
其中，所述第三绝缘膜的顶部被定位在所述第二凹部的底部之上。
5.一种制造半导体器件的方法，包括以下步骤：
在衬底上形成第一绝缘膜；
在所述第一绝缘膜中形成开口；
在形成所述开口之后，通过用所述第一绝缘膜作为掩膜蚀刻所述衬底，在所述衬底中形成第一凹部；
在所述第一凹部和所述开口中，填充第二绝缘膜；
通过蚀刻所述第二绝缘膜，将所述第二绝缘膜的顶部定位在所述开口的上端之下；
在蚀刻所述第二绝缘膜之后，在所述第一绝缘膜和所述第二绝缘膜上形成绝缘膜，从而形成在与所述开口重叠的区域中具有第二凹部的第三绝缘膜；
用掩蔽膜覆盖第一区域，在平面图中，所述第一区域在内部包含所述第二凹部的一部分，并且没有用所述掩蔽膜覆盖第二区域，在平面图中，所述第二区域在内部包含所述第二凹部的剩余部分；
用所述掩蔽膜作为掩膜，蚀刻所述第一绝缘膜、所述第二绝缘膜和所述第三绝缘膜，从而从所述第二区域去除所述第一绝缘膜和所述第三绝缘膜，并且在所述第二区域中，将所述第二绝缘膜的顶部定位在所述第一凹部的上端之下；
去除所述掩蔽膜；以及
在去除所述掩蔽膜之后，在所述第三绝缘膜留在所述第一区域中的同时，在所述第二区域中的所述衬底上形成氧化物膜。
6.根据权利要求5所述的方法，
其中，所述第一绝缘膜是氮化硅膜，
其中，所述第二绝缘膜是氧化硅膜，并且
其中，所述第三绝缘膜是氮化硅膜。
7.一种制造半导体器件的方法，包括以下步骤：
在衬底上形成第一绝缘膜；
在所述第一绝缘膜中形成开口；
在形成所述开口之后，通过用所述第一绝缘膜作为掩膜蚀刻所述衬底，在所述衬底中形成第一凹部；
在所述第一凹部和所述开口中填充第二绝缘膜；
通过蚀刻所述第二绝缘膜，将所述第二绝缘膜的顶部定位在所述第一凹部的上端之下；
在蚀刻所述第二绝缘膜之后，去除所述第一绝缘膜；
在去除所述第一绝缘膜之后，在所述衬底和所述第二绝缘膜上形成绝缘膜，从而形成在与所述第一凹部重叠的区域中具有第二凹部的第三绝缘膜；
用掩蔽膜覆盖第一区域，在平面图中，所述第一区域在内部包含所述第二凹部的一部分，并且没有用所述掩蔽膜覆盖第二区域，在平面图中，所述第二区域在内部包含所述第二凹部的剩余部分；
用所述掩蔽膜作为掩膜，蚀刻所述第二绝缘膜和所述第三绝缘膜，从而从所述第二区域去除所述第三绝缘膜，并且在所述第二区域中，将所述第二绝缘膜的顶部定位在所述第一凹部的上端之下；
去除所述掩蔽膜；以及
在去除所述掩蔽膜之后，在所述第三绝缘膜留在所述第一区域中的同时，在所述第二区域中的所述衬底上形成氧化物膜。
8.根据权利要求7所述的方法，
其中，所述第一绝缘膜是氮化硅膜，
其中，所述第二绝缘膜是氧化硅膜，并且
其中，所述第三绝缘膜是氮化硅膜。
CN201510518647.8A 2014-08-21 2015-08-21 半导体器件和制造半导体器件的方法 Pending CN105390546A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-168213 2014-08-21
JP2014168213A JP6341802B2 (ja) 2014-08-21 2014-08-21 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN105390546A true CN105390546A (zh) 2016-03-09

Family

ID=55348979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510518647.8A Pending CN105390546A (zh) 2014-08-21 2015-08-21 半导体器件和制造半导体器件的方法

Country Status (4)

Country Link
US (1) US9589954B2 (zh)
JP (1) JP6341802B2 (zh)
CN (1) CN105390546A (zh)
TW (1) TWI668869B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916542B2 (en) * 2015-12-30 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed STI as the gate dielectric of HV device
JP6904854B2 (ja) * 2017-08-30 2021-07-21 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
TWI767143B (zh) * 2019-09-05 2022-06-11 聯華電子股份有限公司 高電壓電晶體結構及其製造方法
US11798809B2 (en) * 2021-06-17 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045147A (ja) * 2003-07-25 2005-02-17 Seiko Epson Corp 半導体装置およびその製造方法
CN100440482C (zh) * 2003-11-14 2008-12-03 株式会社瑞萨科技 半导体器件的制造方法
CN101471380A (zh) * 2007-12-28 2009-07-01 东部高科股份有限公司 横向双扩散金属氧化物半导体晶体管及其制造方法
CN101572270B (zh) * 2008-05-02 2010-12-01 台湾积体电路制造股份有限公司 金属氧化物半导体晶体管

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349164A (ja) * 1999-06-08 2000-12-15 Nec Corp 素子分離絶縁膜を有する半導体装置の製造方法
US6900101B2 (en) * 2003-06-13 2005-05-31 Texas Instruments Incorporated LDMOS transistors and methods for making the same
JP4158621B2 (ja) 2003-06-26 2008-10-01 沖電気工業株式会社 半導体装置の製造方法
JP2005116744A (ja) * 2003-10-07 2005-04-28 Seiko Epson Corp 半導体装置およびその製造方法
US7122876B2 (en) * 2004-08-11 2006-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation-region configuration for integrated-circuit transistor
JP2006332404A (ja) * 2005-05-27 2006-12-07 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2008124172A (ja) * 2006-11-10 2008-05-29 Fujitsu Ltd 半導体装置及びその製造方法
JP5385679B2 (ja) * 2008-05-16 2014-01-08 旭化成エレクトロニクス株式会社 横方向半導体デバイスおよびその製造方法
JP5492610B2 (ja) * 2010-03-11 2014-05-14 パナソニック株式会社 半導体装置及びその製造方法
JP2013098444A (ja) * 2011-11-02 2013-05-20 Sharp Corp 半導体装置およびその製造方法
US9362272B2 (en) * 2012-11-01 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral MOSFET
JP6189771B2 (ja) * 2014-03-03 2017-08-30 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045147A (ja) * 2003-07-25 2005-02-17 Seiko Epson Corp 半導体装置およびその製造方法
CN100440482C (zh) * 2003-11-14 2008-12-03 株式会社瑞萨科技 半导体器件的制造方法
CN101471380A (zh) * 2007-12-28 2009-07-01 东部高科股份有限公司 横向双扩散金属氧化物半导体晶体管及其制造方法
CN101572270B (zh) * 2008-05-02 2010-12-01 台湾积体电路制造股份有限公司 金属氧化物半导体晶体管

Also Published As

Publication number Publication date
TWI668869B (zh) 2019-08-11
JP6341802B2 (ja) 2018-06-13
US20160056233A1 (en) 2016-02-25
TW201614845A (en) 2016-04-16
US9589954B2 (en) 2017-03-07
JP2016046337A (ja) 2016-04-04

Similar Documents

Publication Publication Date Title
CN109904156B (zh) 半导体器件
US10714613B2 (en) Semiconductor device
US20160233133A1 (en) FinFET with Dummy Gate on Non-Recessed Shallow Trench Isolation (STI)
US10930517B2 (en) Method of forming fin-shaped structure
CN101593718B (zh) 形成集成电路结构的方法
CN100595924C (zh) 半导体器件及其制造方法
US20160225762A1 (en) Single diffusion break with improved isolation and process window and reduced cost
CN105390546A (zh) 半导体器件和制造半导体器件的方法
KR100724578B1 (ko) 매립 게이트를 갖는 반도체소자의 제조방법
US9941357B2 (en) Power MOSFET
US9343547B2 (en) Method for fabricating a recessed channel access transistor device
KR20090064929A (ko) 반도체 장치 및 그 형성 방법
US9577069B1 (en) Method of fabricating semiconductor MOS device
CN102820334A (zh) 鳍式场效晶体管结构与形成鳍式场效晶体管结构的方法
US10083865B2 (en) Partial spacer for increasing self aligned contact process margins
CN110858565A (zh) 半导体器件及其形成方法
US20190027564A1 (en) Trench gate lead-out structure and manufacturing method therefor
US10755935B2 (en) Semiconductor device and fabrication method thereof
US9082788B2 (en) Method of making a semiconductor device including an all around gate
US9287376B1 (en) Method of manufacturing a gate trench with thick bottom oxide
CN105047701A (zh) 悬空栅极鳍形半导体器件制备方法
CN103187260B (zh) 鳍式场效应晶体管的形成方法
CN109148370B (zh) 半导体结构及其形成方法
CN108109965B (zh) 叠加三维晶体管及其制作方法
US9059202B2 (en) Metal-oxide-semiconductor (MOS) device and method for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160309