TWI669823B - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TWI669823B
TWI669823B TW105143625A TW105143625A TWI669823B TW I669823 B TWI669823 B TW I669823B TW 105143625 A TW105143625 A TW 105143625A TW 105143625 A TW105143625 A TW 105143625A TW I669823 B TWI669823 B TW I669823B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
semiconductor film
electrode layer
semiconductor device
Prior art date
Application number
TW105143625A
Other languages
English (en)
Other versions
TW201724526A (zh
Inventor
Shunpei Yamazaki
山崎舜平
Masahiko Hayakawa
早川昌彥
Tatsuya Honda
本田達也
Original Assignee
Semiconductor Energy Laboratory Co., Ltd.
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co., Ltd., 日商半導體能源研究所股份有限公司 filed Critical Semiconductor Energy Laboratory Co., Ltd.
Publication of TW201724526A publication Critical patent/TW201724526A/zh
Application granted granted Critical
Publication of TWI669823B publication Critical patent/TWI669823B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/01—Function characteristic transmissive
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/64—Normally black display, i.e. the off state being black

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

當製造具有層疊有閘極電極層、閘極絕緣膜以及氧化物半導體膜並設置有與氧化物半導體膜接觸的源極電極層及汲極電極層的電晶體的半導體裝置時，在藉由蝕刻製程形成閘極電極層或源極電極層及汲極電極層之後，進行去除由蝕刻製程殘留在閘極電極層表面或氧化物半導體膜表面及其附近的殘留物的製程。氧化物半導體膜或閘極電極層的表面上的殘留物的面密度可以為1×1013atoms/cm2以下。

Description

半導體裝置及半導體裝置的製造方法
本發明係關於一種半導體裝置及半導體裝置的製造方法。
注意，本說明書中的半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，電光裝置、半導體電路以及電子裝置都是半導體裝置。
藉由利用形成在具有絕緣表面的基板上的半導體薄膜來形成電晶體(也稱為薄膜電晶體(TFT))的技術引人注目。該電晶體被廣泛地應用於如積體電路(IC)或影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。此外，作為其他材料氧化物半導體受到關注。
例如，已經公開了一種使用包含銦(In)、鎵(Ga)及鋅(Zn)的非晶(amorphous)氧化物(In-Ga-Zn-O類非晶氧化物)的半導體層的電晶體(參照專利文獻1)。
[專利文獻1]日本專利申請公開第2011-181801號公 報
另外，為了實現商品化，需要提高具有使用氧化物半導體的電晶體的半導體裝置的可靠性。
另外，半導體裝置包括複雜地層疊的多個薄膜，並且利用各種材料、方法及製程製造。因此，製程會導致所得到的半導體裝置的形狀故障或電特性劣化。
鑒於上述問題，本發明的一個方式的目的之一是提供具有使用氧化物半導體的電晶體且可靠性高的半導體裝置。
本發明的一個方式的另一個目的之一是藉由提高可靠性高的半導體裝置的良率來提高生產率。
在具有底閘極結構的反交錯(inverted staggered)電晶體的半導體裝置中，防止由形成金屬層(閘極電極層或源極電極層及汲極電極層)的蝕刻製程殘留的殘留物污染氧化物半導體膜或閘極電極層表面及其附近。
在形成閘極電極層或源極電極層及汲極電極層等金屬層的蝕刻製程中，蝕刻材料(蝕刻氣體或蝕刻溶液)的殘留物殘留在金屬層表面或氧化物半導體膜表面及其附近。上述殘留物會導致電晶體的電特性的降低或變動如閘極絕緣膜對電壓的耐受性的降低或洩漏電流。
殘留物包括蝕刻材料(蝕刻氣體或蝕刻溶液)、被進行加工的金屬層、包含在暴露於蝕刻材料的氧化物半導體 膜中的元素以及該元素的化合物。例如，在形成閘極電極層或源極電極層及汲極電極層等金屬層的蝕刻製程中適當地使用包含鹵素的氣體，此時，殘留物是鹵素類雜質(鹵素或鹵化物)。
作為殘留物，例如可以舉出氯、氟、硼、磷、鋁、鐵或碳等。另外，殘留物有時含有包含在氧化物半導體膜中的金屬元素(例如，銦、鎵或鋅)等。
在本說明書所公開的發明的結構的一個方式中，在形成源極電極層及汲極電極層之後，進行去除源極電極層與汲極電極層之間的氧化物半導體膜表面及其附近的殘留物的製程(殘留物去除製程)。
在本說明書所公開的發明的結構的另一個方式中，在形成閘極電極層之後，進行去除閘極電極層表面的殘留物的製程(殘留物去除製程)。
上述殘留物去除製程可以藉由使用水或鹼性溶液的處理或者電漿處理進行。明確而言，可以適當地採用使用水或TMAH(Tetra Methyl Ammonium Hydroxide：四甲基氫氧化銨)溶液的處理或者使用氧、一氧化二氮或稀有氣體(典型為氬)的電漿處理。另外，也可以進行使用稀釋氫氟酸(氟化氫酸)的處理。
由於可以防止氧化物半導體膜或閘極電極層表面及其附近被殘留物污染，所以可以在具有底閘極結構的反交錯電晶體的半導體裝置中將氧化物半導體膜(或閘極電極層)表面的殘留物(典型為鹵素(例如氯、氟)、硼、 磷、鋁、鐵或碳)的面密度設定為1×1013atoms/cm2以下(較佳為設定為1×1012atoms/cm2以下)。另外，可以將氧化物半導體膜(或閘極電極層)表面的殘留物(典型為鹵素(例如氯、氟)、硼、磷、鋁、鐵或碳)的濃度設定為5×1018atoms/cm3以下(較佳為設定為1×1018atoms/cm3以下)。
因此，可以提供包括使用氧化物半導體膜的具有穩定電特性的電晶體且可靠性高的半導體裝置。另外，可以藉由提高可靠性高的半導體裝置的良率來提高生產率。
本說明書所公開的發明的結構的一個方式是一種半導體裝置，包括：絕緣表面上的閘極電極層；閘極電極層上的閘極絕緣膜；閘極絕緣膜上的氧化物半導體膜；氧化物半導體膜上的源極電極層及汲極電極層；以及接觸於與閘極電極層重疊的氧化物半導體膜的區域並覆蓋源極電極層及汲極電極層的絕緣膜，其中，氧化物半導體膜的表面與絕緣膜接觸，並且，表面的鹵素的面密度為1×1013atoms/cm2以下。
本說明書所公開的發明的結構的一個方式是一種半導體裝置，包括：絕緣表面上的閘極電極層；閘極電極層上的閘極絕緣膜；閘極絕緣膜上的氧化物半導體膜；氧化物半導體膜上的源極電極層及汲極電極層；以及接觸於與閘極電極層重疊的氧化物半導體膜的區域並覆蓋源極電極層及汲極電極層的絕緣膜，其中，閘極電極層表面的鹵素的面密度為1×1013atoms/cm2以下。
本說明書所公開的發明的結構的一個方式是一種半導體裝置，包括：絕緣表面上的閘極電極層；閘極電極層上的閘極絕緣膜；閘極絕緣膜上的氧化物半導體膜；氧化物半導體膜上的源極電極層及汲極電極層；以及接觸於與閘極電極層重疊的氧化物半導體膜的區域並覆蓋源極電極層及汲極電極層的絕緣膜，其中，氧化物半導體膜的表面與絕緣膜接觸，氧化物半導體膜的表面的鹵素的面密度為1×1013atoms/cm2以下，並且，閘極電極層的表面的鹵素的面密度為1×1013atoms/cm2以下。
本說明書所公開的發明的結構的一個方式是一種半導體裝置的製造方法，包括如下步驟：在絕緣表面上形成閘極電極層；在閘極電極層上形成閘極絕緣膜；在閘極絕緣膜上形成氧化物半導體膜；在氧化物半導體膜上形成導電膜；藉由使用包含鹵素的氣體對導電膜進行蝕刻，來形成源極電極層及汲極電極層；以及對氧化物半導體膜進行殘留物去除製程。
本說明書所公開的發明的結構的一個方式是一種半導體裝置的製造方法，包括如下步驟：在絕緣表面上形成導電膜；藉由使用包含鹵素的氣體對導電膜進行蝕刻，來形成閘極電極層；對閘極電極層進行殘留物去除製程；在對閘極電極層進行殘留物去除製程之後在閘極電極層上形成閘極絕緣膜；在閘極絕緣膜上形成氧化物半導體膜；以及在氧化物半導體膜上形成源極電極層及汲極電極層。
本說明書所公開的發明的結構的一個方式是一種半導 體裝置的製造方法，包括如下步驟：在絕緣表面上形成第一導電膜；藉由使用包含鹵素的氣體對第一導電膜進行蝕刻，來形成閘極電極層；對閘極電極層進行殘留物去除製程；在對閘極電極層進行殘留物去除製程之後在閘極電極層上形成閘極絕緣膜；在閘極絕緣膜上形成氧化物半導體膜；在氧化物半導體膜上形成第二導電膜；藉由使用包含鹵素的氣體對第二導電膜進行蝕刻，來形成源極電極層及汲極電極層；以及對氧化物半導體膜進行殘留物去除製程。
本發明的一個方式關於一種半導體裝置，該半導體裝置具有電晶體或包括電晶體的電路。例如，本發明的一個方式關於一種半導體裝置，該半導體裝置具有通道形成區由氧化物半導體形成的電晶體或包括該電晶體的電路。例如，本發明的一個方式關於：LSI；CPU；安裝在電源電路中的功率裝置；包括記憶體、閘流體、轉換器、影像感測器等的半導體積體電路；以液晶顯示面板為代表的電光學裝置；具有發光元件的發光顯示裝置；以及作為部件安裝有上述電路或裝置的電子裝置。
本發明的一個方式提供一種具有使用氧化物半導體的電晶體且可靠性高的半導體裝置。
另外，根據本發明的一個方式，藉由提高可靠性高的半導體裝置的良率來提高生產率。
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣膜
403‧‧‧氧化物半導體膜
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
407‧‧‧絕緣膜
420‧‧‧電晶體
430‧‧‧電晶體
440‧‧‧電晶體
441‧‧‧導電膜
442‧‧‧光阻掩罩
443‧‧‧氣體
445‧‧‧導電膜
447‧‧‧氣體
448a‧‧‧光阻掩罩
448b‧‧‧光阻掩罩
500‧‧‧基板
502‧‧‧閘極絕緣膜
504‧‧‧層間絕緣膜
505‧‧‧濾色片層
506‧‧‧絕緣膜
507‧‧‧隔壁
510‧‧‧電晶體
511a‧‧‧閘極電極層
511b‧‧‧閘極電極層
512‧‧‧氧化物半導體膜
513a‧‧‧導電層
513b‧‧‧導電層
520‧‧‧電容元件
521a‧‧‧導電層
521b‧‧‧導電層
522‧‧‧氧化物半導體膜
523‧‧‧導電層
530‧‧‧佈線層交叉部
533‧‧‧導電層
540‧‧‧發光元件
541‧‧‧電極層
542‧‧‧電致發光層
543‧‧‧電極層
601‧‧‧基板
602‧‧‧光電二極體
606a‧‧‧半導體膜
606b‧‧‧半導體膜
606c‧‧‧半導體膜
608‧‧‧黏合層
613‧‧‧基板
631‧‧‧絕緣膜
633‧‧‧層間絕緣膜
634‧‧‧層間絕緣膜
640‧‧‧電晶體
641a‧‧‧電極層
641b‧‧‧電極層
642‧‧‧電極層
643‧‧‧導電層
645‧‧‧導電層
656‧‧‧電晶體
658‧‧‧光電二極體重設信號線
659‧‧‧閘極信號線
671‧‧‧光電感測器輸出信號線
672‧‧‧光電感測器參考信號線
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧絕緣膜
4021‧‧‧絕緣膜
4024‧‧‧絕緣膜
4030‧‧‧電極層
4031‧‧‧電極層
4032‧‧‧絕緣膜
4033‧‧‧絕緣膜
4035‧‧‧間隔物
4040‧‧‧電晶體
4510‧‧‧隔壁
4511‧‧‧電致發光層
4513‧‧‧發光元件
4514‧‧‧填充材料
9000‧‧‧桌子
9001‧‧‧外殼
9002‧‧‧腿部
9003‧‧‧顯示部
9004‧‧‧顯示按鈕
9005‧‧‧電源供應線
9033‧‧‧卡子
9034‧‧‧開關
9035‧‧‧電源開關
9036‧‧‧開關
9038‧‧‧操作開關
9100‧‧‧電視機
9101‧‧‧外殼
9103‧‧‧顯示部
9105‧‧‧支架
9107‧‧‧顯示部
9109‧‧‧操作鍵
9110‧‧‧遙控器
9201‧‧‧主體
9202‧‧‧外殼
9203‧‧‧顯示部
9204‧‧‧鍵盤
9205‧‧‧外部連接埠
9206‧‧‧指向裝置
9630‧‧‧外殼
9631‧‧‧顯示部
9631a‧‧‧顯示部
9631b‧‧‧顯示部
9632a‧‧‧區域
9632b‧‧‧區域
9633‧‧‧太陽能電池
9634‧‧‧充放電控制電路
9635‧‧‧電池
9636‧‧‧DCDC轉換器
9637‧‧‧轉換器
9638‧‧‧操作鍵
9639‧‧‧按鈕
在圖式中：圖1A至圖1E是說明半導體裝置及半導體裝置的製造方法的一個方式的剖面圖；圖2A至圖2E是說明半導體裝置及半導體裝置的製造方法的一個方式的剖面圖；圖3A至圖3F是說明半導體裝置及半導體裝置的製造方法的一個方式的剖面圖；圖4A至圖4C是說明半導體裝置的一個方式的平面圖；圖5A和圖5B是說明半導體裝置的一個方式的平面圖及剖面圖；圖6A和圖6B是示出半導體裝置的一個方式的剖面圖；圖7A和圖7B是示出半導體裝置的一個方式的電路圖及剖面圖；圖8A至圖8C是示出電子裝置的圖；圖9A至圖9C是示出電子裝置的圖。
下面，參照圖式詳細地說明本說明書所公開的發明的實施方式。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本說明書所公開的發明的方式及詳細內容可以被變換為各種各樣的形式而不侷限於以下說明。並且，本說明書所公開的發明不應被看作僅限定於以 下實施方式的描述內容。另外，為了方便起見附加了第一、第二等序數詞，其並不表示製程順序或疊層順序。此外，本說明書中的序數詞不表示特定發明的事項的固有名稱。
實施方式1
在本實施方式中，參照圖1A至圖1E對半導體裝置及半導體裝置的製造方法的一個方式進行說明。在本實施方式中，作為半導體裝置的一個例子示出包括具有氧化物半導體膜的電晶體的半導體裝置。
電晶體既可以採用形成一個通道形成區的單閘結構，又可以採用形成兩個通道形成區的雙閘(double-gate)結構，還可以採用形成三個通道形成區的三閘(triple-gate)結構。此外，還可以採用在通道形成區的上下隔著閘極絕緣膜設置有兩個閘極電極層的兩閘(dual-gate)結構。
圖1E所示的電晶體440是底閘極電晶體之一，該電晶體也被稱為反交錯電晶體。另外，圖1A至圖1E是電晶體440的通道長度方向的剖面圖。
如圖1E所示，包括電晶體440的半導體裝置在具有絕緣表面的基板400上具有閘極電極層401、閘極絕緣膜402、氧化物半導體膜403、源極電極層405a及汲極電極層405b。另外，設置有覆蓋電晶體440的絕緣膜407。
用作氧化物半導體膜403的氧化物半導體較佳為至少 包含銦(In)。尤其是較佳為包含In及鋅(Zn)。此外，作為用來降低使用該氧化物半導體膜的電晶體的電特性偏差的穩定劑，除了上述元素以外較佳為還包含鎵(Ga)。此外，作為穩定劑較佳為包含錫(Sn)。另外，作為穩定劑較佳為包含鉿(Hf)。此外，作為穩定劑較佳為包含鋁(Al)。另外，作為穩定劑較佳為包含鋯(Zr)。
此外，作為其他穩定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
例如，作為氧化物半導體可以使用氧化銦、氧化錫、氧化鋅、In-Zn類氧化物、In-Mg類氧化物、In-Ga類氧化物、In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物以及In-Hf-Al-Zn類氧化物。
在此，例如，“In-Ga-Zn類氧化物”是指以In、 Ga、Zn為主要成分的氧化物，對In、Ga、Zn的比率沒有限制。另外，也可以含有In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體，也可以使用表示為InMO3(ZnO)m(m>0且m不是整數)的材料。注意，M表示選自Ga、Fe、Mn和Co中的一種或多種金屬元素。此外，作為氧化物半導體，也可以使用表示為In2SnO5(ZnO)n(n>0且n是整數)的材料。
例如，可以使用原子數比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)、In：Ga：Zn=2：2：1(=2/5：2/5：1/5)或In：Ga：Zn=3：1：2(=1/2：1/6：1/3)的In-Ga-Zn類氧化物或與其類似的組成的氧化物。或者，較佳為使用原子數比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的In-Sn-Zn類氧化物或與其類似的組成的氧化物。
但是，含有銦的氧化物半導體不侷限於此，可以根據所需要的電特性(遷移率、閾值、偏差等)而使用適當的組成的材料。另外，較佳為採用適當的載流子濃度、雜質濃度、缺陷密度、金屬元素及氧的原子數比、原子間距離以及密度等，以得到所需要的電特性。
例如，In-Sn-Zn類氧化物比較容易得到高遷移率。但是，當使用In-Ga-Zn類氧化物時，也可以藉由降低塊體內缺陷密度而提高遷移率。
在此，例如當In、Ga、Zn的原子數比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成與原子數比為In：Ga：Zn= A：B：C(A+B+C=1)的氧化物的組成類似時，a、b、c滿足(a-A)2+(b-B)2+(c-C)2 r2的狀態。r例如可以為0.05。其他氧化物也是同樣的。
氧化物半導體膜403有可能處於單晶、多晶(polycrystal)或非晶等狀態。
氧化物半導體膜403較佳為CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部及非晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，一般該結晶部的尺寸為能夠容納於一個邊長小於100nm的立方體內的尺寸。在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包含於CAAC-OS膜中的非晶部與結晶部的邊界未必明確。另外，在CAAC-OS膜中利用TEM觀察不到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
包含於CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或CAAC-OS膜的表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部的a軸及b軸的方向也可以彼 此不同。在本說明書中，在只記載“垂直”時，包括85°以上且95°以下的範圍。另外，當只記載“平行”時，包括-5°以上且5°以下的範圍。另外，構成氧化物半導體膜的氧的一部分也可以用氮取代。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，當從氧化物半導體膜的表面一側進行結晶生長時，有時與被形成面附近相比表面附近的結晶部所占的比例更高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區中結晶部發生非晶化。
由於包含於CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或CAAC-OS膜的表面的法線向量的方向上一致，所以有時其根據CAAC-OS膜的形狀(被形成面的剖面形狀或膜表面的剖面形狀)而朝向不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。結晶部是藉由成膜或藉由在成膜之後進行加熱處理等的晶化處理而形成的。
使用CAAC-OS膜的電晶體能夠降低由可見光或紫外光的照射引起的電特性變動。因此，該電晶體的可靠性高。
另外，也可以用氮取代構成氧化物半導體膜的氧的一部分。
另外，像CAAC-OS膜那樣的具有結晶部的氧化物半 導體可以進一步降低塊體內缺陷，藉由提高表面的平坦性，可以得到處於非晶狀態的氧化物半導體的遷移率以上的遷移率。為了提高表面的平坦性，較佳為在平坦的表面上形成氧化物半導體，具體地，較佳為在平均面粗糙度(Ra)為1nm以下，較佳為0.3nm以下，更佳為0.1nm以下的表面上形成氧化物半導體。
注意，Ra是將JIS B601：2001(ISO4287：1997)中定義的算術平均粗糙度擴大為三維以使其能夠應用於曲面，可以以“將從基準面到指定面的偏差的絕對值平均而得的值”表示，以如下算式定義。
這裏，指定面是指成為測量粗糙度對象的面，並且是以座標(x1，y1，f(x1，y1))、(x1，y2，f(x1，y2))、(x2，y1，f(x2，y1))及(x2，y2，f(x2，y2))的四點表示的四角形的區域，指定面投影在xy平面的長方形的面積為S0，基準面的高度(指定面的平均高度)為Z0。可以利用原子力顯微鏡(AFM：Atomic Force Microscope)測量Ra。
另外，基準面是指指定面的平均高度中的平行於XY平面的面。也就是說，當將指定面的高度的平均值設定為Z0時，也將基準面的高度表示為Z0。
注意，由於在本實施方式中說明的電晶體440為底閘極型，所以基板400、閘極電極層401和閘極絕緣膜402 位於氧化物半導體膜的下方。因此，為了得到上述平坦的表面，可以在形成閘極電極層401及閘極絕緣膜402之後進行化學機械拋光(CMP：Chemical Mechanical Polishing)處理等的平坦化處理。
將氧化物半導體膜403的厚度設定為1nm以上且30nm以下(較佳為5nm以上且10nm以下)，可以適當地利用濺射法、MBE(Molecular Beam Epitaxy：分子束外延)法、CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。此外，氧化物半導體膜403可以使用在以大致垂直於濺射靶材表面的方式設置有多個基板表面的狀態下進行成膜的濺射裝置形成。
圖1A至圖1E示出具有電晶體440的半導體裝置的製造方法的一個例子。
對可用作具有絕緣表面的基板400的基板沒有很大的限制，但是基板400需要至少具有能夠承受在後面進行的熱處理的程度的耐熱性。例如，可以使用玻璃基板如硼矽酸鋇玻璃和硼矽酸鋁玻璃等、陶瓷基板、石英基板、藍寶石基板等。另外，作為基板400，也可以採用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI基板等，還可以使用在這些基板上設置有半導體元件的基板。
此外，作為基板400也可以使用撓性基板製造半導體裝置。在製造具有撓性的半導體裝置時，既可以在撓性基板上直接形成包含氧化物半導體膜403的電晶體440，也 可以在其他製造基板上形成包含氧化物半導體膜403的電晶體440，然後從製造基板將其剝離並轉置到撓性基板上。注意，為了從製造基板剝離電晶體並轉置到撓性基板上，較佳為在製造基板與包含氧化物半導體膜的電晶體440之間設置剝離層。
也可以在基板400上作為基底膜設置絕緣膜。作為絕緣膜，可以藉由電漿CVD法或濺射法等並使用如下材料形成：氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氧化鉿、氧化鎵等氧化物絕緣膜；氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等氮化物絕緣膜；它們的混合材料。
也可以對基板400(或者，基板400及絕緣膜)進行加熱處理。例如，可以採用使用高溫氣體進行加熱處理的GRTA(Gas Rapid Thermal Anneal；氣體快速熱退火)裝置，以650℃進行1分鐘至5分鐘的加熱處理。另外，作為GRTA中的高溫氣體，使用氬等稀有氣體或氮等即使進行加熱處理也不與被處理物起反應的惰性氣體。另外，也可以利用電爐以500℃進行30分鐘至1小時的加熱處理。
接著，在基板400上形成導電膜，對該導電膜進行蝕刻形成閘極電極層401。作為導電膜的蝕刻，可以使用乾蝕刻和濕蝕刻中的一者或兩者。
閘極電極層401可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等的金屬材料或以這些材料為主要成分的合金材料形成。此外，作為閘極電極層401，可以使用以摻雜 有磷等雜質元素的多晶矽膜為代表的半導體膜、鎳矽化物等矽化物膜。閘極電極層401既可以是單層結構，又可以是疊層結構。
另外，閘極電極層401可以使用包含氧化鎢的銦氧化物、包含氧化鈦的銦氧化物、銦錫氧化物、包含氧化鈦的銦錫氧化物、添加有氧化矽的銦錫氧化物、銦鋅氧化物或包含氧化鎢的銦鋅氧化物等導電材料。此外，也可以採用上述導電材料與上述金屬材料的疊層結構。
此外，作為與閘極絕緣膜402接觸的閘極電極層401，可以使用包含氮的金屬氧化物，明確地說，包含氮的In-Ga-Zn類氧化物膜、包含氮的In-Sn類氧化物膜、包含氮的In-Ga類氧化物膜、包含氮的In-Zn類氧化物膜、包含氮的氧化錫膜、包含氮的氧化銦膜或金屬氮化物膜(InN、SnN等)。這些膜具有5eV(電子伏特)以上，較佳為具有5.5eV(電子伏特)以上的功函數，並且當將它們用作閘極電極層時，可以使電晶體的電特性的臨界電壓成為正值。
在本實施方式中，藉由濺射法形成100nm厚的鎢膜。
另外，也可以在形成閘極電極層401之後對基板400及閘極電極層401進行加熱處理。例如，可以使用GRTA裝置以650℃進行1分鐘至5分鐘的加熱處理。另外，也可以利用電爐以500℃進行30分鐘至1小時的加熱處理。
接著，在閘極電極層401上形成閘極絕緣膜402。
另外，為了提高閘極絕緣膜402的覆蓋性，也可以對閘極電極層401表面進行平坦化處理。尤其是，當作為閘極絕緣膜402使用較薄的絕緣膜時，較佳為閘極電極層401的表面具有良好的平坦性。
將閘極絕緣膜402的厚度設定為1nm以上且20nm以下，並可以適當地利用濺射法、MBE法、CVD法、脈衝雷射沉積法、ALD法等。此外，閘極絕緣膜402也可以使用在以大致垂直於濺射靶材表面的方式設置有多個基板表面的狀態下進行成膜的濺射裝置形成。
作為閘極絕緣膜402的材料可以使用如下材料形成：氧化矽膜；氧化鎵膜；氧化鋁膜；氮化矽膜；氧氮化矽膜；氧氮化鋁膜；氮氧化矽膜。
此外，藉由作為閘極絕緣膜402的材料使用氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿(HfSiOxNy(x>0、y>0))、鋁酸鉿(HfAlxOy(x>0、y>0))以及氧化鑭等high-k材料，可以降低閘極漏電流。另外，閘極絕緣膜402既可以採用單層結構，又可以採用疊層結構。
較佳為閘極絕緣膜402的與氧化物半導體膜403接觸的部分含有氧。尤其是，較佳為閘極絕緣膜402的膜中(塊體中)至少含有超過化學計量組成中的含有量的氧。例如，當將氧化矽膜用於閘極絕緣膜402時，閘極絕緣膜402的組成通式為SiO2+α(注意，α>0)。
藉由以接觸於氧化物半導體膜403的方式形成成為氧的供應源的包含多量的(過剩的)氧的閘極絕緣膜402，可以從該閘極絕緣膜402對氧化物半導體膜403供應氧。也可以藉由在氧化物半導體膜403與閘極絕緣膜402至少部分接觸的狀態下進行加熱處理來對氧化物半導體膜403供應氧。
藉由對氧化物半導體膜403供應氧，可以填補膜中的氧缺損。再者，較佳為考慮到所製造的電晶體的尺寸和閘極絕緣膜402的臺階覆蓋性而形成閘極絕緣膜402。
在本實施方式中，藉由高密度電漿CVD法形成200nm厚的氧氮化矽膜。
另外，也可以在形成閘極絕緣膜402之後對基板400、閘極電極層401及閘極絕緣膜402進行加熱處理。例如，可以使用GRTA裝置以650℃進行1分鐘至5分鐘的加熱處理。另外，也可以利用電爐以500℃進行30分鐘至1小時的加熱處理。
接著，在閘極絕緣膜402上形成氧化物半導體膜403(參照圖1A)。
在形成氧化物半導體膜403的製程中，為了儘量不使氧化物半導體膜403包含氫或水，較佳為作為形成氧化物半導體膜403的預處理，在濺射裝置的預熱室中對形成有閘極絕緣膜402的基板進行預熱，使附著於基板及閘極絕緣膜402的氫或水分等雜質脫離而排出。另外，作為設置在預熱室中的排氣單元較佳為使用低溫泵。
也可以對閘極絕緣膜402中的與氧化物半導體膜403接觸的區域進行平坦化處理。對平坦化處理沒有特別的限制，而作為平坦化處理可以使用拋光處理(例如，CMP處理)、乾蝕刻處理及電漿處理。
作為電漿處理，例如可以進行引入氬氣來產生電漿的反濺射。反濺射是指使用RF電源在氬氛圍下對基板一側施加電壓，來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦、氧等代替氬氛圍。藉由進行反濺射，可以去除附著於閘極絕緣膜402表面的粉狀物質(也稱為微粒、塵屑)。
作為平坦化處理，既可以多次進行拋光處理、乾蝕刻處理及電漿處理，又可以組合上述處理而進行。此外，當組合上述處理而進行時，對製程順序也沒有特別的限制，可以根據閘極絕緣膜402表面的凹凸狀態適當地設定。
此外，較佳為在成膜時包含多量的氧的條件(例如，在氧比率為100%的氛圍下利用濺射法進行成膜等)下形成氧化物半導體膜403，使其成為包含多量的氧(較佳為包含與氧化物半導體處於結晶狀態時的化學計量組成相比氧含量過剩的區域)的膜。
另外，在本實施方式中，作為氧化物半導體膜403藉由利用裝有AC電源裝置的濺射裝置的濺射法形成35nm厚的In-Ga-Zn類氧化物膜(IGZO膜)。在本實施方式中，使用原子數比為In：Ga：Zn=1：1：1(1/3：1/3：1/3)的In-Ga-Zn類氧化物靶材。另外，成膜條件如下：氧及氬氛圍 下(氧流量比率為50%)；壓力為0.6Pa；電源功率為5kW；基板溫度為170℃。該成膜條件下的沈積速度為16nm/min。
作為形成氧化物半導體膜403時使用的濺射氣體，較佳為使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。
在保持為減壓狀態的沉積室中保持基板。然後，在去除殘留在沉積室內的水分的同時引入去除了氫和水分的濺射氣體，使用上述靶材在基板400上形成氧化物半導體膜403。為了去除殘留在沉積室內的水分，較佳為使用吸附型的真空泵，例如低溫泵、離子泵、鈦昇華泵。此外，作為排氣單元，也可以使用添加有冷阱的渦輪分子泵。因為在使用低溫泵進行排氣的沉積室中，例如氫原子、水(H2O)等包含氫原子的化合物等被排出(更佳的是，包含碳原子的化合物也被排出)，所以可以降低包含在該沉積室中形成的氧化物半導體膜403中的雜質的濃度。
另外，較佳為以不使閘極絕緣膜402暴露於大氣的方式連續形成閘極絕緣膜402和氧化物半導體膜403。藉由以不使閘極絕緣膜402暴露於大氣的方式連續形成閘極絕緣膜402和氧化物半導體膜403，可以防止氫或水分等雜質附著於閘極絕緣膜402表面。
藉由對膜狀的氧化物半導體膜進行光微影製程而加工為島狀可以形成氧化物半導體膜403。
另外，也可以藉由噴墨法形成用來形成島狀的氧化物 半導體膜403的光阻掩罩。在藉由噴墨法形成光阻掩罩時不需要光掩模，由此可以降低製造成本。
另外，氧化物半導體膜的蝕刻可以採用乾蝕刻和濕蝕刻中的一者或兩者。例如，作為用於氧化物半導體膜的濕蝕刻的蝕刻劑，可以使用混合有磷酸、醋酸及硝酸的溶液等。此外，也可以使用ITO-07N(由日本關東化學株式會社製造)。另外，也可以藉由利用ICP(Inductively Coupled Plasma，感應耦合電漿)蝕刻法的乾蝕刻進行蝕刻加工。
另外，也可以對氧化物半導體膜403進行用來去除過剩的氫(包括水或羥基)(脫水化或脫氫化)的加熱處理。將加熱處理的溫度設定為300℃以上且700℃以下或低於基板的應變點。加熱處理可以在減壓下或氮氛圍下等進行。
此外，當作為氧化物半導體膜403使用結晶氧化物半導體膜時，也可以進行用於晶化的加熱處理。
在本實施方式中，將基板引入到加熱處理裝置之一的電爐中，在氮氛圍下以450℃對氧化物半導體膜403進行1小時的加熱處理，並且在包含氮及氧的氛圍下以450℃對其進行1小時的加熱處理。
另外，加熱處理裝置不侷限於電爐，也可以使用利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA裝置、LRTA(Lamp Rapid Thermal Anneal，燈快速熱退火)裝置等 RTA(Rapid Thermal Anneal，快速熱退火)裝置。LRTA裝置是藉由利用從鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是使用高溫氣體進行加熱處理的裝置。作為高溫的氣體，使用氬等稀有氣體或氮等不因加熱處理而與被處理物發生反應的惰性氣體。
例如，作為加熱處理，也可以進行如下GRTA，即將基板放入加熱為650℃至700℃的高溫的惰性氣體中，在加熱幾分鐘之後，將基板從惰性氣體中取出。
另外，在加熱處理中，氮或氦、氖、氬等稀有氣體較佳為不包含水、氫等。另外，較佳為將引入到加熱處理裝置中的氮或氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)以上，較佳為設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
此外，也可以在藉由加熱處理加熱氧化物半導體膜403之後，對同一爐中引入高純度的氧氣體、高純度的一氧化二氮氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy，光腔衰蕩光譜法)方式的露點儀進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)。氧氣體或一氧化二氮氣體較佳為不包含水、氫等。另外，較佳為將引入加熱處理裝置中的氧氣體或一氧化二 氮氣體的純度設定為6N以上，較佳為設定為7N以上(即，將氧氣體或一氧化二氮氣體中的雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。藉由利用氧氣體或一氧化二氮氣體的作用供應氧，該氧是利用脫水化或脫氫化處理進行雜質排除製程的同時減少的氧化物半導體的主要成分材料，可以使氧化物半導體膜403高度純化及I型(本質)化。
另外，用來脫水化或脫氫化的加熱處理既可以在形成膜狀的氧化物半導體膜之後進行，又可以在形成島狀的氧化物半導體膜403之後進行。
另外，用來脫水化或脫氫化的加熱處理既可以進行多次，又可以兼作其他加熱處理。
藉由在將氧化物半導體膜加工為島狀的氧化物半導體膜403之前且在膜狀的氧化物半導體膜覆蓋閘極絕緣膜402的狀態下進行用來脫水化或脫氫化的加熱處理，可以防止因加熱處理而釋放包含在閘極絕緣膜402中的氧，所以是較佳的。
另外，也可以對進行了脫水化或脫氫化處理的氧化物半導體膜403引入氧(至少包含氧自由基、氧原子和氧離子中的任何一個)來對其供應氧。
此外，由於脫水化或脫氫化處理，有可能構成氧化物半導體的主要成分材料的氧也同時發生脫離而減少。在氧脫離的部分中存在氧缺損，並且因該氧缺損而產生導致電晶體的電特性變動的施體能階。
由此，較佳為在進行了脫水化或脫氫化處理的氧化物半導體膜中供應氧(至少包含氧自由基、氧原子和氧離子中的任一種)。藉由向氧化物半導體膜供應氧，可以填補膜中的氧缺損。
藉由對進行了脫水化或脫氫化處理的氧化物半導體膜403引入氧而對其供應氧，可以使氧化物半導體膜403高度純化且i型(本質)化。具有高度純化且i型(本質)化的氧化物半導體膜403的電晶體的電特性變動被抑制，所以該電晶體在電性上穩定。
作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒式離子植入法、電漿處理等。
當對氧化物半導體膜403引入氧時，既可以對氧化物半導體膜403直接引入氧，又可以透過絕緣膜407等其他膜對氧化物半導體膜403引入氧。當透過其他膜引入氧時，使用離子植入法、離子摻雜法、電漿浸沒式離子植入法等即可，但是當對被露出的氧化物半導體膜403直接引入氧時，也可以使用電漿處理等。
較佳為在進行脫水化或脫氫化處理之後對氧化物半導體膜403引入氧，但是不侷限於此。此外，也可以多次進行對進行了上述脫水化或脫氫化處理的氧化物半導體膜403的氧的引入。
較佳的是，使設置在電晶體中的氧化物半導體膜為如下膜，即氧化物半導體包括其氧含量超過氧化物半導體處於結晶狀態時的化學計量組成的氧含量的區域。此時，氧 含量超過氧化物半導體的化學計量組成。或者，氧含量超過單晶時的氧含量。有時氧存在於氧化物半導體的晶格之間。
藉由去除氧化物半導體中的氫或水分來使其儘量不包含雜質而高度純化，並藉由對其供應氧來填補氧缺損，可以形成i型(本質)的氧化物半導體或無限趨近於i型(本質)的氧化物半導體。由此，可以使氧化物半導體的費米能階(Ef)成為與本質費米能階(Ei)相同的程度。由此，藉由將該氧化物半導體膜用於電晶體，可以降低因氧缺損而產生的電晶體的臨界電壓Vth的偏差、臨界電壓的漂移△Vth。
接著，在閘極電極層401、閘極絕緣膜402及氧化物半導體膜403上形成成為源極電極層和汲極電極層(包括由與此相同的層形成的佈線)的導電膜445(參照圖1B)。
導電膜445使用能夠承受在後面進行的加熱處理的材料來形成。作為用於源極電極層及汲極電極層的導電膜445，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。此外，還可以採用在Al、Cu等的金屬膜的下側和上側的一者或兩者層疊Ti、Mo、W等高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。另外，作為用於源極電極層及汲極電極層的導電膜445，也可以使用導電 金屬氧化物。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、銦錫氧化物(In2O3-SnO2，簡單地稱為ITO)、銦鋅氧化物(In2O3-ZnO)或使它們的金屬氧化物材料包含氧化矽的材料。
藉由光微影製程在導電膜445上形成光阻掩罩448a、448b，並且選擇性地進行蝕刻，該蝕刻使用包含鹵素的氣體447，來形成源極電極層405a及汲極電極層405b(參照圖1C)。在形成源極電極層405a及汲極電極層405b之後去除光阻掩罩448a、448b。
作為形成光阻掩罩448a、448b時的曝光，可以使用紫外線、KrF雷射或ArF雷射。在後面形成的電晶體440的通道長度L取決於在氧化物半導體膜403上相鄰的源極電極層405a的下端部與汲極電極層405b的下端部之間的間隔寬度。另外，當進行曝光以使通道長度L短於25nm時，較佳為使用波長極短即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)進行形成光阻掩罩448a、448b時的曝光。利用超紫外線的曝光的解析度高且聚焦深度大。因此，也可以將後面形成的電晶體的通道長度L設定為10nm以上且1000nm以下，這樣可以實現電路的工作速度的高速化。
此外，為了縮減用於光微影製程的光掩模數及製程數，也可以使用藉由透過的光成為多種強度的曝光掩模的多色調掩模形成的光阻掩罩進行蝕刻製程。由於使用多色 調掩模形成的光阻掩罩成為具有多種厚度的形狀，且藉由進行蝕刻進一步改變形狀，因此可以用於加工為不同圖案的多個蝕刻製程。由此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的光阻掩罩。從而，可以減少光掩模數，並且還可以減少與其對應的光微影製程數，所以能夠實現製程的簡化。
在本實施方式中，使用包含鹵素的氣體447進行導電膜445的蝕刻。作為包含鹵素的氣體447可以使用含有氯的氣體，例如可以使用含有氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氯化碳(CCl4)等的氣體。另外，作為包含鹵素的氣體447可以使用含有氟的氣體，例如可以使用含有四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等的氣體。另外，可以使用對上述氣體添加有氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為蝕刻方法，可以使用平行平板型RIE(Reactive Ion Etching，反應離子蝕刻)法或ICP蝕刻法。適當地調節蝕刻條件(施加到線圈型電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便能夠蝕刻為所希望的加工形狀。
在本實施方式中，作為導電膜445使用藉由濺射法形成的100nm厚的鈦膜、400nm厚的鋁膜及100nm厚的鈦膜的疊層。藉由利用乾蝕刻法對作為導電膜445的鈦膜、鋁膜及鈦膜的疊層進行蝕刻，形成源極電極層405a及汲 極電極層405b。
在本實施方式中，在以第一蝕刻條件對上層的鈦膜及鋁膜的兩層進行蝕刻之後，以第二蝕刻條件對下層的鈦膜進行蝕刻。注意，第一蝕刻條件為：利用蝕刻氣體(BCl3：Cl2=750sccm：150sccm)；偏壓功率為1500W；ICP電源功率為0W；壓力為2.0Pa。第二蝕刻條件為：利用蝕刻氣體(BCl3：Cl2=700sccm：100sccm)；偏壓功率為750W；ICP電源功率為0W；壓力為2.0Pa。
在形成源極電極層405a及汲極電極層405b的蝕刻製程中，蝕刻材料(蝕刻氣體或蝕刻溶液)的殘留物殘留在氧化物半導體膜表面及其附近。上述殘留物會導致洩漏電流等電晶體的電特性的劣化或變動。另外，有如下擔憂：包含在蝕刻材料中的元素混入到氧化物半導體膜403中，或者附著到氧化物半導體膜403上，從而對電晶體的特性有故障影響。
殘留物包括蝕刻材料(蝕刻氣體或蝕刻溶液)、被進行加工的導電膜445、包含在暴露於蝕刻材料的氧化物半導體膜403中的元素以及該元素的化合物。例如，在形成源極電極層及汲極電極層的蝕刻製程中適當地使用包含鹵素的氣體，此時，殘留物包含鹵素類雜質(鹵素或鹵化物)。
作為殘留物，例如可以舉出氯、氟、硼、磷、鋁、鐵或碳等。另外，殘留物有時也包括導電膜445、包含在暴露於蝕刻材料的氧化物半導體膜403中的金屬元素(例 如，銦、鎵或鋅)、金屬元素的鹵化物以及金屬元素的氧化物等。另外，殘留物有時也包括包含在光阻掩罩448a、448b中的元素。
在本實施方式中，在形成源極電極層405a及汲極電極層405b的蝕刻製程中使用包含鹵素的氣體447，由此所殘留的殘留物是鹵素(本實施方式中的氯)類雜質(鹵素或鹵化物)。另外，當如本實施方式那樣作為包含鹵素的氣體447還使用硼時，所殘留的殘留物還包含硼或含有硼的化合物。另外，當作為蝕刻材料使用將磷酸、醋酸及硝酸混合而成的溶液時，殘留物包含磷等。
因此，在形成源極電極層405a及汲極電極層405b之後，進行去除源極電極層405a與汲極電極層405b之間的氧化物半導體膜403表面及其附近的殘留物的製程(參照圖1D)。殘留物去除製程可以藉由使用水或鹼性溶液的處理或者電漿處理進行。例如，可以適當地採用使用水或TMAH溶液的處理或者使用氧、一氧化二氮或稀有氣體(典型為氬)的電漿處理等。另外，也可以進行使用稀釋氫氟酸的處理。另外，去除殘留物的製程有如下效果：去除附著到氧化物半導體膜403表面的殘留物(在本實施方式中，主要是指鹵素或鹵化物)。
另外，較佳的是，當進行導電膜445的蝕刻製程及殘留物去除製程時，使蝕刻條件最適化以防止氧化物半導體膜403被蝕刻而被分離。但是，很難獲得僅對導電膜445進行蝕刻而完全不對氧化物半導體膜403進行蝕刻的條 件，當對導電膜445進行蝕刻時，也有時氧化物半導體膜403的只有一部分被蝕刻，而氧化物半導體膜403成為具有槽部(凹部)的氧化物半導體膜。
藉由上述製程，可以製造本實施方式的電晶體440。
在本實施方式中，在源極電極層405a、汲極電極層405b上形成與氧化物半導體膜403接觸的成為保護絕緣膜的絕緣膜407(參照圖1E)。
作為絕緣膜407，至少將其厚度形成為1nm以上，並可以適當地採用濺射法等的不使水、氫等雜質混入到絕緣膜407的方法來形成。當絕緣膜407包含氫時，有如下憂慮：因該氫侵入到氧化物半導體膜403或該氫抽出氧化物半導體膜中的氧而發生氧化物半導體膜403的背通道的低電阻化(n型化)，而形成寄生通道。因此，為了使絕緣膜407成為儘量不包含氫的膜，在成膜方法中不使用氫是十分重要的。
作為絕緣膜407，典型地可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氧化鉿膜、氧化鎵膜、氮化矽膜、氮化鋁膜、氮氧化矽膜或氮氧化鋁膜等無機絕緣膜的單層或疊層。
當作為脫水化或脫氫化處理進行加熱製程時，較佳為對氧化物半導體膜403供應氧。藉由對氧化物半導體膜403供應氧，可以填補膜中的氧缺損。
在本實施方式中，將絕緣膜407用作供應源而進行向氧化物半導體膜403的氧供應，因此示出作為絕緣膜407 使用包含氧的氧化物絕緣膜(例如，氧化矽膜、氧氮化矽膜)的例子。當將絕緣膜407用作氧的供應源時，藉由絕緣膜407採用包含大量(過剩)的氧的膜(較佳為包括與結晶狀態時的化學計量組成相比氧含量過剩的區域的膜)，可以將氧絕緣膜407適當地用作氧的供應源。
在本實施方式中，作為絕緣膜407，藉由濺射法形成300nm厚的氧化矽膜。將成膜時的基板溫度設定為室溫以上且300℃以下，即可。在本實施方式中設定為100℃。可以在稀有氣體(典型的是氬)氛圍下、氧氣氛圍下或稀有氣體和氧的混合氛圍下，藉由濺射法形成氧化矽膜。此外，作為靶材可以使用氧化矽靶材或矽靶材。例如，可以在包含氧的氛圍下使用矽靶材並藉由濺射法來形成氧化矽膜。
與形成氧化物半導體膜403時同樣，為了去除殘留在絕緣膜407的沉積室內的水分，較佳為使用吸附型的真空泵(低溫泵等)。可以降低在使用低溫泵排氣的沉積室中形成的絕緣膜407所包含的雜質的濃度。此外，作為用來去除殘留在絕緣膜407的沉積室內的水分的排氣裝置，也可以採用配備有冷阱的渦輪分子泵。
作為當形成絕緣膜407時使用的濺射氣體，較佳為使用去除了氫、水等雜質的高純度氣體。
接著，在其一部分(通道形成區)接觸於絕緣膜407的狀態下，對氧化物半導體膜403進行加熱製程。
將加熱製程的溫度設定為250℃以上且700℃以下、 400℃以上且700℃以下或者低於基板的應變點。例如，將基板放進加熱處理裝置的一種的電爐中，且在氮氣氛圍下以250℃對氧化物半導體膜進行1小時的加熱製程。
該加熱製程可以使用與進行脫水化或脫氫化處理的加熱製程相同的加熱方法及加熱裝置。
在減壓、氮、氧、超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點儀來測定時的水分量為20ppm(露點換算為-55℃)以下，較佳為1ppm以下，更佳為10ppb以下的空氣)、或者稀有氣體(氬、氦等)的氛圍下進行加熱製程，即可。但是，上述氮、氧、超乾燥空氣、稀有氣體等的氛圍較佳為不包含水、氫等。此外，較佳為將引入到加熱處理裝置中的氮、氧、稀有氣體的純度設定為6N(99.9999%)以上，較佳為設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
此外，因為在氧化物半導體膜403和包含氧的絕緣膜407接觸的狀態下進行加熱製程，所以可以從包含氧的絕緣膜407將由於雜質的排除製程而同時減少的構成氧化物半導體膜403的主要成分材料之一的氧供給到氧化物半導體膜403。
另外，還可以在絕緣膜407上設置高緻密度的無機絕緣膜。例如，利用濺射法在絕緣膜407上形成氧化鋁膜。藉由提高氧化鋁膜的緻密度(膜密度為3.2g/cm3以上，較佳為3.6g/cm3以上)，可以對電晶體440賦予穩定的電特 性。膜密度可以利用盧瑟福背散射分析(RBS，Rutherford Backscattering Spectrometry)或X射線反射(XRR，X-Ray reflection)等測定。
可用於設置在電晶體440上的保護絕緣膜的氧化鋁膜具有高遮斷效果(阻擋效果)，即，不使氫、水分等雜質及氧這兩者透過膜的效果。
因此，氧化鋁膜用作一種保護膜，該保護膜防止在製程中及製程後導致電特性變動的氫、水分等雜質混入到氧化物半導體膜403並且防止從氧化物半導體膜403釋放氧化物半導體的主要構成材料的氧。
此外，為了降低起因於電晶體440的表面凹凸，也可以形成平坦化絕緣膜。作為平坦化絕緣膜，可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂等的有機材料。此外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)等。另外，也可以層疊多個由上述材料形成的絕緣膜來形成平坦化絕緣膜。
例如，作為平坦化絕緣膜可以形成1500nm厚的丙烯酸樹脂膜。丙烯酸樹脂膜可以利用塗布法塗布丙烯酸樹脂之後進行燒結(例如在氮氛圍下以250℃進行1小時的燒結)來形成。
可以在形成平坦化絕緣膜之後進行加熱處理。例如，在氮氛圍下以250℃進行1小時的加熱處理。
如此，可以在形成電晶體440之後進行加熱處理。另外，加熱處理可以多次進行。
如上所述，由於藉由進行去除殘留物的製程可以防止氧化物半導體膜403表面及其附近被殘留物污染，所以可以在具有底閘極結構的反交錯電晶體的電晶體440的半導體裝置中將氧化物半導體膜403表面的起因於蝕刻製程的雜質(典型為鹵素(例如氯、氟)、硼、磷、鋁、鐵或碳)的面密度設定為1×1013atoms/cm2以下(較佳為設定為1×1012atoms/cm2以下)。另外，可以將氧化物半導體膜403表面的起因於蝕刻製程的雜質(典型為鹵素(例如氯、氟)、硼、磷、鋁、鐵或碳)的濃度設定為5×1018atoms/cm3以下(較佳為設定為1×1018atoms/cm3以下)。
另外，起因於蝕刻製程的雜質(典型為鹵素(例如氯、氟)、硼、磷、鋁、鐵或碳)的濃度可以利用SIMS(Secondary Ion Mass Spectrometry：二次離子質譜測定技術)等方法估計。
由此，可以提供包括使用氧化物半導體膜403的具有穩定電特性的電晶體440且可靠性高的半導體裝置。另外，可以藉由提高可靠性高的半導體裝置的良率來提高生產率。
實施方式2
在本實施方式中，參照圖2A至圖2E說明半導體裝置及半導體裝置的製造方法的其他方式。與上述實施方式相同的部分或者具有與上述實施方式類似的功能的部分可以用上述實施方式類似的方法形成。與上述實施方式相同 或類似的製程可以用上述實施方式類似的方法進行。因此，省略其反復說明。此外，省略相同部分的詳細說明。
圖2E所示的電晶體430是底閘極結構的電晶體之一，該電晶體也被稱為反交錯電晶體。另外，圖2A至圖2E是電晶體430的通道長度方向的剖面圖。
如圖2E所示，包括電晶體430的半導體裝置在具有絕緣表面的基板400上具有閘極電極層401、閘極絕緣膜402、氧化物半導體膜403、源極電極層405a及汲極電極層405b。另外，設置有覆蓋電晶體430的絕緣膜407。
圖2A至圖2E示出具有電晶體430的半導體裝置的製造方法的一個例子。
在基板400上形成導電膜441(參照圖2A)。導電膜441可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等的金屬材料或以這些材料為主要成分的合金材料形成。此外，作為導電膜441，可以使用以摻雜有磷等雜質元素的多晶矽膜為代表的半導體膜、鎳矽化物等矽化物膜。導電膜441既可以是單層結構，又可以是疊層結構。
另外，作為導電膜441的材料可以使用包含氧化鎢的銦氧化物、包含氧化鈦的銦氧化物、銦錫氧化物、包含氧化鈦的銦錫氧化物、添加有氧化矽的銦錫氧化物、銦鋅氧化物或包含氧化鎢的銦鋅氧化物等導電材料。此外，也可以採用上述導電材料與上述金屬材料的疊層結構。
在本實施方式中，作為導電膜441藉由濺射法形成100nm厚的鎢膜。
利用光微影製程在導電膜441上形成光阻掩罩442，對該光阻掩罩442選擇性地進行蝕刻來形成閘極電極層401(參照圖2B)。在形成閘極電極層401之後，去除光阻掩罩442。導電膜441的蝕刻可以採用乾蝕刻和濕蝕刻中的一者或兩者。
在本實施方式中，使用包含鹵素的氣體443進行導電膜441的蝕刻。作為包含鹵素的氣體443可以使用含有氯的氣體，例如可以使用含有氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氯化碳(CCl4)等的氣體。另外，作為包含鹵素的氣體443可以使用含有氟的氣體，例如可以使用含有四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等的氣體。另外，可以使用對上述氣體添加有氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為蝕刻方法，可以使用平行平板型RIE法或ICP蝕刻法。適當地調節蝕刻條件(施加到線圈型電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便能夠蝕刻為所希望的加工形狀。
在本實施方式中，利用乾蝕刻對導電膜441進行蝕刻製程，並採用如下條件：作為包含鹵素的氣體443使用包含四氟化碳、氯及氧的氣體(CF4：Cl2：O2=25sccm：25sccm：10sccm)；偏置功率為150W；ICP電源功率為500W；以及壓力為1.0Pa。
在形成閘極電極層401的蝕刻製程中，蝕刻材料(蝕 刻氣體或蝕刻溶液)的殘留物殘留在閘極電極層401表面及其附近。閘極電極層表面的包含在上述殘留物中的雜質會導致閘極絕緣膜402對電壓的耐受性的劣化(耐壓下降)，從而在閘極電極層401與源極電極層405a或汲極電極層405b之間產生洩漏電流。由此，導致電晶體的電特性的變動及劣化。
殘留物包括蝕刻材料(蝕刻氣體或蝕刻溶液)、包含在被進行加工的導電膜441中的元素以及該元素的化合物。例如，在形成閘極電極層401的蝕刻製程中適當地使用包含鹵素的氣體，此時，殘留物包含鹵素類雜質(鹵素或鹵化物)。
作為殘留物，例如可以舉出氯、氟、硼、磷、鋁、鐵或碳等。另外，殘留物有時也包括包含在導電膜441中的金屬元素、金屬元素的鹵化物以及金屬元素的氧化物等。另外，殘留物有時也包括包含在光阻掩罩442中的元素。
在本實施方式中，在形成閘極電極層401的蝕刻製程中使用包含鹵素的氣體443，由此所殘留的殘留物是鹵素(本實施方式中的氯)類雜質(鹵素或鹵化物)。另外，當作為蝕刻材料使用將磷酸、醋酸及硝酸混合而成的溶液時，殘留物包含磷等。
因此，在形成閘極電極層401之後，進行去除閘極電極層401表面及其附近的殘留物的製程(參照圖2C)。殘留物去除製程可以藉由使用水或鹼性溶液的處理或者電漿處理進行。例如，可以適當地採用使用水或TMAH溶 液的處理或者使用氧、一氧化二氮或稀有氣體(典型為氬)的電漿處理等。另外，也可以進行使用稀釋氫氟酸的處理。
接著，在閘極電極層401上形成閘極絕緣膜402。在本實施方式中，藉由高密度電漿CVD法形成200nm厚的氧氮化矽膜。
在閘極絕緣膜402上形成氧化物半導體膜403(參照圖2D)。在本實施方式中，作為氧化物半導體膜403藉由利用裝有AC電源的濺射裝置的濺射法形成35nm厚的In-Ga-Zn類氧化物膜(IGZO膜)。在本實施方式中，使用原子數比為In：Ga：Zn=1：1：1(1/3：1/3：1/3)的In-Ga-Zn類氧化物靶材。另外，成膜條件如下：氧及氬氛圍下(氧流量比率為50%)；壓力為0.6Pa；電源功率為5kW；基板溫度為170℃。該成膜條件下的沈積速度為16nm/min。
也可以對氧化物半導體膜403進行用來去除過剩的氫(包括水或羥基)(脫水化或脫氫化)的加熱處理。在本實施方式中，將基板引入到加熱處理裝置之一的電爐中，在氮氛圍下以450℃對氧化物半導體膜403進行1小時的加熱處理，並且在氮及氧氛圍下以450℃對其進行1小時的加熱處理。
接著，在閘極電極層401、閘極絕緣膜402及氧化物半導體膜403上形成導電膜，並對該導電膜進行蝕刻來形成源極電極層405a及汲極電極層405b。作為導電膜的蝕刻，可以使用乾蝕刻和濕蝕刻中的一者或兩者。
在本實施方式中，藉由濺射法層疊100nm厚的鈦膜、400nm厚的鋁膜及100nm厚的鈦膜，並藉由乾蝕刻法對鈦膜、鋁膜及鈦膜的疊層進行蝕刻來形成源極電極層405a及汲極電極層405b。
藉由上述製程，製造本實施方式的電晶體430。
在本實施方式中，在源極電極層405a、汲極電極層405b上形成與氧化物半導體膜403接觸的成為保護絕緣膜的絕緣膜407(參照圖2E)。例如，藉由CVD法形成400nm厚的氧氮化矽膜。另外，也可以在形成保護絕緣膜之後進行加熱處理。例如，在氮氛圍下以300℃進行1小時的加熱處理。
此外，為了降低起因於電晶體430的表面凹凸，也可以形成平坦化絕緣膜。
例如，作為平坦化絕緣膜可以在保護絕緣膜上形成1500nm厚的丙烯酸樹脂膜。丙烯酸樹脂膜可以利用塗布法塗布丙烯酸樹脂之後進行燒結(例如在氮氛圍下以250℃進行1小時的燒結)來形成。
可以在形成平坦化絕緣膜之後進行加熱處理。例如，在氮氛圍下以250℃進行1小時的加熱處理。
如上所述，由於可以防止閘極電極層401表面及其附近被殘留物污染，所以可以在具有底閘極結構的反交錯電晶體的電晶體420的半導體裝置中將閘極電極層401表面的起因於蝕刻製程的雜質(典型為鹵素(例如氯、氟)、硼、磷、鋁、鐵或碳)的面密度設定為1×1013atoms/cm2 以下(較佳為設定為1×1012atoms/cm2以下)。另外，可以將閘極電極層401表面的起因於蝕刻製程的雜質(典型為鹵素(例如氯、氟)、硼、磷、鋁、鐵或碳)的濃度設定為5×1018atoms/cm3以下(較佳為設定為1×1018atoms/cm3以下)。
因此，可以提供包括使用氧化物半導體膜403的具有穩定電特性的電晶體430且可靠性高的半導體裝置。另外，可以藉由提高可靠性高的半導體裝置的良率來提高生產率。
實施方式3
在本實施方式中，參照圖3A至圖3F說明半導體裝置及半導體裝置的製造方法的其他方式。與上述實施方式相同的部分或者具有與上述實施方式類似的功能的部分可以用上述實施方式類似的方法形成。與上述實施方式相同或類似的製程可以用上述實施方式類似的方法進行。因此，省略其反復說明。此外，省略相同部分的詳細說明。
圖3F所示的電晶體420是底閘極結構的電晶體之一，該電晶體也被稱為反交錯電晶體。另外，圖3A至圖3F是電晶體420的通道長度方向的剖面圖。
如圖3F所示，包括電晶體420的半導體裝置在具有絕緣表面的基板400上具有閘極電極層401、閘極絕緣膜402、氧化物半導體膜403、源極電極層405a及汲極電極層405b。另外，設置有覆蓋電晶體420的絕緣膜407。
圖3A至圖3F示出具有電晶體420的半導體裝置的製造方法的一個例子。
在具有絕緣表面的基板400上形成導電膜。導電膜可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等的金屬材料或以這些材料為主要成分的合金材料形成。此外，作為導電膜，可以使用以摻雜有磷等雜質元素的多晶矽膜為代表的半導體膜、鎳矽化物等矽化物膜。導電膜既可以是單層結構，又可以是疊層結構。
另外，作為導電膜的材料可以使用包含氧化鎢的銦氧化物、包含氧化鈦的銦氧化物、銦錫氧化物、包含氧化鈦的銦錫氧化物、添加有氧化矽的銦錫氧化物、銦鋅氧化物或包含氧化鎢的銦鋅氧化物等導電材料。此外，也可以採用上述導電材料與上述金屬材料的疊層結構。
在本實施方式中，作為導電膜藉由濺射法形成100nm厚的鎢膜。
利用光微影製程在導電膜上形成光阻掩罩，對該光阻掩罩選擇性地進行蝕刻來形成閘極電極層401(參照圖3A)。在形成閘極電極層401之後，去除光阻掩罩。導電膜的蝕刻可以採用乾蝕刻和濕蝕刻中的一者或兩者。
在本實施方式中，使用包含鹵素的氣體進行導電膜的蝕刻。作為包含鹵素的氣體可以使用含有氯的氣體，例如可以使用含有氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氯化碳(CCl4)等的氣體。另外，作為包含鹵素的氣體可以使用含有氟的氣體，例如可以使用含有四 氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等的氣體。另外，可以使用對上述氣體添加有氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為蝕刻方法，可以使用平行平板型RIE法或ICP蝕刻法。適當地調節蝕刻條件(施加到線圈型電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便能夠蝕刻為所希望的加工形狀。
在本實施方式中，利用乾蝕刻對導電膜進行蝕刻製程，並採用如下蝕刻條件：作為包含鹵素的氣體使用包含四氟化碳、氯及氧的氣體(CF4：Cl2：O2=25sccm：25sccm：10sccm)；偏置功率為150W；ICP電源功率為500W；以及壓力為1.0Pa。
在形成閘極電極層401的蝕刻製程中，蝕刻材料(蝕刻氣體或蝕刻溶液)的殘留物殘留在閘極電極層401表面及其附近。閘極電極層表面的包含在上述殘留物中的雜質會導致閘極絕緣膜402的耐壓下降，從而在閘極電極層401與源極電極層405a或汲極電極層405b之間產生洩漏電流。由此，導致電晶體的電特性的變動及劣化。
殘留物包括蝕刻材料(蝕刻氣體或蝕刻溶液)、包含在被進行加工的導電膜中的元素以及該元素的化合物。例如，在形成閘極電極層401的蝕刻製程中適當地使用包含鹵素的氣體，此時，殘留物包含鹵素類雜質(鹵素或鹵化物)。
作為殘留物，例如可以舉出氯、氟、硼、磷、鋁、鐵 或碳等。另外，殘留物有時也包括包含在導電膜中的金屬元素、金屬元素的鹵化物以及金屬元素的氧化物等。另外，殘留物有時也包括包含在光阻掩罩中的元素。
在本實施方式中，在形成閘極電極層401的蝕刻製程中使用包含鹵素的氣體，由此所殘留的殘留物是鹵素(本實施方式中的氯)類雜質(鹵素或鹵化物)。另外，當作為蝕刻材料使用將磷酸、醋酸及硝酸混合而成的溶液時，殘留物包含磷等。
因此，在形成閘極電極層401之後，進行去除閘極電極層401表面及其附近的殘留物的製程(參照圖3B)。殘留物去除製程可以藉由使用水或鹼性溶液的處理或者電漿處理進行。例如，可以適當地採用使用水或TMAH溶液的處理或者使用氧、一氧化二氮或稀有氣體(典型為氬)的電漿處理等。另外，也可以進行使用稀釋氫氟酸的處理。
接著，在閘極電極層401上形成閘極絕緣膜402。在本實施方式中，藉由高密度電漿CVD法形成200nm厚的氧氮化矽膜。
在閘極絕緣膜402上形成氧化物半導體膜403(參照圖3C)。在本實施方式中，作為氧化物半導體膜403藉由利用裝有AC電源的濺射裝置的濺射法形成35nm厚的In-Ga-Zn類氧化物膜(IGZO膜)。在本實施方式中，使用原子數比為In：Ga：Zn=1：1：1(1/3：1/3：1/3)的In-Ga-Zn類氧化物靶材。另外，成膜條件如下：氧及氬氛圍下(氧 流量比率為50%)；壓力為0.6Pa；電源功率為5kW；基板溫度為170℃。該成膜條件下的沈積速度為16nm/min。
也可以對氧化物半導體膜403進行用來去除過剩的氫(包括水或羥基)(脫水化或脫氫化)的加熱處理。在本實施方式中，將基板引入到加熱處理裝置之一的電爐中，在氮氛圍下以450℃對氧化物半導體膜403進行1小時的加熱處理，並且在包含氮及氧的氛圍下以450℃對其進行1小時的加熱處理。
接著，在閘極電極層401、閘極絕緣膜402及氧化物半導體膜403上形成成為源極電極層及汲極電極層的導電膜。
作為該導電膜，使用能夠承受在後面進行的加熱處理的材料。作為用於源極電極層及汲極電極層的導電膜，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。此外，還可以採用在Al、Cu等的金屬膜的下側和上側的一者或兩者層疊Ti、Mo、W等高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。另外，作為用於源極電極層及汲極電極層的導電膜，也可以使用導電金屬氧化物。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、銦錫氧化物(In2O3-SnO2，簡單地稱為ITO)、銦鋅氧化物(In2O3-ZnO)或使它們的金屬氧化物材料包含氧化矽的材料。
藉由光微影製程在導電膜上形成光阻掩罩，並且選擇性地進行蝕刻，來形成源極電極層405a及汲極電極層405b(參照圖3D)。在形成源極電極層405a及汲極電極層405b之後去除光阻掩罩。
在本實施方式中，使用包含鹵素的氣體進行導電膜的蝕刻。作為包含鹵素的氣體可以使用含有氯的氣體，例如可以使用含有氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氯化碳(CCl4)等的氣體。另外，作為包含鹵素的氣體可以使用含有氟的氣體，例如可以使用含有四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等的氣體。另外，可以使用對上述氣體添加有氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為蝕刻方法，可以使用平行平板型RIE法或ICP蝕刻法。適當地調節蝕刻條件(施加到線圈型電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便能夠蝕刻為所希望的加工形狀。
在本實施方式中，作為導電膜使用藉由濺射法形成的100nm厚的鈦膜、400nm厚的鋁膜及100nm厚的鈦膜的疊層。作為導電膜的蝕刻，利用乾蝕刻法對鈦膜、鋁膜及鈦膜的疊層進行蝕刻來形成源極電極層405a及汲極電極層405b。
在本實施方式中，在以第一蝕刻條件對上層的鈦膜及鋁膜的兩層進行蝕刻之後，以第二蝕刻條件對下層的鈦膜進行蝕刻。注意，第一蝕刻條件為：利用蝕刻氣體 (BCl3：Cl2=750sccm：150sccm)；偏壓功率為1500W；ICP電源功率為0W；壓力為2.0Pa。第二蝕刻條件為：利用蝕刻氣體(BCl3：Cl2=700sccm：100sccm)；偏壓功率為750W；ICP電源功率為0W；壓力為2.0Pa。
在形成源極電極層405a及汲極電極層405b的蝕刻製程中，蝕刻材料(蝕刻氣體或蝕刻溶液)的殘留物殘留在氧化物半導體膜表面及其附近。上述殘留物會導致洩漏電流等電晶體的電特性的劣化或變動。另外，有如下擔憂：包含在蝕刻材料中的元素混入到氧化物半導體膜403中，或者附著到氧化物半導體膜403上，從而對電晶體的特性有故障影響。
殘留物包括蝕刻材料(蝕刻氣體或蝕刻溶液)、被進行加工的導電膜、包含在暴露於蝕刻材料的氧化物半導體膜403中的元素以及該元素的化合物。例如，在形成源極電極層及汲極電極層的蝕刻製程中適當地使用包含鹵素的氣體，此時，殘留物包含鹵素類雜質(鹵素或鹵化物)。
作為殘留物，例如可以舉出氯、氟、硼、磷、鋁、鐵或碳等。另外，殘留物有時也包括導電膜、包含在暴露於蝕刻材料的氧化物半導體膜403中的金屬元素(例如，銦、鎵或鋅)、金屬元素的鹵化物以及金屬元素的氧化物等。另外，殘留物有時也包括包含在光阻掩罩中的元素。
在本實施方式中，在形成源極電極層405a及汲極電極層405b的蝕刻製程中使用包含鹵素的氣體，由此所殘留的殘留物是鹵素(本實施方式中的氯)類雜質(鹵素或 鹵化物)。另外，當如本實施方式那樣作為包含鹵素的氣體還使用硼時，所殘留的殘留物還包含硼或含有硼的化合物。另外，當作為蝕刻材料使用將磷酸、醋酸及硝酸混合而成的溶液時，殘留物包含磷等。
因此，在形成源極電極層405a及汲極電極層405b之後，進行去除源極電極層405a與汲極電極層405b之間的氧化物半導體膜403表面及其附近的殘留物的製程(參照圖3E)。殘留物去除製程可以藉由使用水或鹼性溶液的處理或者電漿處理進行。例如，可以適當地採用使用水或TMAH溶液的處理或者使用氧、一氧化二氮或稀有氣體(典型為氬)的電漿處理等。另外，也可以進行使用稀釋氫氟酸的處理。另外，去除殘留物的製程有如下效果：去除附著到氧化物半導體膜403表面的殘留物(在本實施方式中，主要是指鹵素或鹵化物)。
藉由上述製程，製造本實施方式的電晶體420。
在本實施方式中，在源極電極層405a、汲極電極層405b上形成與氧化物半導體膜403接觸的成為保護絕緣膜的絕緣膜407(參照圖3F)。例如，藉由CVD法形成400nm厚的氧氮化矽膜。另外，也可以在形成保護絕緣膜之後進行加熱處理。例如，在氮氛圍下以300℃進行1小時的加熱處理。
此外，為了降低起因於電晶體430的表面凹凸，也可以形成平坦化絕緣膜。
例如，作為平坦化絕緣膜可以在保護絕緣膜上形成 1500nm厚的丙烯酸樹脂膜。丙烯酸樹脂膜可以利用塗布法塗布丙烯酸樹脂之後進行燒結(例如在氮氛圍下以250℃進行1小時的燒結)來形成。
可以在形成平坦化絕緣膜之後進行加熱處理。例如，在氮氛圍下以250℃進行1小時的加熱處理。
如上所述，由於可以防止閘極電極層401表面、氧化物半導體膜403表面及其附近被殘留物污染，所以可以在具有底閘極結構的反交錯電晶體的電晶體420的半導體裝置中將氧化物半導體膜403表面的起因於蝕刻製程的雜質(典型為鹵素(例如氯、氟)、硼、磷、鋁、鐵或碳)的面密度設定為1×1013atoms/cm2以下(較佳為設定為1×1012atoms/cm2以下)。另外，將閘極電極層401表面的起因於蝕刻製程的雜質(典型為鹵素(例如氯、氟)、硼、磷、鋁、鐵或碳)的面密度設定為1×1013atoms/cm2以下(較佳為設定為1×1012atoms/cm2以下)。
另外，可以將氧化物半導體膜403表面的起因於蝕刻製程的雜質(典型為鹵素(例如氯、氟)、硼、磷、鋁、鐵或碳)的濃度設定為5×1018atoms/cm3以下(較佳為設定為1×1018atoms/cm3以下)。可以將閘極電極層401表面的起因於蝕刻製程的雜質(典型為鹵素(例如氯、氟)、硼、磷、鋁、鐵或碳)的濃度設定為5×1018atoms/cm3以下(較佳為設定為1×1018atoms/cm3以下)。
因此，可以提供包括使用氧化物半導體膜403的具有穩定電特性的電晶體420且可靠性高的半導體裝置。另 外，可以藉由提高可靠性高的半導體裝置的良率來提高生產率。
實施方式4
藉由使用實施方式1至3中任一個所示的電晶體可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一體地形成在相同的基板上，可以形成系統整合型面板(system-on-panel)。
在圖4A中，以圍繞設置在第一基板4001上的像素部4002的方式設置密封材料4005，使用第二基板4006進行密封。在圖4A中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC(Flexible printed circuit：撓性印刷電路)4018a、4018b供應。
在圖4B和圖4C中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002、掃描線驅動電路4004與顯示元件一起由第一基板4001、密封材料4005以及第二基板4006密封。在圖4B和圖4C中，在第 一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。在圖4B和圖4C中，供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC4018供應。
此外，圖4B和圖4C示出另行形成信號線驅動電路4003並且將該信號線驅動電路4003安裝到第一基板4001的實例，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass，玻璃上晶片)方法、打線接合方法或者TAB(Tape Automated Bonding，卷帶式自動接合)方法等。圖4A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖4B是藉由COG方法安裝信號線驅動電路4003的例子，而圖4C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括顯示元件為密封狀態的面板和在該面板中安裝有包括控制器的IC等狀態的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。
另外，顯示裝置還包括：安裝有諸如FPC、TAB膠帶 或TCP的連接器的模組；在TAB膠帶或TCP的端部設置有印刷線路板的模組；或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路具有多個電晶體，可以應用實施方式1至3中任一個所示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence，電致發光)、有機EL等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒介。
另外，參照圖4A至圖6B對半導體裝置的一個方式進行說明。圖6A和圖6B相當於沿著圖4B的線M-N的剖面圖。
如圖4A、圖4B、圖4C、圖6A及圖6B所示，半導體裝置包括連接端子電極4015及端子電極4016，連接端子電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC4018(FPC4018a、FPC4018b)所具有的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成，並且，端子電極4016由與電晶體4010、電晶體4011的閘極電極層相同的導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描 線驅動電路4004具有多個電晶體，在圖6A及圖6B中例示像素部4002所包括的電晶體4010、掃描線驅動電路4004所包括的電晶體4011。在圖6A中，在電晶體4010、電晶體4011上設置有絕緣膜4020，在圖6B中還設置有絕緣膜4021。
作為電晶體4010、電晶體4011，可以使用實施方式1至3中任一個所示的電晶體。在本實施方式中示出應用電晶體的例子，該電晶體使用與實施方式1所示的電晶體440相同的結構及製造方法而得到。
在與實施方式1所示的電晶體440同樣的結構及製造方法的電晶體4010、電晶體4011的製造中，在形成源極電極層及汲極電極層之後，進行去除源極電極層與汲極電極層之間的氧化物半導體膜表面及其附近的殘留物的製程。殘留物去除製程可以藉由使用水或鹼性溶液的處理或者電漿處理進行。例如，可以適當地採用使用水或TMAH溶液的處理或者使用氧、一氧化二氮或稀有氣體(典型為氬)的電漿處理等。另外，也可以進行使用稀釋氫氟酸的處理。
另外，如實施方式2所示，也可以在形成閘極電極層之後進行去除閘極電極層表面及其附近的起因於蝕刻製程的殘留物的製程。另外，如實施方式3所示，也可以在形成閘極電極層之後進行去除閘極電極層表面及其附近的殘留物的製程，在形成源極電極層及汲極電極層之後進行去除氧化物半導體膜表面及其附近的殘留物的製程。
由於可以防止氧化物半導體膜表面及其附近被殘留物污染，所以可以在電晶體4010、電晶體4011中將氧化物半導體膜表面的起因於蝕刻製程的雜質(典型為鹵素(例如氯、氟)、硼、磷、鋁、鐵或碳)的面密度設定為1×1013atoms/cm2以下(較佳為設定為1×1012atoms/cm2以下)。另外，可以將氧化物半導體膜表面的起因於蝕刻製程的雜質(典型為鹵素(例如氯、氟)、硼、磷、鋁、鐵或碳)的濃度設定為5×1018atoms/cm3以下(較佳為設定為1×1018atoms/cm3以下)。
因此，作為圖4A至圖4C及圖6A和圖6B所示的本實施方式的使用氧化物半導體膜且具有穩定的電特性的電晶體4010、電晶體4011的半導體裝置，可以提供可靠性高的電晶體。另外，可以藉由提高可靠性高的半導體裝置的良率來提高生產率。
此外，也可以在與驅動電路用電晶體4011的氧化物半導體膜的通道形成區重疊的位置還設置導電層。藉由將導電層設置在與氧化物半導體膜的通道形成區重疊的位置，可以進一步降低偏壓溫度(BT)試驗前後的電晶體4011的臨界電壓的變化量。此外，導電層的電位既可以與電晶體4011的閘極電極層的電位相同，又可以不同，並且，該導電層還可以用作第二閘極電極層。此外，導電層的電位也可以為GND或0V，或者該導電層還可以處於浮動狀態。
此外，該導電層還具有遮蔽外部的電場的功能，即不 使外部的電場作用到內部(包括電晶體的電路部)的功能(尤其是，遮蔽靜電的靜電遮蔽功能)。利用導電層的遮蔽功能，可以防止由於靜電等外部的電場的影響而使電晶體的電特性變動。
設置在像素部4002中的電晶體4010電連接到顯示元件，而構成顯示面板。顯示元件只要能夠進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
圖6A示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖6A中，作為顯示元件的液晶元件4013包括第一電極層4030、第二電極層4031以及液晶層4008。另外，以夾持液晶層4008的方式設置有用作配向膜的絕緣膜4032、絕緣膜4033。第二電極層4031設置在第二基板4006一側，第一電極層4030和第二電極層4031夾著液晶層4008而層疊。
此外，間隔物4035是藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制液晶層4008的膜厚(液晶盒間隙(cell gap))而設置的。另外，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料(液晶組成物)根據條件而呈現膽固醇相、近晶相、立方相、手征向列相、均質相等。
另外，也可以作為液晶層4008使用不使用配向膜的 呈現藍相的液晶組成物。此時，液晶層4008與第一電極層4030及第二電極層4031接觸。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。藍相可以使用混合液晶及手性試劑的液晶組成物呈現。此外，為了擴大呈現藍相的溫度範圍，對呈現藍相的液晶組成物添加聚合性單體及聚合引發劑等，進行高分子穩定化的處理來可以形成液晶層。由於呈現藍相的液晶組成物的回應時間短，並且其具有光學各向同性，所以不需要配向處理，且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製程中的液晶顯示裝置的故障、破損。從而，可以提高液晶顯示裝置的生產率。在使用氧化物半導體膜的電晶體中，電晶體的電特性因靜電的影響而有可能顯著地變動而越出設計範圍。因此，將呈現藍相的液晶組成物用於具有使用氧化物半導體膜的電晶體的液晶顯示裝置是更有效的。
此外，液晶材料的固有電阻為1×109Ω．cm以上，較佳為1×1011Ω．cm以上，更佳為1×1012Ω．cm以上。另外，本說明書中的固有電阻的值為在20℃測量的值。
考慮到配置在像素部中的電晶體的汲極電流等而設定設置在液晶顯示裝置中的儲存電容器的大小使得能夠在所定的期間中保持電荷。可以考慮到電晶體的截止電流等設定儲存電容器的大小。藉由使用具有本說明書所公開的氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的 1/3以下，較佳為1/5以下的電容大小的儲存電容器，就足夠了。
使用本說明書所公開的氧化物半導體膜的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長影像信號等電信號的保持時間，在電源的導通狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，所以可以達到抑制耗電量的效果。
此外，使用本說明書所公開的氧化物半導體膜的電晶體可以得到較高的場效應遷移率，所以能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以在同一基板上形成像素部的開關電晶體及用於驅動電路部的驅動電晶體。也就是說，因為作為驅動電路不需要另行使用由矽晶片等形成的半導體裝置，所以可以縮減半導體裝置的部件數。另外，在像素部中也藉由使用能夠進行高速驅動的電晶體，可以提供高品質的影像。
液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal，反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，列舉幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View)模式等。另外，也可以用於VA型液晶顯示裝置。VA型液晶顯示裝置是控制液晶顯示面板的液晶分子的排列的一種方式。VA型液晶顯示裝置是在不被施加電壓時液晶分子朝向垂直於面板的方向的方式。此外，也可以使用將像素(pixel)分成幾個區域(子像素)且使分子分別倒向不同方向的被稱為多疇化或多域設計的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色因素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，也可以採用RGBW(W表示白色)或對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種顏色以上的顏色。另外，也可以按每個顏色因素的點使其顯示區的大 小不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區分，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括具有發光性的有機化合物的層，以使電流流過。並且，藉由這些載流子(電子及電洞)重新結合，具有發光性的有機化合物形成激發態，當從該激發態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。本實施方式示出作為發光元件使用有機EL元件的例子。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光層，其中發光材料的粒子分散在黏合劑中，並且其發光機制是利用施體能階和受體能階的施體-受體重新結合型發光。薄膜型無機EL元件具有一種結構，其中，發光層夾在介電層之間，並且該夾著發光層的介電層由電極夾住，其發光機制是利用金屬離子的內殼層電子躍遷的定域型發光(localized type light emission)。另外，這裏作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一個具有透光性即可。並且，在基板上形成電晶體及發光元 件，作為發光元件，有：從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；以及從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖5A、圖5B及圖6B示出作為顯示元件使用發光元件的發光裝置的例子。
圖5A是發光裝置的平面圖，圖5B是沿著圖5A中的鎖鏈線V1-W1、V2-W2及V3-W3切斷的剖面。另外，在圖5A的平面圖中，未圖示電致發光層542及第二電極層543。
圖5A和圖5B所示的發光裝置在基板500上具有電晶體510、電容元件520及佈線層交叉部530，其中電晶體510與發光元件540電連接。另外，圖5A和圖5B示出經過基板500提出發光元件540所發射的光的下面發射型結構的發光裝置。
作為電晶體510，可以使用實施方式1至實施方式3中任一個所示的電晶體。在本實施方式中示出使用與實施方式1所示的電晶體440相同的結構及製造方法的電晶體的例子。
電晶體510包含閘極電極層511a、511b、閘極絕緣膜502、氧化物半導體膜512以及用作源極電極層或汲極電極層的導電層513a、513b。
在與實施方式1所示的電晶體440同樣的結構及製造 方法的電晶體510的製造中，在形成用作源極電極層及汲極電極層的導電層513a、513b之後，進行去除用作源極電極層及汲極電極層的導電層513a、513b之間的氧化物半導體膜512表面及其附近的殘留物的製程。殘留物去除製程可以藉由使用水或鹼性溶液的處理或者電漿處理進行。例如，可以適當地採用使用水或TMAH溶液的處理或者使用氧、一氧化二氮或稀有氣體(典型為氬)的電漿處理等。另外，也可以進行使用稀釋氫氟酸的處理。
另外，如實施方式2所示，也可以在形成閘極電極層511a、511b之後進行去除閘極電極層511a、511b表面及其附近的起因於蝕刻製程的殘留物的製程。另外，如實施方式3所示，也可以在形成閘極電極層511a、511b之後進行去除閘極電極層511a、511b表面及其附近的殘留物的製程，在形成導電層513a、513b之後進行去除氧化物半導體膜512表面及其附近的殘留物的製程。
由於可以防止氧化物半導體膜512表面及其附近被殘留物污染，所以可以在電晶體510中將氧化物半導體膜512表面的起因於蝕刻製程的雜質(典型為鹵素(例如氯、氟)、硼、磷、鋁、鐵或碳)的面密度設定為1×1013atoms/cm2以下(較佳為設定為1×1012atoms/cm2以下)。另外，可以將氧化物半導體膜512表面的起因於蝕刻製程的雜質(典型為鹵素(例如氯、氟)、硼、磷、鋁、鐵或碳)的濃度設定為5×1018atoms/cm3以下(較佳為設定為1×1018atoms/cm3以下)。
因此，作為圖5A和圖5B所示的本實施方式的使用氧化物半導體膜512且具有穩定的電特性的電晶體510的半導體裝置，可以提供可靠性高的半導體裝置。另外，可以藉由提高可靠性高的半導體裝置的良率來提高生產率。
電容元件520包含導電層521a、521b、閘極絕緣膜502、氧化物半導體膜522及導電層523，其中由導電層521a、521b及導電層523夾持閘極絕緣膜502及氧化物半導體膜522。
佈線層交叉部530是閘極電極層511a、511b與導電層533的交叉部，閘極電極層511a、511b與導電層533隔著閘極絕緣膜502交叉。
在本實施方式中，作為閘極電極層511a及導電層521a使用30nm厚的鈦膜，作為閘極電極層511b及導電層521b使用200nm厚的銅薄膜。由此，閘極電極層為鈦膜與銅薄膜的疊層結構。
氧化物半導體膜512、522使用25nm厚的IGZO膜。
在電晶體510、電容元件520及佈線層交叉部530上形成有層間絕緣膜504，並且在層間絕緣膜504上的與發光元件540重疊的區域中設置有濾色片層505。在層間絕緣膜504及濾色片層505上設置有用作平坦化絕緣膜的絕緣膜506。
在絕緣膜506上設置有包含依次疊層第一電極層541、電致發光層542及第二電極層543的疊層結構的發光元件540。在到達導電層513a的形成在絕緣膜506及 層間絕緣膜504中的開口中第一電極層541與導電層513a接觸，由此實現發光元件540與電晶體510的電連接。另外，以覆蓋第一電極層541的一部分及該開口的方式設置有隔壁507。
層間絕緣膜504可以使用利用電漿CVD法形成的200nm以上且600nm以下厚的氧氮化矽膜。另外，絕緣膜506可以使用1500nm厚的光敏丙烯酸樹脂膜，隔壁507可以使用1500nm厚的光敏聚醯亞胺膜。
作為濾色片層505，例如可以使用彩色的透光樹脂。作為彩色的透光樹脂，可以使用感光或非感光有機樹脂。較佳為使用感光有機樹脂層，因為可以縮減光阻掩罩的數量來簡化製程。
彩色是指除了黑、灰、白等的無彩色之外的顏色，濾色片層使用只透過被著色的彩色光的材料來形成。至於彩色，可以使用紅色、綠色、藍色等。另外，還可以使用青色(cyan)、洋紅色(magenta)、黃色(yellow)等。只透過被著色的彩色光意味著濾色片層中的透過光在彩色光的波長中具有峰值。濾色層片考慮所包含的著色材料的濃度與光的透過率的關係以適當地控制最適合的膜厚度即可。例如，可以濾色片層505的膜厚度為1500nm以上且2000nm以下。
在圖6B所示的發光裝置中，作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。另外，發光元件4513的結構是第一電極層4030、電致發 光層4511、第二電極層4031的疊層結構，但是，不侷限於所示結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
隔壁4510、507使用有機絕緣材料或無機絕緣材料形成。尤其是，較佳為使用感光樹脂材料，在第一電極層4030、541上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511、542可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入到發光元件4513、540中，也可以在第二電極層4031、543及隔壁4510、507上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
也可以使用蒸鍍法形成覆蓋發光元件4513、540的包含有機化合物的層，以防止氧、氫、水分、二氧化碳等侵入到發光元件4513、540中。
此外，在由第一基板4001、第二基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外部氣體，較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，也可以使用紫外線固化樹脂、熱固性樹脂，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮 樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料使用氮，即可。
另外，如果需要，則也可以在發光元件的射出表面上適當地設置諸如偏光板、或者圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學薄膜。此外，也可以在偏光板或者圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並具有如下優勢：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，可以想到各種各樣的形式，但是它是包括具有正電荷的第一粒子和具有負電荷的第二粒子的多個微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊施加電場，使微膠囊中的粒子彼此移動到相對方向，以只顯示集合在一側的粒子的顏色的裝置。另外，第一粒子或第二粒子包括染料，當沒有電場時不移動。此外，第一粒子的顏色和第二粒子的顏色不同(包括無色)。
這樣，電泳顯示裝置是利用介電常數高的物質移動到高電場區域，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外， 還可以藉由使用濾色片、具有色素的粒子來進行彩色顯示。
此外，作為微囊中的第一粒子及第二粒子，使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些材料的複合材料即可。
此外，作為電子紙，也可以應用使用旋轉球(twisting ball)顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形粒子配置在作為用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
另外，在圖4A至圖6B中，作為第一基板4001、500、第二基板4006，除了玻璃基板以外，也可以使用撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics；玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，若不需要透光性，則也可以使用鋁或不鏽鋼等的金屬基板(金屬薄膜)。例如，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
在本實施方式中，作為絕緣膜4020使用氧化鋁膜。絕緣膜4020可以藉由濺射法或電漿CVD法形成。
在氧化物半導體膜上作為絕緣膜4020設置的氧化鋁 膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質及氧這兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製程中及製造之後成為變動的主要原因的氫、水分等雜質混入到氧化物半導體膜，並防止從氧化物半導體膜釋放作為構成氧化物半導體的主要成分材料的氧。
另外，作為用作平坦化絕緣膜的絕緣膜4021、506，可以使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等具有耐熱性的有機材料。此外，除了上述有機材料以外，也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣膜。
對絕緣膜4021、506的形成方法沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷等)、刮刀、輥塗機、幕式塗布機、刮刀式塗布機等來形成絕緣膜4021、506。
顯示裝置藉由使來自光源或顯示元件的光透過來進行顯示。因此，設置在光透過的像素部中的基板、絕緣膜、導電膜等薄膜全都對可見光的波長區域的光具有透光性。
關於對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、共用電極層、反電極層等)，可以根據取出光的方向、設置電極層的地方以及電極層的圖案 結構選擇透光性、反射性。
作為第一電極層4030、541、第二電極層4031、543，可以使用含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦錫氧化物(以下表示為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物、石墨烯等具有透光性的導電材料。
此外，第一電極層4030、541、第二電極層4031、543可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等金屬、其合金或其金屬氮化物中的一種或多種來形成。
在本實施方式中，圖5A和圖5B所示的發光裝置具有下面發射型結構，所以第一電極層541具有透光性，而第二電極層543具有反射性。因此，當將金屬膜用於第一電極層541時，較佳為將金屬膜形成得薄，以並使其具有透光性。另外，當將具有透光性的導電膜用於第二電極層543時，較佳為將具有反射性的導電膜層疊在其上。
此外，第一電極層4030、541、第二電極層4031、543可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯 胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，由於電晶體容易被靜電等破壞，所以較佳為設置用來保護驅動電路的保護電路。保護電路較佳為使用非線性元件構成。
如上所述，藉由應用實施方式1至3中任一個所示的電晶體，可以提供具有各種各樣的功能的半導體裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式5
藉由使用實施方式1至3中任一個所示的電晶體，可以製造具有讀取目標物的資訊的影像感測器功能的半導體裝置。
圖7A示出具有影像感測器功能的半導體裝置的一個例子。圖7A是光電感測器的等效電路，而圖7B是示出光電感測器的一部分的剖面圖。
光電二極體602的一個電極電連接到光電二極體重設信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極和汲極中的一個電連接到光電感測器參考信號線672，而電晶體640的源極和汲極中的另一個電連接到電晶體656的源極和汲極中的一個。電晶體656的閘極電連接到閘極信號線659，電晶體656的源極和汲極中的另一個電連接到光電感測器輸出信 號線671。
注意，在本說明書的電路圖中，為了使使用氧化物半導體膜的電晶體一目了然，將使用氧化物半導體膜的電晶體的符號表示為“OS”。在圖7A中，電晶體640和電晶體656可以應用實施方式1至3中任一個所示的電晶體，是使用氧化物半導體膜的電晶體。在本實施方式中示出應用電晶體的例子，該電晶體使用與實施方式1所示的電晶體440相同的結構及製造方法而得到。
圖7B是示出光電感測器中的光電二極體602和電晶體640的剖面圖，其中在具有絕緣表面的基板601(TFT基板)上設置有用作感測器的光電二極體602和電晶體640。藉由使用黏合層608，在光電二極體602和電晶體640上設置有基板613。
在電晶體640上設置有絕緣膜631、層間絕緣膜633以及層間絕緣膜634。光電二極體602設置在層間絕緣膜633上，並且光電二極體602具有如下結構：在形成於層間絕緣膜633上的電極層641a、641b和設置在層間絕緣膜634上的電極層642之間從層間絕緣膜633一側按順序層疊有第一半導體膜606a、第二半導體膜606b及第三半導體膜606c。
電極層641b與形成在層間絕緣膜634中的導電層643電連接，並且電極層642藉由電極層641a與導電層645電連接。導電層645與電晶體640的閘極電極層電連接，並且光電二極體602與電晶體640電連接。
在此，例示一種pin型光電二極體，其中層疊用作第一半導體膜606a的具有p型導電型的半導體膜、用作第二半導體膜606b的高電阻的半導體膜(i型半導體膜)、用作第三半導體膜606c的具有n型導電型的半導體膜。
第一半導體膜606a是p型半導體膜，而可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第13族的雜質元素(例如，硼(B))的半導體材料氣體藉由電漿CVD法來形成第一半導體膜606a。作為半導體材料氣體，可以使用矽烷(SiH4)。另外，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳為在使用離子植入法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳為將第一半導體膜606a的厚度設定為10nm以上且50nm以下。
第二半導體膜606b是i型半導體膜(本質半導體膜)，而可以由非晶矽膜形成。為了形成第二半導體膜606b，藉由電漿CVD法使用半導體材料氣體來形成非晶矽膜。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以藉由LPCVD法、氣相生長法、濺射法等形成第二半導體膜606b。較佳為將第二半導體膜606b的厚度 設定為200nm以上且1000nm以下。
第三半導體膜606c是n型半導體膜，而可以由包含賦予n型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第15族的雜質元素(例如，磷(P))的半導體材料氣體藉由電漿CVD法形成第三半導體膜606c。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳為在使用離子植入法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳為將第三半導體膜606c的厚度設定為20nm以上且200nm以下。
此外，第一半導體膜606a、第二半導體膜606b以及第三半導體膜606c也可以不使用非晶半導體形成，而使用多晶半導體或微晶半導體(Semi Amorphous Semiconductor：SAS)形成。
此外，由於光電效應生成的電洞的遷移率低於電子的遷移率，因此當p型半導體膜側的表面用作光接收面時，pin型光電二極體具有較好的特性。這裏示出將光電二極體602從形成有pin型光電二極體的基板601的面接收的光轉換為電信號的例子。此外，來自其導電型與用作光接收面的半導體膜一側相反的半導體膜一側的光是干擾光， 因此，電極層較佳為使用具有遮光性的導電膜。另外，也可以將n型半導體膜側的表面用作光接收面。
藉由使用絕緣材料且根據材料使用濺射法、電漿CVD法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷等)等，來可以形成絕緣膜631、層間絕緣膜633及層間絕緣膜634。
作為絕緣膜631，可以使用無機絕緣材料，諸如氧化矽層、氧氮化矽層、氧化鋁層、氧氮化鋁層等氧化物絕緣膜、氮化矽層、氮氧化矽層、氮化鋁層、氮氧化鋁層等氮化物絕緣膜的單層或疊層。
在本實施方式中，作為絕緣膜631使用氧化鋁膜。絕緣膜631可以藉由濺射法或電漿CVD法形成。
在氧化物半導體膜上作為絕緣膜631設置的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質及氧的兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製程中及製造之後成為變動原因的氫、水分等雜質混入到氧化物半導體膜，並防止從氧化物半導體膜釋放作為構成氧化物半導體的主要成分材料的氧。
作為層間絕緣膜633、層間絕緣膜634，較佳為採用用作減少表面凹凸的平坦化絕緣膜的絕緣膜。作為層間絕緣膜633、層間絕緣膜634，例如可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂、聚醯胺或環氧樹脂等具有 耐熱性的有機絕緣材料。除了上述有機絕緣材料之外，也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
藉由檢測入射到光電二極體602的光，可以讀取檢測目標的資訊。另外，在讀取檢測目標的資訊時，可以使用背光等的光源。
在與實施方式1所示的電晶體440同樣的結構及製造方法的電晶體640的製造中，在形成源極電極層及汲極電極層之後，進行去除源極電極層與汲極電極層之間的氧化物半導體膜表面及其附近的殘留物的製程。殘留物去除製程可以藉由使用水或鹼性溶液的處理或者電漿處理進行。例如，可以適當地採用使用水或TMAH溶液的處理或者使用氧、一氧化二氮或稀有氣體(典型為氬)的電漿處理等。另外，也可以進行使用稀釋氫氟酸的處理。
另外，如實施方式2所示，也可以在形成閘極電極層之後進行去除閘極電極層表面及其附近的起因於蝕刻製程的殘留物的製程。另外，如實施方式3所示，也可以在形成閘極電極層之後進行去除閘極電極層表面及其附近的殘留物的製程，在形成源極電極層及汲極電極層之後進行去除氧化物半導體膜表面及其附近的殘留物的製程。
由於可以防止氧化物半導體膜表面及其附近被殘留物污染，所以可以在電晶體640中將氧化物半導體膜表面的起因於蝕刻製程的雜質(典型為鹵素(例如氯、氟)、硼 、磷、鋁、鐵或碳)的面密度設定為1×1013atoms/cm2以下(較佳為設定為1×1012atoms/cm2以下)。另外，可以將氧化物半導體膜表面的起因於蝕刻製程的雜質(典型為鹵素(例如氯、氟)、硼、磷、鋁、鐵或碳)的濃度設定為5×1018atoms/cm3以下(較佳為設定為1×1018atoms/cm3以下)。
因此，作為本實施方式的使用氧化物半導體膜且具有穩定的電特性的電晶體640的半導體裝置，可以提供可靠性高的電晶體。另外，可以藉由提高可靠性高的半導體裝置的良率來提高生產率。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式6
可以將本說明書所公開的半導體裝置應用於多種電子裝置(包括遊戲機)。作為電子裝置，可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝像機、數位相框、行動電話機、可攜式遊戲機、移動資訊終端、音頻再生裝置、遊戲機(彈子機、投幣機等)、外殼遊戲機等。圖8A至圖8C示出這些電子裝置的具體例子。
圖8A示出具有顯示部的桌子9000。在桌子9000中，外殼9001組裝有顯示部9003，利用顯示部9003可以顯示影像。另外，在此示出利用四個腿部9002支撐外 殼9001的結構。另外，外殼9001具有用來供應電力的電源供應線9005。
將實施方式1至實施方式5中的任一所示的半導體裝置可以應用於顯示部9003，由此可以對電子裝置賦予高可靠性。
顯示部9003具有觸屏輸入功能。當用指頭等接觸顯示於桌子9000的顯示部9003中的顯示按鈕9004時，可以進行屏面操作或資訊輸入。並且當使桌子具有能夠與其他家電產品進行通訊的功能或能夠控制其他家電產品的功能時，可以將顯示部9003用作藉由屏面操作控制其他家電產品的控制裝置。例如，藉由使用實施方式5所示的具有影像感測器功能的半導體裝置，可以使顯示部9003具有觸屏輸入功能。
另外，利用設置於外殼9001的鉸鏈也可以將顯示部9003的屏面以垂直於地板的方式立起來，從而也可以將桌子9000用作電視機。雖然如果在小房間裏設置大屏面的電視機則自由使用的空間變小，然而，如果在桌子內安裝有顯示部則可以有效地利用房間的空間。
圖8B示出電視機9100。在電視機9100中，外殼9101組裝有顯示部9103。利用顯示部9103可以顯示影像。此外，在此示出利用支架9105支撐外殼9101的結構。
可以藉由利用外殼9101所具備的操作開關、另外提供的遙控器9110進行電視機9100的操作。藉由利用遙控 器9110所具備的操作鍵9109，可以進行頻道及音量的操作，並可以對在顯示部9103上顯示的影像進行操作。此外，也可以採用在遙控器9110中設置顯示從該遙控器9110輸出的資訊的顯示部9107的結構。
圖8B所示的電視機9100具備接收機及數據機等。電視機9100可以利用接收機接收一般的電視廣播。再者，電視機9100藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
將實施方式1至實施方式5中的任一所示的半導體裝置可以應用於顯示部9103、9107，由此可以對電視機及遙控器賦予高可靠性。
圖8C示出電腦，該電腦包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。
將實施方式1至實施方式5中的任一所示的半導體裝置可以應用於顯示部9203，由此可以提供高可靠性電腦。
圖9A和圖9B是能夠進行折疊的平板終端。圖9A示出打開的狀態。平板終端包含外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
將實施方式1至實施方式5中的任一所示的半導體裝 置可以應用於顯示部9631a及顯示部9631b，由此可以對平板終端賦予高可靠性。
在顯示部9631a中，可以將其一部分用作觸摸屏的區域9632a，並且可以藉由接觸所顯示的操作鍵9638來輸入資料。此外，作為一個例子，顯示部9631a的一半隻具有顯示的功能，並且另一半具有觸摸屏的功能，但是不侷限於該結構。也可以採用顯示部9631a的整個區域具有觸摸屏的功能的結構。例如，可以使顯示部9631a的全面顯示鍵盤按鈕來將其用作觸摸屏，並且將顯示部9631b用作顯示畫面。
此外，在顯示部9631b中與顯示部9631a同樣，也可以將其一部分用作觸摸屏的區域9632b。此外，藉由使用指頭或觸控筆等接觸觸摸屏上的鍵盤顯示切換按鈕9639的位置上，可以在顯示部9631b上顯示鍵盤按鈕。
此外，也可以對觸摸屏的區域9632a和觸摸屏的區域9632b同時進行觸摸輸入。
另外，顯示模式切換開關9034能夠進行豎屏顯示和橫屏顯示等顯示的方向的切換以及黑白顯示和彩色顯示的切換等。根據藉由平板終端所內置的光感測器所檢測的使用時的外光的光量，省電模式切換開關9036可以使顯示的亮度設定為最適合的亮度。平板終端除了光感測器以外還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等的其他檢測裝置。
此外，圖9A示出顯示部9631b的顯示面積與顯示部 9631a的顯示面積相同的例子，但是不侷限於此，既可以一方的尺寸和另一方的尺寸不同又可以它們的顯示品質有差異。例如可以使用顯示部9631a和9631b中的一方能夠進行比另一方更高精細度的顯示的顯示面板。
圖9B示出合上的狀態，並且平板終端包括外殼9630、太陽能電池9633、充放電控制電路9634、電池9635以及DCDC轉換器9636。此外，在圖9B中，作為充放電控制電路9634的一個例子示出具有電池9635和DCDC轉換器9636的結構。
此外，平板終端能夠進行折疊，因此不使用時可以合上外殼9630。因此，可以保護顯示部9631a和顯示部9631b，而可以提供一種具有良好的耐久性且從長期使用的觀點來看具有良好的可靠性的平板終端。
此外，圖9A和圖9B所示的平板終端還可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯的觸摸輸入；藉由各種各樣的軟體(程式)控制處理等。
藉由利用安裝在平板終端的表面上的太陽能電池9633，可以將電力供應到觸摸屏、顯示部或影像信號處理部等。注意，由於可以將太陽能電池9633設置在外殼9630的一面或雙面，所以可以高效地對電池9635進行充電。另外，當作為電池9635使用鋰離子電池時，有可以實現小型化等的優點。
另外，參照圖9C所示的方塊圖對圖9B所示的充放電控制電路9634的結構和工作進行說明。圖9C示出太陽能電池9633、電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3以及顯示部9631，電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3對應圖9B所示的充放電控制電路9634。
首先，說明在利用外光使太陽能電池9633發電時的工作的例子。使用DCDC轉換器9636對太陽能電池所產生的電力進行升壓或降壓以使它成為用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池9633的電力使顯示部9631工作時使開關SW1導通，並且，利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。另外，可以採用當不進行顯示部9631中的顯示時，使開關SW1截止且使開關SW2導通來對電池9635進行充電的結構。
注意，作為發電單元的一個例子示出太陽能電池9633，但是不侷限於此，也可以使用壓電元件(piezoelectric element)或熱電轉換元件(珀耳帖元件(Peltier element))等其他發電單元進行電池9635的充電。例如，也可以使用以無線(不接觸)的方式能夠收發電力來進行充電的無線電力傳輸模組或組合其他充電方法進行充電。
本實施方式所示的結構或方法等可以與其他的實施方式所示的結構或方法等適當地組合而實施。
實施例1
在本實施例中，示出對金屬膜表面及氧化物半導體膜表面進行殘留物去除製程的結果。
作為樣本的氧化物半導體膜，藉由使用In：Ga：Zn=3：1：2[原子數比]的氧化物靶材的濺射法，在矽基板上形成厚度為50nm的IGZO膜。成膜條件為如下：氬氣及氧氣(氬：氧=30sccm：15sccm)氛圍；壓力為0.4Pa；電源功率為0.5kW；以及基板溫度為200℃。
接著，利用乾蝕刻法對氧化物半導體膜進行蝕刻處理(蝕刻條件：蝕刻氣體(BCl3：Cl2=60sccm：20sccm)；ICP電源功率為450W；偏置功率為100W；以及壓力為1.9Pa)來製造樣本A-1。
在進行蝕刻處理之後還進行水處理，來製造樣本A-2。
藉由對水處理之後的IGZO膜進行使用氧的電漿處理(條件：氣體(O2=300sccm)；電源功率為1800W；壓力為66.5Pa；以及3分鐘)，來製造樣本B-1。藉由對水處理之後的IGZO膜進行使用一氧化二氮的電漿處理(條件：氣體(N2O=200sccm)；電源功率為100W；電源頻率為27MHz；壓力為40Pa；基板溫度為350℃；以及25分鐘)，來製造樣本B-2。藉由對水處理之後的IGZO膜進行使用TMAH溶液的處理(條件：50℃；以及60秒鐘)，來製造樣本B-3。藉由對水處理之後的IGZO膜進 行使用過氧化氫氨水(H2O：氨：過氧化氫水=2：2：5)的處理(條件：室溫；以及10秒鐘)，來製造樣本B-4。藉由對水處理之後的IGZO膜進行使用氧的電漿處理(條件：氣體(O2=200sccm)；電源功率為100W；電源頻率為27MHz；壓力為40Pa；基板溫度為350℃；以及2分鐘)，來製造樣本B-5。注意，樣本B-1與樣本B-5是處理條件彼此不同的使用氧的電漿處理。
表1及表2示出藉由全反射X射線螢光(Total Reflection X-ray Fluorescence)分析測量A-1、A-2、B-1至B-5的樣本的膜表面的氯的面密度的結果。
從表1及表2可以確認到：在進行乾蝕刻之後不進行殘留物去除製程的A-1中，IGZO膜的表面的氯的面密度大幅度增加，但是在進行乾蝕刻之後進行水處理的A-2中，減輕IGZO膜表面的氯的面密度的增加。
再者，從表1及表2可以確認到：在作為殘留物去除製程分別進行使用一氧化二氮的電漿處理、使用TMAH溶液的處理、使用過氧化氫氨水的處理或使用氧的電漿處理的B-1至B-5中，在進行殘留物去除製程之後，IGZO膜表面的氯的面密度低於1×1013atoms/cm2，從而進一步去除氯而抑制氯的面密度的增加。
接著，作為樣本的金屬膜，利用濺射法在玻璃基板上形成厚度為200nm的鎢(W)膜(成膜條件：在氬(80sccm)氛圍下；壓力為0.8Pa；電源功率為1kW；以及基板溫度為230℃)。
接著，利用乾蝕刻法對鎢膜進行大約50nm厚的蝕刻處理(蝕刻條件：蝕刻氣體(CF4：Cl2：O2=25sccm：25sccm：10sccm)；ICP電源功率為500W；偏置功率為100W；以及壓力為1.0Pa)。
在進行蝕刻處理之後進行水處理。
藉由對水處理之後的鎢膜進行使用氧的電漿處理(條件：氣體(O2=300sccm)；電源功率為1800W；壓力為66.5Pa；以及3分鐘)，來製造樣本C-1。藉由對水處理之後的鎢膜進行使用一氧化二氮的電漿處理(條件：氣體(N2O=200sccm)；電源功率為100W；電源頻率為 27MHz；壓力為40Pa；基板溫度為350℃；以及25分鐘)，來製造樣本C-2。藉由對水處理之後的鎢膜進行使用TMAH溶液的處理(條件：50℃；以及60秒鐘)，來製造樣本C-3。藉由對水處理之後的鎢膜進行使用過氧化氫氨水(H2O：氨：過氧化氫水=2：2：5)的處理(條件：室溫；以及10秒鐘)，來製造樣本C-4。藉由對水處理之後的鎢膜進行使用氧的電漿處理(條件：氣體(O2=200sccm)；電源功率為100W；電源頻率為27MHz；壓力為40Pa；基板溫度為350℃；以及2分鐘)，來製造樣本C-5。注意，樣本C-1與樣本C-5是處理條件彼此不同的使用氧的電漿處理。
表3示出藉由全反射X射線螢光分析測量C-1至C-5的樣本的膜表面的氯的面密度的結果。
從表3可以確認到：在進行乾蝕刻、水處理之後作為殘留物去除製程分別進行使用一氧化二氮的電漿處理、使 用TMAH溶液的處理、使用過氧化氫氨水的處理或使用氧的電漿處理的C-1至C-5中，在進行殘留物去除製程之後，鎢膜表面的氯的面密度低於1×1013atoms/cm2，從而去除氯而抑制氯的面密度的增加。
從上述結果可以確認到：水處理、使用一氧化二氮的電漿處理、使用TMAH溶液的處理、使用過氧化氫氨水的處理或使用氧的電漿處理等的殘留物去除製程有可以降低起因於蝕刻製程的膜表面的雜質濃度的效果。

Claims (34)

  1. 一種半導體裝置，包含：氧化物半導體膜，包含通道形成區；源極電極，在該氧化物半導體膜上並電連接至該氧化物半導體膜，該源極電極包含金屬；汲極電極，在該氧化物半導體膜上並電連接至該氧化物半導體膜，該汲極電極包含該金屬；以及絕緣膜，在該氧化物半導體膜、該源極電極和該汲極電極上，該絕緣膜係與該氧化物半導體膜的頂表面接觸，其中該氧化物半導體膜的頂表面上的該金屬的濃度為5×1018atoms/cm3以下。
  2. 如申請專利範圍第1項的半導體裝置，其中該氧化物半導體膜包含銦、鎵和鋅。
  3. 如申請專利範圍第2項的半導體裝置，其中該氧化物半導體膜包含在該源極電極和該汲極電極之間的凹部。
  4. 如申請專利範圍第2項的半導體裝置，更新操作的頻率為可變的。
  5. 如申請專利範圍第4項的半導體裝置，該更新操作的該頻率能夠被降低。
  6. 一種半導體裝置，包含：氧化物半導體膜，包含通道形成區；源極電極，在該氧化物半導體膜上並電連接至該氧化物半導體膜，該源極電極包含金屬；汲極電極，在該氧化物半導體膜上並電連接至該氧化物半導體膜，該汲極電極包含該金屬；以及絕緣膜，在該氧化物半導體膜、該源極電極和該汲極電極上，該絕緣膜係與該氧化物半導體膜的頂表面接觸，其中該氧化物半導體膜的頂表面上的該金屬的面密度為1×1013atoms/cm2以下。
  7. 如申請專利範圍第6項的半導體裝置，其中該氧化物半導體膜包含銦、鎵和鋅。
  8. 如申請專利範圍第7項的半導體裝置，其中該氧化物半導體膜包含在該源極電極和該汲極電極之間的凹部。
  9. 如申請專利範圍第7項的半導體裝置，更新操作的頻率為可變的。
  10. 如申請專利範圍第9項的半導體裝置，該更新操作的該頻率能夠被降低。
  11. 如申請專利範圍第1至10項中任一項的半導體裝置，其中該金屬為鋁。
  12. 如申請專利範圍第1至10項中任一項的半導體裝置，其中該金屬為鉻。
  13. 如申請專利範圍第1至10項中任一項的半導體裝置，其中該金屬為銅。
  14. 如申請專利範圍第1至10項中任一項的半導體裝置，其中該金屬為鉭。
  15. 如申請專利範圍第1至10項中任一項的半導體裝置，其中該金屬為鈦。
  16. 如申請專利範圍第1至10項中任一項的半導體裝置，其中該金屬為鉬。
  17. 如申請專利範圍第1至10項中任一項的半導體裝置，其中該金屬為鎢。
  18. 一種半導體裝置，包含：閘極電極；閘極絕緣膜，在該閘極電極上；以及氧化物半導體膜，在該閘極絕緣膜上，該氧化物半導體膜包含通道形成區，其中該閘極電極的頂表面上的元素的濃度為5×1018atoms/cm3以下，該元素係從由氯、氟、硼、磷、鋁、鐵和碳所組成的群組中選出之一者。
  19. 如申請專利範圍第18項的半導體裝置，其中該氧化物半導體膜包含銦、鎵和鋅。
  20. 如申請專利範圍第19項的半導體裝置，其中該氧化物半導體膜包含與該閘極電極重疊的凹部。
  21. 如申請專利範圍第19項的半導體裝置，更新操作的頻率為可變的。
  22. 如申請專利範圍第21項的半導體裝置，該更新操作的該頻率能夠被降低。
  23. 一種半導體裝置，包含：閘極電極；閘極絕緣膜，在該閘極電極上；以及氧化物半導體膜，在該閘極絕緣膜上，該氧化物半導體膜包含通道形成區，其中該閘極電極的頂表面上的元素的面密度為1×1013atoms/cm2以下，該元素係從由氯、氟、硼、磷、鋁、鐵和碳所組成的群組中選出之一者。
  24. 如申請專利範圍第23項的半導體裝置，其中該氧化物半導體膜包含銦、鎵和鋅。
  25. 如申請專利範圍第24項的半導體裝置，其中該氧化物半導體膜包含與該閘極電極重疊的凹部。
  26. 如申請專利範圍第24項的半導體裝置，更新操作的頻率為可變的。
  27. 如申請專利範圍第26項的半導體裝置，該更新操作的該頻率能夠被降低。
  28. 如申請專利範圍第18至27項中任一項的半導體裝置，其中該元素為氯。
  29. 如申請專利範圍第18至27項中任一項的半導體裝置，其中該元素為氟。
  30. 如申請專利範圍第18至27項中任一項的半導體裝置，其中該元素為硼。
  31. 如申請專利範圍第18至27項中任一項的半導體裝置，其中該元素為磷。
  32. 如申請專利範圍第18至27項中任一項的半導體裝置，其中該元件為鋁。
  33. 如申請專利範圍第18至27項中任一項的半導體裝置，其中該元素為鐵。
  34. 如申請專利範圍第18至27項中任一項的半導體裝置，其中該元素為碳。
TW105143625A 2011-10-19 2012-10-17 半導體裝置及半導體裝置的製造方法 TWI669823B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011230126 2011-10-19
JP2011-230126 2011-10-19

Publications (2)

Publication Number Publication Date
TW201724526A TW201724526A (zh) 2017-07-01
TWI669823B true TWI669823B (zh) 2019-08-21

Family

ID=48108662

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101138257A TWI578535B (zh) 2011-10-19 2012-10-17 半導體裝置及半導體裝置的製造方法
TW105143625A TWI669823B (zh) 2011-10-19 2012-10-17 半導體裝置及半導體裝置的製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW101138257A TWI578535B (zh) 2011-10-19 2012-10-17 半導體裝置及半導體裝置的製造方法

Country Status (5)

Country Link
US (6) US8809855B2 (zh)
JP (6) JP6154596B2 (zh)
KR (6) KR20130043063A (zh)
CN (2) CN107403808B (zh)
TW (2) TWI578535B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103843146B (zh) * 2011-09-29 2016-03-16 株式会社半导体能源研究所 半导体器件
CN106847929B (zh) 2011-09-29 2020-06-23 株式会社半导体能源研究所 半导体装置
CN107068765B (zh) 2011-10-14 2021-03-09 株式会社半导体能源研究所 半导体装置
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9029228B2 (en) * 2011-10-19 2015-05-12 SunEdision Semiconductor Limited (UEN201334164H) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
US8884310B2 (en) * 2011-10-19 2014-11-11 Sunedison Semiconductor Limited (Uen201334164H) Direct formation of graphene on semiconductor substrates
KR102067051B1 (ko) 2011-10-24 2020-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101976212B1 (ko) 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5933895B2 (ja) 2011-11-10 2016-06-15 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
TWI621185B (zh) 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2014175505A (ja) * 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP6106024B2 (ja) * 2013-05-21 2017-03-29 株式会社ジャパンディスプレイ 薄膜トランジスタの製造方法及び薄膜トランジスタ
TWI674671B (zh) 2013-05-28 2019-10-11 日商新力股份有限公司 顯示裝置及電子機器
KR102511354B1 (ko) * 2015-06-16 2023-03-21 삼성디스플레이 주식회사 유기 발광 표시장치 및 그의 제조방법
EP3356582B1 (en) 2015-10-01 2020-12-16 GlobalWafers Co., Ltd. Epitaxial growth of defect-free, wafer-scale single-layer graphene on thin films of cobalt
SG10201608737QA (en) 2015-10-29 2017-05-30 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
EP4131339A3 (en) 2016-05-12 2023-02-15 GlobalWafers Co., Ltd. Direct formation of hexagonal boron nitride on silicon based dielectrics
KR102580063B1 (ko) * 2016-07-21 2023-09-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10062626B2 (en) 2016-07-26 2018-08-28 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP6805074B2 (ja) * 2017-05-12 2020-12-23 株式会社東芝 半導体装置の製造方法
JP7114601B2 (ja) 2017-08-25 2022-08-08 株式会社半導体エネルギー研究所 表示パネル及び表示装置
FR3074608B1 (fr) * 2017-12-05 2019-12-06 Soitec Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat
KR102448843B1 (ko) * 2017-12-29 2022-09-28 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
CN110190063B (zh) * 2018-07-02 2021-10-12 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN110854304B (zh) * 2019-11-20 2021-03-26 云谷（固安）科技有限公司 显示面板的制备方法
DE102020132373A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Ferroelektrische speichervorrichtung und deren ausbildungsverfahren
JP2023036399A (ja) * 2021-09-02 2023-03-14 キオクシア株式会社 半導体装置及び半導体記憶装置と半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201001710A (en) * 2008-01-23 2010-01-01 Canon Kk Thin film transistor and method of producing same
TW201123460A (en) * 2009-12-15 2011-07-01 Samsung Mobile Display Co Ltd Thin film transistor, method of manufacturing the same, and organic electroluminescent device including thin film transistor
TW201133789A (en) * 2009-08-07 2011-10-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing semiconductor device
TW201133788A (en) * 2009-08-07 2011-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof

Family Cites Families (191)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS60218847A (ja) * 1984-04-13 1985-11-01 Matsushita Electric Ind Co Ltd プラズマ処理方法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585442B2 (ja) 1989-11-02 1997-02-26 株式会社日立製作所 被処理物の連続処理方法
DE69033663T2 (de) 1989-08-28 2001-06-21 Hitachi, Ltd. Verfahren zur Behandlung eines Aluminium enthaltenden Musters
JP3170791B2 (ja) 1990-09-11 2001-05-28 ソニー株式会社 Ａｌ系材料膜のエッチング方法
TW237562B (zh) 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
JPH04261018A (ja) * 1990-12-27 1992-09-17 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
KR0143873B1 (ko) 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH11224877A (ja) 1998-02-06 1999-08-17 Matsushita Electric Ind Co Ltd 基板処理方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6291085B1 (en) 1998-08-03 2001-09-18 The Curators Of The University Of Missouri Zinc oxide films containing P-type dopant and process for preparing same
US6342313B1 (en) 1998-08-03 2002-01-29 The Curators Of The University Of Missouri Oxide films and process for preparing same
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3538084B2 (ja) * 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002110658A (ja) 2000-10-04 2002-04-12 Hitachi Ltd 半導体装置の製造方法及びその装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002185000A (ja) * 2000-12-15 2002-06-28 Casio Comput Co Ltd 薄膜トランジスタパネルの製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP4651929B2 (ja) 2002-11-15 2011-03-16 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
TWI232991B (en) 2002-11-15 2005-05-21 Nec Lcd Technologies Ltd Method for manufacturing an LCD device
US6956237B2 (en) * 2002-12-28 2005-10-18 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method for manufacturing the same
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4399217B2 (ja) * 2003-09-10 2010-01-13 三菱電機株式会社 Ｔｆｔアレイ基板の製造方法
US8247965B2 (en) 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
JP2005167019A (ja) 2003-12-03 2005-06-23 Sharp Corp トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US8158517B2 (en) 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US20060175290A1 (en) 2005-02-09 2006-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Photo resist stripping and de-charge method for metal post etching to prevent metal corrosion
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073558A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP3945782B2 (ja) 2005-09-06 2007-07-18 シチズン東北株式会社 半導体発光素子及びその製造方法
JP5057731B2 (ja) 2005-09-16 2012-10-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
EP1764770A3 (en) 2005-09-16 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20070049278A (ko) 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
CN100474560C (zh) * 2005-12-08 2009-04-01 上海华虹Nec电子有限公司 集成电路中厚金属电感的制作方法
JPWO2007074775A1 (ja) * 2005-12-26 2009-06-04 日本電気株式会社 Ｎｍｏｓｆｅｔ及びその製造方法並びにｃｍｏｓｆｅｔ及びその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8242477B2 (en) 2007-01-12 2012-08-14 Synergx Technologies Inc. Bright field and dark field channels, used for automotive glass inspection systems
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
WO2008139859A1 (en) 2007-04-27 2008-11-20 Canon Kabushiki Kaisha Thin-film transistor and process for its fabrication
JP2009194351A (ja) 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US9054206B2 (en) * 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TW200938660A (en) 2007-11-22 2009-09-16 Idemitsu Kosan Co Etching solution composition
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8143093B2 (en) 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5616038B2 (ja) 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
TWI570937B (zh) 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI450399B (zh) 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI424506B (zh) 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
TWI508282B (zh) 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101499239B1 (ko) 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101911386B1 (ko) 2008-09-19 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR102150275B1 (ko) 2008-09-19 2020-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN101740631B (zh) 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
JP2010128323A (ja) * 2008-11-28 2010-06-10 Sharp Corp アクティブマトリクス基板及び液晶表示装置
JP5615540B2 (ja) * 2008-12-19 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010245118A (ja) 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
JP5751762B2 (ja) * 2009-05-21 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
JP5760298B2 (ja) 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
RU2501117C2 (ru) 2009-06-18 2013-12-10 Шарп Кабусики Кайся Полупроводниковое устройство
KR101600887B1 (ko) 2009-07-06 2016-03-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR101791370B1 (ko) 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN102484140B (zh) 2009-09-04 2015-04-22 株式会社半导体能源研究所 半导体器件的制造方法
JP2011077116A (ja) * 2009-09-29 2011-04-14 Sharp Corp 配線構造およびそれを備えた表示装置
JPWO2011039853A1 (ja) 2009-09-30 2013-02-21 キヤノン株式会社 薄膜トランジスタ
KR20110037220A (ko) 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
EP2486595B1 (en) 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2011048959A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101995704B1 (ko) 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102648525B (zh) 2009-12-04 2016-05-04 株式会社半导体能源研究所 显示装置
KR20110066370A (ko) * 2009-12-11 2011-06-17 한국전자통신연구원 박막트랜지스터 및 그의 제조방법
US8119473B2 (en) * 2009-12-31 2012-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. High temperature anneal for aluminum surface protection
KR101978106B1 (ko) * 2010-01-20 2019-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20150010776A (ko) 2010-02-05 2015-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP5740169B2 (ja) * 2010-02-19 2015-06-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
CN102763203B (zh) 2010-02-26 2016-10-26 株式会社半导体能源研究所 制造半导体装置的方法
US9000438B2 (en) 2010-02-26 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5520084B2 (ja) 2010-03-03 2014-06-11 富士フイルム株式会社 電界効果型トランジスタの製造方法
KR102268217B1 (ko) 2010-03-05 2021-06-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
JP5209146B2 (ja) 2010-03-11 2013-06-12 シャープ株式会社 半導体装置およびその製造方法
KR101050466B1 (ko) 2010-03-12 2011-07-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치의 커패시터 및 그것을 구비한 유기 발광 표시 장치
JP5731244B2 (ja) 2010-03-26 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5744366B2 (ja) * 2010-04-12 2015-07-08 株式会社半導体エネルギー研究所 液晶表示装置
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102117767A (zh) * 2010-12-29 2011-07-06 上海大学 基于溶胶式全透明tft有源矩阵制造方法
TWI521612B (zh) 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201001710A (en) * 2008-01-23 2010-01-01 Canon Kk Thin film transistor and method of producing same
TW201133789A (en) * 2009-08-07 2011-10-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing semiconductor device
TW201133788A (en) * 2009-08-07 2011-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW201123460A (en) * 2009-12-15 2011-07-01 Samsung Mobile Display Co Ltd Thin film transistor, method of manufacturing the same, and organic electroluminescent device including thin film transistor

Also Published As

Publication number Publication date
US20130099230A1 (en) 2013-04-25
KR20220024320A (ko) 2022-03-03
KR20190100145A (ko) 2019-08-28
JP6867434B2 (ja) 2021-04-28
CN103066112A (zh) 2013-04-24
JP7467576B2 (ja) 2024-04-15
JP2024096126A (ja) 2024-07-12
JP7187602B2 (ja) 2022-12-12
US9620623B2 (en) 2017-04-11
US10535776B2 (en) 2020-01-14
KR20200125563A (ko) 2020-11-04
TW201724526A (zh) 2017-07-01
CN107403808A (zh) 2017-11-28
US20140332807A1 (en) 2014-11-13
JP2013102154A (ja) 2013-05-23
JP2017191946A (ja) 2017-10-19
US20240072172A1 (en) 2024-02-29
TW201324779A (zh) 2013-06-16
US8809855B2 (en) 2014-08-19
KR102174289B1 (ko) 2020-11-04
KR102689784B1 (ko) 2024-07-29
US11817505B2 (en) 2023-11-14
JP2021114615A (ja) 2021-08-05
JP2019165238A (ja) 2019-09-26
US20220293794A1 (en) 2022-09-15
JP2023029921A (ja) 2023-03-07
US11271115B2 (en) 2022-03-08
CN103066112B (zh) 2017-08-15
US20170213914A1 (en) 2017-07-27
KR20240118720A (ko) 2024-08-05
TWI578535B (zh) 2017-04-11
KR20230034264A (ko) 2023-03-09
CN107403808B (zh) 2021-07-20
KR102363257B1 (ko) 2022-02-14
JP6154596B2 (ja) 2017-06-28
KR102505110B1 (ko) 2023-02-28
KR20130043063A (ko) 2013-04-29
US20200194593A1 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
JP7467576B2 (ja) 発光装置
TWI621185B (zh) 半導體裝置及半導體裝置的製造方法
CN107507805B (zh) 半导体装置以及半导体装置的制造方法
US9741866B2 (en) Semiconductor device
TWI605590B (zh) 半導體裝置及其製造方法
TWI642193B (zh) 半導體裝置及半導體裝置的製造方法
CN107275411B (zh) 半导体装置及半导体装置的制造方法
CN107302031B (zh) 半导体装置以及半导体装置的制造方法
US9070778B2 (en) Semiconductor device and method for manufacturing semiconductor device