TW201628096A - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TW201628096A
TW201628096A TW105110577A TW105110577A TW201628096A TW 201628096 A TW201628096 A TW 201628096A TW 105110577 A TW105110577 A TW 105110577A TW 105110577 A TW105110577 A TW 105110577A TW 201628096 A TW201628096 A TW 201628096A
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
semiconductor film
electrode layer
oxide
Prior art date
Application number
TW105110577A
Other languages
English (en)
Other versions
TWI581339B (zh
Inventor
肥塚純一
大野普司
佐藤優一
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201628096A publication Critical patent/TW201628096A/zh
Application granted granted Critical
Publication of TWI581339B publication Critical patent/TWI581339B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本發明提供一種使用具有高導通特性的氧化物半導體的電晶體。本發明提供一種具有能夠進行高速回應及高速驅動的電晶體的高性能的半導體裝置。電晶體包括具有通道形成區的氧化物半導體膜及包含金屬元素及摻雜劑的低電阻區。通道形成區在通道長度方向上位於低電阻區之間。在電晶體的製造方法中，在與包含金屬元素的膜接觸的狀態下利用加熱處理引入金屬元素，並且利用注入法透過該金屬元素的膜引入摻雜劑，而形成包含金屬元素及摻雜劑的低電阻區。

Description

半導體裝置的製造方法
本發明係關於一種半導體裝置及半導體裝置的製造方法。
注意，在本說明書中，半導體裝置是指能夠藉由利用半導體特性工作的所有裝置，因此，電光裝置、半導體電路及電子裝置都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體(也稱為薄膜電晶體(TFT))的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。
作為使用氧化物半導體的電晶體，為了應用到更高功能的半導體裝置，需要具有更高的電特性的電晶體。對在使用氧化物半導體的電晶體中以高電特性為目的而使用鋁反應法(aluminum reaction method)形成低電阻的源極區 及汲極區的技術等進行報告(例如，參照非專利文獻1)。
[非專利文獻1]N.Morosawa等，SID 11 DIGEST pp.479-482
當提高使用氧化物半導體的電晶體的導通特性(例如，導通電流及場效應遷移率)時，在半導體裝置中能夠進行高速回應及高速驅動，從而可以實現更高性能的半導體裝置。
於是，本發明的一個方式的目的之一是提供一種使用具有高導通特性的氧化物半導體的電晶體。
另外，本發明的一個方式的目的之一是提供一種具有能夠進行高速回應及高速驅動的電晶體的高性能的半導體裝置。
在具有包含通道形成區的氧化物半導體膜的電晶體的製造製程中，在該氧化物半導體膜中形成低電阻區，該低電阻區包含在與包含金屬元素的膜接觸的狀態下利用加熱處理引入的金屬元素及利用注入法透過該金屬元素的膜引入的摻雜劑。低電阻區在通道長度方向上夾著通道形成區形成。
作為包含金屬元素的膜，可以舉出金屬膜、金屬氧化物膜、金屬氮化物膜等。
作為包含金屬元素的膜中的金屬元素，可以使用選自 鋁(Al)、鈦(Ti)、鉬(Mo)、鎢(W)、鉿(Hf)、鉭(Ta)、鑭(La)、鋇(Ba)、鎂(Mg)、鋯(Zr)和鎳(Ni)中的任何一種以上的元素。作為包含金屬元素的膜，可以使用包含選自上述金屬元素中的任何一種以上的金屬膜、金屬氧化物膜或金屬氮化物膜(例如，氮化鈦膜、氮化鉬膜、氮化鎢膜)。此外，也可以在包含金屬元素的膜中包含磷(P)、硼(B)等的摻雜劑。
藉由以與氧化物半導體膜接觸的方式形成包含金屬元素的膜且在包含金屬元素的膜與氧化物半導體膜接觸的狀態下進行加熱處理，可以將金屬元素從包含金屬元素的膜引入到氧化物半導體膜中。較佳的是在氧氛圍下進行加熱處理。也可以在減壓下、氮氛圍下進行加熱處理。此外，將加熱溫度設定為100℃以上且700℃以下，較佳為200℃以上且400℃以下。此外，藉由用來將金屬元素從包含金屬元素的膜引入到氧化物半導體膜中的加熱處理，具有導電性的包含金屬元素的膜變為具有絕緣性的包含金屬元素的膜。例如，藉由用來將金屬元素從金屬膜引入到氧化物半導體膜中的加熱處理，金屬膜變為金屬氧化物膜或金屬氮化物膜，當金屬氧化物膜或金屬氮化物膜具有絕緣性時，可以將其用作絕緣膜。
摻雜劑是改變氧化物半導體膜的導電率的雜質。作為摻雜劑，可以使用選自第15族元素(典型的是磷(P)、砷(As)、銻(Sb))、硼(B)、鋁(Al)、氮(N)、氬(Ar)、氦(He)、氖(Ne)、銦(In)、氟 (F)、氯(Cl)、鈦(Ti)和鋅(Zn)中的任何一種以上的元素。
也可以將上述摻雜劑包含在包含金屬元素的膜中。
將摻雜劑利用注入法透過包含金屬元素的膜(金屬膜、金屬氧化物膜或金屬氮化物膜)引入到氧化物半導體膜中。作為摻雜劑的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒式離子植入法(Plasma-immersion ion implantation method)等。此時，較佳為使用摻雜劑的單個離子或氫化物、氟化物、氯化物的離子。
低電阻區中的摻雜劑濃度較佳為5×1018atoms/cm3以上且1×1022atoms/cm3以下。
此外，在摻雜劑的引入處理之後，也可以進行加熱處理。該加熱處理也可以兼作從包含金屬元素的膜引入金屬元素的製程中的加熱處理。
此外，在製造製程中，對藉由加熱處理從包含金屬元素的膜引入金屬元素的製程及藉由注入法引入摻雜劑的製程的順序沒有限制，先進行哪一個都可以。此外，也可以多次進行上述製程。
例如，當作為包含金屬元素的膜使用金屬膜，在氧氛圍下進行加熱處理，將金屬元素引入到氧化物半導體膜中時，若在進行加熱處理之前引入摻雜劑則摻雜劑透過金屬膜，而若在進行加熱處理之後引入摻雜劑則摻雜劑透過金屬氧化物膜。
藉由具有在通道長度方向上夾著通道形成區包含低電 阻區的氧化物半導體膜，該電晶體具有高導通特性(例如，導通電流及場效應遷移率)，並能夠進行高速工作及高速回應。
因此，藉由使用電特性高的該電晶體，可以提供高性能及高可靠性的半導體裝置。
本說明書中公開的發明的結構的一個方式是一種半導體裝置的製造方法，包括如下步驟：形成包括通道形成區的氧化物半導體膜；在氧化物半導體膜中，夾著通道形成區形成其電阻比通道形成區的電阻低且包含金屬元素及摻雜劑的低電阻區，低電阻區由如下兩個製程形成：以與氧化物半導體膜接觸的方式形成包含金屬元素的膜，在氧化物半導體膜與包含金屬元素的膜接觸的狀態下進行加熱處理來將金屬元素從包含金屬元素的膜引入到氧化物半導體膜中的製程；以及透過包含金屬元素的膜將摻雜劑引入到氧化物半導體膜中的製程。
本說明書中公開的發明的結構的一個方式是一種半導體裝置的製造方法，包括如下步驟：形成包括通道形成區的氧化物半導體膜；與通道形成區重疊在氧化物半導體膜上選擇性地形成閘極絕緣膜及閘極電極層的疊層；在氧化物半導體膜、閘極絕緣膜及閘極電極層上以與氧化物半導體膜的一部分接觸的方式形成包含金屬元素的膜；將閘極絕緣膜及閘極電極層用作掩模，將摻雜劑透過包含金屬元素的膜選擇性地引入到氧化物半導體膜中；以及對引入了摻雜劑的氧化物半導體膜及包含金屬元素的膜進行加熱將 金屬元素從包含金屬元素的膜引入到引入了摻雜劑的氧化物半導體膜中，在氧化物半導體膜中夾著通道形成區形成其電阻比通道形成區的電阻低且包含金屬元素及摻雜劑的低電阻區。
本說明書中公開的發明的結構的一個方式是一種半導體裝置的製造方法，包括如下步驟：形成包括通道形成區的氧化物半導體膜；與通道形成區重疊在氧化物半導體膜上選擇性地形成閘極絕緣膜及閘極電極層的疊層；在氧化物半導體膜、閘極絕緣膜及閘極電極層上以與氧化物半導體膜的一部分接觸的方式形成包含金屬元素的膜；對氧化物半導體膜及包含金屬元素的膜進行加熱將金屬元素從包含金屬元素的膜引入到氧化物半導體膜中；以及將閘極絕緣膜及閘極電極層用作掩模，將摻雜劑透過包含金屬元素的膜選擇性地引入到引入了金屬元素的氧化物半導體膜中；以及在氧化物半導體膜中夾著通道形成區形成其電阻比通道形成區的電阻低且包含金屬元素及摻雜劑的低電阻區。
此外，在上述結構中，也可以進行從形成包含金屬元素的膜的製程之前的氧化物半導體膜釋放氫或水分的加熱處理(脫水化或脫氫化處理)。
此外，由於脫水化或脫氫化處理，有可能構成氧化物半導體的主體成分材料的氧也同時脫離而減少。在氧化物半導體膜中，氧脫離的部分存在有氧缺損，而起因於該氧缺損會產生導致電晶體的電特性變動的施體能階。
因此，較佳的是向進行了脫水化或脫氫化處理的氧化物半導體膜供應氧。藉由向氧化物半導體膜供應氧，可以填補膜中的氧缺損。
例如，藉由以與氧化物半導體膜接觸的方式設置用作氧的供應源的含多量(過剩)的氧的氧化物絕緣膜，可以將氧從該氧化物絕緣膜供應到氧化物半導體膜中。在上述結構中，也可以藉由在進行了加熱製程的氧化物半導體膜與氧化物絕緣膜的至少一部分接觸的狀態下進行加熱製程，向氧化物半導體膜供應氧。
此外，也可以在進行了脫水化或脫氫化處理的氧化物半導體膜中引入氧(至少包含氧自由基、氧原子和氧離子中的任一種)而向膜中供應氧。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒式離子植入法、電漿處理等。
再者，較佳的是，使設置在電晶體中的氧化物半導體膜為如下狀態的膜，即氧化物半導體包括其氧含量超過氧化物半導體處於結晶狀態時的化學計量成分比的氧含量的區域。此時，氧含量超過氧化物半導體的化學計量成分比。或者，氧含量超過單晶時的氧含量。有時氧存在於氧化物半導體的晶格之間。
藉由從氧化物半導體去除氫或水分來使該氧化物半導體高純度化，使得儘量不包含雜質，藉由供應氧填補氧缺損可以實現I型(本質)氧化物半導體或無限趨近於I型(本質)的氧化物半導體。由此，可以使氧化物半導體的 費米能階(Ef)成為與本質費米能階(Ei)相同的程度。由此，藉由將該氧化物半導體膜用於電晶體，可以降低因氧缺損而產生的電晶體的臨界電壓Vth的偏差、臨界電壓的漂移△Vth。
藉由從以與氧化物半導體膜接觸的方式形成的包含金屬元素的膜引入金屬元素及利用注入法引入摻雜劑，在氧化物半導體膜中形成包含金屬元素及摻雜劑的低電阻區。藉由具有在通道長度方向上夾著通道形成區包含低電阻區的氧化物半導體膜，該電晶體具有高導通特性(例如，導通電流及場效應遷移率)，並能夠進行高速工作及高速回應。
因此，藉由使用電特性高的該電晶體，可以提供高性能及高可靠性的半導體裝置。
106‧‧‧元件隔離絕緣層
108‧‧‧閘極絕緣膜
110‧‧‧閘極電極
116‧‧‧通道形成區
120‧‧‧雜質區
124‧‧‧金屬化合物區
128‧‧‧絕緣膜
130‧‧‧絕緣膜
140‧‧‧電晶體
142a‧‧‧源極電極或汲極電極
142b‧‧‧源極電極或汲極電極
144‧‧‧氧化物半導體膜
146‧‧‧閘極絕緣膜
148‧‧‧閘極電極層
150‧‧‧包含金屬元素的膜
152‧‧‧絕緣膜
153‧‧‧電極層
156‧‧‧佈線
162‧‧‧電晶體
164‧‧‧電容元件
185‧‧‧基板
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣膜
403‧‧‧氧化物半導體膜
404a‧‧‧低電阻區
404b‧‧‧低電阻區
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
406a‧‧‧低電阻區
406b‧‧‧低電阻區
406c‧‧‧低電阻區
406d‧‧‧低電阻區
407‧‧‧包含金屬元素的膜
409‧‧‧通道形成區
410‧‧‧電晶體
412a‧‧‧側壁絕緣層
412b‧‧‧側壁絕緣層
414a‧‧‧低電阻區
414b‧‧‧低電阻區
415‧‧‧平坦化絕緣膜
416‧‧‧絕緣膜
426a‧‧‧低電阻區
426b‧‧‧低電阻區
417‧‧‧包含金屬元素的膜
420a‧‧‧電晶體
420b‧‧‧電晶體
421‧‧‧摻雜劑
427‧‧‧絕緣膜
436‧‧‧絕緣膜
440‧‧‧電晶體
442‧‧‧閘極絕緣膜
445‧‧‧電晶體
450‧‧‧電晶體
465a‧‧‧佈線層
465b‧‧‧佈線層
601‧‧‧基板
602‧‧‧光電二極體
606a‧‧‧半導體膜
606b‧‧‧半導體膜
606c‧‧‧半導體膜
608‧‧‧黏合層
613‧‧‧基板
631‧‧‧絕緣膜
633‧‧‧層間絕緣膜
634‧‧‧層間絕緣膜
640‧‧‧電晶體
641‧‧‧電極層
642‧‧‧電極層
643‧‧‧導電層
645‧‧‧導電層
656‧‧‧電晶體
658‧‧‧光電二極體重設信號線
659‧‧‧閘極信號線
671‧‧‧光電感測器輸出信號線
672‧‧‧光電感測器參考信號線
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚聲器
2800‧‧‧外殼
2801‧‧‧外殼
2802‧‧‧顯示面板
2803‧‧‧揚聲器
2804‧‧‧麥克風
2805‧‧‧操作鍵
2806‧‧‧指向裝置
2807‧‧‧影像拍攝用透鏡
2808‧‧‧外部連接端子
2810‧‧‧太陽能電池單元
2811‧‧‧外部儲存槽
3001‧‧‧主體
3002‧‧‧外殼
3003‧‧‧顯示部
3004‧‧‧鍵盤
3021‧‧‧主體
3022‧‧‧觸控筆
3023‧‧‧顯示部
3024‧‧‧操作按鈕
3025‧‧‧外部介面
3051‧‧‧主體
3053‧‧‧取景器
3054‧‧‧操作開關
3056‧‧‧電池
4001‧‧‧第一基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧第二基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧絕緣膜
4021‧‧‧絕緣膜
4023‧‧‧絕緣膜
4030‧‧‧第一電極層
4031‧‧‧第二電極層
4032‧‧‧絕緣膜
4033‧‧‧絕緣膜
4510‧‧‧分隔壁
4511‧‧‧電致發光層
4513‧‧‧發光元件
4514‧‧‧填充材料
9601‧‧‧外殼
9603‧‧‧顯示部
9605‧‧‧支架
在圖式中：圖1A至圖1F是說明半導體裝置及半導體裝置的製造方法的一個方式的圖；圖2A至圖2D是說明半導體裝置及半導體裝置的製造方法的一個方式的圖；圖3A至圖3F是說明半導體裝置及半導體裝置的製造方法的一個方式的圖；圖4A至圖4F是說明半導體裝置及半導體裝置的製造方法的一個方式的圖； 圖5A至圖5D是說明半導體裝置及半導體裝置的製造方法的一個方式的圖；圖6A至圖6D是說明半導體裝置及半導體裝置的製造方法的一個方式的圖；圖7A和圖7B是說明半導體裝置的一個方式的圖；圖8A至圖8F是說明半導體裝置及半導體裝置的製造方法的一個方式的圖；圖9A至圖9C是說明半導體裝置的一個方式的圖；圖10A和圖10B是說明半導體裝置的一個方式的圖；圖11A和圖11B是說明半導體裝置的一個方式的圖；圖12A至圖12C是說明半導體裝置的一個方式的圖；圖13A至圖13F是示出電子裝置的圖。
下面，參照圖式詳細說明本說明書所公開的發明的實施方式。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本說明書所公開的發明的方式及詳細內容可以被變換為各種各樣的形式而不侷限於以下說明。並且，本說明書所公開的發明不應被看作僅限定於以下實施方式的描述內容。另外，為了方便起見附加了第一、第二等序數詞，其並不表示製程順序或疊層順序。此
外，本說明書中的序數不表示特定發明的事項的固有名稱。
實施方式1
在本實施方式中，參照圖1A至圖1F說明半導體裝置及半導體裝置的製造方法的一個方式。在本實施方式中，作為半導體裝置的一個例子示出具有氧化物半導體膜的電晶體。
對電晶體的結構沒有特別的限制，例如可以使用頂閘極結構或底閘極結構的交錯型和平面型等。另外，電晶體可以採用形成有一個通道形成區的單閘極結構，也可以採用形成有兩個通道形成區的雙閘極結構，還可以採用形成有三個通道形成區的三閘極結構。或者，也可以是具有隔著閘極絕緣膜配置在通道形成區上下的兩個閘極電極層的雙閘極型。
圖1A至圖1F所示的電晶體440是頂閘極結構的電晶體的例子。
如圖1F所示，電晶體440在具有設置有絕緣膜436的絕緣表面的基板400上包括：通道形成區409；低電阻區404a、404b；包括低電阻區406a、406b的氧化物半導體膜403；源極電極層405a；汲極電極層405b；閘極絕緣膜402；以及閘極電極層401。在電晶體440上形成有包含金屬元素的膜407。
圖1A至圖1F示出電晶體440的製造方法的一個例 子。
首先，在具有絕緣表面的基板400上形成絕緣膜436。
對可用作具有絕緣表面的基板400的基板沒有特別的限制，但是基板400需要至少具有能夠承受後面進行的熱處理的程度的耐熱性。例如，可以使用玻璃基板如硼矽酸鋇玻璃和硼矽酸鋁玻璃等、陶瓷基板、石英基板、藍寶石基板等。另外，作為基板400，也可以採用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等，並且也可以在這些基板上設置有半導體元件。
此外，也可以作為基板400使用撓性基板製造半導體裝置。在製造具有撓性的半導體裝置時，既可以在撓性基板上直接形成包括氧化物半導體膜403的電晶體440，也可以在其他製造基板上形成包括氧化物半導體膜403的電晶體440並然後從製造基板將其剝離並轉置到撓性基板上。另外，為了從製造基板剝離並轉置到撓性基板上，較佳的是在製造基板與具有氧化物半導體膜的電晶體之間設置剝離層。
絕緣膜436可以藉由電漿CVD法或濺射法等，使用氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氧化鉿、氧化鎵、氮化矽、氮氧化矽、氮化鋁、氮氧化鋁或它們的混合材料形成。
絕緣膜436可以為單層或疊層，並且作為與氧化物半 導體膜403接觸的膜較佳為使用氧化物絕緣膜。在本實施方式中，作為絕緣膜436使用藉由濺射法形成的氧化矽膜。
接著，在絕緣膜436上形成氧化物半導體膜403。
由於絕緣膜436與氧化物半導體膜403接觸，因此較佳的是在膜中(塊(bulk)中)至少有超過化學計量成分比的量的氧。例如，當將氧化矽膜用作絕緣膜436時，使用SiO2+α(注意，α>0)的膜。藉由使用這種絕緣膜436，可以向氧化物半導體膜403供應氧，從而可以提高特性。藉由向氧化物半導體膜403供應氧，可以填補膜中的氧缺損。
例如，藉由以與氧化物半導體膜403接觸的方式設置用作氧的供應源的含多量(過剩)的氧的絕緣膜436，可以將氧從該絕緣膜436供應到氧化物半導體膜403中。也可以藉由在氧化物半導體膜403與絕緣膜436的一部分接觸的狀態下進行加熱處理，向氧化物半導體膜403供應氧。
在形成氧化物半導體膜403的製程中，為了在氧化物半導體膜403中儘量不包含氫或水，較佳的是作為形成氧化物半導體膜403的預處理，在濺射裝置的預熱室中對形成有絕緣膜436的基板進行預熱，使附著在基板及絕緣膜436中的氫或水分等雜質脫離而排出。另外，作為設置在預熱室中的排氣單元較佳為使用低溫泵。
用作氧化物半導體膜403的氧化物半導體較佳的是至 少包含銦(In)或鋅(Zn)。尤其是，較佳為包含In和Zn。另外，除了上述元素以外，較佳的是還具有鎵(Ga)作為穩定劑(stabilizer)，該穩定劑用來減小上述使用該氧化物的電晶體的電特性偏差。另外，作為穩定劑較佳為具有錫(Sn)。另外，作為穩定劑較佳為具有鉿(Hf)。另外，作為穩定劑較佳為具有鋁(Al)。
另外，作為其他穩定劑，可以具有鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的任一種或多種。
例如，作為氧化物半導體，可以使用：氧化銦、氧化錫、氧化鋅；二元金屬氧化物的In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物的In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；四元金屬氧化物的In-Sn-Ga-Zn類氧化物、In- Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
注意，在此，例如In-Ga-Zn類氧化物是指作為主要成分具有In、Ga和Zn的氧化物，對In、Ga、Zn的比率沒有限制。另外，也可以包含In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體，可以使用由InMO3(ZnO)m(m>0，且m不是整數)表示的材料。這裏，M表示選自Ga、Fe、Mn和Co中的一種金屬元素或多種金屬元素。另外，作為氧化物半導體，也可以使用由In2SnO5(ZnO)n(n>0，且n是整數)表示的材料。
例如，可以使用其原子比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)的In-Ga-Zn類氧化物或具有與其組成的近旁的氧化物。或者，也可以使用其原子比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的In-Sn-Zn類氧化物或具有與其組成的近旁的氧化物。
但是，不侷限於上述材料，根據所需要的半導體特性(遷移率、閾值、偏差等)可以使用適當的組成的材料。另外，為了獲得所需要的半導體特性，較佳的是適當地設定載子濃度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間接合距離、密度等的條件。
例如，使用In-Sn-Zn類氧化物可以較容易獲得較高的遷移率。但是，當使用In-Ga-Zn類氧化物時也可以藉由減小塊內缺陷密度提高遷移率。
在此，例如In、Ga、Zn的原子數比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成在原子數比為In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成的近旁是指a、b、c滿足如下算式：(a-A)2+(b-B)2+(c-C)2 r2。r例如可以為0.05。其他氧化物也是同樣的。
氧化物半導體既可以為單晶又可以為非單晶。在後一種的情況下，可以為非晶或多晶。另外，也可以利用在非晶體中含有具有結晶性的部分的結構或非非晶結構。
非晶態的氧化物半導體可以較容易形成平坦的表面，因此當使用該非晶態的氧化物半導體形成電晶體時，可以減小介面散射而較容易實現較高的遷移率。
另外，具有結晶性的氧化物半導體可以進一步降低塊內缺陷，藉由提高表面的平坦性，可以得到處於非晶狀態的氧化物半導體的遷移率以上的遷移率。為了提高表面的平坦性，較佳的是在平坦的表面上形成氧化物半導體，明確而言，在平均面粗糙度(Ra)為1nm以下，較佳為0.3nm以下，更佳為0.1nm以下的表面上形成氧化物半導體。
注意，Ra是將JIS B0601中定義的中心線平均粗糙度擴大為三維以使其能夠應用於面，可以將它表示為“將從基準面到指定面的偏差的絕對值平均而得的值”，以如下 算式定義。
注意，在上述算式中，S0表示測定面(由座標(x1,y1)(x1,y2)(x2,y1)(x2,y2)的四個點表示的四角形的區域)的面積，Z0表示測定面的平均高度。可以利用原子力顯微鏡(AFM：Atomic Force Microscope)來對Ra進行評價。
因此，也可以對在絕緣膜436中以與氧化物半導體膜403接觸的方式形成的區域進行平坦化處理。對平坦化處理沒有特別的限制，而作為平坦化處理可以使用拋光處理(例如，化學機械拋光(Chemical Mechanical Polishing：CMP)法)、乾蝕刻處理及電漿處理。
作為電漿處理，例如可以進行引入氬氣來產生電漿的反濺射。反濺射是指使用RF電源在氬氛圍下對基板一側施加電壓，來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦、氧等代替氬氛圍。藉由進行反濺射，可以去除附著在絕緣膜436表面上的粉狀物質(也稱為微粒、塵屑)。
作為平坦化處理，既可以多次進行拋光處理、乾蝕刻處理及電漿處理，又可以組合它們而進行。此外，當組合它們而進行時，對製程順序也沒有特別的限制，可以根據絕緣膜436表面的凹凸狀態適當地設定。
作為氧化物半導體膜403可以使用包含結晶而具有結 晶性的氧化物半導體膜(結晶氧化物半導體膜)。結晶氧化物半導體膜中的結晶狀態既可以是晶軸的方向為無秩序的狀態，又可以是具有一定的配向性的狀態。
例如，作為結晶氧化物半導體膜可以使用具有大致垂直於表面的c軸的結晶的氧化物半導體膜。
包含具有大致垂直於表面的c軸的結晶的氧化物半導體層(以下，也稱為結晶氧化物半導體層)具有不是單晶結構也不是非晶結構的結構，並具有如下氧化物，即含有具有c軸配向的結晶(C Axis Aligned Crystal：也稱為CAAC)的氧化物。
CAAC-OS是指包括如下結晶的氧化物半導體：該結晶中進行c軸配向，並且在從ab面、表面或介面的方向看時具有三角形狀或六角形狀的原子排列，在c軸上金屬原子排列為層狀或者金屬原子和氧原子排列為層狀，而在ab面(或者表面或介面)上a軸或b軸的方向不同(以c軸為中心旋轉)。
從更廣義來理解，CAAC-OS是指非單晶，並是指包括如下相的材料，該相中在從垂直於其ab面的方向看時具有三角形、六角形、正三角形或正六角形的原子排列，並且從垂直於c軸的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。
雖然CAAC-OS不是單晶，但是也不只由非晶形成。另外，雖然CAAC-OS包括晶化部分(結晶部分)，但是有時不能明確辨別一個結晶部分與其他結晶部分的邊界。
也可以用氮取代構成CAAC-OS的氧的一部分。另外，構成CAAC-OS的各結晶部分的c軸的方向(例如，垂直於形成CAAC-OS的基板面、CAAC-OS的表面、膜面或介面等的方向)可以為一致。或者，構成CAAC-OS的各結晶部分的ab面的法線也可以朝向固定的方向(例如，垂直於基板面、表面、膜面或介面等的方向)。
藉由採用該結晶氧化物半導體膜，可以進一步抑制因可見光或紫外光的照射而產生的電晶體的電特性變化，從而可以製造可靠性高的半導體裝置。
作為獲得具有c軸配向的結晶氧化物半導體膜的方法，可以舉出三種方法。第一方法是將成膜溫度設定為200℃以上且500℃以下形成氧化物半導體膜，而以大致垂直於表面具有c軸配向的方法。第二方法是在將氧化物半導體膜形成得薄之後，進行200℃以上且700℃以下的加熱處理，而以大致垂直於表面具有c軸配向的方法。第三方法是在將第一層形成得薄之後，進行200℃以上且700℃以下的加熱處理，形成第二層，而以大致垂直於表面具有c軸配向的方法。
將氧化物半導體膜403的厚度設定為1nm以上且200nm以下(較佳為5nm以上且30nm以下)，並可以適當地使用濺射法、MBE(Molecular Beam Epitaxy：分子束外延)法、CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。另外，還可以使用在大致垂直於濺射靶材表面設置多個基板表面的狀態下 進行成膜的濺射裝置，即所謂的CP濺射裝置(Columnar Plasma Sputtering system：柱形電漿濺射系統)形成氧化物半導體膜403。
此外，較佳的是在成膜時包含多量氧的條件(例如，在氧為100%的氛圍下利用濺射法進行成膜等)下形成膜，使氧化物半導體膜403為包含多量的氧(較佳為包括與氧化物半導體處於結晶狀態時的化學計量成分比相比氧含量過剩的區域)的膜。
作為用於藉由濺射法形成氧化物半導體膜403的靶材，例如使用成分比為In2O3：Ga2O3：ZnO=1：1：2[莫耳比]的氧化物靶材，來形成In-Ga-Zn膜。此外，不侷限於上述靶材的材料和組成，例如也可以使用成分比為In2O3：Ga2O3：ZnO=1：1：1[莫耳比]的金屬氧化物靶材。
此外，金屬氧化物靶材的填充率為90%以上且100%以下，較佳為95%以上且99.9%以下。藉由使用高填充率的金屬氧化物靶材，可以形成緻密的氧化物半導體膜。
作為在形成氧化物半導體膜時使用的濺射氣體，較佳為使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。
在保持為減壓狀態的沉積室中保持基板。然後，在去除沉積室內的殘留水分的同時引入去除了氫和水分的濺射氣體，使用上述靶材在基板400上形成氧化物半導體膜403。為了去除沉積室內的殘留水分，較佳為使用吸附型的真空泵，例如低溫泵、離子泵、鈦昇華泵。此外，作為 排氣單元，也可以使用添加有冷阱的渦輪泵。因為在使用低溫泵進行排氣的沉積室中，例如對氫原子、水(H2O)等包含氫原子的化合物(更佳的是，還對包含碳原子的化合物)等進行排氣，所以可以降低在該沉積室中形成的氧化物半導體膜403所包含的雜質的濃度。
另外，較佳的是以不暴露於大氣的方式連續形成絕緣膜436和氧化物半導體膜403。藉由以不暴露於大氣的方式連續形成絕緣膜436和氧化物半導體膜403，可以防止氫或水分等雜質附著於絕緣膜436表面。
另外，也可以對氧化物半導體膜403進行用於去除過剩的氫(包括水或羥基)(脫水化或脫氫化)的加熱處理。將加熱處理的溫度設定為300℃以上且700℃以下，或者設定為低於基板的應變點。可以在減壓下或氮氛圍下等進行加熱處理。例如，將基板引入到加熱處理裝置之一的電爐中，在氮氛圍下以450℃對氧化物半導體膜進行1個小時的加熱處理。
另外，加熱處理裝置不侷限於電爐而也可以使用利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是藉由利用從鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)的輻射 來加熱被處理物的裝置。GRTA裝置是使用高溫氣體進行加熱處理的裝置。作為高溫的氣體，使用氬等稀有氣體或氮等不因加熱處理而與被處理物產生反應的惰性氣體。
例如，作為加熱處理，也可以進行如下GRTA，即將基板放入加熱為650℃至700℃的高溫的惰性氣體中，在加熱幾分鐘之後，將基板從惰性氣體中取出。
另外，用於脫水化或脫氫化的加熱處理只要在形成氧化物半導體膜403之後、在形成包含金屬元素的膜之前及在向氧化物半導體膜403引入氧的製程之前就可以在電晶體440的製造製程中任何時機進行。
藉由在將氧化物半導體膜加工為島狀之前進行用於脫水化或脫氫化的加熱處理，可以防止因加熱處理而釋放包含在絕緣膜436中的氧，所以是較佳的。
另外，在加熱處理中，氮或諸如氦、氖、氬等稀有氣體較佳的是不包含水、氫等。或者，較佳的是將引入加熱處理裝置中的氮或諸如氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，更佳的是設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳的是設定為0.1ppm以下)。
此外，也可以在藉由加熱處理加熱氧化物半導體膜403之後，對相同的爐中引入高純度的氧氣、高純度的一氧化二氮氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點儀進行測定時的水分量是20ppm(露點換算，-55℃)以 下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)。氧氣體或一氧化二氮氣體較佳的是不包含水、氫等。或者，較佳的是將引入加熱處理裝置中的氧氣或一氧化二氮氣體的純度設定為6N以上，較佳的是設定為7N以上(即，將氧氣體或一氧化二氮氣體中的雜質濃度設定為1ppm以下，較佳的是設定為0.1ppm以下)。藉由利用氧氣或一氧化二氮氣體的作用來供應在利用脫水化或脫氫化處理進行雜質排除製程同時減少的構成氧化物半導體的主要成分材料的氧，可以使氧化物半導體膜403高純度化及在電性上I型(本質)化。
此外，氧化物半導體膜既可以加工為島狀，又可以不加工而保持膜狀。另外，也可以設置由將氧化物半導體膜以每元件分離的絕緣膜構成的元件分離區。
在本實施方式中，對所形成的氧化物半導體膜進行光微影製程來將其加工為島狀氧化物半導體膜403。另外，也可以藉由噴墨法形成用來形成島狀氧化物半導體膜403的光阻掩罩。在藉由噴墨法形成光阻掩罩時不需要光掩模，由此可以降低製造成本。
另外，氧化物半導體膜的蝕刻可以採用乾蝕刻和濕蝕刻中的一者或兩者。例如，作為用於氧化物半導體膜的濕蝕刻的蝕刻劑，可以使用混合有磷酸、醋酸及硝酸的溶液等。此外，也可以使用ITO07N(由日本關東化學株式會社製造)。
接著，在氧化物半導體膜403上形成成為源極電極層 和汲極電極層(包括形成在與它們相同的層的佈線)的導電膜。作為該導電膜，使用能夠承受在後面的加熱處理的材料。作為用於源極電極層及汲極電極層的導電膜，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。此外，還可以採用在Al、Cu等的金屬膜的下側和上側的一者或兩者層疊Ti、Mo、W等高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。另外，作為用於源極電極層及汲極電極層的導電膜，也可以使用導電金屬氧化物。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫(In2O3-SnO2)、氧化銦氧化鋅(In2O3-ZnO)或使它們的金屬氧化物材料包含氧化矽的材料。
藉由光微影製程在導電膜上形成光阻掩罩，並且選擇性地進行蝕刻來形成源極電極層405a及汲極電極層405b，然後去除光阻掩罩。在本實施方式中，作為源極電極層405a及汲極電極層405b形成厚度為10nm的鎢膜。像這樣，當源極電極層405a及汲極電極層405b的厚度為薄時，除了形成在其上的閘極絕緣膜442的覆蓋性優良以外，也可以透過源極電極層405a及汲極電極層405b對源極電極層405a及汲極電極層405b下的氧化物半導體膜403引入摻雜劑。
接著，形成覆蓋氧化物半導體膜403、源極電極層 405a及汲極電極層405b的閘極絕緣膜442(參照圖1A)。
此外，為了提高閘極絕緣膜442的覆蓋性，也可以對氧化物半導體膜403、源極電極層405a及汲極電極層405b表面進行上述平坦化處理。尤其是當作為閘極絕緣膜442使用厚度薄的絕緣膜時，較佳的是氧化物半導體膜403、源極電極層405a及汲極電極層405b表面的平坦性優良。
將閘極絕緣膜442的厚度設定為1nm以上且100nm以下，並可以適當地利用濺射法、MBE法、CVD法、脈衝雷射沉積法、ALD法等。另外，還可以使用在大致垂直於濺射靶材表面設置多個基板表面的狀態下進行成膜的濺射裝置，即所謂的CP濺射裝置形成閘極絕緣膜442。
閘極絕緣膜442可以使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜形成。在閘極絕緣膜442中，也在與氧化物半導體膜403接觸的部分包含氧是較佳的。尤其是，閘極絕緣膜442較佳的是在其膜中(塊中)至少有超過化學計量成分比的量的氧。例如，當將氧化矽膜用作閘極絕緣膜442時，使用SiO2+α(注意，α>0)。在本實施方式中，將SiO2+α(注意，α>0)的氧化矽膜用作閘極絕緣膜442。藉由將該氧化矽膜用作閘極絕緣膜442，可以向氧化物半導體膜403供應氧，從而可以提高特性。並且，閘極絕緣膜442較佳的是考慮到所製造的電晶體的尺寸或閘極絕緣膜442的臺 階覆蓋性來形成。
此外，藉由作為閘極絕緣膜442的材料使用氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加了氮的矽酸鉿(HfSiOxNy(x>0、y>0))、鋁酸鉿(HfAlxOy(x>0、y>0))以及氧化鑭等high-k材料，可以降低閘極汲極電流。而且，閘極絕緣膜442既可以具有單層結構，又可以具有疊層結構。
接著，在閘極絕緣膜442上藉由電漿CVD法或濺射法等形成閘極電極層401。閘極電極層401可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等金屬材料或以上述金屬材料為主要成分的合金材料形成。此外，作為閘極電極層401可以使用以摻雜了磷等雜質元素的多晶矽膜為典型的半導體膜、矽化鎳等矽化膜。閘極電極層401既可以採用單層結構，又可以採用疊層結構。
另外，閘極電極層401的材料也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物以及添加有氧化矽的銦錫氧化物等導電材料。此外，也可以採用上述導電材料與上述金屬材料的疊層結構。
此外，作為與閘極絕緣膜442接觸的閘極電極層401中的一層，可以使用包含氮的金屬氧化物膜，明確地說，包含氮的In-Ga-Zn-O膜、包含氮的In-Sn-O膜、包含氮的In-Ga-O膜、包含氮的In-Zn-O膜、包含氮的Sn-O膜、包 含氮的In-O膜以及金屬氮化膜(InN、SnN等)。當這些膜具有5電子伏特，較佳為具有5.5電子伏特以上的功函數且將它們用作閘極電極層時，可以使電晶體的電特性的臨界電壓成為正值，而可以實現所謂的常關閉型(normally off)的切換元件。
接著，將閘極電極層401用作掩模而蝕刻閘極絕緣膜442，使氧化物半導體膜403的一部分露出，並形成閘極絕緣膜402(參照圖1B)。
接著，在氧化物半導體膜403、源極電極層405a、汲極電極層405b、閘極絕緣膜402、閘極電極層401上與氧化物半導體膜403的一部分接觸形成包含金屬元素的膜417(參照圖1C)。
作為包含金屬元素的膜417，可以舉出金屬膜、金屬氧化物膜、金屬氮化物膜等。
作為包含金屬元素的膜中的金屬元素，可以使用選自鋁(Al)、鈦(Ti)、鉬(Mo)、鎢(W)、鉿(Hf)、鉭(Ta)、鑭(La)、鋇(Ba)、鎂(Mg)、鋯(Zr)和鎳(Ni)中的一種以上。作為包含金屬元素的膜，可以使用包含選自上述金屬元素中的一種以上的金屬膜、金屬氧化物膜或金屬氮化物膜(例如，氮化鈦膜、氮化鉬膜、氮化鎢膜)。此外，也可以在包含金屬元素的膜中包含磷(P)、硼(B)等的摻雜劑。在本實施方式中包含金屬元素的膜417具有導電性。
包含金屬元素的膜417可以藉由電漿CVD法、濺射 法或蒸鍍法等形成。將包含金屬元素的膜417的厚度設定為5nm以上且30nm以下即可。
在本實施方式中，作為包含金屬元素的膜417藉由濺射法形成厚度為10nm的鋁膜。
接著，將閘極絕緣膜402及閘極電極層401用作掩模，透過包含金屬元素的膜417、源極電極層405a及汲極電極層405b對氧化物半導體膜403選擇性地引入摻雜劑421，而形成低電阻區414a、414b(參照圖1D)。
在本實施方式中示出由於使源極電極層405a及汲極電極層405b形成為薄膜，所以對源極電極層405a及汲極電極層405b下的氧化物半導體膜也引入摻雜劑421，而形成低電阻區414a、414b的例子。根據源極電極層405a及汲極電極層405b的厚度或摻雜劑421的引入條件也有不對源極電極層405a及汲極電極層405b下的氧化物半導體膜403引入摻雜劑421的情況，或者也有即使引入了摻雜劑421也濃度較低所以源極電極層405a及汲極電極層405b下的氧化物半導體膜403成為其電阻比源極電極層405a或汲極電極層405b下以外的低電阻區的電阻高的區域的情況。
摻雜劑421是改變氧化物半導體膜403的導電率的雜質。作為摻雜劑421，可以使用選自第15族元素(典型的是磷(P)、砷(As)、銻(Sb))、硼(B)、鋁(Al)、氮(N)、氬(Ar)、氦(He)、氖(Ne)、銦(In)、氟(F)、氯(Cl)、鈦(Ti)和鋅(Zn)中的 任一種以上的元素。
也可以將上述摻雜劑包含在包含金屬元素的膜417中。
將摻雜劑421利用注入法透過包含金屬元素的膜417、源極電極層405a及汲極電極層405b引入到氧化物半導體膜403中。作為摻雜劑421的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒式離子植入法等。此時，較佳為使用摻雜劑421的單個離子或氫化物、氟化物、氯化物的離子。
適當地設定加速電壓、劑量等的引入條件或者使摻雜劑透過包含金屬元素的膜417的厚度，來控制摻雜劑421的引入製程即可。例如，當使用硼藉由離子植入法注入硼離子時，加速電壓為15kV，劑量為1×1015ions/cm2即可。較佳的是劑量為1×1013ions/cm2以上且5×1016ions/cm2以下。
低電阻區中的摻雜劑421的濃度較佳為5×1018atoms/cm3以上且1×1022atoms/cm3以下。
也可以在引入摻雜劑的同時加熱基板400。
此外，對氧化物半導體膜403引入摻雜劑421的處理也可以進行多次，也可以使用多種摻雜劑。
此外，在摻雜劑421的引入處理之後，也可以進行加熱處理。作為加熱條件較佳為採用如下條件：溫度為300℃以上且700℃以下，較佳為300℃以上且450℃以下；在氧氛圍下；進行一個小時。另外，也可以在氮氛圍下、 減壓下、大氣(超乾燥空氣)下進行加熱處理。
當作為氧化物半導體膜403使用結晶氧化物半導體膜時，藉由引入摻雜劑421，有時在氧化物半導體膜的一部分中產生非晶化。此時，藉由在引入摻雜劑421之後進行加熱處理，可以恢復氧化物半導體膜403的結晶性。
接著，在包含金屬元素的膜417與氧化物半導體膜403的一部分接觸的狀態下進行加熱處理。較佳的是在氧氛圍下進行加熱處理。也可以在減壓下、氮氛圍下進行加熱處理。此外，將加熱溫度設定為100℃以上且700℃以下，較佳為200℃以上且400℃以下。
例如，將基板引入到加熱處理裝置之一的電爐中，在氧氛圍下以300℃對包含金屬元素的膜417及氧化物半導體膜403進行1個小時的加熱處理。
另外，加熱處理裝置不侷限於電爐而也可以使用利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是藉由利用從鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是使用高溫氣體進行加熱處理的裝置。作為高溫的氣體，使用氬等稀有氣體或氮等不因加熱處理而與被處理物產生反應的惰性氣體。
例如，作為加熱處理，也可以進行如下GRTA，即將基板放入加熱為650℃至700℃的高溫的惰性氣體中，在加熱幾分鐘之後，將基板從惰性氣體中取出。
在氮、氧、超乾燥空氣(水的含量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或者稀有氣體(氬、氦等)氛圍下進行加熱處理即可。但是，上述氮、氧、超乾燥空氣、稀有氣體等的氛圍較佳的是不包含水、氫等。另外，較佳的是將引入到加熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)以上，較佳的是設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳的是設定為0.1ppm以下)。
藉由進行加熱處理，金屬元素從包含金屬元素的膜417引入到氧化物半導體膜403中，而形成低電阻區404a、404b。因此，在氧化物半導體膜403中，夾著通道形成區409形成包含摻雜劑及金屬元素的低電阻區404a、404b以及包含摻雜劑的低電阻區406a、406b。在此，可以使包含摻雜劑及金屬元素的低電阻區404a、404b的電阻比包含摻雜劑的低電阻區406a、406b的電阻低。
在本實施方式中，由於作為摻雜劑使用硼，作為金屬元素使用鋁，所以低電阻區404a、404b包含硼及鋁，低電阻區406a、406b包含硼。
此外，藉由用來將金屬元素從包含金屬元素的膜417引入到氧化物半導體膜403中的加熱處理，包含金屬元素 的膜417成為包含金屬元素的膜407。例如，用於包含金屬元素的膜417的金屬膜成為作為包含金屬元素的膜407的金屬氧化物絕緣膜。這種金屬氧化物膜可以用作絕緣膜。在本實施方式中，由於作為包含金屬元素的膜417使用鋁膜，所以藉由加熱處理該膜成為氧化鋁膜。氧化鋁膜由於是金屬氧化物絕緣膜，所以可以用作絕緣膜。
藉由上述製程，可以製造本實施方式的電晶體440(參照圖1E)。藉由具有在通道長度方向上夾著通道形成區409包含低電阻區404a、404b、低電阻區406a、406b的氧化物半導體膜403，該電晶體440具有高導通特性(例如，導通電流及場效應遷移率)，並能夠進行高速工作及高速回應。
可以將低電阻區404a、404b、低電阻區406a、406b用作源極區或汲極區。藉由設置低電阻區404a、404b，可以緩和施加到形成在低電阻區404a與低電阻區404b之間的通道形成區409的電場。此外，藉由在低電阻區406a、406b處氧化物半導體膜403與源極電極層405a及汲極電極層405b電連接，可以降低氧化物半導體膜403與源極電極層405a及汲極電極層405b的接觸電阻。
也可以在作為金屬氧化物絕緣膜的包含金屬元素的膜407上層疊其他絕緣膜。
此外，也可以去除包含金屬元素的膜407。例如，當包含金屬元素的膜407具有導電性時，如圖6A至圖6D那樣，去除包含金屬元素的膜407，而可以形成其他的絕 緣膜416。
圖6A對應於圖1E，覆蓋電晶體440形成有包含金屬元素的膜407。當包含金屬元素的膜407具有絕緣性時，就可以用作絕緣膜，但是，當具有導電性時或當要設置其他絕緣膜時，去除包含金屬元素的膜407(參照圖6B)。
然後，以覆蓋電晶體440的方式形成絕緣膜416(參照圖6C)。
絕緣膜416較佳的是藉由適當地使用不在絕緣膜416中混入水、氫等雜質的方法如濺射法等形成。此外，當作為絕緣膜416使用含過剩的氧的膜時，該膜可以用作對氧化物半導體膜403的氧的供應源，所以是較佳的。
在本實施方式中，藉由濺射法形成用作絕緣膜416的厚度為100nm的氧化矽膜。可以在稀有氣體(典型的是氬)氛圍下、氧氛圍下或稀有氣體和氧的混合氛圍下，藉由濺射法形成氧化矽膜。
與形成氧化物半導體膜時同樣，為了去除殘留在絕緣膜416的沉積室內的水分，較佳為使用吸附型的真空泵(低溫泵等)。可以降低在使用低溫泵排氣的沉積室中形成的絕緣膜416所包含的雜質的濃度。此外，作為用來去除殘留在絕緣膜416的沉積室內的水分的排氣單元，也可以採用配備有冷阱的渦輪分子泵。
作為當形成絕緣膜416時使用的濺射氣體，較佳為使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。
在層疊絕緣膜416時，除了氧化矽膜以外，典型地可 以使用氧化鋁膜、氧氮化矽膜、氧氮化鋁膜或氧化鎵膜等無機絕緣膜。例如，作為絕緣膜416可以使用氧化矽膜和氧化鋁膜的疊層。
可以用於設置在氧化物半導體膜403上的包含金屬元素的膜407或絕緣膜416的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質和氧的兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製造製程中及製造之後成為變動原因的氫、水分等雜質混入到氧化物半導體膜403，並防止從氧化物半導體膜403釋放作為構成氧化物半導體的主要成分材料的氧。
另外，也可以形成平坦化絕緣膜以減少因電晶體產生的表面凹凸。作為平坦化絕緣膜，可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂等有機材料。除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜，形成平坦化絕緣膜。
在本實施方式中，在包含金屬元素的膜407或絕緣膜416上形成平坦化絕緣膜415。此外，在包含金屬元素的膜407或絕緣膜416以及平坦化絕緣膜415中形成到達源極電極層405a、汲極電極層405b的開口，在開口中形成與源極電極層405a、汲極電極層405b電連接的佈線層465a、佈線層465b(參照圖1F、圖6D)。
此外，如圖3A至圖3F所示，如佈線層465a、佈線 層465b那樣也可以將源極電極層405a、汲極電極層405b設置在包含金屬元素的膜407、絕緣膜416上。
在圖3A至圖3F中，由於不如圖1A至圖1F那樣以覆蓋氧化物半導體膜403的一部分的方式形成源極電極層405a、汲極電極層405b，所以對與閘極電極層401重疊的通道形成區409以外的區域引入金屬元素及摻雜劑。因此，形成在氧化物半導體膜403中夾著通道形成區409形成的低電阻區都是包含金屬元素及摻雜劑的低電阻區404a、404b的電晶體445。
此外，在圖3F所示的半導體裝置的一個例子中，在電晶體445上層疊成為了金屬氧化物絕緣膜的包含金屬元素的膜407及絕緣膜416。形成在包含金屬元素的膜407及絕緣膜416中的到達低電阻區404a、404b的開口中形成有源極電極層405a、汲極電極層405b。
此外，如圖7A和圖7B所示，也可以在閘極電極層401的側面設置側壁結構的側壁絕緣層412a、412b。在形成覆蓋閘極電極層401的絕緣膜之後，利用RIE(Reactive ion etching：反應離子蝕刻)法由各向異性蝕刻加工絕緣膜，而在閘極電極層401的側壁自對準地形成側壁結構的側壁絕緣層412a、412b。在此，對絕緣膜沒有特別的限制，但是例如可以使用使TEOS(Tetraethyl-Ortho-Silicate：四乙氧基矽烷)或矽烷等與氧或一氧化二氮等起反應來形成的臺階覆蓋性好的氧化矽。絕緣膜可以藉由熱CVD、電漿CVD、常壓CVD、偏壓ECRCVD、濺 射等的方法形成。此外，也可以使用藉由低溫氧化(LTO：Low Temperature Oxidation)法形成的氧化矽。
在圖7A和圖7B中，可以將閘極電極層401及側壁絕緣層412a、412b用作掩模蝕刻閘極絕緣膜形成閘極絕緣膜402。
此外，在圖7A和圖7B中，當蝕刻絕緣膜時，去除閘極電極層401上的絕緣膜露出閘極電極層401，但是也可以以在閘極電極層401上殘留絕緣膜的形狀的方式形成側壁絕緣層412a、412b。另外，也可以在後面的製程中在閘極電極層401上形成保護膜。藉由像這樣保護閘極電極層401，當蝕刻加工時可以防止閘極電極層減薄。作為蝕刻方法，可以為乾蝕刻法或濕蝕刻法，可以使用各種蝕刻方法。
當在進行引入摻雜劑的製程之前進行形成側壁絕緣層412a、412b的製程時，如圖7A所示，由於當進行引入摻雜劑的製程時將側壁絕緣層412a、412b也用作掩模，所以形成具有不對側壁絕緣層412a、412b下的氧化物半導體膜403引入摻雜劑的結構的電晶體420a。
另一方面，當在進行引入摻雜劑的製程之後進行形成側壁絕緣層412a、412b的製程時，如圖7B所示，由於當進行引入摻雜劑的製程時不將側壁絕緣層412a、412b用作掩模，所以形成具有對側壁絕緣層412a、412b下的氧化物半導體膜403引入摻雜劑而包括含摻雜劑的低電阻區406c、406d的結構的電晶體420b。
高純度化了且其氧缺陷已被填補的氧化物半導體膜403充分被去除氫、水等雜質，而氧化物半導體膜403中的氫濃度為5×1019atoms/cm3以下，較佳為5×1018atoms/cm3以下。此外，氧化物半導體膜403中的氫濃度是藉由使用二次離子質譜測定技術(SIMS：Secondary Ion Mass Spectrometry)而測量的。
在這種氧化物半導體膜403中，載子極少(大致為0)且載子濃度為低於1×1014/cm3，低於1×1012/cm3較佳，低於1×1011/cm3更佳。
在使用本實施方式製造的高純度化了且使用包含填補氧缺損的過剩的氧的氧化物半導體膜403的電晶體440中，可以使截止狀態下的室溫下的每通道寬度1μm的電流值(截止電流值)降低到100zA/μm(1zA(仄普托介安培)為1×10-21A)以下，較佳為降低到10zA/μm以下，更佳為降低到1zA/μm以下，進一步佳為降低到100yA/μm以下的水準。
如上所述，藉由使用電特性高的該電晶體，可以提供高性能及高可靠性的半導體裝置。
實施方式2
在本實施方式中，參照圖2A至圖2D說明半導體裝置及半導體裝置的製造方法的其他方式。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的部分以及製程可以與上述實施方式同樣進行，省略其反復說明。 此外，省略相同部分的詳細說明。
在本實施方式中示出如下例子，即在有關所公開的發明的半導體裝置的製造方法中在進行引入摻雜劑的製程之前進行對氧化物半導體膜引入金屬元素的製程。
圖2A至圖2D示出本實施方式的電晶體440的製造方法的一個例子。
圖2A對應於圖1C，在設置有絕緣膜436的具有絕緣表面的基板400上形成有氧化物半導體膜403、源極電極層405a、汲極電極層405b、閘極絕緣膜402、閘極電極層401、包含金屬元素的膜417。
在本實施方式中，作為包含金屬元素的膜417藉由濺射法形成厚度為10nm的鋁膜。
接著，在包含金屬元素的膜417與氧化物半導體膜403的一部分接觸的狀態下進行加熱處理。較佳的是在氧氛圍下進行加熱處理。也可以在減壓下、氮氛圍下進行加熱處理。此外，可以將加熱溫度設定為100℃以上且700℃以下，較佳為200℃以上且400℃以下。
例如，將基板引入到加熱處理裝置之一的電爐中，在氧氛圍下以300℃對包含金屬元素的膜417及氧化物半導體膜403進行1個小時的加熱處理。
藉由進行加熱處理，金屬元素從包含金屬元素的膜417引入到氧化物半導體膜403中，而形成低電阻區426a、426b(參照圖2B)。低電阻區426a、426b包含金屬元素。
此外，藉由用來將金屬元素從包含金屬元素的膜417引入到氧化物半導體膜403中的加熱處理，包含金屬元素的膜417成為包含金屬元素的膜407。例如，用於包含金屬元素的膜417的金屬膜成為作為包含金屬元素的膜407的金屬氧化物絕緣膜。這種金屬氧化物膜可以用作絕緣膜。在本實施方式中，由於作為包含金屬元素的膜417使用鋁膜，所以藉由加熱處理該膜成為氧化鋁膜。氧化鋁膜由於是金屬氧化物絕緣膜，所以可以用作絕緣膜。
接著，將閘極絕緣膜402及閘極電極層401用作掩模，透過包含金屬元素的膜407、源極電極層405a及汲極電極層405b對氧化物半導體膜403選擇性地引入摻雜劑421，而形成低電阻區404a、404b。
在本實施方式中示出如下例子，即由於使源極電極層405a及汲極電極層405b形成為薄膜，所以對源極電極層405a及汲極電極層405b下的氧化物半導體膜也引入摻雜劑421，而形成低電阻區406a、406b。根據源極電極層405a及汲極電極層405b的厚度、摻雜劑421的引入條件有時不對源極電極層405a及汲極電極層405b下的氧化物半導體膜403引入摻雜劑421。
在本實施方式中，作為摻雜劑421使用硼，利用離子植入法進行硼離子的注入。
因此，在氧化物半導體膜403中，夾著通道形成區409形成包含摻雜劑及金屬元素的低電阻區404a、404b、包含摻雜劑的低電阻區406a、406b。在此，可以使包含 摻雜劑及金屬元素的低電阻區404a、404b的電阻比包含摻雜劑的低電阻區406a、406b的電阻低。
藉由上述製程，可以製造本實施方式的電晶體440(參照圖2C)。藉由具有在通道長度方向上夾著通道形成區409包含低電阻區404a、404b、低電阻區406a、406b的氧化物半導體膜403，該電晶體440具有高導通特性(例如，導通電流及場效應遷移率)，並能夠進行高速工作及高速回應。
可以將低電阻區404a、404b、低電阻區406a、406b用作源極區或汲極區。藉由設置低電阻區404a、404b，可以緩和施加到形成在低電阻區404a與低電阻區404b之間的通道形成區409的電場。此外，藉由在低電阻區406a、406b處氧化物半導體膜403與源極電極層405a及汲極電極層405b電連接，可以降低氧化物半導體膜403與源極電極層405a及汲極電極層405b的接觸電阻。
在本實施方式中，在包含金屬元素的膜407上形成平坦化絕緣膜415。此外，在包含金屬元素的膜407及平坦化絕緣膜415中形成到達源極電極層405a、汲極電極層405b的開口，在開口中形成與源極電極層405a、汲極電極層405b電連接的佈線層465a、佈線層465b(參照圖2D)。
如上所述，藉由使用電特性高的該電晶體，可以提供高性能及高可靠性的半導體裝置。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式3
在本實施方式中，參照圖4A至圖4F說明半導體裝置及半導體裝置的製造方法的其他方式。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的部分以及製程可以與上述實施方式同樣進行，省略其反復說明。此外，省略相同部分的詳細說明。
在本實施方式中示出如下例子，即與上述實施方式1及實施方式2的源極電極層及汲極電極層和氧化物半導體膜的連接結構不同的電晶體的製造方法。
圖4A至圖4F示出本實施方式中的電晶體450的製造方法的一個例子。
首先，在基板400上形成絕緣膜436。
接著，在絕緣膜436上形成成為源極電極層及汲極電極層(包括使用與它們相同的層形成的佈線)的導電膜。
藉由光微影製程在導電膜上形成光阻掩罩，並且選擇性地進行蝕刻來形成源極電極層405a及汲極電極層405b，然後去除光阻掩罩。
然後，在絕緣膜436、源極電極層405a及汲極電極層405b上形成氧化物半導體膜403。覆蓋氧化物半導體膜403形成閘極絕緣膜442(參照圖4A)。
在閘極絕緣膜442上形成閘極電極層401。
接著，將閘極電極層401用作掩模而蝕刻閘極絕緣膜442，使氧化物半導體膜403的一部分露出，從而形成閘 極絕緣膜402(參照圖4B)。
接著，在源極電極層405a、汲極電極層405b、氧化物半導體膜403、閘極絕緣膜402、閘極電極層401上以與氧化物半導體膜403的一部分接觸的方式形成包含金屬元素的膜417(參照圖4C)。
在本實施方式中，作為包含金屬元素的膜417藉由濺射法形成厚度為10nm的鋁膜。
接著，將閘極絕緣膜402及閘極電極層401用作掩模，透過包含金屬元素的膜417對氧化物半導體膜403選擇性地引入摻雜劑421，而形成低電阻區414a、414b(參照圖4D)。
在本實施方式中作為摻雜劑421使用磷，藉由離子植入法對氧化物半導體膜403進行磷離子的注入。
低電阻區中的摻雜劑421的濃度較佳為5×1018atoms/cm3以上且1×1022atoms/cm3以下。
此外，在摻雜劑421的引入處理之後，也可以進行加熱處理。作為加熱條件較佳為採用如下條件：溫度為300℃以上且700℃以下，較佳為300℃以上且450℃以下；在氧氛圍下；進行一個小時。另外，也可以在氮氛圍下、減壓下、大氣(超乾燥空氣)下進行加熱處理。
接著，在包含金屬元素的膜417與氧化物半導體膜403的一部分接觸的狀態下進行加熱處理。較佳的是在氧氛圍下進行加熱處理。也可以在減壓下、氮氛圍下進行加熱處理。此外，可以將加熱溫度設定為100℃以上且700 ℃以下，較佳為200℃以上且400℃以下。
例如，將基板引入到加熱處理裝置之一的電爐中，在氧氛圍下以300℃對包含金屬元素的膜417及氧化物半導體膜403進行1個小時的加熱處理。
藉由進行加熱處理，金屬元素從包含金屬元素的膜417引入到氧化物半導體膜403中，而形成低電阻區404a、404b。因此，在氧化物半導體膜403中，夾著通道形成區409形成包含摻雜劑及金屬元素的低電阻區404a、404b。在此，可以使包含摻雜劑及金屬元素的低電阻區404a、404b的電阻較低。
在本實施方式中，由於作為摻雜劑使用磷，作為金屬元素使用鋁，所以低電阻區404a、404b包含磷及鋁。
此外，藉由用來將金屬元素從包含金屬元素的膜417引入到氧化物半導體膜403中的加熱處理，包含金屬元素的膜417成為包含金屬元素的膜407。例如，用於包含金屬元素的膜417的金屬膜成為作為包含金屬元素的膜407的金屬氧化物絕緣膜。這種金屬氧化物膜可以用作絕緣膜。在本實施方式中，由於作為包含金屬元素的膜417使用鋁膜，所以藉由加熱處理該膜成為氧化鋁膜。氧化鋁膜由於是金屬氧化物絕緣膜，所以可以用作絕緣膜。
藉由上述製程，可以製造本實施方式的電晶體450(參照圖4E)。藉由具有在通道長度方向上夾著通道形成區409包含低電阻區404a、404b的氧化物半導體膜403，該電晶體450具有高導通特性(例如，導通電流及 場效應遷移率)，並能夠進行高速工作及高速回應。
可以將低電阻區404a、404b用作源極區或汲極區。藉由設置低電阻區404a、404b，可以緩和施加到形成在低電阻區404a與低電阻區404b之間的通道形成區409的電場。此外，藉由在低電阻區404a、404b處氧化物半導體膜403與源極電極層405a及汲極電極層405b電連接，可以降低氧化物半導體膜403與源極電極層405a及汲極電極層405b的接觸電阻。
在本實施方式中，在包含金屬元素的膜407上形成平坦化絕緣膜415。此外，在包含金屬元素的膜407及平坦化絕緣膜415中形成到達源極電極層405a、汲極電極層405b的開口，在開口中形成與源極電極層405a、汲極電極層405b電連接的佈線層465a、佈線層465b(參照圖4F)。
如上所述，藉由使用電特性高的該電晶體，可以提供高性能及高可靠性的半導體裝置。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式4
在本實施方式中，參照圖5A至圖5D說明半導體裝置及半導體裝置的製造方法的其他方式。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的部分以及製程可以與上述實施方式同樣進行，省略其反復說明。此外，省略相同部分的詳細說明。
在本實施方式中示出如下例子，即在有關所公開的發明的半導體裝置的製造方法中在進行引入摻雜劑的製程之前進行對氧化物半導體膜引入金屬元素的製程。
圖5A至圖5D示出本實施方式的電晶體450的製造方法的一個例子。
圖5A對應於圖4C，在設置有絕緣膜436的具有絕緣表面的基板400上形成有源極電極層405a、汲極電極層405b、氧化物半導體膜403、閘極絕緣膜402、閘極電極層401、包含金屬元素的膜417。
在本實施方式中，作為包含金屬元素的膜417藉由濺射法形成厚度為10nm的鋁膜。
接著，在包含金屬元素的膜417與氧化物半導體膜403的一部分接觸的狀態下進行加熱處理。可以在氧氣分中進行加熱處理。
例如，將基板引入到加熱處理裝置之一的電爐中，在氧氛圍下以300℃對包含金屬元素的膜417及氧化物半導體膜403進行1個小時的加熱處理。
藉由進行加熱處理，金屬元素從包含金屬元素的膜417引入到氧化物半導體膜403中，而形成低電阻區426a、426b(參照圖5B)。低電阻區426a、426b包含金屬元素。
此外，藉由用來將金屬元素從包含金屬元素的膜417引入到氧化物半導體膜403中的加熱處理，包含金屬元素的膜417成為包含金屬元素的膜407。例如，用於包含金 屬元素的膜417的金屬膜成為作為包含金屬元素的膜407的金屬氧化物絕緣膜。這種金屬氧化物膜可以用作絕緣膜。在本實施方式中，由於作為包含金屬元素的膜417使用鋁膜，所以藉由加熱處理該膜成為氧化鋁膜。氧化鋁膜由於是金屬氧化物絕緣膜，所以可以用作絕緣膜。
接著，將閘極絕緣膜402及閘極電極層401用作掩模，透過包含金屬元素的膜407、源極電極層405a及汲極電極層405b對氧化物半導體膜403選擇性地引入摻雜劑421，而形成低電阻區404a、404b。
在本實施方式中，作為摻雜劑421使用磷，利用離子植入法進行磷離子的注入。
因此，在氧化物半導體膜403中，夾著通道形成區409形成包含摻雜劑及金屬元素的低電阻區404a、404b。可以使包含摻雜劑及金屬元素的低電阻區404a、404b的電阻較低。
藉由上述製程，可以製造本實施方式的電晶體450(參照圖5C)。藉由具有在通道長度方向上夾著通道形成區409包含低電阻區404a、404b的氧化物半導體膜403，該電晶體450具有高導通特性(例如，導通電流及場效應遷移率)，並能夠進行高速工作及高速回應。
可以將低電阻區404a、404b用作源極區或汲極區。藉由設置低電阻區404a、404b，可以緩和施加到形成在低電阻區404a與低電阻區404b之間的通道形成區409的電場。此外，藉由在低電阻區404a、404b處氧化物半導 體膜403與源極電極層405a及汲極電極層405b電連接，可以降低氧化物半導體膜403與源極電極層405a及汲極電極層405b的接觸電阻。
在本實施方式中，在包含金屬元素的膜407上形成平坦化絕緣膜415。此外，在包含金屬元素的膜407及平坦化絕緣膜415中形成到達源極電極層405a、汲極電極層405b的開口，在開口中形成與源極電極層405a、汲極電極層405b電連接的佈線層465a、佈線層465b(參照圖5D)。
如上所述，藉由使用電特性高的該電晶體，可以提供高性能及高可靠性的半導體裝置。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式5
在本實施方式中，參照圖8A至圖8F說明半導體裝置及半導體裝置的製造方法的其他方式。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的部分以及製程可以與上述實施方式同樣進行，省略其反復說明。此外，省略相同部分的詳細說明。
在本實施方式中示出底閘極結構的電晶體的例子。圖8A至圖8F所示的電晶體410是被稱為通道保護型(也稱為通道停止型)的底閘極結構之一，並且還將該電晶體稱為反交錯型電晶體。
圖8A至圖8F示出電晶體410的製造方法的一個例 子。
首先，在具有絕緣表面的基板400上形成導電膜之後，利用第一光微影製程形成閘極電極層401。
在閘極電極層401上形成閘極絕緣膜402。然後，在閘極電極層401及閘極絕緣膜402上形成氧化物半導體膜403。
在與閘極電極層401重疊的氧化物半導體膜403上形成用作通道保護膜的絕緣膜427(參照圖8A)。
絕緣膜427使用與絕緣膜416同樣的材料及方法形成即可，作為絕緣膜427典型地可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氧化鉿膜、氧化鎵膜、氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等無機絕緣膜的單層或疊層。
當使與氧化物半導體膜403接觸的絕緣膜427(當絕緣膜427具有疊層結構時，與氧化物半導體膜403接觸的膜)成為包含多量的氧的狀態時，可以將絕緣膜427適當地用作對氧化物半導體膜403供應氧的供應源。
接著，在閘極電極層401、閘極絕緣膜402、氧化物半導體膜403、絕緣膜427上以與氧化物半導體膜403的一部分接觸的方式形成包含金屬元素的膜417(參照圖8B)。
在本實施方式中，作為包含金屬元素的膜417藉由濺射法形成厚度為10nm的鋁膜。
接著，將閘極絕緣膜402及閘極電極層401用作掩 模，透過包含金屬元素的膜417對氧化物半導體膜403選擇性地引入摻雜劑421，而形成低電阻區414a、414b(參照圖8C)。
在本實施方式中，將用作通道保護膜的絕緣膜427用於引入摻雜劑421的製程中的掩模，但是也可以另行形成光阻掩罩，選擇性地引入摻雜劑421。此外，當採用不設置通道保護膜的通道蝕刻型電晶體等時，另行形成光阻掩罩選擇性地引入摻雜劑即可。
在本實施方式中作為摻雜劑421使用硼，藉由離子植入法對氧化物半導體膜403進行硼離子的注入。
低電阻區中的摻雜劑421的濃度較佳為5×1018atoms/cm3以上且1×1022atoms/cm3以下。
此外，在摻雜劑421的引入處理之後，也可以進行加熱處理。
接著，在包含金屬元素的膜417與氧化物半導體膜403的一部分接觸的狀態下進行加熱處理。可以在氧氣分中進行加熱處理。
例如，將基板引入到加熱處理裝置之一的電爐中，在氧氛圍下以300℃對包含金屬元素的膜417及氧化物半導體膜403進行1個小時的加熱處理。
藉由進行加熱處理，金屬元素從包含金屬元素的膜417引入到氧化物半導體膜403中，而形成低電阻區404a、404b。因此，在氧化物半導體膜403中，夾著通道形成區409形成包含摻雜劑及金屬元素的低電阻區 404a、404b。在此，可以使包含摻雜劑及金屬元素的低電阻區404a、404b的電阻較低。
在本實施方式中，由於作為摻雜劑使用硼，作為金屬元素使用鋁，所以低電阻區404a、404b包含硼及鋁。
此外，藉由用來將金屬元素從包含金屬元素的膜417引入到氧化物半導體膜403中的加熱處理，包含金屬元素的膜417成為包含金屬元素的膜407(參照圖8D)。
接著，去除包含金屬元素的膜407，以與低電阻區404a、404b接觸的方式形成源極電極層405a、汲極電極層405b。此外，當包含金屬元素的膜407具有導電性時不去除包含金屬元素的膜407，也可以藉由將源極電極層405a、汲極電極層405b用作掩模對包含金屬元素的膜407進行蝕刻加工，用作源極電極層405a、汲極電極層405b的一部分。
藉由上述製程，可以製造本實施方式的電晶體410(參照圖8E)。藉由具有在通道長度方向上夾著通道形成區409包含低電阻區404a、404b的氧化物半導體膜403，該電晶體410具有高導通特性(例如，導通電流及場效應遷移率)，並能夠進行高速工作及高速回應。
可以將低電阻區404a、404b用作源極區或汲極區。藉由設置低電阻區404a、404b，可以緩和施加到形成在低電阻區404a與低電阻區404b之間的通道形成區409的電場。此外，藉由在低電阻區404a、404b處氧化物半導體膜403與源極電極層405a及汲極電極層405b電連接， 可以降低氧化物半導體膜403與源極電極層405a及汲極電極層405b的接觸電阻。
在本實施方式中，在電晶體410上作為保護膜形成絕緣膜416(參照圖8F)。
如上所述，藉由使用電特性高的該電晶體，可以提供高性能及高可靠性的半導體裝置。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式6
在本實施方式中，說明半導體裝置的製造方法的其他方式。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的部分以及製程可以與上述實施方式同樣進行，省略其反復說明。此外，省略相同部分的詳細說明。
另外，本實施方式可以應用於實施方式1至5中的任一個方式所示的電晶體440、445、420a、420b、450、410。
在本實施方式中示出如下例子，即在有關所公開的發明的半導體裝置的製造方法中，對進行了脫水化或脫氫化處理的氧化物半導體膜403引入氧(至少包含氧自由基、氧原子和氧離子中的任一個)而在膜中供應氧。
此外，由於脫水化或脫氫化處理，有可能構成氧化物半導體的主要成分材料的氧也同時脫離而減少。在氧化物半導體膜403中，在氧脫離的部分存在有氧缺損，而起因於該氧缺損會產生導致電晶體的電特性變動的施體能階。
因此，較佳的是向進行了脫水化或脫氫化處理的氧化物半導體膜403供應氧。藉由向氧化物半導體膜403供應氧，可以填補膜中的氧缺損。藉由將該氧化物半導體膜用於電晶體，可以降低因氧缺損而產生的電晶體的臨界電壓Vth的偏差、臨界電壓的漂移△Vth。此外，藉由使電晶體的臨界電壓向正方向漂移來可以實現電晶體的常關閉化。
此外，在本實施方式中說明對氧化物半導體膜403引入氧的情況作為例子，但是也可以對與氧化物半導體膜403接觸的閘極絕緣膜402、閘極絕緣膜442、絕緣膜436、包含金屬元素的膜407、絕緣膜416、絕緣膜427等進行氧的引入。藉由對與氧化物半導體膜403接觸的閘極絕緣膜402、閘極絕緣膜442、絕緣膜436、包含金屬元素的膜407、絕緣膜416、絕緣膜427引入氧，使這些膜包含過剩氧，可以向氧化物半導體膜403供應氧。
作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒式離子植入法、電漿處理等。
當對氧化物半導體膜403引入氧時，既可以對氧化物半導體膜403直接引入氧，也可以透過閘極絕緣膜或絕緣膜等其他膜對氧化物半導體膜引入氧。當透過其他膜引入氧時，使用離子植入法、離子摻雜法、電漿浸沒式離子植入法等即可，但是當對被露出的氧化物半導體膜直接引入氧時，可以使用電漿處理等。
在電晶體440、445、420a、420b、450中，可以在形成源極電極層405a、汲極電極層405b之後、在形成閘極 絕緣膜442或閘極絕緣膜402之後、在形成閘極電極層401之後、在形成包含金屬元素的膜417之後、在形成包含金屬元素的膜407之後、在形成絕緣膜416之後或在形成平坦化絕緣膜415之後對被露出的氧化物半導體膜403進行對氧化物半導體膜403的氧的引入。
此外，在電晶體410中，可以在形成絕緣膜427之後、在形成包含金屬元素的膜417之後、在形成包含金屬元素的膜407之後、在形成源極電極層405a、汲極電極層405b之後或在形成絕緣膜416之後對被露出的氧化物半導體膜403進行對氧化物半導體膜403的氧的引入。
像這樣，在進行脫水化或脫氫化處理之後進行對氧化物半導體膜的氧的引入即可，沒有特別的限制。此外，也可以多次進行對進行了上述脫水化或脫氫化處理的氧化物半導體膜的氧的引入。
例如，較佳的是將藉由氧的引入製程引入的氧化物半導體膜403中的氧的濃度設定為1×1018atoms/cm3以上且5×1021atoms/cm3以下。
此外，在氧化物半導體中，氧是主要成分材料之一。因此，難以藉由SIMS(Secondary Ion Mass Spectrometry：二次離子質譜測定技術)等的方法準確估計氧化物半導體膜中的氧濃度。也就是說，難以判斷是否有意地對氧化物半導體膜添加氧。
另外，氧有17O和18O等同位素，並且，一般認為在自然界的17O和18O的存在比率分別是氧原子整體的 0.037%和0.204%左右。也就是說，氧化物半導體膜中的上述同位素的濃度為藉由SIMS等的方法可估計的程度，因此藉由測量這些濃度，有時可以更準確地估計氧化物半導體膜中的氧濃度。由此，可以藉由測量這些濃度判斷是否有意地對氧化物半導體膜添加氧。
此外，如本實施方式那樣，當對氧化物半導體膜直接引入氧時，不一定需要將與氧化物半導體膜接觸的絕緣膜為包含多量的氧的膜。當然，也可以將與氧化物半導體膜接觸的絕緣膜為包含多量的氧的膜，再者，對氧化物半導體膜直接引入氧，實施多種氧供應方法。
為了不再次從氧化物半導體膜脫離引入了的氧以及為了不再次將氫、水等的包含氫的雜質混入到氧化物半導體膜，較佳為設置對氧以及氫、水等的包含氫的雜質具有高遮斷效果(阻擋效果)的膜作為覆蓋氧化物半導體膜的絕緣膜。例如，較佳為使用對氫、水分等雜質及氧的兩者具有高遮斷效果(阻擋效果)的氧化鋁膜等。
此外，在對氧化物半導體膜引入氧之後，較佳為進行加熱製程。
藉由對進行了脫水化或脫氫化處理的氧化物半導體膜引入氧而在膜中供應氧，可以使氧化物半導體膜高純度化且在電性上I型(本質)化。
具有高純度化且在電性上I型(本質)化的氧化物半導體膜的電晶體的電特性變動被抑制，所以該電晶體在電性上穩定。
如上所述，可以提供使用具有穩定的電特性的氧化物半導體的半導體裝置。因此，可以提供高可靠性的半導體裝置。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式7
藉由使用實施方式1至6中任一個所例示的電晶體可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一體地形成在相同的基板上，可以形成系統整合型面板(system-on-panel)。
在圖9A中，以圍繞設置在第一基板4001上的像素部4002的方式設置密封材料4005，使用第二基板4006進行密封。在圖9A中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC(Flexible printed circuit：撓性印刷電路)4018a、4018b供應。
在圖9B和圖9C中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002、掃描線驅 動電路4004與顯示元件一起由第一基板4001、密封材料4005以及第二基板4006密封。在圖9B和圖9C中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。在圖9B和圖9C中，供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC4018供應。
此外，圖9B和圖9C示出另行形成信號線驅動電路4003並且將該信號線驅動電路4003安裝到第一基板4001的實例，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass，玻璃上晶片)方法、引線接合方法或者TAB(Tape Automated Bonding，卷帶式自動接合)方法等。圖9A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖9B是藉由COG方法安裝信號線驅動電路4003的例子，而圖9C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括顯示元件為密封狀態的面板和在該面板中安裝有包括控制器的IC等狀態的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯 示裝置或光源(包括照明設備)。另外，顯示裝置還包括：安裝有諸如FPC、TAB膠帶或TCP的連接器的模組；在TAB膠帶或TCP的端部設置有印刷線路板的模組；或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路具有多個電晶體，可以應用實施方式1至6中任一個所例示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence，電致發光)、有機EL等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒介。
參照圖9A至圖9C及圖10A和圖10B對半導體裝置的一個方式進行說明。圖10A和圖10B相當於沿著圖9A的線M-N的剖面圖。
如圖9A至圖9C及圖10A和圖10B所示，半導體裝置包括連接端子電極4015及端子電極4016，連接端子電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成，並且，端子電極4016由與電晶體4010、電晶體4011的源極電極層及汲極電極層相同的導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描線驅動電路4004具有多個電晶體，在圖9A至圖9C及圖10A和圖10B中例示像素部4002所包括的電晶體4010、掃描線驅動電路4004所包括的電晶體4011。在圖10A中，在電晶體4010、電晶體4011上設置有絕緣膜4020，在圖10B中還設置有絕緣膜4021。另外，絕緣膜4023是用作基底膜的絕緣膜。
作為電晶體4010、電晶體4011，可以使用實施方式1至6中任一個所示的電晶體。在本實施方式中示出使用具有與實施方式1所示的電晶體440相同的結構的電晶體的例子。
電晶體4010及電晶體4011是具有在通道長度方向上夾著通道形成區包含低電阻區的氧化物半導體膜的電晶體。因此，電晶體4010及電晶體4011具有高導通特性(例如，導通電流及場效應遷移率)，並能夠進行高速工作、高速回應。此外，也可以實現微型化。
因此，作為圖9A至圖9C及圖10A和圖10B所示的本實施方式的半導體裝置，可以提供高性能及高可靠性的半導體裝置。
設置在像素部4002中的電晶體4010電連接到顯示元件，而構成顯示面板。顯示元件只要能夠進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
圖10A示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖10A中，作為顯示元件的液晶元件4013 包括第一電極層4030、第二電極層4031以及液晶層4008。另外，以夾持液晶層4008的方式設置有用作配向膜的絕緣膜4032、絕緣膜4033。第二電極層4031設置在第二基板4006一側，第一電極層4030和第二電極層4031夾著液晶層4008而層疊。
此外，元件符號4035是藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制液晶層4008的膜厚(液晶盒間隙(cell gap))而設置的。另外，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料(液晶組成物)根據條件而呈現膽固醇相、近晶相、立方相、手征向列相、均質相等。
另外，也可以作為液晶層4008使用不使用配向膜的呈現藍相的液晶組成物。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。藍相可以使用混合液晶及手性試劑的液晶組成物呈現。此外，為了擴大呈現藍相的溫度範圍，對呈現藍相的液晶組成物添加聚合性單體及聚合引發劑等，進行高分子穩定化的處理來可以形成液晶層。由於呈現藍相的液晶組成物的回應時間短，並且其具有光學各向同性，所以不需要配向處理，且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦 處理而引起的靜電破壞，並可以降低製造製程中的液晶顯示裝置的故障、破損。從而，可以提高液晶顯示裝置的生產率。在使用氧化物半導體膜的電晶體中，電晶體的電特性因靜電的影響而有可能顯著地變動而越出設計範圍。因此，將呈現藍相的液晶組成物用於具有使用氧化物半導體膜的電晶體的液晶顯示裝置是更有效的。
此外，液晶材料的固有電阻為1×109Ω．cm以上，較佳為1×1011Ω．cm以上，更佳為1×1012Ω．cm以上。另外，本說明書中的固有電阻的值為在20℃測量的值。
考慮到配置在像素部中的電晶體的汲極電流等而設定設置在液晶顯示裝置中的儲存電容器的大小使得能夠在所定的期間中保持電荷。可以考慮到電晶體的截止電流等設定儲存電容器的大小。藉由使用具有本說明書所公開的氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的1/3以下，較佳為1/5以下的電容大小的儲存電容器，就足夠了。
使用本說明書所公開的氧化物半導體膜的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長影像信號等電信號的保持時間，在電源的導通狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，所以可以達到抑制耗電量的效果。
此外，使用本說明書所公開的氧化物半導體膜的電晶體可以得到高場效應遷移率，所以能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示 裝置，可以在同一基板上形成像素部的開關電晶體及用於驅動電路部的驅動電晶體。也就是說，因為作為驅動電路不需要另行使用由矽晶片等形成的半導體裝置，所以可以縮減半導體裝置的部件數。另外，在像素部中也藉由使用能夠進行高速驅動的電晶體，可以提供高品質的影像。因此，也可以實現作為半導體裝置的高可靠性化。
液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal，反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，列舉幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View)模式等。另外，也可以用於VA型液晶顯示裝置。VA型液晶顯示裝置是控制液晶顯示面板的液晶分子的排列的一種方式。VA型液晶顯示裝置是在不被施加電壓時液晶分子朝向垂直於面板的方向的方式。此外，也可以使用將像素(pixel)分成幾個區 域(子像素)且使分子分別倒向不同方向的被稱為多疇化或多域設計的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色因素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，也可以採用RGBW(W表示白色)或對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種顏色以上的顏色。另外，也可以按每個顏色因素的點使其顯示區的大小不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區分，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括具有發光性的有機化合物的層，以使電流流過。並且，藉由這些載子(電子及電洞)重新結合，具有發光性的有機化合物形成激發態，當 從該激發態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光層，其中發光材料的粒子分散在黏合劑中，並且其發光機制是利用施體能階和受體能階的施體-受體重新結合型發光。薄膜型無機EL元件具有一種結構，其中，發光層夾在介電層之間，並且該夾著發光層的介電層由電極夾住，其發光機制是利用金屬離子的內殼層電子躍遷的定域型發光(localized type light emission)。另外，這裏作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一個具有透光性即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有：從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；以及從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖10B示出作為顯示元件使用發光元件的發光裝置的例子。作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。另外，發光元件4513的結構是第一電極層4030、電致發光層4511、第二電極層4031的疊層結構，但是，不侷限於所示結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元 件4513的結構。
分隔壁4510使用有機絕緣材料或無機絕緣材料形成。尤其是，較佳為使用感光樹脂材料，在第一電極層4030上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入到發光元件4513中，也可以在第二電極層4031及分隔壁4510上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。此外，在由第一基板4001、第二基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外部氣體，較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，也可以使用紫外線固化樹脂、熱固性樹脂，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料使用氮，即可。
另外，如果需要，則也可以在發光元件的射出表面上適當地設置諸如偏光板、或者圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學薄膜。此外，也可以在偏光板或者圓偏光板上設置防反射 膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並具有如下優勢：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，可以想到各種各樣的形式，但是它是包括具有正電荷的第一粒子和具有負電荷的第二粒子的多個微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊施加電場，使微膠囊中的粒子彼此移動到相對方向，以只顯示集合在一側的粒子的顏色的裝置。另外，第一粒子或第二粒子包括染料，當沒有電場時不移動。此外，第一粒子的顏色和第二粒子的顏色不同(包括無色)。
這樣，電泳顯示裝置是利用介電常數高的物質移動到高電場區域，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片、具有色素的粒子來進行彩色顯示。
此外，作為微囊中的第一粒子及第二粒子，使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些材料的複合材料即可。
此外，作為電子紙，也可以應用使用旋轉球(twisting ball)顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形粒子配置在作為用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
另外，在圖9A至圖9C及圖10A和圖10B中，作為第一基板4001、第二基板4006，除了玻璃基板以外，也可以使用撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics；玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，若不需要透光性，則也可以使用鋁或不鏽鋼等的金屬基板(金屬薄膜)。例如，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
在本實施方式中，作為絕緣膜4020使用包含金屬元素的膜藉由加熱處理成為金屬氧化物絕緣膜的氧化鋁膜。
在氧化物半導體膜上作為絕緣膜4020設置的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質及氧這兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製造製程中及製造之後成為變動的主要原因的氫、水分等雜質混入到氧化物半導體膜，並防止從氧化物半導體膜釋放作為構成氧化物半導體的主要成分材料的氧。
另外，作為用作平坦化絕緣膜的絕緣膜4021，可以使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯類樹脂、聚醯胺、環氧樹脂等具有耐熱性的有機材料。此外，除了上述有機材料以外，也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣膜。
對絕緣膜4021的形成方法沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷等)、刮刀、輥塗機、幕式塗布機、刮刀式塗布機等來形成絕緣膜4021。
顯示裝置藉由使來自光源或顯示元件的光透過來進行顯示。因此，設置在光透過的像素部中的基板、絕緣膜、導電膜等薄膜全都對可見光的波長區域的光具有透光性。
關於對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、共用電極層、反電極層等)，可以根據取出光的方向、設置電極層的地方以及電極層的圖案結構選擇透光性、反射性。
作為第一電極層4030、第二電極層4031，可以使用含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物、石墨烯等具有透光性的導電材料。
此外，第一電極層4030、第二電極層4031可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等金屬、其合金或其金屬氮化物中的一種或多種來形成。
此外，第一電極層4030、第二電極層4031可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，由於電晶體容易被靜電等破壞，所以較佳為設置用來保護驅動電路的保護電路。保護電路較佳為使用非線性元件構成。
如上所述，藉由應用實施方式1至6中任一個所示的電晶體，可以提供具有各種各樣的功能的半導體裝置。
實施方式8
藉由使用實施方式1至6中任一個所例示的電晶體，可以製造具有讀取目標物的資訊的影像感測器功能的半導體裝置。
圖11A示出具有影像感測器功能的半導體裝置的一個例子。圖11A是光電感測器的等效電路，而圖11B是示 出光電感測器的一部分的剖面圖。
光電二極體602的一個電極電連接到光電二極體重設信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極和汲極中的一個電連接到光電感測器參考信號線672，而電晶體640的源極和汲極中的另一個電連接到電晶體656的源極和汲極中的一個。電晶體656的閘極電連接到閘極信號線659，電晶體656的源極和汲極中的另一個電連接到光電感測器輸出信號線671。
注意，在本說明書的電路圖中，為了使使用氧化物半導體膜的電晶體一目了然，將使用氧化物半導體膜的電晶體的符號表示為“OS”。在圖11A中，電晶體640和電晶體656可以應用實施方式1至6所示的電晶體，是使用氧化物半導體膜的電晶體。在本實施方式中示出應用具有與實施方式1所示的電晶體440同樣的結構的電晶體的例子。
圖11B是示出光電感測器中的光電二極體602和電晶體640的剖面圖，其中在具有絕緣表面的基板601(TFT基板)上設置有用作感測器的光電二極體602和電晶體640。藉由使用黏合層608，在光電二極體602和電晶體640上設置有基板613。
在電晶體640上設置有絕緣膜631、層間絕緣膜633以及層間絕緣膜634。光電二極體602設置在層間絕緣膜633上，並且光電二極體602具有如下結構：在形成於層 間絕緣膜633上的電極層641和設置在層間絕緣膜634上的電極層642之間從層間絕緣膜633一側按順序層疊有第一半導體膜606a、第二半導體膜606b及第三半導體膜606c。
電極層641與形成在層間絕緣膜634中的導電層643電連接，並且電極層642藉由電極層641與導電層645電連接。導電層645與電晶體640的閘極電極層電連接，並且光電二極體602與電晶體640電連接。
在此，例示一種pin型光電二極體，其中層疊用作第一半導體膜606a的具有p型導電型的半導體膜、用作第二半導體膜606b的高電阻的半導體膜(I型半導體膜)、用作第三半導體膜606c的具有n型導電型的半導體膜。
第一半導體膜606a是p型半導體膜，而可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第13族的雜質元素(例如，硼(B))的半導體材料氣體藉由電漿CVD法來形成第一半導體膜606a。作為半導體材料氣體，可以使用矽烷(SiH4)。另外，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳的是在使用離子植入法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳的是將第一半導體膜606a的厚度設定為10nm以 上且50nm以下。
第二半導體膜606b是I型半導體膜(本質半導體膜)，而可以由非晶矽膜形成。為了形成第二半導體膜606b，藉由電漿CVD法使用半導體材料氣體來形成非晶矽膜。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以藉由LPCVD法、氣相生長法、濺射法等形成第二半導體膜606b。較佳的是將第二半導體膜606b的厚度設定為200nm以上且1000nm以下。
第三半導體膜606c是n型半導體膜，而可以由包含賦予n型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第15族的雜質元素(例如，磷(P))的半導體材料氣體藉由電漿CVD法形成第三半導體膜606c。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳的是在使用離子植入法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳的是將第三半導體膜606c的厚度設定為20nm以上且200nm以下。
此外，第一半導體膜606a、第二半導體膜606b以及第三半導體膜606c也可以不使用非晶半導體形成，而使 用多晶半導體或微晶半導體(Semi Amorphous Semiconductor：SAS)形成。
在考慮吉布斯自由能時，微晶半導體屬於介於非晶和單晶之間的中間亞穩態。即，微晶半導體處於自由能穩定的第三態，且具有短程有序和晶格畸變。此外，柱狀或針狀晶體在相對於基板表面的法線方向上生長。作為微晶半導體的典型例子的微晶矽，其拉曼光譜向表示單晶矽的520cm-1的低波數一側偏移。亦即，微晶矽的拉曼光譜的峰值位於表示單晶矽的520cm-1和表示非晶矽的480cm-1之間。另外，包含至少1at.%或其以上的氫或鹵素，以終結懸空鍵。還有，藉由包含氦、氬、氪、氖等的稀有氣體元素來進一步促進晶格畸變，提高穩定性而得到優良的微晶半導體膜。
該微晶半導體膜可以藉由頻率為幾十MHz至幾百MHz的高頻電漿CVD法或頻率為1GHz以上的微波電漿CVD設備形成。典型地，可以使用氫稀釋SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等的含矽的化合物來形成該微晶半導體膜。此外，除了含矽的化合物(例如氫化矽)和氫之外，也可以使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素進行稀釋來形成微晶半導體膜。在上述情況下，將氫的流量比設定為含矽的化合物(例如氫化矽)的5倍以上且200倍以下，較佳的是設定為50倍以上且150倍以下，更佳的是設定為100倍。再者，也可以在含矽的氣體中混入CH4、C2H6等的碳化物氣體、 GeH4、GeF4等的鍺化氣體、F2等。
此外，由於光電效應生成的電洞的遷移率低於電子的遷移率，因此當p型半導體膜側的表面用作光接收面時，pin型光電二極體具有較好的特性。這裏示出將光電二極體602從形成有pin型光電二極體的基板601的面接收的光轉換為電信號的例子。此外，來自其導電型與用作光接收面的半導體膜一側相反的半導體膜一側的光是干擾光，因此，電極層較佳為使用具有遮光性的導電膜。另外，也可以將n型半導體膜側的表面用作光接收面。
藉由使用絕緣材料且根據材料使用濺射法、電漿CVD法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷等)、刮刀、輥塗機、幕式塗布機、刮刀式塗布機等，來可以形成層間絕緣膜633、層間絕緣膜634。
在本實施方式中，作為絕緣膜631使用包含金屬元素的膜藉由加熱處理成為金屬氧化物絕緣膜的氧化鋁膜。絕緣膜631可以藉由濺射法或電漿CVD法形成。
在氧化物半導體膜上作為絕緣膜631設置的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質及氧的兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製造製程中及製造之後成為變動原因的氫、水分等雜質混入到氧化物半導體膜，並防止從氧化物半導體膜釋放作為構成氧化物半導體的主要成分材料的氧。
作為層間絕緣膜633、層間絕緣膜634，較佳為採用用作減少表面凹凸的平坦化絕緣膜的絕緣膜。作為層間絕緣膜633、層間絕緣膜634，例如可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂、聚醯胺或環氧樹脂等具有耐熱性的有機絕緣材料。除了上述有機絕緣材料之外，也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
藉由檢測入射到光電二極體602的光622，可以讀取檢測目標的資訊。另外，在讀取檢測目標的資訊時，可以使用背光等的光源。
如上所述，藉由具有在通道長度方向上夾著通道形成區包含低電阻區的氧化物半導體膜的電晶體具有高導通特性(例如，導通電流及場效應遷移率)，並能夠進行高速工作及高速回應。此外，也可以實現微型化。因此，藉由使用該電晶體，可以提供高性能及高可靠性的半導體裝置。
本實施方式可以與其他實施方式所記載的結構適當地組合而使用。
實施方式9
可以將實施方式1至6中任一個所例示的電晶體適用於具有層疊多個電晶體的積體電路的半導體裝置。在本實施方式中，作為半導體裝置的一個例子，示出儲存介質 (記憶元件)的例子。
在本實施方式中製造一種半導體裝置，在該半導體裝置中包括：作為在單晶半導體基板上製造的第一電晶體的電晶體140；以及作為隔著絕緣膜在電晶體140的上方使用半導體膜製造的第二電晶體的電晶體162。可以將實施方式1至6中任一個所例示的電晶體適用於電晶體162。在本實施方式中示出作為電晶體162使用具有與實施方式1所示的電晶體440相同的結構的電晶體的例子。
所層疊的電晶體140的半導體材料及結構可以與電晶體162的半導體材料及結構相同或不同。本實施方式是對儲存介質(記憶元件)的電路分別使用適用的材料和結構的電晶體的例子。
圖12A至圖12C是半導體裝置的結構的一個例子。圖12A示出半導體裝置的剖面，而圖12B示出半導體裝置的平面。這裏，圖12A相當於沿著圖12B的C1-C2及D1-D2的剖面。另外，圖12C示出將上述半導體裝置用作記憶元件時的電路圖的一個例子。圖12A及圖12B所示的半導體裝置的下部具有使用第一半導體材料的電晶體140，上部具有使用第二半導體材料的電晶體162。在本實施方式中，作為第一半導體材料使用氧化物半導體以外的半導體材料，而作為第二半導體材料使用氧化物半導體。作為氧化物半導體以外的半導體材料，例如可以使用矽、鍺、矽鍺、碳化矽或砷化鎵等，較佳為使用單晶半導體。另外，也可以使用有機半導體材料等。使用這種半導 體材料的電晶體容易進行高速工作。另一方面，使用氧化物半導體的電晶體由於其特性而能夠長時間地保持電荷。
對圖12A至圖12C中的半導體裝置的製造方法進行說明。
電晶體140包括：設置在包含半導體材料(例如，矽等)的基板185中的通道形成區116；夾著通道形成區116地設置的雜質區120；與雜質區120接觸的金屬化合物區124；設置在通道形成區116上的閘極絕緣膜108；以及設置在閘極絕緣膜108上的閘極電極110。
作為包含半導體材料的基板185，可以使用矽或碳化矽等單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板或SOI基板等。另外，一般來說，“SOI基板”是指在絕緣表面上設置有矽半導體膜的基板。但是，在本說明書等中“SOI基板”還包括在絕緣表面上設置有包含矽以外的材料的半導體膜的結構的基板。也就是說，“SOI基板”所具有的半導體膜不侷限於矽半導體膜。另外，SOI基板還包括在玻璃基板等絕緣基板上隔著絕緣膜設置有半導體膜的結構的基板。
作為SOI基板的製造方法，可以使用以下方法：藉由對鏡面拋光薄片注入氧離子之後進行高溫加熱來在離表面有一定深度處形成氧化層，並消除產生在表面層中的缺陷，而製造SOI基板的方法；利用藉由熱處理使照射氫離子來形成的微孔生長來將半導體基板劈開的方法；或在絕緣表面上藉由結晶生長來形成單晶半導體膜的方法等。
例如，從單晶半導體基板的一個面添加離子，來在離單晶半導體基板的一個面有一定深度處中形成脆化層，而在單晶半導體基板的一個面上和元件基板上中的任一個形成絕緣膜。在單晶半導體基板與元件基板夾著絕緣膜而重疊的狀態下進行熱處理來使脆化層中產生裂縫而在脆化層處分開單晶半導體基板，從而從單晶半導體基板將用作半導體膜的單晶半導體膜形成到元件基板上。另外，也可以適用使用上述方法製造的SOI基板。
在基板185上以圍繞電晶體140的方式設置有元件隔離絕緣層106。另外，為了實現高集體化，如圖12A至圖12C所示，較佳為採用電晶體140不具有成為側壁的側壁絕緣層的結構。另一方面，在重視電晶體140的特性的情況下，也可以在閘極電極110的側面設置成為側壁的側壁絕緣層，並設置包括雜質濃度不同的區域的雜質區120。
使用單晶半導體基板的電晶體140能夠進行高速工作。因此，藉由使用該電晶體作為讀出用電晶體，可以高速地進行資訊的讀出。形成兩個絕緣膜以覆蓋電晶體140。作為形成電晶體162和電容元件164之前的處理，對這兩個絕緣膜進行CMP處理來形成平坦化的絕緣膜128及絕緣膜130，同時使閘極電極110的上面露出。
作為絕緣膜128、絕緣膜130，典型地可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等無機絕緣膜。絕緣膜128、絕緣膜130可以使用電漿CVD法或濺射法等形 成。
另外，可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂等有機材料。另外，除了上述有機材料以外，也可以使用低介電常數材料(low-k材料)等。在使用有機材料時，也可以使用旋塗法、印刷法等濕處理形成絕緣膜128、絕緣膜130。
另外，在絕緣膜130中，作為與半導體膜接觸的膜使用氧化矽膜。
在本實施方式中作為絕緣膜128利用濺射法形成膜厚50nm的氧氮化矽膜，作為絕緣膜130利用濺射法形成膜厚550nm的氧化矽膜。
在藉由CMP處理充分地平坦化的絕緣膜130上形成半導體膜。在本實施方式中，作為半導體膜，形成藉由濺射法使用In-Ga-Zn類氧化物靶材的氧化物半導體膜。
接著，對氧化物半導體膜選擇性地進行蝕刻來形成島狀氧化物半導體膜144。在氧化物半導體膜144上形成源極電極或汲極電極142a、源極電極或汲極電極142b。
在氧化物半導體膜上形成閘極絕緣膜146、閘極電極層148。閘極電極層148可以在形成導電層之後對該導電層選擇性地進行蝕刻來形成。閘極絕緣膜146將閘極電極層148用作掩模蝕刻絕緣膜來形成。
作為閘極絕緣膜146，可以藉由電漿CVD法或濺射法等形成氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧 化鉿膜或氧化鎵膜。
可以用於閘極電極110、源極電極或汲極電極142a、源極電極或汲極電極142b的導電層可以利用如濺射法等的PVD法或如電漿CVD法等的CVD法形成。此外，作為導電層的材料，可以使用選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素或以上述元素為成分的合金等。也可以使用Mn、Mg、Zr、Be、Nd、Sc中的任一種或將它們中的多種進行組合的材料。
導電層既可以採用單層結構又可以採用兩層以上的疊層結構。例如，可以舉出鈦膜或氮化鈦膜的單層結構；含有矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的雙層結構；在氮化鈦膜上層疊鈦膜的雙層結構；層疊鈦膜、鋁膜及鈦膜的三層結構等。另外，當作為導電層採用鈦膜或氮化鈦膜的單層結構時，存在容易將該導電層加工為具有錐形形狀的源極電極或汲極電極142a及源極電極或汲極電極142b的優點。
接著，在氧化物半導體膜144、閘極絕緣膜146、閘極電極層148上以與氧化物半導體膜144的一部分接觸的方式形成包含金屬元素的膜。在本實施方式中作為包含金屬元素的膜形成鋁膜。
透過包含金屬元素的膜對氧化物半導體膜144引入摻雜劑(在本實施方式中硼)，在包含摻雜劑的氧化物半導體膜144與包含金屬元素的膜接觸的狀態下進行加熱處理。藉由加熱處理，金屬元素從包含金屬元素的膜引入到 氧化物半導體膜144中，在氧化物半導體膜144中形成包含摻雜劑及金屬元素的低電阻區。因此，可以製造具有夾著通道形成區包含摻雜劑及金屬元素的低電阻區的氧化物半導體膜144的電晶體162。
藉由具有在通道長度方向上夾著通道形成區包含低電阻區的氧化物半導體膜144，該電晶體162具有高導通特性(例如，導通電流及場效應遷移率)，並能夠進行高速工作及高速回應。
可以將低電阻區用作源極區或汲極區。藉由設置低電阻區，可以緩和施加到形成在低電阻區之間的通道形成區的電場。此外，在低電阻區中氧化物半導體膜144與源極電極或汲極電極142a以及氧化物半導體膜144與源極電極或汲極電極142b電連接，可以降低氧化物半導體膜144與源極電極或汲極電極142a以及氧化物半導體膜144與源極電極或汲極電極142b之間的接觸電阻。
此外，藉由用於從包含金屬元素的膜引入金屬元素的加熱處理，包含金屬元素的膜成為包含金屬元素的膜150。例如，用於包含金屬元素的膜的金屬膜作為包含金屬元素的膜150成為金屬氧化物絕緣膜。這種金屬氧化物膜可以用作絕緣膜。在本實施方式中，由於作為包含金屬元素的膜使用鋁膜，所以藉由加熱處理該膜成為氧化鋁膜。氧化鋁膜由於是金屬氧化物絕緣膜，所以可以用作絕緣膜。
可以用於設置在氧化物半導體膜144上的包含金屬元 素的膜150的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質和氧的兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製造製程中及製造之後成為變動的主要原因的氫、水分等雜質混入到氧化物半導體膜144，並防止從氧化物半導體膜144釋放作為構成氧化物半導體的主要成分材料的氧。
此外，也可以去除包含金屬元素的膜150或在包含金屬元素的膜150上層疊而另行形成絕緣膜。
作為絕緣膜，可以藉由電漿CVD法或濺射法等形成氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氮化鋁膜、氧化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉿膜或氧化鎵膜。
在包含金屬元素的膜150上的與源極電極或汲極電極142a重疊的區域形成電極層153。
接著，在電晶體162及包含金屬元素的膜150上形成絕緣膜152。絕緣膜152可以使用濺射法或CVD法等形成。另外，可以使用含有氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁等無機絕緣材料的材料形成。
接著，在閘極絕緣膜146、包含金屬元素的膜150及絕緣膜152中形成到達源極電極或汲極電極142b的開口。藉由使用掩模等選擇性地進行蝕刻來形成該開口。
然後，在上述開口中形成接觸於源極電極或汲極電極142b的佈線156。另外，圖12A至圖12C未示出源極電極或汲極電極142b與佈線156的連接部分。
佈線156在使用濺射法等的PVD法或電漿CVD法等的CVD法形成導電層之後對該導電層進行蝕刻加工來形成。另外，作為導電層的材料，可以使用選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素或以上述元素為成分的合金等。也可以使用選自Mn、Mg、Zr、Be、Nd、Sc中的任一種或將它們中的多種進行組合的材料。詳細內容與源極電極或汲極電極142a等相同。
藉由上述製程完成了電晶體162及電容元件164。電晶體162具有高純度化且含有填補氧缺損的過剩的氧的氧化物半導體膜144。因此，電晶體162的電特性變動得到抑制而在電性上穩定。電容元件164由源極電極或汲極電極142a及電極層153構成。
在不需要電容器的情況下，也可以採用不設置電容元件164的結構。
圖12C示出將上述半導體裝置用作記憶元件時的電路圖的一個例子。在圖12C中，電晶體162的源極電極和汲極電極中的一方與電容元件164的一方的電極與電晶體140的閘極電極電連接。另外，第一佈線(1st Line：也稱為源極線)與電晶體140的源極電極電連接，第二佈線(2nd Line：也稱為位元線)與電晶體140的汲極電極電連接。另外，第三佈線(3rd Line：也稱為第一信號線)與電晶體162的源極電極和汲極電極中的另一方電連接，並且第四佈線(4th Line：也稱為第二信號線)與電晶體162的閘極電極電連接。並且，第五佈線(5th Line：也 稱為字線)與電容元件164的另一方的電極電連接。
由於使用氧化物半導體的電晶體162具有截止電流極小的特徵，所以藉由使電晶體162處於截止狀態，可以極長時間地保持電晶體162的源極電極和汲極電極中的一方與電容元件164的一方的電極與電晶體140的閘極電極電連接的節點(以下，節點FG)的電位。此外，藉由具有電容元件164，可以容易保持施加到節點FG的電荷，並且，可以容易讀出所保持的資訊。
在使半導體裝置儲存資訊時(寫入)，首先，將第四佈線的電位設定為使電晶體162成為導通狀態的電位，來使電晶體162處於導通狀態。由此，第三佈線的電位被供應到節點FG，由此節點FG積蓄所定量的電荷。這裏，施加賦予兩種不同電位電平的電荷(以下，稱為低(Low)電平電荷、高(High)電平電荷)中的任一種。然後，藉由將第四佈線的電位設定為使電晶體162成為截止狀態的電位來使電晶體162處於截止狀態，節點FG變為浮動狀態，從而節點FG處於保持所定的電荷的狀態。如上所述，藉由使節點FG積蓄並保持所定量的電荷，可以使記憶單元儲存資訊。
因為電晶體162的截止電流極小，所以供應到節點FG的電荷被長時間地保持。因此，不需要更新工作或者可以使更新工作的頻率變為極低，從而可以充分降低耗電量。此外，即使沒有電力供應，也可以在較長期間內保持儲存資料。
在讀出所儲存的資訊的情況(讀出)下，當在對第一佈線供應所定的電位(恆定電位)的狀態下對第五佈線施加適當的電位(讀出電位)時，對應於保持於節點FG的電荷量而電晶體140處於不同的狀態。這是因為如下緣故：通常，在電晶體140是n通道型時，節點FG保持高位準電荷時的電晶體140的外觀閾值(apparent threshold value)Vth_H低於節點FG保持低位準電荷時的電晶體140的外觀閾值Vth_L。在此，外觀閾值是指為了使電晶體140處於“導通狀態”而需要的第五佈線的電位。因此，藉由將第五佈線的電位設定為Vth_H與Vth_L之間的電位V0，可以辨別節點FG所保持的電荷。例如，在寫入中在被施加高位準電荷的情況下，當第五佈線的電位為V0(>Vth_H)時，電晶體140處於“導通狀態”。在被施加低位準電荷的情況下，即使第五佈線的電位為V0(<Vth_L)，電晶體140也保持“截止狀態”。由此，藉由控制第五佈線的電位來讀出電晶體140的導通狀態或截止狀態(讀出第二佈線的電位)，可以讀出所儲存的資訊。
此外，當重寫所儲存的資訊時，藉由對利用上述寫入保持所定量的電荷的節點FG供應新電位，來使節點FG保持有關新資訊的電荷。明確而言，將第四佈線的電位設定為使電晶體162處於導通狀態的電位，來使電晶體162處於導通狀態。由此，第三佈線的電位(有關新資訊的電位)供應到節點FG，節點FG積蓄所定量的電荷。然後，藉由將第四佈線的電位設定為使電晶體162處於截止狀態 的電位，來使電晶體162處於截止狀態，從而使節點FG保持有關新資訊的電荷。也就是說，藉由在利用第一寫入使節點FG保持所定量的電荷的狀態下，進行與第一寫入相同的工作(第二寫入)，可以重寫儲存的資訊。
本實施方式所示的電晶體162藉由本說明書所公開的將高純度化且包含過剩的氧的氧化物半導體膜用於氧化物半導體膜144，可以充分降低電晶體162的截止電流。並且，藉由使用這種電晶體，可以得到能夠在極長期間內保持儲存資料的半導體裝置。
如上所述，藉由具有在通道長度方向上夾著通道形成區包含低電阻區的氧化物半導體膜的電晶體具有低截止電流、高導通特性(例如，導通電流及場效應遷移率)，並能夠進行高速工作及高速回應。此外，也可以實現微型化。因此，藉由使用該電晶體，可以提供高性能及高可靠性的半導體裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式10
可以將本說明書所公開的半導體裝置應用於多種電子裝置(包括遊戲機)。作為電子裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機等影像拍攝裝置、數位相框、行動電話機(也稱為手機、行動電話裝置)、可攜式遊戲機、 移動資訊終端、音頻再生裝置、彈子機等大型遊戲機等。以下，對具備在上述實施方式中說明的半導體裝置的電子裝置的例子進行說明。
圖13A示出筆記本型個人電腦，包括主體3001、外殼3002、顯示部3003以及鍵盤3004等。藉由將實施方式1至9中任一實施方式所示的半導體裝置應用於顯示部3003，可以提供高性能及高可靠性的筆記本型個人電腦。
圖13B示出可攜式資訊終端(PDA)，在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，還具備作為用於操作的配件的觸控筆3022。藉由將實施方式1至9中任一實施方式所示的半導體裝置應用於顯示部3023，可以提供高性能及高可靠性的可攜式資訊終端(PDA)。
圖13C示出電子書閱讀器的一個例子。例如，電子書閱讀器由兩個外殼，即外殼2701及外殼2703構成。外殼2701及外殼2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉操作。藉由採用這種結構，可以進行如紙的書籍那樣的操作。
外殼2701組裝有顯示部2705，而外殼2703組裝有顯示部2707。顯示部2705及顯示部2707既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右邊的顯示部(圖13C中的顯示部2705)中顯示文章而在左邊的顯示部(圖13C中的顯示部2707)中顯示影像。藉由將實施 方式1至9中的任一實施方式所示的半導體裝置應用於顯示部2705和顯示部2707，可以提供高性能及高可靠性的電子書閱讀器。當作為顯示部2705使用半透過型(transflective)或反射型液晶顯示裝置時，可以預料電子書閱讀器也在較明亮的情況下被使用，因此也可以設置太陽能電池而進行利用太陽能電池的發電及利用電池的充電。另外，當作為電池使用鋰離子電池時，有可以實現小型化等的優點。
此外，在圖13C中示出外殼2701具備操作部等的例子。例如，在外殼2701中具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，在與外殼的顯示部相同的面上可以設置鍵盤、指向裝置等。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、儲存介質插入部等的結構。再者，電子書閱讀器也可以具有電子詞典的功能。
此外，電子書閱讀器也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書伺服器購買所希望的書籍資料等，然後下載的結構。
圖13D示出行動電話，由外殼2800及外殼2801這兩個外殼構成。外殼2801具備顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、影像拍攝用透鏡2807、外部連接端子2808等。此外，外殼2800具備對行動電話進行充電的太陽能電池單元2810、外部儲存槽2811等。另外，在外殼2801內內置有天線。藉由將實施 方式1至9中任一實施方式所示的半導體裝置應用於顯示面板2802，可以提供高性能及高可靠性的行動電話。
另外，顯示面板2802具備觸摸屏，圖13D使用虛線示出作為影像被顯示出來的多個操作鍵2805。另外，還安裝有用來將由太陽能電池單元2810輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2802同一面上設置影像拍攝用透鏡2807，所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行可視通話、錄音、再現等。再者，滑動外殼2800和外殼2801而可以從如圖13D那樣的展開狀態到重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子2808可以與AC適配器及各種電纜如USB電纜等連接，可以進行充電及與個人電腦等的資料通訊。另外，藉由將儲存介質插入外部儲存槽2811中，可以對應於更大量資料的保存及移動。
另外，也可以是除了上述功能以外還具有紅外線通信功能、電視接收功能等的行動電話。
圖13E示出數位攝像機，其包括主體3051、顯示部(A)3057、取景器3053、操作開關3054、顯示部(B)3055以及電池3056等。藉由將實施方式1至9中任一實施方式所示的半導體裝置應用於顯示部(A)3057及顯示部(B)3055，可以提供高性能及高可靠性的數位攝像 機。
圖13F示出電視機的一個例子。在電視機中，外殼9601組裝有顯示部9603。利用顯示部9603可以顯示影像。此外，在此示出利用支架9605支撐外殼9601的結構。藉由將實施方式1至9中任一實施方式所示的半導體裝置應用於顯示部9603，可以提供高性能及高可靠性的電視機。
可以藉由利用外殼9601所具備的操作開關或另行提供的遙控器進行電視機的操作。此外，也可以採用在遙控器中設置顯示部的結構，該顯示部顯示從該遙控器輸出的資訊。
另外，電視機採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
本實施方式可以與其他實施方式所示的結構適當地組合而使用。
414a‧‧‧低電阻區
414b‧‧‧低電阻區
421‧‧‧摻雜劑

Claims (8)

  1. 一種半導體裝置的製造方法，包括如下步驟：在氧化物半導體膜之上形成閘極電極層，閘極絕緣膜在該閘極電極層與該氧化物半導體膜之間；使用至少該閘極電極層做為掩模，藉由離子植入或離子摻雜而將氬氣引入該氧化物半導體膜的部分中；在該閘極電極層之上形成氮化鈦膜以便接觸該氧化物半導體膜；以及加熱該氮化鈦膜以在該氧化物半導體膜中形成低電阻區，其中，該低電阻區包含氬氣及鈦。
  2. 一種半導體裝置的製造方法，包括如下步驟：在氧化物半導體膜之上形成閘極電極層，閘極絕緣膜在該閘極電極層與該氧化物半導體膜之間；使用至少該閘極電極層做為掩模，藉由離子植入或離子摻雜而將氬氣引入該氧化物半導體膜的部分中；在該閘極電極層的側面上形成側壁絕緣層；在該閘極電極層及該等側壁絕緣層之上形成氮化鈦膜以便接觸該氧化物半導體膜；以及加熱該氮化鈦膜以在該氧化物半導體膜中形成低電阻區，其中，該低電阻區包含氬氣及鈦。
  3. 根據申請專利範圍第2項之方法，其中，在形成該等側壁絕緣層之前引入該氬氣。
  4. 根據申請專利範圍第2項之方法，其中，在形成該等側壁絕緣層之後引入該氬氣。
  5. 根據申請專利範圍第1或2項之方法，其中，透過該氮化鈦膜將該氬氣引入該氧化物半導體膜的該等部分中。
  6. 根據申請專利範圍第1或2項之方法，其中，該氧化物半導體膜包含銦。
  7. 根據申請專利範圍第1或2項之方法，其中，該氧化物半導體膜包含銦、鎵及鋅。
  8. 根據申請專利範圍第1或2項之方法，其中，藉由該離子植入引入該氬氣。
TW105110577A 2011-06-10 2012-06-05 半導體裝置的製造方法 TWI581339B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011129976 2011-06-10

Publications (2)

Publication Number Publication Date
TW201628096A true TW201628096A (zh) 2016-08-01
TWI581339B TWI581339B (zh) 2017-05-01

Family

ID=47293530

Family Applications (8)

Application Number Title Priority Date Filing Date
TW112145005A TW202414610A (zh) 2011-06-10 2012-06-05 半導體裝置
TW107117085A TWI754751B (zh) 2011-06-10 2012-06-05 半導體裝置的製造方法
TW106102180A TWI631628B (zh) 2011-06-10 2012-06-05 半導體裝置的製造方法
TW111103172A TWI828047B (zh) 2011-06-10 2012-06-05 半導體裝置
TW112123210A TW202341290A (zh) 2011-06-10 2012-06-05 半導體裝置
TW101120145A TWI559407B (zh) 2011-06-10 2012-06-05 半導體裝置的製造方法
TW105110577A TWI581339B (zh) 2011-06-10 2012-06-05 半導體裝置的製造方法
TW108125823A TWI754830B (zh) 2011-06-10 2012-06-05 半導體裝置的製造方法

Family Applications Before (6)

Application Number Title Priority Date Filing Date
TW112145005A TW202414610A (zh) 2011-06-10 2012-06-05 半導體裝置
TW107117085A TWI754751B (zh) 2011-06-10 2012-06-05 半導體裝置的製造方法
TW106102180A TWI631628B (zh) 2011-06-10 2012-06-05 半導體裝置的製造方法
TW111103172A TWI828047B (zh) 2011-06-10 2012-06-05 半導體裝置
TW112123210A TW202341290A (zh) 2011-06-10 2012-06-05 半導體裝置
TW101120145A TWI559407B (zh) 2011-06-10 2012-06-05 半導體裝置的製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW108125823A TWI754830B (zh) 2011-06-10 2012-06-05 半導體裝置的製造方法

Country Status (4)

Country Link
US (3) US9287407B2 (zh)
JP (10) JP6005401B2 (zh)
KR (3) KR102069385B1 (zh)
TW (8) TW202414610A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI622844B (zh) * 2017-03-29 2018-05-01 友達光電股份有限公司 畫素單元與其製造方法

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112036B2 (en) 2011-06-10 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
US8994019B2 (en) 2011-08-05 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2013061895A1 (en) * 2011-10-28 2013-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6019331B2 (ja) * 2012-03-05 2016-11-02 株式会社Ｊｏｌｅｄ トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US9488315B2 (en) 2013-03-15 2016-11-08 Applied Materials, Inc. Gas distribution apparatus for directional and proportional delivery of process gas to a process chamber
KR102089314B1 (ko) * 2013-05-14 2020-04-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR102044667B1 (ko) * 2013-05-28 2019-11-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
JP6374221B2 (ja) 2013-06-05 2018-08-15 株式会社半導体エネルギー研究所 半導体装置
US9773915B2 (en) * 2013-06-11 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9590109B2 (en) * 2013-08-30 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
US9455349B2 (en) * 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
JP2016027597A (ja) 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US9960280B2 (en) 2013-12-26 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9577110B2 (en) * 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
WO2015097595A1 (en) 2013-12-27 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR102306200B1 (ko) * 2014-01-24 2021-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
JP6585354B2 (ja) * 2014-03-07 2019-10-02 株式会社半導体エネルギー研究所 半導体装置
US10361290B2 (en) 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film
US9515661B2 (en) * 2014-05-09 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Circuit, semiconductor device, and clock tree
TWI669761B (zh) 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
US10115830B2 (en) * 2014-07-29 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
JP6519073B2 (ja) 2014-12-03 2019-05-29 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
JP2016111105A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
JP6744108B2 (ja) 2015-03-02 2020-08-19 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
US10147823B2 (en) * 2015-03-19 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
KR20160137129A (ko) * 2015-05-22 2016-11-30 엘지디스플레이 주식회사 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조 방법
JP2016225505A (ja) * 2015-06-01 2016-12-28 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
US9768254B2 (en) * 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors
US9911861B2 (en) * 2015-08-03 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, and electronic device
TWI649875B (zh) * 2015-08-28 2019-02-01 聯華電子股份有限公司 半導體元件及其製造方法
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102558900B1 (ko) * 2015-10-23 2023-07-25 엘지디스플레이 주식회사 표시장치와 이의 제조방법
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP6894726B2 (ja) * 2017-03-10 2021-06-30 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20240122579A (ko) 2017-05-19 2024-08-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 반도체 장치의 제작 방법
JP7235410B2 (ja) 2017-06-27 2023-03-08 株式会社半導体エネルギー研究所 半導体装置
KR20240042546A (ko) 2017-09-05 2024-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JPWO2019048984A1 (ja) 2017-09-05 2020-11-05 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019077438A1 (ja) 2017-10-20 2019-04-25 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11545580B2 (en) * 2017-11-15 2023-01-03 South China University Of Technology Metal oxide (MO semiconductor and thin-film transistor and application thereof
US20190267402A1 (en) * 2018-02-26 2019-08-29 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method for the same
JPWO2020012276A1 (ja) 2018-07-09 2021-08-12 株式会社半導体エネルギー研究所 半導体装置
US20220037561A1 (en) * 2018-09-26 2022-02-03 Idemitsu Kosan Co.,Ltd. Oxide stacked body and method for producing the same
WO2020250083A1 (ja) * 2019-06-14 2020-12-17 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
DE102021101243A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicherblock-kanalregionen
US11710790B2 (en) 2020-05-29 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array channel regions
US11695073B2 (en) 2020-05-29 2023-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array gate structures
DE102020127831A1 (de) 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicherarray-gatestrukturen
US11640974B2 (en) 2020-06-30 2023-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array isolation structures
US11729987B2 (en) 2020-06-30 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array source/drain electrode structures
CN116868350A (zh) * 2021-02-18 2023-10-10 株式会社日本显示器 半导体器件和半导体器件的制作方法
US12009432B2 (en) 2021-03-05 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2024004128A1 (ja) * 2022-06-30 2024-01-04 シャープディスプレイテクノロジー株式会社 表示装置及びその製造方法

Family Cites Families (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06112222A (ja) * 1992-09-28 1994-04-22 Seiko Epson Corp 薄膜半導体装置及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US6949473B2 (en) * 2002-05-24 2005-09-27 Finisar Corporation Methods for identifying and removing an oxide-induced dead zone in a semiconductor device structure
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
WO2004051728A1 (en) 2002-11-29 2004-06-17 Advanced Micro Devices, Inc. Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
DE10255849B4 (de) 2002-11-29 2006-06-14 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060205129A1 (en) * 2005-02-25 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP2006245260A (ja) * 2005-03-03 2006-09-14 Seiko Epson Corp 半導体装置の製造方法、電気光学装置の製造方法、半導体装置、及び電気光学装置、並びに電子機器
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
CN101356652B (zh) 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5337380B2 (ja) * 2007-01-26 2013-11-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101453829B1 (ko) * 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7678668B2 (en) * 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US7799658B2 (en) 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
TWI362755B (en) * 2007-11-12 2012-04-21 Chunghwa Picture Tubes Ltd Manufacturing method of thin film transistor
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5213421B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
JPWO2009075281A1 (ja) * 2007-12-13 2011-04-28 出光興産株式会社 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
EP2297778A1 (en) 2008-05-23 2011-03-23 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032602A1 (en) * 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
JP2010205987A (ja) 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR20110003775A (ko) * 2009-07-06 2011-01-13 주성엔지니어링(주) 금속 산화물 반도체 박막 트랜지스터 및 이의 제조 방법
KR20120051727A (ko) 2009-07-31 2012-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN104485336B (zh) 2009-10-21 2018-01-02 株式会社半导体能源研究所 半导体器件
KR20240042253A (ko) * 2009-10-29 2024-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG10201903542TA (en) * 2009-10-30 2019-05-30 Semiconductor Energy Lab Semiconductor device
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
CN104600074A (zh) * 2009-11-06 2015-05-06 株式会社半导体能源研究所 半导体装置
KR102682982B1 (ko) 2009-11-20 2024-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
JP6019329B2 (ja) 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI622844B (zh) * 2017-03-29 2018-05-01 友達光電股份有限公司 畫素單元與其製造方法
US10379403B2 (en) 2017-03-29 2019-08-13 Au Optronics Corporation Pixel unit and method for manufacturing the same

Also Published As

Publication number Publication date
KR20120137462A (ko) 2012-12-21
TW202341290A (zh) 2023-10-16
JP2022033213A (ja) 2022-02-28
TW201832293A (zh) 2018-09-01
JP6291552B2 (ja) 2018-03-14
KR102188546B1 (ko) 2020-12-08
US20120315730A1 (en) 2012-12-13
JP2024147700A (ja) 2024-10-16
KR102112302B1 (ko) 2020-05-18
TWI581339B (zh) 2017-05-01
JP2021114625A (ja) 2021-08-05
JP7354220B2 (ja) 2023-10-02
TWI631628B (zh) 2018-08-01
TW202221798A (zh) 2022-06-01
US9287407B2 (en) 2016-03-15
TW201942980A (zh) 2019-11-01
TWI559407B (zh) 2016-11-21
JP2019071451A (ja) 2019-05-09
TWI754830B (zh) 2022-02-11
JP6461392B2 (ja) 2019-01-30
TW202414610A (zh) 2024-04-01
KR20200054931A (ko) 2020-05-20
US10833202B2 (en) 2020-11-10
JP6681969B2 (ja) 2020-04-15
US9837545B2 (en) 2017-12-05
JP7524435B2 (ja) 2024-07-29
JP2013016782A (ja) 2013-01-24
US20160163873A1 (en) 2016-06-09
JP2017017352A (ja) 2017-01-19
JP6005401B2 (ja) 2016-10-12
JP6875577B2 (ja) 2021-05-26
JP2018098519A (ja) 2018-06-21
KR20160022334A (ko) 2016-02-29
US20180145180A1 (en) 2018-05-24
JP6999848B2 (ja) 2022-01-19
TWI754751B (zh) 2022-02-11
TWI828047B (zh) 2024-01-01
TW201730980A (zh) 2017-09-01
KR102069385B1 (ko) 2020-01-22
JP2023165801A (ja) 2023-11-17
TW201301407A (zh) 2013-01-01
JP2015216393A (ja) 2015-12-03
JP6025928B2 (ja) 2016-11-16
JP2020109867A (ja) 2020-07-16

Similar Documents

Publication Publication Date Title
TWI581339B (zh) 半導體裝置的製造方法
KR102096217B1 (ko) 반도체 장치의 제작 방법
JP6401805B2 (ja) 半導体装置
JP6310978B2 (ja) 半導体装置の作製方法
TWI576924B (zh) 半導體裝置的製造方法
TWI600161B (zh) 半導體裝置的製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees