KR20090057257A - 아모르포스 산화물 반도체막을 사용한 박막트랜지스터의 제조 방법 - Google Patents

아모르포스 산화물 반도체막을 사용한 박막트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20090057257A
KR20090057257A KR1020097005461A KR20097005461A KR20090057257A KR 20090057257 A KR20090057257 A KR 20090057257A KR 1020097005461 A KR1020097005461 A KR 1020097005461A KR 20097005461 A KR20097005461 A KR 20097005461A KR 20090057257 A KR20090057257 A KR 20090057257A
Authority
KR
South Korea
Prior art keywords
film
tft
atmosphere
thin film
heat treatment
Prior art date
Application number
KR1020097005461A
Other languages
English (en)
Other versions
KR101052240B1 (ko
Inventor
나호 이타가키
토루 덴
노부유키 카지
료 하야시
마사후미 사노
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20090057257A publication Critical patent/KR20090057257A/ko
Application granted granted Critical
Publication of KR101052240B1 publication Critical patent/KR101052240B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Dram (AREA)

Abstract

아모르포스 산화물 반도체막으로 이루어진 활성층을 구비한 박막트랜지스터의 제조 방법이며, 상기 활성층을 형성하는 공정은, 도입 산소분압이 1×10-3Pa이하의 분위기중에서 상기 산화막을 형성하는 제1의 공정과, 상기 제1의 공정후, 산화 분위기중에서 상기 산화막을 열처리하는 제2의 공정을 포함한다.
박막트랜지스터, 아모르포스 산화물, 활성층, 산소 분압.

Description

아모르포스 산화물 반도체막을 사용한 박막트랜지스터의 제조 방법{Production method of thin film transistor using amorphous oxide semiconductor film}
(기술분야)
본 발명은, 아모르포스(amorphous) 산화물 반도체막을 사용한 박막트랜지스터의 제조 방법에 관한 것이다.
(배경기술)
최근, 금속 산화물 반도체박막을 사용한 반도체소자가 주목되고 있다. 일본특허출원 공개번호 2000-150900호에 기재된 것처럼, 상기 박막은, 저온에서 형성될 수 있고, 또 광학 밴드갭이 크게 가시광선에 대하여 투명한 특징을 갖고 있다. 그래서, 플라스틱 기판, 필름 기판 등의 위에 유연한 투명 박막트랜지스터(TFT)를 형성하는 것이 가능하다.
TFT활성층으로서 사용하는 산화물 반도체막은, 그 막의 전기 특성을 제어하기 위해서, 산소 가스를 도입한 분위기중에서 성막되는 것이 일반적이다. 예를 들면, 채널층에 In-Ga-Zn-0로 구성되는 n형 산화물 반도체를 사용하고, 소스 및 드레인 전극으로서 ITO를 사용한 박막트랜지스터(TFT)가 WO2005-088726 Al에 기재되어 있고, 이 TFT에서는 In-Ga-Zn-0성막 분위기중의 산소분압을 제어함으로써, 캐리어 농도가 제어되고, 높은 캐리어 이동도가 얻어진다.
추가로, 일본특허출원 공개번호 2006-165529호 및 2006-165532호에는, 상기 산화물 반도체막을 활성층으로서 사용한 반도체 디바이스에 있어서, 산화 분위기에서 그 활성층을 어닐링하는 기술이 개시되어 있다.
그렇지만, 상기 특허문헌들에 개시되어 있는 산화물 반도체막은, 예를 들면 상기 WO2005-088726 Al에 나타낸 것처럼, TFT활성층으로서 사용 가능한 In-Ga-Zn-0막을 얻을 수 있는 산소 분압(최적산소분압)의 범위는 좁다. 또한, 이 최적산소분압의 값이, 성막 조건에 따라 변화된다고 하는 문제점이 있었다. 또한, 본 발명자들이 산소를 도입한 분위기중에서 스퍼터링법에 의해 In-Ga-Zn-0막을 성막할 때, 형성된 In-Ga-Zn-0막의 전기 특성이, 타겟으로부터의 거리에 따라서도 변하는 것을 찾았다. 이것은 타겟으로부터의 거리에 의존하여, 기상중에 존재하는 산소분자의 해리도가 크게 변화되어버리기 때문이라고 생각된다.
추가로, 성막 분위기중에 산소를 도입해서 In-Ga-Zn-0막을 제작하고, 이것을 채널층이라고 하는 TFT는, 원래 In-Ga-Zn-0막이 가지는 물성으로부터 예측되는 것 같은 트랜지스터 특성을 얻는 것이 어렵다. 구체적으로는, 서브쓰레시홀드 영역의 서브쓰레시홀드 특성과 전계 효과 이동도 등의, TFT특성을 더욱 향상시킬 필요가 있다.
또한, 게이트 전극에 전압 12V, 소스 및 드레인 전극에 전압 12V의 D C스트레스를 400초 인가할 때, TFT의 온 특성의 저하, 및 임계값 전압의 변동 등의 특성의 변화가 생겨, DC 스트레스에 대하여 영향을 받는다. TFT 특성 저하의 주된 원인 은, 성막 분위기중에 산소가 도입된 것에 의해 생성된 산소 이온이 반도체막에 데미지를 주는 것에 의한 것이라고 생각된다. 구체적으로는, 스퍼터링법을 사용하여 성막하는 경우, 분위기중에 산소를 도입하면, 타겟 표면에서 생성된 산소 부이온의 양이 증가하고, 그에 따라, 기판에 입사하는 고에너지 산소 부이온의 양이 증가하여, 막질의 열화가 생겨버리는 것을 생각할 수 있다.
또한, 본 발명자들은,In-Ga-Zn-0계의 아모르포스 산화물 박막을 채널층으로서 사용한 박막트랜지스터(TFT)를 제작해 검토한 결과, 해당 TFT는 분위기에 대하여 민감해서, 동작시와 보관시의 분위기에 의해 TFT의 특성이 변화되는 것을 찾아냈다.
제작한 소자를 진공 쳄버내에 설치하고, 쳄버를 진공으로 하면서 전기전도도를 측정한 바, 압력저하와 함께 측정치가 서서히 감소한다고 하는 현상이 보였다. 일반적인 분위기하에서 측정된 경우에, 전기전도도의 측정치는 안정한 것으로 보였다.
분위기에 의한 전기전도의 변화는 예를 들면, ZnO, 산화인듐 주석 (ITO)등에서도 보여지고; 분위기중의 물과 다른 가스 분자의 도전성 산화물에 및 이 도전성 산화물로부터 흡착 및 탈리에 의한 것이라고 생각되고 있다. 분위기 변화에 의한 전기전도도 변화가 생기는 것에 의해 TFT동작이 불안정해져, 소자로서의 신뢰성을 얻을 수 없다고 하는 문제가 생겼었다.
또한, 본 발명자들은, In-Ga-Zn-0계의 아모르포스 산화물 박막 위에 산화물 절연체를 스퍼터링법에 의해 형성할 경우, 산소를 포함하지 않는 분위기에서 성막 을 행하면 산화물 반도체의 전기 특성이 크게 변화되어버려 양호한 TFT특성을 얻을 수 없는 문제를 찾아냈다.
본 발명은 상기 문제를 해결하는 것이며, 그 목적은, 프로세스 마진이 넓고, 특성이 뛰어나며, 또한 신뢰성이 높은 산화물 박막트랜지스터의 제조 방법을 제공하는 데에 있다.
또한, 본 발명의 다른 목적은, 분위기 변화에 의한 TFT특성 불안정성을 해결하여서 신뢰성이 높은 박막트랜지스터의 제조 방법을 제공하는 데에 있다.
또한, 본 발명의 또 다른 목적은, In-Ga-Zn-0계의 아모르포스 산화물 박막 위에 산화물 절연체를 형성할 경우에, 산화물 반도체의 전기 특성을 변화시키지 않는 박막트랜지스터의 제조 방법을 제공하는 데에 있다.
(발명의 개시)
본 발명은 상기 과제를 해결하는데 있고, 본 발명의 요지는, In과 Zn 중 적어도 한쪽의 원소를 포함한 아모르포스 산화물 반도체막으로 이루어진 활성층을 구비한 박막트랜지스터의 제조 방법으로서,
도입 산소분압이 1×10-3Pa이하의 분위기중에서 상기 산화막을 형성하는 제1의 공정과,
산화 분위기중에서 상기 산화막을 열처리하는 제2의 공정으로 이루어진, 상기 활성층을 형성하는 공정을 포함하는 제조 방법이다.
또한, 본 발명의 일 국면은, In 및 Zn 중 적어도 한쪽의 원소를 포함하는 아모르포스 산화물 반도체막으로 이루어진 활성층을 구비한 박막트랜지스터의 제조 방법으로서,
제1의 저항율을 갖는 상기 산화막을 형성하는 제1의 공정과,
산화 분위기중에서 열처리에 의해, 상기 산화막의 저항율을 제2의 저항율로 변화시키는 제2의 공정을 포함하고,
상기 제2의 저항율이, 상기 제1의 저항율보다도 높은, 박막트랜지스터의 제조 방법이다.
또한, 본 발명의 다른 국면은, In 및 Zn 중 적어도 한쪽의 원소를 포함하는 아모르포스 산화물 반도체막으로 이루어진 활성층을 구비한 박막트랜지스터의 제조 방법으로서,
제1의 활성화 에너지를 갖는 상기 산화막을 형성하는 제1의 공정과,
산화 분위기중에서 열처리에 의해, 상기 산화막의 활성화 에너지를 제2의 활성화 에너지로 변화시키는 제2의 공정을 포함하고,
상기 제2의 활성화 에너지가, 상기 제1의 활성화 에너지보다도 높은, 박막트랜지스터의 제조 방법이다.
아울러, 본 발명의 또 다른 국면은, In 및 Zn 중 적어도 한쪽의 원소를 포함하는 아모르포스 산화물 반도체막으로 이루어진 활성층을 구비한 박막트랜지스터의 제조 방법으로서,
상기 활성층을 형성하는 제1의 공정과,
산화 분위기중에서 열처리를 행하는 제2의 공정과,
상기 활성층 위에 산화물 절연체층을 형성하는 제3의 공정을 포함하는 박막트랜지스터의 제조 방법이다.
도 1은 본 발명의 박막트랜지스터의 일 실시 예를 나타낸 도면(단면도)이다.
도 2는 실시 예1에서 제조된 박막트랜지스터의 전달 특성을 나타낸 그래프이다.
도 3a는 DC바이어스 스트레스 인가 전후에, 실시 예1에서 작성된 박막트랜지스터의 전달 특성을 나타낸 그래프이다.
도 3b는 DC바이어스 스트레스 인가 전후에, 비교 예1에서 작성된 박막트랜지스터의 전달 특성을 나타낸 그래프이다.
도 4는 실시 예6에서 작성된 박막트랜지스터의 전달 특성을 나타낸 그래프이다.
도 5a는 DC바이어스 스트레스 인가 전후에, 실시 예6에서 작성된 박막트랜지스터의 전달 특성을 나타낸 그래프이다.
도 5b는 DC바이어스 스트레스 인가 전후에, 비교 예5에서 작성된 박막트랜지스터의 전달 특성을 나타낸 그래프이다.
도 6은 본 발명의 박막트랜지스터의 제조 방법에서 채널층을 형성하는 공정을 나타낸 도면이다.
도 7은 역스태거형 TFT의 단면도이다.
도 8은 In-Ga-Zn-O계 아모르포스 산화물 막형성시 전자 캐리어 농도와 산소 분압간의 관계를 나타낸 그래프이다.
도 9는 본 발명에서 실시한 열처리를 행한 TFT와 행하지 않은 TFT의 전달 특성을 나타낸 그래프이다.
도 10은 보호층의 형성 전후에, 본 발명에서 실시한 열처리를 행한 TFT의 전달 특성을 나타낸 그래프이다.
도 11은 보호층의 형성 전후에, 본 발명에서 실시한 열처리를 행하지 않은 TFT의 전달 특성을 나타낸 그래프이다.
도 12는 본 발명에서 실시한 보호층을 형성하지 않고 작성한 TFT의 대기와 진공에서의 전달 특성을 나타낸 그래프이다.
도 13은 본 발명에서 실시한 보호층을 산소 함유 분위기에서 형성한 TFT와, 본 발명에서 실시한 Ar 분위기에서 형성한 보호층을 갖는 TFT의 전달 특성을 나타낸 그래프이다.
도 14는 스태거형 TFT의 단면도이다.
(발명을 실시하기 위한 최선의 형태)
이후, 도면을 참조하면서 본 발명의 실시예들에 관하여 설명한다.
도 1은 본 실시예에서 제작한 TFT소자 구조의 모식도를 나타낸다. 이 TFT소자는, 기판(10) 위에 채널층(11)을 설치하고, 해당 채널층(11) 위에 소스 전 극(12), 드레인 전극(13), 게이트 절연막(14), 게이트 전극(15)을 설치함으로써 구성된다.
본 발명에 적용할 수 있는 반도체소자의 구성은, 이러한 스태거형 (톱 게이트형)구조의 TFT에 한정되지 않고; 예를 들면 게이트 전극 위에 게이트 절연막과 반도체 채널층을 순차적으로 설치한 역스태거형(보텀 게이트형) 구조의 TFT이어도 좋다.
본 발명자들의 지견에 의하면, In 및 Zn 중 적어도 한쪽의 원소를 포함하는 산화막 반도체층을 활성층(채널층이라고도 한다)으로서 사용한 박막트랜지스터에 있어서는, 그 트랜지스터의 조성에도 의존하지만, 이하의 특성을 충족시키는 것이 바람직하다. 구체적으로, 전기저항율(제2의 저항율)이 약 1Ωcm이상 10kΩcm(1×104Ωcm)이하, 혹은 실온에서의 활성화 에너지(제2의 활성화 에너지)가 약 50meV이상 400meV이하의 반절연성의 산화막을 적용하면, 양호한 TFT특성을 얻을 수 있다. 여기에서, 활성화 에너지란, 전기전도율의 아레뉴스(Arrhenius) 플로트로부터 얻어진 산화물 반도체막의 활성화 에너지다. 예를 들면, 전기저항율이 1Ωcm이하이거나, 활성화 에너지가 50meV이하일 경우, 노멀리(normally) 오프 트랜지스터를 구성할 수 없고, 또한 온-오프비를 크게 할 수 없고, 극단적일 경우에는, 게이트 전압의 인가에 의해서도, 소스 및 드레인 전극간의 전류가 온 또는 오프되지 않아, 트랜지스터 동작을 억제할 수 없다. 한편, 전기저항율이 10kΩcm이상이거나, 활성화 에너지가 400meV이상인 경우, 온 전류를 크게 할 수 없게 되고, 극단적일 경우에는, 게이트 전압의 인가에 의해서도, 소스 및 드레인 전극간의 전류가 온 또는 오프하지 않아, 트랜지스터 동작을 억제할 수 없는 경우도 있다.
산화물의 전기저항율과 캐리어 농도는 성막시의 도입 산소분압에 의해 제어될 수 있다. 이것이 의미하는 것은, 산소분압을 제어함으로써 주로 박막중의 산소결손량을 제어하고, 이에 따라 전자 캐리어 농도를 제어한다. 도 8은, In-Ga-Zn-0계 산화물박막을 스퍼터링법으로 성막했을 때, 캐리어 농도의 산소 분압 의존성의 일례를 도시한 그래프이다. 그러나, 본 발명의 금속 산화막은, 도 6에 나타나 있는 바와 같이, 우선, TFT활성층으로서 저저항이 되는 조건에서 막을 형성하고(제1의 공정), 그 후에 이렇게 얻어진 막에 대하여, 산화 분위기중에서의 열처리를 행함으로써, 저항율의 제어가 행해진다(제2의 공정).
이하, 본 발명에 있어서의 채널층의 형성 방법에 대해서 상세하게 설명한다.
우선, 유리 등의 기판(10)을 준비하고, 스퍼터링법, 펄스레이저 증착법, 원자층 증착법 및 전자빔 증착법의 기상법, 또는 그러한 조합 등에 의해 금속 산화막을 성막한다. 이러한 성막에서(제1의 공정), 금속 산화막의 전기저항율이, TFT채널층으로서 양호한 특성을 나타내는데 필요한 저항율보다도 낮아지는 조건으로 성막한다. 기본적으로, 상기 금속 산화막은, 그 조건이 사용되는 금속 산화막의 조성과 성막 장치에 의존하지만, 도입 산소분압을 1×10-3 Pa이하의 범위내에 설정함에 의해 실현된다. 특히, 도입 산소분압이 O Pa일 때, 이러한 금속 산화막은 용이하게 실현될 수 있다. 따라서, 본 발명의 도입 산소분압은 이상적으로는 OPa이며, 하한 은 없다.
여기에서 도입 산소분압이란, 유량제어장치에 의해 성막 장치내에 의도적으로 도입된 산소의 분압을 가리키고, 성막 장치 내벽등으로부터 불가피하게 방출되는 산소, 성막 장치의 리크 때문에 외부에서 진입하는 산소, 또는 타겟으로부터 방출되는 산소등의 소위 콘태미네이션으로 인한 산소는 포함하지 않는다. 물론, 잔류 산소 가스압이 상기 도입 산소분압의 상한을 초과해버리는 조건하에서는, 본 발명의 이로운 효과를 얻는 것이 어렵게 되어버리기 때문에, 본 발명에서 사용하는 성막 장치의 배압은 1×10-3 Pa이하인 것이 바람직하다. 이때, 상기 유량제어장치로서, 예를 들면, 매스 플로우 콘트롤러가 사용될 수 있다.
이 때, 금속 산화막의 저항율(제1 저항율)이 1Ωcm이하, 혹은 실온부근에서의 활성화 에너지(제1 활성화 에너지)가 50meV이하가 되는 조건으로 성막하는 것이, TFT소자의 성능 및 안정성이라고 하는 관점에서 바람직하다. 이때, 상기 성막 후의 금속 산화막의 저항율의 하한으로서는, 산화막의 조성과 성막 조건에 의존하지만, 예를 들면, 1×10-4Ωcm이상이며, 또 활성화 에너지의 하한으로서는, 예를 들면 O meV다. 따라서, 본 발명의 제1 저항율은 1×10-4Ωcm이상 1Ωcm이하이고, 본 발명의 제1의 활성화 에너지는 O meV이상 50meV이하인 것이 바람직하다.
그 후, 이와 같이 제작된 금속 산화막에 대하여, 산화 분위기중에서 열처리를 행하고(제2의 공정), 채널층을 형성한다. 이 경우에, 금속 산화막이 TFT채널층으로서 양호한 특성을 나타내는 것을 가능하게 하는 상기 저항율을 갖도록 열처리 조건을 설정한다. 효과적으로 저항율을 제어하기 위해서는, 산소, 오존, 수증기 또는 질소산화물의 구성 원소로서 산소를 포함하는 분위기중의 온도 범위를 250℃이상 450℃이하, 바람직하게는 250℃이상 350℃이하로 열처리를 행하는 것이 좋다. 또한, 오존 조사와 산소 반경방향 조사를 사용하는 것도 효과적이고, 이 경우 열처리 온도는 150℃까지 하강시킬 수 있다. 이 경우에, 오존중 자외선조사를 행하는 것도 바람직한 형태다.
상기 방법에 따라 채널층을 형성했을 경우, 금속 산화물 반도체막 성막 후의 열처리에 의해 전기저항율이 결정되기 때문에, 성막 분위기중의 산소분압을 정밀하게 제어할 필요가 없다. 또한, 상기 금속 산화막은, 저저항율이 되는 조건, 즉, 성막 분위기중의 산소 라디칼과 고에너지 산소 부이온의 양이 적은 성막 분위기에서 형성된다. 이에 따라서, 제작된 막의 전기 특성이 타겟으로부터의 거리의 함수로서 크게 변해되지 않아, 프로세스 마진을 확대할 수 있다. 특히, 스퍼터링법에 의해 금속 산화막을 형성했을 경우에, 상기 효과가 현저해지고; 이것은 기상에 있어서의 분자성 가스의 해리도가 다른 기상법과 비교해서 높기 때문에 생각된다.
다음에, 본 발명의 산화물 절연체 보호층을 형성하는(제3의 공정) 제조 방법에 대해서 이하에 설명한다.
도 7에 나타내는 역스태거형(보텀 게이트형) TFT를 참조하여 제3의 공정을 설명한다. 이때, TFT의 구조로서는 스태거형(톱 게이트형) TFT를 사용해도 된다.
역스태거형 TFT의 경우, 산화물 절연체로 이루어진 게이트 절연층은 채널층 밑에 형성되기 때문에, 산소함유 분위기에서 스퍼터링법에 의해 형성할 필요는 없 다. 그러나, 산화물 절연체 보호층은 채널층 위에 형성하기 때문에, 산소함유 분위기에서 스퍼터링법에 의해 형성해야 한다.
또한, 스태거형 TFT의 경우, 산화물 절연체로 이루어진 게이트 절연층은 채널층 위에 형성하기 때문에, 산소함유 분위기에 스퍼터링법에 의해 형성해야 한다.
도 7은, 기판(10), 게이트 전극(11), 게이트 절연층(12), 채널층(13), 소스 전극(14), 드레인 전극(15) 및 보호층(16)을 개략적으로 나타낸 단면도이다.
(게이트 절연층)
본 발명에 있어서, 게이트 절연층에는 SiO2을 사용하는 것이 바람직하다. 또는, SiO2, Y203, Al203, HfO2 및 TiO2 중 적어도 1종을 포함하는 재료를 게이트 절연층에 사용하는 것도 바람직하다; 이들 산화물을 적층한 막 중 어떠한 막을 사용해도 된다.
게이트 절연층(12)의 성막법으로서는, 스퍼터링법, 펄스레이저 증착법 및 전자빔 증착법등의 기상법을 사용하는 것이 좋다. 그러나, 성막법은 이것들의 방법에 한정되는 것이 아니다.
(전극)
소스 전극, 드레인 전극 및 게이트 전극의 재료는, 양호한 전기전도성과 채널층에의 전기적 접속을 가능하게 하는 것이면, 특별히 제약되지 않는다. 예를 들면, In2033:Sn과 ZnO으로 각각 이루어진 투명 도전막과, Au, Pt, Al 및 Ni의 금속막을 사용할 수 있다. 또한, 채널층 혹은 절연층과 전극과의 사이에, 밀착성 향상을 위한 Ti, Ni, Cr등으로 이루어진 층이 있어도 된다.
(기판)
기판으로서는, 채널층의 열처리조건 등에 따라, 유리 기판, 금속기판, 플라스틱 기판, 플라스틱 필름 등을 사용할 수 있다.
(활성층(채널층))
활성층(채널층)은 In, Ga 및 Zn 중 적어도 1개를 함유하는 아모르포스 산화물로 제조된다.
활성층(채널층)의 성막법으로서는, 스퍼터링법, 펄스레이저 증착법 및 전자빔 증착법등의 기상법을 사용하는 것이 좋다. 그러나, 성막법은 이것들의 방법에 한정되는 것이 아니다.
활성층(채널층)의 성막 온도는 산화물 절연체층으로 이루어진 보호층을 형성하기 전에 행하는 열처리 온도 이하로 한다.
열처리 온도는 유리전이온도 이하인 것이 바람직하고, 본 발명에서는 150℃이상 450℃이하인 것이 바람직하다. 이 열처리는, 200℃이상 350℃이하로 행하는 편이 낫다.
열처리는 활성층(채널층) 위에 형성하는 소스 전극 및 드레인 전극을 형성하기 전 또는 형성한 후에 행해도 된다.
(보호층)
보호층으로서는, 적어도 1종의 금속 원소를 포함하는 금속 산화막을 사용한다. 금속 산화물 중에서, 이하에 열거된 적어도 1종을 포함하는 금속 산화막을 보 호층으로 사용하는 것이 바람직하다:
SiO2, A1203, Ga203, In203, MgO, CaO, SrO, BaO, ZnO, Nb205, Ta205, TiO2, ZrO2, HfO2, CeO2, Li20, Na20, K20, Rb20, Sc203, Y203, La203, Nd203, Sm203, Gd203, Dy203, Er203 및 Yb203.
이와는 달리, 이들 금속 산화물과 아울러, 실리콘 산질화물(SiOxNy)을 사용해도 된다.
상기 금속산화물 또는 SiOxNy를 보호층으로서 TFT 위에 형성하는 방법으로서는, CVD법, 스퍼터링법등을 사용할 수 있다. 스퍼터링법으로 보호층을 형성할 경우에는, 스퍼터링 동안에는 산소함유 분위기에서 성막을 행한다. 이것은, 예를 들면 A r가스 분위기에서 보호층을 형성한 소자가 보호층을 성막하기 전과 비교하여 TFT특성이 열화되기 때문이다. TFT 특성의 열화의 원인은, 보호층을 형성하는 동안 활성층(채널층)의 계면으로부터 산소가 빠지는 것에 의해 캐리어가 생성되어, 활성층(채널층)의 저항이 낮아지는 것이 생각된다. 그 때문에, 보호층을 스퍼터링하는 동안은 산소함유 분위기에서 성막해야 한다. 산소 함유량은 총 스퍼터링 가스중의 10% 내지 80%인 것이 바람직하고, 더 바람직하게는 30％이상 60％이하이다.
(TFT특성)
도 2는 본 발명의 TFT의 전형적인 전달 특성(Vg-Id특성)을 나타낸다. 소스와 드레인 전극간에 6V의 전압Vd를 인가했을 때, 게이트 전압Vg을 -5V∼12V의 사이에 서 소인함으로써, 소스와 드레인 전극간의 전류Id를 제어할 수 있다(온 및 오프할 수 있다). 금속 산화막 성막시의 도입 산소량으로 저항율을 제어하는 종래의 방법으로 제작된 TFT와 비교하여, 온 전류가 높고, 그 얻어진 전계 효과 이동도가 높다. 종래의 방법에서 제작된 TFT와 비교하여, S 값이 5 내지 10배수 감소되고, 서브쓰레시홀드 영역의 서브쓰레시홀드 특성이 크게 개선되고 있다.
다음에, 본 발명의 TFT에 대하여, DC 바이어스 스트레스 시험을 행했다. 도 3a 및 3b는, Vg=12V, Vd=12V의 DC스트레스를 400초 인가한 전후에 있어서의, 본 발명의 전형적인 TFT 전달 특성의 변화를 나타낸다. 종래의 TFT에서는, DC스트레스에 의해 온 전류가 저하하거나, 임계전압이 수V 변동하거나 하는 등, 현저한 특성의 열화가 생겼지만, 본 발명의 TFT에서는 임계전압의 변동이 대단히 작고, DC스트레스에 대하여 영향을 받기 어려운 것을 안다.
이것은, 채널층으로서 사용하는 금속 산화막이 저저항이 되는 조건에서 성막하고, 플라즈마 데미지가 적은 채널층 형성이 실현되고 있기 때문이라고 생각된다.
특히, 입계산란이 없고, 계면특성이 뛰어나기 때문에 높은 캐리어 이동도를 갖는 아모르포스 산화물을 채널층에 사용한 TFT에 본 발명을 적용하면, 전계 효과 이동도가 크고, 특성이 우수한 TFT를 실현할 수 있다. 이 경우에, Ga와 Sn 중 적어도 1종의 원소를 산화막에 포함하는 것에 의해, 아모르포스 상이 안정화된다. 추가로, 아모르포스 상 안정화라고 하는 관점에서는, 열처리시의 산화 분위기중의 온도를 450℃이하로 하는 것이 바람직하다고 말할 수가 있다.
여기에서, 아모르포스란, 측정 대상 박막에, 입사각도 약 0.5도의 저입사각 에 의한 X선 회절을 행했을 경우에 명료한 회절 피크가 검출되지 않는(즉, 할로(halo) 패턴이 관측되는) 것으로 확인될 수 있다. 이때, 본 발명은, 상기한 재료를 박막트랜지스터의 채널층에 사용할 경우에, 해당 채널층이 미결정 상태의 구성 재료를 포함하는 경우를 배제하지 않는다.
추가로, 본 발명자들의 지견에 의하면, In 및 Zn을 포함하게 구성되어, In/(In+Zn)의 원자 조성비가 30원자％이상 45원자％이하가 되는 아모르포스 산화물을 사용하는 것도 바람직한 실시예다. 특히, TFT가 이러한 채널층을 갖는 경우에, 이동도가 크고, DC 스트레스에 대한 영향이 거의 없는 TFT를 실현할 수 있다.
(실시 예)
이하, 실시 예들을 참조하여 본 발명을 더 상세하게 설명한다.
(실시 예1)
본 발명의 TFT소자의 일 실시예를 도 1을 사용하여 설명한다.
우선, 유리 기판(10)에, 채널층(11)으로서, In-Ga-Zn-0막을 형성했다.
본 실시예에서는, 아르곤 분위기중에서의 스퍼터링 성막 및 대기중에서의 열처리를 함으로써, In-Ga-Zn-0막을 형성했다.
타겟(재료원)으로서는, 2인치 사이즈의 InGaZnO4 조성을 갖는 소결체를 사용하고, 투입 RF파워는 100W이었다. 타겟과 기판간의 거리는 약 9cm이다. In-Ga-Zn-0막은, 3.5×10-1Pa의 아르곤 분위기중에서 형성되어, 도입 산소분압은 O Pa로 했다. 성막시의 기판 온도는 25℃이다.
다음에, 스퍼터링법에 의해 제작된 In-Ga-Zn-0막을 300℃의 대기 분위기중에서 1시간 열처리를 행했다. 이 얻어진 막에 대하여, 4 탐침 측정을 행한 바, 상기 열처리전의 In-Ga-Zn-0막의 저항율 및 활성화 에너지가 각각 약 0.03Ωcm 및 OmeV이었던 것에 대해, 열처리 후의 값은 각각 약 500Ωcm 및 200meV이었다. 추가로, 300℃의 열처리 후, 막면에 대해 낮은 입사각 X선 회절(박막법, 입사각: 0.5도)을 행한 바, 어떠한 명료한 회절 피크도 검출되지 않아서, 상기 제작된 In-Ga-Zn-0막은 아모르포스 막인 것이 확인되었다. 또한, 분광 엘립소메트릭 측정을 행하고, 패턴의 해석을 행한 결과, 박막의 평균 자승 거칠기(Rrms)는 약 0.5nm이며, 막두께는 약 50nm인 것을 알았다. X선 형광(XRF)분석의 결과, 박막의 금속 조성비는 In:Ga:Zn=1.1:1.1:0.9이었다.
다음에, 전자빔 가열증착법을 사용하여, 채널층에 가까운 측으로부터, 약 5nm의 두께를 갖는 Ti층과, 약 40nm의 막두께를 갖는 Au층을 순차로 적층한 후, 포토리소그래피법과 리프트 오프법을 사용하여 소스 전극(12)과 드레인 전극(13)을 형성했다. 다음에, 게이트 절연막(14)으로서 사용하는 SiO2막을 전자빔증착법에 의해 약 90nm성막한 후, 그 게이트 절연막(14) 위에 Ti층과 Au층을 순차로 적층하고, 포토리소그래피법과 리프트 오프법에 의해 게이트 전극(15)을 형성했다. 채널길이는 50㎛이고, 채널 폭은 200㎛이었다.
(비교 예1)
채널층을 제외하고는 상기 실시 예1과 같은 구성을 사용하였다. In-Ga-Zn-0 막은, 3.5×10-1Pa의 아르곤 산소 혼합 가스 분위기중에서 스퍼터링법에 의해 성막되고, 이 때의 도입 산소분압은 5×10-3Pa이다. 타겟으로서는, 2인치 사이즈의 InGaZnO4조성을 갖는 소결체를 사용하였다. In-Ga-Zn-0막두께는 약 50nm, 성막시의 기판온도는 25℃이다. 본 비교 예1에서는, 아르곤 산소 혼합 가스 분위기중에서의 스퍼터링 성막만으로 In-Ga-Zn-0막을 형성하고, 성막 후 300℃ 대기 분위기중에 있어서의 열처리는 행하지 않았다. 이렇게 얻어진 막에 대하여, 4 탐침 측정을 행한 바, In-Ga-Zn-0막의 저항율은 약 700Ωcm이었다. 또한, X선 회절에 의해, 상기 제작한 In-Ga-Zn-0막은 아모르포스 막인 것이 확인되었다. 형광 X선(XRF)분석의 결과, 박막의 금속 조성비는 In:Ga:Zn=1.1:1.1:0.9이었다.
(비교 예2)
채널층을 제외하고는 상기 실시 예1과 같은 구성을 사용하였다. In-Ga-Zn-0막은, 3.5×10-1Pa의 아르곤 산소 혼합 가스 분위기중에서 스퍼터링법에 의해 성막되고, 이 때의 도입 산소분압은 5×10-3Pa다. 타겟으로서는, 2인치 사이즈의 InGaZnO4조성을 갖는 소결체를 사용하였다. In-Ga-Zn-0막두께는 약 50nm, 성막시의 기판온도는 25℃이다. 본 비교 예2에서는, 아르곤 산소 혼합 가스 분위기중에서의 스퍼터링 성막에 의해 In-Ga-Zn-0막을 성막한 후, 300℃ 대기 분위기중에 있어서의 열처리를 행하였다. 이렇게 얻어진 막에 대하여, 4 탐침 측정을 행한 바, In-Ga-Zn-0막의 저항율은 약 500Ωcm이었다. 또한, X선 회절에 의해, 상기 제작한 In-Ga- Zn-0막은 아모르포스 막인 것이 확인되었다. 형광X선(XRF)분석의 결과, 박막의 금속 조성비는 In:Ga:Zn=1.1:1.1:0.9이었다.
(TFT소자의 특성평가)
도 2는, 본 실시예에서 제작한 TFT소자를 실온하에서 측정했을 때의, Vd=6V에 있어서의 Id-Vg특성(전달 특성)을 나타낸 그래프이다. 비교 예1과 비교하여, 온 전류가 커서, Vg=10V에서, Id=1×10-4A정도의 전류가 흘렀다. 또한, 출력특성으로부터 전계 효과 이동도를 산출한 바, 포화 영역에 있어서 약 7.8cm2/Vs의 전계 효과 이동도를 얻을 수 있고, 비교 예1과 비교하여, 약 20％ 높은 값을 얻었다. 또한, S값이 약 0.28V/decade이고, 비교 예1과 비교하여, 서브쓰레시홀드 영역의 서브쓰레시홀드 특성이 크게 개선되었다. 또 서브쓰레시홀드 영역의 서브쓰레시홀드 특성은 비교 예2와 비교해도 크게 개선되어, 그 S값은 비교 예2와 비교하여, 약 1/2의 값을 보이고 있었다. 추가로, 트랜지스터의 온-오프비도, 109를 초과하는 높은 값을 보이고 있는 것을 알았다.
다음에, 본 실시예에서 제작한 TFT에 대하여, DC 바이어스 스트레스 시험을 행했다. 도 3a 및 3b는, Vg=12V, Vd=12V의 DC스트레스를 400초 인가한 전후에 있어서의, TFT전달 특성의 변화를 나타낸다. 도 3a 및 3b는 본 실시예와 비교 예1에서 각각 제작된 TFT에서의 DC바이어스 스트레스 시험 결과를 나타낸 것이다. 비교 예1의 TFT에서는, DC스트레스에 의해 온 전류가 저하하고 임계전압이 수V 변동하는, 현저한 특성의 열화가 생겼다. 또한, 비교 예2의 TFT는, 비교 예1에 비교하면 특성 의 열화가 보다 작지만, 1V정도의 임계전압의 쉬프트가 관측되었다. 한편, 본 실시예의 TFT에서는 임계전압의 변동도 0.3V정도만큼 대단히 작아, DC스트레스에 대하여 영향을 받기 어려운 것을 알았다.
(실시 예2)
본 발명에 있어서의 TFT소자의 일 실시예를 도 1을 참조하여 설명한다.
우선, 유리 기판(10)에, 채널층(11)으로서, In-Ga-Zn-0막을 형성했다.
본 실시예에서는, 아르곤 분위기중에서의 스퍼터링법 및 산소분위기중에서의 열처리를 함으로써, In-Ga-Zn-0막을 형성했다.
타겟(재료원)으로서는, 2인치 사이즈의 InGaZnO4조성을 갖는 소결체를 사용하고, 투입 RF파워는 100W로 하였다. 타겟과 기판간의 거리는 약 9cm이다. In-Ga-Zn-0막은, 3.5×10-1Pa의 아르곤 분위기중에서 성막되고, 도입 산소분압은 O Pa로 했다. 성막시의 기판온도는 25℃이었다.
다음에, 스퍼터링법에 의해 제작된 In-Ga-Zn-0막을 280℃의 산소분위기중에서 30분동안 열처리를 행했다. 이렇게 하여 얻어진 막에 대하여, 4 탐침 측정을 행한 바, 상기 열처리전에 있어서의 In-Ga-Zn-0막의 저항율 및 활성화 에너지가 각각 약 0.03Ωcm 및 OmeV이었던 것에 대해, 열처리 후의 대응한 값은 각각 약 720Ωcm 및 210meV이었다.
추가로, 280℃의 열처리 후에 막면에 대해, 저입사각 X선 회절(박막법, 입사각: 0.5도)을 행한 바, 어떠한 명료한 회절 피크도 검출되지 않아서, 상기 제작한 In-Ga-Zn-0막은 아모르포스 막인 것이 확인되었다. 또한, 분광 엘립소메트릭 측정을 행하고, 패턴의 해석을 행한 결과, 박막의 평균 자승 거칠기(Rrms)는 약 0.5nm이며, 막두께는 약 50nm인 것을 알았다. 형광X선(XRF)분석의 결과, 박막의 금속 조성비는 In:Ga:Zn=1.1:1.1:0.9이었다.
다음에, 전자빔 가열증착법을 사용하여, 채널층에 가까운 측으로부터, 약 5nm의 막두께를 갖는 Ti층과, 약 40nm의 막두께를 갖는 Au층을 순차로 적층하고, 포토리소그래피법과 리프트 오프법에 의해, 소스 전극(12) 및 드레인 전극(13)을 형성했다. 다음에, 게이트 절연막(14)으로서 사용하는 SiO2막을 전자빔증착법에 의해 약 90nm성막한 후, 그 게이트 절연막(14) 위에 Ti층과 Au층을 순차로 적층하고, 포토리소그래피법과 리프트 오프법에 의해 게이트 전극(15)을 형성했다. 채널길이는 50㎛이고, 채널 폭은 200㎛이었다.
(TFT소자의 특성평가)
실온에서 TFT소자의 특성을 평가하였다. 이에 따라서, 본 실시예에서 제작한 TFT에서는 비교 예1과 비교하여, 온 전류가 커서, Vg=10V일 때, Id=1×10-4A정도의 전류가 흘렀다. 또한, 출력특성으로부터 전계 효과 이동도를 산출한 바, 포화 영역에 있어서 약 7.8cm2/Vs의 전계 효과 이동도를 얻었고, 비교 예1과 비교하여, 약 20％ 높은 값을 얻었다. 또한, S값이 약 0.23V/decade이고, 비교 예1과 비교하여, 서브쓰레시홀드 영역의 서브쓰레시홀드 특성이 크게 개선되었다. 추가로, 트랜지스터 의 온-오프비도, 109를초과하는 높은 값을 보이고 있는 것을 알았다.
다음에, 본 실시예에서 제작한 TFT에 대하여, DC 바이어스 스트레스 시험을 행했다. 비교 예1의 TFT에서는, DC스트레스에 의해 온 전류가 저하하고, 임계전압이 수V 변동하는, 현저한 특성의 열화가 생겼다. 한편, 본 실시예의 TFT에서는 임계전압의 변동도 0.2V정도만큼 대단히 작아, DC스트레스에 대하여 영향을 받기 어려운 것을 알았다.
(실시 예3)
본 발명에 있어서의 TFT소자의 일 실시예를 도 1을 참조하여 설명한다.
우선, 유리 기판(10)에, 채널층(11)으로서, In-Ga-Zn-0막을 형성했다.
본 실시예에서는, 아르곤 산소 혼합 가스 분위기중에서의 스퍼터링 및 대기중에서의 열처리를 함으로써, In-Ga-Zn-0막을 형성했다.
타겟으로서는, 2인치 사이즈의 InGaZnO4조성을 갖는 소결체를 사용하고, 투입 RF파워는 100W로 하였다. 타겟과 기판간의 거리는 약 9cm이다. In-Ga-Zn-0막은, 3.5×10-1Pa의 아르곤 산소 혼합 가스 분위기중에서 성막되고, 도입 산소분압은 8×10-4Pa로 했다. 성막시의 기판온도는 25℃이었다.
다음에, 스퍼터링법에 의해 제작된 In-Ga-Zn-0막을 250℃의 대기 분위기중에서 20분동안 열처리를 행했다. 이렇게 얻어진 막에 대하여, 4 탐침 측정을 행한 바, 상기 열처리전에 있어서의 In-Ga-Zn-0막의 저항율 및 활성화 에너지가 각각 약 0.1Ωcm 및 5meV이었던 것에 대해, 열처리 후의 값은 각각 약 600Ωcm 및 206meV이었다.
또한, 250℃의 열처리 후에, 막면에 대해 저입사각 X선회절(박막법, 입사각: 0.5도)을 행한 바, 어떠한 명료한 회절 피크도 검출되지 않아, 상기 제작한 In-Ga-Zn-0막은 아모르포스 막인 것이 확인되었다. 또한, 분광엘립소메트릭측정을 행하고, 패턴의 해석을 행한 결과, 박막의 평균 자승 거칠기(Rrms)는 약 0.5nm이며, 막두께는 약 50nm인 것을 알았다. 형광X선 (XRF)분석의 결과, 박막의 금속 조성비는 In:Ga:Zn=1.1:1.1:0.9이었다.
다음에, 전자빔 가열증착법을 사용하여, 채널층에 가까운 측으로부터, 약 5nm의 막두께를 갖는 Ti층과, 약 40nm의 막두께를 갖는 Au층을 순차로 적층하고, 포토리소그래피법과 리프트 오프법에 의해, 소스 전극(12) 및 드레인 전극(13)을 형성했다. 다음에, 게이트 절연막(14)으로서 사용하는 SiO2막을 전자빔증착법에 의해 약 90nm성막한 후, 그 게이트 절연막(14) 위에 Ti층과 Au층을 순차로 적층하고, 포토리소그래피법과 리프트 오프법에 의해 게이트 전극(15)을 형성했다. 채널길이는 50㎛이고, 채널 폭은 200㎛이었다.
(TFT소자의 특성평가)
실온에서 TFT소자의 특성을 평가했다. 이에 따라, 본 실시예에서 제작한 TFT에서는 비교 예1과 비교해 온 전류가 커서, Vg=10V일 때, Id=7×10-5A정도의 전류가 흘렀다. 또한, 출력특성으로부터 전계 효과 이동도를 산출한 바, 포화 영역에 있어 서 약 7.1cm2/Vs의 전계 효과 이동도를 얻었고, 비교 예1과 비교하여, 약 10％ 높은 값을 얻었다. 또한, S값이 약 0.32V/decade이고, 비교 예1과 비교하여, 서브쓰레시홀드 영역의 서브쓰레시홀드 특성이 크게 개선되었다. 또 트랜지스터의 온-오프비도, 109를 초과하는 높은 값을 보이고 있는 것을 알았다.
다음에, 본 실시예에서 제작한 TFT에 대하여, DC 바이어스 스트레스 시험을 행했다. 비교 예1의 TFT에서는, DC스트레스에 의해 온 전류가 저하하고 임계전압이 수V 변동하는, 현저한 특성의 열화가 생겼다. 한편, 본 실시예의 TFT에서는 임계전압의 변동도 0.5V정도만큼 대단히 작아서, DC스트레스에 대하여 영향을 받기 어려운 것을 알았다.
(실시 예4)
본 발명에 있어서의 TFT소자의 일 실시예를 도 1을 참조하여 설명한다.
우선, 유리 기판(10)에, 채널층(11)으로서, In-Ga-Zn-0막을 형성했다.
본 실시예에서는, 아르곤 분위기중에서의 스퍼터링 및 대기중에서의 열처리를 함으로써, In-Ga-Zn-0막을 형성했다.
타겟으로서는, In:Ga:Zn=30:15:55의 금속 조성비를 갖는 2인치 사이즈의 In-Ga-Zn-0소결체를 사용하고, 투입 RF파워는 100W로 하였다. 타겟과 기판간의 거리는 약 9cm이다. In-Ga-Zn-0막은, 3.5×10-1Pa의 아르곤 분위기중에서 성막되고, 성막시의 기판온도는 25℃이었다.
다음에, 스퍼터링법에 의해 제작된 In-Ga-Zn-0막을 300℃의 대기 분위기중에 서 1시간동안 열처리를 행했다.
이 얻어진 막에 대하여, 4 탐침 측정을 행한 바, 열처리전에 있어서의 In-Ga-Zn-0막의 저항율 및 활성화 에너지가 각각 약 0.01Ωcm 및 O meV이었다. 한편, 300℃ 대기 분위기중에서의 열처리 후의 대응한 값은 각각 약 300Ωcm 및 190meV이었다.
또한, In-Ga-Zn-0막 열처리 후에, 막면에 저입사각 X선회절(박막법, 입사각: 0.5도)을 행한 바, 어떠한 명료한 회절 피크도 검출되지 않고, 제작한 In-Ga-Zn-0막은 아모르포스 막인 것이 확인되었다. 또한, 분광 엘립소메트릭 측정을 행하고, 패턴의 해석을 행한 결과, 박막의 평균 자승 거칠기(Rrms)는 약 0.5nm이며, 막두께는 약 50nm인 것을 알았다. 형광X선(XRF) 분석의 결과, 박막의 금속 조성비는 약 In:Ga:Zn=36:10:54이었다.
(비교 예3)
채널층을 제외하고는, 상기 실시 예4와 같은 구성을 채용하였다. In-Ga-Zn-0막은, 3.5×10-1Pa의 아르곤 산소 혼합 가스 분위기중에서 스퍼터링법에 의해 성막되고, 이 때의 도입 산소분압은 1×10-2Pa다. 타겟으로서는, In:Ga:Zn=30:15:55의 금속 조성비를 갖는 In-Ga-Zn-0소결체를 사용하였다. In-Ga-Zn-0막두께는 약 50nm이고, 성막시의 기판온도는 25℃이었다. 본비교 예3에서는, 아르곤 산소 혼합 가스 분위기중에서의 스퍼터링에 의해서만 In-Ga-Zn-0막을 형성하고, 성막 후의 300℃ 대기 분위기중에 있어서의 열처리는 행하지 않았다. 이 얻어진 막에 대하여 4 탐침 측정을 행한 바, 저항율은 약 500Ωcm이었다. 추가로, X선회절에 의해, 상기 제작한 In-Ga-Zn-0막은 아모르포스 막인 것이 확인되었다. 형광X선(XRF)분석의 결과, 박막의 금속조성비는 In:Ga:Zn=35:9:56이었다.
(TFT소자의 특성평가)
실온에서 TFT소자의 특성을 평가했다. 이에 따라서, 본 실시예에서 제작한 TFT에서는 비교 예3과 비교해 온 전류가 커서, Vg=10V일 때, Id=2.5×10-4A정도의 전류가 흐르고 있었다. 또한, 출력특성으로부터 전계 효과 이동도를 산출한 바, 포화 영역에 있어서 약 14.5cm2/Vs의 전계 효과 이동도를 얻었고, 비교 예3과 비교하여, 약 25％ 높은 값을 얻었다. 또한, S값이 약 0.16V/decade만큼 작은 값을 나타내고 있어, 서브쓰레시홀드 영역에 있어서 양호한 서브쓰레시홀드 특성을 보이고 있었다. 또한, 트랜지스터의 온-오프비도, 109을 초과하는 높은 값을 얻을 수 있었다.
다음에, 본 실시예에서 제작한 TFT에 대하여, DC 바이어스 스트레스 시험을 행했다. 비교 예3의 TFT에서는, DC스트레스에 의해 온 전류가 저하하고, 임계전압이 약 1V 변동하는, 특성의 열화가 생긴 것에 대해, 본 실시예의 TFT에서는 온 전류나 임계전압의 변동은 관측되지 않고, DC스트레스에 대하여 거의 영향을 받지 않는 것을 알았다.
(실시 예5)
본 발명에 있어서의 TFT소자의 일 실시예를 도 1을 참조하여 설명한다.
우선, 플라스틱 기판(10)에, 채널층(11)으로서, In-Ga-Zn-0막을 형성했다.
본 실시예에서는, 아르곤 분위기중에서의 스퍼터링 및 오존중 자외 조사 분위기에서의 열처리를 함으로써, In-Ga-Zn-0막을 형성했다.
타겟으로서는, In:Ga:Zn=30:15:55의 금속조성비를 갖는 2인치 사이즈의 In-Ga-Zn-0소결체를 사용하고, 투입 RF파워는 100W로 하였다. 타겟과 기판간의 거리는 약 9cm이다. In-Ga-Zn-0막은, 3.5×10-1Pa의 아르곤 분위기중에서 성막되고, 성막시의 기판온도는 25℃이었다.
다음에, 스퍼터링법에 의해 제작된 In-Ga-Zn-0막을 200℃의 오존중 자외선 조사 분위기에서 1시간동안 열처리를 행했다.
그 얻어진 막에 대하여, 4 탐침 측정을 행한 바, 열처리전에 있어서의 In-Ga-Zn-0막의 저항율이 약 0.01Ωcm이었던 것에 대해, 200℃ 오존중 자외선 조사 분위기에서의 열처리 후에 있어서의 저항율은 약 900Ωcm이었다. 추가로, In-Ga-Zn-0막 열처리 후에, 막면에 저입사각 X선회절(박막법, 입사각:0.5도)을 행한 바, 어떠한 명료한 회절 피크도 검출되지 않고, 상기 제작한 In-Ga-Zn-0막은 아모르포스 막인 것이 확인되었다. 또한, 분광 엘립소메트릭 측정을 행하고, 패턴의 해석을 행한 결과, 박막의 평균 자승 거칠기(Rrms)는 약 0.5nm이며, 막두께는 약 50nm인 것을 알았다. 형광X선(XRF)분석의 결과, 박막의 금속 조성비는 약 In:Ga:Zn=36:10:54이었다.
(비교 예4)
채널층을 제외하고는 상기 실시 예5와 같은 구성을 채용하였다. In-Ga-Zn-0막은, 3.5×10-1Pa의 아르곤 산소 혼합 가스 분위기중에서 스퍼터링법에 의해 성막되고, 이 때의 도입 산소분압은 1×10-2Pa다. 타겟으로서는, In:Ga:Zn=30:15:55의 금속조성비를 갖는 In-Ga-Zn-0 소결체를 사용하였다. In-Ga-Zn-0막두께는 약 50nm이고, 성막시의 기판온도는 25℃이었다. 본 비교 예4에서는, 아르곤 산소 혼합 가스 분위기중에서의 스퍼터링에 의해서만 In-Ga-Zn-0막을 형성하고, 성막 후의, 200℃ 오존중 자외선 조사 분위기에 있어서의 열처리는 행하지 않았다. 얻어진 막에 대하여 4 탐침측정을 행한 바, 저항율은 약 500Ωcm이었다. 또한, X선회절에 의해, 상기 제작한 In-Ga-Zn-0막은 아모르포스 막인 것이 확인되었다. 형광X선(XRF)분석의 결과, 박막의 금속조성비는 In:Ga:Zn=35:9:56이었다.
(TFT소자의 특성평가)
실온에서 TFT소자의 특성을 평가하였다. 이에 따라서, 포화 영역에 있어서 약 6.5cm2/Vs의 전계 효과 이동도를 얻었고, 비교 예4와 비교하여, 약 25％ 높은 값을 얻었다. 또한, 트랜지스터의 온-오프비도, 109을 초과하는 높은 값을 얻었다.
다음에, 본 실시예에서 제작한 TFT에 대하여, DC 바이어스 스트레스 시험을 행했다. 비교 예4의 TFT에서는, DC스트레스에 의해 온 전류가 저하하고 임계전압이 수V 변동하는, 특성의 열화가 생긴 것에 대해, 본 실시예의 TFT에서는 임계전압의 변동도 1V이하만큼 작아, DC스트레스에 대하여 영향을 받기 어려운 것을 알았다.
(실시 예6)
본 발명에 있어서의 TFT소자의 일 실시예를 도 1을 참조하여 설명한다.
우선, 유리 기판(10)에, 채널층(11)으로서, In-Zn-0막을 형성했다.
본 실시예에서는, 아르곤 분위기중에서의 스퍼터링 및 대기중에서의 열처리를 함으로써, In-Zn-0막을 형성하였다.
타겟으로서는, 2인치 사이즈의 In2Zn306 조성을 갖는 소결체를 사용하고, 투입 RF파워는 100W로 하였다. 타겟과 기판간의 거리는 약 9cm이다. In-Zn-0막은, 3.5×10-1Pa의 아르곤 분위기중에서 성막되고, 도입 산소분압은 O Pa로 했다. 성막시의 기판온도는 25℃이었다.
다음에, 스퍼터링법에 의해 제작된 In-Zn-0막을 300℃의 대기 분위기중에서 1시간동안 열처리를 행했다.
상기 얻어진 막에 대하여, 4 탐침 측정을 행한 바, 열처리전에 있어서의 In-Zn-0막의 저항율이 약 0.005Ωcm이었던 것에 대해, 300℃ 대기 분위기중에서의 열처리 후에 있어서의 저항율은 약 30Ωcm이었다. 또한, In-Zn-0막 열처리 후에, 막면에 저입사각 X선 회절(박막법, 입사각:0.5도)을 행한 바, 어떠한 명료한 회절 피크도 검출되지 않고, 상기 제작한 In-Zn-0막은 아모르포스 막인 것이 확인되었다. 또한, 분광 엘립소메트릭 측정을 행하고, 패턴의 해석을 행한 결과, 박막의 평균 자승 거칠기(Rrms)는 약 0.5nm이며, 막두께는 약 50nm인 것을 알았다. 형광X선(XRF)분석의 결과, 박막의 금속조성비는 약 In:Zn=2:3이었다.
(비교 예5)
채널층을 제외하고는, 상기 실시 예6과 같은 구성을 채용하였다. In-Zn-0막은, 3.5×10-1Pa의 아르곤 산소 혼합 가스 분위기중에서 스퍼터링법에 의해 성막되고, 이 때의 도입 산소분압은 1.5×10-2Pa다. 타겟으로서는, 2인치 사이즈의 In2Zn306 조성을 갖는 소결체를 사용하였다. In-Zn-0막두께는 약 50nm이고, 성막시의 기판온도는 25℃이었다. 본 비교 예5에서는, 아르곤 산소 혼합 가스 분위기중에서의 스퍼터링에 의해서만 In-Zn-0막을 형성하고, 성막 후의 300℃ 대기 분위기중에 있어서의 열처리는 행하지 않았다. 이렇게 얻어진 막에 대하여 4 탐침 측정을 행한 바, 저항율은 약 50Ωcm이었다. 또한, X선회절에 의해, 상기 제작한 In-Zn-0막은 아모르포스 막인 것이 확인되었다. 형광X선(XRF)분석의 결과, 박막의 금속조성비는 In:Zn=2:3이었다.
(TFT소자의 특성평가)
도 4는, 본 실시예에서 제작한 TFT소자를 실온하에서 측정했을 때의, Vd=6V에 있어서의 Id-Vg특성(전달 특성)을 나타낸 그래프이다. 비교 예5와 비교해 온 전류가 커서, Vg=10V일 때, Id=5×10-4A정도의 전류가 흘렀다. 또한, 출력특성으로부터 전계 효과 이동도를 산출한 바, 포화 영역에 있어서 약 21cm2/Vs의 전계 효과 이동도를 얻었고, 비교 예5와 비교하여, 약 35％ 높은 값을 얻었다. 또한, S값이 약 0.2V/decade만큼 작은 값을 나타내고 있어, 서브쓰레시홀드 영역에 있어서 양호한 서브쓰레시홀드 특성을 보이고 있었다. 또한, 트랜지스터의 온-오프비도, 109를 초과하는 높은 값을 얻을 수 있었다.
다음에, 본 실시예에서 제작한 TFT에 대하여, DC 바이어스 스트레스 시험을 행했다. 도 5a 및 도 5b는, Vg=12V, Vd=12V의 DC스트레스를 400초 인가한 전후에 있어서의, TFT전달 특성의 변화를 나타낸다. 도 5a 및 도 5b는 본 실시예 및 비교 예5에서 각각 제작된 TFT에서의 DC바이어스 스트레스 시험 결과를 나타낸 것이다. 비교 예5의 TFT에서는, DC스트레스에 의해 온 전류가 저하하고 임계전압이 약 1V 변동하는, 특성의 열화가 생긴 것에 대해, 본 실시예의 TFT에서는 온 전류나 임계전압의 변동은 관측되지 않고, DC스트레스에 대하여 거의 영향을 받지 않는 것을 알았다.
(실시 예7)
(금속산화물 보호층을 갖는 TFT)
도 7에 나타내는 역스태거형 TFT소자를 제작하였다.
기판(10)은 유리 기판 Corning 1737을 사용하였다.
우선, 기판(10) 위에 전자빔증착법에 의해, 두께 5nm의 Ti층, 두께 50nm의 Au층 및 두께 5nm의 Ti층의 순서로 적층한다. 적층한 막을 포토리소그래피법과 리프트 오프법을 사용하여, 게이트 전극(11)을 형성하고, 여기에서, Ti층은 밀착층으로서의 역할을 한다.
또한, 그 위에, 두께 200nm의 SiO2막을 RF스퍼터링법에 의해 성막하고, 게이 트 절연층(12)을 형성하였다.
계속해서, RF스퍼터링법에 의해, InGaO3(ZnO)조성을 갖는 다결정 소결체를 타겟으로서, 채널층(13)으로서 두께 40nm의 In-Ga-Zn-0산화물 반도체막을 퇴적하였다.
본 실시예에서는, 투입 RF파워는 200W로 한다. 성막시의 분위기는, 총 압력이 0.5Pa이며, 그 때의 가스 유량비는 Ar:02=95:5이다. 성막 레이트는 8nm/min이고, 기판온도는 25℃이었다.
퇴적시킨 In-Ga-Zn-0산화물 반도체막에 포토리소그래피법과 에칭법을 사용하여, 적당한 사이즈로 가공한다.
여기에서, 소자를 2개 준비해두고, 그들 중 하나는 대기중 300℃에서 30분간 열처리를 행하지만, 또 하나는 열처리를 행하지 않는다.
각 소자 위에, 두께 5nm의 Ti층, 두께 50nm의 Au층, 및 두께 5nm의 Ti층의 순으로 적층하고, 포토리소그래피법과 리프트 오프법에 의해, 소스 전극(14) 및 드레인 전극(15)을 형성한다.
또한, 그 위에 스퍼터링법에 의해 보호층(16)으로서 SiO2막을 100nm퇴적하였다.
본 실시예에서는, 투입 RF파워는 400W로 한다. 성막시의 분위기는, 총 압력이 0.1Pa이며, 그 때의 가스유량비는 Ar:02=50:50이다. 성막 레이트는 2 nm/min이다. 또한, 기판온도는 25℃이었다.
최후에, 게이트 전극(11), 드레인 전극(14) 및 소스 전극(15) 상의 일부를 포토리소그래피법 및 에칭법에 의해 제거하여, 콘택홀을 형성하였다.
이상가 같은 방법으로 TFT소자를 제작한다.
(TFT소자의 특성평가)
도 9는 열처리를 행한 소자와 열처리를 행하지 않은 소자의 보호층 형성 후에 실온 대기하에서 측정한 전달 특성을 나타낸다.
열처리를 행한 소자는, 게이트 전압Vg=10V일 때의 드레인 전류는 약 1E-3이며, 출력특성으로부터 전계 효과 이동도를 산출한 바, 포화 영역에 있어서 약 20cm2/Vs의 전계 효과 이동도를 얻었다.
열처리를 행하지 않은 소자는, 게이트 전압Vg=10V일 때의 드레인 전류는 약 1E-4이며, 포화 영역에 있어서 전계 효과 이동도는 약 5cm2/Vs이었다.
상승 전압은 열처리를 행한 소자는 부영역에 있지만, TFT 특성은 열처리를 행한 소자쪽이 양호한 것을 알 수 있다.
도 10은 열처리를 행한 TFT소자의 보호층을 형성하기 전과 형성한 후의 전달 특성을 나타낸다. 보호층을 형성하기 전의 소자에서는 OV부근에서 보이는 상승이 보호층을 형성한 소자에서는 3V부근으로 쉬프트했다. 보호층을 형성하기 전의 소자의 전계 효과 이동도는 약 9cm2/Vs이지만, 보호층을 형성한 소자의 전계 효과 이동도는 약 20cm2/Vs 이었다. 또한, 도 11은, 열처리를 행하지 않은 TFT소자의 보호층 을 형성하기 전과 형성한 후의 전달 특성을 나타낸다. 보호층을 형성하기 전의 소자에 비교해 보호층을 형성한 소자에서 -2V부근에서 보이는 상승이 보다 가파렀다. 보호층을 형성하기 전의 소자의 전계 효과 이동도는 약 4cm2/Vs이지만, 보호층을 형성한 소자의 전계 효과 이동도는 약 12cm2/Vs이었다. 열처리를 행하지 않은 소자에서는 보호층을 형성함으로써 상승 전압이 정의 방향으로 쉬프트했지만, 열처리를 행한 소자에서는 보호층을 형성해도 상승 전압은 쉬프트하지 않았다. 상승 전압이 쉬프트한 원인은 스퍼터링 동안 발생한 열에 의한 영향이라고 생각된다. 따라서, 열처리한 소자는 열처리에 의해 스퍼터링 동안에 가해진 열의 영향이 저감되었다고 생각된다. 또한, 열처리한 소자도 열처리하지 않은 소자도 보호층을 형성 함에 의해 전계 효과 이동도가 커지고 있는 사실은, 산소함유 분위기에서 성막 함으로써, 산소 플라즈마에 의한 채널층 계면의 결함이 감소한 것이라고 생각된다.
다음에, 보호층을 형성한 소자를 진공 쳄버중에 설치하고, 진공중에서의 측정을 행한 바, 어떠한 특성의 변화도 보여지지 않았다. 추가로, 대기중에서 측정한 경우에는 보호층을 형성한 소자와 보호층을 형성하지 않은 소자에서 특성의 변화는 보이지 않았다. 도 12는, 열처리를 행한 후, 보호층을 형성하지 않은 소자의 대기중과 진공중의 TFT소자의 전달 특성을 나타낸다; 진공중에서 측정하면 게이트 전압Vg=10V일 때 드레인 전류는 약 1E-4이며, 포화 영역에 있어서 전계 효과 이동도는 약 1cm2/Vs 이었다. 대기중에서는, 게이트 전압Vg=10V일 때 드레인 전류는 약 1E-3 에서 포화 영역에 있어서 전계 효과 이동도는 약 9cm2/Vs이었던 것으로부터 보호층이 없는 경우에는 환경의 변화에 의해 특성이 변화되는 것을 안다. 한편, 보호층을 형성 함에 의해 환경이 변화되어도 안정한 것을 알았다.
상술한 것처럼, 아모르포스 산화물 반도체를 채널층으로서 사용한 TFT는 산화물 절연체 보호층을 형성하기 전에 열처리를 행하고, 산소함유 분위기에서 산화물 절연체 보호층을 형성 함에 의해, 환경의 변화에 영향받지 않고 양호한 특성을 갖는 TFT를 제작할 수 있다.
(실시 예8)
(산소가 없는 분위기에서 금속산화물 보호층을 형성한 TFT)
도 7에 나타낸 역스태거형 TFT소자를 제작하였다.
기판(10)은 유리 기판 Corning 1737을 사용하였다.
우선, 기판(10) 위에 전자빔증착법에 의해, 두께 5nm의 Ti층, 두께 50nm의 Au층, 및 두께 5nm의 Ti층의 순으로 적층한다. 적층한 막을 포토리소그래피법과 리프트 오프법을 사용하여, 게이트 전극(11)을 형성한다.
또한, 그 위에, 두께 200 nm의 SiO2막을 RF스퍼터링법에 의해 성막하고, 게이트 절연막(12)을 형성한다.
계속해서, RF스퍼터링법에 의해, InGaO3(ZnO) 조성을 갖는 다결정 소결체를 타겟으로서, 채널층(13)으로서 두께 40nm의 In-Ga-Zn-0산화물 반도체 박막을 퇴적한다.
본 실시예에서는, 투입 RF파워는 200W로 한다. 성막시의 분위기는, 총 압력이 0.5 Pa이며, 그 때의 가스 유량비는 Ar:02=95:5이다. 성막 레이트는 8nm/min이고, 기판온도는 25℃이었다.
퇴적시킨 In-Ga-Zn-0산화물 반도체박막에 포토리소그래피법과 에칭법을 사용하여, 적당한 사이즈로 가공한다.
여기에서, 대기중 300℃에서 30분간 열처리를 행한다.
또한, 그 위에 두께 5nm의 Ti층, 두께 50nm의 Au층 및 두께 5nm의 Ti층의 순으로 적층하고, 포토리소그래피법과 리프트 오프법에 의해, 소스 전극(14) 및 드레인 전극(15)을 형성한다.
또한, 그 위에 RF스퍼터링법에 의해 보호층(16)으로서 SiO2막을 100nm 퇴적한다.
본 실시예에서는, 투입 RF파워는 400W로 한다. 성막시의 분위기는, 총 압력이 0.1Pa이며, 그 때의 분위기는 Ar가스다. 성막 레이트는 7 nm/min이고, 기판온도는 25℃이었다.
최후에, 게이트 전극(11), 드레인 전극(14) 및 소스 전극(15) 상의 일부를 포토리소그래피법 및 에칭법에 의해 제거하여, 콘택홀을 형성한다.
(TFT소자의 특성평가)
도 13은 실시 예8(보호층 산소 없는 성막)에서 제작한 소자와 보호층이외는 같은 조건으로 제작한 실시 예7(보호층 산소 있는 성막)의 소자의 TFT소자의 전달 특성을 나타낸다. 실시 예8의 소자는 Vg=-5V일 때 드레인 전류는 약 1E-6이며, 실시 예7의 소자에 비교해 특성이 크게 변화되어, TFT의 특성으로서 양호하지 않다.
따라서, In-Ga-Zn-0산화물 반도체 위에 산화물 절연체막을 형성하는 경우에는 산소 함유 분위기에서 성막해야 하는 것을 안다.
(실시 예9)
(스태거형 TFT)
도 14에 도시된 스태거형 TFT소자를 제작하였다.
기판(80)은 유리 기판 Corning 1737을 사용하였다.
우선, 기판(80) 위에 RF스퍼터링법에 의해, InGaO3(ZnO) 조성을 갖는 다결정 소결체를 타겟으로서, 채널층(81)으로서 두께40nm의 In-Ga-Zn-0산화물 반도체박막을 퇴적한다.
본 실시예에서는, 투입 RF파워는 300W로 한다. 성막시의 분위기는, 총 압력이 0.5 Pa이며, 그 때의 가스유량비는 Ar:02=97:3이다. 성막 레이트는 12 nm/min이고, 기판온도는 25℃이었다.
채널층 위에 전자빔증착법에 의해, 두께 5nm의 Ti층과 두께 50nm의 Au층을 적층한다. 적층한 막을 포토리소그래피법과 리프트 오프법을 사용하여, 소스 전극(82) 및 드레인 전극(83)을 형성한다.
퇴적시킨 In-Ga-Zn-0산화물 반도체박막에 포토리소그래피법과 에칭법을 사용하여, 적당한 사이즈로 가공한다.
여기에서, 산소분위기중 200℃에서 50분간 열처리를 행한다.
또한, 그 위에, 두께 150nm의 Y203막을 RF스퍼터링법에 의해 성막하고, 포토리소그래피법과 에칭법에 의해 적당한 사이즈로 가공하고, 게이트 절연막(84)을 형성한다.
본 실시예에서는, 투입 RF파워는 500W로 한다. 성막시의 분위기는, 총 압력이 0.1Pa이며, 그 때의 가스유량비는 Ar:02=40:60이다. 성막 레이트는 1.5nm/min이고, 기판온도는 25℃이었다.
또한, 그 위에 두께 5nm의 Ti층과 두께 50nm의 Au층을 적층하고, 포토리소그래피법과 에칭법에 의해, 게이트 전극(85)을 형성한다.
실시 예9에서 제작한 TFT를 평가한 바, 역스태거형으로 제작한 소자와 같은 양호한 트랜지스터 특성을 얻었다.
(실시 예10)
(SiOxNy를 보호층에 사용한 TFT)
도 7에 나타낸 역스태거형 TFT소자를 제작하였다.
기판(10)은 유리 기판 Corning 1737을 사용하였다.
우선, 기판(10) 위에 전자빔증착법에 의해, 두께 5nm의 Ti층, 두께 50nm의 Au층, 두께 5nm의 또 다른 Ti층의 순으로 적층한다. 적층한 막을 포토리소그래피법과 리프트 오프법을 사용하여, 게이트 전극(11)을 형성한다.
또한, 그 위에, 두께 150nm의 Y203막을 RF스퍼터링법에 의해 성막하고, 게이 트 절연막(12)을 형성한다.
계속해서, RF스퍼터링법에 의해, InGaO3(ZnO) 조성을 갖는 다결정 소결체를 타겟으로서, 채널층(13)으로서 두께 40nm의 In-Ga-Zn-0산화물 반도체 박막을 퇴적한다.
본 실시예에서는, 투입 RF파워는 200W로 한다. 성막시의 분위기는, 총 압력이 0.5 Pa이며, 그 때의 가스 유량비는 Ar:02=95:5이다. 성막 레이트는 8nm/min이고, 기판온도는 25℃이었다.
퇴적시킨 In-Ga-Zn-0산화물 반도체박막에 포토리소그래피법과 에칭법을 사용하여, 적당한 사이즈로 가공한다.
여기에서, 대기중 300℃에서 30분간 열처리를 행한다.
또한, 그 위에 두께 5nm의 Ti층, 두께 50nm의 Au층 및 두께 5nm의 또 다른 Ti층의 순으로 적층하고, 포토리소그래피법과 리프트 오프법에 의해, 소스 전극(14) 및 드레인 전극(15)을 형성한다.
또한, 그 위에 RF스퍼터링법에 의해 보호층(16)으로서 SiOxNy막을 100nm 퇴적한다.
본 실시예에서는, 투입 RF파워는 400W로 한다. 성막시의 분위기는, 총 압력이 0.1Pa이며, 그 때의 가스유량비는 Ar:02=40:60이다. 성막 레이트는 2nm/min이고, 기판온도는 25℃이었다.
최후에, 각 게이트 전극(11), 드레인 전극(15) 및 소스 전극(14) 상의 일부 를 포토리소그래피법 및 에칭법에 의해 제거하여, 콘택홀을 형성한다.
이상과 같이 하여서, TFT소자를 제작했다.
보호층 형성 후에 TFT특성을 평가한 바 보호층으로 SiO2를 사용하는 경우와 같은 성능과 안정성을 얻었다.
본 발명에 의해, 채널층으로서 사용하는 금속 산화막을 저저항이 되는 조건에서 성막하기 때문에, 고품질의 산화막이 형성되고, 이에 따라, 특성이 우수한 박막트랜지스터를 제작할 수 있다. 상기 금속산화물 성막 분위기중의 산소분압을 고도로 제어할 필요가 없고, 프로세스 마진을 확대할 수 있어, 신뢰성이 높은 TFT의 제조 방법을 얻을 수 있는 이점이 있다.
또한, 본 발명에 의하면, 예를 들면, 아모르포스 산화물 반도체를 활성층(채널층이라고도 한다)으로서 사용한 TFT소자에 있어서, 환경의 변화에 대하여 안정하며, 신뢰성이 높고 양호한 트랜지스터 특성을 갖는 소자를 제공하는 것이 가능하다.
본 출원은, 2006년 8월 23일에 출원된 일본특허 출원번호 2006-226698의 이점을 청구하고, 그것이 본 출원 전체에서 증명서로 여기에 포함된다.

Claims (14)

  1. In 및 Zn 중 적어도 한쪽의 원소를 포함하는 아모르포스 산화물 반도체막으로 이루어진 활성층을 구비한 박막트랜지스터의 제조 방법으로서,
    도입 산소분압이 1×10-3Pa이하의 분위기중에서 상기 산화막을 형성하는 제1의 공정과,
    산화 분위기중에서 상기 산화막을 열처리하는 제2의 공정으로 이루어진, 상기 활성층을 형성하는 공정을 포함하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
  2. In 및 Zn 중 적어도 한쪽의 원소를 포함하는 아모르포스 산화물 반도체막으로 이루어진 활성층을 구비한 박막트랜지스터의 제조 방법으로서,
    제1의 저항율을 갖는 상기 산화막을 형성하는 제1의 공정과,
    산화 분위기중에서 열처리에 의해, 상기 산화막의 저항율을 제2의 저항율로 변화시키는 제2의 공정을 포함하고,
    상기 제2의 저항율이, 상기 제1의 저항율보다도 높은 것을 특징으로 하는 박막트랜지스터의 제조 방법.
  3. In 및 Zn 중 적어도 한쪽의 원소를 포함하는 아모르포스 산화물 반도체막으로 이루어진 활성층을 구비한 박막트랜지스터의 제조 방법으로서,
    제1의 활성화 에너지를 갖는 상기 산화막을 형성하는 제1의 공정과,
    산화 분위기중에서 열처리에 의해, 상기 산화막의 활성화 에너지를 제2의 활성화 에너지로 변화시키는 제2의 공정을 포함하고,
    상기 제2의 활성화 에너지가, 상기 제1의 활성화 에너지보다도 높은 것을 특징으로 하는 박막트랜지스터의 제조 방법.
  4. 제 2 항 및 제 3 항에 있어서,
    상기 제1의 공정의 분위기중의 도입 산소분압이 1×10-3Pa이하인 것을 특징으로 하는 박막트랜지스터의 제조 방법.
  5. 제 2 항에 있어서,
    상기 제1의 저항율이 1×10-4Ωcm이상 1Ωcm이하이고, 상기 제2의 저항율이 1Ωcm이상 1×104Ωcm이하인 것을 특징으로 하는 박막트랜지스터의 제조 방법.
  6. 제 3 항에 있어서,
    상기 제1의 활성화 에너지가 실온에서 O meV이상 50meV이하이고, 상기 제2의 활성화 에너지가 실온에서 50meV이상 400meV이하인 것을 특징으로 하는 박막트랜지스터의 제조 방법.
  7. 제 1 항 내지 제 3 항에 있어서,
    상기 제2의 공정은, 구성 원소에 산소를 포함하는 기체를 포함하는 분위기중에서 250℃이상 450℃이하의 온도범위에서 처리하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
  8. 제 1 항 내지 제 3 항에 있어서,
    상기 제2의 공정은, 상기 아모르포스 산화물 반도체막에 산소 라디칼 또는 오존을 조사하는 공정을 포함하고, 150℃ 이상 450℃이하의 온도범위에서 열처리를 행하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
  9. 제 1 항 내지 제 3 항에 있어서,
    상기 제2의 공정은, 상기 아모르포스 산화물 반도체막에 오존을 포함하는 분위기중에서 자외선 조사하는 공정을 포함하고, 150℃ 이상 450℃이하의 온도범위에서 열처리를 행하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
  10. 제 1 항 내지 제 3 항에 있어서,
    상기 아모르포스 산화물 반도체막은, Ga 및 Sn 중 적어도 하나를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
  11. 제 1 항 내지 제 3 항에 있어서,
    상기 아모르포스 산화물 반도체막은, In/(In+Zn)의 원자조성비가 30원자％이상 45원자％이하인 것을 특징으로 하는 박막트랜지스터의 제조 방법.
  12. In 및 Zn 중 적어도 한쪽의 원소를 포함하는 아모르포스 산화물 반도체막으로 이루어진 활성층을 구비한 박막트랜지스터의 제조 방법으로서,
    상기 활성층을 형성하는 제1의 공정과,
    산화 분위기중에서 열처리를 행하는 제2의 공정과,
    상기 활성층 위에 산화물 절연체층을 형성하는 제3의 공정을 포함하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
  13. 제 1 항 내지 제 3 항에 있어서,
    상기 제1의 공정의 상기 활성층을 형성하는 온도는, 상기 제2의 공정의 열처리 온도 이하인 것을 특징으로 하는 박막트랜지스터의 제조 방법.
  14. 제 12 항에 있어서,
    상기 제3의 공정의 산화물 절연체층을 형성하는 온도는, 상기 제2의 공정의 열처리 온도 이하인 것을 특징으로 하는 박막트랜지스터의 제조 방법.
KR1020097005461A 2006-08-23 2007-07-26 아모르포스 산화물 반도체막을 사용한 박막트랜지스터의 제조 방법 KR101052240B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006226698A JP5127183B2 (ja) 2006-08-23 2006-08-23 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JPJP-P-2006-226698 2006-08-23
PCT/JP2007/065114 WO2008023553A1 (en) 2006-08-23 2007-07-26 Production method of thin film transistor using amorphous oxide semiconductor film

Publications (2)

Publication Number Publication Date
KR20090057257A true KR20090057257A (ko) 2009-06-04
KR101052240B1 KR101052240B1 (ko) 2011-07-29

Family

ID=38606530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097005461A KR101052240B1 (ko) 2006-08-23 2007-07-26 아모르포스 산화물 반도체막을 사용한 박막트랜지스터의 제조 방법

Country Status (7)

Country Link
US (1) US8415198B2 (ko)
EP (1) EP2054939A1 (ko)
JP (1) JP5127183B2 (ko)
KR (1) KR101052240B1 (ko)
CN (1) CN101506986B (ko)
TW (1) TWI377676B (ko)
WO (1) WO2008023553A1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120104097A (ko) * 2011-03-11 2012-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101291485B1 (ko) * 2009-12-04 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101370301B1 (ko) * 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8772160B2 (en) 2010-02-26 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and deposition apparatus
KR101426646B1 (ko) * 2013-02-28 2014-08-06 충남대학교산학협력단 박막 트랜지스터의 제조방법
US9589988B2 (en) 2008-10-03 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9698008B2 (en) 2010-04-16 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing semiconductor device
KR20170126809A (ko) * 2016-05-09 2017-11-20 한양대학교 산학협력단 아연 및 질소의 화합물을 포함하는 박막, 그 제조 방법, 및 이를 포함하는 박막 트랜지스터
KR20180118818A (ko) * 2009-07-31 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US9391099B2 (en) 2008-02-15 2016-07-12 Lg Display Co., Ltd. Array substrate and liquid crystal display module including TFT having improved mobility and method of fabricating the same
KR101294235B1 (ko) * 2008-02-15 2013-08-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5319961B2 (ja) * 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
JP5331382B2 (ja) * 2008-05-30 2013-10-30 富士フイルム株式会社 半導体素子の製造方法
CN102131953B (zh) 2008-06-27 2014-07-09 出光兴产株式会社 由InGaO3(ZnO)结晶相形成的氧化物半导体用溅射靶材及其制造方法
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
TWI626744B (zh) * 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
TWI498970B (zh) * 2008-08-15 2015-09-01 Ulvac Inc 場效型電晶體之製造方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101273972B1 (ko) * 2008-10-03 2013-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR20110069831A (ko) * 2008-10-03 2011-06-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 변조회로 및 그것을 갖는 반도체장치
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
CN102187007A (zh) * 2008-10-16 2011-09-14 株式会社爱发科 溅射装置、薄膜形成方法和场效应晶体管的制造方法
WO2010044237A1 (ja) * 2008-10-16 2010-04-22 株式会社アルバック スパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
TWI606520B (zh) 2008-10-31 2017-11-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
EP2202802B1 (en) * 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP5606680B2 (ja) * 2009-01-19 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法及び電気光学装置の製造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP5328414B2 (ja) * 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010238770A (ja) * 2009-03-30 2010-10-21 Nippon Mining & Metals Co Ltd 酸化物薄膜及びその製造方法
TWI476917B (zh) 2009-04-16 2015-03-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5546794B2 (ja) * 2009-05-22 2014-07-09 富士フイルム株式会社 電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101578694B1 (ko) * 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
JP5528727B2 (ja) * 2009-06-19 2014-06-25 富士フイルム株式会社 薄膜トランジスタ製造装置、酸化物半導体薄膜の製造方法、薄膜トランジスタの製造方法、酸化物半導体薄膜、薄膜トランジスタ及び発光デバイス
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101968855B1 (ko) 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101604577B1 (ko) 2009-06-30 2016-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101732859B1 (ko) * 2009-06-30 2017-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5507133B2 (ja) * 2009-07-03 2014-05-28 富士フイルム株式会社 ボトムゲート構造の薄膜トランジスタの製造方法
KR102319490B1 (ko) 2009-07-10 2021-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI559501B (zh) * 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011027467A1 (ja) * 2009-09-04 2011-03-10 株式会社 東芝 薄膜トランジスタ及びその製造方法
KR20220122778A (ko) * 2009-09-24 2022-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR101342179B1 (ko) * 2009-09-24 2013-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN107195328B (zh) * 2009-10-09 2020-11-10 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011049230A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
CN102668096B (zh) 2009-10-30 2015-04-29 株式会社半导体能源研究所 半导体装置及其制造方法
KR101605984B1 (ko) 2009-11-06 2016-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101248459B1 (ko) * 2009-11-10 2013-03-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR102433801B1 (ko) * 2009-11-13 2022-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
KR102450568B1 (ko) * 2009-11-13 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP4875135B2 (ja) 2009-11-18 2012-02-15 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系スパッタリングターゲット
JP4843083B2 (ja) 2009-11-19 2011-12-21 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物スパッタリングターゲット
JP5591523B2 (ja) 2009-11-19 2014-09-17 出光興産株式会社 長期成膜時の安定性に優れたＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物焼結体スパッタリングターゲット
WO2011068022A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20210043743A (ko) 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101511076B1 (ko) * 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101804589B1 (ko) * 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5185357B2 (ja) * 2009-12-17 2013-04-17 株式会社半導体エネルギー研究所 半導体装置
WO2011074409A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102640207A (zh) * 2009-12-18 2012-08-15 株式会社半导体能源研究所 液晶显示装置及其驱动方法
EP2524395A4 (en) * 2010-01-15 2014-06-18 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND CONTROL METHOD THEREFOR
JP5560064B2 (ja) * 2010-03-03 2014-07-23 富士フイルム株式会社 Ｉｇｚｏ系アモルファス酸化物薄膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
JP5357808B2 (ja) * 2010-03-03 2013-12-04 富士フイルム株式会社 Ｉｇｚｏ系アモルファス酸化物絶縁膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
JP5168599B2 (ja) * 2010-03-31 2013-03-21 独立行政法人科学技術振興機構 薄膜トランジスタの製造方法
WO2011132591A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20130045418A (ko) * 2010-04-23 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
DE112011101395B4 (de) * 2010-04-23 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102473737B (zh) * 2010-06-22 2014-07-23 松下电器产业株式会社 发光显示装置及其制造方法
KR20120000499A (ko) 2010-06-25 2012-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
JP5771079B2 (ja) * 2010-07-01 2015-08-26 株式会社半導体エネルギー研究所 撮像装置
WO2012002292A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
WO2012081591A1 (en) 2010-12-17 2012-06-21 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
TW201237967A (en) * 2011-03-10 2012-09-16 Chunghwa Picture Tubes Ltd Manufacturing method of thin film transistor
JP5657433B2 (ja) 2011-03-11 2015-01-21 富士フイルム株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
TWI426613B (zh) * 2011-04-11 2014-02-11 Nat Applied Res Laboratories 太陽能發電模組及其製造方法
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
JP5920967B2 (ja) * 2011-09-20 2016-05-24 株式会社アルバック Ｉｇｚｏ膜の形成方法及び薄膜トランジスタの製造方法
US9076871B2 (en) * 2011-11-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130111873A (ko) 2012-04-02 2013-10-11 단국대학교 산학협력단 박막 트랜지스터 표시판 제조 방법
KR102213518B1 (ko) * 2012-06-29 2021-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI671910B (zh) 2012-09-24 2019-09-11 日商半導體能源研究所股份有限公司 半導體裝置
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
JP2014060451A (ja) * 2013-12-18 2014-04-03 Semiconductor Energy Lab Co Ltd 発光装置
KR20150136726A (ko) * 2014-05-27 2015-12-08 한양대학교 산학협력단 산화물 반도체 박막 트랜지스터의 제조방법
WO2016056206A1 (ja) * 2014-10-10 2016-04-14 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
CN104299915B (zh) * 2014-10-21 2017-03-22 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
KR102281846B1 (ko) * 2015-01-02 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN106409841B (zh) * 2015-10-29 2019-06-25 陆磊 一种电路结构及制作方法和显示器面板
KR101876011B1 (ko) * 2016-01-29 2018-07-06 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조방법
CN106206745B (zh) * 2016-08-31 2019-12-31 深圳市华星光电技术有限公司 一种高迁移率金属氧化物tft的制作方法
CN108122759B (zh) * 2016-11-30 2021-01-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
KR102510397B1 (ko) * 2017-09-01 2023-03-16 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 디스플레이 장치
US20230378368A1 (en) * 2022-05-20 2023-11-23 Applied Materials, Inc. Regeneration anneal of metal oxide thin-film transistors

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60250675A (ja) 1984-05-25 1985-12-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
ATE153322T1 (de) * 1991-03-22 1997-06-15 Canon Kk Metalloxidisches material
JP3217905B2 (ja) * 1992-06-26 2001-10-15 キヤノン株式会社 金属酸化物材料及びその製造方法
JP3479375B2 (ja) * 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US6172296B1 (en) * 1996-05-17 2001-01-09 Canon Kabushiki Kaisha Photovoltaic cell
US6123824A (en) * 1996-12-13 2000-09-26 Canon Kabushiki Kaisha Process for producing photo-electricity generating device
JPH1146006A (ja) * 1997-07-25 1999-02-16 Canon Inc 光起電力素子およびその製造方法
JPH11233801A (ja) * 1998-02-17 1999-08-27 Canon Inc 微結晶シリコン膜の形成方法、および光起電力素子
JP4208281B2 (ja) * 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
US6303945B1 (en) * 1998-03-16 2001-10-16 Canon Kabushiki Kaisha Semiconductor element having microcrystalline semiconductor material
US6344608B2 (en) * 1998-06-30 2002-02-05 Canon Kabushiki Kaisha Photovoltaic element
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4536866B2 (ja) * 1999-04-27 2010-09-01 キヤノン株式会社 ナノ構造体及びその製造方法
US6472248B2 (en) * 1999-07-04 2002-10-29 Canon Kabushiki Kaisha Microcrystalline series photovoltaic element and process for fabrication of same
JP3445187B2 (ja) * 1999-08-03 2003-09-08 キヤノン株式会社 半導体素子の欠陥補償方法
US6649824B1 (en) * 1999-09-22 2003-11-18 Canon Kabushiki Kaisha Photoelectric conversion device and method of production thereof
JP3610293B2 (ja) * 1999-09-22 2005-01-12 キヤノン株式会社 細孔を有する構造体及び前記細孔を有する構造体を用いたデバイス
JP2002206168A (ja) * 2000-10-24 2002-07-26 Canon Inc シリコン系薄膜の形成方法、シリコン系半導体層の形成方法及び光起電力素子
JP2002134772A (ja) * 2000-10-24 2002-05-10 Canon Inc シリコン系薄膜及び光起電力素子
JP2002305315A (ja) * 2001-01-31 2002-10-18 Canon Inc 半導体素子の形成方法及び半導体素子
US6706336B2 (en) * 2001-02-02 2004-03-16 Canon Kabushiki Kaisha Silicon-based film, formation method therefor and photovoltaic element
US6858308B2 (en) * 2001-03-12 2005-02-22 Canon Kabushiki Kaisha Semiconductor element, and method of forming silicon-based film
JP2003007629A (ja) * 2001-04-03 2003-01-10 Canon Inc シリコン系膜の形成方法、シリコン系膜および半導体素子
US6982217B2 (en) * 2002-03-27 2006-01-03 Canon Kabushiki Kaisha Nano-structure and method of manufacturing nano-structure
JP2003309117A (ja) 2002-04-12 2003-10-31 Tadahiro Omi 半導体装置及びその製造方法並びに薄膜トランジスタ
JP2004193446A (ja) * 2002-12-13 2004-07-08 Sanyo Electric Co Ltd 半導体装置の製造方法および薄膜トランジスタの製造方法
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP4566578B2 (ja) * 2003-02-24 2010-10-20 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
JP2004289034A (ja) * 2003-03-25 2004-10-14 Canon Inc 酸化亜鉛膜の処理方法、それを用いた光起電力素子の製造方法
JP4730300B2 (ja) * 2004-02-27 2011-07-20 住友金属鉱山株式会社 透明導電膜及びそれを用いた透明導電性基材
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) * 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
JP4539181B2 (ja) * 2004-06-07 2010-09-08 住友金属鉱山株式会社 透明導電膜、透明導電膜製造用焼結体ターゲット、透明導電性基材及びそれを用いた表示デバイス
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
CA2585063C (en) * 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
CN102938420B (zh) * 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589988B2 (en) 2008-10-03 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR20180118818A (ko) * 2009-07-31 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US11728350B2 (en) 2009-07-31 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor
US11348949B2 (en) 2009-07-31 2022-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20220025180A (ko) * 2009-07-31 2022-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20210018549A (ko) * 2009-07-31 2021-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US10854638B2 (en) 2009-07-31 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
KR20200118229A (ko) * 2009-07-31 2020-10-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US10396097B2 (en) 2009-07-31 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device
US10186619B2 (en) 2009-11-20 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9461181B2 (en) 2009-11-20 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101370301B1 (ko) * 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9093262B2 (en) 2009-11-20 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10332996B2 (en) 2009-12-04 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9224609B2 (en) 2009-12-04 2015-12-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using oxide semiconductor
KR101291485B1 (ko) * 2009-12-04 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8772160B2 (en) 2010-02-26 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and deposition apparatus
US10529556B2 (en) 2010-04-16 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing semiconductor device
US9698008B2 (en) 2010-04-16 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing semiconductor device
KR20200023346A (ko) * 2011-03-11 2020-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10615052B2 (en) 2011-03-11 2020-04-07 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR20120104097A (ko) * 2011-03-11 2012-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US11387116B2 (en) 2011-03-11 2022-07-12 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101426646B1 (ko) * 2013-02-28 2014-08-06 충남대학교산학협력단 박막 트랜지스터의 제조방법
KR20170126809A (ko) * 2016-05-09 2017-11-20 한양대학교 산학협력단 아연 및 질소의 화합물을 포함하는 박막, 그 제조 방법, 및 이를 포함하는 박막 트랜지스터

Also Published As

Publication number Publication date
CN101506986A (zh) 2009-08-12
WO2008023553A1 (en) 2008-02-28
CN101506986B (zh) 2012-04-25
KR101052240B1 (ko) 2011-07-29
TW200822372A (en) 2008-05-16
JP2008053356A (ja) 2008-03-06
EP2054939A1 (en) 2009-05-06
JP5127183B2 (ja) 2013-01-23
US20090325341A1 (en) 2009-12-31
TWI377676B (en) 2012-11-21
US8415198B2 (en) 2013-04-09

Similar Documents

Publication Publication Date Title
KR101052240B1 (ko) 아모르포스 산화물 반도체막을 사용한 박막트랜지스터의 제조 방법
JP5116290B2 (ja) 薄膜トランジスタの製造方法
JP5241143B2 (ja) 電界効果型トランジスタ
US7691715B2 (en) Method of fabricating oxide semiconductor device
JP5213458B2 (ja) アモルファス酸化物及び電界効果型トランジスタ
Grover et al. Thin-film transistors with transparent amorphous zinc indium tin oxide channel layer
JP4981282B2 (ja) 薄膜トランジスタの製造方法
JP4560502B2 (ja) 電界効果型トランジスタ
TWI514584B (zh) 半導體元件與量測裝置及相對介電係數的量測方法
EP2110855A1 (en) Thin film transistor and its manufacturing method
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
JP2010183108A (ja) アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
KR101562932B1 (ko) 산화물 반도체 소자 및 이의 제조 방법
Wang et al. Performance optimization of atomic layer deposited ZnO thin-film transistors by vacuum annealing
CN111226307B (zh) 氧化物半导体薄膜、薄膜晶体管和溅射靶
Liang et al. Effects of interface trap density on the electrical performance of amorphous InSnZnO thin-film transistor
KR20200057372A (ko) 도핑된 주석 산화물 박막 트랜지스터 및 그 제조 방법
GB2571351A (en) Device and method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140625

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150625

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160627

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190717

Year of fee payment: 9