KR20070095665A - Semiconductor package and method of manufacturing thereof - Google Patents
Semiconductor package and method of manufacturing thereof Download PDFInfo
- Publication number
- KR20070095665A KR20070095665A KR1020060026149A KR20060026149A KR20070095665A KR 20070095665 A KR20070095665 A KR 20070095665A KR 1020060026149 A KR1020060026149 A KR 1020060026149A KR 20060026149 A KR20060026149 A KR 20060026149A KR 20070095665 A KR20070095665 A KR 20070095665A
- Authority
- KR
- South Korea
- Prior art keywords
- sheet layer
- semiconductor package
- angle
- cavity
- inclination angle
- Prior art date
Links
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
- E04H12/00—Towers; Masts or poles; Chimney stacks; Water-towers; Methods of erecting such structures
- E04H12/22—Sockets or holders for poles or posts
- E04H12/2253—Mounting poles or posts to the holder
- E04H12/2269—Mounting poles or posts to the holder in a socket
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Led Device Packages (AREA)
Abstract
Description
도 1 내지 도 4는 일반적인 LED패키지의 구조를 나타낸 단면도, 1 to 4 is a cross-sectional view showing the structure of a typical LED package,
도 5는 일반적인 LED패키지에서의 문제점을 설명하기 위해 채용된 도면,5 is a view adopted to explain a problem in a general LED package,
도 6은 일반적인 LED패키지의 구조를 나타낸 단면도,6 is a cross-sectional view showing the structure of a typical LED package,
도 7은 본 발명의 실시예에 따른 반도체 패키지의 단면도이다.7 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
30 : 하부 기판 36 : 상부 기판30: lower substrate 36: upper substrate
38, 40 : 패턴 전극 42 : LED칩38, 40: pattern electrode 42: LED chip
44 : 와이어 50 : 반사판44: wire 50: reflector
본 발명은 반도체 패키지 및 그의 제조방법에 관한 것으로, 보다 상세하게는 조명기구 등에 사용되는 발광소자의 형광체 코팅이 균일하게 이루어질 수 있도록 한 반도체 패키지 및 그의 제조방법에 관한 것이다.The present invention relates to a semiconductor package and a method for manufacturing the same, and more particularly, to a semiconductor package and a method for manufacturing the same so that the phosphor coating of the light emitting device used in the lighting fixture and the like can be made uniform.
발광다이오드(light emission diode, 이하, LED라 함)는 GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있는 반도체 소자를 말한다. 현재, 이와 같은 반도체 소자가 전자부품에 패키지형태로 많이 채택되고 있다.A light emitting diode (hereinafter, referred to as an LED) is a semiconductor device capable of realizing various colors by configuring a light emitting source by changing compound semiconductor materials such as GaAs, AlGaAs, GaN, InGaN, and AlGaInP. Say. At present, many such semiconductor devices have been adopted in the form of packages in electronic components.
일반적으로, 조명기구 등에 채용되는 백색 LED를 구현하는 방법으로는, 가시광 영역중 파장이 430nm∼470nm인 청색 LED칩과 YAG계의 형광체(예컨대, yellow phosphor)를 조합하는 방법, 및 UV LED칩과 적색/녹색/청색 형광체를 조합하는 방법, 적색/녹색/청색 LED칩을 조합하는 방법 등이 있다.In general, a method of realizing a white LED employed in a luminaire or the like includes a method of combining a blue LED chip having a wavelength of 430 nm to 470 nm with a YAG-based phosphor (for example, yellow phosphor) in a visible light region, and a UV LED chip. There is a method of combining red / green / blue phosphors, and a method of combining red / green / blue LED chips.
상기 방법들중에서, 백색 LED를 저렴하게 구현할 수 있고 광효율이 높다라는 등의 이유로 인해 첫 번째 방법이 주로 많이 사용된다.Among the above methods, the first method is mainly used due to the reason that a white LED can be implemented inexpensively and the light efficiency is high.
그 청색 LED칩과 YAG계의 형광체(예컨대, yellow phosphor)를 조합하여 백색 LED를 구현하게 되면 도 1 내지 도 4에 예시된 바와 같은 구조가 된다.When the white LED is implemented by combining the blue LED chip with a YAG-based phosphor (eg, yellow phosphor), the structure is illustrated in FIGS. 1 to 4.
도 1 내지 도 4에 도시된 LED패키지는 공통적으로, LED칩(10); 그 LED칩(10) 이 실장되는 하부 기판(12); 그 하부 기판(12)상에 배치되며 상기 LED칩(10)이 실장되는 영역에 상응하는 영역에 소정의 경사각으로 된 캐비티가 형성된 상부 기판(14); 상기 하부 기판(12)에 소정 형태로 형성되고 와이어(20)를 매개로 하여 LED칩(10)에 접속된 패턴 전극(16, 18); 상기 LED칩(10)을 둘러싸도록 상기 상부 기판(14)의 캐비티 내측면을 따라 밀착되게 설치된 반사판(24); 및 YAG계의 형광체(예컨대, yellow phosphor) 및 실리콘(또는 에폭시)이 소정의 배합비율에 따라 배합된 후 LED칩(10)을 덮도록 포팅(potting)됨에 따라 형성된 형광물질층(22)을 구비한다. 도 3 및 도 4에서 참조부호 26은 실리콘 또는 에폭시에 의한 코팅층을 의미한다.1 to 4, the LED package shown in common, the
도 1의 LED패키지에 의한 광 지향각은 대략 120도 내지 130도 정도이고, 도 2의 LED패키지에 의한 광 지향각은 대략 80도 내지 110도 정도이며, 도 3 및 도 4의 LED패키지에 의한 광 지향각은 대략 60도 내지 70도 정도이다.The light directing angle by the LED package of FIG. 1 is about 120 degrees to about 130 degrees, and the light directing angle by the LED package of FIG. 2 is about 80 degrees to about 110 degrees, and by the LED package of FIGS. The light directivity angle is about 60 to 70 degrees.
물론, YAG계 형광체가 아닌 다른 계열의 형광체를 사용하여도 되고, 청색 LED가 아닌 다른 색깔의 LED를 채용하여 백색 LED를 구현할 수 있다.Of course, other series of phosphors other than YAG-based phosphors may be used, and white LEDs may be realized by employing LEDs of other colors than blue LEDs.
도 1 내지 도 4에서와 같은 경사각을 갖는 캐비티가 채용된 LED패키지에 따르면, LED칩 위에 균일한 형광체 코팅이 어려울 뿐만 아니라 형광체의 산란 효과 때문에 LED패키지의 경사각에 따른 광 지향각의 정밀한 조절이 곤란하다. 즉, 도 1의 경우는 형광체의 코팅 유무에 따라 캐비티의 경사각과 상관없이 광 지향각이 120도 내지 130도로 고정된다. 도 2의 경우는 광 지향각 조절이 형광물질층의 높이 에 따라 변화된다. 도 3 및 도 4의 경우는 형광체의 코팅이 균일하게 되었다면 도 5의 (b)와 같이 되겠으나, LED칩 위에 균일한 형광물질층의 코팅이 어렵기 때문에 그 형광물질층이 불균일하게 코팅되는 경우가 많다. 특히, 도 3 및 도 4에서 형광체의 코팅 정밀도가 낮게 되면 도 5의 (a) 또는 (c)와 같이 되어 빛의 가장자리에 황색띠 현상이 발생하여 백색광의 구현이 어렵게 된다.According to the LED package employing the cavity having the same inclination angle as in FIGS. 1 to 4, it is difficult to uniformly coat the phosphor on the LED chip and difficult to precisely adjust the light directivity angle according to the inclination angle of the LED package due to the scattering effect of the phosphor. Do. That is, in FIG. 1, the light directing angle is fixed to 120 degrees to 130 degrees regardless of the inclination angle of the cavity depending on the presence or absence of coating of the phosphor. In the case of Figure 2, the light directivity control is changed according to the height of the fluorescent material layer. 3 and 4, if the coating of the phosphor is uniform, as shown in Figure 5 (b), but the coating of the fluorescent material layer is uneven because it is difficult to coat a uniform fluorescent material layer on the LED chip. There are many. In particular, when the coating accuracy of the phosphor is low in Figures 3 and 4 as shown in Figure 5 (a) or (c) it becomes difficult to implement the white light due to the yellow band phenomenon occurs at the edge of the light.
그리고, 도 2의 LED 패키지 구조의 광 지향각을 보다 좁히기 위해, 도 6에서와 같이 형광물질층(22)상에 실리콘층 또는 에폭시층(26)을 형성시킨 구조가 제안되었다. 이 구조는 형광물질층(22)의 코팅후 경화시 실리콘 또는 에폭시와 캐비티의 경사면 표면의 세라믹 또는 메탈 부분이 반응한다. 그로 인해, 도 6에서와 같이 캐비티의 경사면에 접하는 형광물질층(22)의 부분이 그 경사면의 벽면을 타고 올라가게 되어 원하는 광 지향각을 제대로 얻을 수 없게 된다.In addition, in order to narrow the light directing angle of the LED package structure of FIG. 2, a structure in which a silicon layer or an
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 형광체의 균일한 코팅을 용이하게 할 수 있도록 한 반도체 패키지 및 그의 제조방법을 제공함에 그 목적이 있다.The present invention has been proposed to solve the above-mentioned conventional problems, and an object thereof is to provide a semiconductor package and a method of manufacturing the same, which facilitate the uniform coating of phosphors.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 반도체 패키지는, 캐비티를 갖춘 기판을 포함하는 반도체 패키지로서, In order to achieve the above object, a semiconductor package according to a preferred embodiment of the present invention is a semiconductor package including a substrate having a cavity,
상기 캐비티는 상호 다른 경사각으로 형성된 적어도 두개의 경사부를 구비하는 것을 특징으로 한다.The cavity is characterized by having at least two inclined portions formed at different inclination angles.
그리고, 상기 경사부는, 직각의 경사각으로 형성된 제 1경사부 및 상기 제 1경사부의 상부에 형성되면서 둔각의 경사각으로 형성된 제 2경사부를 포함한다.The inclination part includes a first inclination part formed at a right angle inclination angle and a second inclination part formed at an obtuse angle inclination angle formed on an upper portion of the first inclination part.
그리고, 상기 제 1경사부로 둘러쌓인 캐비티 부분에는 발광소자칩이 실장될 뿐만 아니라 형광체가 충전되고, 상기 제 2경사부의 내측면에는 반사판이 형성된다.The light emitting device chip is mounted on the cavity portion surrounded by the first inclined portion, and the phosphor is filled, and a reflecting plate is formed on the inner surface of the second inclined portion.
다르게는, 본 발명의 실시예에 따른 반도체 패키지는, 기판을 포함하는 반도체 패키지로서,Alternatively, the semiconductor package according to the embodiment of the present invention is a semiconductor package including a substrate,
상기 기판은, 중앙에 제 1경사각으로 된 구멍이 형성된 제 1시트층, 및 중앙에 제 2경사각으로 된 구멍이 형성된 제 2시트층을 포함하고, 상기 제 2시트층이 상기 제 1시트층의 상부에 적층된 것을 특징으로 한다.The substrate includes a first sheet layer having a hole having a first inclination angle in the center, and a second sheet layer having a hole having a second inclination angle in the center, wherein the second sheet layer is formed of the first sheet layer. It is characterized in that stacked on top.
그리고, 상기 제 1시트층의 제 1경사각은 직각이고, 상기 제 2시트층의 제 2경사각은 둔각이다.The first inclination angle of the first sheet layer is a right angle, and the second inclination angle of the second sheet layer is an obtuse angle.
그리고, 상기 제 1시트층의 구멍에는 발광소자칩이 실장될 뿐만 아니라 형광체가 충전되고, 상기 제 2시트층의 구멍의 내측면에는 반사판이 형성된다.The hole of the first sheet layer is not only mounted with a light emitting device chip, but also filled with a phosphor, and a reflecting plate is formed on an inner surface of the hole of the second sheet layer.
한편, 본 발명의 실시예에 따른 반도체 패키지의 제조방법은, 하부 기판과 상부 기판을 포함하는 반도체 패키지의 제조방법으로서,Meanwhile, the method of manufacturing a semiconductor package according to the embodiment of the present invention is a method of manufacturing a semiconductor package including a lower substrate and an upper substrate.
중앙에 제 1경사각으로 된 구멍이 형성된 제 1시트층을 준비하는 제 1과정; 중앙에 제 2경사각으로 된 구멍이 형성된 제 2시트층을 준비하는 제 2과정; 및 상 기 제 1시트층과 제 2시트층을 상기 상부 기판으로 하여 상기 하부 기판상에 적층시키되, 상기 하부 기판상에 상기 제 1시트층을 적층시키고 그 위에 상기 제 2시트층을 적층시키는 제 3과정을 포함하는 것을 특징으로 한다.A first step of preparing a first sheet layer having a hole having a first inclination angle in a center thereof; A second process of preparing a second sheet layer having a hole having a second inclination angle in a center thereof; And laminating the first sheet layer and the second sheet layer as the upper substrate on the lower substrate, wherein the first sheet layer is laminated on the lower substrate, and the second sheet layer is laminated thereon. It is characterized by including three processes.
그리고, 상기 제 1과정에서의 제 1경사각을 직각으로 형성시키고, 상기 제 2과정에서의 제 2경사각을 둔각으로 형성시킨다.The first inclination angle in the first process is formed at a right angle, and the second inclination angle in the second process is formed at an obtuse angle.
그리고, 상기 제 1시트층의 구멍에 발광소자칩을 실장시키는 제 4과정, 및 상기 제 1시트층의 구멍내에 형광체를 충전시키는 제 5과정을 추가로 구비하여도 된다.The fourth step of mounting the light emitting device chip in the hole of the first sheet layer and the fifth step of filling the phosphor in the hole of the first sheet layer may be further provided.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 패키지 및 그의 제조방법에 대하여 설명하면 다음과 같다.Hereinafter, a semiconductor package and a method of manufacturing the same according to an embodiment of the present invention will be described with reference to the accompanying drawings.
도 7은 본 발명의 실시예에 따른 반도체 패키지의 단면도이다.7 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.
본 발명의 반도체 패키지는, LED칩(42); 그 LED칩(42)이 실장되는 하부 기판(30); 그 하부 기판(30)상에 배치되며 상기 LED칩(42)이 실장되는 영역에 상응하는 영역에 소정의 제 1 및 제 2경사각으로 된 캐비티가 형성된 상부 기판(36); 상기 하부 기판(30)에 소정 형태로 형성되고 와이어(44)를 매개로 하여 LED칩(42)에 접속된 패턴 전극(38, 40); 및 상기 LED칩(42)을 둘러싸도록 상기 상부 기판(36)의 캐비티 내측면을 따라 설치된 반사판(50)을 포함한다.The semiconductor package of the present invention, the
상기 하부 기판(30)은 LED칩(42)을 고밀도로 실장할 수 있는 기판이면 어느 것이나 가능하다. 예를 들어, 이러한 하부 기판(30)으로는 알루미나(alumina), 수 정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 및 질화알루미늄(aluminum nitride), LTCC(low temperature co-fired ceramic) 등을 들 수 있다. 따라서, 하부 기판(30)의 재질은 특별히 한정하지는 않으나, 본 발명의 실시예에서는 세라믹을 사용한 것으로 한다. 세라믹은 그 위에 금속 도체 배선 패턴을 형성하여 소성공정을 통해 적층형 세라믹 패키지(multi-layer ceramic package; MLP)로 사용이 가능하다. 그리고, 상기 상부 기판(36)도 상술한 하부 기판(30)의 재질과 동일한 것으로 보면 된다.The
상기 상부 기판(36)은 두개의 세라믹 시트층(32, 34)으로 이루어진 것으로 한다. 하부의 세라믹 시트층(32)의 중앙부에는 직각의 제 1경사각(θL)으로 된 캐비티(구멍)(제 1경사부가 됨)가 형성되고, 상부의 세라믹 시트층(34)의 중앙부에는 둔각의 제 2경사각(θT)으로 된 캐비티(구멍)(제 2경사부가 됨)가 형성된다. 그 하부의 세라믹 시트층(32)에 형성된 캐비티(구멍)의 상부 개구면은 상기 상부의 세라믹 시트층(34)에 형성된 캐비티(구멍)의 하부 개구면과 접하되, 그 접합 부분의 직경은 상호 동일하다.The
본 발명의 명세서에서, 상기 제 1경사부라 함은 직각(θL)의 경사면 및 그 직각의 경사면에 의해 둘러쌓여진 공간을 포함한다. 그리고, 상기 제 2경사부라 함은 둔각(θT)의 경사면 및 그 둔각의 경사면에 의해 둘러쌓여진 공간을 포함한다In the specification of the present invention, the first inclined portion includes a space inclined by the inclined surface of the right angle θL and the inclined surface thereof. The second inclined portion includes an inclined surface of the obtuse angle θT and a space surrounded by the inclined surface of the obtuse angle.
상기 하부의 세라믹 시트층(32) 및 상부의 세라믹 시트층(34)에 캐비티(구멍)를 형성하는 것은 익히 알려져 있는 종래의 방식을 채택하면 되고, 이러한 내용 은 동종업계에 종사하는 당업자라면 누구라도 쉽게 알 수 있다.Cavities (holes) are formed in the lower ceramic sheet layer 32 and the upper
그리고, 상기 하부의 세라믹 시트층(32)의 캐비티(구멍)내에는 형광체와 실리콘 또는 형광체와 에폭시(46)가 소정의 배합비율로 배합된 후 충전된다. 그 충전되는 형광체와 실리콘(또는 에폭시)(46)의 높이는 a0∼a1이다. 그리고, a1의 높이에서 수평을 유지한다.In the cavity (hole) of the lower ceramic sheet layer 32, phosphor and silicon or phosphor and
한편, 상기 상부의 세라믹 시트층(34)의 캐비티(구멍)내에는 실리콘 또는 에폭시(48)가 충전된다. 물론, 그 상부의 세라믹 시트층(34)의 캐비티(구멍)내에 아무런 물질도 충전되지 않을 수도 있다. 그 충전되는 실리콘 또는 에폭시(48)의 높이는 a1∼a2이다. 그리고, a2의 높이에서 수평을 유지하도록 충전된다. 물론, 돔형상으로 충전되어도 된다.On the other hand, the cavity (hole) of the upper
이와 같이 상기 하부의 세라믹 시트층(32)의 캐비티(구멍)에 형광체를 충전시킬 때 a1의 높이에서 수평을 유지하도록 충전시키게 되면, 종래의 구조에서 발생되었던 형광체 충전에 따른 문제점을 해결할 수 있게 된다. 즉, 다수개의 반도체 패키지에 형광체를 충전시키고 그 형광체가 충전된 반도체 패키지들을 위에서 아래로 내려다 본다고 가정하였을 때, 도 1과 도 2 및 도 6의 경우에는 각각의 LED칩위에 형광체가 충전되더라도 각각의 캐비티의 경사면이 어느 한 각도로 설정되어 있어서 각각의 LED칩위에 충전된 형광체의 높이가 서로 동일한지를 판별하기 어려워 양품/불량품 판정이 어렵다. 그러나, 본 발명의 구조적인 특징 즉, 제 1 및 제 2경사부의 확연히 차이나는 경사각으로 인해 기준점(형광체의 충전 완료점; a1)(또는 기준높이라고 할 수도 있음)을 정확히 파악할 수 있으므로 반도체 패키지들을 위에 서 아래로 내려다 볼 때 형광체의 충전 높이가 그 기준점(a1)을 초과하게 되면 쉽게 파악되어 양품/불량품 판정이 용이해진다. 특히, 도 3 및 도 4는 형광체의 균일한 충전이 매우 힘든 구조인데 반해, 본 발명은 도 3 및 도 4에 비해서는 훨씬 간편하게 형광체의 균일한 충전을 행할 수 있게 된다.As such, when the cavity (hole) of the lower ceramic sheet layer 32 is filled to maintain the horizontal at the height of a1, it is possible to solve the problem caused by the phosphor filling that has occurred in the conventional structure. . That is, assuming that a plurality of semiconductor packages are filled with phosphors and the semiconductor packages filled with the phosphors are viewed from the top to the bottom, in the case of FIGS. 1, 2, and 6, each phosphor is charged on each LED chip. Since the inclined surface of the cavity is set at an angle, it is difficult to determine whether the heights of the phosphors charged on the respective LED chips are the same, so that it is difficult to determine good or bad. However, the semiconductor package can be accurately identified because the structural features of the present invention, i.e., the inclination angles of the first and second inclined portions, can accurately determine the reference point (the filling completion point of the phosphor; a1) (or referred to as the reference height). When viewed from the top down, when the filling height of the phosphor exceeds its reference point a1, it is easily grasped to facilitate the determination of good or bad. In particular, while FIG. 3 and FIG. 4 have a very difficult structure of uniform filling of the phosphor, the present invention can perform uniform filling of the phosphor much more easily than in FIGS. 3 and 4.
더욱이, 하기에서와 같이 반사판(50)을 상부의 세라믹 시트층(34)의 내측벽에만 설치시키는 경우에는 형광체 충전후 경화시 그 반사판(50)의 저면이 형광체가 내측 벽면을 타고 올라오는 것을 방지하게 된다. 그로 인해, 형광체 충전후 경화를 하더라도 원하는 형광체 형상을 유지할 수 있게 된다. 이러한 효과는 원하는 휘도 및/또는 광 지향각 형성에 도움을 주게 된다.Furthermore, when the reflecting
도 7에서, 반사판(50)을 상부의 세라믹 시트층(34)의 내측벽에만 설치되는 것으로 하였는데, 필요에 따라서는 하부의 세라믹 시트층(32)의 내측벽까지 설치하여도 된다. 이 경우, 상기 반사판(50)은 상기 하부 기판(30)상에 형성된 패턴 전극중 적어도 하나(예컨대, 애노드 전극(38))에 접속될 수 있다.In FIG. 7, the reflecting
여기서, 상기 반사판(50)은 상술한 통상적인 금속 반사판과 유사한 형태로서 별도로 제작하여 실리콘계 본딩재에 의해 상기 상부의 세라믹 시트층(34)의 캐비티(구멍) 내측벽면에 설치하여도 된다. 다른 방법으로는, 저온동시소성세라믹(Low Temperature Co-fired Ceramic) 공법을 이용하여 반사판(50)을 형성시킬 수 있다. 이 저온동시소성세라믹 공법을 사용할 경우, 상부의 세라믹 시트층(34)을 경사각 형성기(지향각 형성기라고도 함)(도시 생략)를 이용하여 원하는 광 지향각을 얻을 수 있는 각도로 가공한 후에 그 내측벽면에 2∼20미크론의 Ag등의 전도성 메탈을 인쇄후 저온동시소성세라믹(Low Temperature Co-fired Ceramic) 공법으로 소결하고 나서 그 소결면위에 2∼10미크론의 Ni를 도금하고 난 후 2∼20미크론의 Ag(Au)를 재차 도금함에 의해 제작된다. 저온동시소성세라믹 공법에 의한 소결시 25℃에서 시작하여 2℃/min씩 상승시켜 830∼900℃에 도달하게 되면 20분 정도 유지시킨 후에 2℃/min씩 하강하여 25℃에 도달하면 소결을 종료한다. 위에서 언급한 도금 및 소성조건은 일반적인 것으로서 조성 및 첨가제에 의해서 다소의 차이가 있을 수 있다.Here, the reflecting
그리고, 상술한 본 발명의 반도체 패키지에서는 반사판(50)의 높이 및 상부의 세라믹 시트층(34)의 캐비티 경사각에 따라 광 지향각이 다르게 나타난다. 물론, 반사판(50)의 반사율의 차이에 의해서도 광 지향각이 다르게 나타난다. 하기의 표는 본 발명의 실시예에 따른 반도체 패키지의 높이(h) 및 경사각(즉, 제 2경사부의 경사각)에 따른 광 지향각(view angle) 및 루멘(lumen)값의 변화를 예시적으로 나타낸 것이다. 본 발명에서는 제 2경사부의 경사각은 둔각이며 도 7에서 θT로 표시되는데, 하기의 표에서는 편의상 제 2경사부의 경사각을 도 7의 θ1+θ2로 표시한다.In the semiconductor package of the present invention described above, the light directing angle is different depending on the height of the reflecting
(표)(table)
즉, 상기의 표는 반사판(50)의 반사율이 모두 동일한 것으로 가정하고 실험한 데이터로서, 상기의 표에서도 알 수 있듯이 제 2경사부의 경사각 및 반사판(50)의 높이에 의해 광 지향각이 조정됨을 알 수 있다. 물론, 표에는 나타나 있지 않지만 그 반사판(50)의 반사율을 변경하게 되면 상기 표에 기재된 광 지향각 및 루멘이 조정된다. 상기 표에서, 반도체 패키지의 높이(h)에서 반사판(50)의 높이(a1∼a2까지의 높이)가 차지하는 비율이 높은데, 이는 반사판(50)에 의한 광 지향각 조절 효과를 얻기 위한 것이다. 상기 표에 기재된 반도체 패키지의 높이(h)와 반사판(50)의 높이(a1∼a2까지의 높이)는 하나의 예일 뿐, 그 반사판(50)의 높이는 반도체 패키지의 사이즈와 LED칩의 크기 및 캐비티의 크기(위에서 아래로 바라본 크기) 등에 따라 최적화된다.In other words, the above table is a data experiment assuming that the reflectance of the
상기와 같이 구성된 본 발명의 실시예에 따른 반도체 패키지를 제조하기 위해서는, 하부 기판(30)과 상부 기판(36)을 각각 제조한 후에 적층후 동시소성하면 된다. 물론, 그 이외로 패턴 전극(38, 40) 형성, LED칩(42) 탑재, 와이어 본딩, 반사판(50) 형성 등과 같은 세부적인 공정이 있는데, 이들 공정은 익히 알려져 있는 제조 공정에 의해 행해질 수 있는 것이어서 설명을 생략한다. In order to manufacture the semiconductor package according to the exemplary embodiment of the present invention configured as described above, the
상기 하부 기판(30)과 상부 기판(36)은 캐비티 형성 공정의 유무에서 차이날 뿐 기본적으로 세라믹 시트를 적층하여 제조한다는 면에서는 동일하다. 상기의 하부 기판(30)과 상부 기판(36)을 제조하기 위해서는 먼저 세라믹 시트를 제조해야 한다.The
그 세라믹 시트의 제조방법은 하기와 같다.The manufacturing method of this ceramic sheet is as follows.
소정 중량의 유리 세라믹 분말을 준비하고 PVB계 바인더(binder)를 유리 세라믹 분말 대비 소정 중량부 측량한 후 톨루엔/알코올(toluene/alcohol)계 솔벤트(solvent)에 용해시켜 그 유리 세라믹 분말에 함께 배합한다. A glass ceramic powder having a predetermined weight is prepared, and PVB-based binder is weighed by a predetermined weight part with respect to the glass ceramic powder, and then dissolved in toluene / alcohol-based solvent and blended together in the glass ceramic powder. .
그리고 나서, 배합된 유리 세라믹 분말을 용기에 넣고 회전시켜 균일하게 섞는다. 예를 들어, 50rpm으로 20시간 정도 볼밀(ball mill)을 통해 원하는 입경의 유리 세라믹 분말을 얻는다. 상기 예로 든 50rpm과 20시간은 하나의 예시일 뿐, 볼밀내의 볼의 직경 및 양, 솔벤트 및 바인더의 양 등에 따라 가변된다. Then, the blended glass ceramic powder is placed in a container and rotated to mix uniformly. For example, a glass ceramic powder having a desired particle size is obtained through a ball mill at 50 rpm for about 20 hours. The above 50 rpm and 20 hours are just examples and vary depending on the diameter and amount of the balls in the ball mill, the amount of solvent and binder, and the like.
상기 볼밀에서의 밀링(milling)을 거치게 되면 최초로 배합된 유리 세라믹 분말이 슬러리(slurry) 형태로 토출되는데, 그 토출되는 슬러리에는 기포가 어느 정도 존재하기 때문에 그 토출되는 슬러리내의 기포를 제거하기 위해 탈포를 실시한다. 탈포시 슬러리 표면이 급속히 건조되는 것을 방지하기 위해 슬러리를 교반하면서 진공에서 소정 시간 유지하도록 한다. When milling in the ball mill, the first blended glass ceramic powder is discharged in the form of a slurry. Since the discharged slurry has some bubbles, it is degassed to remove bubbles in the discharged slurry. Is carried out. In order to prevent the slurry surface from drying rapidly during defoaming, the slurry is kept under vacuum for a predetermined time while stirring.
탈포 과정을 거친 섞여진 원재료(즉, 슬러리 형태임)를 시트 형태로 만든다. 즉, 테이프 캐스터에 필름과 블레이드(blade)를 설치한 후에 필름을 서서히 이송시 키면서 탈포된 슬러리를 투입하고, 블레이드를 통과한 슬러리를 건조시켜서 원하는 두께(예컨대, 필름위에 20∼150μm)의 세라믹 시트(그린 시트) 형태로 롤에 감는다.The mixed raw material (ie, in the form of a slurry) subjected to the defoaming process is formed into a sheet. That is, after installing the film and the blade (blade) on the tape caster, while slowly transferring the film, the degassed slurry is introduced, and the slurry passed through the blade is dried to produce a ceramic having a desired thickness (for example, 20 to 150 μm on the film). It is wound on a roll in the form of a sheet (green sheet).
이어, 그 롤에 감겨진 세라믹 시트를 일정한 크기(치수)로 절단하여 이후의 공정에서 용이하게 작업할 수 있게 한다. Then, the ceramic sheet wound on the roll is cut to a certain size (dimension) so that it can be easily worked in a later process.
이와 같이 소정 크기의 세라믹 시트를 제조하게 되면, 그 후 그 절단된 세라믹 시트에 비아 홀을 형성하고 그 비아 홀에 도전체 페이스트를 충전시킨다. 그 비아 홀은 층간 회로를 연결하는 역할을 한다. 그리고 나서, 그 세라믹 시트위에 스크린 프린팅 등의 후막 제조법 혹은 스퍼터링법, 증발법, 기상화학증착법, 졸겔 코팅법 등의 박막제조법으로 Ag, Pt, Pd 등의 도전성 페이스트를 형성시켜 각 층에 알맞은 내부 회로 패턴이 형성된 세라믹 시트를 제조한다. When a ceramic sheet having a predetermined size is manufactured in this way, via holes are formed in the cut ceramic sheet, and the via holes are filled with a conductor paste. The via hole serves to connect the interlayer circuits. Then, conductive pastes such as Ag, Pt, and Pd are formed on the ceramic sheet by a thin film manufacturing method such as screen printing, or a thin film manufacturing method such as sputtering, evaporation, vapor chemical vapor deposition, and sol-gel coating to form an internal circuit suitable for each layer. A patterned ceramic sheet is produced.
이와 같이 내부 회로 패턴이 인쇄된 세라믹 시트를 제조하게 되면, 이러한 각각의 세라믹 시트를 이용하여 하부 기판(30) 및 상부 기판(36)을 제조한다.When the ceramic sheet printed with the internal circuit pattern is manufactured as described above, the
즉, 하부 기판(30) 및 상부 기판(36)의 경우, 그 제조된 각각의 세라믹 시트를 건조한 후에 각각의 세라믹 시트를 원하는 성형체가 될 수 있도록 종합적으로 적층한다. 그리고 나서, 그 적층된 세라믹 시트를 대략 3000psi 정도의 압력 및 80∼100℃ 온도에서 가압하여 성형체로 만든다. 그 3000psi 정도의 압력 및 80∼100℃ 온도는 하나의 예시일 뿐 상황에 따라 가변될 수 있다. That is, in the case of the
이와 같이 하면 하부 기판(30)의 제조는 완료되고, 상부 기판(36)은 세라믹 시트가 적층된 성형체에 추가적으로 캐비티를 형성시키면 된다. 여기서, 상부 기판(36)에 캐비티를 형성시킬 때 도 7에서와 같이 직각의 제 1경사각(θL)으로 된 캐비티(구멍)(제 1경사부) 및 둔각의 제 2경사각(θT)으로 된 캐비티(구멍)(제 2경사부)를 한꺼번에 형성시킬 수 있다면 그렇게 해도 되겠으나, 한꺼번에 형성시키는 작업이 어렵기 때문에 각각 형성시키는 것이 좋다.In this way, manufacture of the
즉, 도 7을 보면 알 수 있듯이, 상부 기판(36)은 하부의 세라믹 시트층(32) 및 상부의 세라믹 시트층(34)으로 대별되므로, 하부의 세라믹 시트층(32)에는 직각의 제 1경사각(θL)으로 된 캐비티(구멍)(제 1경사부)를 형성시키고, 상부의 세라믹 시트층(34)에는 둔각의 제 2경사각(θT)으로 된 캐비티(구멍)(제 2경사부)를 형성시킨다. 예를 들어, 상기 하부의 세라믹 시트층(32)의 경우는 통상적인 펀칭 공정을 이용하여 직각의 경사각을 갖는 캐비티를 형성시킨다. 그리고, 상기 상부의 세라믹 시트층(34)의 경우는 경사각 형성기(도시 생략)를 이용하여 둔각의 경사각을 갖는 캐비티를 형성시킨다. 한편으로는, 직경이 상호 다른 구멍이 형성된 다수의 세라믹 시트를 순서적으로 적층하여 압착 후 소성하는 통상적인 제조 공정을 통해 상부의 세라믹 시트층(34)을 제조하여도 된다. That is, as can be seen in Figure 7, the
이와 같이, 하부 기판(30)과 상부 기판(36; 하부의 세라믹 시트층(32), 상부의 세라믹 시트층(34))이 각각 제조된 이후에는, 그 하부 기판(30)상에 상부 기판(36)중의 하부의 세라믹 시트층(32)을 적층시키고서 그 위에 상부의 세라믹 시트층 (34)을 적층시킨 후에 소성하게 되면 도 7에서와 같은 구조를 갖는 반도체 패키지가 완성된다. As described above, after the
이상 상세히 설명한 바와 같이 본 발명에 따르면, 제 1 및 제 2경사부의 확연히 차이나는 경사각으로 인해 기준점을 정확히 파악할 수 있으므로 형광체 충전의 균일/불균일 여부를 쉽게 파악할 수 있게 되어 종래에 비해 양품/불량품 판정이 용이해진다.As described in detail above, according to the present invention, the reference point can be accurately identified due to the significantly different inclination angles of the first and second inclined portions, thereby making it easier to determine whether the phosphor is filled uniformly or non-uniformly. It becomes easy.
그리고, 제 1 및 제 2경사부가 서로 확연히 차이나는 경사각을 가지고, 특히 제 1경사부의 경사면은 직각의 경사각을 가지므로 어레이되어 있는 다수개의 반도체 패키지내에 형광체를 충전하고자 할 경우 종래에 비해 형광체의 충전 높이를 균일하게 할 수 있어 상호간의 광 지향각의 차이 발생을 제거하게 된다.In addition, when the first and second inclined portions have inclined angles that are significantly different from each other, and particularly, the inclined surface of the first inclined portion has a right angled inclination angle, the phosphor is filled in a plurality of arrayed semiconductor packages, compared with the conventional case. The height can be made uniform, eliminating the occurrence of differences in the light directivity angles.
더욱이, 반사판을 상부의 세라믹 시트층의 내측벽에만 설치시킨 경우에는 형광체 충전후 경화시 그 반사판의 저면이 형광체가 내측 벽면을 타고 올라오는 것을 방지하게 되어 형광체 충전후 경화를 하더라도 원하는 형광체 형상을 유지할 수 있게 된다. 그로 인해, 원하는 광 지향각 및 색 좌표를 얻을 수 있게 되고, 생산 수율을 향상시키는 효과가 있게 된다.Furthermore, in the case where the reflector is installed only on the inner wall of the upper ceramic sheet layer, the bottom surface of the reflector prevents the phosphor from rising on the inner wall during curing after the filling of the phosphor. It becomes possible. Therefore, the desired light directivity angle and color coordinates can be obtained, and there is an effect of improving the production yield.
한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.On the other hand, the present invention is not limited only to the above-described embodiment, but can be modified and modified within the scope not departing from the gist of the present invention, the technical idea to which such modifications and variations are also applied to the claims Must see
Claims (18)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060026149A KR100836210B1 (en) | 2006-03-22 | 2006-03-22 | Semiconductor package and method of manufacturing thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060026149A KR100836210B1 (en) | 2006-03-22 | 2006-03-22 | Semiconductor package and method of manufacturing thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070095665A true KR20070095665A (en) | 2007-10-01 |
KR100836210B1 KR100836210B1 (en) | 2008-06-09 |
Family
ID=38802845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060026149A KR100836210B1 (en) | 2006-03-22 | 2006-03-22 | Semiconductor package and method of manufacturing thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100836210B1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100863756B1 (en) * | 2007-01-23 | 2008-10-16 | (주) 아모센스 | Method for manufacturing semiconductor package |
KR20110131380A (en) * | 2010-05-31 | 2011-12-07 | 주식회사 코미코 | Led package and method of manufacturing the same |
US8592855B2 (en) | 2008-05-23 | 2013-11-26 | Lg Innotek Co., Ltd. | Light emitting device package including a substrate having at least two recessed surfaces |
JP2016115934A (en) * | 2014-12-11 | 2016-06-23 | シチズン電子株式会社 | Light-emitting device and method of manufacturing light-emitting device |
KR102050673B1 (en) * | 2018-08-24 | 2019-11-29 | 조성은 | Reflector having various light emitting characteristic by stacking combination |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100956143B1 (en) | 2008-09-11 | 2010-05-06 | (주) 아모엘이디 | Reflector capable of removing yellow ring and semiconductor package using the reflector |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270901A (en) * | 2001-03-12 | 2002-09-20 | Citizen Electronics Co Ltd | Light emitting diode and its manufacturing method |
KR100567559B1 (en) | 2002-07-25 | 2006-04-05 | 마츠시다 덴코 가부시키가이샤 | Device with photoelectric element |
JP4070208B2 (en) * | 2003-04-21 | 2008-04-02 | 京セラ株式会社 | Light emitting element storage package and light emitting device |
JP2005310911A (en) * | 2004-04-19 | 2005-11-04 | Kyocera Corp | Package for housing light emitting element, light emitting device, and lighting apparatus |
-
2006
- 2006-03-22 KR KR1020060026149A patent/KR100836210B1/en active IP Right Grant
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100863756B1 (en) * | 2007-01-23 | 2008-10-16 | (주) 아모센스 | Method for manufacturing semiconductor package |
US8592855B2 (en) | 2008-05-23 | 2013-11-26 | Lg Innotek Co., Ltd. | Light emitting device package including a substrate having at least two recessed surfaces |
US8878229B2 (en) | 2008-05-23 | 2014-11-04 | Lg Innotek Co., Ltd. | Light emitting device package including a substrate having at least two recessed surfaces |
US9190450B2 (en) | 2008-05-23 | 2015-11-17 | Lg Innotek Co., Ltd. | Light emitting device package including a substrate having at least two recessed surfaces |
US9455375B2 (en) | 2008-05-23 | 2016-09-27 | Lg Innotek Co., Ltd. | Light emitting device package including a substrate having at least two recessed surfaces |
KR20110131380A (en) * | 2010-05-31 | 2011-12-07 | 주식회사 코미코 | Led package and method of manufacturing the same |
JP2016115934A (en) * | 2014-12-11 | 2016-06-23 | シチズン電子株式会社 | Light-emitting device and method of manufacturing light-emitting device |
KR102050673B1 (en) * | 2018-08-24 | 2019-11-29 | 조성은 | Reflector having various light emitting characteristic by stacking combination |
Also Published As
Publication number | Publication date |
---|---|
KR100836210B1 (en) | 2008-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9554457B2 (en) | Package for multiple light emitting diodes | |
KR100881384B1 (en) | Submount for mounting light-emitting device, method of manufacturing the submount for mounting light-emitting device and complex light-emitting element | |
KR100836210B1 (en) | Semiconductor package and method of manufacturing thereof | |
US9698318B2 (en) | Light emitting device | |
WO2007058438A1 (en) | Electronic parts packages | |
US9040332B2 (en) | Highly reflective coating on LED submount | |
KR100788931B1 (en) | Electron components package | |
KR100853412B1 (en) | Semiconductor package | |
US10797204B2 (en) | Submount based light emitter components and methods | |
KR100658536B1 (en) | Array type semiconductor package | |
TW201436299A (en) | Light emitter packages and methods | |
KR101606818B1 (en) | Light emitting device package, backlight unit, lighting device and its manufacturing method | |
KR100811206B1 (en) | LED package | |
KR100863756B1 (en) | Method for manufacturing semiconductor package | |
KR101234266B1 (en) | Method for manufacturing ceramics substrate and semiconductor package using the same | |
KR20150121364A (en) | Semiconductor optical device and method of manufacturing the same | |
KR101553341B1 (en) | Light emitting device package, backlight unit, illumination device and its manufacturing method | |
JP4160916B2 (en) | Manufacturing method of light emitting element storage package | |
KR20090130638A (en) | Method of manufacturing led package | |
KR101567929B1 (en) | Light emitting device package, backlight unit, lighting device and its manufacturing method | |
KR100654682B1 (en) | Method of bonding between ceramic and metal in the led package | |
KR101010349B1 (en) | Light emitting module | |
KR20150131873A (en) | Light emitting device package, backlight unit, lighting device and its manufacturing method | |
KR20150121363A (en) | Semiconductor optical device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130603 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140602 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160602 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180514 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190509 Year of fee payment: 12 |