KR100863756B1 - Method for manufacturing semiconductor package - Google Patents

Method for manufacturing semiconductor package Download PDF

Info

Publication number
KR100863756B1
KR100863756B1 KR1020070006836A KR20070006836A KR100863756B1 KR 100863756 B1 KR100863756 B1 KR 100863756B1 KR 1020070006836 A KR1020070006836 A KR 1020070006836A KR 20070006836 A KR20070006836 A KR 20070006836A KR 100863756 B1 KR100863756 B1 KR 100863756B1
Authority
KR
South Korea
Prior art keywords
substrate
cavity
light emitting
emitting device
device mounting
Prior art date
Application number
KR1020070006836A
Other languages
Korean (ko)
Other versions
KR20080069305A (en
Inventor
박종원
조윤민
Original Assignee
(주) 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 아모센스 filed Critical (주) 아모센스
Priority to KR1020070006836A priority Critical patent/KR100863756B1/en
Publication of KR20080069305A publication Critical patent/KR20080069305A/en
Application granted granted Critical
Publication of KR100863756B1 publication Critical patent/KR100863756B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)

Abstract

렌즈를 사용하지 않고서도 지향각을 좁힐 수 있으면서 생산 수율을 향상시킬 수 있도록 한 반도체 패키지 및 그의 제조방법을 제시한다. 발광소자 실장영역을 갖는 제 1기판을 준비하는 제 1과정, 발광소자 실장영역에 상응하는 부위에 제 1캐비티가 형성된 제 2기판을 준비하는 제 2과정, 제 1기판상에 제 2기판을 적층하여 소결하는 제 3과정, 발광소자 실장영역에 상응하는 부위에 제 2캐비티가 형성되고 제 2캐비티의 내측면에 반사판이 형성된 제 3기판을 준비하는 제 4과정, 및 제 3과정에 의한 성형체의 상면에 제 3기판을 적층하되, 상호간의 접촉면을 접착제로 접착하는 제 5과정을 포함한다. 이러한 본 발명에 의하면, 반사판이 형성된 기판을 별도로 제작한 후에 종래 형태의 엘이디 패키지의 상면에 평탄하게 접착시킴으로써, 완성된 LED패키지의 측면부가 종래에 비해 훨씬 매끄럽다. 그로 인해, 종래의 LED패키지에 비해 생산 수율이 뛰어날 뿐만 아니라 제품의 신뢰성이 우수하게 된다.Disclosed is a semiconductor package and a method of manufacturing the same, which can improve the production yield while narrowing the orientation angle without using a lens. A first process of preparing a first substrate having a light emitting device mounting region, a second process of preparing a second substrate having a first cavity formed at a portion corresponding to the light emitting device mounting region, and laminating a second substrate on the first substrate. A third process of sintering by a second process, a fourth process of preparing a third substrate on which a second cavity is formed at a portion corresponding to a light emitting device mounting region, and a reflection plate is formed on an inner surface of the second cavity, and The third substrate is laminated on the upper surface, and a fifth process of adhering the contact surfaces to each other with an adhesive agent. According to the present invention, by separately manufacturing the substrate on which the reflector plate is formed, the flat surface is adhered to the upper surface of the conventional LED package, so that the side surface of the finished LED package is much smoother than the conventional one. Therefore, not only the production yield is superior to the conventional LED package but also the reliability of the product is excellent.

Description

반도체 패키지의 제조방법{Method for manufacturing semiconductor package}Method for manufacturing semiconductor package

도 1은 일반적인 엘이디 패키지의 구성을 나타낸 단면도이다.1 is a cross-sectional view showing the configuration of a typical LED package.

도 2는 렌즈를 채용한 일반적인 엘이디 패키지의 구성을 나타낸 단면도이다.2 is a cross-sectional view showing the configuration of a general LED package employing a lens.

도 3 및 도 4는 도 2에서의 문제점을 해결하기 위한 종래의 엘이디 패키지의 구성을 나타낸 단면도이다.3 and 4 are cross-sectional views showing the configuration of a conventional LED package for solving the problem in FIG.

도 5는 본 발명의 실시예에 따른 반도체 패키지의 제조방법 및 이에 의해 제조된 반도체 패키지의 구성을 설명하기 위한 단면도이다.5 is a cross-sectional view for describing a method of manufacturing a semiconductor package and a structure of a semiconductor package manufactured according to an embodiment of the present invention.

도 6은 본 발명의 변형예를 나타낸 단면도이다.6 is a cross-sectional view showing a modification of the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

10 : 제 1기판 14 : LED칩10: first substrate 14: LED chip

16 : 와이어 18 : 형광물질층16: wire 18: fluorescent material layer

20 : 제 2기판 22 : 반사판20: second substrate 22: reflecting plate

30 : 제 3기판30: third substrate

본 발명은 반도체 패키지 및 그의 제조방법에 관한 것으로, 보다 상세하게는 지향각이 좁은 반도체 패키지 및 그의 제조방법에 관한 것이다.The present invention relates to a semiconductor package and a method for manufacturing the same, and more particularly, to a semiconductor package having a narrow orientation angle and a method for manufacturing the same.

발광다이오드(light emission diode, 이하, LED라 함)는 다양한 색을 구현할 수 있는 반도체 소자이다. LED는 GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성한다. 현재, 이와 같은 반도체 소자가 전자부품에 패키지형태로 많이 채택되고 있다.Light emitting diodes (hereinafter, referred to as LEDs) are semiconductor devices capable of realizing various colors. The LED constitutes a light emitting source by changing compound semiconductor materials such as GaAs, AlGaAs, GaN, InGaN, and AlGaInP. At present, many such semiconductor devices have been adopted in the form of packages in electronic components.

일반적으로, 조명기구 등에 채용되어 백색 LED를 구현하는 방법으로는, 가시광 영역중 파장이 대략 430nm∼470nm인 청색 LED칩과 YAG계의 형광체(예컨대, yellow phosphor)를 조합하는 방법, 및 UV LED칩과 적색/녹색/청색 형광체를 조합하는 방법, 적색/녹색/청색 LED칩을 조합하는 방법 등이 있다. 백색 LED를 저렴하게 구현할 수 있고 광효율이 높다라는 등의 이유로 인해 첫 번째 방법이 주로 많이 사용된다.In general, a method of implementing a white LED by being used in a luminaire or the like includes a method of combining a blue LED chip having a wavelength of approximately 430 nm to 470 nm in a visible light region with a YAG-based phosphor (eg, yellow phosphor), and a UV LED chip. And a method of combining red / green / blue phosphors, and a method of combining red / green / blue LED chips. The first method is often used due to the low cost and high efficiency of white LEDs.

청색 LED칩과 YAG계의 형광체(예컨대, yellow phosphor)를 조합하여 백색 LED를 구현하게 되면 도 1의 (a) 또는 (b)에 예시된 바와 같은 구조가 된다. When a white LED is implemented by combining a blue LED chip and a YAG-based phosphor (for example, yellow phosphor), the structure is illustrated in FIG. 1 (a) or (b).

도 1의 (a) 또는 (b)에 예시된 LED패키지는, LED칩(14); LED칩(14)이 실장되는 제 1기판(10); 제 1기판(10)상에 배치되며 LED칩(14)이 실장되는 영역에 상응하 는 영역에 캐비티가 형성된 제 2기판(20); 제 1기판(10)에 소정 형태로 형성되고 와이어(16)를 매개로 하여 LED칩(14)에 접속된 패턴 전극(12a, 12b); LED칩(14)을 둘러싸도록 제 2기판(20)의 캐비티 내측면을 따라 형성된 반사판(22); 및 YAG계의 형광체(예컨대, yellow phosphor) 및 실리콘(또는 에폭시)이 소정의 배합비율에 따라 배합된 후 LED칩(14)을 덮도록 충전된 형광물질층(18)을 구비한다. 제 1기판(10)을 하부 기판이라 하고, 제 2기판(20)을 상부 기판이라 하여도 된다.The LED package illustrated in (a) or (b) of FIG. 1 includes an LED chip 14; A first substrate 10 on which the LED chip 14 is mounted; A second substrate 20 disposed on the first substrate 10 and having a cavity formed in a region corresponding to the region where the LED chip 14 is mounted; Pattern electrodes 12a and 12b formed on the first substrate 10 in a predetermined shape and connected to the LED chips 14 via wires 16; A reflector 22 formed along the inner surface of the cavity of the second substrate 20 to surround the LED chip 14; And a phosphor layer 18 charged to cover the LED chip 14 after YAG-based phosphors (eg, yellow phosphor) and silicon (or epoxy) are blended according to a predetermined compounding ratio. The first substrate 10 may be referred to as a lower substrate, and the second substrate 20 may be referred to as an upper substrate.

도 1의 (b)에서, 반사판(22)의 경사각이 되는 캐비티의 경사각(θ)은 기준선을 기준으로 대략 30도 정도이다. 도 1의 (a)에서는 반사판(22)의 경사각(θ)은 0도이다. 도 1의 (a) 및 (b)에서, 외부와 접하는 형광물질층(18)의 최상면이 발광면적이 된다. 형광물질층(18)내의 형광체는 통상적으로 구형의 분말이다. 형광체는 빛을 산란시키기 때문에 반사판(22)의 경사각(θ)은 지향각에 영향을 미치지 못한다. In FIG. 1B, the inclination angle θ of the cavity serving as the inclination angle of the reflecting plate 22 is about 30 degrees based on the reference line. In FIG. 1A, the inclination angle θ of the reflecting plate 22 is 0 degrees. In FIGS. 1A and 1B, the uppermost surface of the fluorescent material layer 18 in contact with the outside becomes the light emitting area. The phosphor in the phosphor layer 18 is typically a spherical powder. Since the phosphor scatters light, the inclination angle θ of the reflecting plate 22 does not affect the orientation angle.

도 1의 (a) 및 (b)는 반사판(22)의 경사각(θ)에서 차이가 나지만 발광면적이 거의 동일하므로 반사판(22)의 경사각(θ)과는 무관하게 지향각이 동일하다. 즉, 도 1의 (a) 및 (b)의 LED패키지에 의한 지향각은 대략 120도 내지 130도 정도로 고정된다. (A) and (b) of FIG. 1 differ in the inclination angle θ of the reflecting plate 22, but since the light emitting area is almost the same, the orientation angle is the same regardless of the inclination angle θ of the reflecting plate 22. That is, the directing angle by the LED package of FIGS. 1A and 1B is fixed at about 120 degrees to about 130 degrees.

그래서, 고정된 지향각을 탈피하기 위해 통상적으로 실리콘 또는 에폭시로 이루어지는 반구 형상의 렌즈를 채용한다. 도 2에는 렌즈가 채용된 일반적인 LED패키지가 도시되어 있다. 도 2의 (a)는 도 1의 (a)의 구성에 렌즈(25)가 추가로 설치되었다. 도 2의 (b)는 도 1의 (b)의 구성에 렌즈(25)가 추가로 설치되었다. 렌 즈(25)를 사용하게 되면 지향각을 대략 60도 내지 90도 정도로 조절할 수 있게 된다. Thus, a hemispherical lens usually made of silicone or epoxy is employed to escape the fixed orientation angle. 2 shows a typical LED package employing a lens. In FIG. 2A, a lens 25 is additionally installed in the configuration of FIG. 1A. In FIG. 2B, the lens 25 is additionally installed in the configuration of FIG. 1B. By using the lens 25 it is possible to adjust the orientation angle to about 60 to 90 degrees.

렌즈(25)를 LED패키지의 전면(즉, 형광물질층(18)의 상면)에 설치하기 위해서는 UV 접착제(자외선 경화 접착제), 순간 접착제 등과 같은 접착제를 사용한다. 렌즈(25)의 저면중에서 형광물질층(18)의 최상면과 맞닿는 부위에는 접착제를 바르지 않는다. 맞닿는 부위에 접착제를 바른 후에 렌즈(25)를 LED패키지의 전면에 접착시키게 되면 추후에 광손실이 발생하기 때문이다. 따라서, 렌즈(25)의 저면중에서 형광물질층(18)의 최상면과 맞닿지 않는 부위에만 접착제를 바른 후에 LED패키지의 전면에 접착시킨다. In order to install the lens 25 on the front surface of the LED package (that is, the upper surface of the fluorescent material layer 18), an adhesive such as UV adhesive (ultraviolet curing adhesive), instant adhesive, or the like is used. An adhesive is not applied to a portion of the bottom surface of the lens 25 that contacts the top surface of the phosphor layer 18. This is because if the lens 25 is adhered to the front surface of the LED package after applying the adhesive to the contacting portion, light loss occurs later. Therefore, the adhesive is applied only to the portion of the bottom surface of the lens 25 that does not contact the top surface of the fluorescent material layer 18 and then adheres to the entire surface of the LED package.

이러한 접착 방식에서는 접촉면적이 좁기 때문에 접착이 제대로 되지 않는 경우가 많이 발생되고, 그로 인해 접착후에 렌즈(25)가 패키지 본체로부터 쉽게 이탈되어 버린다. 렌즈(25)의 접착이 제대로 되었다고 하더라도 렌즈(25)와 기판의 열팽창계수의 차이가 커서 LED칩(14)이 동작하게 되면 열응력이 발생된다. 열응력에 의해 접합부위에서 변형력이 발생하여 계면 분리가 발생된다.In such an adhesive method, since the contact area is narrow, the adhesion is often inadequate, whereby the lens 25 is easily detached from the package body after the adhesion. Even if the lens 25 is properly adhered, the thermal stress is generated when the LED chip 14 operates because the difference between the coefficient of thermal expansion between the lens 25 and the substrate is large. Thermal stress causes strain at the joints, resulting in interfacial separation.

특히, 하이파워 LED칩을 사용하는 경우에는 열응력으로 인한 계면 분리 현상이 큰 문제거리로 대두된다. 또한, 도 2의 구조에서 렌즈(25)를 제작하는데 소요되는 비용 역시 고가이다.In particular, when using a high-power LED chip, the interface separation phenomenon due to thermal stress is a big problem. In addition, the cost of manufacturing the lens 25 in the structure of Figure 2 is also expensive.

도 1 및 도 2의 구조에서, 형광물질층(18)의 코팅(충전)시 형광물질층(18)은 모세관 현상에 의해 캐비티에 충전될 때 반사판(22)을 타고 올라간다. 다시 말해 서, 캐비티의 경사면(즉, 반사판(22))에 접하는 형광물질층(18)의 측부가 반사판(22)을 타고 올라가게 되므로, 형광물질층(18)이 균일한 높이로 충전되는 것이 아니어서 원하는 지향각을 제대로 얻을 수 없게 된다. 특히, 도 2에서는 캐비티의 경사면에 접하는 형광물질층(18)의 측부가 반사판(22)을 타고 올라가게 되면 렌즈(25)의 접착시 렌즈(25)의 저면 중앙부위와 형광물질층(18)의 최상면 사이에 간극이 발생되어 얻고자 하는 지향각을 제대로 얻을 수 없게 된다.1 and 2, upon coating (filling) of the phosphor layer 18, the phosphor layer 18 climbs up the reflector plate 22 when filled in the cavity by capillary action. In other words, since the side portion of the phosphor layer 18 in contact with the inclined surface of the cavity (that is, the reflector plate 22) is lifted up the reflector plate 22, it is possible that the phosphor layer 18 is filled to a uniform height. No, you can't get the right angle you want. In particular, in FIG. 2, when the side portion of the fluorescent material layer 18, which is in contact with the inclined surface of the cavity, rises up the reflecting plate 22, the center portion of the bottom surface of the lens 25 and the fluorescent material layer 18 when the lens 25 is bonded to each other. A gap is generated between the top surfaces of, so that the aiming angle cannot be obtained properly.

그리하여, 본 출원인은 도 3 및 도 4에서와 같이 캐비티에 충전되는 형광체의 높이를 쉽게 제어할 수 있을 뿐만 아니라 원하는 지향각을 얻을 수 있도록 한 LED패키지를 2006년 9월 20일자로 국내특허출원(출원번호; 10-2006-91152)한 바 있다.Thus, the applicant of the Korean patent application on September 20, 2006, the LED package that can easily control the height of the phosphor filled in the cavity as shown in Figures 3 and 4 as well as to obtain the desired directivity angle ( Application No. 10-2006-91152.

도 3을 도 1의 (a)와 비교하여 보면, 도 1의 (a)에서는 제 1기판(10)상에 제 2기판(20)만이 적층되지만 도 3에서는 제 1기판(10)상에 두 개의 기판(20, 30)이 적층된다. 두 개의 기판(20, 30)을 상부 기판(40)으로 통칭할 수도 있고, 다르게는 제 2기판(20) 및 제 3기판(30)으로 칭할 수도 있다. 도 3에서는 반사판(22)이 제 3기판(30)의 캐비티 내측면에 설치된다. 제 2기판(20)의 캐비티와 제 3기판(30)의 캐비티의 경계영역(즉, 단차진 부위의 상부)에는 차단부가 될 수 있는 댐(24)(다공성의 절연재료로 이루어짐)이 형성된다. 도 3에서, 미설명 부호 26은 실리콘 또는 에폭시이다. 물론, 제 3기판(30)의 캐비티내에 실리콘 또는 에폭시(26)가 충전되지 않아도 된다. Referring to FIG. 3 and FIG. 1A, in FIG. 1A, only the second substrate 20 is stacked on the first substrate 10, but in FIG. 3, only the second substrate 20 is stacked on the first substrate 10. Substrates 20 and 30 are stacked. The two substrates 20 and 30 may be collectively referred to as the upper substrate 40, or alternatively referred to as the second substrate 20 and the third substrate 30. In FIG. 3, the reflecting plate 22 is provided on the inner surface of the cavity of the third substrate 30. A dam 24 (made of a porous insulating material) may be formed in a boundary region between the cavity of the second substrate 20 and the cavity of the third substrate 30 (that is, the upper portion of the stepped portion), which may be a blocking portion. . In Fig. 3, reference numeral 26 denotes silicone or epoxy. Of course, the silicon or epoxy 26 need not be filled in the cavity of the third substrate 30.

도 4를 도 1의 (b)와 비교하여 보면, 도 4의 상부 기판(50)의 두께가 도 1의 (b)의 상부 기판(20)의 두께에 비해 두껍다. 상부 기판(50)에 형성되는 캐비티의 깊이 역시 도 1의 (b)에서의 캐비티의 깊이에 비해 깊다. 상부 기판(50)의 캐비티내의 소정 위치(차단띠(42)가 형성된 위치)까지만 형광물질층(18)이 충전되고, 그 이상부터는 실리콘 또는 에폭시(26)가 충전된다. 차단띠(42)는 다공성의 절연재료로 인쇄 또는 스퍼터링된 것이다. 도 4에서는 차단띠(42)를 많이 돌출되게 도시하였는데, 이는 너무 작게 도시하면 파악하기 어렵기 때문에 이해하기 쉽도록 하기 위해 돌출시킨 것이다.When comparing FIG. 4 with FIG. 1B, the thickness of the upper substrate 50 of FIG. 4 is thicker than the thickness of the upper substrate 20 of FIG. 1B. The depth of the cavity formed in the upper substrate 50 is also deep compared to the depth of the cavity in FIG. The fluorescent material layer 18 is filled only to a predetermined position in the cavity of the upper substrate 50 (the position where the blocking band 42 is formed), and the silicon or epoxy 26 is filled thereafter. The barrier strip 42 is printed or sputtered with a porous insulating material. In FIG. 4, the blocking band 42 is protruded a lot, which is protruded for easy understanding because it is difficult to grasp if shown too small.

도 3 및 도 4의 LED패키지는 상부 기판의 두께를 도 1과 비교하여 더 두껍게 하고 캐비티의 깊이를 보다 깊게 하여 형광물질층(18)의 충전 높이를 조절함으로써, 반사판(22)의 실질적인 높이를 보다 많이 확보하여 원하는 지향각(예를 들어, 60도 내지 90도)을 얻게 되었다. 3 and 4 increase the substantial height of the reflector plate 22 by adjusting the filling height of the phosphor layer 18 by making the thickness of the upper substrate thicker than that of FIG. 1 and making the depth of the cavity deeper. More was obtained to obtain the desired orientation angle (eg, 60 to 90 degrees).

그런데, 도 3 및 도 4의 LED패키지를 제조하는 과정에서 다음과 같은 문제점이 발생된다.However, the following problems occur in the process of manufacturing the LED package of FIG.

도 3 및 도 4의 LED패키지를 제조하기 위해서, 통상적으로 하부 기판(10)과 상부 기판(40 또는 50)을 각각 제조한 후에 하부 기판(10)상에 상부 기판(40 또는 50)을 적층하고 나서 동시소성한다. 그 후에 전기 도금을 통하여 반사판(22)을 형성시키고서 LED칩(14) 실장, 와이어(16) 본딩, 형광체 충전 등이 행해진다. 여기서, 동시소성을 거치게 되면 제 3기판(30)과 다른 기판(10, 20)의 수축률 차이로 인해 서로의 캠버(즉, 뒤틀림 정도)가 상이하게 되어 계면이 불균일하게 되므로 계면에서의 접합이 용이하지 않게 된다. 통상적으로, 도 3에서의 제 3기판(30)과 도 4에서 제 3기판에 상응하는 부분이 아래의 기판 부위의 두께에 비해 크거나 같다. 특히, 제 3기판에 상응하는 부분에 형성된 캐비티 면적이 아래의 기판 부위의 캐비티 면적에 비해 크기 때문에 동시소성을 하게 되면 서로간의 수축률이 차이나서 서로의 캠버가 상이하게 된다.In order to manufacture the LED package of FIGS. 3 and 4, the lower substrate 10 and the upper substrate 40 or 50 are manufactured, respectively, and then the upper substrate 40 or 50 is laminated on the lower substrate 10. Then fired simultaneously. Thereafter, the reflecting plate 22 is formed through electroplating, and the LED chip 14 is mounted, the wire 16 is bonded, the phosphor is charged, and the like. In this case, when the simultaneous firing is performed, the cambers (that is, the degree of warpage) of the third substrate 30 and the other substrates 10 and 20 are different from each other, resulting in uneven interfaces, thus facilitating bonding at the interfaces. You will not. Typically, the portion corresponding to the third substrate 30 in FIG. 3 and the third substrate in FIG. 4 is greater than or equal to the thickness of the substrate portion below. In particular, since the cavity area formed in the portion corresponding to the third substrate is larger than the cavity area of the lower substrate portion, simultaneous firing results in a difference in shrinkage between the cambers.

도 3 및 도 4는 단품화된 LED패키지를 도시한 것이다. 통상적으로, 형광체 충전까지 완료된 도 3 및 도 4의 LED패키지(단품화되기 이전 상태의 LED패키지임)는 다수개의 LED패키지가 하나의 세트내에 어레이되고 절단분리과정을 거친 후에 단품화된다. 어레이되어 있는 다수의 LED패키지를 절단분리하기 위해서 레이저 빔을 이용하는 경우도 있지만, 보통 휠 블레이드(wheel blade)를 이용하는 절단기가 주로 사용된다. 3 and 4 show a single LED package. Typically, the LED package of Figs. 3 and 4 (which is a LED package before being singulated) completed up to phosphor charging is singulated after a plurality of LED packages are arrayed in one set and subjected to cut separation. In some cases, a laser beam is used to cut and separate a plurality of arrayed LED packages, but a cutter using a wheel blade is usually used.

휠 블레이드를 이용하여 절단하는 경우를 설명한다. 어레이되어 있는 LED패키지의 절단 부위가 휠 블레이드의 하측에 위치하게 되면 휠 블레이드가 회전함과 동시에 직하 방향으로 하강하여 그 절단 부위를 가압하면서 절단하게 된다. The case of cutting using a wheel blade will be described. When the cut portion of the arrayed LED package is located at the lower side of the wheel blade, the wheel blade rotates and descends in the downward direction at the same time to press while cutting the cut portion.

어레이되어 있는 LED패키지(즉, 도 3 및 도 4의 LED패키지)는 기존의 LED패키지(즉, 도 1 및 도 2의 LED패키지)에 비해 보다 두꺼운 두께를 갖기 때문에 휠 블레이드의 회전 및 가압에 의한 절단시 절단면이 평탄하게 절단되기 어렵다. 이로 인해, 절단면에서 균열이 발생되어 생산 수율을 떨어뜨리고 제품의 신뢰성을 저하시키는 문제가 발생된다.Since the arrayed LED package (that is, the LED package of FIGS. 3 and 4) has a thicker thickness than the conventional LED package (ie, the LED package of FIGS. 1 and 2), the wheel blades are rotated and pressed. When cutting, the cut surface is difficult to cut flat. As a result, cracks are generated at the cut surface, which lowers the production yield and lowers the reliability of the product.

본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 렌즈를 사용하지 않고서도 지향각을 좁힐 수 있으면서 생산 수율을 향상시킬 수 있도록 한 반도체 패키지 및 그의 제조방법을 제공함에 그 목적이 있다.The present invention has been proposed to solve the above-mentioned conventional problems, and an object thereof is to provide a semiconductor package and a method of manufacturing the same, which can improve the production yield while narrowing the directivity angle without using a lens.

상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 반도체 패키지의 제조방법은, 발광소자 실장영역을 갖는 제 1기판을 준비하는 제 1과정; 발광소자 실장영역에 상응하는 부위에 제 1캐비티가 형성된 제 2기판을 준비하는 제 2과정; 제 1기판상에 제 2기판을 적층하여 소결하는 제 3과정; 발광소자 실장영역에 상응하는 부위에 제 2캐비티가 형성되고 제 2캐비티의 내측면에 반사판이 형성된 제 3기판을 준비하는 제 4과정; 및 제 3과정에 의한 성형체의 상면에 제 3기판을 적층하되, 상호간의 접촉면을 접착제로 접착하는 제 5과정을 포함한다.In order to achieve the above object, a method of manufacturing a semiconductor package according to a preferred embodiment of the present invention includes a first step of preparing a first substrate having a light emitting device mounting region; A second process of preparing a second substrate having a first cavity formed at a portion corresponding to a light emitting device mounting region; A third process of laminating and sintering a second substrate on the first substrate; A fourth process of preparing a third substrate having a second cavity formed on a portion corresponding to the light emitting device mounting region and a reflecting plate formed on an inner surface of the second cavity; And a third process of laminating a third substrate on the upper surface of the molded body according to the third process, and adhering the contact surfaces to each other with an adhesive.

여기서, 제 1캐비티의 경사각과 제 2캐비티의 경사각을 상이하게 한다.Here, the inclination angle of the first cavity and the inclination angle of the second cavity are made different.

제 3과정에 의한 성형체의 발광소자 실장영역에 발광소자를 실장하고 제 1캐비티의 내부에 형광물질층을 충전시킨다.The light emitting device is mounted in the light emitting device mounting region of the molded body according to the third process, and the fluorescent material layer is filled in the first cavity.

제 1 내지 제 3기판을 ZnO계열의 바리스터 재료를 이용한 시트를 사용하여 제조한다. 다르게는, 제 1 및 제 2기판을 LTCC 재료를 이용한 시트를 사용하여 제조하고 제 3기판을 ZnO계열의 바리스터 재료와 메탈 재료 및 플라스틱 재료중의 어느 한 재료를 이용한 시트를 사용하여 제조한다. 또 다르게는, 제 1 및 제 2기판을 ZnO계열의 바리스터 재료를 이용한 시트를 사용하여 제조하고 제 3기판을 메탈 또 는 플라스틱 재료를 이용한 시트를 사용하여 제조한다.The first to third substrates are manufactured using a sheet using a ZnO series varistor material. Alternatively, the first and second substrates are made using a sheet made of LTCC material and the third substrate is made using a sheet made of any one of ZnO series varistor material and metal material and plastic material. Alternatively, the first and second substrates are prepared using a sheet made of ZnO based varistor material and the third substrate is made using a sheet made of metal or plastic material.

제 1 및 제 2기판은, 단위칩이 복수개 배열되어 있고 제 3과정에서의 소결이후에 단위칩 단위로 절단된다.In the first and second substrates, a plurality of unit chips are arranged and cut into unit chip units after sintering in the third process.

한편, 본 발명의 실시예에 따른 반도체 패키지는, 발광소자 실장영역을 갖는 제 1기판상에 발광소자 실장영역에 상응하는 부위에 제 1캐비티가 형성된 제 2기판을 적층하여 소결시킨 성형체; 및 발광소자 실장영역에 상응하는 부위에 제 2캐비티가 형성되고 제 2캐비티의 내측면에 반사판이 형성된 제 3기판을 포함하고, 성형체의 상면에 제 3기판이 적층되되 상호간의 접촉면이 접착제로 접착된다.On the other hand, the semiconductor package according to an embodiment of the present invention, the molded body is laminated on the first substrate having a light emitting device mounting region and the second substrate formed with a first cavity formed on the portion corresponding to the light emitting device mounting region and sintered; And a third substrate having a second cavity formed in a portion corresponding to the light emitting device mounting region and a reflecting plate formed on an inner side surface of the second cavity, wherein a third substrate is laminated on the upper surface of the molded body, and the contact surfaces of the molded bodies are bonded by an adhesive. do.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 패키지의 제조방법에 대하여 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor package according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 5는 본 발명의 실시예에 따른 반도체 패키지의 제조방법 및 이에 의해 제조된 반도체 패키지의 구성을 설명하기 위한 단면도이다. 이하에 언급되는 제 1기판(10)을 하부 기판이라 하고, 제 2기판(20)을 제 1상부 기판이라 하며, 제 3기판(30)을 제 2상부 기판이라고 할 수 있다. 도 5에서는 도 3의 댐(24)과 도 4의 차단띠(42)와 같은 차단부를 도시하지 않았는데, 이는 본 발명의 제조방법을 설명하는데 있어서 부수적인 구성요소에 지나지 않기 때문이다. 당해 기술분야에 종사하는 자라면 도 5에 차단부를 형성시키고자 할 경우 도 3 및 도 4에 대한 설명으로 충분히 가능하리라 본다.5 is a cross-sectional view for describing a method of manufacturing a semiconductor package and a structure of a semiconductor package manufactured according to an embodiment of the present invention. The first substrate 10 mentioned below may be referred to as a lower substrate, the second substrate 20 may be referred to as a first upper substrate, and the third substrate 30 may be referred to as a second upper substrate. In FIG. 5, the blocking part such as the dam 24 of FIG. 3 and the blocking band 42 of FIG. 4 is not shown, because it is only an additional component in describing the manufacturing method of the present invention. If the person skilled in the art to form the blocking portion in Figure 5 will be enough to the description of Figures 3 and 4.

우선, 도 5의 (a)에서, 최하부에 배치될 제 1기판(10) 및 제 1기판(10)상에 적층될 제 2기판(20)을 각각 제조한다. First, in FIG. 5A, a first substrate 10 to be disposed at the bottom and a second substrate 20 to be stacked on the first substrate 10 are manufactured.

제 1기판(10)는 일예로 대략 100μm 두께의 시트를 6장 정도 적층하여 형성한다. 제 1기판(10)의 상면과 저면 및 측면에는 패턴 전극(12a, 12b)을 형성시킨다. 여기서, 시트 제조공정 및 패턴 전극 형성공정은 동종업계에 종사하는 당업자라면 누구라도 쉽게 알 수 있으므로 설명을 생략한다. 시트는 LTCC, Al2O3, ZnO계열의 바리스터 재료로 제조할 수 있는데, 바람직하게는 ZnO계열의 바리스터 재료를 사용하여 제조함이 가장 좋다. 왜냐하면 ZnO계열의 바리스터가 열전도도가 가장 높기 때문이다. 따라서, ZnO를 주성분으로 하는 바리스터 재료로 제조하게 되면 바리스터로서의 기능을 수행할 뿐만 아니라 바리스터 자체의 높은 열전도성으로 인해 LED패키지의 온도를 신속하게 낮출 수 있게 된다. 도 5의 (a)에는 도시하지 않았지만, 제 1기판(10)의 발광소자 실장영역의 아래에 제 1기판(10)을 수직으로 관통하는 홀을 형성하고서 그 홀내에 Cu 슬러그 또는 다이아몬드 슬러그 등과 같은 열경유체를 삽입시켜도 된다. 이는 LED칩(14)에서의 열을 가장 먼저 및 가장 많이 받는 위치가 발광소자 실장영역 아래부분이기 때문에 LED칩(14)에서 발생되는 열을 보다 신속하게 방출할 수 있도록 하기 위함이다.For example, the first substrate 10 is formed by stacking about six sheets having a thickness of about 100 μm. Pattern electrodes 12a and 12b are formed on the top, bottom and side surfaces of the first substrate 10. Here, the sheet manufacturing process and the pattern electrode forming process will be easily understood by anyone skilled in the art and will not be described. The sheet may be made of LTCC, Al 2 O 3 , ZnO-based varistor materials, preferably ZnO-based varistor materials. This is because varistors of ZnO series have the highest thermal conductivity. Therefore, when the ZnO-based varistor material is manufactured, the temperature of the LED package can be rapidly lowered due to the high thermal conductivity of the varistor itself. Although not shown in FIG. 5A, a hole penetrating the first substrate 10 vertically is formed under the light emitting element mounting region of the first substrate 10, and a Cu slug or a diamond slug is formed therein. A thermofluid may be inserted. This is to allow the heat generated from the LED chip 14 to be discharged more quickly because the first and the most received positions of the heat from the LED chip 14 are below the light emitting device mounting area.

제 2기판(20)은 일예로 대략 100μm 두께의 시트를 8장 정도 적층한 후에 펀칭의 방법으로 중앙부에 캐비티를 형성시킴으로써 제조된다. 청구범위에 기재된 제 1캐비티는 제 2기판(20)에 형성된 캐비티를 의미한다. 시트는 LTCC, Al2O3, ZnO계열 의 바리스터 재료로 제조할 수 있는데, 바람직하게는 ZnO계열의 바리스터 재료를 사용하여 제조함이 가장 좋다. 제 2기판(20)에 형성되는 캐비티는 도 1의 (a)에서와 같이 경사각이 0도이다. 즉, 제 1기판(10)상에 제 2기판(20)이 적층되었을 때 제 2기판(20)의 캐비티의 내측면은 제 1기판(10)의 상면에 대해 수직하게 배치된다.For example, the second substrate 20 is manufactured by laminating about eight sheets having a thickness of about 100 μm and forming a cavity in the center portion by a punching method. The first cavity described in the claims means a cavity formed in the second substrate 20. The sheet may be made of LTCC, Al 2 O 3 , ZnO-based varistor material, preferably ZnO-based varistor material. The cavity formed on the second substrate 20 has an inclination angle of 0 degrees as shown in FIG. That is, when the second substrate 20 is stacked on the first substrate 10, the inner surface of the cavity of the second substrate 20 is disposed perpendicular to the upper surface of the first substrate 10.

이어, 제 1기판(10)상에 제 2기판(20)을 적층하고서 동시 소결을 행한다. 소결 조건은 25도에서 시작하여 400도까지 3도/분으로 상승시키고, 400도에서 4시간 동안 유지하여 시트에 포함된 바인더 성분을 제거한 후에 1050도까지 4도/분으로 상승한 후 1050도에서 2시간 정도 유지시킨 후에 2도/분으로 25도까지 하강시켜 소결을 종료한다. 위에서 언급한 소결 조건은 일반적인 것으로서 조성 및 첨가제에 의해서 다소의 차이가 있을 수 있다.Subsequently, the second substrate 20 is laminated on the first substrate 10 to perform simultaneous sintering. Sintering conditions start at 25 degrees and rise to 3 degrees / minute up to 400 degrees, and hold at 400 degrees for 4 hours to remove the binder component contained in the sheet, then rise to 4 degrees / minute up to 1050 degrees and then at 1050 degrees 2 After holding for about an hour, the temperature is lowered to 25 degrees at 2 degrees / minute to complete the sintering. The sintering conditions mentioned above are general and may vary slightly depending on the composition and additives.

그 후, 도 5의 (b)에서와 같이 제 1기판(10)의 발광소자 실장영역상에 LED칩(14)을 실장하고서 와이어(16) 본딩을 행한 후에 형광물질층(18)을 제 2기판(20)의 캐비티 내부에 충전시킨다. 이때, 주의할 점은 형광물질층(18)이 제 2기판(20)의 상부로 번지지 않게 충전시켜야 한다. 또한, LED칩(14) 및 와이어(16)가 공기중에 노출되지 않도록 충전하면 된다. 그렇게 하기 위해서는 충전되는 형광물질층(18)의 양을 일정하게 기계적으로 조절하면 된다. 형광물질층(18)은 형광체 및 실리콘(또는 에폭시)으로 이루어진다.Thereafter, as shown in FIG. 5 (b), the LED 16 is mounted on the light emitting element mounting area of the first substrate 10, and the bonding of the wire 16 is performed. The inside of the cavity of the substrate 20 is filled. In this case, it should be noted that the fluorescent material layer 18 should be filled so as not to spread to the upper portion of the second substrate 20. In addition, the LED chip 14 and the wire 16 may be charged so as not to be exposed to the air. In order to do so, the amount of the fluorescent material layer 18 to be charged may be controlled mechanically. The phosphor layer 18 is made of phosphor and silicon (or epoxy).

도 5의 (a) 및 (b)는 단품화된 형태를 나타낸 것이다. 실제적으로는, 도 5의 (a)와 같이 단품화된 형태가 하나의 세트내에 다수개 어레이되어 도 5의 (b) 과정 을 거친 후에 단품화를 위해 절단된다. 절단에 의해 도 5의 (b)에서와 같은 단품 형태로 된다. 즉, 실질적으로 제 1기판(10) 및 제 2기판(20)은 단위칩(즉, 도 5의 (a)와 같은 형상)이 복수개 배열되어 있고 소결이후에 LED칩(14) 실장, 와이어(16) 본딩, 및 형광물질층(18)이 충전되고 나서 단위칩 단위로 절단된다.5 (a) and 5 (b) show a singulated form. In practice, a plurality of singulated forms as shown in FIG. 5 (a) are arrayed in one set and cut for singulation after the process of FIG. 5 (b). By cutting | disconnection, it becomes a one-piece form as shown in FIG.5 (b). That is, substantially the first substrate 10 and the second substrate 20 is a plurality of unit chips (that is, the shape as shown in Fig. 5 (a)) is arranged a plurality of LED chip 14 mounting, wire ( 16) The bonding and the phosphor layer 18 are filled and then cut into unit chips.

이어, 도 5의 (c)에서와 같이 제 3기판(30)을 제조한다. 일단, ZnO계열의 바리스터 재료와 메탈 재료 및 플라스틱 재료중의 어느 한 재료로 이루어진 시트들을 대략 14장(각각의 시트의 두께를 대략 100μm 정도로 함) 정도 적층시킨 후에 소정의 경사각을 갖는 캐비티를 일정 간격으로 형성시킨다. 청구범위에 기재된 제 2캐비티는 제 3기판(30)에 형성된 캐비티를 의미한다. 제 3기판(30)의 캐비티는 본 출원인이 2005년 10월 28일자로 국내특허출원한 경사면 형성 공구(출원번호; 10-2005-102167)를 이용하여 형성시킬 수 있다. 필요에 따라서는 익히 알려진 다른 방식을 사용하여도 무방하다. 제 3기판(30)의 캐비티의 하부 지름을 대략 3.4mm 정도로 하고 경사각을 대략 30도 내지 45도로 한다. 제 3기판(30)을 구성하는 시트는 열전도율을 고려한다면 ZnO계열의 바리스터 재료로 이루어짐이 가장 바람직하다. LED칩(14)의 동작에 따른 발열은 주로 LED칩(14)의 하측 방향 및 양 측면 방향으로 가해지게 되므로 굳이 제 3기판(30)을 ZnO계열의 바리스터 재료로 제조하지 않아도 무방하다. 그리고 나서, 1000도에서 소정 시간동안 소결한 후에 캐비티의 내측면에 광택 은도금을 실시하여 반사판(22)을 형성시킨다. 이후, 원하는 사이즈로 절단하게 되면 도 5의 (c)와 같이 단품화된 제 3기판(30)이 완성된다. 한편, 제 3기판(30)을 메탈 재료 및 플라스틱 재료중의 어느 한 재료를 사용하여 제조할 경우에 는 시트 적층이 필요없고 바로 원하는 두께로 가공하여 도금후 접착시키면 되므로 바리스터 재료와는 달리 소결공정이 필요없으며, 나머지 공정은 바리스터 재료를 사용하여 제조하는 경우와 동일한 공정을 거치게 된다.Subsequently, a third substrate 30 is manufactured as shown in FIG. 5C. First, about 14 sheets of ZnO-based varistor material and any one of a metal material and a plastic material are laminated (each sheet has a thickness of about 100 μm), and then a cavity having a predetermined inclination angle is spaced at a predetermined interval. To form. The second cavity described in the claims means a cavity formed in the third substrate 30. The cavity of the third substrate 30 may be formed using an inclined plane forming tool (application number; 10-2005-102167) filed by the applicant of the Korean patent on October 28, 2005. If necessary, other well-known methods may be used. The lower diameter of the cavity of the third substrate 30 is approximately 3.4 mm and the inclination angle is approximately 30 degrees to 45 degrees. The sheet constituting the third substrate 30 is most preferably made of a ZnO-based varistor material in consideration of thermal conductivity. Since the heat generated by the operation of the LED chip 14 is mainly applied in the lower direction and both side directions of the LED chip 14, it is not necessary to manufacture the third substrate 30 using the ZnO-based varistor material. Then, after sintering at a degree of 1000 degrees for a predetermined time, gloss silver plating is applied to the inner surface of the cavity to form the reflecting plate 22. Subsequently, when cut to a desired size, the third substrate 30 singulated as shown in FIG. 5C is completed. On the other hand, when manufacturing the third substrate 30 using any one of a metal material and a plastic material, sheet lamination is not necessary, and the sintering process is performed unlike the varistor material because it can be processed to a desired thickness and bonded after plating. There is no need for this, and the rest of the process goes through the same process as it would be made using varistor material.

상술한 내용에서는 제조공정이 도 5의 (a), (b), (c)의 순서대로 진행되는 것으로 설명하였으나, 도 5의 (c)의 공정을 먼저 진행하여도 무방하다. 한편, 도 5의 (a)와 (b)까지의 공정 및 도 5의 (c)의 공정이 별개의 라인에서 동시에 진행되어도 무방하다.In the above description, the manufacturing process is described as proceeding in the order of FIGS. 5A, 5B, and 5C, but the process of FIG. 5C may be performed first. On the other hand, the process of FIGS. 5A and 5B and the process of FIG. 5C may proceed simultaneously in separate lines.

마지막으로, 도 5의 (b)에 의해 단품화된 성형체(즉, 기존의 엘이디 패키지의 구조를 가짐)의 상부에 도 5의 (c)에 의해 단품화된 제 3기판(30)을 적층시킨다. 즉, 도 5의 (b)에 의해 단품화된 성형체의 상면에 접착제(예컨대, UV 접착제, 순간 접착제 등)를 바른 후에 도 5의 (c)의 단품화된 제 3기판(30)을 접착시킨 후에 대략 150도 정도의 오븐에서 1시간 정도 유지하게 되면 도 5의 (d)에서와 같은 반도체 패키지가 완성된다. 도 5의 (d)의 반도체 패키지의 지향각은 대략 60도 내지 90도 정도이다. 제 2기판(20)과 제 3기판(30)의 재질을 무엇으로 하느냐에 따라 접착제의 종류가 달라질 수 있겠으나, 어떤 종류의 접착제를 사용해야 되는지 및 접착제를 바르는 방법에 대해서는 당업자라면 익히 알려진 공지의 기술로 충분히 파악할 수 있다.Finally, the third substrate 30 singulated by Fig. 5 (c) is laminated on top of the molded product singulated by Fig. 5 (b) (that is, having the structure of the existing LED package). . That is, after the adhesive (for example, UV adhesive, instant adhesive, etc.) is applied to the upper surface of the molded product singulated by Fig. 5 (b), the third substrate 30 of Fig. 5 (c) is bonded. After maintaining for about 1 hour in an oven of about 150 degrees to complete the semiconductor package as shown in (d) of FIG. The orientation angle of the semiconductor package of FIG. 5D is about 60 to 90 degrees. Although the type of the adhesive may vary depending on the material of the second substrate 20 and the third substrate 30, what kind of adhesive should be used and how to apply the adhesive is well known to those skilled in the art. We can grasp enough.

앞에서도 설명하였지만, 휠 블레이드를 이용하여 절단하는 경우, 어레이되어 있는 LED패키지(즉, 도 3 및 도 4의 LED패키지)는 기존의 LED패키지(즉, 도 1 및 도 2의 LED패키지)에 비해 보다 두꺼운 두께를 갖기 때문에 휠 블레이드의 회전 및 가압에 의한 절단시 절단 속도가 느려지며, 휠의 마모가 심하게 발생한다. 이로 인해 생산성이 떨어지고, 제품의 가격은 상승하는 문제가 발생한다.As described above, in the case of cutting using a wheel blade, the arrayed LED packages (ie, the LED packages of FIGS. 3 and 4) are compared with the conventional LED packages (ie, the LED packages of FIGS. 1 and 2). Due to the thicker thickness, the cutting speed is slowed at the time of cutting by rotation and pressurization of the wheel blade, and the wear of the wheel occurs badly. As a result, the productivity is lowered and the price of the product increases.

그러나, 상술한 본 발명의 실시예는 도 5의 (b)와 같은 단품의 소결체를 만들고 도 5의 (c)의 단품의 소결체를 만들어 상호 접착시키는 방식을 취하였다. However, in the above-described embodiment of the present invention, a single-piece sintered body as shown in FIG. 5B and a single-sided sintered body in FIG.

이와 같이 하게 되면 도 5의 (b)와 같은 단품의 소결체(도 1과 같은 기존의 LED패키지 형상)의 측면 절단면이 도 3의 LED패키지의 측면 절단면에 비해 훨씬 매끄럽게 된다. 그리고, 도 5의 (c)와 같은 단품의 소결체의 측면 절단면이 도 3의 LED패키지의 측면 절단면에 비해 훨씬 매끄럽게 된다. 다시 말해서, 종래의 경우는 어레이되어 있는 LED패키지(즉, 도 3 및 도 4의 LED패키지)에서 상부 기판이 되는 부분의 두께가 두껍기 때문에 절단시 절단면이 평탄하게 절단되기 어려울 뿐만 아니라 절단면에서 균열이 발생되어 생산 수율을 떨어뜨리고 제품의 신뢰성을 저하시킨다. 그러나, 본 발명의 실시예에서는 도 5의 (b)와 같은 단품의 소결체(도 1과 같은 기존의 LED패키지 형상) 및 도 5의 (c)의 단품의 소결체를 따로 제조한 후에 상호 접착시킴으로써, 렌즈(25)를 사용하지 않고서도 지향각을 좁힐 수 있게 되고 각각 어레이 상태에서 절단된 소결체의 절단면이 종래(도 3 및 도 4의 LED패키지)에 비해 훨씬 매끄러울 뿐만 아니라 균열도 없게 된다. 그로 인해, 도 3 및 도 4의 패키지에 비해 생산 수율이 뛰어나게 될 뿐만 아니라 제품의 신뢰성 역시 우수하게 된다. 또한, 본 발명에서는 도 5의 (c)의 제 3기판(30)의 저면에 접착제를 인쇄 또는 도팅의 방법으로 모든 면적에 형성시켜 도 5의 (b)의 제 2기판(20)의 상면에 접 착시킨다. 이로 인해, 접착 면적이 일반적인 렌즈를 사용할 경우보다 접촉 면적이 매우 커서 안정적으로 접착된다. 또한, 도 5에서 제 2기판(20)과 제 3기판(30)이 동일한 세라믹 재료이므로 열팽창계수가 유사하여 향후 LED칩이 점등하여 열을 발생할 경우에라도 제 2기판(20)과 제 3기판(30)의 열스트레스가 적게 된다.In this way, the side cut surface of the sintered body (the conventional LED package shape as shown in FIG. 1) as shown in Figure 5 (b) is much smoother than the side cut surface of the LED package of FIG. Then, the side cut surface of the sintered body of the single product as shown in Fig. 5 (c) is much smoother than the side cut surface of the LED package of Fig. In other words, in the conventional case, since the thickness of the portion of the arrayed LED package (that is, the LED package of FIGS. 3 and 4) that becomes the upper substrate is not only difficult to cut flatly during cutting, but also cracks are formed on the cutting surface. Generated, lowering the production yield and lowering the reliability of the product. However, in the embodiment of the present invention by separately sintering the sintered body of the single product as shown in Fig. 5 (b) (existing LED package shape as shown in Fig. 1) and the sintered body of the single piece of Figure 5 (c) separately, It is possible to narrow the directivity angle without using the lens 25, and the cut surface of the sintered body cut in the array state, respectively, is much smoother and no crack than in the conventional (LED package of Figs. 3 and 4). Therefore, not only the production yield is superior to the packages of FIGS. 3 and 4, but also the reliability of the product is excellent. In addition, in the present invention, the adhesive is formed on the bottom surface of the third substrate 30 of FIG. 5C in all areas by printing or dotting, so that the upper surface of the second substrate 20 of FIG. To adhere. For this reason, the contact area is much larger than that in the case of using a general lens, and thus the adhesive area is stably bonded. In addition, in FIG. 5, since the second substrate 20 and the third substrate 30 are the same ceramic material, the coefficient of thermal expansion is similar, so that the second substrate 20 and the third substrate ( The thermal stress of 30) is reduced.

물론, 본 발명의 실시예에 의한 반도체 패키지를 도 3 및 도 4의 구조와 비교하여 볼 때 사이즈측면에서는 대동소이하지만, 본 발명의 실시예에 따른 제조방법에 의하면 도 3 및 도 4의 반도체 패키지를 제조하는 과정에서 발생되었던 문제점을 해결하게 됨을 알 수 있다.Of course, the semiconductor package according to the embodiment of the present invention is much the same in size in comparison with the structure of FIGS. 3 and 4, but according to the manufacturing method according to the embodiment of the present invention, the semiconductor package of FIGS. It can be seen that to solve the problems caused during the manufacturing process.

도 6은 본 발명의 변형예를 나타낸 단면도이다. 도 5와 비교하여 보면, 도 5에서는 제 2기판(20)의 캐비티의 경사각을 0도로 하였는데, 도 6에서는 제 2기판(20)의 캐비티를 테이퍼지게 형성시켜서 소정의 경사각을 갖도록 한 것이 차이난다. 즉, 형광물질층(18)이 충전되는 캐비티의 경사각이 대략 0도 ~ 45도 정도이면 본 발명에 의한 LED패키지가 만족스럽게 제조될 수 있다. 물론, 형광물질층(18)이 충전되는 캐비티의 경사각이 대략 45도를 초과하여도 무방하다. 너무 초과하면 제 3기판(30)과 접착될 제 2기판(20)의 상면의 면적이 적어지게 될 뿐만 아니라 제 3기판(30)의 두께가 두껍게 될 것이므로, 이러한 사항들을 고려한 경사각으로 함이 바람직하다. 6 is a cross-sectional view showing a modification of the present invention. In comparison with FIG. 5, in FIG. 5, the inclination angle of the cavity of the second substrate 20 is 0 degrees. In FIG. 6, the cavity of the second substrate 20 is tapered to have a predetermined inclination angle. . That is, when the inclination angle of the cavity filled with the fluorescent material layer 18 is about 0 degrees to about 45 degrees, the LED package according to the present invention may be satisfactorily manufactured. Of course, the inclination angle of the cavity filled with the fluorescent material layer 18 may exceed approximately 45 degrees. If it exceeds too much, the area of the upper surface of the second substrate 20 to be bonded to the third substrate 30 will be reduced, and the thickness of the third substrate 30 will be thick. Therefore, it is preferable to set the inclination angle in consideration of these matters. Do.

본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.The present invention is not limited only to the above-described embodiments, but may be modified and modified without departing from the scope of the present invention, and the technical spirit to which such modifications and variations are applied should also be regarded as belonging to the following claims. .

이상 상세히 설명한 바와 같이 본 발명에 따르면, 반사판이 형성된 기판을 별도로 제작한 후에 종래 형태의 엘이디 패키지의 상면에 평탄하게 접착시킴으로써, 렌즈를 사용하지 않고서도 지향각을 좁힐 수 있게 되고 완성된 LED패키지의 측면부가 종래에 비해 훨씬 매끄럽다. 그로 인해, 종래의 LED패키지에 비해 생산 수율이 뛰어날 뿐만 아니라 제품의 신뢰성이 우수하게 된다.As described in detail above, according to the present invention, by separately manufacturing the substrate on which the reflector is formed, the flat surface is adhered to the upper surface of the LED package of the conventional type, so that the orientation angle can be narrowed without using a lens, The side part is much smoother than the conventional one. Therefore, not only the production yield is superior to the conventional LED package but also the reliability of the product is excellent.

Claims (9)

단위칩에 대응되는 복수개의 발광소자 실장영역을 갖는 제 1기판을 준비하는 제 1과정;Preparing a first substrate having a plurality of light emitting device mounting regions corresponding to the unit chip; 상기 발광소자 실장영역에 상응하는 부위마다 제 1캐비티가 형성된 제 2기판을 준비하는 제 2과정;A second process of preparing a second substrate having a first cavity formed at each portion corresponding to the light emitting device mounting region; 상기 제 1기판상에 상기 제 2기판을 적층하여 소결하고, 단위칩 단위로 절단하는 제 3과정;A third process of laminating and sintering the second substrate on the first substrate and cutting in unit chip units; 상기 발광소자 실장영역에 상응하는 부위에 제 2캐비티가 형성되고 상기 제 2캐비티의 내측면에 반사판이 형성된 단위칩 단위의 제 3기판을 준비하는 제 4과정; 및A fourth process of preparing a third substrate in unit chip units in which a second cavity is formed in a portion corresponding to the light emitting device mounting region and a reflecting plate is formed on an inner surface of the second cavity; And 상기 제 3과정에 의한 성형체의 상면에 상기 제 3기판을 적층하되, 상호간의 접촉면을 접착제로 접착하는 제 5과정을 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.And stacking the third substrate on the upper surface of the molded body according to the third process, and bonding the contact surfaces to each other with an adhesive. 5. 청구항 1에 있어서,The method according to claim 1, 상기 제 1캐비티의 경사각과 상기 제 2캐비티의 경사각을 상이하게 하는 것을 특징으로 하는 반도체 패키지의 제조방법.The inclination angle of the first cavity and the inclination angle of the second cavity are different. 청구항 1에 있어서,The method according to claim 1, 상기 제 3과정에서의 소결이후에 상기 단위칩 단위의 발광소자 실장영역에 발광소자를 실장하고 상기 제 1캐비티의 내부에 형광물질층을 충전시키는 것을 특징으로 하는 반도체 패키지의 제조방법.After the sintering in the third process, the light emitting device is mounted in the light emitting device mounting area of the unit chip unit, and the fluorescent material layer is filled in the first cavity. 청구항 1에 있어서,The method according to claim 1, 상기 제 1 내지 제 3기판을, ZnO계열의 바리스터 재료를 이용한 시트를 사용하여 제조하는 것을 특징으로 하는 반도체 패키지의 제조방법.The first to third substrates are manufactured using a sheet using a ZnO-based varistor material. 청구항 1에 있어서,The method according to claim 1, 상기 제 1 및 제 2기판을 LTCC 재료를 이용한 시트를 사용하여 제조하고, 상기 제 3기판을 ZnO계열의 바리스터 재료와 메탈 재료 및 플라스틱 재료중의 어느 한 재료를 이용한 시트를 사용하여 제조하는 것을 특징으로 하는 반도체 패키지의 제조방법.The first and second substrates are manufactured using a sheet made of LTCC material, and the third substrate is manufactured using a sheet made of any one of a ZnO-based varistor material, a metal material, and a plastic material. A method of manufacturing a semiconductor package. 청구항 1에 있어서,The method according to claim 1, 상기 제 1 및 제 2기판을 ZnO계열의 바리스터 재료를 이용한 시트를 사용하여 제조하고, 상기 제 3기판을 메탈 또는 플라스틱 재료를 이용한 시트를 사용하여 제조하는 것을 특징으로 하는 반도체 패키지의 제조방법.And manufacturing the first and second substrates using a sheet made of a ZnO-based varistor material, and the third substrate using a sheet made of a metal or plastic material. 삭제delete 삭제delete 삭제delete
KR1020070006836A 2007-01-23 2007-01-23 Method for manufacturing semiconductor package KR100863756B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070006836A KR100863756B1 (en) 2007-01-23 2007-01-23 Method for manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070006836A KR100863756B1 (en) 2007-01-23 2007-01-23 Method for manufacturing semiconductor package

Publications (2)

Publication Number Publication Date
KR20080069305A KR20080069305A (en) 2008-07-28
KR100863756B1 true KR100863756B1 (en) 2008-10-16

Family

ID=39822568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070006836A KR100863756B1 (en) 2007-01-23 2007-01-23 Method for manufacturing semiconductor package

Country Status (1)

Country Link
KR (1) KR100863756B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100956143B1 (en) 2008-09-11 2010-05-06 (주) 아모엘이디 Reflector capable of removing yellow ring and semiconductor package using the reflector

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101590463B1 (en) * 2014-06-18 2016-02-01 주식회사 루멘스 Light emitting device package, backlight unit, lighting device and its manufacturing method
JP6755090B2 (en) * 2014-12-11 2020-09-16 シチズン電子株式会社 Light emitting device and manufacturing method of light emitting device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197369A (en) 2004-01-05 2005-07-21 Toshiba Corp Optical semiconductor device
JP2005310911A (en) 2004-04-19 2005-11-04 Kyocera Corp Package for housing light emitting element, light emitting device, and lighting apparatus
JP2006173182A (en) * 2004-12-13 2006-06-29 Kyocera Corp Light emitting device and package for storing same
KR20070095665A (en) * 2006-03-22 2007-10-01 (주) 아모센스 Semiconductor package and method of manufacturing thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197369A (en) 2004-01-05 2005-07-21 Toshiba Corp Optical semiconductor device
JP2005310911A (en) 2004-04-19 2005-11-04 Kyocera Corp Package for housing light emitting element, light emitting device, and lighting apparatus
JP2006173182A (en) * 2004-12-13 2006-06-29 Kyocera Corp Light emitting device and package for storing same
KR20070095665A (en) * 2006-03-22 2007-10-01 (주) 아모센스 Semiconductor package and method of manufacturing thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100956143B1 (en) 2008-09-11 2010-05-06 (주) 아모엘이디 Reflector capable of removing yellow ring and semiconductor package using the reflector

Also Published As

Publication number Publication date
KR20080069305A (en) 2008-07-28

Similar Documents

Publication Publication Date Title
US11004890B2 (en) Substrate based light emitter devices, components, and related methods
CN108269900B (en) Light emitting device and method for manufacturing the same
US9653661B2 (en) Light-emitting device, method of manufacturing the same, method of mounting the same and lighting device
EP1603170B1 (en) Method for manufacturing a solid-state optical element device
US8101441B2 (en) Method of manufacturing light-emitting device
US10886430B2 (en) Light-emitting device and method of manufacturing the same
US10461227B2 (en) Method for manufacturing light emitting device, and light emitting device
CN101379624A (en) Light emitting device
JP2007103978A (en) Solid state element device
JP4590994B2 (en) Light emitting device and manufacturing method thereof
JP4492378B2 (en) Light emitting device and manufacturing method thereof
JP4637160B2 (en) Method for manufacturing solid element device
US10797204B2 (en) Submount based light emitter components and methods
KR100788931B1 (en) Electron components package
JP5370238B2 (en) Method for manufacturing light emitting device
KR100863756B1 (en) Method for manufacturing semiconductor package
KR100877221B1 (en) Method of manufacturing semiconductor package
KR101606818B1 (en) Light emitting device package, backlight unit, lighting device and its manufacturing method
JP6862819B2 (en) Manufacturing method of light emitting device
JP5287643B2 (en) Optical device manufacturing method and optical device
JPWO2004082036A1 (en) Solid element device and manufacturing method thereof
JP7193698B2 (en) Light-emitting device and method for manufacturing light-emitting device
KR101234266B1 (en) Method for manufacturing ceramics substrate and semiconductor package using the same
JP2010238866A (en) Method of manufacturing light-emitting apparatus
JP6477734B2 (en) Light emitting device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161006

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170912

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180912

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 12