KR102577887B1 - Light emitting device package - Google Patents

Light emitting device package Download PDF

Info

Publication number
KR102577887B1
KR102577887B1 KR1020180149969A KR20180149969A KR102577887B1 KR 102577887 B1 KR102577887 B1 KR 102577887B1 KR 1020180149969 A KR1020180149969 A KR 1020180149969A KR 20180149969 A KR20180149969 A KR 20180149969A KR 102577887 B1 KR102577887 B1 KR 102577887B1
Authority
KR
South Korea
Prior art keywords
pad
light emitting
disposed
electrode
emitting device
Prior art date
Application number
KR1020180149969A
Other languages
Korean (ko)
Other versions
KR20200063806A (en
Inventor
이고은
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020180149969A priority Critical patent/KR102577887B1/en
Publication of KR20200063806A publication Critical patent/KR20200063806A/en
Application granted granted Critical
Publication of KR102577887B1 publication Critical patent/KR102577887B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는, 기판; 및 상기 기판 상에 배치되는 발광소자를 포함하고, 상기 기판은 일면에 제1 방향으로 배치되는 제1 패드와 제2 패드, 타면에 배치되는 제3 패드, 제4 패드 및 상기 제3 패드와 제4 패드 사이에 배치되는 제5 패드, 및 상기 제1 패드와 상기 제3 패드를 연결하는 제1 관통전극 및 상기 제2 패드와 상기 제4 패드를 연결하는 제2 관통전극을 포함하고, 상기 발광소자는 상기 제1 패드 상에 배치되는 제1 본딩 전극 및 상기 제2 패드 상에 배치되는 제2 본딩 전극을 포함하고, 상기 발광소자의 제1 방향 폭은 상기 제5 패드의 제1 방향 폭보다 크거나 동일한 발광소자 패키지를 개시한다.Examples include: a substrate; and a light emitting device disposed on the substrate, wherein the substrate includes a first pad and a second pad disposed on one side in a first direction, a third pad, a fourth pad, and the third pad and the second pad disposed on the other side. a fifth pad disposed between the four pads, a first through-electrode connecting the first pad and the third pad, and a second through-electrode connecting the second pad and the fourth pad, and the light emitting device includes: The device includes a first bonding electrode disposed on the first pad and a second bonding electrode disposed on the second pad, and the width of the light emitting device in the first direction is greater than the width of the fifth pad in the first direction. A light emitting device package that is larger or the same size is disclosed.

Description

발광소자 패키지{LIGHT EMITTING DEVICE PACKAGE}Light emitting device package {LIGHT EMITTING DEVICE PACKAGE}

실시 예는 발광소자 패키지 및 이를 포함하는 조명장치에 관한 것이다.The embodiment relates to a light emitting device package and a lighting device including the same.

GaN, AlGaN 등의 화합물을 포함하는 발광 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Light-emitting devices containing compounds such as GaN and AlGaN have many advantages, such as having a wide and easily adjustable band gap energy, and can be used in a variety of ways, such as light-emitting devices, light-receiving devices, and various diodes.

특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색, 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성 및 환경 친화성의 장점을 가진다.In particular, light-emitting devices such as light emitting diodes and laser diodes using group 3-5 or group 2-6 compound semiconductor materials have produced red, green, and green colors through the development of thin film growth technology and device materials. Various colors such as blue and ultraviolet rays can be realized, and efficient white light can also be realized by using fluorescent materials or combining colors. Compared to existing light sources such as fluorescent lights and incandescent lights, it has low power consumption, semi-permanent lifespan, and fast response speed. , it has the advantages of safety and environmental friendliness.

또한, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when light-receiving devices such as photodetectors or solar cells are manufactured using group 3-5 or group 2-6 compound semiconductor materials, the development of device materials absorbs light in various wavelength ranges and generates photocurrent. Light of various wavelengths can be used, from gamma rays to radio wavelengths. In addition, it has the advantages of fast response speed, safety, environmental friendliness, and easy control of device materials, so it can be easily used in power control, ultra-high frequency circuits, or communication modules.

따라서, 발광 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트, 신호등, 가스나 화재를 감지하는 센서 등에까지 응용 분야가 확대되고 있다. 또한, 발광 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용 분야가 확대될 수 있다.Therefore, the light-emitting device can replace the transmission module of optical communication means, the light-emitting diode backlight that replaces the cold cathode fluorescence lamp (CCFL) that constitutes the backlight of the LCD (Liquid Crystal Display) display device, and the fluorescent or incandescent light bulb. The field of application is expanding to include white light-emitting diode lighting devices, automobile headlights, traffic lights, and sensors that detect gas or fire. Additionally, the application fields of light-emitting devices can be expanded to include high-frequency application circuits, other power control devices, and communication modules.

특히, 자외선 파장대의 광을 방출하는 발광 소자는 경화작용이나 살균 작용을 하여 경화용, 의료용 및 살균용으로 사용될 수 있다.In particular, light-emitting devices that emit light in the ultraviolet wavelength range have a curing or sterilizing effect and can be used for curing, medical purposes, and sterilization.

그러나, 대부분의 발광소자 패키지는 패키지 몸체를 가공하여 캐비티를 형성하고 내부에 발광소자를 배치하고 글라스로 덮은 구조이다. 그러나, 글라스를 포함한 기존 패키지 구조는 광 출력이 상대적으로 약해지며, 패키지의 단가가 높아지는 문제가 있다.However, most light emitting device packages are structured by processing the package body to form a cavity, placing the light emitting device inside, and covering it with glass. However, the existing package structure including glass has the problem of relatively weak light output and increased unit cost of the package.

실시 예는 광 출력을 향상시킬 수 있는 발광소자 패키지를 제공할 수 있다.Embodiments may provide a light emitting device package that can improve light output.

또한, 패키지 제조 단가를 낮출 수 있는 발광소자 패키지를 제공할 수 있다.Additionally, it is possible to provide a light emitting device package that can reduce the package manufacturing cost.

또한, 방열 성능을 개선한 발광소자 패키지를 제공할 수 있다.Additionally, a light emitting device package with improved heat dissipation performance can be provided.

실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problem to be solved in the embodiment is not limited to this, and it will also include means of solving the problem described below and purposes and effects that can be understood from the embodiment.

본 발명의 일 특징에 따른 발광소자 패키지는, 기판; 및 상기 기판 상에 배치되는 발광소자를 포함하고, 상기 기판은 일면에 제1 방향으로 배치되는 제1 패드와 제2 패드, 타면에 배치되는 제3 패드, 제4 패드 및 상기 제3 패드와 제4 패드 사이에 배치되는 제5 패드, 및 상기 제1 패드와 상기 제3 패드를 연결하는 제1 관통전극 및 상기 제2 패드와 상기 제4 패드를 연결하는 제2 관통전극을 포함하고, 상기 발광소자는 상기 제1 패드 상에 배치되는 제1 본딩 전극 및 상기 제2 패드 상에 배치되는 제2 본딩 전극을 포함하고, 상기 발광소자의 제1 방향 폭은 상기 제5 패드의 제1 방향 폭보다 크거나 동일하다.A light emitting device package according to one aspect of the present invention includes a substrate; and a light emitting device disposed on the substrate, wherein the substrate includes a first pad and a second pad disposed on one side in a first direction, a third pad, a fourth pad, and the third pad and the second pad disposed on the other side. a fifth pad disposed between the four pads, a first through-electrode connecting the first pad and the third pad, and a second through-electrode connecting the second pad and the fourth pad, and the light emitting device includes: The device includes a first bonding electrode disposed on the first pad and a second bonding electrode disposed on the second pad, and the width of the light emitting device in the first direction is greater than the width of the fifth pad in the first direction. greater than or equal to

실시 예에 따르면, 서브 마운트 상에 발광소자를 배치하므로 광 출력을 향상시킬 수 있다.According to an embodiment, light output can be improved by disposing a light emitting device on a submount.

또한, 글라스 등의 광학 부품을 생략할 수 있어 패키지 제조 단가를 낮출 수 있다.Additionally, optical components such as glass can be omitted, thereby lowering the package manufacturing cost.

또한, 방열 패드 등을 통해 발광소자의 열을 신속히 방출할 수 있다.Additionally, heat from the light emitting device can be quickly dissipated through a heat dissipation pad, etc.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.The various and beneficial advantages and effects of the present invention are not limited to the above-described content, and may be more easily understood through description of specific embodiments of the present invention.

도 1은 본 발명의 일 실시 예에 따른 발광소자 패키지의 사시도이고,
도 2는 도 1의 A-A 방향 단면도이고,
도 3은 도 1의 평면도이고,
도 4는 도 1의 저면도이고,
도 5는 본 발명의 일 실시 예에 따른 조명장치의 개념도이고,
도 6은 도 5의 단면도이고,
도 7은 회로기판에 직접 칩을 부착한 개념도이고,
도 8은 도 7의 구조에서 전류 주입시 발광소자의 온도 분포를 시뮬레이션한 결과이고,
도 9는 실시 예에 따른 발광소자에 전류 주입시 온도 분포를 시뮬레이션한 결과이고,
도 10은 본 발명의 일 실시 예에 따른 발광소자의 단면도이고,
도 11은 도 10의 일부 확대도이고,
도 12는 본 발명의 일 실시 예에 따른 발광소자의 평면도이고,
도 13은 실시 예에 따른 제1 오믹전극과 제2 오믹전극의 배치를 보여주는 도면이고,
도 14는 도 13의 B-B 방향 단면도이고,
도 15는 도 13의 제1 변형예이고,
도 16은 도 15의 C-C 방향 단면도이고,
도 17은 도 13의 제2 변형예이고,
도 18은 본 발명의 다른 실시 예에 따른 발광소자의 단면도이다.1 is a perspective view of a light-emitting device package according to an embodiment of the present invention;
Figure 2 is a cross-sectional view taken along the AA direction of Figure 1;
Figure 3 is a plan view of Figure 1,
Figure 4 is a bottom view of Figure 1,
5 is a conceptual diagram of a lighting device according to an embodiment of the present invention,
Figure 6 is a cross-sectional view of Figure 5,
Figure 7 is a conceptual diagram of attaching a chip directly to a circuit board;
Figure 8 is a result of simulating the temperature distribution of the light emitting device when current is injected in the structure of Figure 7;
Figure 9 is a result of simulating the temperature distribution when injecting current into a light emitting device according to an embodiment;
Figure 10 is a cross-sectional view of a light-emitting device according to an embodiment of the present invention;
Figure 11 is a partial enlarged view of Figure 10,
12 is a plan view of a light-emitting device according to an embodiment of the present invention;
Figure 13 is a diagram showing the arrangement of the first ohmic electrode and the second ohmic electrode according to an embodiment;
Figure 14 is a cross-sectional view in the BB direction of Figure 13,
Figure 15 is a first modified example of Figure 13,
Figure 16 is a cross-sectional view in the CC direction of Figure 15;
Figure 17 is a second modification of Figure 13,
Figure 18 is a cross-sectional view of a light emitting device according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the attached drawings.

다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.However, the technical idea of the present invention is not limited to some of the described embodiments, but may be implemented in various different forms, and as long as it is within the scope of the technical idea of the present invention, one or more of the components may be optionally used between the embodiments. It can be used by combining and replacing.

또한, 본 발명의 실시 예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.In addition, terms (including technical and scientific terms) used in the embodiments of the present invention, unless specifically defined and described, are generally understood by those skilled in the art to which the present invention pertains. It can be interpreted as meaning, and the meaning of commonly used terms, such as terms defined in a dictionary, can be interpreted by considering the contextual meaning of the related technology.

또한, 본 발명의 실시 예에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.Additionally, the terms used in the embodiments of the present invention are for describing the embodiments and are not intended to limit the present invention.

본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.In this specification, the singular may also include the plural unless specifically stated in the phrase, and when described as "at least one (or more than one) of A and B and C", it is combined with A, B, and C. It can contain one or more of all possible combinations.

또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.Additionally, when describing the components of an embodiment of the present invention, terms such as first, second, A, B, (a), and (b) may be used.

이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.These terms are only used to distinguish the component from other components, and are not limited to the essence, sequence, or order of the component.

그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.And, when a component is described as being 'connected', 'coupled' or 'connected' to another component, the component is not only directly connected, coupled or connected to that other component, but also is connected to that component. It can also include cases where other components are 'connected', 'combined', or 'connected' due to another component between them.

또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라, 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.Additionally, when described as being formed or disposed "above" or "below" each component, "above" or "below" refers not only to cases in which two components are in direct contact with each other; It also includes cases where one or more other components are formed or disposed between two components. In addition, when expressed as "top (above) or bottom (bottom)", it may include not only the upward direction but also the downward direction based on one component.

도 1은 본 발명의 일 실시 예에 따른 발광소자 패키지의 사시도이고, 도 2는 도 1의 A-A 방향 단면도이고, 도 3은 도 1의 평면도이고, 도 4는 도 1의 저면도이다.Figure 1 is a perspective view of a light emitting device package according to an embodiment of the present invention, Figure 2 is a cross-sectional view in the direction A-A of Figure 1, Figure 3 is a top view of Figure 1, and Figure 4 is a bottom view of Figure 1.

도 1 내지 도 4를 참조하면, 실시 예에 따른 발광소자 패키지는 기판(200), 및 기판(200) 상에 배치되는 발광소자(100)를 포함한다. 기판(200)은 발광소자(100)를 지지하며, 발광소자(100)와 회로기판의 전기적 연결이 가능하도록 복수 개의 패드(211, 212, 213, 214, 215)가 배치될 수 있다. 기판(200)은 AlN, Al2O3, Si3N4과 같은 절연성 재질일 수 있으나 반드시 이에 한정하지 않는다. Referring to FIGS. 1 to 4 , a light emitting device package according to an embodiment includes a substrate 200 and a light emitting device 100 disposed on the substrate 200. The substrate 200 supports the light emitting device 100, and a plurality of pads 211, 212, 213, 214, and 215 may be disposed to enable electrical connection between the light emitting device 100 and the circuit board. The substrate 200 is AlN, Al 2 O 3 , It may be an insulating material such as Si 3 N 4 , but is not necessarily limited thereto.

기판(200)은 일면(210a)에 배치되는 제1 패드(211)와 제2 패드(212), 및 타면(210b)에 배치되는 제3 패드(213), 제4 패드(214), 제5 패드(215)를 포함할 수 있다. 제1 패드 내지 제5 패드(211, 212, 213, 214, 215)는 동일한 두께를 가질 수 있다. 예시적으로 제1 패드(211) 내지 제5 패드(215)의 두께는 0.01mm 내지 0.1mm일 수 있으나 반드시 이에 한정하지 않는다.The substrate 200 includes a first pad 211 and a second pad 212 disposed on one side 210a, and a third pad 213, a fourth pad 214, and a fifth pad 212 disposed on the other side 210b. It may include a pad 215. The first to fifth pads 211, 212, 213, 214, and 215 may have the same thickness. Exemplarily, the thickness of the first pad 211 to the fifth pad 215 may be 0.01 mm to 0.1 mm, but is not necessarily limited thereto.

기판(200)은 제1 패드(211)와 제3 패드(213)를 연결하는 제1 관통전극(216) 및 제2 패드(212)와 제4 패드(214)를 연결하는 제2 관통전극(217)을 포함할 수 있다. 따라서, 기판(200)의 제1 패드(211)와 제2 패드(212)는 발광소자(100)와 전기적으로 연결되고, 기판(200)의 제3 패드(213) 및 제4 패드(214)는 회로기판과 전기적으로 연결될 수 있다. 기판(200)은 서브 마운트일 수 있으나 반드시 이에 한정하지 않는다.The substrate 200 includes a first through electrode 216 connecting the first pad 211 and the third pad 213, and a second through electrode connecting the second pad 212 and the fourth pad 214 ( 217) may be included. Accordingly, the first pad 211 and the second pad 212 of the substrate 200 are electrically connected to the light emitting device 100, and the third pad 213 and the fourth pad 214 of the substrate 200 Can be electrically connected to the circuit board. The substrate 200 may be a sub-mount, but is not necessarily limited thereto.

기판(200)은 제1 관통전극(216)이 배치되는 제1 관통홀(H1) 및 제2 관통전극(217)이 배치되는 제2 관통홀(H2)을 포함할 수 있다. 제1 관통홀(H1)과 제2 관통홀(H2)은 복수 개일 수 있다. 예시적으로 제1 관통홀(H1)과 제2 관통홀(H2)이 2개씩 배치될 수 있으나 관통홀의 개수는 특별히 한정하지 않는다.The substrate 200 may include a first through hole H1 in which the first through electrode 216 is disposed and a second through hole H2 in which the second through electrode 217 is disposed. There may be a plurality of first through holes (H1) and second through holes (H2). For example, two first through holes (H1) and two second through holes (H2) may be disposed, but the number of through holes is not particularly limited.

제1 패드(211)와 제2 패드(212)는 기판(200)의 일면 상에 배치될 수 있다. 제1 패드(211)와 제2 패드(212)는 발열 면적을 넓히기 위해 넓게 형성될 수 있다. 제1 패드(211)와 제2 패드(212)는 제1 방향(X축 방향)으로 이격될 수 있다. The first pad 211 and the second pad 212 may be disposed on one surface of the substrate 200. The first pad 211 and the second pad 212 may be formed to be wide to expand the heating area. The first pad 211 and the second pad 212 may be spaced apart in a first direction (X-axis direction).

제3 패드 내지 제5 패드(213, 214, 215)는 기판(200)의 타면(210b)에 배치될 수 있다. 제5 패드(215)는 제3 패드(213)와 제4 패드(214) 사이에 배치될 수 있다. 제3 패드(213)는 제1 패드(211)와 전기적으로 연결되고 제4 패드(214)는 제2 패드(212)와 전기적으로 연결될 수 있다. 그러나, 제5 패드(215)는 제1 패드(211) 및/또는 제2 패드(212)와 전기적으로 절연될 수 있다. 제5 패드(215)는 발광소자(100)에서 방출되는 열을 외부로 방출하는 히트 싱크 역할을 수행할 수 있다.The third to fifth pads 213, 214, and 215 may be disposed on the other surface 210b of the substrate 200. The fifth pad 215 may be disposed between the third pad 213 and the fourth pad 214. The third pad 213 may be electrically connected to the first pad 211 and the fourth pad 214 may be electrically connected to the second pad 212. However, the fifth pad 215 may be electrically insulated from the first pad 211 and/or the second pad 212. The fifth pad 215 may function as a heat sink that dissipates heat emitted from the light emitting device 100 to the outside.

제5 패드(215)의 면적은 제3 패드(213) 및 제4 패드(214)의 면적의 합보다 클 수 있다. 따라서, 발광소자(100)에서 방출된 열을 신속히 외부로 방출할 수 있다. 또한, 제1 패드(211) 또는 제2 패드(212)의 면적은 제5 패드(215)의 면적보다 클 수 있다. 제1 패드(211)와 제2 패드(212)의 면적이 상대적으로 크므로 발광소자(100)에서 방출된 열을 신속히 외부로 방출할 수 있다. 즉, 방열 효율을 높이기 위해 제1 패드(211), 제2 패드(212) 및 제5 패드(215)의 면적을 상대적으로 크게 형성할 수 있다.The area of the fifth pad 215 may be larger than the sum of the areas of the third pad 213 and the fourth pad 214. Therefore, the heat emitted from the light emitting device 100 can be quickly discharged to the outside. Additionally, the area of the first pad 211 or the second pad 212 may be larger than the area of the fifth pad 215. Since the areas of the first pad 211 and the second pad 212 are relatively large, heat emitted from the light emitting device 100 can be quickly dissipated to the outside. That is, in order to increase heat dissipation efficiency, the areas of the first pad 211, the second pad 212, and the fifth pad 215 can be formed to be relatively large.

발광소자(100)는 자외선 파장대의 광을 출력할 수 있다. 예시적으로 발광소자(100)는 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 발광 구조물의 Al의 조성비에 의해 결정될 수 있다. 또한, 발광소자(100)는 광의 세기가 서로 다른 다양한 파장의 광을 출력할 수 있고, 발광하는 광의 파장 중 다른 파장의 세기에 비해 상대적으로 가장 강한 세기를 갖는 광의 피크 파장이 근자외선, 원자외선, 또는 심자외선일 수 있다.The light emitting device 100 can output light in the ultraviolet wavelength range. For example, the light emitting device 100 may output light in the near-ultraviolet wavelength range (UV-A), light in the far-ultraviolet wavelength range (UV-B), or light in the deep ultraviolet wavelength range (UV- C) can be output. The wavelength range can be determined by the Al composition ratio of the light emitting structure. In addition, the light emitting device 100 can output light of various wavelengths with different light intensities, and among the wavelengths of light emitted, the peak wavelength of light with the strongest intensity relative to the intensity of other wavelengths is near ultraviolet rays and far ultraviolet rays. , or it may be deep ultraviolet rays.

예시적으로, 근자외선 파장대의 광(UV-A)은 320nm 내지 420nm 범위에서 메인 피크를 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위에서 메인 피크를 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위에서 메인 피크를 가질 수 있다. 발광 구조물은 100nm 내지 420nm의 파장에서 최대 피크 파장을 갖는 자외선 광을 생성할 수 있다.For example, light in the near-ultraviolet wavelength range (UV-A) may have a main peak in the range of 320 nm to 420 nm, and light in the far-ultraviolet wavelength range (UV-B) may have a main peak in the range of 280 nm to 320 nm, Light in the deep ultraviolet wavelength range (UV-C) may have a main peak in the range of 100 nm to 280 nm. The light emitting structure can produce ultraviolet light with a maximum peak wavelength in the range of 100 nm to 420 nm.

발광소자(100)의 제1 방향 폭(W4)은 제5 패드(215)의 제1 방향 폭(W3)보다 크거나 동일할 수 있다. 제1 방향은 제1 패드(211)에서 제2 패드(212)를 향하는 방향일 수 있다. 발광소자(100)의 제1 방향 폭(W4)과 제5 패드(215)의 제1 방향 폭(W3)의 비는 1:0.8 내지 1:1일 수 있다. 발광소자(100)에 비해 패키지의 크기를 지나치게 크게 제작하여 발생하는 단가를 낮추기 위해 제5 패디의 제1 방향 폭(W3)을 발광소자(100)의 제1 방향 폭(W4)보다 다소 작게 제작할 수 있고, 이 때 발광소자(100)의 제1 방향 폭(W4)과 제5 패드(215)의 제1 방향 폭(W3)의 비는 1:0.8 내지 1:1일 수 있다. 1:0.8보다 작아지는 경우 제5 패드(215)의 면적이 줄어들어 방열 성능이 저하될 수 있기 때문에 제5 패드의 제1 방향의 폭(W3)은 발광소자(100)의 제1 방향의 폭(W4)의 80% 이상은 확보해야 하며, 발광소자(100)의 크기에 대한 패키지 크기를 작게 제작하기 위해 상기 비율은 1:1일 수 있다.The first direction width W4 of the light emitting device 100 may be greater than or equal to the first direction width W3 of the fifth pad 215. The first direction may be from the first pad 211 to the second pad 212 . The ratio of the first direction width W4 of the light emitting device 100 and the first direction width W3 of the fifth pad 215 may be 1:0.8 to 1:1. In order to reduce the unit cost resulting from manufacturing the package size too large compared to the light emitting device 100, the first direction width W3 of the fifth pad may be manufactured to be somewhat smaller than the first direction width W4 of the light emitting device 100. In this case, the ratio of the first direction width W4 of the light emitting device 100 and the first direction width W3 of the fifth pad 215 may be 1:0.8 to 1:1. If it is smaller than 1:0.8, the area of the fifth pad 215 may decrease and the heat dissipation performance may deteriorate, so the width W3 of the fifth pad in the first direction is the width of the light emitting device 100 in the first direction ( More than 80% of W4) must be secured, and the ratio may be 1:1 in order to manufacture a small package size relative to the size of the light emitting device 100.

그러나 반드시 이에 한정하는 것은 아니고 제5 패드(215)의 제1 방향 폭(W3)은 발광소자(100)의 제1 방향 폭(W4) 이상일 수도 있다. 즉, 발광소자(100)에서 방출되는 열을 외부로 신속하게 방출하기 위해 발광소자(100)의 제1 방향 폭(W4)과 제5 패드(215)의 제1 방향 폭(W3)의 비는 1:1 내지 1:1.2의 비를 가질 수 있다. 발광 소자의 제1 방향 폭(W4)보다 1.2 배 이상 클 경우, 패키지의 크기가 불필요하게 커지거나, 또는 제3 패드(213) 및 제4 패드(214)가 배치될 공간이 너무 적어지기 때문에 발광소자 패키지의 전류 주입 특성이 저하될 수 있다.However, it is not necessarily limited to this, and the first direction width W3 of the fifth pad 215 may be greater than or equal to the first direction width W4 of the light emitting device 100. That is, in order to quickly dissipate the heat emitted from the light emitting device 100 to the outside, the ratio of the first direction width W4 of the light emitting device 100 and the first direction width W3 of the fifth pad 215 is It can have a ratio of 1:1 to 1:1.2. If it is more than 1.2 times larger than the first direction width (W4) of the light emitting device, the size of the package becomes unnecessarily large or the space for the third pad 213 and the fourth pad 214 to be placed is too small, so the light emitting device does not emit light. The current injection characteristics of the device package may deteriorate.

제1 패드(211)와 제2 패드(212) 사이의 제1 간격(W1)은 제3 패드(213)와 제5 패드(215) 사이의 제2 간격(W2)과 동일하거나 작을 수 있다. 제1 간격(W1)과 제2 간격(W2)의 비(W1:W2)는 1:3 내지 1:7일 수 있다. 비가 1:3 보다 작은 경우 제1 간격(W1)이 너무 넓어져 플립칩 실장이 어려울 수 있다. 특히 보호소자(300)의 사이즈는 발광소자(100)보다 작으므로 전기적 신뢰성이 악화될 수 있다. 또한, 간격이 1:7 보다 커지는 경우 제2 간격(W2)이 넓어져 제5 패드(215)의 폭이 상대적을 좁아지므로 방열 성능이 저하될 수 있다.The first gap W1 between the first pad 211 and the second pad 212 may be equal to or smaller than the second gap W2 between the third pad 213 and the fifth pad 215. The ratio (W1:W2) of the first gap (W1) and the second gap (W2) may be 1:3 to 1:7. If the ratio is less than 1:3, the first gap W1 becomes too wide, making flip chip mounting difficult. In particular, since the size of the protective element 300 is smaller than that of the light emitting element 100, electrical reliability may deteriorate. Additionally, when the gap becomes larger than 1:7, the second gap W2 widens and the width of the fifth pad 215 becomes relatively narrow, so heat dissipation performance may deteriorate.

제5 패드(215)의 제1 방향 폭(W3)과 제4 패드(214)의 제1 방향 폭(W5)의 비(W3:W5)는 1:0.1 내지 1:0.5일 수 있다. 폭의 비가 1:0.1 보다 작아지는 경우 제4 패드(214)의 폭이 작아져 저항이 증가하고 안정적인 전류 주입이 어려워질 수 있다. 또한, 폭의 비가 1:0.5 보다 큰 경우에는 상대적으로 제5 패드(215)의 면적이 작아져 방열 성능이 저하될 수 있다.The ratio (W3:W5) of the first direction width W3 of the fifth pad 215 and the first direction width W5 of the fourth pad 214 may be 1:0.1 to 1:0.5. If the width ratio is smaller than 1:0.1, the width of the fourth pad 214 becomes smaller, which increases resistance and makes stable current injection difficult. Additionally, when the width ratio is greater than 1:0.5, the area of the fifth pad 215 becomes relatively small, which may deteriorate heat dissipation performance.

제1 간격(W1)과 제5 패드(215)의 폭(W3)의 비(W1:W3)는 1:10 내지 1:15일 수 있다. 비가 1:10보다 작아지는 경우 제5 패드(215)의 면적이 줄어들어 방열 성능이 저하될 수 있으며, 비가 1:15보다 커지는 경우 제1 간격(W1)이 줄어들어 발광소자와 전기적 연결시 쇼트가 발생할 수 있다.The ratio (W1:W3) between the first gap W1 and the width W3 of the fifth pad 215 may be 1:10 to 1:15. If the ratio is smaller than 1:10, the area of the fifth pad 215 may be reduced and heat dissipation performance may deteriorate, and if the ratio is larger than 1:15, the first gap (W1) may be reduced, causing a short circuit when electrically connected to the light emitting device. You can.

실시 예에 따른 발광소자 패키지는 기판(200) 상에 별도의 캐비티를 형성하지 않고 발광소자(100)를 직접 실장하는 COS(Chip on substrate) 타입이므로 발광소자(100)의 크기에 제약이 없을 수 있다. 따라서, 출력이 큰 자외선 발광소자(100)를 동일한 사이즈의 기판(200)에 다양하게 실장할 수 있는 장점이 있다. 예시적으로 발광소자(100)의 제1 방향 폭은 1000㎛ 내지 1500㎛일 수 있으나 반드시 이에 한정하지 않는다.Since the light emitting device package according to the embodiment is a COS (Chip on Substrate) type that directly mounts the light emitting device 100 without forming a separate cavity on the substrate 200, there may be no restrictions on the size of the light emitting device 100. there is. Therefore, there is an advantage that the ultraviolet light emitting device 100 with high output can be mounted in various ways on the substrate 200 of the same size. For example, the width of the light emitting device 100 in the first direction may be 1000㎛ to 1500㎛, but is not necessarily limited thereto.

발광소자(100)는 제1 패드(211) 상에 배치되는 제1 본딩전극(153) 및 제2 패드(212) 상에 배치되는 제2 본딩전극(163)을 포함할 수 있다. 실시 예에 따른 발광소자(100)는 플립칩 타입일 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 수평형(lateral) 타입의 발광소자를 뒤집어 플립칩 타입으로 실장할 수도 있다.The light emitting device 100 may include a first bonding electrode 153 disposed on the first pad 211 and a second bonding electrode 163 disposed on the second pad 212. The light emitting device 100 according to the embodiment may be a flip chip type, but is not necessarily limited thereto. For example, a lateral type light emitting device can be flipped over and mounted as a flip chip type.

발광소자(100)와 기판(200)은 본딩부(17)에 의해 전기적으로 연결될 수 있다. 본딩부(17)는 유태틱 본딩일 수 있고, 또는 도전성 접착제를 이용한 본딩부(17)일 수 있다. 예시적으로, 제1 본딩전극(153)과 제3 패드(213) 사이 및 제2 본딩전극(163)과 제4 패드(214) 사이에 각각 유테틱 금속을 배치한 후 열을 인가하여 유태틱 본딩을 구성함으로써, 발광소자(100)와 제1 및 제2 패드(211,212)가 접합할 수 있다. 유테틱 금속은 AuSn, AgIn 을 포함할 수 있으나 반드시 이에 한정하지 않는다. 또한, 본딩부(17)는 도전성 접착제일 수 있다. 도전성 접착제일 경우 Sn, Ag, Cu 중 어느 하나를 포함할 수 있다. 예시적으로 SAC(Sn, Ag, Cu)를 포함하는 솔더일 수 있고, Ag를 포함하는 Paste 물질일 수 있다. 본딩부(17)는 발광소자(100)와 제1 및 제2 패드(211,212)의 결합을 위해 한정되지 않지만, 발광 소자(100)가 방출하는 열이 높을 경우, 패키지의 신뢰성을 안정적으로 확보하기 위해 유태틱 본딩을 통한 결합이 적용될 수 있다. 도 2에는 본딩부(17)가 발광소자(100)의 제1 및 제2 본딩전극(153,163) 보다 제1 방향의 폭이 더 크게 도시되었으나, 유태틱 본딩을 적용하는 경우 본딩부(17)의 제1 방향의 폭과 발광소자(100)의 제1 및 제2 본딩전극(153,163) 보다 제1 방향의 폭은 같을 수 있다.The light emitting device 100 and the substrate 200 may be electrically connected by a bonding portion 17. The bonding portion 17 may be a eutic bonding or may be a bonding portion 17 using a conductive adhesive. For example, after placing a eutectic metal between the first bonding electrode 153 and the third pad 213 and between the second bonding electrode 163 and the fourth pad 214, heat is applied to form the eutectic metal. By configuring bonding, the light emitting device 100 and the first and second pads 211 and 212 can be bonded. Euthetic metals may include AuSn and AgIn, but are not necessarily limited thereto. Additionally, the bonding portion 17 may be a conductive adhesive. In the case of a conductive adhesive, it may contain any one of Sn, Ag, and Cu. For example, it may be a solder containing SAC (Sn, Ag, Cu), or it may be a paste material containing Ag. The bonding portion 17 is not limited to bonding the light emitting device 100 and the first and second pads 211 and 212, but is used to reliably secure the reliability of the package when the heat emitted by the light emitting device 100 is high. For this purpose, coupling through eutic bonding can be applied. In FIG. 2, the bonding portion 17 is shown to have a larger width in the first direction than the first and second bonding electrodes 153 and 163 of the light emitting device 100. However, when eutic bonding is applied, the bonding portion 17 The width in the first direction may be the same as that of the first and second bonding electrodes 153 and 163 of the light emitting device 100.

보호소자(300)는 제1 패드(211)와 제2 패드(212) 상에 배치되어 전기적으로 연결될 수 있다. 보호소자(300)는 제너 다이오드일 수 있으나 반드시 이에 한정하지 않는다. The protective element 300 may be disposed on the first pad 211 and the second pad 212 and electrically connected to them. The protection element 300 may be a Zener diode, but is not necessarily limited thereto.

도 3을 참조하면, 제1 패드(211)와 제2 패드(212)는 발광소자(100)가 배치되는 영역을 지시하는 얼라인 홈(221, 222)을 포함할 수 있다. 얼라인 홈(221, 222)에 의해 기판(200)의 일면이 노출될 수 있다. 얼라인 홈(221, 222)은 발광소자(100)의 모서리를 둘러싸도록 절곡된 형상을 가질 수 있으나 반드시 이에 한정하지 않는다. 또한, 제1 패드(211)에는 패턴 마크(223)가 배치될 수 있다. 따라서, 제1 패드(211)와 제2 패드(212)의 극성을 판별할 수 있다. 그러나, 패턴 마크의 위치 및 형상은 특별히 한정하지 않는다.Referring to FIG. 3 , the first pad 211 and the second pad 212 may include alignment grooves 221 and 222 that indicate an area where the light emitting device 100 is disposed. One side of the substrate 200 may be exposed by the alignment grooves 221 and 222. The alignment grooves 221 and 222 may have a bent shape to surround the edge of the light emitting device 100, but are not necessarily limited to this. Additionally, a pattern mark 223 may be disposed on the first pad 211. Accordingly, the polarity of the first pad 211 and the second pad 212 can be determined. However, the position and shape of the pattern mark are not particularly limited.

도 4를 참조하면, 제3 패드(213)와 제4 패드(214)의 형상 및 면적은 동일할 수 있다. 제5 패드(215)는 제4 패드(214)와 마주보는 측면에 홈(215a)이 형성될 수 있다. 따라서, 제3 패드(213)와 제4 패드(214)의 극성을 판별할 수 있다. 그러나, 제5 패드(215)의 홈(215a)의 위치 및 형상은 특별히 한정하지 않는다.Referring to FIG. 4, the shape and area of the third pad 213 and the fourth pad 214 may be the same. The fifth pad 215 may have a groove 215a formed on the side facing the fourth pad 214. Accordingly, the polarity of the third pad 213 and the fourth pad 214 can be determined. However, the location and shape of the groove 215a of the fifth pad 215 are not particularly limited.

도 5는 본 발명의 일 실시 예에 따른 조명장치의 개념도이고, 도 6은 도 5의 단면도이고, 도 7은 회로기판에 직접 칩을 부착한 개념도이고, 도 8은 도 7의 구조에서 전류 주입시 발광소자의 온도 분포를 시뮬레이션한 결과이고, 도 9는 실시 예에 따른 발광소자에 전류 주입시 온도 분포를 시뮬레이션한 결과이다.Figure 5 is a conceptual diagram of a lighting device according to an embodiment of the present invention, Figure 6 is a cross-sectional view of Figure 5, Figure 7 is a conceptual diagram of a chip directly attached to a circuit board, and Figure 8 is a current injection in the structure of Figure 7. This is the result of simulating the temperature distribution of the light emitting device, and Figure 9 is the result of simulating the temperature distribution when current is injected into the light emitting device according to the embodiment.

도 5 및 도 6을 참조하면, 실시 예에 따른 조명장치는 회로기판(10) 상에 배치되는 발광소자 패키지(20)를 포함할 수 있다. 발광소자 패키지(20)는 전술한 구성이 모두 포함할 수 있다.Referring to FIGS. 5 and 6 , a lighting device according to an embodiment may include a light emitting device package 20 disposed on a circuit board 10 . The light emitting device package 20 may include all of the above-described configurations.

회로기판(10)은 제1 회로패턴(11), 제2 회로패턴(12) 및 상기 제1 회로패턴(11)과 제2 회로패턴(12) 사이에 배치되는 제3 회로패턴(13)을 포함할 수 있다. 기판(200)의 제3 패드(213)는 제1 회로패턴(11)과 전기적으로 연결되고, 제4 패드(214)는 제2 회로패턴(12)과 전기적으로 연결되고 제5 패드(215)는 제3 회로패턴(13)과 전기적으로 연결될 수 있다. 이때, 제3 회로패턴(13)은 더미전극일 수 있다. 실시 예에 따르면, 제5 패드(215) 역시 회로기판(10)에 전기적으로 연결되어 열을 신속하게 방출할 수 있는 장점이 있다. 따라서, 제5 패드(215)에 의해 제1 본딩전극(153)과 제2 본딩전극(163) 사이에서 방출된 열을 신속히 외부로 방출할 수 있다.The circuit board 10 includes a first circuit pattern 11, a second circuit pattern 12, and a third circuit pattern 13 disposed between the first circuit pattern 11 and the second circuit pattern 12. It can be included. The third pad 213 of the substrate 200 is electrically connected to the first circuit pattern 11, the fourth pad 214 is electrically connected to the second circuit pattern 12, and the fifth pad 215 Can be electrically connected to the third circuit pattern 13. At this time, the third circuit pattern 13 may be a dummy electrode. According to the embodiment, the fifth pad 215 is also electrically connected to the circuit board 10 and has the advantage of being able to quickly dissipate heat. Accordingly, the heat emitted between the first bonding electrode 153 and the second bonding electrode 163 can be quickly dissipated to the outside by the fifth pad 215.

도 7 및 도 8을 참조하면, 회로기판(10)에 직접 발광소자(100) 칩을 실장한 경우 전류 주입시 발광소자(100)의 온도가 더 높은 것을 알 수 있다. 특히, 제1 회로패턴(11)과 제2 회로패턴(12)이 이격된 영역에서 발광소자(100)의 온도가 높은 것을 알 수 있다.Referring to FIGS. 7 and 8 , it can be seen that when the light emitting device 100 chip is mounted directly on the circuit board 10, the temperature of the light emitting device 100 is higher when current is injected. In particular, it can be seen that the temperature of the light emitting device 100 is high in the area where the first circuit pattern 11 and the second circuit pattern 12 are spaced apart.

이에 반해, 도 9와 같이 본원발명은 전체적으로 발광소자(100)의 온도가 낮은 것을 확인할 수 있으며, 특히 제1 패드와 제2 패드 사이(W1)에서 발광소자(100)의 온도가 낮아졌음을 확인할 수 있다. 이는 AlN 계열의 기판(200)의 열 전도율이 170W/m 내지 180W/m으로 매우 좋고, 제5 패드(215)를 통해 발광소자(100)의 열이 신속히 방출될 수 있기 때문으로 판단된다.On the other hand, as shown in FIG. 9, it can be confirmed that the overall temperature of the light-emitting device 100 in the present invention is low, and in particular, it can be confirmed that the temperature of the light-emitting device 100 is lowered between the first pad and the second pad (W1). You can. This is believed to be because the thermal conductivity of the AlN-based substrate 200 is very good at 170 W/m to 180 W/m, and the heat of the light emitting device 100 can be quickly dissipated through the fifth pad 215.

도 10은 본 발명의 일 실시 예에 따른 발광소자의 단면도이고, 도 11은 도 10의 일부 확대도이고, 도 12는 본 발명의 일 실시 예에 따른 발광소자의 평면도이고, 도 13은 실시 예에 따른 제1 오믹전극과 제2 오믹전극의 배치를 보여주는 도면이고, 도 14는 도 13의 B-B 방향 단면도이다.FIG. 10 is a cross-sectional view of a light-emitting device according to an embodiment of the present invention, FIG. 11 is a partial enlarged view of FIG. 10, FIG. 12 is a top view of a light-emitting device according to an embodiment of the present invention, and FIG. 13 is an example. It is a diagram showing the arrangement of the first ohmic electrode and the second ohmic electrode according to , and FIG. 14 is a cross-sectional view taken in the B-B direction of FIG. 13.

도 10을 참조하면, 본 발명의 일 실시 예에 따른 발광소자는, 발광 구조물(120), 발광 구조물(120) 상에 배치되는 제1 절연층(171), 제1 도전형 반도체층(121) 상에 배치되는 제1 오믹전극(151), 제2 도전형 반도체층(123) 상에 배치되는 제2 오믹전극(161), 제1 오믹전극(151) 상에 배치되는 제1 커버전극(152), 제2 오믹전극(161) 상에 배치되는 제2 커버전극(162), 및 제1 커버전극(152) 및 제2 커버전극(162) 상에 배치되는 제2 절연층(172)을 포함할 수 있다.Referring to FIG. 10, a light emitting device according to an embodiment of the present invention includes a light emitting structure 120, a first insulating layer 171 disposed on the light emitting structure 120, and a first conductive semiconductor layer 121. The first ohmic electrode 151 disposed on the second conductive semiconductor layer 123, the second ohmic electrode 161 disposed on the first ohmic electrode 151, and the first cover electrode 152 disposed on the first ohmic electrode 151. ), a second cover electrode 162 disposed on the second ohmic electrode 161, and a second insulating layer 172 disposed on the first cover electrode 152 and the second cover electrode 162. can do.

본 발명의 실시 예에 따른 발광 구조물(120)은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 발광 구조물(120)은 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 발광 구조물(120)의 Al의 조성비에 의해 결정될 수 있다.The light emitting structure 120 according to an embodiment of the present invention can output light in the ultraviolet wavelength range. For example, the light emitting structure 120 may output light in the near-ultraviolet wavelength range (UV-A), light in the far-ultraviolet wavelength range (UV-B), or light in the deep ultraviolet wavelength range (UV- C) can be output. The wavelength range may be determined by the Al composition ratio of the light emitting structure 120.

예시적으로, 근자외선 파장대의 광(UV-A)은 320nm 내지 420nm 범위의 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 파장을 가질 수 있다.For example, light in the near-ultraviolet wavelength range (UV-A) may have a wavelength in the range of 320 nm to 420 nm, light in the far-ultraviolet wavelength range (UV-B) may have a wavelength in the range of 280 nm to 320 nm, and deep ultraviolet rays may have a wavelength in the range of 280 nm to 320 nm. Light in the wavelength range (UV-C) may have a wavelength ranging from 100 nm to 280 nm.

발광 구조물(120)이 자외선 파장대의 광을 발광할 때, 발광 구조물(120)의 각 반도체층은 알루미늄을 포함하는 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1) 물질을 포함할 수 있다. 여기서, Al의 조성은 In 원자량과 Ga 원자량 및 Al 원자량을 포함하는 전체 원자량과 Al 원자량의 비율로 나타낼 수 있다. 예를 들어, Al 조성이 40%인 경우 Ga 의 조성은 60%인 Al40Ga60N일 수 있다. When the light emitting structure 120 emits light in the ultraviolet wavelength range, each semiconductor layer of the light emitting structure 120 contains aluminum In x1 Al y1 Ga 1-x1-y1 N (0≤x1≤1, 0<y1 ≤1, 0≤x1+y1≤1) substances. Here, the composition of Al can be expressed as the ratio of the total atomic weight including the In atomic weight, Ga atomic weight, and Al atomic weight to the Al atomic weight. For example, if the Al composition is 40%, the Ga composition may be 60% Al 40 Ga 60 N.

또한 실시 예의 설명에 있어서 조성이 낮거나 높다라는 의미는 각 반도체층의 조성 %의 차이(및/또는 % 포인트)로 이해될 수 있다. 예를 들면, 제1 반도체층의 알루미늄 조성이 30%이고 제2 반도체층의 알루미늄 조성이 60%인 경우, 제2 반도체층의 알루미늄 조성은 제1 반도체층의 알루미늄 조성보다 30% 더 높다고 표현할 수 있다.Additionally, in the description of the embodiment, the meaning of low or high composition may be understood as a difference (and/or percentage point) in the composition % of each semiconductor layer. For example, if the aluminum composition of the first semiconductor layer is 30% and the aluminum composition of the second semiconductor layer is 60%, the aluminum composition of the second semiconductor layer can be expressed as 30% higher than the aluminum composition of the first semiconductor layer. there is.

기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 기판(110)은 자외선 파장대의 광이 투과할 수 있는 투광기판일 수 있다.The substrate 110 may be formed of a material selected from sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge, but is not limited thereto. The substrate 110 may be a light-transmitting substrate that allows light in the ultraviolet wavelength range to pass through.

버퍼층(111)은 기판(110)과 반도체층들 사이의 격자 부정합을 완화할 수 있다. 버퍼층(111)은 Ⅲ족과 Ⅴ족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나를 포함할 수 있다. 본 실시 예는 버퍼층(111)은 AlN일 수 있으나 이에 한정하지 않는다. 버퍼층(111)은 도펀트를 포함할 수도 있으나 이에 한정하지 않는다.The buffer layer 111 can alleviate lattice mismatch between the substrate 110 and the semiconductor layers. The buffer layer 111 may be a combination of group III and group V elements or may include any one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. In this embodiment, the buffer layer 111 may be AlN, but is not limited thereto. The buffer layer 111 may include a dopant, but is not limited thereto.

제1 도전형 반도체층(121)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1도펀트가 도핑될 수 있다. 제1 도전형 반도체층(121)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, AlN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1 도전형 반도체층(121)은 n형 반도체층일 수 있다.The first conductivity type semiconductor layer 121 may be implemented with a compound semiconductor such as group III-V or group II-VI, and may be doped with a first dopant. The first conductive semiconductor layer 121 is a semiconductor material with a composition formula of In x1 Al y1 Ga 1-x1-y1 N (0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1), e.g. For example, it may be selected from AlGaN, AlN, InAlGaN, etc. And, the first dopant may be an n-type dopant such as Si, Ge, Sn, Se, or Te. When the first dopant is an n-type dopant, the first conductive semiconductor layer 121 doped with the first dopant may be an n-type semiconductor layer.

활성층(122)은 제1 도전형 반도체층(121)과 제2 도전형 반도체층(123) 사이에 배치될 수 있다. 활성층(122)은 제1 도전형 반도체층(121)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(123)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(122)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 자외선 파장을 가지는 빛을 생성할 수 있다.The active layer 122 may be disposed between the first conductive semiconductor layer 121 and the second conductive semiconductor layer 123. The active layer 122 is a layer where electrons (or holes) injected through the first conductive semiconductor layer 121 and holes (or electrons) injected through the second conductive semiconductor layer 123 meet. The active layer 122 transitions to a low energy level as electrons and holes recombine, and can generate light having an ultraviolet wavelength.

활성층(122)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(122)의 구조는 이에 한정하지 않는다.The active layer 122 may have any one of a single well structure, a multi-well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum wire structure, and the active layer 122 The structure is not limited to this.

활성층(122)은 복수 개의 우물층(미도시)과 장벽층(미도시)을 포함할 수 있다. 우물층과 장벽층은 Inx2Aly2Ga1-x2-y2N(0≤x2≤1, 0<y2≤1, 0≤x2+y2≤1)의 조성식을 가질 수 있다. 우물층은 발광하는 파장에 따라 알루미늄 조성이 달라질 수 있다.The active layer 122 may include a plurality of well layers (not shown) and a barrier layer (not shown). The well layer and the barrier layer may have a composition formula of In x2 Al y2 Ga 1-x2-y2 N (0≤x2≤1, 0<y2≤1, 0≤x2+y2≤1). The aluminum composition of the well layer may vary depending on the wavelength of light emission.

제2 도전형 반도체층(123)은 활성층(122) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(123)에 제2도펀트가 도핑될 수 있다. The second conductive semiconductor layer 123 is formed on the active layer 122 and may be implemented with a compound semiconductor such as group III-V or group II-VI. Dopants may be doped.

제2 도전형 반도체층(123)은 Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0<y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. The second conductive semiconductor layer 123 is a semiconductor material with a composition formula of In x5 Al y2 Ga 1-x5-y2 N (0≤x5≤1, 0<y2≤1, 0≤x5+y2≤1) or AlInN. , AlGaAs, GaP, GaAs, GaAsP, and AlGaInP may be formed of a selected material.

제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2 도전형 반도체층(123)은 p형 반도체층일 수 있다.When the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, Ba, etc., the second conductive semiconductor layer 123 doped with the second dopant may be a p-type semiconductor layer.

제1 절연층(171)은 제1 오믹전극(151)과 제2 오믹전극(161) 사이에 배치될 수 있다. 구체적으로 제1 절연층(171)은 제1 오믹전극(151)이 배치되는 제1홀(171a) 및 제2 오믹전극(161)이 배치되는 제2홀(171b)을 포함할 수 있다.The first insulating layer 171 may be disposed between the first ohmic electrode 151 and the second ohmic electrode 161. Specifically, the first insulating layer 171 may include a first hole 171a where the first ohmic electrode 151 is disposed and a second hole 171b where the second ohmic electrode 161 is disposed.

제1 오믹전극(151)은 제1 도전형 반도체층(121) 상에 배치되고, 제2 오믹전극(161)은 제2 도전형 반도체층(123)상에 배치될 수 있다.The first ohmic electrode 151 may be disposed on the first conductive semiconductor layer 121, and the second ohmic electrode 161 may be disposed on the second conductive semiconductor layer 123.

제1 오믹전극(151)과 제2 오믹전극(161)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로, 제1 오믹전극(151)은 복수의 금속층(예: Cr/Al/Ni)을 갖고, 제2 오믹전극(161)은 ITO일 수 있다.The first ohmic electrode 151 and the second ohmic electrode 161 are made of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), and indium gallium (IGZO). zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In -Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, or Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, It may be formed including at least one of In, Ru, Mg, Zn, Pt, Au, and Hf, but is not limited to these materials. Illustratively, the first ohmic electrode 151 may have a plurality of metal layers (eg, Cr/Al/Ni), and the second ohmic electrode 161 may be ITO.

도 11을 참조하면, 제1 오믹전극(151)은 일면에 배치된 제1 홈(151a)을 포함할 수 있다. 일반 가시광 발광소자와 달리 자외선 발광소자의 경우 오믹을 위해 전극을 고온에서 열처리할 필요가 있다. 예시적으로 제1 오믹전극(151) 및/또는 제2 오믹전극(161)은 약 600도 내지 900도에서 열처리할 수 있고, 이 과정에서 제1 오믹전극(151)의 표면에는 산화막(미도시)이 형성될 수 있다. 그러나, 산화막은 저항층으로 작용할 수 있으므로 동작 전압이 상승할 수 있다.Referring to FIG. 11, the first ohmic electrode 151 may include a first groove 151a disposed on one surface. Unlike general visible light emitting devices, ultraviolet light emitting devices require electrodes to be heat treated at high temperatures for ohmic properties. For example, the first ohmic electrode 151 and/or the second ohmic electrode 161 may be heat treated at about 600 to 900 degrees, and during this process, an oxide film (not shown) is formed on the surface of the first ohmic electrode 151. ) can be formed. However, the oxide film can act as a resistance layer, so the operating voltage can increase.

따라서, 실시 예에 따른 제1 오믹전극(151)은 일면에 제1 홈(151a)을 형성하여 산화막을 제거할 수 있다. 이 과정에서 제1 홈(151a)을 둘러싸는 돌기부(151b)가 형성될 수 있다.Accordingly, the first ohmic electrode 151 according to the embodiment can remove the oxide film by forming a first groove 151a on one surface. In this process, a protrusion 151b surrounding the first groove 151a may be formed.

제1 오믹전극(151)을 전체적으로 에칭하는 경우 제1 오믹전극(151) 주변의 제1 절연층(171)까지 식각되어 쇼트가 발생하는 문제가 있다. 따라서, 실시 예는 제1 오믹전극(151)의 일부 영역에만 에칭을 수행하여 제1 절연층(171)이 식각되는 것을 방지할 수 있다. 따라서, 실시 예에 따른 제1 오믹전극(151)은 테두리 영역이 잔존하여 돌기부(151b)를 형성할 수 있다.When the first ohmic electrode 151 is entirely etched, there is a problem in that the first insulating layer 171 around the first ohmic electrode 151 is also etched, resulting in a short circuit. Accordingly, the embodiment can prevent the first insulating layer 171 from being etched by performing etching only on a partial area of the first ohmic electrode 151. Accordingly, the edge area of the first ohmic electrode 151 according to the embodiment may remain to form a protrusion 151b.

필요에 따라서는 마스크의 두께를 조절하여 제1 오믹전극(151)의 돌기부(151b)에도 상대적으로 약하게 에칭을 할 수도 있다. 이 경우, 제1 오믹전극(151)의 돌기부(151b) 및 측면에 잔존하는 산화막을 일부 제거할 수도 있다.If necessary, the protrusion 151b of the first ohmic electrode 151 may be etched relatively lightly by adjusting the thickness of the mask. In this case, some of the oxide film remaining on the protrusion 151b and the side surface of the first ohmic electrode 151 may be removed.

제1 커버전극(152)은 제1 오믹전극(151)상에 배치될 수 있다. 제1 전극은 제1 홈의 내부에 배치되는 제1요철부(152c)를 포함할 수 있다. 제1 커버전극(152)은 제1 오믹전극(151)의 측면을 덮을 수 있다. 이 경우, 제1 커버전극(152)과 제1 오믹전극(151)의 접촉 면적이 넓어지므로 동작 전압은 더 낮아질 수 있다.The first cover electrode 152 may be disposed on the first ohmic electrode 151. The first electrode may include a first concave-convex portion 152c disposed inside the first groove. The first cover electrode 152 may cover the side surface of the first ohmic electrode 151. In this case, the contact area between the first cover electrode 152 and the first ohmic electrode 151 increases, so the operating voltage can be lowered.

제1 커버전극(152)은 제1 절연층(171)과 제1 오믹전극(151) 사이의 이격 영역(d2)에 배치되는 제2요철부(152b)를 포함할 수 있다. 제2요철부(152b)는 제1 도전형 반도체층(121)과 직접 접촉할 수 있다. 따라서, 전류 주입 효율이 향상될 수 있다. 이격 영역(d2)의 폭은 약 1um 내지 10um일 수 있으나 반드시 이에 한정하지 않는다.The first cover electrode 152 may include a second uneven portion 152b disposed in the separation area d2 between the first insulating layer 171 and the first ohmic electrode 151. The second uneven portion 152b may be in direct contact with the first conductive semiconductor layer 121. Accordingly, current injection efficiency can be improved. The width of the separation area d2 may be about 1 μm to 10 μm, but is not necessarily limited thereto.

제1 커버전극(152)은 제1 절연층(171)의 상부로 연장될 수 있다. 따라서, 제1 커버전극(152)의 전체 면적이 증가하여 동작 전압이 낮아질 수 있다.The first cover electrode 152 may extend to the top of the first insulating layer 171. Accordingly, the total area of the first cover electrode 152 may increase and the operating voltage may be lowered.

다시 도 10을 참조하면, 제2 커버전극(162)은 제2 오믹전극(161)상에 배치될 수 있다. 제2 커버전극(162)은 제2 오믹전극(161)의 측면까지 커버할 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 제2 커버전극(162)은 제2 오믹전극(161)의 상부에만 배치될 수도 있다.Referring again to FIG. 10, the second cover electrode 162 may be disposed on the second ohmic electrode 161. The second cover electrode 162 may cover even the side surface of the second ohmic electrode 161, but is not necessarily limited thereto. For example, the second cover electrode 162 may be disposed only on the top of the second ohmic electrode 161.

제1 커버전극(152)과 제2 커버전극(162)은 Ni/Al/Au, 또는 Ni/IrOx/Au, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나 특별히 한정하지 않는다. 다만, 제1 커버전극(152)과 제2 커버전극(162)은 외부로 노출되는 최외곽층이 금(Au)을 포함할 수 있다. 금(Au)은 전극의 부식을 방지하며 전기 전도성을 향상시켜 패드와의 전기적 연결을 원활하게 할 수 있다.The first cover electrode 152 and the second cover electrode 162 are Ni/Al/Au, or Ni/IrOx/Au, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru. , Mg, Zn, Pt, Au, and Hf, but is not particularly limited. However, the outermost layer of the first cover electrode 152 and the second cover electrode 162 that is exposed to the outside may include gold (Au). Gold (Au) prevents corrosion of electrodes and improves electrical conductivity to facilitate electrical connection with the pad.

제2 절연층(172)은 제1 커버전극(152), 제2 커버전극(162), 및 제1 절연층(171) 상에 배치될 수 있다. 제2 절연층(172)은 제1 커버전극(152)을 노출시키는 제1 개구부(152a) 및 제2 커버전극(162)을 노출시키는 제2 개구부(162a)를 포함할 수 있다.The second insulating layer 172 may be disposed on the first cover electrode 152, the second cover electrode 162, and the first insulating layer 171. The second insulating layer 172 may include a first opening 152a exposing the first cover electrode 152 and a second opening 162a exposing the second cover electrode 162.

제1 절연층(171)과 제2 절연층(172)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 제2 절연층(172)이 형성되는 과정에서 부분적으로 제1 절연층(171)과 제2 절연층(172)은 경계가 소멸할 수도 있다.The first insulating layer 171 and the second insulating layer 172 are formed by at least one selected from the group consisting of SiO 2 , SixOy, Si 3 N 4 , SixNy, SiOxNy, Al 2 O 3 , TiO 2 , AlN, etc. It can be. In the process of forming the second insulating layer 172, the boundary between the first insulating layer 171 and the second insulating layer 172 may partially disappear.

제1 커버전극(152) 상에는 제1 본딩전극(153)이 배치되고, 제2 커버전극(162) 상에는 제2 본딩전극(163)이 배치될 수 있다. 제1 본딩전극(153)과 제2 본딩전극(163)은 유테틱 본딩(eutectic bonding) 될 수 있으나 반드시 이에 한정하지 않는다.A first bonding electrode 153 may be disposed on the first cover electrode 152, and a second bonding electrode 163 may be disposed on the second cover electrode 162. The first bonding electrode 153 and the second bonding electrode 163 may be eutectic bonded, but are not necessarily limited to this.

도 12 및 도 13을 참조하면, 발광 구조물(120)은 식각에 의해 돌출된 발광부(M1)를 포함할 수 있다. 발광부(M1)는 활성층(122) 및 제2 도전형 반도체층(123)을 포함할 수 있다. 발광부(M1) 이외의 영역은 제1 도전형 반도층이 노출된 비발광부(M2)일 수 있다.Referring to FIGS. 12 and 13 , the light emitting structure 120 may include a light emitting portion M1 that protrudes by etching. The light emitting part M1 may include an active layer 122 and a second conductive semiconductor layer 123. An area other than the light-emitting portion M1 may be a non-emission portion M2 in which the first conductive semiconductor layer is exposed.

이때, 발광부(M1)의 최대 둘레(P11)와 발광부의 최대 면적(P12)의 비(P11/P12)는 0.02 [1/um] 이상 0.05 [1/um]이하일 수 있다. 여기서 발광부(M1)의 최대 둘레 및 최대 면적은 제2 도전형 반도체층(또는 활성층)의 최대 둘레 및 면적일 수 있다. At this time, the ratio (P11/P12) between the maximum perimeter (P11) of the light emitting part (M1) and the maximum area (P12) of the light emitting part (P12) may be 0.02 [1/um] or more and 0.05 [1/um] or less. Here, the maximum circumference and maximum area of the light emitting unit M1 may be the maximum circumference and area of the second conductive semiconductor layer (or active layer).

상기 비(P11/P12)가 0.02 이상인 경우 면적 대비 발광부의 둘레가 길어져 광 출력이 향상될 수 있다. 예시적으로, 측면에서 광이 출사될 수 있는 확률이 높아져 광 출력이 향상될 수 있다. 또한, 비(P11/P12)가 0.05 이하인 경우 면적 대비 발광부의 둘레가 너무 길어져 오히려 광 출력이 저하되는 문제를 방지할 수 있다. 예시적으로 동일 면적 내에서 발광부 둘레가 과도하게 길어지는 경우 매우 얇은 발광부가 연속 배치될 수 있다. 그러나, 이 경우 발광부 위에 배치되는 전극 역시 매우 얇아져 저항이 높아질 수 있다. 따라서, 동작 전압이 상승할 수 있다.When the ratio (P11/P12) is 0.02 or more, the perimeter of the light emitting unit becomes longer compared to the area, thereby improving light output. As an example, the probability that light can be emitted from the side increases, thereby improving light output. In addition, when the ratio (P11/P12) is 0.05 or less, the problem of the light output being reduced due to the perimeter of the light emitting unit becoming too long compared to the area can be prevented. For example, if the perimeter of the light emitting unit is excessively long within the same area, very thin light emitting units may be arranged continuously. However, in this case, the electrode disposed on the light emitting unit may also become very thin and the resistance may increase. Therefore, the operating voltage may increase.

발광부(M1)는 적정 둘레와 면적의 비를 갖기 위해 복수 개의 발광부가 제2 방향으로 이격된 복수 개의 제1 발광부(M11), 및 제2 방향으로 연장되어 복수 개의 제1발광부의 끝단을 연결한 제2 발광부(M12)를 포함할 수 있다.The light emitting unit M1 includes a plurality of first light emitting units M11 in which a plurality of light emitting units are spaced apart in a second direction to have an appropriate ratio of perimeter and area, and ends of the plurality of first light emitting units extending in the second direction. It may include a connected second light emitting unit (M12).

제2 커버전극(162)은 발광부(M1)의 형상과 대응되는 형상을 가질 수 있다. 또한, 제1 전극은 제2 전극을 둘러싸는 형태로 배치될 수 있다.The second cover electrode 162 may have a shape that corresponds to the shape of the light emitting unit (M1). Additionally, the first electrode may be arranged to surround the second electrode.

제1 본딩전극(153)과 제2 본딩전극(163)은 평면상에서 제1 방향으로 이격 배치될 수 있다. 제1 방향은 X 방향이고 제2 방향은 Y방향일 수 있다. 제1 방향과 제2 방향은 서로 수직할 수 있으나 반드시 이에 한정하지 않는다.The first bonding electrode 153 and the second bonding electrode 163 may be spaced apart in a first direction on a plane. The first direction may be the X direction and the second direction may be the Y direction. The first direction and the second direction may be perpendicular to each other, but are not necessarily limited thereto.

제1 본딩전극(153)은 제2 절연층의 제1 개구부(152a)를 통해 제1 커버전극(152)과 전기적으로 연결되고, 제2 본딩전극(163)은 제2 절연층의 제2 개구부(162a)를 통해 제2 커버전극(162)과 전기적으로 연결될 수 있다. 제1 개구부(152a)는 제1 커버전극(152)의 형상을 따라 형성된 하나의 홀일 수 있고, 제2 개구부(162a)는 복수 개 일 수 있다. 실시 예에 따르면, 도 3과 도 12를 참조하면, 기판(200)의 제1 패드(211)와 연결된 제1 관통홀(H1)의 개수와 제2 패드(212)와 연결된 제2 관통홀(H2)의 개수는 동일한 반면, 제2 개구부(162a)의 개수는 제1 개구부(152a)보다 많을 수 있다. 따라서, 제1 개구부(152a)와 제1 관통홀(H1) 합은 복수 개의 제2 개구부(162a)와 제2 관통홀(H2)의 합보다 작을 수 있다.The first bonding electrode 153 is electrically connected to the first cover electrode 152 through the first opening 152a of the second insulating layer, and the second bonding electrode 163 is electrically connected to the first opening 152a of the second insulating layer. It can be electrically connected to the second cover electrode 162 through (162a). The first opening 152a may be a single hole formed along the shape of the first cover electrode 152, and the second openings 162a may be plural. According to an embodiment, referring to FIGS. 3 and 12, the number of first through holes (H1) connected to the first pad 211 of the substrate 200 and the second through holes (H1) connected to the second pad 212 ( While the number of H2) is the same, the number of second openings 162a may be greater than that of the first openings 152a. Accordingly, the sum of the first openings 152a and the first through-holes H1 may be smaller than the sum of the plurality of second openings 162a and the second through-holes H2.

도 13을 참조하면, 제2 커버전극(162)은 제2 도전형 반도체층(123)과 제2 본딩전극(163) 사이에서 제2 방향(Y 방향)으로 연장되는 제2 연결전극(162-2), 및 제2 연결전극(162-2)에서 제1 본딩전극(153)을 향하여 제1 방향(X 방향)으로 연장되는 복수 개의 제2 가지전극(162-1)을 포함할 수 있다.Referring to FIG. 13, the second cover electrode 162 is a second connection electrode 162- extending in the second direction (Y direction) between the second conductive semiconductor layer 123 and the second bonding electrode 163. 2), and may include a plurality of second branch electrodes 162-1 extending in the first direction (X direction) from the second connection electrode 162-2 toward the first bonding electrode 153.

제1 커버전극(152)은 제1 도전형 반도체층(121)과 제1 본딩전극(153) 사이에서 제2 방향으로 연장되는 제1 연결전극(152-2), 및 제1 연결전극(152-2)에서 제2 본딩전극(163)을 향하여 연장되는 복수 개의 제1 가지전극(152-1)을 포함할 수 있다.The first cover electrode 152 includes a first connection electrode 152-2 extending in the second direction between the first conductive semiconductor layer 121 and the first bonding electrode 153, and a first connection electrode 152. -2) may include a plurality of first branch electrodes 152-1 extending toward the second bonding electrode 163.

제1 연결전극(152-2)은 발광 구조물(120)의 테두리를 따라 연장되어 제2 커버전극(162)을 둘러싸도록 배치될 수 있다. 따라서, 전류 주입시 제1 도전형 반도체층(121)에 전류가 균일하게 분산될 수 있다.The first connection electrode 152-2 may be arranged to extend along the edge of the light emitting structure 120 and surround the second cover electrode 162. Therefore, when current is injected, the current can be uniformly distributed in the first conductive semiconductor layer 121.

제1 연결전극(152-2)의 제1 방향의 폭(Q3)은 제2 연결전극(162-2)의 제1 방향의 폭(Q4)보다 작을 수 있다. 제1 연결전극(152-2)의 제1 방향의 폭과 제2 연결전극(162-2)의 제1 방향의 폭의 비(Q3:Q4)는 1: 1.1 내지 1: 1.5일 수 잇다. 폭의 비(Q3:Q4)가 1:1.1 이상인 경우 제2 커버전극(162)의 면적이 커져 정공 주입 효율이 개선될 수 있으며, 폭의 비가 1:1.5 이하인 경우 제1 연결전극(152-2)의 면적이 확보되어 전자 주입 효율이 개선될 수 있다.The width Q3 of the first connection electrode 152-2 in the first direction may be smaller than the width Q4 of the second connection electrode 162-2 in the first direction. The ratio (Q3:Q4) of the width of the first connection electrode 152-2 in the first direction and the width of the second connection electrode 162-2 in the first direction may be 1:1.1 to 1:1.5. If the width ratio (Q3:Q4) is 1:1.1 or more, the area of the second cover electrode 162 can be increased to improve hole injection efficiency, and if the width ratio is 1:1.5 or less, the first connection electrode 152-2 ) area is secured, so electron injection efficiency can be improved.

제1 가지전극(152-1)은 이웃한 제2 가지전극(162-1) 사이에 배치될 수 있다. 이때, 제1 가지전극(152-1)의 제2 방향의 폭(Q2)은 제2 가지전극(162-1)의 제2 방향의 폭(Q1)보다 작을 수 있다. 제1 가지전극(152-1)의 제2 방향의 폭(Q2)과 제2 가지전극(162-1)의 제2 방향의 폭(Q1)의 비(Q2:Q1)는 1:2 내지 1:4일 수 있다. 폭의 비(Q2:Q1)가 1:2 이상인 경우 제2 커버전극(162)의 면적이 증가하여 정공 주입 효율이 개선될 수 있다. 또한, 폭의 비가 1:4 이하인 경우 제1 커버전극(152)의 면적을 확보할 수 있어 전자 주입 효율이 개선될 수 있다.The first branch electrode 152-1 may be disposed between adjacent second branch electrodes 162-1. At this time, the width Q2 of the first branch electrode 152-1 in the second direction may be smaller than the width Q1 of the second branch electrode 162-1 in the second direction. The ratio (Q2:Q1) of the width Q2 of the first branch electrode 152-1 in the second direction and the width Q1 of the second branch electrode 162-1 in the second direction is 1:2 to 1. :It could be 4. When the width ratio (Q2:Q1) is 1:2 or more, the area of the second cover electrode 162 increases and hole injection efficiency can be improved. Additionally, when the width ratio is 1:4 or less, the area of the first cover electrode 152 can be secured and electron injection efficiency can be improved.

제2 커버전극(162)의 면적은 제1 커버전극(152)의 면적보다 클 수 있다. 제2 커버전극(162)의 전체 면적(R1)은 제1 커버전극(152)의 전체 면적(R2)의 비(R1:R2)는 1:0.5 내지 1:0.7일 수 있다. 면적비가 1:0.5 이상인 경우 제1 커버전극(152)의 면적이 확보되어 전자 주입 효율이 개선될 수 있으며, 제1 커버전극(152)의 제2 커버전극(162)을 둘러싸도록 배치될 수 있다. 따라서, 전류 분산 효율도 개선될 수 있다.The area of the second cover electrode 162 may be larger than the area of the first cover electrode 152. The ratio (R1:R2) of the total area (R1) of the second cover electrode 162 to the total area (R2) of the first cover electrode 152 (R1:R2) may be 1:0.5 to 1:0.7. When the area ratio is 1:0.5 or more, the area of the first cover electrode 152 is secured and electron injection efficiency can be improved, and the first cover electrode 152 can be arranged to surround the second cover electrode 162. . Accordingly, current dissipation efficiency can also be improved.

면적비가 1:0.7이하인 경우 제2 커버전극(162)의 면적이 확보되어 정공 주입 효율이 개선될 수 있으며, 광 출력이 향상될 수 있다.When the area ratio is 1:0.7 or less, the area of the second cover electrode 162 is secured, hole injection efficiency can be improved, and light output can be improved.

제1 가지전극(152-1)의 끝단은 제2 본딩전극(163)와 제1 도전형 반도체층(121) 사이에 배치되고, 제2 가지전극(162-1)의 끝단은 제1 본딩전극(153)과 제2 도전형 반도체층(123) 사이에 배치될 수 있다. 즉, 제1 가지전극(152-1)은 제1 도전형 반도체층(121)의 두께 방향으로 제2 본딩전극(163)와 중첩되고, 제2 가지전극(162-1)은 제1 도전형 반도체층(121)의 두께 방향으로 제1 본딩전극(153)과 중첩될 수 있다.The end of the first branch electrode 152-1 is disposed between the second bonding electrode 163 and the first conductive semiconductor layer 121, and the end of the second branch electrode 162-1 is located between the first bonding electrode. It may be disposed between (153) and the second conductive semiconductor layer (123). That is, the first branch electrode 152-1 overlaps the second bonding electrode 163 in the thickness direction of the first conductivity type semiconductor layer 121, and the second branch electrode 162-1 overlaps the first conductivity type semiconductor layer 121. The semiconductor layer 121 may overlap the first bonding electrode 153 in the thickness direction.

제1 본딩전극(153)은 제2 방향으로 평행한 제1 측면(153b) 및 제2 측면(153a)을 포함하고, 제2 본딩전극(163)은 제2 방향과 평행하고 제2 측면(153a)에 가까운 제3 측면(163a), 및 제3 측면(163a)과 평행한 제4 측면(163b)을 포함할 수 있다.The first bonding electrode 153 includes a first side 153b and a second side 153a parallel to the second direction, and the second bonding electrode 163 is parallel to the second direction and has a second side 153a. ) may include a third side (163a) close to the third side (163a), and a fourth side (163b) parallel to the third side (163a).

이때, 제1 가지전극(152-1)의 끝단에서 제2 본딩전극(163)의 제4 측면(163b)까지 제1 방향의 거리(L1)는 제2 가지전극(162-1)의 끝단에서 제1 본딩전극(153)의 제1 측면(153b)까지 제1 방향의 거리(L2)보다 길 수 있다. 제2 가지전극(162-1)과 제1 본딩전극(153)의 중첩 면적은 제1 가지전극(152-1)과 제2 본딩전극(163)의 중첩 면적보다 클 수 있다.At this time, the distance L1 in the first direction from the end of the first branch electrode 152-1 to the fourth side 163b of the second bonding electrode 163 is from the end of the second branch electrode 162-1. It may be longer than the distance L2 in the first direction to the first side 153b of the first bonding electrode 153. The overlapping area of the second branch electrode 162-1 and the first bonding electrode 153 may be larger than the overlapping area of the first branch electrode 152-1 and the second bonding electrode 163.

도 13 및 14를 참조하면, 제1 커버전극(152)은 발광부(M1)를 전체적으로 둘러싸도록 배치될 수 있다. 즉, 최외곽에는 제1 가지전극(152-1)이 배치되므로 제2 도전형 반도체층 및/또는 제2 본딩전극에서 발생한 열이 신속히 외측으로 방출되기 어려울 수 있다.Referring to FIGS. 13 and 14, the first cover electrode 152 may be arranged to entirely surround the light emitting portion M1. That is, since the first branch electrode 152-1 is disposed on the outermost side, it may be difficult for heat generated in the second conductive semiconductor layer and/or the second bonding electrode to be quickly dissipated to the outside.

도 15 및 도 16을 참조하면, 실시 예에 따른 제2 도전형 반도체층을 포함하는 발광부(M1)가 외측에 배치되므로 P 패드측에서 발생한 열이 신속하게 외부로 배출될 수 있다. 즉, 최외측에는 제1 도전형 반도체층의 상면(121-1)이 노출되어 발광부(M1)가 제1 커버전극에 둘러싸이지 않으므로 P 패드측의 열이 신속하게 외부로 배출될 수 있다.Referring to FIGS. 15 and 16 , since the light emitting portion M1 including the second conductivity type semiconductor layer according to the embodiment is disposed on the outside, heat generated on the P pad side can be quickly discharged to the outside. That is, since the upper surface 121-1 of the first conductivity type semiconductor layer is exposed on the outermost side and the light emitting portion M1 is not surrounded by the first cover electrode, heat on the P pad side can be quickly discharged to the outside.

또한, 도 17과 같이 발광부(M1)와 비발광부(M2)가 교대로 배치되면 전류 스프레이딩이 개선되는 동시에 발광부(M1)의 측면이 외측으로 노출되어 방열 효과도 개선될 수 있다. 제1 본딩 전극(153)과 제2 본딩 전극(163)은 각각 관통전극(H31, H32)에 의해 발광 구조물과 각각 전기적으로 연결될 수 있다.In addition, when the emitting portion M1 and the non-emitting portion M2 are alternately arranged as shown in FIG. 17, current spraying is improved and the side of the emitting portion M1 is exposed to the outside, thereby improving the heat dissipation effect. The first bonding electrode 153 and the second bonding electrode 163 may be electrically connected to the light emitting structure through through electrodes H31 and H32, respectively.

도 18을 참조하면, 후 제2 본딩전극(163)에 접합된 본딩부(17)에서 유테틱 금속이 돌출되어 제1 도전형 반도체층(121)과 접촉하여 쇼트가 발생할 수 있다. 따라서, 제1 절연층(171) 및 제2 절연층(172)은 최외측에 배치되어 발광부(M1)를 둘러싸는 제1 도전형 반도체층(121)의 끝단(E1)을 커버할 수 있다. 따라서, 실시 예에 따르면 제1 도전형 반도체층(121)의 끝단(E1)은 제1 절연층(171) 및 제2 절연층(172)에 커버되어 외부로 노출되지 않을 수 있다. 따라서, 유테틱 금속이 돌출되어도 쇼트를 방지할 수 있다.Referring to FIG. 18, the eutectic metal may protrude from the bonding portion 17 that is later bonded to the second bonding electrode 163 and come into contact with the first conductive semiconductor layer 121, resulting in a short circuit. Accordingly, the first insulating layer 171 and the second insulating layer 172 may be disposed on the outermost side and cover the end (E1) of the first conductive semiconductor layer 121 surrounding the light emitting portion (M1). . Therefore, according to the embodiment, the end E1 of the first conductive semiconductor layer 121 may be covered by the first insulating layer 171 and the second insulating layer 172 and not exposed to the outside. Therefore, even if the eutectic metal protrudes, short circuit can be prevented.

발광소자 패키지는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.Light emitting device packages can be applied to various types of light source devices. For example, the light source device may include a sterilizing device, a curing device, a lighting device, a display device, and a vehicle lamp. In other words, the semiconductor device can be applied to various electronic devices that are placed in a case and provide light.

살균 장치는 실시 예에 따른 반도체 소자를 구비하여 원하는 영역을 살균할수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.The sterilizing device is equipped with a semiconductor device according to the embodiment and can sterilize a desired area. The sterilizing device may be applied to household appliances such as water purifiers, air conditioners, and refrigerators, but is not necessarily limited thereto. In other words, the sterilization device can be applied to a variety of products that require sterilization (e.g., medical devices).

예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.Exemplarily, a water purifier may be equipped with a sterilizing device according to an embodiment to sterilize circulating water. The sterilizing device may be placed at a nozzle or outlet through which water circulates and irradiate ultraviolet rays. At this time, the sterilizing device may include a waterproof structure.

경화 장치는 실시 예에 따른 반도체 소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 최광의 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.The curing device is equipped with a semiconductor device according to the embodiment and can cure various types of liquids. Liquid may be the broadest concept that includes all various substances that harden when irradiated with ultraviolet rays. For example, the curing device can cure various types of resin. Alternatively, the curing device may be applied to harden beauty products such as nail polish.

조명 장치는 기판과 실시 예의 반도체 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다. The lighting device may include a light source module including a substrate and the semiconductor device of the embodiment, a heat dissipation unit that dissipates heat from the light source module, and a power supply unit that processes or converts an electrical signal provided from the outside and provides the light source module to the light source module. Additionally, the lighting device may include a lamp, head lamp, or street lamp.

표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.The display device may include a bottom cover, a reflector, a light emitting module, a light guide plate, an optical sheet, a display panel, an image signal output circuit, and a color filter. The bottom cover, reflector, light emitting module, light guide plate, and optical sheet may constitute a backlight unit.

반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.The reflector is disposed on the bottom cover, and the light emitting module can emit light. The light guide plate is disposed in front of the reflector and guides the light emitted from the light emitting module to the front, and the optical sheet includes a prism sheet, etc. and may be disposed in front of the light guide plate. A display panel may be disposed in front of the optical sheet, an image signal output circuit may supply an image signal to the display panel, and a color filter may be disposed in front of the display panel.

발광소자 패키지는 표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있다.When used as a backlight unit of a display device, the light emitting device package can be used as an edge-type backlight unit or a direct-type backlight unit.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above description focuses on the examples, this is only an example and does not limit the present invention, and those skilled in the art will be able to You will see that various variations and applications are possible. For example, each component specifically shown in the examples can be modified and implemented. And these variations and differences in application should be construed as being included in the scope of the present invention as defined in the appended claims.

Claims (15)

기판; 및
상기 기판 상에 배치되는 발광소자를 포함하고,
상기 기판은
일면에 제1 방향으로 배치되는 제1 패드와 제2 패드,
타면에 배치되는 제3 패드, 제4 패드 및 상기 제3 패드와 제4 패드 사이에 배치되는 제5 패드,
상기 제1 패드와 상기 제3 패드를 연결하는 제1 관통전극 및 상기 제2 패드와 상기 제4 패드를 연결하는 제2 관통전극; 및
상기 제1 관통전극이 배치되는 제1 관통홀 및 상기 제2 관통전극이 배치되는 제2 관통홀을 포함하고,
상기 발광소자는,
제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물;
상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 커버 전극;
상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 커버 전극;
상기 제1 커버 전극과 상기 제2 커버 전극 상에 배치되는 절연층; 및
상기 제1 패드 상에 배치되는 제1 본딩 전극 및 상기 제2 패드 상에 배치되는 제2 본딩 전극을 포함하고,
상기 절연층은 상기 제1 커버 전극과 상기 제1 본딩 전극 사이에 배치되는 제1 개구부 및 상기 제2 커버 전극과 상기 제2 패드 사이에 배치되는 복수 개의 제2 개구부를 포함하고,
상기 제1 개구부와 상기 제1 관통홀의 합은 상기 복수 개의 제2 개구부와 상기 제2 관통홀의 합보다 작으며,
상기 발광소자의 제1 방향 폭은 상기 제5 패드의 제1 방향 폭보다 크거나 동일한 발광소자 패키지.
Board; and
Includes a light emitting element disposed on the substrate,
The substrate is
A first pad and a second pad disposed on one surface in a first direction,
a third pad, a fourth pad, and a fifth pad disposed between the third and fourth pads,
a first through-electrode connecting the first pad and the third pad and a second through-electrode connecting the second pad and the fourth pad; and
It includes a first through hole in which the first through electrode is disposed and a second through hole in which the second through electrode is disposed,
The light emitting device is,
A light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
a first cover electrode electrically connected to the first conductive semiconductor layer;
a second cover electrode electrically connected to the second conductive semiconductor layer;
an insulating layer disposed on the first cover electrode and the second cover electrode; and
Comprising a first bonding electrode disposed on the first pad and a second bonding electrode disposed on the second pad,
The insulating layer includes a first opening disposed between the first cover electrode and the first bonding electrode and a plurality of second openings disposed between the second cover electrode and the second pad,
The sum of the first openings and the first through holes is smaller than the sum of the plurality of second openings and the second through holes,
A light emitting device package in which the width of the light emitting device in the first direction is greater than or equal to the width of the fifth pad in the first direction.
 삭제delete 제1항에 있어서,
상기 제5 패드의 면적은 상기 제3 패드의 면적과 상기 제4 패드의 면적의 합보다 큰 발광소자 패키지.
According to paragraph 1,
A light emitting device package in which the area of the fifth pad is greater than the sum of the areas of the third pad and the fourth pad.
 제3항에 있어서,
상기 제1 패드 또는 상기 제2 패드의 면적은 상기 제5 패드의 면적보다 큰 발광소자 패키지.
According to paragraph 3,
A light emitting device package in which an area of the first pad or the second pad is larger than an area of the fifth pad.
 제1항에 있어서,
상기 제5 패드는 상기 발광소자와 수직 방향으로 중첩되는 발광소자 패키지.
According to paragraph 1,
The fifth pad is a light emitting device package that overlaps the light emitting device in a vertical direction.
 제1항에 있어서,
상기 제1 및 제2 본딩 전극과 상기 제1 및 제2 패드는 유테틱 본딩에 의해 전기적으로 연결되는 발광소자 패키지.
According to paragraph 1,
A light emitting device package in which the first and second bonding electrodes and the first and second pads are electrically connected by eutectic bonding.
 제1항에 있어서,
상기 제1 패드 및 상기 제2 패드와 전기적으로 연결되는 보호소자를 발광소자 패키지.
According to paragraph 1,
A light emitting device package with a protective element electrically connected to the first pad and the second pad.
 제1항에 있어서,
상기 제1 패드와 상기 제2 패드는 상기 발광소자의 모서리에 인접 배치되는 얼라인 홈을 포함하고,
상기 얼라인 홈은 상기 기판의 상면을 일부 노출시키는 발광소자 패키지.
According to paragraph 1,
The first pad and the second pad include an alignment groove disposed adjacent to a corner of the light emitting device,
The alignment groove is a light emitting device package that partially exposes the upper surface of the substrate.
 제1항에 있어서,
상기 제1 패드와 상기 제2 패드 사이의 거리는 상기 제3 패드와 상기 제5 패드 사이보다 작거나 동일한 발광소자 패키지.
According to paragraph 1,
A light emitting device package wherein a distance between the first pad and the second pad is less than or equal to that between the third pad and the fifth pad.
 제1항에 있어서,
상기 발광소자는 자외선 파장대에서 메인 피크를 갖는 발광소자 패키지.
According to paragraph 1,
The light emitting device is a light emitting device package having a main peak in the ultraviolet wavelength range.
 삭제delete 제1항에 있어서,
상기 제1 커버 전극은 일 방향으로 연장된 복수 개의 제1 가지 전극 및 상기 복수 개의 제1 가지 전극의 끝단을 연결하는 제1 연결 전극을 포함하고,
상기 제2 커버 전극은 상기 복수 개의 제1 가지전극 사이에 배치되는 복수 개의 제2 가지 전극 및 상기 복수 개의 제2 가지 전극의 끝단을 연결하는 제2 연결전극을 포함하는 발광소자 패키지.
According to paragraph 1,
The first cover electrode includes a plurality of first branch electrodes extending in one direction and a first connection electrode connecting ends of the plurality of first branch electrodes,
The second cover electrode is a light emitting device package including a plurality of second branch electrodes disposed between the plurality of first branch electrodes and a second connection electrode connecting ends of the plurality of second branch electrodes.
 제12항에 있어서,
상기 제1 커버 전극은 상기 제2 커버 전극의 외측을 둘러싸도록 배치되는 발광소자 패키지.
According to clause 12,
The first cover electrode is a light emitting device package arranged to surround an outside of the second cover electrode.
 제12항에 있어서,
상기 제2 커버 전극은 상기 제1 커버 전극보다 외측에 배치되는 발광소자 패키지.
According to clause 12,
The second cover electrode is a light emitting device package disposed outside the first cover electrode.
 회로기판;
상기 회로기판 상에 배치되는 발광소자 패키지를 포함하고,
상기 발광소자 패키지는,
기판; 및
상기 기판 상에 배치되는 발광소자를 포함하고,
상기 기판은
일면에 제1 방향으로 배치되는 제1 패드와 제2 패드,
타면에 배치되는 제3 패드, 제4 패드 및 상기 제3 패드와 제4 패드 사이에 배치되는 제5 패드, 및
상기 제1 패드와 상기 제3 패드를 연결하는 제1 관통전극 및 상기 제2 패드와 상기 제4 패드를 연결하는 제2 관통전극, 및
상기 제1 관통전극이 배치되는 제1 관통홀 및 상기 제2 관통전극이 배치되는 제2 관통홀을 포함하고,
상기 발광소자는,
제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물;
상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 커버 전극;
상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 커버 전극;
상기 제1 커버 전극과 상기 제2 커버 전극 상에 배치되는 절연층; 및
상기 제1 패드 상에 배치되는 제1 본딩 전극 및 상기 제2 패드 상에 배치되는 제2 본딩 전극을 포함하고,
상기 절연층은 상기 제1 커버 전극과 상기 제1 본딩 전극 사이에 배치되는 제1 개구부 및 상기 제2 커버 전극과 상기 제2 패드 사이에 배치되는 복수 개의 제2 개구부를 포함하고,
상기 제1 개구부와 상기 제1 관통홀의 합은 상기 복수 개의 제2 개구부와 상기 제2 관통홀의 합보다 작으며,
상기 발광소자의 제1 방향 폭은 상기 제5 패드의 제1 방향 폭보다 크거나 동일한 조명 장치.circuit board;
Includes a light emitting device package disposed on the circuit board,
The light emitting device package is,
Board; and
Includes a light emitting element disposed on the substrate,
The substrate is
A first pad and a second pad disposed on one surface in a first direction,
A third pad, a fourth pad, and a fifth pad disposed between the third and fourth pads disposed on the other surface, and
A first through-electrode connecting the first pad and the third pad and a second through-electrode connecting the second pad and the fourth pad, and
It includes a first through hole in which the first through electrode is disposed and a second through hole in which the second through electrode is disposed,
The light emitting device is,
A light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
a first cover electrode electrically connected to the first conductive semiconductor layer;
a second cover electrode electrically connected to the second conductive semiconductor layer;
an insulating layer disposed on the first cover electrode and the second cover electrode; and
Comprising a first bonding electrode disposed on the first pad and a second bonding electrode disposed on the second pad,
The insulating layer includes a first opening disposed between the first cover electrode and the first bonding electrode and a plurality of second openings disposed between the second cover electrode and the second pad,
The sum of the first openings and the first through holes is smaller than the sum of the plurality of second openings and the second through holes,
A lighting device in which the width of the light emitting element in the first direction is greater than or equal to the width of the fifth pad in the first direction.
KR1020180149969A 2018-11-28 2018-11-28 Light emitting device package KR102577887B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180149969A KR102577887B1 (en) 2018-11-28 2018-11-28 Light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180149969A KR102577887B1 (en) 2018-11-28 2018-11-28 Light emitting device package

Publications (2)

Publication Number Publication Date
KR20200063806A KR20200063806A (en) 2020-06-05
KR102577887B1 true KR102577887B1 (en) 2023-09-14

Family

ID=71089074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180149969A KR102577887B1 (en) 2018-11-28 2018-11-28 Light emitting device package

Country Status (1)

Country Link
KR (1) KR102577887B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116646449B (en) * 2023-06-02 2024-02-13 淮安澳洋顺昌光电技术有限公司 LED packaging structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120085986A1 (en) 2009-06-18 2012-04-12 Panasonic Corporation Gallium nitride-based compound semiconductor light-emitting diode

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866169B2 (en) * 2007-10-31 2014-10-21 Cree, Inc. LED package with increased feature sizes
KR20160094755A (en) * 2015-02-02 2016-08-10 서울반도체 주식회사 Light emitting device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120085986A1 (en) 2009-06-18 2012-04-12 Panasonic Corporation Gallium nitride-based compound semiconductor light-emitting diode

Also Published As

Publication number Publication date
KR20200063806A (en) 2020-06-05

Similar Documents

Publication Publication Date Title
EP3444855B1 (en) Semiconductor light emitting device
CN109964323B (en) Light emitting device package and light source apparatus including the same
KR20150131641A (en) Light emitting device and light emitting device package including the device
CN109328400B (en) Light emitting device package and light source apparatus
EP3471156B1 (en) Light-emitting device package
KR102621240B1 (en) Semiconductor device
KR102140279B1 (en) Light emitting device and light emitting device package including the device
KR20190029400A (en) Light emitting device package and light emitting apparatus
KR102704081B1 (en) Light emitting device
KR102577887B1 (en) Light emitting device package
KR102677646B1 (en) Light emitting device package and lighting device
US10672954B2 (en) Light emitting device package
KR102627863B1 (en) Semiconductor device
KR102373677B1 (en) Light emittng device
KR102621918B1 (en) Semiconductor device
KR102688853B1 (en) Semiconductor device
KR102689078B1 (en) Light emitting device package
KR102691025B1 (en) Semiconductor device package
KR102432213B1 (en) Light emitting device package
KR102639844B1 (en) Light emitting device
KR102725389B1 (en) Light emitting device
KR102721219B1 (en) Light emitting device
KR102705195B1 (en) Semiconductor device
KR102628787B1 (en) Light emitting device
KR102603255B1 (en) Semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right