KR102403430B1 - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR102403430B1
KR102403430B1 KR1020190135058A KR20190135058A KR102403430B1 KR 102403430 B1 KR102403430 B1 KR 102403430B1 KR 1020190135058 A KR1020190135058 A KR 1020190135058A KR 20190135058 A KR20190135058 A KR 20190135058A KR 102403430 B1 KR102403430 B1 KR 102403430B1
Authority
KR
South Korea
Prior art keywords
electrode
external electrode
internal electrodes
laminate
internal
Prior art date
Application number
KR1020190135058A
Other languages
English (en)
Other versions
KR20200053405A (ko
Inventor
토모히로 사사키
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20200053405A publication Critical patent/KR20200053405A/ko
Application granted granted Critical
Publication of KR102403430B1 publication Critical patent/KR102403430B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

저용량화가 도모되어도 직류저항의 상승을 억제하면서 기계적 강도의 저하를 방지할 수 있는 적층 세라믹 콘덴서를 제공하는 것이다.
본 발명의 적층 세라믹 콘덴서는 교대로 적층된 복수개의 유전체층 및 복수개의 내부전극을 포함하는 적층체와, 상기 적층체의 표면에 마련된 제1 외부전극, 제2 외부전극, 제3 외부전극 및 제4 외부전극을 포함한다. 유효부는 제1 내부전극과 제2 내부전극이 대향하여 정전 용량을 형성하는 용량 형성부와, 상기 제1 내부전극이 연속하여 적층된 제1 연속 적층부와, 상기 제2 내부전극이 연속하여 적층된 제2 연속 적층부를 가진다. 이하의 관계식(1) 및 (2)를 충족시킨다.
대략 0.168≤내부전극의 합계 두께/적층체의 적층방향의 치수 … (1)
대략 0.19≤유전체층을 개재하여 대향하는 제1 내부전극 및 제2 내부전극의 합계 매수/내부전극의 합계 매수≤대략 0.48 … (2)

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}
본 발명은 적층 세라믹 콘덴서에 관한 것이다.
적층 세라믹 콘덴서의 일례로서 특허문헌 1에는 일반적인 구조를 가지는 관통형 콘덴서가 개시되어 있다. 특허문헌 1에 기재된 세라믹 콘덴서는 세라믹 기체(基體)와, 복수개의 제1 내부전극과, 복수개의 제2 내부전극을 포함하는 세라믹 콘덴서로서, 상기 세라믹 기체는 유전체 세라믹 재료로 구성되어 있고, 상기 제1 내부전극 각각은 상기 세라믹 기체에 길이방향(X), 폭방향(Y) 및 두께방향(Z)을 가상했을 때, 두께방향(Z)으로 서로 간격을 두어 상기 세라믹 기체의 내부에 매설되며, 길이방향(X)의 양 단이 상기 세라믹 기체의 길이방향(X)의 양 단면(端面)에 도출되어 있고, 상기 제2 내부전극 각각은 상기 제1 내부전극 각각과 간격을 두어 교대 배치가 되는 관계에서 상기 세라믹 기체의 내부에 매설되며, 폭방향(Y)의 양 단이 상기 세라믹 기체의 폭방향(Y)의 양 단면에 도출되어 있다.
일본 공개특허공보 특개2000-58376호
특허문헌 1에 기재되어 있는 바와 같은 관통형 콘덴서에서 저용량화를 도모하고자 하면, 적층하는 내부전극의 매수를 줄일 필요가 있다.
그러나 내부전극의 매수가 적어지면, 내부전극의 직류저항(Rdc)이 높아진다. 직류저항이 높아지면 콘덴서의 발열량이 증가하기 때문에, 이를 억제하기 위해 정격전류를 낮춰야만 한다. 또한, 내부전극의 매수가 적어짐으로써, 콘덴서의 기계적 강도가 저하된다는 문제도 발생한다.
본 발명은 상기 문제를 해결하기 위해 이루어진 것이며, 저용량화가 도모되어도 직류저항의 상승을 억제하면서 기계적 강도의 저하를 방지할 수 있는 적층 세라믹 콘덴서를 제공하는 것을 목적으로 한다.
본 발명의 적층 세라믹 콘덴서는 교대로 적층된 복수개의 유전체층 및 복수개의 내부전극을 포함하고, 적층방향으로 마주보는 제1 주면(主面) 및 제2 주면과, 상기 적층방향에 직교하는 길이방향으로 마주보는 제1 단면 및 제2 단면과, 상기 적층방향 및 상기 길이방향에 직교하는 폭방향으로 마주보는 제1 측면 및 제2 측면을 가지는 적층체와, 상기 적층체의 표면에 마련된 제1 외부전극, 제2 외부전극, 제3 외부전극 및 제4 외부전극을 포함한다. 상기 복수개의 내부전극은 상기 제1 외부전극 및 상기 제2 외부전극과 접속된 제1 내부전극과, 상기 제3 외부전극 및 상기 제4 외부전극과 접속된 제2 내부전극을 포함한다. 상기 적층체는 상기 제1 주면에 가장 가까운 상기 내부전극과 상기 제2 주면에 가장 가까운 상기 내부전극 사이에 위치하고 있는 유효부와, 상기 유효부보다도 상기 제1 주면 측에 위치하고 있는 제1 외층부와, 상기 유효부보다도 상기 제2 주면 측에 위치하고 있는 제2 외층부를 가진다. 상기 유효부는 상기 제1 내부전극과 상기 제2 내부전극이 대향하여 정전 용량을 형성하는 용량 형성부와, 상기 제1 내부전극이 연속하여 적층된 제1 연속 적층부와, 상기 제2 내부전극이 연속하여 적층된 제2 연속 적층부를 가진다. 이하의 관계식(1) 및 (2)를 충족시킨다.
대략 0.168≤내부전극의 합계 두께/적층체의 적층방향의 치수 … (1)
대략 0.19≤유전체층을 개재하여 대향하는 제1 내부전극 및 제2 내부전극의 합계 매수/내부전극의 합계 매수≤대략 0.48 … (2)
본 발명에 의하면, 저용량화가 도모되어도 직류저항의 상승을 억제하면서 기계적 강도의 저하를 방지할 수 있는 적층 세라믹 콘덴서를 제공할 수 있다.
도 1은 본 발명의 제1 실시형태에 따른 적층 세라믹 콘덴서의 일례를 모식적으로 나타내는 사시도이다.
도 2는 도 1에 나타내는 적층 세라믹 콘덴서의 II-II선 단면도이다.
도 3은 도 1에 나타내는 적층 세라믹 콘덴서의 III-III선 단면도이다.
도 4는 본 발명의 제1 실시형태에서의 제1 내부전극의 일례를 모식적으로 나타내는 평면도이다.
도 5는 본 발명의 제1 실시형태에서의 제2 내부전극의 일례를 모식적으로 나타내는 평면도이다.
도 6은 제1 내부전극과 동일 평면 상에 형성된 보조전극의 일례를 모식적으로 나타내는 평면도이다.
도 7은 제2 내부전극과 동일 평면 상에 형성된 보조전극의 일례를 모식적으로 나타내는 평면도이다.
도 8은 본 발명의 제2 실시형태에 따른 적층 세라믹 콘덴서의 일례를 모식적으로 나타내는 평면도이다.
도 9는 본 발명의 제2 실시형태에서의 제1 내부전극의 일례를 모식적으로 나타내는 평면도이다.
도 10은 본 발명의 제2 실시형태에서의 제2 내부전극의 일례를 모식적으로 나타내는 평면도이다.
도 11은 본 발명의 제3 실시형태에 따른 적층 세라믹 콘덴서의 일례를 모식적으로 나타내는 평면도이다.
도 12는 본 발명의 제3 실시형태에서의 제1 내부전극의 일례를 모식적으로 나타내는 평면도이다.
도 13은 본 발명의 제3 실시형태에서의 제2 내부전극의 일례를 모식적으로 나타내는 평면도이다.
도 14는 본 발명의 제4 실시형태에 따른 적층 세라믹 콘덴서의 일례를 모식적으로 나타내는 사시도이다.
도 15는 본 발명의 제4 실시형태에서의 제1 내부전극의 일례를 모식적으로 나타내는 평면도이다.
도 16은 본 발명의 제4 실시형태에서의 제2 내부전극의 일례를 모식적으로 나타내는 평면도이다.
도 17은 적층체의 WT 절단면의 일례를 모식적으로 나타내는 단면도이다.
이하, 본 발명의 적층 세라믹 콘덴서에 대해 설명한다.
그러나 본 발명은 이하의 구성에 한정되는 것은 아니고, 본 발명의 요지를 변경하지 않는 범위에서 적절히 변경하여 적용할 수 있다. 한편, 이하에서 기재하는 각각의 바람직한 구성을 2개 이상 조합한 것도 또한 본 발명이다.
이하에 나타내는 각 실시형태는 예시이며, 다른 실시형태에 나타낸 구성의 부분적인 치환 또는 조합이 가능한 것은 말할 필요도 없다. 제2 실시형태 이후에서는 제1 실시형태와 공통된 사항에 대한 기술은 생략하고, 다른 점에 대해서만 설명한다. 특히, 동일한 구성에 의한 동일한 작용 효과에 대해서는, 실시형태별로는 축차(逐次) 언급하지 않는다.
(제1 실시형태)
도 1은 본 발명의 제1 실시형태에 따른 적층 세라믹 콘덴서의 일례를 모식적으로 나타내는 사시도이다. 도 2는 도 1에 나타내는 적층 세라믹 콘덴서의 II-II선 단면도이다. 도 3은 도 1에 나타내는 적층 세라믹 콘덴서의 III-III선 단면도이다.
본 명세서에서는 적층 세라믹 콘덴서 및 적층체의 적층방향, 길이방향, 폭방향을, 도 1에서 각각 T, L, W로 정하는 방향으로 한다. 여기서, 적층방향(T방향)과 길이방향(L방향)과 폭방향(W방향)은 서로 직교한다. 적층방향(T방향)은 복수개의 유전체층(13)과 복수개의 제1 내부전극(11) 및 복수개의 제2 내부전극(12)이 적층되어 가는 방향이다.
도 1, 도 2 및 도 3에 나타내는 적층 세라믹 콘덴서(1)는 3단자형 적층 세라믹 콘덴서이다. 도 1, 도 2 및 도 3에 나타내는 바와 같이, 적층 세라믹 콘덴서(1)는 예를 들면 직육면체 형상 또는 대략 직육면체 형상의 적층체(10)를 포함한다.
적층체(10)는 교대로 적층된 복수개의 유전체층(13)과 복수개의 제1 내부전극(11) 및 복수개의 제2 내부전극(12)을 포함한다.
적층체(10)는 적층방향(T방향)으로 마주보는 제1 주면(10a) 및 제2 주면(10b)과, 적층방향(T방향)에 직교하는 길이방향(L방향)으로 마주보는 제1 단면(10c) 및 제2 단면(10d)과, 적층방향(T방향) 및 길이방향(L방향)에 직교하는 폭방향(W방향)으로 마주보는 제1 측면(10e) 및 제2 측면(10f)을 가진다.
본 명세서에서는 제1 단면(10c) 및 제2 단면(10d)에 직교하면서 적층방향(T방향)과 평행인 적층 세라믹 콘덴서(1) 또는 적층체(10)의 절단면을 LT 절단면이라고 한다. 또한, 제1 측면(10e) 및 제2 측면(10f)에 직교하면서 적층방향(T방향)과 평행인 적층 세라믹 콘덴서(1) 또는 적층체(10)의 절단면을 WT 절단면이라고 한다. 또한, 제1 단면(10c), 제2 단면(10d), 제1 측면(10e) 및 제2 측면(10f)에 직교하면서 적층방향(T방향)에 직교하는 적층 세라믹 콘덴서(1) 또는 적층체(10)의 절단면을 LW 절단면이라고 한다. 따라서, 도 2는 적층 세라믹 콘덴서(1)의 LT 절단면이며, 도 3은 적층 세라믹 콘덴서(1)의 WT 절단면이다.
적층체(10)는 모서리부 및 능선부가 라운드형으로 되어 있는 것이 바람직하다. 모서리부는 적층체의 3면이 교차하는 부분이며, 능선부는 적층체의 2면이 교차하는 부분이다.
도 1에 나타내는 적층 세라믹 콘덴서(1)에서는 적층체(10)의 길이방향(L방향)의 치수가 폭방향(W방향)의 치수보다 길다. 그러나 적층체(10)의 길이방향의 치수는 폭방향의 치수보다 짧아도 되고, 폭방향의 치수와 동일해도 된다.
유전체층(13)은 유전체 재료에 의해 형성된다. 유전체 재료로는 예를 들면, 티탄산바륨, 티탄산칼슘, 티탄산스트론튬 또는 지르콘산칼슘 등의 주성분을 포함하는 유전체 세라믹을 이용할 수 있다. 상기 유전체 재료를 주성분으로서 포함하는 경우, 원하는 적층 세라믹 콘덴서(1)의 특성에 따라, 예를 들면 Mn 화합물, Fe 화합물, Cr 화합물, Co 화합물, Ni 화합물 등의 주성분보다도 함유량이 적은 부성분을 첨가한 것을 사용해도 된다.
내부전극에 끼인 유전체층(13)의 평균 두께는 대략 0.6㎛ 이상 대략 6㎛ 이하인 것이 바람직하다.
유전체층(13)이 지나치게 얇으면, 신뢰성의 저하가 현저해진다. 한편, 유전체층(13)이 지나치게 두꺼우면, 정전 용량이 얻어지기 어려워진다.
적층체(10)의 제1 단면(10c)에는 제1 단면 외부전극인 제1 외부전극(21)이 배치된다. 제1 외부전극(21)은 적층체(10)의 제1 단면(10c)으로부터 연신(延伸)되어 제1 주면(10a)의 일부, 제2 주면(10b)의 일부, 제1 측면(10e)의 일부 및 제2 측면(10f)의 일부를 덮도록 배치되는 것이 바람직하다.
적층체(10)의 제2 단면(10d)에는 제2 단면 외부전극인 제2 외부전극(22)이 배치된다. 제2 외부전극(22)은 적층체(10)의 제2 단면(10d)으로부터 연신되어 제1 주면(10a)의 일부, 제2 주면(10b)의 일부, 제1 측면(10e)의 일부 및 제2 측면(10f)의 일부를 덮도록 배치되는 것이 바람직하다.
적층체(10)의 제1 측면(10e)에는 제1 측면 외부전극인 제3 외부전극(23)이 배치된다. 제3 외부전극(23)은 제1 측면(10e)으로부터 연신되어 제1 주면(10a)의 일부 및 제2 주면(10b)의 일부를 덮도록 배치된다. 한편, 제3 외부전극(23)은 제1 측면(10e)에만 배치되어 있어도 된다.
적층체(10)의 제2 측면(10f)에는 제2 측면 외부전극인 제4 외부전극(24)이 배치된다. 제4 외부전극(24)은 제2 측면(10f)으로부터 연신되어 제1 주면(10a)의 일부 및 제2 주면(10b)의 일부를 덮도록 배치된다. 한편, 제4 외부전극(24)은 제2 측면(10f)에만 배치되어 있어도 된다.
또한, 제3 외부전극(23)이 제1 측면(10e)으로부터 제1 주면(10a)을 덮도록 하여 제4 외부전극(24)까지 연신되고, 더욱이 제3 외부전극(23)이 제1 측면(10e)으로부터 제2 주면(10b)을 덮도록 하여 제4 외부전극(24)까지 연신됨으로써, 제3 외부전극(23)과 제4 외부전극(24)이 연결된 결과, 적층체(10)를 휘감도록 배치되어도 된다.
이들 외부전극은 적층체 측으로부터 순서대로 적층체의 표면에 배치되는 하부전극층과, 하부전극층을 덮도록 배치되는 도금층을 가지는 것이 바람직하다.
하부전극층은 베이킹전극층, 수지전극층 및 박막전극층 등에서 선택되는 적어도 하나로 이루어진다.
베이킹전극층은 금속 및 유리를 포함한다. 베이킹전극층의 금속으로는 예를 들면, Cu, Ni, Ag, Pd, Ag-Pd 합금 및 Au 등에서 선택되는 적어도 하나를 사용할 수 있다. 베이킹전극층의 유리로는 예를 들면, B, Si, Ba, Mg, Al 또는 Li 등을 포함하는 유리를 사용할 수 있다.
베이킹전극층은 복수층이어도 된다.
베이킹전극층은 금속 및 유리를 포함하는 도전성 페이스트를 적층체에 도포하여 베이킹한 것이다. 베이킹전극층은 적층체와 동시 소성(燒成)해도 되고, 적층체를 소성한 후에 베이킹해도 된다. 적층체와 동시 소성하여 베이킹전극층을 형성하는 경우, 베이킹전극층은 금속 및 세라믹을 포함하는 것이 바람직하다. 세라믹은 유전체층(13)에 사용되는 유전체 세라믹과 공통의 재료인 것이 보다 바람직하다.
하부전극층이 베이킹전극층인 경우, 베이킹전극층의 두께는 가장 두꺼운 부분에서 대략 20㎛ 이상 대략 50㎛ 이하인 것이 바람직하다.
도금층의 재료로는 예를 들면, Cu, Ni, Ag, Pd, Ag-Pd 합금, Au, Sn 등에서 선택되는 적어도 하나가 사용된다.
도금층은 복수층에 의해 형성되어 있어도 된다. 도금층은 바람직하게는 Ni 도금층과 Sn 도금층의 2층 구조이다. Ni 도금층은 하부전극층이 적층 세라믹 콘덴서를 실장할 때의 땜납에 의해 침식되는 것을 방지할 수 있다. Sn 도금층은 적층 세라믹 콘덴서를 실장할 때의 땜납의 젖음성을 향상시키고, 적층 세라믹 콘덴서의 실장을 용이하게 할 수 있다.
Ni 도금층의 평균 두께는 대략 1㎛ 이상 대략 6㎛ 이하인 것이 바람직하다. Sn 도금층의 평균 두께는 대략 1.5㎛ 이상 대략 6㎛ 이하인 것이 바람직하다.
도 2 및 도 3에 나타내는 바와 같이, 적층체(10)는 복수개의 제1 내부전극(11) 및 복수개의 제2 내부전극(12)을 포함한다.
도 2 및 도 3에서는 제1 내부전극(11) 및 제2 내부전극(12)을 명확히 구별하기 위해 제1 내부전극(11)을 실선으로 표시하고, 제2 내부전극(12)을 점선으로 표시하고 있다.
적층체(10)는 유효부(30)와 제1 외층부(31)와 제2 외층부(32)를 가지고 있다. 유효부(30)는 제1 주면(10a)에 가장 가까운 내부전극(도 2 및 도 3에서는 제1 내부전극(11))과 제2 주면(10b)에 가장 가까운 내부전극(도 2 및 도 3에서는 제1 내부전극(11)) 사이에 위치하고 있는 영역이다. 제1 외층부(31)는 유효부(30)보다도 제1 주면(10a) 측에 위치하고 있는 영역이다. 제2 외층부(32)는 유효부(30)보다도 제2 주면(10b) 측에 위치하고 있는 영역이다.
유효부(30)는 제1 내부전극(11)과 제2 내부전극(12)이 대향하여 정전 용량을 형성하는 용량 형성부(40)와, 제1 내부전극(11)이 연속하여 적층된 제1 연속 적층부(41)와, 제2 내부전극(12)이 연속하여 적층된 제2 연속 적층부(42)를 가지고 있다.
적층 세라믹 콘덴서(1)에서는 제1 연속 적층부(41)에서 적층방향(T방향)의 양 측에 제1 내부전극(11)이 위치하고 있는 제1 내부전극(11)은 정전 용량의 형성에 실질적으로 기여하지 않는다. 마찬가지로, 제2 연속 적층부(42)에서 적층방향(T방향)의 양 측에 제2 내부전극(12)이 위치하고 있는 제2 내부전극(12)은 정전 용량의 형성에 실질적으로 기여하지 않는다. 따라서, 제1 연속 적층부(41) 및 제2 연속 적층부(42)를 마련함으로써, 내부전극의 매수를 줄이지 않고, 적층 세라믹 콘덴서(1)의 정전 용량을 작게 할 수 있다. 또한, 내부전극의 매수가 극단적으로 적어지지 않기 때문에, 직류저항의 상승을 억제할 수 있음과 함께, 기계적 강도의 저하를 방지할 수 있다.
더욱이, 적층 세라믹 콘덴서(1)는 이하의 관계성(1) 및 (2)를 충족시키는 것을 특징으로 하고 있다.
대략 0.168≤내부전극의 합계 두께/적층체의 적층방향의 치수 … (1)
대략 0.19≤유전체층을 개재하여 대향하는 제1 내부전극 및 제2 내부전극의 합계 매수/내부전극의 합계 매수≤대략 0.48 … (2)
상기 관계성(1) 및 (2)를 충족시킴으로써, 저용량화가 도모되어도 직류저항의 상승을 억제하면서 기계적 강도의 저하를 방지할 수 있다.
유효부(30)는 용량 형성부(40), 제1 연속 적층부(41) 및 제2 연속 적층부(42)를 각각 하나 이상 가지고 있으면 된다. 또한, 유효부(30)에서의 용량 형성부(40), 제1 연속 적층부(41) 및 제2 연속 적층부(42)의 배치도 특별히 한정되지 않는다.
용량 형성부(40)에서는 제1 내부전극(11) 및 제2 내부전극(12)이 교대로 3매 이상 적층되어 있어도 된다.
제1 연속 적층부(41)에서는 제1 내부전극(11)이 3매 이상 적층되어 있는 것이 바람직하다. 유효부(30)가 복수개의 제1 연속 적층부(41)를 가지는 경우, 각각의 제1 연속 적층부(41)에서의 제1 내부전극(11)의 매수는 동일해도 되고, 달라도 된다.
제2 연속 적층부(42)에서는 제2 내부전극(12)이 3매 이상 적층되어 있는 것이 바람직하다. 유효부(30)가 복수개의 제2 연속 적층부(42)를 가지는 경우, 각각의 제2 연속 적층부(42)에서의 제2 내부전극(12)의 매수는 동일해도 되고, 달라도 된다.
이들 내부전극은 적절한 도전성 재료에 의해 구성할 수 있다. 내부전극은 예를 들면, Ni, Cu, Ag, Pd, Au 등의 금속이나, 이들 금속의 1종을 포함하는 예를 들면 Ag-Pd 합금 등의 합금을 함유하고 있다. 내부전극은 유전체층에 포함되는 세라믹스와 동일 조성계의 유전체 입자를 더 포함하고 있어도 된다.
내부전극의 평균 두께는 대략 0.7㎛ 이상 대략 1.5㎛ 이하인 것이 바람직하다.
내부전극의 합계 매수는 대략 50매 이상 대략 200매 이하인 것이 바람직하고, 대략 100매 이하이어도 된다.
본 발명의 적층 세라믹 콘덴서에서는 내부전극의 매수가 적은 경우이어도 기계적 강도의 저하를 방지할 수 있다.
제1 연속 적층부(41)에서의 제1 내부전극(11)의 매수와 제2 연속 적층부(42)에서의 제2 내부전극(12)의 매수는 달라도 되지만, 동일한 쪽이 바람직하다. 내부전극의 적층 매수가 동일한 경우, 유전체층을 형성하는 세라믹 그린시트의 동일면 상에 제1 내부전극(11)이 되는 패턴과 제2 내부전극(12)이 되는 패턴을 교대로 인쇄해 두고, 이들 패턴을 시프트하여 세라믹 그린시트를 적층함으로써 적층 세라믹 콘덴서를 효율적으로 제조할 수 있다.
도 4는 본 발명의 제1 실시형태에서의 제1 내부전극의 일례를 모식적으로 나타내는 평면도이다.
도 4에 나타내는 바와 같이, 제1 내부전극(11)은 적층체(10)의 제1 단면(10c)과 제2 단면(10d) 사이에 걸쳐 연장되고, 그 중앙부에 대응하는 제1 대향부(11a)와, 제1 외부전극(21)에 전기적으로 접속되도록 제1 단면(10c)으로까지 인출된 제1 인출부(11b)와, 제2 외부전극(22)에 전기적으로 접속되도록 제2 단면(10d)으로까지 인출된 제2 인출부(11c)를 가진다. 그 결과, 도 2에 나타내는 바와 같이, 제1 내부전극(11)은 적층체(10)의 제1 단면(10c)에 노출되어 제1 외부전극(21)과 접속되면서 적층체(10)의 제2 단면(10d)에 노출되어 제2 외부전극(22)과 접속된다.
도 5는 본 발명의 제1 실시형태에서의 제2 내부전극의 일례를 모식적으로 나타내는 평면도이다.
도 5에 나타내는 바와 같이, 제2 내부전극(12)은 적층체(10)의 제1 측면(10e)과 제2 측면(10f) 사이에 걸쳐 연장되고, 그 중앙부에 대응하는 제2 대향부(12a)와, 제3 외부전극(23)에 전기적으로 접속되도록 제1 측면(10e)으로까지 인출된 제3 인출부(12b)와, 제4 외부전극(24)에 전기적으로 접속되도록 제2 측면(10f)으로까지 인출된 제4 인출부(12c)를 가진다. 그 결과, 도 3에 나타내는 바와 같이, 제2 내부전극(12)은 적층체(10)의 제1 측면(10e)에 노출되어 제3 외부전극(23)과 접속되면서 적층체(10)의 제2 측면(10f)에 노출되어 제4 외부전극(24)과 접속된다.
도 4 및 도 5에 나타내는 바와 같이, 제1 내부전극(11)의 제1 대향부(11a)와 제2 내부전극(12)의 제2 대향부(12a)는 적층방향으로 보았을 때, 동일한 투영 위치에 있는 것이 바람직하다.
복수개의 제1 내부전극(11)이 주는 직류저항 Rdc와 복수개의 제2 내부전극(12)이 주는 직류저항 Rdc는 서로 동일한 정도인 것이 바람직하지만, 서로 달라도 된다. 또한, 제1 내부전극(11)의 합계 매수와 제2 내부전극(12)의 합계 매수는 달라도 된다.
본래의 설계 시에는 단면에 있는 외부전극을 신호용, 측면에 있는 외부전극을 접지용으로 하는 것이 의도되어 있던 적층 세라믹 콘덴서이더라도, 역으로 단면에 있는 외부전극을 접지용, 측면에 있는 외부전극을 신호용으로서 이용할 필요성이 생기는 경우가 있다. 이와 같은 이른바 "역 사용(reverse use)" 시에는 복수개의 제1 내부전극(11)이 주는 직류저항과 복수개의 제2 내부전극(12)이 주는 직류저항이 서로 다른 경우, 신호 경로에서의 직류저항이 본래의 실장방향의 경우와는 다른 것이 된다. 그러나 "역 사용" 시의 직류저항에 대해서도 실용 가능한 정도로 억제되어 있으면 문제로는 되지 않는다.
복수개의 제1 내부전극(11)이 주는 직류저항과 복수개의 제2 내부전극(12)이 주는 직류저항이 서로 동일한 정도인 경우, 신호 경로에서의 직류저항이 "역 사용"에 의해 변하기 어려우므로, 실장 랜드 설계의 자유도가 올라간다.
복수개의 제1 내부전극(11)이 주는 직류저항과 복수개의 제2 내부전극(12)이 주는 직류저항의 차이를 작게 하고, 바람직하게는 상기와 같이 복수개의 제1 내부전극(11)이 주는 직류저항과 복수개의 제2 내부전극(12)이 주는 직류저항을 서로 동일한 정도로 하기 위해서는 내부전극의 적층 매수, 내부전극의 두께, 인출부 사이의 거리, 및 인출부의 폭 중 적어도 하나를 변경한다는 수단을 채용할 수 있다. 예를 들면, 내부전극의 적층 매수가 증가하면 직류저항이 내려간다. 내부전극이 두꺼워지면 직류저항이 내려간다. 인출부 사이의 거리가 짧아지면 직류저항이 내려간다. 인출부의 폭이 넓어지면 직류저항이 내려간다. 구체적으로는 이하와 같은 수단이 채용될 수 있다.
첫번째로, 제1 내부전극(11)의 인출부 사이의 거리(도 4 중 d1로 나타내는 길이)가 제2 내부전극(12)의 인출부 사이의 거리(도 5 중 d2로 나타내는 길이)보다 긴 경우, 즉, 제1 내부전극(11)에서의 제1 인출부(11b)의 제1 단면(10c) 상에서의 위치로부터 제2 인출부(11c)의 제2 단면(10d) 상에서의 위치까지의 제1 내부전극(11) 상에서의 최단 거리가 제2 내부전극(12)에서의 제3 인출부(12b)의 제1 측면(10e) 상에서의 위치로부터 제4 인출부(12c)의 제2 측면(10f) 상에서의 위치까지의 제2 내부전극(12) 상에서의 최단 거리보다 긴 경우에는 제1 내부전극(11)의 인출부의 폭(도 4 중 w1로 나타내는 길이)이 제2 내부전극(12)의 인출부의 폭(도 5 중 w2로 나타내는 길이)보다 넓게 된다. 인출부 사이의 거리가 긴만큼, 직류저항이 높아지지만, 인출부의 폭을 넓게 함으로써 저항을 보다 낮게 할 수 있기 때문에, 제1 내부전극(11) 및 제2 내부전극(12) 각각의 직류저항을 서로 가깝게 할 수 있다.
두번째로, 제2 내부전극(12)의 제3 인출부(12b) 및 제4 인출부(12c)가 제1 내부전극(11)의 제1 인출부(11b) 및 제2 인출부(11c)보다 폭이 좁은 경우에는 제2 내부전극(12)의 인출부가 두껍게 되어도 된다. 인출부의 폭이 좁은만큼, 직류저항이 높아지지만, 인출부를 두껍게 함으로써 저항을 낮게 할 수 있기 때문에, 제1 내부전극(11) 및 제2 내부전극(12) 각각의 직류저항을 서로 가깝게 할 수 있다.
세번째로, 인출부의 폭이 좁은 쪽의 내부전극의 적층 매수가 인출부의 폭이 넓은 쪽의 내부전극의 적층 매수보다 많게 되어도 된다. 인출부의 폭이 좁은만큼, 직류저항이 높아지지만, 적층 매수를 많게 함으로써 저항을 보다 낮게 할 수 있기 때문에, 제1 내부전극(11) 및 제2 내부전극(12) 각각의 직류저항을 서로 가깝게 할 수 있다.
네번째로, 인출부 사이의 거리가 긴 쪽의 내부전극의 적층 매수가 인출부 사이의 거리가 짧은 쪽의 내부전극의 적층 매수보다 많게 되어도 된다. 인출부 사이의 거리가 긴만큼, 직류저항이 높아지지만, 적층 매수를 많게 함으로써 저항을 낮게 할 수 있기 때문에, 제1 내부전극(11) 및 제2 내부전극(12) 각각의 직류저항을 서로 가깝게 할 수 있다.
적층체(10)는 제1 내부전극(11) 및 제2 내부전극(12)에 추가로, 정전 용량의 형성에 실질적으로 기여하지 않는 보조전극(더미전극이라고도 함)을 포함하는 것이 바람직하다.
보조전극을 마련함으로써, 적층체의 외표면에서의 전극 재료의 노출이 많아지기 때문에, 외부전극의 밀착성을 향상시킬 수 있다.
도 6은 제1 내부전극과 동일 평면 상에 형성된 보조전극의 일례를 모식적으로 나타내는 평면도이다.
보조전극(14 및 15)은 제1 내부전극(11)과 동일 평면상에서 제1 내부전극(11)과 분리되면서 각각 적층체(10)의 제1 측면(10e) 및 제2 측면(10f)으로까지 인출된 상태에서 형성되어 있다. 그 결과, 보조전극(14 및 15)은 각각 제3 외부전극(23) 및 제4 외부전극(24)과 접속된다. 따라서, 제3 외부전극(23) 및 제4 외부전극(24)의 밀착성이 향상된다.
도 7은 제2 내부전극과 동일 평면 상에 형성된 보조전극의 일례를 모식적으로 나타내는 평면도이다.
보조전극(16 및 17)은 제2 내부전극(12)과 동일 평면상에서 제2 내부전극(12)과 분리되면서 각각 적층체(10)의 제1 단면(10c) 및 제2 단면(10d)으로까지 인출된 상태에서 형성되어 있다. 그 결과, 보조전극(16 및 17)은 각각 제1 외부전극(21) 및 제2 외부전극(22)과 접속된다. 따라서, 제1 외부전극(21) 및 제2 외부전극(22)의 밀착성이 향상된다.
도 2에 나타내는 바와 같이, 적층체(10)는 적층방향(T방향)에서 대향하는 내부전극의 길이방향(L방향)의 일단(一端)과 제1 단면(10c) 또는 제2 단면(10d) 사이에 측부(이하, L갭이라고 함)(10L)를 포함한다. 더욱이, 도 3에 나타내는 바와 같이, 적층체(10)는 적층방향(T방향)에서 대향하는 내부전극의 폭방향(W방향)의 일단과 제1 측면(10e) 또는 제2 측면(10f) 사이에 측부(이하, W갭이라고 함)(10W)를 포함한다.
L갭(10L)의 길이방향(L방향)의 평균 길이는 대략 30㎛ 이상 대략 200㎛ 이하인 것이 바람직하다.
W갭(10W)의 폭방향(W방향)의 평균 길이는 대략 30㎛ 이상 대략 200㎛ 이하인 것이 바람직하다.
제1 외층부(31)의 두께는 대략 30㎛ 이상 대략 200㎛ 이하인 것이 바람직하다. 마찬가지로, 제2 외층부(32)의 두께는 대략 30㎛ 이상 대략 200㎛ 이하인 것이 바람직하다.
제1 외층부(31) 및 제2 외층부(32)가 지나치게 얇으면, 외층 박리 등의 구조 결함이 발생되기 쉬워진다. 한편, 제1 외층부(31) 및 제2 외층부(32)가 지나치게 두꺼우면, 3단자형 콘덴서의 특징인 등가 직렬 인덕턴스(ESL) 특성이 저하되기 쉬워진다.
제1 외층부(31) 및 제2 외층부(32)의 두께는 각각 대략 75㎛ 이상이어도 되고, 대략 100㎛ 이상이어도 된다.
본 발명의 적층 세라믹 콘덴서에서는 외층부가 두꺼운 경우이어도 기계적 강도의 저하를 방지할 수 있다.
도 2 중 L10으로 나타내는 적층체(10)의 길이방향(L방향)의 치수에 대한, L30으로 나타내는 유효부(30)의 길이방향(L방향)의 치수의 비율(L30/L10)은 대략 0.7 이상 대략 1 미만인 것이 바람직하다.
이 경우, 적층체를 점유하는 금속 비율이 극단적으로 줄어들지 않기 때문에, 기계적 강도의 저하를 더 방지할 수 있다.
도 3 중 W10으로 나타내는 적층체(10)의 폭방향(W방향)의 치수에 대한, W30으로 나타내는 유효부(30)의 폭방향(W방향)의 치수의 비율(W30/W10)은 대략 0.7 이상 대략 1 미만인 것이 바람직하다.
이 경우, 적층체를 점유하는 금속 비율이 극단적으로 줄어들지 않기 때문에, 기계적 강도의 저하를 더 방지할 수 있다.
이상과 같이, 이하의 관계식(3) 및 (4) 중 적어도 한쪽을 충족시키는 것이 바람직하다.
대략 0.7≤유효부의 길이방향의 치수/적층체의 길이방향의 치수＜대략 1 … (3)
대략 0.7≤유효부의 폭방향의 치수/적층체의 폭방향의 치수＜대략 1 … (4)
유효부(30)의 길이방향의 치수(L30) 및 폭방향의 치수(W30)는 소성 후의 적층체(10)의 절단면을 연마하여, 마이크로스코프를 이용하여 측정할 수 있다.
적층체(10)의 적층방향(T방향)의 치수(T10)는 대략 0.2㎜ 이상 대략 2.5㎜ 이하인 것이 바람직하다. 적층체(10)의 길이방향(L방향)의 치수(L10)는 대략 1.0㎜ 이상 대략 3.2㎜ 이하인 것이 바람직하다. 적층체(10)의 폭방향(W방향)의 치수(W10)는 대략 0.5㎜ 이상 대략 2.5㎜ 이하인 것이 바람직하다.
본 발명의 제1 실시형태에 따른 적층 세라믹 콘덴서는, 바람직하게는 이하와 같이 제조된다. 이하에서는 도 1에 나타내는 적층 세라믹 콘덴서(1)를 양산하는 경우를 예로 하여 설명한다.
우선, 유전체층(13)을 형성하기 위한 세라믹 그린시트가 준비된다. 별도로 제1 내부전극(11) 및 제2 내부전극(12)을 형성하기 위한 내부전극용 도전성 페이스트, 그리고 제1 외부전극(21), 제2 외부전극(22), 제3 외부전극(23) 및 제4 외부전극(24)을 형성하기 위한 외부전극용 도전성 페이스트가 준비된다. 한편, 세라믹 그린시트, 내부전극용 도전성 페이스트 및 외부전극용 도전성 페이스트에는 유기 바인더 및 용제가 포함되고, 공지의 유기 바인더나 유기 용제를 사용할 수 있다.
세라믹 그린시트 상에, 예를 들면 소정의 패턴으로 내부전극용 도전성 페이스트를 인쇄하고, 내부전극 패턴이 형성된다. 한편, 내부전극용 도전성 페이스트는 스크린 인쇄법 등의 공지의 방법에 의해 인쇄할 수 있다.
다음으로, 내부전극 패턴이 형성되어 있지 않은 외층용 세라믹 그린시트가 소정 매수 적층되고, 외층용 세라믹 그린시트 위에 내부전극 패턴이 형성된 세라믹 그린시트가 순차 적층되며, 내부전극 패턴이 형성된 세라믹 그린시트 위에 외층용 세라믹 그린시트가 소정 매수 적층되고, 마더(mother) 적층체가 제작된다. 필요에 따라 마더 적층체는 정수압 프레스 등의 수단에 의해 적층방향으로 압착시켜도 된다.
그 후, 마더 적층체가 소정의 형상 치수로 절단되고, 미(未)소성 적층체(10)가 잘라내진다. 이 때, 배럴 연마 등에 의해 적층체의 모서리부나 능선부를 라운드형으로 해도 된다.
미소성 적층체(10)가 소성된다. 그 결과, 내부에 제1 내부전극(11) 및 제2 내부전극(12)이 배치된 적층체(10)가 제작된다. 소성 온도는 사용한 세라믹 재료나 도전성 재료에 따라 적절히 설정할 수 있고, 예를 들면, 대략 900℃ 이상 대략 1300℃ 이하 정도이다. 세라믹 그린시트와 내부전극용 도전성 페이스트는 동시에 소성된다.
얻어진 적층체(10)의 제1 단면(10c)에 도전성 페이스트가 도포·베이킹되어 제1 외부전극(21)의 하부전극층이 형성되고, 제2 단면(10d)에 도전성 페이스트가 도포·베이킹되어 제2 외부전극(22)의 하부전극층이 형성된다. 또한, 적층체(10)의 제1 측면(10e)에 도전성 페이스트가 도포·베이킹되어 제3 외부전극(23)의 하부전극층이 형성되고, 제2 측면(10f)에 도전성 페이스트가 도포·베이킹되어 제4 외부전극(24)의 하부전극층이 형성된다. 베이킹 온도는 대략 700℃ 이상 대략 900℃ 이하인 것이 바람직하다.
제1 외부전극(21)의 하부전극층의 표면에 도금층이 형성되고, 제2 외부전극(22)의 하부전극층의 표면에 도금층이 형성된다. 또한, 제3 외부전극(23)의 하부전극층의 표면에 도금층이 형성되고, 제4 외부전극(24)의 하부전극층의 표면에 도금층이 형성된다.
상술한 바와 같이 하여 도 1에 나타내는 적층 세라믹 콘덴서(1)가 제조된다.
(제2 실시형태)
도 8은 본 발명의 제2 실시형태에 따른 적층 세라믹 콘덴서의 일례를 모식적으로 나타내는 평면도이다. 도 9는 본 발명의 제2 실시형태에서의 제1 내부전극의 일례를 모식적으로 나타내는 평면도이다. 도 10은 본 발명의 제2 실시형태에서의 제2 내부전극의 일례를 모식적으로 나타내는 평면도이다.
제2 실시형태에 따른 적층 세라믹 콘덴서에서는, 우선 제1 외부전극, 제2 외부전극, 제3 외부전극 및 제4 외부전극의 위치 관계가 제1 실시형태와 다르다. 도 8에 나타내는 적층 세라믹 콘덴서(1A)에서는 제1 외부전극(21A) 및 제4 외부전극(24A)이 각각 적층체(10A)의 제1 단면(10c) 상 및 제2 측면(10f) 상에 배치되는 것은 제1 실시형태와 동일하지만, 제2 외부전극(22A)이 제1 측면(10e) 상에 배치되고, 제3 외부전극(23A)이 제2 단면(10d) 상에 배치된다.
상기와 같이 제1 외부전극(21A), 제2 외부전극(22A), 제3 외부전극(23A) 및 제4 외부전극(24A)이 배치되는 결과, 제1 내부전극(11A) 및 제2 내부전극(12A)의 각 형상이 제1 실시형태에 비해, 이하와 같이 변경되어 있다.
도 9에 나타내는 바와 같이, 제1 내부전극(11A)은 적층체(10A)의 제1 단면(10c)과 제1 측면(10e) 사이에 걸쳐 연장되고, 그 중앙부에 대응하는 제1 대향부(11a)와, 제1 외부전극(21A)에 전기적으로 접속되도록 제1 단면(10c)으로까지 인출된 제1 인출부(11b)와, 제2 외부전극(22A)에 전기적으로 접속되도록 제1 측면(10e)으로까지 인출된 제2 인출부(11c)를 가진다.
도 10에 나타내는 바와 같이, 제2 내부전극(12A)은 적층체(10A)의 제2 단면(10d)과 제2 측면(10f) 사이에 걸쳐 연장되고, 그 중앙부에 대응하는 제2 대향부(12a)와, 제3 외부전극(23A)에 전기적으로 접속되도록 제2 단면(10d)으로까지 인출된 제3 인출부(12b)와, 제4 외부전극(24A)에 전기적으로 접속되도록 제2 측면(10f)으로까지 인출된 제4 인출부(12c)를 가진다.
(제3 실시형태)
도 11은 본 발명의 제3 실시형태에 따른 적층 세라믹 콘덴서의 일례를 모식적으로 나타내는 평면도이다. 도 12는 본 발명의 제3 실시형태에서의 제1 내부전극의 일례를 모식적으로 나타내는 평면도이다. 도 13은 본 발명의 제3 실시형태에서의 제2 내부전극의 일례를 모식적으로 나타내는 평면도이다.
제3 실시형태에 따른 적층 세라믹 콘덴서에 대해서도, 제2 실시형태와 마찬가지로 제1 외부전극, 제2 외부전극, 제3 외부전극 및 제4 외부전극의 위치 관계가 제1 실시형태와 다르다. 도 11에 나타내는 적층 세라믹 콘덴서(1B)에서는 제1 외부전극(21B)이 제1 측면(10e)과 제1 단면(10c)이 교차하는 제1 모서리부(51) 상에 배치되고, 제2 외부전극(22B)이 제2 측면(10f)과 제2 단면(10d)이 교차하는 제2 모서리부(52) 상에 배치되며, 제3 외부전극(23B)이 제2 측면(10f)과 제1 단면(10c)이 교차하는 제3 모서리부(53) 상에 배치되고, 제4 외부전극(24B)이 제1 측면(10e)과 제2 단면(10d)이 교차하는 제4 모서리부(54) 상에 배치된다.
상기와 같이 제1 외부전극(21B), 제2 외부전극(22B), 제3 외부전극(23B) 및 제4 외부전극(24B)이 배치되는 결과, 제1 내부전극(11B) 및 제2 내부전극(12B)의 각 형상이 제1 실시형태에 비해 이하와 같이 변경되어 있다.
도 12에 나타내는 바와 같이, 제1 내부전극(11B)은 적층체(10B)의 제1 모서리부(51)와 제2 모서리부(52) 사이에 걸쳐 대각선 방향으로 연장되고, 그 중앙부에 대응하는 제1 대향부(11a)와, 제1 외부전극(21B)에 전기적으로 접속되도록 제1 모서리부(51)로까지 인출된 제1 인출부(11b)와, 제2 외부전극(22B)에 전기적으로 접속되도록 제2 모서리부(52)로까지 인출된 제2 인출부(11c)를 가진다.
도 13에 나타내는 바와 같이, 제2 내부전극(12B)은 적층체(10B)의 제3 모서리부(53)와 제4 모서리부(54) 사이에 걸쳐 대각선 방향으로 연장되고, 그 중앙부에 대응하는 제2 대향부(12a)와, 제3 외부전극(23B)에 전기적으로 접속되도록 제3 모서리부(53)로까지 인출된 제3 인출부(12b)와, 제4 외부전극(24B)에 전기적으로 접속되도록 제4 모서리부(54)로까지 인출된 제4 인출부(12c)를 가진다.
제2 실시형태 및 제3 실시형태에서 설명한 바와 같이, 적층체(10)의 외표면 상에서의 제1 외부전극, 제2 외부전극, 제3 외부전극 및 제4 외부전극의 각 위치는 특별히 한정되는 것은 아니다.
(제4 실시형태)
도 14는 본 발명의 제4 실시형태에 따른 적층 세라믹 콘덴서의 일례를 모식적으로 나타내는 사시도이다. 도 15는 본 발명의 제4 실시형태에서의 제1 내부전극의 일례를 모식적으로 나타내는 평면도이다. 도 16은 본 발명의 제4 실시형태에서의 제2 내부전극의 일례를 모식적으로 나타내는 평면도이다.
제4 실시형태에 따른 적층 세라믹 콘덴서에서는 적층체를 평면방향에서 보았을 때, 긴 쪽 방향으로 연장되는 면을 단면이라고 부르고, 단면에 직교하는 방향으로 연장되는 면을 측면이라고 부르기로 한다.
제4 실시형태에 따른 적층 세라믹 콘덴서에서는 적층체의 단면 상에 각각 형성되는 제1 외부전극 및 제2 외부전극 각각의 수가 복수개인 것을 특징으로 하고 있다. 예를 들면, 도 14에 나타내는 적층 세라믹 콘덴서(1C)에서는 적층체(10C)의 제1 단면(10c)에 형성되는 제1 외부전극(21C), 및 제2 단면(10d)에 형성되는 제2 외부전극(22C) 각각의 수가 4개이다.
그 때문에, 도 15에 나타내는 바와 같이, 4개의 제1 내부전극(11C)이 병렬되어 마련된다. 4개의 제1 내부전극(11C)은 각 4개의 제1 외부전극(21C) 및 제2 외부전극(22C)에 각각 전기적으로 접속된다.
도 14에 나타내는 예시에서는 제3 외부전극(23C) 및 제4 외부전극(24C)은 각각 적층체(10C)의 제1 측면(10e) 및 제2 측면(10f)의 전체 면을 덮는 것이 아닌, 폭방향의 중앙부만을 덮도록 형성되어 있다. 또한, 도 16에 나타내는 바와 같이, 제2 내부전극(12C)의 제3 인출부(12b) 및 제4 인출부(12c)는 제2 대향부(12a)에 비해 폭이 좁게 되어 있다.
[실시예]
이하, 본 발명의 적층 세라믹 콘덴서를 보다 구체적으로 개시한 실시예를 나타낸다. 한편, 본 발명은 이들 실시예에만 한정되는 것은 아니다.
이하에 나타내는 구성을 가지는 실시예 1~3 및 비교예 1~5의 적층 세라믹 콘덴서를 제작했다.
·외관 치수(L×W×T): 1.7㎜×0.9㎜×0.7㎜
·적층체 치수(L×W×T): 1.6㎜×0.8㎜×0.6㎜
·유전체층의 평균 두께: 3.4㎛
·유전체층 재료의 주성분: 티탄산바륨
·내부전극의 평균 두께: 1.2㎛
·내부전극의 주성분: Ni
·외부전극의 구조: 하부전극층과 도금층을 포함하는 구조
·하부전극층: Cu 베이킹전극
·도금층: Ni 도금과 Sn 도금의 2층 구조
·L갭: 180㎛
·W갭: 120㎛
·외층부(편측)의 두께: 75㎛
(적층체의 T치수 측정 방법)
각 조건에 대해 10개의 시료 적층체의 T치수를 측정하고, 평균값을 구했다.
각 시료를 수직이 되도록 세워, 각 시료의 주위를 수지로 고정시켰다. 이 때, 각 시료의 길이방향(L방향) 및 적층방향(T방향)을 따른 측면이 노출되도록 했다. 연마기에 의해 측면을 연마하고, 적층체의 폭방향(W방향)의 1/2 깊이에서 연마를 종료하고, 외부전극에 대한 접속 부분을 포함하여 내부전극이 노출되도록 LT 절단면을 드러냈다.
LT 절단면의 길이방향(L방향) 1/2 위치에서 적층체의 T치수를 측정했다.
(유전체층의 두께, 및 내부전극의 두께 측정 방법)
우선, 각 조건에 대해 시료를 3개 준비하고, 각 시료를 수직이 되도록 세워, 각 시료의 주위를 수지로 고정시켰다. 이 때, 각 시료의 폭방향(W방향) 및 적층방향(T방향)을 따른 측면이 노출되도록 했다. 연마기에 의해 측면을 연마하고, 적층체의 길이방향(L방향)의 1/2 깊이에서 연마를 종료하고, 연마면을 노출시켰다. 이 연마면에 대하여 이온 밀링을 실시하고, 연마에 의한 새그(sag)를 제거했다. 이와 같이 하여 관찰용 WT 절단면을 얻었다.
도 17은 적층체의 WT 절단면의 일례를 모식적으로 나타내는 단면도이다.
도 17에 나타내는 바와 같이, WT 절단면의 폭방향(W방향)의 1/2 위치에서 내부전극과 직교하는 수선(垂線)을 그었다. 다음으로, 시료의 내부전극이 적층되어 있는 영역을 적층방향으로 3등분으로 분할하고, 상측부(U), 중간부(M), 하측부(D)의 3개의 영역으로 나누었다. 각 영역 각각의 적층방향 중앙부로부터 5층의 유전체층을 선정하고, 이들 유전체층의 상기 수선 상에서의 두께를 측정했다. 단, 상기 수선 상에서 내부전극이 결손되고, 상기 내부전극을 끼는 유전체층이 연결되어 있는 등에 의해 측정이 불가능한 것은 제외했다.
이상에서, 각 시료에 대해 3개의 영역에서 5개의 유전체층 각각의 두께를 측정하고, 이들의 평균값을 구했다. 따라서, 시료 수 3개×3개의 영역×5층=45부분에서의 유전체층 두께의 평균값이 구해졌다.
동일하게 하여, 각 시료에 대해 3개의 영역에서 5개의 내부전극 각각의 두께를 측정하고, 이들의 평균값을 구했다. 각 실시예 및 비교예에서는 제1 내부전극의 두께와 제2 내부전극의 두께는 실질적으로 동일하다. 따라서, 시료 수 3개×3개의 영역×5층=45부분에서의 내부전극 두께의 평균값이 구해졌다. 단, 내부전극이 결락되어 있는 등에 의해 측정할 수 없는 부분은 측정 대상에서 제외했다.
한편, 유전체층의 두께, 및 내부전극의 두께는 주사형 전자현미경을 이용하여 측정했다.
표 1에 실시예 1~3 및 비교예 1의 적층 세라믹 콘덴서에서의 내부전극의 적층 구조를 나타낸다.
Figure 112019110350048-pat00001
표 1에서는 제1 내부전극을 "내부전극 1", 제2 내부전극을 "내부전극 2"로 기재하고 있다. 또한, 내부전극의 합계 매수를 "합계 매수", 유전체층을 개재하여 대향하는 제1 내부전극 및 제2 내부전극의 합계 매수를 "유효 매수"로 기재하고 있다. 더욱이, 표 1에는 유전체층을 개재하여 대향하는 제1 내부전극 및 제2 내부전극을 하나의 소자로 한 경우의 합계 소자 수를 기재하고 있다.
또한, 표 2에 실시예 1~3 및 비교예 1~5의 적층 세라믹 콘덴서에서의 내부전극의 합계 매수, 유전체층을 개재하여 대향하는 제1 내부전극 및 제2 내부전극의 합계 매수(유효 매수), 내부전극의 합계 두께, 및 적층체의 적층방향의 치수(T치수)를 각각 나타낸다.
더욱이, 상기 관계식(1)에 기초하여 적층체의 적층방향의 치수에 대한 내부전극의 합계 두께의 비(比)인 X의 값, 및 상기 관계식(2)에 기초하여 내부전극의 합계 매수에 대한 유효 매수의 비인 Y의 값을 각각 구했다. 결과를 표 2에 나타낸다.
Figure 112019110350048-pat00002
(평가 1)
실시예 1~3 및 비교예 1의 적층 세라믹 콘덴서에서 정전 용량, 제1 내부전극의 직류저항 Rdc(전체 층 합계에서의 값) 및 제2 내부전극의 직류저항 Rdc(전체 층 합계에서의 값)를 측정했다. 각 조건에 대해 20개의 시료를 준비하고, 평균값을 구했다. 결과를 표 3에 나타낸다.
Figure 112019110350048-pat00003
표 3에서, 비교예 1과 같은 종래의 구조에서는 낮은 정전 용량을 얻기 위해 내부전극의 매수가 적어지면, 제1 내부전극의 Rdc 및 제2 내부전극의 Rdc는 높아진다. 이에 반해, 실시예 1~3과 같이 내부전극이 연속하여 적층된 구조로 함으로써, 가장 정전 용량이 낮은 실시예 3(0.033㎌)에서도 제1 내부전극의 Rdc 및 제2 내부전극의 Rdc는 가장 정전 용량이 높은 실시예 1(0.1㎌)과 동등해지는 것을 확인할 수 있다.
(평가 2)
실시예 1~3 및 비교예 1~5의 적층 세라믹 콘덴서에 대하여, 이하의 방법에 의해, 굴곡 시험(flexure test)을 실시했다.
굴곡 시험에서는 각 조건에 대해 10개의 시료에 대해, 기판 두께 1.6㎜의 유리에폭시 기판에 땜납을 실장했다. 이 기판을 선단 형상의 반경이 1m인 프레싱 지그(jig)를 이용하여 프레싱 속도 0.5㎜/초로 중앙부 이면에서 표면방향으로 세게 누름으로써 2㎜까지 휘게 하고, 5초간 유지했다.
굴곡량 2㎜로 5초간 유지 후에, 적층체의 크랙의 발생이 없는 것을 양품으로 판정했다. 크랙의 발생은 각 시료의 주위를 수지로 고정시키고, 적층체의 폭방향(W방향)의 1/2 깊이까지 LT 절단면을 연마하고, 금속 현미경으로 관측함으로써 확인했다.
굴곡 시험의 결과를 표 4에 나타낸다. 표 4에서는 10개의 시료 전체가 양품인 경우를 양으로 판정하고, 1개라도 불량품이 있는 경우를 불량으로 판정했다.
Figure 112019110350048-pat00004
표 4에서, 실시예 1~3과 같이 내부전극이 연속하여 적층된 구조로 함으로써, 가장 정전 용량이 낮은 실시예 3에서도 내부전극의 합계 매수가 극단적으로 줄어들지 않기 때문에, 기계적 강도의 저하가 방지되어 있는 것을 확인할 수 있다.
1, 1A, 1B, 1C: 적층 세라믹 콘덴서
10, 10A, 10B, 10C: 적층체
10a: 제1 주면
10b: 제2 주면
10c: 제1 단면
10d: 제2 단면
10e: 제1 측면
10f: 제2 측면
10L: 측부(L갭)
10W: 측부(W갭)
11, 11A, 11B, 11C: 제1 내부전극
11a: 제1 대향부
11b: 제1 인출부
11c: 제2 인출부
12, 12A, 12B, 12C: 제2 내부전극
12a: 제2 대향부
12b: 제3 인출부
12c: 제4 인출부
13: 유전체층
14, 15, 16, 17: 보조전극
21, 21A, 21B, 21C: 제1 외부전극
22, 22A, 22B, 22C: 제2 외부전극
23, 23A, 23B, 23C: 제3 외부전극
24, 24A, 24B, 24C: 제4 외부전극
30: 유효부
31: 제1 외층부
32: 제2 외층부
40: 용량 형성부
41: 제1 연속 적층부
42: 제2 연속 적층부
51: 제1 모서리부
52: 제2 모서리부
53: 제3 모서리부
54: 제4 모서리부
d1: 제1 내부전극의 인출부 사이의 거리
d2: 제2 내부전극의 인출부 사이의 거리
w1: 제1 내부전극의 인출부의 폭
w2: 제2 내부전극의 인출부의 폭
L10: 적층체의 길이방향의 치수
L30: 유효부의 길이방향의 치수
W10: 적층체의 폭방향의 치수
W30: 유효부의 폭방향의 치수
T10: 적층체의 적층방향의 치수

Claims (6)

  1. 교대로 적층된 복수개의 유전체층 및 복수개의 내부전극을 포함하고, 적층방향으로 마주보는 제1 주면(主面) 및 제2 주면과, 상기 적층방향에 직교하는 길이방향으로 마주보는 제1 단면(端面) 및 제2 단면과, 상기 적층방향 및 상기 길이방향에 직교하는 폭방향으로 마주보는 제1 측면 및 제2 측면을 가지는 적층체와,
    상기 적층체의 표면에 마련된 제1 외부전극, 제2 외부전극, 제3 외부전극 및 제4 외부전극을 포함하는 적층 세라믹 콘덴서로서,
    상기 복수개의 내부전극은 상기 제1 외부전극 및 상기 제2 외부전극과 접속된 제1 내부전극과, 상기 제3 외부전극 및 상기 제4 외부전극과 접속된 제2 내부전극을 포함하며,
    상기 제1 내부전극은 상기 적층체의 상기 제1 단면에 노출되어 상기 제1 외부전극과 접속되어 있으면서 상기 적층체의 상기 제2 단면에 노출되어 상기 제2 외부전극과 접속되어 있고,
    상기 제2 내부전극은 상기 적층체의 상기 제1 측면에 노출되어 상기 제3 외부전극과 접속되어 있으면서 상기 적층체의 상기 제2 측면에 노출되어 상기 제4 외부전극과 접속되어 있으며,
    상기 적층체는 상기 복수개의 내부전극 중 상기 제1 주면에 가장 가까운 내부전극과 상기 복수개의 내부전극 중 상기 제2 주면에 가장 가까운 내부전극 사이에 위치하고 있는 유효부와, 상기 유효부보다도 상기 제1 주면 측에 위치하고 있는 제1 외층부와, 상기 유효부보다도 상기 제2 주면 측에 위치하고 있는 제2 외층부를 가지며,
    상기 유효부는 상기 제1 내부전극 중 하나와 상기 제2 내부전극 중 하나가 대향하여 정전 용량을 형성하는 용량 형성부와, 상기 제1 내부전극이 연속하여 적층된 제1 연속 적층부와, 상기 제2 내부전극이 연속하여 적층된 제2 연속 적층부를 가지며,
    상기 복수개의 내부전극의 합계 매수가 50매 이상 200매 이하이고,
    이하의 관계식(1) 및 (2)를 충족시키는, 적층 세라믹 콘덴서.
    0.168≤내부전극의 합계 두께/적층체의 적층방향의 치수 … (1)
    0.19≤유전체층을 개재하여 대향하는 제1 내부전극 및 제2 내부전극의 합계 매수/내부전극의 합계 매수≤0.48 … (2)
  2. 제1항에 있어서,
    이하의 관계식(3) 및 (4) 중 적어도 한쪽을 충족시키는, 적층 세라믹 콘덴서.
    0.7≤유효부의 길이방향의 치수/적층체의 길이방향의 치수＜1 … (3)
    0.7≤유효부의 폭방향의 치수/적층체의 폭방향의 치수＜1 … (4)
  3. 제1항 또는 제2항에 있어서,
    상기 제2 내부전극 각각은 상기 제3 외부전극 및 상기 제4 외부전극에 각각 접속되는 인출부를 가지며,
    상기 제1 내부전극 각각은 상기 제1 외부전극 및 상기 제2 외부전극에 각각 접속되는 인출부를 가지며,
    상기 제2 내부전극 각각의 인출부는 상기 제1 내부전극 각각의 인출부보다 폭이 좁은, 적층 세라믹 콘덴서.
  4. 제1항 또는 제2항에 있어서,
    상기 제1 외층부 및 상기 제2 외층부의 두께가 각각 75㎛ 이상인, 적층 세라믹 콘덴서.
  5. 제1항 또는 제2항에 있어서,
    상기 복수개의 내부전극의 합계 매수가 100매 이하인, 적층 세라믹 콘덴서.
  6. 삭제
KR1020190135058A 2018-11-08 2019-10-29 적층 세라믹 콘덴서 KR102403430B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018210870A JP7361465B2 (ja) 2018-11-08 2018-11-08 積層セラミックコンデンサ
JPJP-P-2018-210870 2018-11-08

Publications (2)

Publication Number Publication Date
KR20200053405A KR20200053405A (ko) 2020-05-18
KR102403430B1 true KR102403430B1 (ko) 2022-05-30

Family

ID=70550286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190135058A KR102403430B1 (ko) 2018-11-08 2019-10-29 적층 세라믹 콘덴서

Country Status (3)

Country Link
US (1) US11462359B2 (ko)
JP (1) JP7361465B2 (ko)
KR (1) KR102403430B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022114628A (ja) * 2021-01-27 2022-08-08 Tdk株式会社 積層コンデンサ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001155962A (ja) * 1999-11-29 2001-06-08 Kyocera Corp 貫通型コンデンサ
JP2012033621A (ja) * 2010-07-29 2012-02-16 Kyocera Corp 積層セラミックコンデンサ
JP2012039146A (ja) * 2011-10-19 2012-02-23 Tdk Corp 貫通型積層コンデンサ
JP2014183241A (ja) * 2013-03-20 2014-09-29 Murata Mfg Co Ltd 貫通型コンデンサ
JP2017143129A (ja) * 2016-02-09 2017-08-17 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058376A (ja) 1998-08-04 2000-02-25 Tdk Corp セラミックコンデンサ
JP3309813B2 (ja) 1998-10-06 2002-07-29 株式会社村田製作所 積層コンデンサ
JP4924490B2 (ja) * 2008-03-10 2012-04-25 Ｔｄｋ株式会社 貫通型積層コンデンサ
JP5234135B2 (ja) 2011-04-04 2013-07-10 Ｔｄｋ株式会社 貫通型積層コンデンサ
JP5708245B2 (ja) * 2011-05-25 2015-04-30 Tdk株式会社 貫通型積層コンデンサ
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
JP2014241452A (ja) 2014-08-13 2014-12-25 株式会社村田製作所 積層セラミック電子部品
JP6550737B2 (ja) * 2014-12-09 2019-07-31 Tdk株式会社 積層セラミックコンデンサ
JP2016127262A (ja) 2014-12-26 2016-07-11 太陽誘電株式会社 貫通型積層セラミックコンデンサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001155962A (ja) * 1999-11-29 2001-06-08 Kyocera Corp 貫通型コンデンサ
JP2012033621A (ja) * 2010-07-29 2012-02-16 Kyocera Corp 積層セラミックコンデンサ
JP2012039146A (ja) * 2011-10-19 2012-02-23 Tdk Corp 貫通型積層コンデンサ
JP2014183241A (ja) * 2013-03-20 2014-09-29 Murata Mfg Co Ltd 貫通型コンデンサ
JP2017143129A (ja) * 2016-02-09 2017-08-17 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
US11462359B2 (en) 2022-10-04
US20200152384A1 (en) 2020-05-14
JP7361465B2 (ja) 2023-10-16
KR20200053405A (ko) 2020-05-18
JP2020077793A (ja) 2020-05-21

Similar Documents

Publication Publication Date Title
US20240312712A1 (en) Electronic component
KR101533411B1 (ko) 적층형 세라믹 전자부품
KR20190011219A (ko) 적층 세라믹 콘덴서
EP2410538A1 (en) Ceramic electronic component
US10957487B2 (en) Multilayer ceramic capacitor
JP7363654B2 (ja) 積層セラミック電子部品
CN113140405B (zh) 层叠陶瓷电容器
US11289274B2 (en) Multilayer ceramic capacitor
JP2020053577A (ja) 電子部品
KR102412702B1 (ko) 적층 세라믹 콘덴서, 및 적층 세라믹 콘덴서의 제조 방법
KR101950715B1 (ko) 적층 세라믹 콘덴서
CN118711991A (zh) 层叠陶瓷电容器
US10504652B2 (en) Electronic component
JP2020136553A (ja) 積層セラミックコンデンサ
KR101872529B1 (ko) 적층 칩 전자부품
KR102403430B1 (ko) 적층 세라믹 콘덴서
US20240339265A1 (en) Multilayer ceramic electronic component
US9947475B2 (en) Ceramic capacitor and method for manufacturing same
WO2024070337A1 (ja) 積層セラミックコンデンサ
US20140238578A1 (en) Method for manufacturing monolithic ceramic electronic component
WO2023210465A1 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの実装方法
WO2024116557A1 (ja) 積層セラミック電子部品
WO2024116558A1 (ja) 積層セラミック電子部品
JP7586206B2 (ja) 積層セラミックコンデンサ
WO2024075402A1 (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant