KR101174776B1 - Ｔｆｔ 어레이 기판 및 그 제조방법 - Google Patents
Ｔｆｔ 어레이 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR101174776B1 KR101174776B1 KR1020050095981A KR20050095981A KR101174776B1 KR 101174776 B1 KR101174776 B1 KR 101174776B1 KR 1020050095981 A KR1020050095981 A KR 1020050095981A KR 20050095981 A KR20050095981 A KR 20050095981A KR 101174776 B1 KR101174776 B1 KR 101174776B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- electrode
- layer
- wiring
- array substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000000758 substrate Substances 0.000 title claims abstract description 64
- 239000010409 thin film Substances 0.000 title claims abstract description 30
- 239000010408 film Substances 0.000 claims abstract description 95
- 239000004065 semiconductor Substances 0.000 claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 54
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 39
- 239000011787 zinc oxide Substances 0.000 claims description 39
- 239000011651 chromium Substances 0.000 claims description 16
- 239000010949 copper Substances 0.000 claims description 16
- 238000000206 photolithography Methods 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- 229910000838 Al alloy Inorganic materials 0.000 claims description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 239000011733 molybdenum Substances 0.000 claims description 8
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 7
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 7
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 6
- 229910000599 Cr alloy Inorganic materials 0.000 claims description 6
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000000788 chromium alloy Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 230000005684 electric field Effects 0.000 claims description 5
- 229910001887 tin oxide Inorganic materials 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000004380 ashing Methods 0.000 claims 1
- 238000002161 passivation Methods 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 92
- 239000004973 liquid crystal related substance Substances 0.000 description 18
- 238000003860 storage Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 238000002834 transmittance Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- -1 AZO Chemical compound 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000615 nonconductor Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 투명 반도체막을 TFT에 적용함으로써 개구율을 향상시키고 3마스크로 박막트랜지스터 어레이 기판을 형성함으로써 공정 시간 및 공정 단가를 절감하고자 하는 TFT 어레이 기판 및 그 제조방법에 관한 것으로서, 특히 수직 교차되어 단위 화소를 정의하는 게이트 배선 및 데이터 배선과, 상기 두 배선의 교차 지점에 형성되고 투명한 반도체막을 포함하는 박막트랜지스터와, 상기 박막트랜지스터의 드레인 전극으로부터 일체형으로 연장형성되는 화소전극과, 상기 박막트랜지스터를 포함한 전면에 형성된 보호막과, 상기 게이트배선으로부터 연장형성되는 게이트 패드전극과, 상기 데이터 배선으로부터 연장형성되는 데이터 패드전극을 포함하여 구성되는 것을 특징으로 한다.
저마스크, 투명반도체막, ZnO
Description
도 1a 내지 도 1e는 종래 기술에 의한 TFT 어레이 기판의 공정단면도.
도 2는 본 발명의 제 1 실시예에 의한 TFT 어레이 기판의 평면도.
도 3은 본 발명의 제 1 실시예에 의한 TFT 어레이 기판의 단면도.
도 4a 내지 도 4d는 본 발명의 제 1 실시예에 의한 TFT 어레이 기판의 공정단면도.
도 5는 본 발명의 제 2 실시예에 의한 TFT 어레이 기판의 평면도.
도 6은 본 발명의 제 2 실시예에 의한 TFT 어레이 기판의 단면도.
도 7a 내지 도 7d는 본 발명의 제 2 실시예에 의한 TFT 어레이 기판의 공정단면도.
*도면의 주요 부분에 대한 부호설명
101 : 금속층 102 : 제 1 투명도전막
103 : 투명 반도체막 104 : 제 2 투명도전막
111 : 기판 112 : 게이트 배선
112a : 게이트 전극 113 : 게이트 절연막
114 : 반도체층 115 : 데이터 배선
115a : 소스 전극 115b : 데이터 전극
116 : 보호막 117 : 화소전극
122 : 게이트 패드 전극 125 : 데이터 패드전극
132 : 스토리지 전극
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 투명 반도체막을 TFT에 적용함으로써 개구율을 향상시키고 3마스크로 박막트랜지스터 어레이 기판을 형성함으로써 공정 시간 및 공정 단가를 절감하고자 하는 TFT 어레이 기판 및 그 제조방법에 관한 것이다.
액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 적다는 특징 때문에 평판 디스플레이 중에서도 그 비중이 증대되고 있다.
이러한 액정표시소자는 동작 수행을 위해 기판에 구동소자 또는 배선 등의 여러 패턴들을 형성하는데, 패턴을 형성하기 위해 사용되는 기술 중 일반적인 것이 포토식각기술(photolithography)이다.
상기 포토식각기술은 패턴이 형성될 기판 상의 필름층에 자외선으로 감광하는 재료인 포토 레지스트를 코팅하고, 노광 마스크에 형성된 패턴을 포토 레지스트 위에 그대로 노광하여 현상하고, 이와 같이 패터닝된 포토 레지스트를 마스크로 활 용하여 상기 필름층을 식각한 후 포토 레지스트를 스트립핑하는 일련의 복잡한 과정으로 이루어진다.
종래기술에 의한 액정표시소자용 TFT 어레이 기판은 기판 상에 게이트 배선층, 게이트 절연막, 반도체층, 데이터 배선층, 보호막, 화소전극을 형성하기 위해서 통상, 5～7마스크 기술을 사용하고 있는데, 이와같이 마스크를 이용하는 포토식각기술의 횟수가 많아지면 공정 오류의 확률이 증가한다.
이와같은 문제점을 극복하고자 최근, 포토리소그래피 공정의 횟수를 최소한으로 줄여 생산성을 높이고 공정 마진을 확보하고자 "저마스크 기술"에 대한 연구가 활발하게 진행되고 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 TFT 어레이 기판의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래 기술에 의한 TFT 어레이 기판의 공정단면도이다.
종래 기술에 의한 액정표시소자용 TFT 어레이 기판을 형성하기 위해서는 먼저, 도 1a에서와 같이, 기판(11) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 증착한 후, 제 1 마스크를 이용한 포토식각기술을 적용하여 복수개의 게이트 배선(도시하지 않음), 게이트 전극(12a) 및 게이트 패드(22)를 형성한다.
상기 포토식각기술은 다음과 같이 진행된다.
즉, 내열성이 우수하고 투명한 유리기판 상에 저항이 낮은 금속을 고온에서 증착하고 그 위에 포토레지스트(photoresist)를 도포한 후, 상기 포토레지스트 상 부에 패턴층이 구비된 제 1 마스크를 위치시켜 빛을 선택적으로 조사함으로써 제 1 마스크의 패턴층과 동일한 패턴을 상기 포토레지스트 상에 형성시킨다.
다음, 현상액을 이용하여 빛을 받은 부분의 포토레지스트를 제거하여 포토레지스트를 패터닝한다. 상기 패터닝된 포토레지스트로부터 노출된 부분의 금속을 선택적으로 식각하여 원하는 패턴을 얻는 것이다.
다음, 도 1b에 도시된 바와 같이, 상기 게이트 전극(12a)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질을 고온에서 증착하여 게이트 절연막(13)을 형성한다.
이어서, 상기 게이트 절연막(13) 위에 아몰퍼스 실리콘을 증착하고, 제 2 마스크를 이용한 사진식각기술로 패터닝하여 상기 게이트 전극(12a)에 오버랩되도록 상기 게이트 절연막(13) 상에 섬(island) 모양의 반도체층(14)을 형성한다.
계속해서, 도 1c에 도시된 바와 같이, 상기 반도체층(14)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 증착하고 제 3 마스크를 이용한 포토식각기술로 패터닝하여 데이터 배선층을 형성한다.
상기 데이터 배선층은 상기 게이트 배선과 교차하여 단위 화소영역을 정의하는 데이터 배선(도시하지 않음)과, 상기 반도체층(14)의 가장자리에 오버랩되는 소스 전극(15a) 및 드레인 전극(15b)과, 패드부 영역의 데이터 패드(25)를 포함한다.
상기에서와 같이 적층된 게이트전극(12a), 게이트 절연막(13), 반도체층(14) 및 소스/드레인 전극(15a,15b)은 단위 픽셀에 인가되는 전압의 온/오프를 제어하는 박막트랜지스터를 이룬다.
다음, 도 1d에 도시된 바와 같이, 상기 드레인 전극(15b)을 포함한 전면에 BCB 등의 유기절연물질 또는 SiNx의 무기절연물질을 도포하여 보호막(16)을 형성한다. 그리고, 제 4 마스크를 이용한 포토식각기술로 상기 보호막(16)의 일부를 제거하여 상기 드레인 전극(15b)이 노출되는 콘택홀(71)과 상기 게이트 패드(22)가 노출되는 제 1 패드오픈영역(81a)과 상기 데이터 패드(25)가 노출되는 제 2 패드오픈영역(81b)을 형성한다.
다음, 도 1e에 도시된 바와 같이, 상기 보호막(16)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zin Oxide)와 같은 투명도전물질을 증착하고 제 5 마스크를 이용한 포토식각기술을 적용하여 상기 드레인 전극(15b)에 전기적으로 연결되도록 화소영역에 화소전극(17)을 형성함으로써 TFT 어레이 기판을 완성한다. 이와 동시에 제 1 ,제 2 패드오픈영역을 커버하여 게이트 패드 및 데이터 패드의 산화를 방지하는 투명도전막(27)을 동시에 형성한다.
종래 기술에 의한 액정표시소자용 TFT 어레이 기판은 게이트 배선층, 반도체층, 데이터 배선층, 보호막의 콘택홀, 화소전극을 형성하기 위해서, 최소한 총 5번의 노광마스크를 사용하는데, 이와 같이 노광마스크의 사용횟수가 많아지면 공정이 복잡해지고 공정 시간 및 공정 비용이 많이 소요되므로 공정효율이 크게 떨어진다.
본 발명은 상기와 같은 문제점을 해결하기 위해, 투명 반도체막을 TFT에 적용함으로써 개구율을 향상시키고 노광마스크를 총 3회 사용하여 박막트랜지스터 어 레이 기판을 형성함으로써 공정 시간 및 공정 단가를 절감하고자 하는 TFT 어레이 기판 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 TFT 어레이 기판은 수직 교차되어 단위 화소를 정의하는 게이트 배선 및 데이터 배선과, 상기 두 배선의 교차 지점에 형성되고 투명한 반도체막을 포함하는 박막트랜지스터와, 상기 박막트랜지스터의 드레인 전극으로부터 일체형으로 연장형성되는 화소전극과, 상기 박막트랜지스터를 포함한 전면에 형성된 보호막과, 상기 게이트배선으로부터 연장형성되는 게이트 패드전극과, 상기 데이터 배선으로부터 연장형성되는 데이터 패드전극을 포함하여 구성되는 것을 특징으로 한다.
한편, 본 발명의 다른 목적을 달성하기 위한 TFT 어레이 기판의 제조방법은 기판 상에 금속층 및 제 1 투명도전층을 적층하고 제 1 마스크에 의한 포토식각기술로 게이트 배선, 게이트 전극 및 게이트 패드전극을 형성하는 단계와, 상기 게이트 전극을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막을 포함한 전면에 투명반도체층과 제 2 투명도전층을 적층하고 제 2 마스크에 의한 포토식각기술로 반도체층, 데이터 배선, 소스/드레인 전극, 데이터 패드 전극 및 화소전극을 형성하는 단계와, 상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계와, 상기 게이트 패드전극 및 데이터 패드전극 상부의 게이트 절연막 및 보호막을 제 3 마스크에 의한 포토식각기술로 제거하여 외부로 노출시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.
즉, 본 발명에 의한 액정표시소자용 TFT 어레이 기판은 AZO, ZnO 등의 투명 반도체막을 사용하여 투명 TFT를 형성하고 총 3번의 마스크를 사용하여 기판 상의 패턴을 완성함으로써 마스크의 사용 횟수를 줄여 제조원가를 절감하고 공정 시간을 줄이는 것을 특징으로 한다.
이하, 첨부된 도면을 통해 본 발명의 실시예에 의한 TFT 어레이 기판 그 제조방법을 살펴보면 다음과 같다.
제 1 실시예
도 2는 본 발명의 제 1 실시예에 의한 TFT 어레이 기판의 평면도이고, 도 3은 본 발명의 제 1 실시예에 의한 TFT 어레이 기판의 단면도이며, 도 4a 내지 도 4d는 본 발명의 제 1 실시예에 의한 TFT 어레이 기판의 공정단면도이다.
본 발명에 의한 액정표시소자용 TFT 어레이 기판은, 도 2 및 도 3에 도시된 바와 같이, 화소전극(117) 및 박막트랜지스터(TFT)가 형성되어 있는 액티브 영역과, 게이트 패드(G.P,122) 및 데이터 패드(D.P,125)가 각각 형성되어 있는 패드부 영역으로 구분된다.
구체적으로, 상기 액티브 영역에는, 수직 교차되어 단위 화소를 정의하는 게이트 배선(112) 및 데이터 배선(115)과, 상기 두 배선의 교차 지점에서 게이트 전극(112a), 게이트 절연막(113), 반도체층(114), 소스/드레인 전극(115a,115b)이 차례로 적층되는 박막트랜지스터(TFT)와, 상기 박막트랜지스터를 포함한 전면에 형성된 보호막(116)과, 상기 드레인 전극(115b)으로부터 일체형으로 연장형성되고 단위 화소의 전면에 형성되는 화소전극(117)과, 상기 게이트 배선(112)에 평행하는 스토 리지 전극(132)이 형성되어 있다.
이때, 상기 스토리지 전극(132) 상부에는 상기 게이트 절연막(113) 및 보호막(116)을 사이에 두고 화소전극(117)이 오버랩되어 스토리지 커패시터(storage capacitor)를 구성한다.
그리고, 패드부 영역에는 상기 게이트 배선(112)에서 연장 형성되어 외부로부터 주사신호를 전달하는 게이트 패드(122)와, 상기 데이터 배선(115)에서 연장 형성되어 비디어 신호를 전달하는 데이터 패드(125)가 구비되는데, 상기 게이트 패드(122) 상부에는 게이트 절연막(113)을 제거한 제 1 콘택홀(151)이 형성되고, 상기 데이터 패드(125) 상부에는 게이트 절연막(113) 및 보호막(116)을 제거한 제 2 콘택홀(152)이 형성되어 이후 외부구동회로에 접속된다.
이 때, 상기 게이트 배선(112), 게이트 전극(112a), 스토리지 전극(132) 및 게이트 패드(122)는 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 등의 금속층(101)과, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO, ZnO 등의 제 1 투명도전막(102)을 차례로 증착한 후 동시에 패터닝하여 형성한다.
그리고, 상기 데이터 배선(115), 소스/드레인 전극(115a,115b), 화소전극(117) 및 데이터 패드전극(125)은 AZO, ZnO 등의 투명 반도체막(103)과 AZO, ZnO, S-ITO(Super-Indium Tin Oxide) 등의 제 2 투명도전막(104)을 차례로 증착한 후 동시에 패터닝하여 형성한다.
도시하지는 않았으나, 상기와 같이 화소전극과 박막트랜지스터가 형성되어 있는 TFT 어레이 기판은 공통전극과 컬러필터층이 형성되어 있는 대향기판과 대향합착된 후 두 기판 사이에 액정이 충진되어 액정표시소자가 완성된다.
상기 액정표시소자의 TFT 어레이 기판을 형성하기 위해서는 먼저, 도 4a에 도시된 바와 같이, 투명하고 내열성이 우수한 기판(111) 상에 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 등의 금속층(101)과, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO, ZnO 등의 제 1 투명도전막(102)을 차례로 형성하고 제 1 노광마스크를 이용한 포토식각공정으로 패터닝하여 게이트 배선(도 2의 112)과, TFT영역의 게이트 전극(112a)과, 스토리지 영역의 스토리지 전극(132)과, 게이트 패드부 영역(G.P)의 게이트 패드전극(122)을 형성한다.
그리고, 도 4b에 도시된 바와 같이, 상기 게이트 전극(112a)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질을 고온에서 증착하여 게이트 절연막(113)을 형성한다.
이어서, 상기 게이트 절연막(113) 위에 AZO, ZnO 등의 투명 반도체막(103)과 AZO, ZnO, S-ITO(Super-Indium Tin Oxide) 등의 제 2 투명도전막(104)을 차례로 증착한다.
상기 AZO, ZnO 등의 투명 반도체막(103)은 스퍼터링(sputtering), 화학증기증착(CVD: chemical vapor deposition), PLD 등의 방법에 의해 증착하고, 결정성을 가진 상태로 상온~600˚C에서 증착한다.
일예로, RF 스퍼터에 의해 ZnO을 증착하는 방법으로, ZnO 타켓(target)을 사용하며, Ar+O2 가스를 주입하며 증착한다 이때, O2 가스의 유량비에 따라 증착된 ZnO 박막의 비저항이 다르게 되며, 반도체층으로서 반도체 특성을 가지는 공정 조건에서 TFT를 제작하게 된다.
한편, AZO, ZnO 등의 투명 반도체막의 경우, 증착 조건에 따라 부도체, 반도체에서 도체까지 다양한 특성을 가지고 있는바, 최근 AZO, ZnO 등의 반도체특성을 이용하여 TFT를 제작하는 연구가 계속되고 있다.
구체적으로, ZnO TFT는 폴리결정상(polycrystalline phase)을 가지고 있고, 상온에서 제작된 TFT의 경우에도 a-Si TFT에 비해 우수한 TFT 특성을 가지고 있는 것으로 알려져 있다. 게다가 캐리어(carrier)의 이동에 의한 반도체층의 디그레데이션(degradation)이 거의 없다는 장점을 가지고 있다. 이러한 면에서 ZnO TFT는 a-Si를 대체할 수 있는 물질의 후보로서 생각되고 있다. 그리고, ZnO가 반도체 특성을 갖는 상태일 경우, 밴드갭(bandgap)이 3.3 eV이하로서, 이는 가시광선(visible light)에 비하여 에너지 갭(energy gap)이 큰 상태이며, 따라서 a-Si TFT와 같은 포토커런트(photo current) 문제가 발생하지 않는다. 그리고, TFT의 반도체층이 투명하므로 백라이트(backlight)나 기타 다른 빛으로부터 TFT를 차단할 필요가 없어 개구율이 향상 되고, 투명하기 때문에 투명 전극 물질과 조합하여 투명 TFT를 만들 수 있다.
그리고, 상기 제 2 투명도전막(104) 상부 전면에 스핀(spin)법, 롤 코팅(roll coating)법 등으로 UV 경화성 수지(Ultraviolet curable resin)인 포토 레지스트(Photo resist)(108)를 도포한 후, 상기 포토 레지스트 상부에 소정의 패턴이 형성된 제 2 노광마스크(도시하지 않음)를 씌워서 UV 또는 x-선 파장에 노출시켜 노광시킨 뒤, 노광된 포토 레지스트를 현상하여 2중 단차의 포토레지스트 패턴을 형성한다.
여기서, 상기 제 2 노광마스크는 회절노광마스크로서 투명기판 상에 금속재질의 차광층 및 반투명층이 형성되어, 투명영역, 반투명 영역, 차광영역의 3영역으로 분할되는데, 투명영역에는 광투과율이 100%이고, 차광영역은 광투과율이 0%이며, 반투명 영역은 광투과율이 0%~100%이다.
따라서, 회절 노광된 상기 포토 레지스트(108)의 잔존 두께도 3영역으로 구분되는데, 회절노광 마스크의 투명 영역의 위치에 상응하여 포토레지스트가 완전노광되어 이후 현상공정에서 제거되는 부분과, 회절노광 마스크의 차광 영역의 위치에 상응하여 포토레지스트가 완전 비노광되어 전혀 제거되지 않는 부분과, 회절노광 마스크의 반투명 영역의 위치에 상응하여 회절노광되어 중간단차를 가지는 부분으로 구분된다. 다만, 노광된 부위가 식각되는 포토레지스트는 포지티브 포토레지스트에 한하며, 네가티브 포토레지스트는 노광되지 않은 부위가 식각된다.
즉, 회절노광된 포토레지스트(108)는 이중단차를 가지는데, 데이터 배선이 형성될 영역과 서브-픽셀 영역내의 화소전극이 형성될 영역과 데이터 패드(D.P)가 형성될 영역의 포토레지스트(108)는 완전히 남기고, TFT영역의 채널층에 해당하는 포토레지스트는 중간단차로 형성하고, 그 외 부분의 포토레지스트는 완전 제거한다.
다음, 상기 포토레지스트(108)를 마스크로 하여 그 사이로 노출된 제 2 투명도전막(104) 및 투명반도체막(103)을 식각하여 데이터 배선(도 2의 115)과, TFT영역의 반도체층(114)과, 픽셀부의 화소전극(117)과, 데이터 패드부(D.P)의 데이터 패드전극(125)을 형성한다. 이때, 상기 화소전극(117)은 하부의 스토리지 전극(132)에 오버랩되어 그 사이에 개재된 게이트 절연막(113)과 함께, 스토리지 커패시터를 구성한다.
이때, 투명반도체막(103)은 HNO3 (0.5%) 용액에 의한 습식식각(wet etching)으로 식각하며, 상기 제 2 투명도전막과 투명반도체막을 동시에 식각할 수 있다.
이후, 상기 포토레지스트(108)를 에싱하여 TFT 영역 채널부의 낮은 단차의 포토레지스트는 완전히 제거하고, 데이터 배선이 형성될 영역과 서브-픽셀 영역내부의 픽셀부와 데이터 패드부(D.P)의 포토레지스트는 남겨둔다.
그리고, 도 4c에 도시된 바와 같이, TFT 영역 채널부의 제 2 투명도전막(104)을 선택적으로 식각하여 반도체층(114) 상부의 제 2 투명도전막(104)을 분리시켜 소스/드레인 전극(115a,115b)을 형성하여 반도체층의 채널부를 정의하고, 남아있는 포토레지스트(108)를 전부 스트립해낸다.
이로써, 1회의 회절노광으로 데이터 배선, 소스/드레인 전극(115a,115b), 데이터 패드전극(125), 반도체층(114), 화소전극(117)을 형성한다. 상기 데이터 배선 은 게이트 배선에 수직교차하여 서브-픽셀을 정의하고, 상기 반도체층(114)과 소스/드레인 전극(115a,115b)은 게이트 전극 상부에 차례로 오버랩되어 박막트랜지스터를 구성한다.
다만, 상기 반도체층 물질인 투명반도체층막(103)과, 데이터 배선층 물질인 제 2 투명도전막(104)이 동시에 패터닝되므로, 데이터 배선, 화소전극(117) 및 데이터 패드전극(125)은 투명반도체층막(103) 및 제 2 투명도전막(104)의 이중층으로 형성된다.
계속하여, 도 4d에 도시된 바와 같이, 상기 소스/드레인 전극(115a,115b)을 포함한 전면에 BCB(Benzocyclobutene), 아크릴계 물질과 같은 유기 절연물질 또는 실리콘 질화물, 실리콘 산화물과 같은 무기 절연물질을 증착하여 보호막(116)을 형성하고, 제 3 노광마스크를 이용한 포토식각공정으로 게이트 패드전극(122) 및 데이터 패드전극(125)을 외부로 오픈시키기 위한 제 1 ,제 2 콘택홀(151,152)을 각각 형성한다. 상기 제 1 ,제 2 콘택홀(151,152)을 통해 외부 구동회로가 연결되어 각종 신호를 패널에 제공한다.
상기 제 1 콘택홀(151)은 게이트 패드전극(122) 상부의 보호막(116) 및 게이트 절연막(113)을 선택적으로 식각하여 형성하고, 상기 제 2 콘택홀(152)은 데이터 패드전극(125) 상부의 보호막(116)을 식각하여 형성한다. 이때, 이중층으로 형성되는 게이트 패드전극(122) 및 데이터 패드전극(125)은, 상부층으로 제 1 ,제 2 투명도전막(102, 104)을 각각 포함하므로 외부로 노출되더라도 산화될 염려가 없다.
이상에서와 같이 형성된 본 발명에 의한 TFT 어레이 기판은 총 3번의 노광마 스크를 사용하여 완성하므로 저마스크 기술로서 유용하다.
제 2 실시예
상기 제 1 실시예에서는 TN 모드 TFT 어레이 기판의 제조방법에 한정하여 설명하였으나, IPS 모드 TFT 어레이 기판의 제조방법에도 본 발명에 의한 기술적 사상을 적용할 수 있는바, 이하에서는 IPS 모드 TFT 어레이 기판의 제조방법에 대해 구체적으로 살펴보기로 한다.
도 5는 본 발명의 제 2 실시예에 의한 TFT 어레이 기판의 평면도이고, 도 6은 본 발명의 제 2 실시예에 의한 TFT 어레이 기판의 단면도이며, 도 7a 내지 도 7d는 본 발명의 제 2 실시예에 의한 TFT 어레이 기판의 공정단면도이다.
본 발명에 의한 횡전계방식 액정표시소자용 TFT 어레이 기판은, 도 5 및 도 6에 도시된 바와 같이, 공통전극(524), 화소전극(517) 및 박막트랜지스터(TFT)가 형성되어 있는 액티브 영역과, 게이트 패드(G.P, 522) 및 데이터 패드(D.P, 525)가 각각 형성되어 있는 패드부 영역으로 구분된다.
구체적으로, 상기 액티브 영역에는, 수직 교차되어 단위 화소를 정의하는 게이트 배선(512) 및 데이터 배선(515)과, 상기 게이트 배선(512)에 평행하며 Vcom 신호를 전달하는 공통배선(532)과, 상기 두 배선의 교차 지점에서 게이트 전극(512a), 게이트 절연막(513), 반도체층(514), 소스/드레인 전극(515a, 515b)이 차례로 적층되는 박막트랜지스터(TFT)와, 상기 박막트랜지스터를 포함한 전면에 형성된 보호막(516)과, 상기 드레인 전극(515b)으로 연장되어 일체형으로 형성되는 화소전극(517)과, 상기 공통배선으로부터 분기되고 상기 화소전극(517)과 평행하여 횡전계를 발생시키는 공통전극(524)이 형성되어 있다.
이때, 상기 공통배선(532)은 게이트 절연막(513)을 사이에 두고 상부의 드레인 전극(515b) 또는 화소전극(517)에 오버랩되어 스토리지 커패시터(storage capacitor)를 구성한다.
그리고, 패드부 영역에는 상기 게이트 배선(512)에서 연장 형성되어 외부로부터 주사신호를 전달하는 게이트 패드(522)와, 상기 데이터 배선(515)에서 연장 형성되어 비디어 신호를 전달하는 데이터 패드(525)가 구비되는데, 상기 게이트 패드(522) 상부에는 게이트 절연막(513)을 제거한 제 1 콘택홀(551)이 형성되고, 상기 데이터 패드(525) 상부에는 게이트 절연막(513) 및 보호막(516)을 제거한 제 2 콘택홀(552)이 형성되어 외부구동회로에 접속된다.
이 때, 상기 게이트 배선(512), 게이트 전극(512a), 공통배선(532), 공통전극(524) 및 게이트 패드(522)는 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 등의 금속층과, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO, ZnO 등의 제 1 투명도전막을 차례로 증착한 후 동시에 패터닝하여 형성한다.
그리고, 상기 데이터 배선(515), 소스/드레인 전극(515a,515b), 화소전극(517) 및 데이터 패드전극(535)은 AZO, ZnO 등의 투명 반도체막(503)과 AZO, ZnO, S-ITO(Super-Indium Tin Oxide) 등의 제 2 투명도전막(504)을 차례로 증착한 후 동시에 패터닝하여 형성한다. 이때, 상기 소스전극(515a)과 드레인 전극(515b) 사이 의 반도체층은 상기 투명 반도체막으로 형성된다.
도시하지는 않았으나, 상기와 같이 공통전극, 화소전극 및 박막트랜지스터가 형성되어 있는 TFT 어레이 기판에는 컬러필터층이 형성되어 있는 대향기판을 대향합착한 후 그 사이에 액정을 충진하여 액정표시소자를 완성한다.
상기 횡전계방식 액정표시소자의 TFT 어레이 기판을 형성하기 위해서는 먼저, 도 7a에 도시된 바와 같이, 투명하고 내열성이 우수한 기판(511) 상에 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 등의 금속층(501)과, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO, ZnO 등의 제 1 투명도전막(502)을 차례로 형성하고 제 1 노광마스크를 이용한 포토식각공정으로 패터닝하여 게이트 배선(도 5의 512)과, 상기 게이트 배선으로부터 분기되는 TFT영역의 게이트 전극(512a)과, 상기 게이트 배선에 평행하는 공통배선(도 5의 525)과, 상기 공통배선으로부터 분기되어 서로 평행하는 복수개의 공통전극(524)과, 게이트 패드부 영역(G.P)의 게이트 패드전극(522)을 형성한다. 이때, 삭이 공통배선의 일부영역이 스토리지 커패시터의 하부전극 역할을 하게 된다.
그리고, 도 7b에 도시된 바와 같이, 상기 게이트 전극(512a)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질을 고온에서 증착하여 게이트 절연막(513)을 형성한다.
이어서, 상기 게이트 절연막(513) 위에 AZO, ZnO 등의 투명 반도체막(503)과 AZO, ZnO, S-ITO(Super-Indium Tin Oxide) 등의 제 2 투명도전막(504)을 차례로 증착한다.
상기 AZO, ZnO 등의 투명 반도체막(503)은 스퍼터링(sputtering), 화학증기증착(CVD:chemical vapor deposition), PLD 등의 방법에 의해 증착하고, 결정성을 가진 상태로 상온~600˚C에서 증착한다.
일예로, RF 스퍼터에 의해 ZnO을 증착하는 방법으로, ZnO 타켓(target)을 사용하며, Ar+O2 가스를 주입하며 증착한다 이때, O2 가스의 유량비에 따라 증착된 ZnO 박막의 비저항이 다르게 되며, 반도체층으로서 반도체 특성을 가지는 공정 조건에서 TFT를 제작하게 된다.
한편, AZO, ZnO 등의 투명 반도체막의 경우, 증착 조건에 따라 부도체, 반도체에서 도체까지 다양한 특성을 가지고 있는바, 최근 AZO, ZnO 등의 반도체특성을 이용하여 TFT를 제작하는 연구가 계속되고 있다.
구체적으로, ZnO TFT는 폴리결정상(polycrystalline phase)을 가지고 있고, 상온에서 제작된 TFT의 경우에도 a-Si TFT에 비해 우수한 TFT 특성을 가지고 있는 것으로 알려져 있다. 게다가 캐리어(carrier)의 이동에 의한 반도체층의 디그레데이션(degradation)이 거의 없다는 장점을 가지고 있다. 이러한 면에서 ZnO TFT는 a-Si를 대체할 수 있는 물질의 후보로서 생각되고 있다. 그리고, ZnO가 반도체 특성을 갖는 상태일 경우 밴드갭(bandgap)이 3.3 eV이하로서, 이는 가시광선(visible light)에 비하여 에너지 갭(energy gap)이 큰 상태이며, 따라서 a-Si TFT와 같은 포토커런트(photo current) 문제가 발생하지 않는다. 또한, TFT의 반도체층이 투명하므로 백라이트(backlight)나 기타 다른 빛으로부터 TFT를 차단할 필요가 없어 개구율이 향상 되고, 투명하기 때문에 투명 전극 물질과 조합하여 투명 TFT를 만들 수 있다.
그리고, 상기 제 2 투명도전막(504) 상부 전면에 스핀(spin)법, 롤 코팅(roll coating)법 등으로 UV 경화성 수지(Ultraviolet curable resin)인 포토 레지스트(Photo resist)(508)를 도포한 후, 상기 포토 레지스트 상부에 소정의 패턴이 형성된 제 2 노광마스크(도시하지 않음)를 씌워서 UV 또는 x-선 파장에 노출시켜 노광시킨 뒤, 노광된 포토 레지스트를 현상하여 2중 단차의 포토레지스트 패턴을 형성한다.
여기서, 상기 제 2 노광마스크는 회절노광마스크로서 투명기판 상에 금속재질의 차광층 및 반투명층이 형성되어, 투명영역, 반투명 영역, 차광영역의 3영역으로 분할되는데, 투명영역에는 광투과율이 100%이고, 차광영역은 광투과율이 0%이며, 반투명 영역은 광투과율이 0%~100%이다.
따라서, 회절 노광된 상기 포토 레지스트(508)의 잔존 두께도 3영역으로 구분되는데, 회절노광 마스크의 투명 영역의 위치에 상응하여 포토레지스트가 완전노광되어 제거되는 부분과, 회절노광 마스크의 차광 영역의 위치에 상응하여 포토레지스트가 완전 비노광되어 전혀 제거되지 않는 부분과, 회절노광 마스크의 반투명 영역의 위치에 상응하여 회절노광되어 중간단차를 가지는 부분으로 구분된다. 다만, 노광된 부위가 식각되는 포토레지스트는 포지티브 포토레지스트에 한하며, 네 가티브 포토레지스트는 노광되지 않은 부위가 식각된다.
즉, 회절노광된 포토레지스트(508)는 이중단차를 가지는데, 데이터 배선이 형성될 영역과 서브-픽셀 영역내의 화소전극이 형성될 영역과 데이터 패드(D.P)가 형성될 영역의 포토레지스트(508)는 완전히 남기고, TFT영역의 채널층에 해당하는 포토레지스트는 중간단차로 형성하고, 그 외 부분의 포토레지스트는 완전 제거한다.
다음, 상기 포토레지스트(508)를 마스크로 하여 그 사이로 노출된 제 2 투명도전막(504) 및 투명반도체막(503)을 식각하여 데이터 배선(도 5의 515)과, TFT영역의 반도체층(514) 및 소스/드레인 전극(515a, 515b)과, 픽셀부의 화소전극(517)과, 데이터 패드부(D.P)의 데이터 패드전극(525)을 형성한다. 이때, 상기 드레인 전극와 화소전극(517)은 일체형으로 연결되며, 상기 드레인 전극(515b) 또는 화소전극(517)이 공통배선(532) 상부로 연장 형성되어 스토리지 커패시터를 구성한다.
이때, 투명반도체막(503)은 HNO3(0.5%) 용액에 의한 습식식각(wet etching)으로 식각하며, 상기 제 2 투명도전막과 투명반도체막을 동시에 식각할 수 있다.
이후, 상기 포토레지스트(508)를 에싱하여 TFT 영역 채널부의 낮은 단차의 포토레지스트는 완전히 제거하고, 데이터 배선이 형성될 영역과 서브-픽셀 영역내부의 픽셀부와 데이터 패드부(D.P)의 포토레지스트는 남겨둔다.
그리고, TFT 영역 채널부의 제 2 투명도전막(504)을 선택적으로 식각하여 반도체층(514) 상부의 제 2 투명도전막(504)을 분리시켜 소스/드레인 전극(515a, 515b)을 형성하여 반도체층의 채널부를 정의하고, 남아있는 포토레지스트(508)를 전부 스트립해낸다.
이로써, 1회의 회절노광으로, 도 7c에 도시된 바와 같이, 데이터 배선, 소스/드레인 전극(515a, 515b), 데이터 패드전극(525), 반도체층(514), 화소전극(517)을 형성한다. 상기 데이터 배선은 게이트 배선에 수직교차하여 서브-픽셀을 정의하고, 상기 반도체층(514)과 소스/드레인 전극(515a, 515b)은 게이트 전극 상부에 차례로 오버랩되어 박막트랜지스터를 구성하며, 상기 화소전극(517)은 상기 공통전극(524)과 평행하도록 형성한다.
다만, 상기 반도체층 물질인 투명반도체층막(503)과, 데이터 배선층 물질인 제 2 투명도전막(504)이 동시에 패터닝되므로, 데이터 배선, 소스/드레인 전극(515a ,515b), 화소전극(517) 및 데이터 패드전극(525)은 투명반도체층막(503) 및 제 2 투명도전막(504)의 이중층으로 형성된다.
계속하여, 도 7d에 도시된 바와 같이, 상기 소스/드레인 전극(515a, 515b)을 포함한 전면에 BCB(Benzocyclobutene), 아크릴계 물질과 같은 유기 절연물질 또는 실리콘 질화물, 실리콘 산화물과 같은 무기 절연물질을 증착하여 보호막(516)을 형성하고, 제 3 노광마스크를 이용한 포토식각공정으로 게이트 패드전극(522) 및 데이터 패드전극(525)을 외부로 오픈시키기 위한 제 1 ,제 2 콘택홀(551,552)을 각각 형성한다. 상기 제 1 ,제 2 콘택홀(551,552)을 통해 외부 구동회로가 연결되어 각종 신호를 패널에 제공한다.
상기 제 1 콘택홀(551)은 게이트 패드전극(522) 상부의 보호막(516) 및 게이 트 절연막(513)을 선택적으로 식각하여 형성하고, 상기 제 2 콘택홀(552)은 데이터 패드전극(525) 상부의 보호막(516)을 식각하여 형성한다. 이때, 게이트 패드전극(522) 및 데이터 패드전극(525)은 상부층으로 제 1 ,제 2 투명도전막(502, 504)을 각각 포함하므로 외부로 노출되더라도 산화될 염려가 없다.
이상에서와 같이 횡전계방식 액정표시소자의 TFT 어레이 기판은 총 3번의 노광마스크를 사용하여 완성하므로 저마스크 기술로서 유용하다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 TFT 어레이 기판 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, AZO, ZnO 등의 투명 반도체막을 TFT에 적용함으로써 개구율을 향상시키고 액티브 영역을 확장 가능하게 됨으로써 전류 효율(높은 이동도)을 높일 수 있다.
둘째, AZO, ZnO 등의 투명 반도체막과 투명도전막의 적층막을 회절노광을 일괄패터닝하여 데이터 배선, 반도체층, 화소전극을 동시에 형성함으로써 총 3번의 노광마스크 적용에 의해 TFT 어레이 기판을 제조할 수 있게 된다.
이와같이, 마스크의 사용 횟수를 줄임으로써 공정 단가를 절감하고 공정 시 간을 줄일 수 있으며 공정 오류의 확률을 낮출 수 있다.
그리고, 본 발명에 의한 기술적 사상은 TN 액정표시소자 이외에 IPS 모드 액정표시소자에도 적용할 수 있다.
Claims (23)
- 수직 교차되어 단위 화소를 정의하는 게이트 배선 및 데이터 배선과,상기 두 배선의 교차 지점에 형성되고 투명한 반도체막을 포함하는 박막트랜지스터와,상기 박막 트랜지스터의 드레인 전극으로부터 일체형으로 연장형성되는 화소전극과,상기 박막트랜지스터를 포함한 전면에 형성된 보호막과,상기 게이트배선으로부터 연장형성되는 게이트 패드전극과,상기 데이터 배선으로부터 연장형성되는 데이터 패드전극을 포함하여 구성되며,상기 데이터 배선, 박막트랜지스터의 소스/드레인 전극, 화소전극 및 데이터 패드전극은 투명 반도체막과 투명도전막의 적층막으로 동일층에 구비되는 것을 특징으로 하는 TFT 어레이 기판.
- 제 1 항에 있어서,상기 투명 반도체막은 AZO 또는 ZnO로 형성되는 것을 특징으로 하는 TFT 어레이 기판.
- 제 1 항에 있어서,상기 게이트 배선, 상기 박막트랜지스터의 게이트 전극 및 게이트 패드전극은 금속층 및 투명도전층의 적층막으로 동일층에 구비되는 것을 특징으로 하는 TFT 어레이 기판.
- 제 3 항에 있어서,상기 금속층은 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag) 또는 은 합금으로 형성되는 것을 특징으로 하는 TFT 어레이 기판.
- 제 3 항에 있어서,상기 투명도전층은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO 또는 ZnO로 형성되는 것을 특징으로 하는 TFT 어레이 기판.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 투명도전막은 AZO, ZnO 또는 S-ITO(Super-Indium Tin Oxide)로 형성되는 것을 특징으로 하는 TFT 어레이 기판.
- 제 1 항에 있어서,상기 화소전극은 단위 화소의 전면에 형성되는 것을 특징으로 하는 TFT 어레이 기판.
- 제 1 항에 있어서,상기 화소전극에 평행하여 횡전계를 형성하는 공통전극이 더 구비되는 것을 특징으로 하는 TFT 어레이 기판.
- 제 1 항에 있어서,상기 게이트 패드전극 및 데이터 패드전극은 상부의 게이트 절연막 또는 보호막이 선택적으로 제거되어 외부로 노출되는 것을 특징으로 하는 TFT 어레이 기판.
- 기판 상에 금속층 및 제 1 투명도전층을 적층하고 제 1 마스크에 의한 포토식각기술로 게이트 배선, 게이트 전극 및 게이트 패드전극을 형성하는 단계와,상기 게이트 전극을 포함한 전면에 게이트 절연막을 형성하는 단계와,상기 게이트 절연막을 포함한 전면에 투명반도체층과 제 2 투명도전층을 적층하고 제 2 마스크에 의한 포토식각기술로 반도체층, 데이터 배선, 소스/드레인 전극, 데이터 패드 전극 및 화소전극을 형성하는 단계와,상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계와,상기 게이트 패드전극 및 데이터 패드전극 상부의 게이트 절연막 및 보호막을 제 3 마스크에 의한 포토식각기술로 제거하여 외부로 노출시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 12 항에 있어서,상기 금속층은 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag) 또는 은 합금으로 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 12 항에 있어서,상기 제 1 투명도전층은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO 또는 ZnO로 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 12 항에 있어서,상기 투명 반도체막은 AZO 또는 ZnO로 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 12 항에 있어서,상기 투명도전층은 AZO, ZnO 또는 S-ITO(Super-Indium Tin Oxide)로 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 12 항에 있어서,상기 투명 반도체막은 스퍼터링(sputtering), 화학증기증착(CVD:chemical vapor deposition) 또는 PLD 방법으로 증착하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 12 항에 있어서,상기 제 2 마스크에 의한 포토식각기술에서 상기 투명 반도체막은 HNO3(0.5%) 용액에 의해 습식식각(wet etching)하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 12 항에 있어서,상기 제 2 마스크는 회절노광마스크인 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 19 항에 있어서,상기 게이트 절연막을 포함한 전면에 투명반도체층과 투명도전층을 적층하고 제 2 마스크에 의한 포토식각기술로 반도체층, 데이터 배선, 소스/드레인 전극, 데이터 패드 전극 및 화소전극을 형성하는 단계는,상기 투명도전층 상에 이중단차의 포토레지스트를 형성하는 단계와,상기 포토레지스트를 마스크로 하여 상기 투명반도체층 및 투명도전층을 일괄식각하여 반도체층, 데이터 배선, 소스/드레인 전극, 데이터 패드 전극 및 화소전극을 형성하는 단계와,상기 포토레지스트를 에싱하여 낮은 단차의 포토레지스트를 제거하는 단계와,상기 제 1 포토레지스트를 마스크로 하여 상기 반도체층 상부의 투명도전막을 식각하여 상기 소스/드레인 전극을 분리형성하고 채널층을 정의하는 단계와,상기 포토레지스트를 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 12 항에 있어서,상기 화소전극은 서브-픽셀 내부 전체에 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 12 항에 있어서,상기 화소전극은 서브-픽셀 내부에 복수개 형성되고, 상기 화소전극에 평행하는 공통전극을 더 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 12 항에 있어서,상기 게이트 배선과 평행하는 공통배선과,상기 공통배선으로부터 분기되어 서로 평행하는 복수개의 공통전극을 더 포함하며,상기 공통배선과 공통전극은 상기 게이트 배선과 동시에 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050095981A KR101174776B1 (ko) | 2005-10-12 | 2005-10-12 | Ｔｆｔ 어레이 기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050095981A KR101174776B1 (ko) | 2005-10-12 | 2005-10-12 | Ｔｆｔ 어레이 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070040523A KR20070040523A (ko) | 2007-04-17 |
| KR101174776B1 true KR101174776B1 (ko) | 2012-08-20 |
Family
ID=38176219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050095981A KR101174776B1 (ko) | 2005-10-12 | 2005-10-12 | Ｔｆｔ 어레이 기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101174776B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101458898B1 (ko) | 2008-02-12 | 2014-11-07 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR100944808B1 (ko) * | 2008-05-16 | 2010-02-26 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 그의 제조방법 |
| CN102709184B (zh) * | 2011-05-13 | 2016-08-17 | 京东方科技集团股份有限公司 | 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板 |
| KR101990964B1 (ko) * | 2012-03-07 | 2019-06-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR102703507B1 (ko) * | 2023-08-03 | 2024-09-06 | 재단법인대구경북과학기술원 | 박막태양전지용 광학 기반 로컬 컨텍 하부 기판 및 이의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100490924B1 (ko) | 2001-09-10 | 2005-05-24 | 샤프 가부시키가이샤 | 박막트랜지스터 및 매트릭스표시장치 |
-
2005
- 2005-10-12 KR KR1020050095981A patent/KR101174776B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100490924B1 (ko) | 2001-09-10 | 2005-05-24 | 샤프 가부시키가이샤 | 박막트랜지스터 및 매트릭스표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070040523A (ko) | 2007-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7935579B2 (en) | Thin film transistor array substrate and method for fabricating the same | |
| KR100922802B1 (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR101363555B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101772511B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| US8563980B2 (en) | Array substrate and manufacturing method | |
| US7916230B2 (en) | Thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island | |
| KR101192750B1 (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| US7550327B2 (en) | Method for fabricating thin film transistor substrate | |
| JP4468922B2 (ja) | 液晶表示素子及びその製造方法 | |
| US20070252934A1 (en) | Organic thin film transistor array substrate and fabrication method thereof | |
| KR100556349B1 (ko) | 액정표시소자용 어레이 기판의 제조방법 | |
| KR101174776B1 (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR20080043969A (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR101287215B1 (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR20080048234A (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR101319324B1 (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR101174780B1 (ko) | 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의제조방법 | |
| KR101261966B1 (ko) | 박막트랜지스터 기판과 이의 제조방법 | |
| KR101107685B1 (ko) | 횡전계방식 액정표시소자 및 그 제조방법 | |
| KR20060125137A (ko) | Ｔｆｔ 어레이 기판의 제조방법 | |
| KR101055201B1 (ko) | Ｃｏｔ형 액정표시소자의 제조방법 | |
| KR101048698B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101048706B1 (ko) | Ｔｆｔ 어레이 기판의 제조방법 | |
| KR20070056556A (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR101030532B1 (ko) | Ｔｆｔ 어레이 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 6 |