KR100363076B1 - Trench and locos-type associated isolation method - Google Patents
Trench and locos-type associated isolation method Download PDFInfo
- Publication number
- KR100363076B1 KR100363076B1 KR1019950007595A KR19950007595A KR100363076B1 KR 100363076 B1 KR100363076 B1 KR 100363076B1 KR 1019950007595 A KR1019950007595 A KR 1019950007595A KR 19950007595 A KR19950007595 A KR 19950007595A KR 100363076 B1 KR100363076 B1 KR 100363076B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- trench
- semiconductor substrate
- forming
- inactive region
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title abstract description 31
- 150000004767 nitrides Chemical class 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 26
- 125000006850 spacer group Chemical group 0.000 claims abstract description 22
- 230000001590 oxidative effect Effects 0.000 claims abstract description 7
- 238000005498 polishing Methods 0.000 claims abstract description 6
- 239000000126 substance Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 12
- 241001456035 Stachys crenata Species 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 21
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 210000003323 beak Anatomy 0.000 description 3
- 210000005069 ears Anatomy 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000009271 trench method Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 240000001307 Myosotis scorpioides Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
Description
본 발명은 반도체장치의 소자분리방법에 관한 것으로서, 특히 트랜치(trench))와 로코스(locos)형을 조합하여 선택적으로 필드산화막을 형성하는 것을 특징으로 하는 소자분리방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device isolation method of a semiconductor device, and more particularly, to a device isolation method characterized in that a field oxide film is selectively formed by combining a trench and a locos type.
반도체장치의 소형화는 소자들사이의 간격을 극히 협소하게 만들었다. 따라서 반도체장치를 구성하는 소자들을 전기적인 접촉으로부터 서로 분리시키는 것이 보다 절실하다. 거시적인 경우는 간단히 절연체를 사용하거나 상호 거리를 띄움으로써 해결이 가능하다.Miniaturization of semiconductor devices has made the spacing between devices extremely narrow. Therefore, it is more urgent to separate the elements constituting the semiconductor device from each other from electrical contacts. The macroscopic case can be solved simply by using insulators or by separating them.
그러나 반도체소자들의 경우 제한된 공간으로 인해 절연막을 사용한다고 해도 여러가지 제한요소(공정상의 복잡함, 두께 및 화학반응 등)를 고려해야 하고, 소자들간의 간격 또한 집적도를 고려해야 한다. 통상 반도체장치의 경우 소자들간의 분리를 위해 기판에 비활성영역을 형성한다. 이 영역에서 기판을 식각하여 홈(통상 트랜치(trench))라 한다.)을 형성한 후 여기에 필드산화막을 형성하든가 또는 상기 비활성영역에 로코스방식을 이용하여 필드 산화막을 형성한다. 더 나은 소자분리를 위해서는 상기 산화막을 형성하기 전에 비활성영역에 기판과 동일한 도전성 불순물을 먼저 이온주입하여 반전을 방지하기도 한다. 상기 소자분리를 위한 트랜치 형성방법은 형성 후 비활성영역과 활성영역경계에서 단차가 형성된다. 이것은 게이트 산화막을 형성할 때 트랜치 산화막의 코너에서 막의 특성을 저하시키고 트랜지스터의 게이트전압과 드레인전류 특성곡선상에 험프(hump)를 발생시킨다. 그리고 폭이 2㎛이하인 트랜치에 형성된 산화막에는 보이드(void)가 형성될 수도 있다.또한 p형 활성영역의 측벽에서는 기판의 반전이 일어날 수도 있다. 소자분리를 위한 또 하나의 방법인 상기 로코스 방식에 의한 필드산화막은 트랜치방법에서 가지고있는 여러 문제들을 해결하지만 필드산화막의 양단에 버즈비크가 함께 형성되고 이것은 활성영역경계를 넘어서 형성되기 때문에 활성영역의 면적이 줄어든다. 따라서 상기 버즈비크는 최소 활성영역면적의 피치(pitch)에 제한을 가한다. 또한 로코스형의 경우 필드 산화막의 두께는 노출된 반도체기판의 폭에 비례한다. 즉, 노출된 폭이 작으면 작을 수록 산화막의 두께는 얇아진다. 최근들어 버즈비크영역이 없는 소자분리방법에 관한 검토가 활발히 진행되어 가고 있다. 그 대표적인 것으로는 진보된 선택산화법으로서 SWAMI(side wall masked isolation), SEPOX(selective polysilicon oxidation) 등을 들 수 있다. 또 다른 접근방법으로는 BOX(buried oxide isolation) 및 로코스(LOCOS)와 트랜치(trench))의 조합방법 등이 있다.However, in the case of semiconductor devices, even if the insulating film is used due to the limited space, various limitations (process complexity, thickness, chemical reaction, etc.) must be considered, and the spacing between the devices must also be considered. In general, in the case of a semiconductor device, an inactive region is formed on a substrate for separation between elements. The substrate is etched in this region to form a groove (usually referred to as a trench), and then a field oxide film is formed thereon or a field oxide film is formed in the inactive region using the LOCOS method. For better device isolation, the same conductive impurity as the substrate may be first implanted into the inactive region prior to forming the oxide layer to prevent inversion. In the trench formation method for device isolation, a step is formed in an inactive region and an active region boundary after formation. This degrades the film characteristics at the corners of the trench oxide film when forming the gate oxide film and generates a hump on the gate voltage and drain current characteristic curves of the transistor. A void may be formed in the oxide film formed in the trench having a width of 2 μm or less. In addition, inversion of the substrate may occur on the sidewall of the p-type active region. The field oxide film by the LOCOS method, which is another method for device isolation, solves the problems of the trench method, but because the Buzz beak is formed at both ends of the field oxide film and it is formed beyond the active area boundary, The area of is reduced. Thus, the Buzzbeek places a limit on the pitch of the minimum active area area. In the case of the LOCOS type, the thickness of the field oxide film is proportional to the width of the exposed semiconductor substrate. In other words, the smaller the exposed width, the thinner the oxide film becomes. Recently, studies have been actively conducted on device isolation methods without a buzz bee area. Representative examples thereof include advanced side wall masked isolation (SWAMI), selective polysilicon oxidation (SEPOX), and the like. Other approaches include buried oxide isolation (BOX) and a combination of LOCOS and trenches.
종래의 기술을 이용한 트랜치와 로코스조합형 소자분리방법을 첨부된 도면과 함께 상세하게 설명한다.A trench and a locos combination device isolation method using a conventional technique will be described in detail with the accompanying drawings.
제1A도 내지 제1E도는 종래의 기술을 이용한 트랜치형 소자분리방법을 단계별로 나타낸 도면들이다.1A to 1E are diagrams showing step-by-step method of trench type device isolation using a conventional technique.
제1A도는 산화막 스페이서를 형성하는 단계를 나타낸다. 구체적으로, 반도체기판(1) 상에 패드산화막(3)을 증착하고 그 위에 질화막(5)을 증착한 다음 제1 산화막(7)을 증착하여 패터닝한다. 제1 산화막(7)을 마스크로 이용하여 상기 질화막(5)과 패드산화막(3)을 순차적으로 식각하여 반도체기판(1)의 표면이 드러나게한다. 계속해서 상기 결과물상에 제2 산화막(9)을 증착한다. 이 제2 산화막이 증착된 반도체기판 전면을 이방성식각한다. 이렇게 해서 상기 제2 산화막(9)은 결국 상기 제1 산화막(7), 질화막(5) 및 패드산화막(3)의 양 측벽에 산화막 스페이서(9a)를 형성한다. 본 도면에 도시된 점선은 이방성식각에 의해 제2 산화막(9)의 제거되는 부분을 나타낸다.1A shows a step of forming an oxide spacer. Specifically, the pad oxide film 3 is deposited on the semiconductor substrate 1, the nitride film 5 is deposited thereon, and the first oxide film 7 is deposited and patterned. Using the first oxide film 7 as a mask, the nitride film 5 and the pad oxide film 3 are sequentially etched to expose the surface of the semiconductor substrate 1. Subsequently, a second oxide film 9 is deposited on the resultant product. The entire surface of the semiconductor substrate on which the second oxide film is deposited is anisotropically etched. In this way, the second oxide film 9 eventually forms oxide film spacers 9a on both sidewalls of the first oxide film 7, the nitride film 5, and the pad oxide film 3. Dotted lines shown in this figure indicate portions of the second oxide film 9 that are removed by anisotropic etching.
제1B도는 트랜치(trench)를 형성하는 단계를 나타낸다. 구체적으로, 상기 산화막 스페이서(9a)를 마스크로 사용해서 제1A도의 결과물전면을 일정시간 동안 건식 식각한다. 식각결과 상기 반도체기판(1)의 표면에서부터 아래로 일정깊이의 트랜치(10)가 형성된다.1B illustrates the step of forming a trench. Specifically, the entire surface of the resultant product of FIG. 1A is dry etched for a predetermined time using the oxide spacer 9a as a mask. As a result of etching, a trench 10 having a predetermined depth is formed from the surface of the semiconductor substrate 1 downward.
제1C도는 상기 제1B도의 결과물상에서 상기 트랜치(10)를 매립하면서 제3 산화막(13)을 증착하는 단계를 나타낸다.FIG. 1C illustrates depositing the third oxide film 13 while filling the trench 10 on the resultant of FIG. 1B.
제1D도는 제1C도의 결과물전면을 이방성식각한 결과물을 나타낸다. 이때, 식각의 종말점은 상기 질화막(5)의 계면으로 잡는다. 따라서 상기 제1C도의 제2 산화막(7)도 같이 식각된다.FIG. 1D shows the result of anisotropic etching of the entire surface of the resultant of FIG. 1C. At this time, the end point of the etching is taken as the interface of the nitride film (5). Therefore, the second oxide film 7 of FIG. 1C is also etched.
제1E도는 제1D도에서 상기 질화막(5)과 패드산화막(3)을 습식식각으로 제거하여 트랜치형 필드산화막(15)을 완성하는 단계를 나타낸다.FIG. 1E illustrates a step of completing the trench type field oxide layer 15 by wet etching the nitride layer 5 and the pad oxide layer 3 in FIG. 1D.
제2A도 내지 제2C도는 종래의 기술을 이용한 로코스형 소자분리방법을 단계별로 나타낸 도면들이다.2A through 2C are diagrams showing step-by-step methods of separating a LOCOS device using a conventional technique.
제2A도는 비활성영역을 형성하는 단계를 나타낸다. 구체적으로, 반도체기판(2) 상에 패드산화막(4)을 종착한다. 이 산화막은 하기 질화막과 상기 반도체기판(2)과의 사이에서 스트레스를 완화시키는 역할을 한다. 다음으로 상기패드산화막(4) 상에 질화막(6)을 증착하고 그 위에 포토레지스트를 도포한다. 이 포토레지스트를 패터닝하여 활성영역이 될 부분에 포토마스크(PRI)를 형성하고 나머지 부분 즉 비활성영역이 될 부분에는 포토레지스트를 제거한다. 상기 포토마스크(PRI)를 이용해서 상기 질화막(6)과 패드산화막(4)을 순차적으로 식각하여 기판상에 창(8)을 형성한다. 그리고 상기 포토마스크(PRI)를 제거한다.2A shows a step of forming an inactive region. Specifically, the pad oxide film 4 is terminated on the semiconductor substrate 2. This oxide film serves to relieve stress between the following nitride film and the semiconductor substrate 2. Next, a nitride film 6 is deposited on the pad oxide film 4 and a photoresist is applied thereon. The photoresist is patterned to form a photomask (PRI) in a portion to be an active region and to remove the photoresist in a portion to be an inactive region. The nitride film 6 and the pad oxide film 4 are sequentially etched using the photomask PRI to form a window 8 on the substrate. And remove the photomask (PRI).
제2B도는 필드산화막을 형성하는 단계를 나타낸다. 구체적으로, 상기 결과물을 산화시키면 제2A도의 창(8)에 노출된 반도체기판이 표면에서부터 산화되기 시작한다. 산화시간이 경과함에 따라 노출된 기판의 중앙부분을 중심으로해서 점차 부풀어 오르고 그 양측으로도 산화가 진행되어 전체적으로 타원형 필드산화막(10)이 형성된다. 또한 상기 패드산화막(4)은 산화의 영향을 받아서 필드산화막(10)의 양단에서 버즈비크(10, 10a)를 형성한다. 상기 버즈비크로 인해 질화막(6)의 양쪽 가장자리는 리프팅된다. 결과적으로 이것은 활성영역의 면적을 좁게한다.2B shows a step of forming a field oxide film. Specifically, when the resultant product is oxidized, the semiconductor substrate exposed to the window 8 of FIG. 2A starts to oxidize from the surface. As the oxidation time elapses, the center portion of the exposed substrate gradually swells, and oxidation progresses on both sides thereof to form an oval field oxide film 10 as a whole. In addition, the pad oxide film 4 is affected by oxidation to form the burj beak (10, 10a) at both ends of the field oxide film (10). Both edges of the nitride film 6 are lifted due to the buzz bee. As a result, this narrows the area of the active area.
제2C도는 제2B도에서 질화막(6)과 패드산화막(4)을 식각하여 로코스형 필드산화막(10)을 완성하는 단계를 나타낸다. 결과물로 형성된 필드산화막(10)은 트랜치형과는 달리 완만한 단차를 이루고 따라서 단차로 인한 게이트 산화막의 특성에는 영향을 주지 않는다.FIG. 2C illustrates a step of etching the nitride film 6 and the pad oxide film 4 in FIG. 2B to complete the LOCOS type field oxide film 10. Unlike the trench type, the field oxide film 10 formed as a result has a gentle step, and thus does not affect the characteristics of the gate oxide film due to the step.
종래의 기술을 이용한 소자분리방법은 트랜치방식의 경우 형성되는 트랜치가 좁으냐, 넓으냐에 따라서 이 트랜치에 산화막을 형성한 다음, 화학기계적 폴리싱(Chemical Mechanical Polishing 이하 CMP라 한다.)을 실시할 때, 상기 산화막의 두께가 달라지는 디싱효과(dishing effect)가 발생한다. 그리고 트랜치방식의경우 기울기가 큰 단차가 형성되므로 게이트 산화막을 증착할 때, 위치에 따라 균일성을 잃어버리고 필드산화막의 코너에서 게이트 산화막의 특성을 저하시킨다. 또한 트랜지스터의 특성곡선상에 험프(hump)을 발생시킨다. 로코스형 소자분리방법은 트랜치형에 비해 커버리지스텝이 양호한 것을 비롯해서 기타 다른 많은 잇점이 있다.In the device isolation method using a conventional technique, an oxide film is formed in the trench depending on whether the trench is narrow or wide, and then chemical mechanical polishing (CMP) is performed. A dishing effect occurs in which the thickness of the oxide film is changed. In the trench method, since the step is formed with a large slope, uniformity is lost depending on the position when the gate oxide film is deposited, and the characteristics of the gate oxide film are deteriorated at the corners of the field oxide film. In addition, a hump is generated on the characteristic curve of the transistor. The LOCOS type isolation method has many other advantages, including better coverage steps than trench types.
그러나 비활성영역에 형성되는 필드산화막의 양단에 활성영역과 비활성영역의 경계를 넘어서 버즈비크가 대칭적으로 형성되고 이 때문에 활성영역의 면적이 감소된다. 그리고 형성되는 필드산화막의 두께는 노출된 기판의 폭에 비례한다. 따라서 폭이 넓은 부분에는 필드산화막이 두껍게 형성되고 폭이 좁은 부분에는 필드산화막이 얇게 형성된다.However, at the both ends of the field oxide film formed in the inactive region, the burj beak is symmetrically formed across the boundary between the active region and the inactive region, and thus the area of the active region is reduced. The thickness of the field oxide film formed is proportional to the width of the exposed substrate. Therefore, the field oxide film is formed thick in the wide part, and the field oxide film is formed thin in the narrow part.
본 발명의 목적은 상술한 종래의 문제점들을 해결하기 위해 트랜치형과 로코스형을 조합하여 필드산화막을 형성함으로써 소자를 분리하는 트랜치와 로코스조합형 소자분리방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a trench and a locos combination device isolation method for separating devices by forming a field oxide film by combining a trench type and a locos type in order to solve the above-mentioned problems.
상기 목적달성을 위한 본 발명의 제1 실시예는The first embodiment of the present invention for achieving the above object
반도체기판에 패드산화막을 형성하는 단계, 상기 패드산화막상에 질화막을 형성하는 단계, 상기 질화막을 식각하여 활성영역과 비활성영역을 형성하는 단계, 상기 활성영역을 한정하는 상기 질화막의 양 측벽에 다결정실리콘 스페이서를 형성하는 단계, 상기 반도체기판을 산화시켜 상기 비활성영역에 "쥐의 귀"모양의 산화막을 형성하는 단계, 상기 "쥐의 귀"모양의 산화막을 식각하여 비활성영역의 양 가장자리에 상기 귀에 해당하는 부분에 의하여 로코스형 산화막을 형성하는 단계, 상기 로코스형 산화막을 마스크로하여 그 사이의 반도체기판에 트랜치를 형성하는 단계, 상기 트랜치를 매립하면서 상기 기판상에 산화막을 증착하는 단계, 상기 산화막을 상기 질화막의 계면까지 화학기계적 폴리싱(CMP)를 이용하여 식각하는 단계 및 상기 질화막과 패드산화막을 순차적으로 습식식각하는 단계를 포함하는 트랜치와 로코스조합형 소자분리 방법을 제공한다.Forming a pad oxide film on a semiconductor substrate, forming a nitride film on the pad oxide film, etching the nitride film to form an active region and an inactive region, and polycrystalline silicon on both sidewalls of the nitride film defining the active region Forming a spacer, oxidizing the semiconductor substrate to form an “rat's ear” shaped oxide film in the inactive region, and etching the “rat's ear” shaped oxide film to correspond to the ears at both edges of the inactive region. Forming a LOCOS oxide film by using a portion, forming a trench in a semiconductor substrate between the LOCOS oxide film as a mask, depositing an oxide film on the substrate while filling the trench, and depositing the oxide film Etching through chemical mechanical polishing (CMP) to the interface of the nitride film; and Provides a trench with LOCOS device isolation combination comprises the step of wet-etching the oxide film DE by one.
상기 목적달성을 위한 본 발명의 제2 실시예는The second embodiment of the present invention for achieving the above object
반도체기판상에 패드산화막 및 질화막을 증착하고 상기 질화막을 패터닝해서 활성영역과 좁고 넓은 비활성영역을 한정하고, 상기 활성영역과 비활성영역을 구분하는 상기 질화막의 측벽에 다결정실리콘 스페이서를 형성하는 단계, 상기 반도체기판을 산화시켜 상기 좁고 넓은 비활성영역상에 "쥐의 귀"모양의 산화막을 형성하는 단계, 상기 좁은 비활성영역의 "쥐의 귀"모양의 산화막을 식각하여 "귀"에 해당하는 부분에 로코스형 산화막을 형성하고 이것을 마스크로 하여 그 사이의 반도체기판에 트랜치를 형성하는 단계, 상기 반도체기판 전면에 산화막을 증착하는 단계, 상기 산화막을 상기 질화막의 계면까지 식각하는 단계 및 상기 질화막과 패드산화막을 순차적으로 습식식각하는 단계를 포함하는 트랜치와 로코스조합형 소자분리방법을 제공한다.Depositing a pad oxide film and a nitride film on a semiconductor substrate and patterning the nitride film to define an active region and a narrow and wide inactive region, and forming a polysilicon spacer on a sidewall of the nitride film that separates the active region from the inactive region, wherein Oxidizing the semiconductor substrate to form an “rat's ear” shaped oxide film on the narrow and wide inactive region, and etching the “rat's ear” shaped oxide film on the narrow inactive region to loco at a portion corresponding to the “ear” Forming a trench oxide film and forming a trench in the semiconductor substrate therebetween; depositing an oxide film over the entire surface of the semiconductor substrate; etching the oxide film to an interface between the nitride film; and forming the nitride film and the pad oxide film. Providing a trench and a locos combination device isolation method comprising the step of sequentially wet etching. .
상기 목적달성을 위한 본 발명의 제3 실시예는The third embodiment of the present invention for achieving the above object
반도체기판상에서 좁고 넓은 비활성영역에 "쥐의 귀"모양으로 산화막을 형성하는 단계, 상기 좁은 비활성영역의 양 가장자리에 로코스형 산화막을 형성하고 이것을 마스크로 하여 그 사이의 반도체기판에 트랜치를 형성하는 단계, 상기 좁은비활성영역의 트랜치상에 산화막을 얇게 증착하는 단계, 상기 반도체기판 전면에 트랜치를 매립하면서 다결정실리콘을 형성하는 단계, 상기 반도체기판 전면을 건식식각하여 상기 좁은 비활성영역의 트랜치 및 질화막측벽에 다결정실리콘층과 스페이서를 각각 형성하고 동시에 상기 넓은 비활성영역의 "쥐의 귀"모양산화막의 귀부분에 다결정실리콘 스페이서를 형성하는 단계, 상기 반도체기판 전면을 산화시켜 평탄화시키는 단계 및 상기 질화막과 패드산화막을 순차적으로 습식식각하는 단계를 포함하는 트랜치와 로코스조합형 소자분리방법을 제공한다.Forming an oxide film in the shape of a "mouse's ear" in a narrow and wide inactive region on the semiconductor substrate, forming a rocose oxide film at both edges of the narrow inactive region and forming a trench in the semiconductor substrate therebetween as a mask Depositing a thin oxide film on the trench in the narrow inactive region, forming a polysilicon while filling the trench in the entire surface of the semiconductor substrate, and dry etching the entire surface of the semiconductor substrate in the trench and nitride sidewalls of the narrow inactive region Forming a polysilicon layer and a spacer, respectively, and simultaneously forming a polysilicon spacer in an ear portion of the “rat's ear” -shaped oxide film of the large inactive region, oxidizing and planarizing the entire surface of the semiconductor substrate, and forming the nitride film and the pad oxide film. Wet comprising the steps of sequentially wet etching Provide value and LOCOS element separation methods combined.
상기 패드산화막은 제1, 제2 및 제3 실시예에서 100-300Å두께로 형성하고 상기 질화막은 1,500-2,500Å그 두께로 형성하는 것이 바람직하다. 상기 "쥐의 귀"모양의 산화막은 화학기계적 폴리싱(CMP)으로 식각하는 것이 바람직하다.The pad oxide film is preferably formed to have a thickness of 100-300 mm3 in the first, second and third embodiments, and the nitride film is formed to a thickness of 1,500-2,500 mm3. The “rat ear” shaped oxide film is preferably etched by chemical mechanical polishing (CMP).
상기 제1 실시예는 상기 제2, 제3 실시예에 공통으로 적용된다. 상기 제1 실시예는 좁은 비활성영역에 트랜치와 로코스형을 조합해서 소자분리 산화막을 형성하는 것을 설명한다.The first embodiment is commonly applied to the second and third embodiments. The first embodiment describes the formation of a device isolation oxide film by combining a trench and a locos type in a narrow inactive region.
상기 제2 실시예는 좁고 넓은 비활성영역을 형성하고 상기 제1 실시예와 같이 트랜치와 로코스형을 조합해서 소자분리 산화막을 형성하지만, 넓은 비활성영역에서는 로코스형 단독으로 소자분리 산화막을 형성하는 것이 제1 실시예와 큰 차이점이다.The second embodiment forms a narrow and wide inactive region and forms a device isolation oxide film by combining a trench and a locos type, as in the first embodiment. This is a big difference from the first embodiment.
상기 제3 실시예는 상기 제2 실시예와 같은 부위에 같은 모양으로 산화막을 형성한다.The third embodiment forms an oxide film in the same shape on the same site as the second embodiment.
그러나 형성과정에 있어서 좁은 비활성영역에 트랜치를 형성한 다음 트랜치표면에 얇게 산화막을 형성한 후 그 위에 산화막을 바로 형성하는 것이 아니라 다결정실리콘으로 매립한 다음, 이 다결정실리콘을 산화공정에 의해서 산화시키는 것이 상기 제2 실시예와 큰 차이점이다. 또한 상기 제1 실시예와는 소자분리 산화막이 형성되는 위치와 함께 최종 산화막을 형성하는 공정이 큰 차이점이다. 그리고 상기 제3 실시예가 상기 제1 및 제2 실시예와 전혀 다른점은 소자분리 산화막이 완료된 후 트랜치영역의 하부산화막내부에 다결정실리콘이 소량 존재한다는 점이다.In the formation process, however, a trench is formed in a narrow inactive region, and then a thin oxide film is formed on the trench surface, and then the oxide film is buried with polycrystalline silicon rather than directly formed on the trench surface, and then the polycrystalline silicon is oxidized by an oxidation process. This is a significant difference from the second embodiment. In addition, the process of forming the final oxide film along with the position where the device isolation oxide film is formed is different from the first embodiment. The third embodiment differs from the first and second embodiments in that a small amount of polysilicon is present in the lower oxide layer of the trench region after the isolation oxide layer is completed.
본 발명은 반도체장치에 있어서 소자분리를 위해 트랜치형과 로코스형을 조합해서 소자분리 산화막을 형성한다. 따라서 트랜치형 단독으로 형성했을 때 처럼 넓은 부분과 좁은 부분에 산화막 화학증착 이후의 단차로 인한 CMP시의 디싱(dishing)을 줄일 수 있다. 또한 활성부분과 비활성부분의 경계가 로코스형으로서 완만한 모양을 형성하므로 게이트 산화막의 특성저하가 발생하지 않는다.The present invention forms a device isolation oxide film by combining a trench type and a locos type for device isolation in a semiconductor device. Therefore, dishing at the time of CMP due to the step after the oxide film chemical vapor deposition in the wide part and the narrow part as in the case of forming the trench type alone can be reduced. In addition, since the boundary between the active part and the inactive part has a locos type and forms a gentle shape, the characteristics of the gate oxide film are not deteriorated.
이하, 본 발명의 실시예를 첨부된 도면과 함께 상세하게 설명한다.Hereinafter, embodiments of the present invention will be described in detail with the accompanying drawings.
제3A도 내지 제3E도는 본 발명의 제1 실시예에 의한 트랜치와 로코스조합형 소자분리방법을 단계별로 나타낸 도면들이다.3A to 3E are diagrams illustrating step-by-step method of trench and LOCOS combined device isolation according to a first embodiment of the present invention.
제3A도는 다결정실리콘을 이용한 스페이서를 형성하는 단계이다. 구체적으로, 반도체기판(20) 상에 패드산화막(22)을 증착한다. 그 위에 질화막(24)을 증착한 다음, 패터닝하여 비활성영역과 활성영역을 한정한다. 계속해서 상기 결과물전면에 다결정실리콘(점선으로 도시된 부분)을 증착한 다음 전면을 이방성식각한다. 식각결과 상기 활성영역과 비활성영역을 구분하는 경계에서 상기 질화막의 측벽에 다결정실리콘 스페이서(26)가 형성된다. 상기 패드산화막(22)은 100-300Å두께로형성한다. 그리고 상기 질화막(24)은 1,500-2,500A두께로 형성한다.3A is a step of forming a spacer using polycrystalline silicon. Specifically, the pad oxide film 22 is deposited on the semiconductor substrate 20. A nitride film 24 is deposited thereon and then patterned to define the inactive and active regions. Subsequently, polysilicon (parts shown by dashed lines) is deposited on the resultant surface, and then the front surface is anisotropically etched. As a result of etching, a polysilicon spacer 26 is formed on the sidewall of the nitride layer at a boundary that separates the active region and the inactive region. The pad oxide film 22 is formed to a thickness of 100-300 GPa. The nitride film 24 is formed to a thickness of 1,500-2,500 A.
제3B도는 필드산화막을 형성하는 단계를 나타낸다. 구체적으로, 상기 제3A도의 결과물을 산화시킨다. 이 결과 비활성영역에는 패드산화막과 함께 제3A도의 다결정실리콘 스페이서(26)가 산화되어 두터운 "쥐의 귀"모양의 산화막(28)이 형성된다.3B shows a step of forming a field oxide film. Specifically, the resultant of FIG. 3A is oxidized. As a result, the polysilicon spacer 26 of FIG. 3A is oxidized together with the pad oxide film to form a thick “rat ear” oxide film 28 in the inactive region.
제3C도는 비활성영역에 트랜치를 형성하는 단계를 나타낸다. 구체적으로, 질화막(24)을 마스크로 해서 제3B도의 결과물전면을 이방식각하면 "쥐의 귀"모양의 산화막(28)에서 귀에 해당하는 부분은 비활성영역의 양 가장자리에 로코스형 산화막을 형성한다. 이 산화학(28a)을 마스크로 사용해서 그 사이의 반도체기판에 트랜치(29)를 형성한다.3C shows the step of forming a trench in the inactive region. Specifically, when the front surface of the resultant product of FIG. 3B is formed using the nitride film 24 as a mask, portions of the ears corresponding to the ears in the "rat's ear" shape form locus oxide films on both edges of the inactive region. The trench 29 is formed in the semiconductor substrate therebetween using the oxidology 28a as a mask.
제3D도는 제3C도의 결과물 전면에 화학기상증착(CVD)을 이용하여 산화막을 증착한 다음 평탄화를 실시하는 단계를 나타낸다. 이때, 제3C도의 쥐의 귀에 해당하는 산화막(28a)과 상기 CVD산화막은 구분이 되지 않는다.FIG. 3D illustrates a step of depositing an oxide film using chemical vapor deposition (CVD) on the entire surface of the resultant of FIG. 3C and then performing planarization. At this time, the oxide film 28a corresponding to the mouse ear of FIG. 3C and the CVD oxide film are not distinguished.
제3E도는 트랜치와 로코스조합형 필드산화막이 완성되는 단계를 나타낸다. 구체적으로, 제3D도의 결과물전면을 상기 질화막(24)의 계면이 완전히 드러날 때 까지 CMP를 이용하여 에치-백(etch-back)한다. 다음으로 상기 질화막(24)과 패드산화막(22)을 습식식각으로써 순차적으로 제거한다. 이렇게하여 결국 비활성영역 양 가장자리에는 로코스형 산화막을 갖고 그 사이에서는 트랜치형 산화막을 갖는 필드산화막(30)이 형성된다.3E shows a step in which a trench and a locos combination field oxide film are completed. Specifically, the entire surface of the resultant of FIG. 3D is etched back using CMP until the interface of the nitride layer 24 is completely exposed. Next, the nitride film 24 and the pad oxide film 22 are sequentially removed by wet etching. In this way, a field oxide film 30 having a locotype oxide film on both edges of the inactive region and a trench oxide film is formed therebetween.
상기와 같이 제1 실시예는 쥐의 귀모양의 필드산화막의 식각후 남는귀부분(28a)의 산화막을 마스크로 이용하여 트랜치를 형성하기 때문에 별도의 사진식각공정이 필요치 않게 된다. 또한 상기 비활성영역 양 가장자리의 귀부분(28a)은 완성된 필드산화막(30)의 양단에서 로코스구조로 형성되므로 종래의 트랜치구조의 단차때문에 발생하는 게이트 산화막의 특성저하 및 트랜지스터의 게이트전압과 드레인전류 특성곡선상에서의 험프(hump)를 동시에 해결할 수 있다.As described above, in the first embodiment, since the trench is formed using the oxide film of the ear portion 28a remaining after etching the mouse-shaped field oxide film, a separate photo etching process is not required. In addition, since the ear portions 28a at both edges of the non-active region are formed at both ends of the completed field oxide film 30, a locos structure is formed, thereby deteriorating the characteristics of the gate oxide film and the gate voltage and drain of the transistor due to the step difference in the conventional trench structure. The hump on the current characteristic curve can be solved simultaneously.
제4A도 내지 제4E도는 본 발명의 제2 실시예에 의한 트랜치와 로코스조합형 소자분리방법을 단계별로 나타낸 도면들이다.4A to 4E are diagrams illustrating step-by-step methods of trench and LOCOS combined device isolation according to a second embodiment of the present invention.
제4A도는 좁고, 넓은 비활성영역에 다결정실리콘 스페이서를 형성하는 단계를 나타낸다. 구체적으로 패드산화막(42) 상에 질화막(44)를 패터닝하여 활성영역과 비활성영역을 한정한 다음 상기 질화막측벽에 다결정실리콘 스페이서를 형성하는 단계는 제1 실시예와 동일하다. 단지, 본실시예와의 차이점은 본 실시예에서는 넓은 비활성영역을 포함한다는 것이다.4A illustrates the step of forming a polysilicon spacer in a narrow, wide inactive region. Specifically, the step of patterning the nitride film 44 on the pad oxide film 42 to define an active region and an inactive region, and then to form a polysilicon spacer on the nitride film side wall is the same as in the first embodiment. However, the difference from the present embodiment is that the present embodiment includes a wide inactive area.
제4B도는 필드 산화막을 형성하는 단계를 나타낸다. 구체적으로, 상기 제4A도의 결과물을 산화시킨다. 이렇게하면 제4A도의 비활성영역의 다결정실리콘 스페이서(46)와 패드산화막(42)이 함께 산화되어 비활성영역에는 두터운 필드산화막(42a, 42b)이 형성된다. 이어서 상기 넓은 비활성영역에만 포토레지스트(PR2)를 도포한다.4B shows a step of forming a field oxide film. Specifically, the resultant of FIG. 4A is oxidized. In this way, the polysilicon spacer 46 and the pad oxide film 42 in the inactive region of FIG. 4A are oxidized together to form thick field oxide films 42a and 42b in the inactive region. Subsequently, photoresist PR2 is applied only to the wide inactive region.
제4C도는 좁은 비활성영역에 트랜치를 형성하는 단계를 나타낸다. 구체적으로, 상기 제4B도의 결과물전면을 이방성 식각한다. 넓은 부위는 포토레지스트(PR2)로 인해 식각으로 부터 보호되고 좁은 비활성영역만 식각된다. 상기 식각결과 좁은비활성영역양단의 활성영역과의 경계부분에는 로코스형의 산화막(48)이 형성된다. 이 산화막(48)을 마스크로 해서 그 사이의 반도체기판(40)에 트랜치(49)를 형성한다. 이어서 다음공정을 위해 포트레지스트(PR2)를 제거한다.4C shows the step of forming a trench in a narrow inactive region. Specifically, anisotropic etching the front surface of the resulting product of FIG. 4B. The large area is protected from etching by the photoresist PR2 and only the narrow inactive area is etched. As a result of the etching, a LOCOS type oxide film 48 is formed at the boundary between the narrow inactive region and the active region. Using the oxide film 48 as a mask, a trench 49 is formed in the semiconductor substrate 40 therebetween. The pot resist PR2 is then removed for the next step.
제4D도는 상기 결과물을 포함하는 반도체기판 전면에 CVD 산화막(50)을 형성하는 단계를 나타낸다. 본 도면의 점선은 상기 산화막(50)을 에치-백할 때 식각되는 위치를 나타낸다.4D illustrates a step of forming a CVD oxide film 50 on the entire surface of the semiconductor substrate including the resultant product. The dotted line in this figure indicates the position to be etched when the oxide film 50 is etched back.
제4E도는 필드산화막을 완성하는 단계를 나타낸다. 구체적으로, 제4D도의 결과물전면을 상기 질화막(44)의 계면이 드러날 때 까지 에치-백(etch-back)하는데 그 방법은 CMP을 이용한다. 계속해서 제4D도의 질화막(44) 및 패드산화막(42)은 습식식각을 이용해서 순차적으로 제거한다. 이때 필드산화막(50)도 식각의 영향을 받아 약간 식각되어 그 두께가 다소 낮아지고 영역경계에서는 수직한 프로화일(profile)보다는 소정의 사면을 갖는 모양으로 형성된다. 이렇게하여 좁은 필드영역에서는 활성과 비활성영역(50a)의 경계에서는 로코스형의 완만한 단차를 갖는 트랜치형 필드산화막이 형성되고 넓은 필드영역에서는 로코스형 필드산화막(50b)이 형성된다. 따라서 필드영역의 좁고 넓음에 따라 트랜치형과 로코스형을 선택적으로 형성하는 조합형태의 필드영역을 형성할 수 있다.4E shows the step of completing the field oxide film. Specifically, CMP is used to etch back the resultant surface of FIG. 4D until the interface of the nitride film 44 is revealed. Subsequently, the nitride film 44 and the pad oxide film 42 in FIG. 4D are sequentially removed by wet etching. At this time, the field oxide film 50 is also slightly etched under the influence of etching, and the thickness thereof is slightly lowered, and is formed in a shape having a predetermined slope rather than a vertical profile in the area boundary. In this way, in the narrow field region, a trench-type field oxide film having a locus type gradual step is formed at the boundary between the active and inactive regions 50a, and a locos-type field oxide film 50b is formed in the wide field region. Therefore, as the field area is narrower and wider, a field area of a combination type for selectively forming a trench type and a locos type can be formed.
제5A도 내지 제5E도는 본 발명의 제3 실시예에 의한 트랜치와 로코스조합형 소자분리방법을 단계별로 나타낸 도면들이다.5A to 5E are diagrams illustrating step-by-step methods of trench and LOCOS combined device isolation according to a third embodiment of the present invention.
제5A도는 좁은 비활성영역에 트랜치(55)를 형성하는 단계를 나타내는 것으로 제2 실시예와 동일하다.5A shows the step of forming the trench 55 in the narrow inactive region, which is the same as the second embodiment.
제5B도는 반도체기판 전면에 다결정실리콘을 증착하는 단계를 나타낸다. 구체적으로, 제5A도의 트랜치(55) 상에 얇은 산화막(57)을 증착한다. 그 다음, 반도체기판 전면에 다결정실리콘(58)을 증착한다.5B illustrates depositing polysilicon on the entire surface of the semiconductor substrate. Specifically, a thin oxide film 57 is deposited on the trench 55 in FIG. 5A. Then, polysilicon 58 is deposited on the entire surface of the semiconductor substrate.
제5C도는 제5B도의 결과물전면을 이방성식각한 결과를 나타낸 것으로서, 좁은 비활성영역의 트랜치와 질화막측벽에는 다결정실리콘층(58a)이 형성된다. 넓은 비활성영역에서는 "쥐의 귀"모양의 산화막의 측벽에 다결정실리콘 스페이서(58b)가 형성된다.5C shows anisotropic etching of the entire surface of the product of FIG. 5B. A polysilicon layer 58a is formed in the trench and the nitride film side wall of the narrow inactive region. In the large inactive region, polysilicon spacers 58b are formed on the sidewalls of the "rat's ear" oxide film.
제5D도는 좁고 넓은 비활성영역에 필드산화막을 형성하는 단계를 나타낸다. 구체적으로 상기 결과물을 산화시키면 좁고 넓은 비활성영역에 필드산화막(60, 54b)이 형성된다. 이때, 제5C도의 좁은 비활성영역의 다결정실리콘(58a, 58b)이 산화되어 질화막측벽에 있는 다결정실리콘 스페이서는 완전히 산화되지만 트랜치를 채운 다결정실리콘(58a)은 완전히 산화되지 않고 트랜치하부와 산화막안에 약간 남아있게 된다(62). 그리고 제5C도의 넓은 비활성영역의 다결정실리콘 스페이서(58b)는 전부 산화되어 그 표면은 완만한 경사의 단차를 형성한다.5D shows a step of forming a field oxide film in a narrow and wide inactive region. Specifically, when the resultant product is oxidized, field oxide films 60 and 54b are formed in a narrow and wide inactive region. At this time, the polysilicon spacers 58a and 58b in the narrow inactive region of FIG. 5C are oxidized so that the polysilicon spacers on the nitride film sidewalls are completely oxidized, but the polysilicon 58a filling the trench is not completely oxidized but remains slightly in the trench lower portion and the oxide film. (62). Then, the polysilicon spacers 58b in the wide inactive region of FIG. 5C are all oxidized, and their surfaces form a step with a gentle slope.
제5E도는 필드산화막을 완성하는 단계를 나타낸다. 구체적으로, 제5D도에서 질화막(56)과 패드산화막(54)을 순차적으로 습식식각하여 제거한다. 이렇게하여 좁은 필드영역에는 로코스형의 완만한 단차를 갖는 트랜치형 필드산화막(60)이 형성되고 넓은 필드영역에서는 로코스형 필드산화막(54b)이 형성된다. 따라서 필드영역의 좁고 넓음에 따라 트랜치형과 로코스형을 선택적으로 형성하는 조합형태의 필드영역을 형성할 수 있다.5E shows the step of completing the field oxide film. Specifically, in FIG. 5D, the nitride film 56 and the pad oxide film 54 are sequentially wet-etched and removed. In this way, a trench type field oxide film 60 having a loose step of LOCOS type is formed in a narrow field region, and a LOCOS type field oxide film 54b is formed in a wide field region. Therefore, as the field area is narrower and wider, a field area of a combination type for selectively forming a trench type and a locos type can be formed.
이상, 본 발명은 상기 제1 실시예와 같이 "쥐의 귀"모양의 필드산화막이 식각된 후 남는 귀부분(28a)의 로코스형 산화막을 마스크로 이용하여 트랜치를 형성하기 때문에 별도의 사진식각공정이 필요치 않게된다. 또한 상기 비활성영역의 양 가장자리의 귀부분(28a)은 완성된 필드산화막(30)의 양단에서 로코스구조를 형성함으로 종래의 트랜치구조의 단차때문에 발생하는 게이트 산화막의 특성저하 및 트랜지스터의 전류-전압곡선상의 험프(hump)를 동시에 해결할 수 있다. 또한 상기 제2및 제3실시예와 같이 좁은 영역과 넓은 영역에 따라 필드산화막의 형태를 가장자리에 로코스형의 완만한 단차를 갖는 트랜치형 필드산화막과 로코스형 필드산화막을 조합하여 선택적으로 형성함으로써 통상 트랜치 형성 후 절연막을 채워넣을 때 발생하는 단차에 의한 후속 공정에의 영향을 없앨 수 있고 따라서 CMP를 실시할 때 디싱(dishing)효과를 감소시키는 잇점을 갖는 소자분리방법을 제공한다.As described above, according to the first embodiment, since the trench is formed using the locos type oxide film of the ear portion 28a remaining after the "ear of the mouse" shape is etched as a mask, a separate photolithography process is performed. This is not necessary. In addition, the ear portions 28a at both edges of the non-active region form a LOCOS structure at both ends of the completed field oxide film 30, thereby deteriorating the characteristics of the gate oxide film and the current-voltage of the transistor caused by the step of the conventional trench structure. We can solve the hump on the curve at the same time. Also, as in the second and third embodiments, the form of the field oxide film is selectively formed by combining the trench type oxide film and the locos type field oxide film having a locus-type gradual step at the edge in a narrow area and a wide area. The present invention provides a device isolation method having the advantage of eliminating the effect of subsequent steps due to the step difference generated when the insulating film is filled after trench formation and thus reducing the dishing effect when performing CMP.
본 발명은 상기 실시예에 한정되지 않으며 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진자에 의하여 실시 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical idea of the present invention.
제1A도 내지 제1E도는 종래의 기술을 이용한 트랜치형 소자분리방법을 단계별로 나타낸 도면들이다.1A to 1E are diagrams showing step-by-step method of trench type device isolation using a conventional technique.
제2A도 내지 제2C도는 종래의 기술을 이용한 로코스형 소자분리방법을 단계별로 나타낸 도면들이다.2A through 2C are diagrams showing step-by-step methods of separating a LOCOS device using a conventional technique.
제3A도 내지 제3E도는 본 발명의 제1 실시예에 의한 트랜치와 로코스조합형 소자분리방법을 단계별로 나타낸 도면들이다.3A to 3E are diagrams illustrating step-by-step method of trench and LOCOS combined device isolation according to a first embodiment of the present invention.
제4A도 내지 제4E도는 본 발명의 제2 실시예에 의한 트랜치와 로코스조합형 소자분리방법을 단계별로 나타낸 도면들이다.4A to 4E are diagrams illustrating step-by-step methods of trench and LOCOS combined device isolation according to a second embodiment of the present invention.
제5A도 내지 제5E도는 본 발명의 제3 실시예에 의한 트랜치와 로코스조합형 소자분리 방법을 단계별로 나타낸 도면들이다.5A to 5E are diagrams illustrating step-by-step methods of trench and LOCOS combined device isolation according to a third embodiment of the present invention.
*도면의 주요부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *
28, 42a, 54b:"쥐의 귀" 모양의 산화막.28, 42a, 54b: "Rat ears" shaped oxide film.
22, 42, 54:패드 산화막. 24, 44, 56:질화막.22, 42, 54: pad oxide film. 24, 44, 56: nitride film.
30, 50a, 60;트랜치형 필드산화막.30, 50a, 60; trench type field oxide film.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950007595A KR100363076B1 (en) | 1995-03-31 | 1995-03-31 | Trench and locos-type associated isolation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950007595A KR100363076B1 (en) | 1995-03-31 | 1995-03-31 | Trench and locos-type associated isolation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960035965A KR960035965A (en) | 1996-10-28 |
| KR100363076B1 true KR100363076B1 (en) | 2003-02-19 |
Family
ID=37490784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950007595A KR100363076B1 (en) | 1995-03-31 | 1995-03-31 | Trench and locos-type associated isolation method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100363076B1 (en) |
-
1995
- 1995-03-31 KR KR1019950007595A patent/KR100363076B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960035965A (en) | 1996-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6331469B1 (en) | Trench isolation structure, semiconductor device having the same, and trench isolation method | |
| JP2608513B2 (en) | Method for manufacturing semiconductor device | |
| KR100363076B1 (en) | Trench and locos-type associated isolation method | |
| JP2955838B2 (en) | Method for manufacturing semiconductor device | |
| KR100204023B1 (en) | Method for forming an element isolation region in a semiconductor device | |
| JPH07111288A (en) | Forming method for element separation | |
| KR19980068057A (en) | Trench element isolation | |
| JP3001588B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6258694B1 (en) | Fabrication method of a device isolation structure | |
| KR100219521B1 (en) | Trench isolation method | |
| KR100249026B1 (en) | Semiconductor element isolating method | |
| KR100297169B1 (en) | Method for forming isolation layer of semiconductor device | |
| JPH10242264A (en) | Manufacture of semiconductor device | |
| KR100343132B1 (en) | Method for forming isolation layer of semiconductor | |
| KR100204022B1 (en) | Method for forming an element isolation region in a semiconductor device | |
| KR950002190B1 (en) | Semiconductor device isolation method | |
| KR100733692B1 (en) | Method of forming a isolation layer in semiconductor device | |
| JP3667907B2 (en) | Manufacturing method of semiconductor device | |
| KR100195206B1 (en) | Semiconductor isolation method using trench | |
| KR100281889B1 (en) | Semiconductor device having field shield isolation region and manufacturing method thereof | |
| KR970005703B1 (en) | Semiconductor device and manufacturing method for the same | |
| KR20010056442A (en) | Isolation method of semiconductor devices | |
| JPH0834241B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| KR970009273B1 (en) | Method for forming the field oxide on the semiconductor element | |
| KR100367741B1 (en) | An improved structure of borderless contact and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |