JPWO2005104248A1 - 発光素子駆動用半導体チップ、発光装置及び照明装置 - Google Patents

発光素子駆動用半導体チップ、発光装置及び照明装置 Download PDF

Info

Publication number
JPWO2005104248A1
JPWO2005104248A1 JP2006512534A JP2006512534A JPWO2005104248A1 JP WO2005104248 A1 JPWO2005104248 A1 JP WO2005104248A1 JP 2006512534 A JP2006512534 A JP 2006512534A JP 2006512534 A JP2006512534 A JP 2006512534A JP WO2005104248 A1 JPWO2005104248 A1 JP WO2005104248A1
Authority
JP
Japan
Prior art keywords
light emitting
light
emitting element
terminal
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006512534A
Other languages
English (en)
Inventor
後藤　周作
周作 後藤
司 川原
司 川原
忠昭 池田
忠昭 池田
徹 青柳
徹 青柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2005104248A1 publication Critical patent/JPWO2005104248A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/345—Current stabilisation; Maintaining constant current
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H05B45/38—Switched mode power supply [SMPS] using boost topology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/34—Voltage stabilisation; Maintaining constant voltage

Abstract

実装面積の小さい発光装置を提供する。 本発明の発光装置は、電気信号端子を備えてこの電気信号端子に外部から与えられる電気信号によって駆動され発光する発光素子と、電気信号を出力して電気信号端子に印加する発光素子駆動用回路を半導体を用いて形成した発光素子駆動用半導体チップと、を有し、発光素子を発光素子駆動用半導体チップの面上に装着すると共に、発光素子駆動用半導体チップの面上に複数個の発光素子を相互接続する導電経路を備える。

Description

本発明は、発光素子駆動用半導体チップ、発光装置及び照明装置に関する。
近年、携帯電話やデジタルカメラ等の電子機器において、可視発光ダイオード（可視光ＬＥＤ）等の発光素子を駆動する発光装置、及びその発光装置を複数個用いた照明装置が利用される機会が増えている。電子機器の高集積化に伴い、実装面積の小さい発光装置が市場より要求されている。可視発光ダイオード等の発光素子は静電破壊や耐圧破壊しやすいため、保護素子を必要とし、さらに発光素子を駆動するドライバＩＣを必要とするため、発光装置の実装面積が大きくなるという問題があった。
特開２００３−８０７５号公報（特許文献１）に、保護素子の上に発光素子を実装し、１つの発光モジュールとすることで発光装置の実装面積を削減する技術が開示されている。図１２〜図１４を用いて、特許文献１に記載された従来例の発光装置について説明する。図１２は、従来例の発光装置の構成を示す平面図である。図１３は、図１２の破線Ａ−Ａ’の断面図である。図１４は、図１２及び図１３に示す従来例の発光装置の回路図である。図１２〜１４において、同じ構成要素については、同じ符号を用いている。
まず、図１２及び図１３について説明する。従来例の発光装置は、基板１２０２上に基板配線１２０３（ＶＣＣ配線及びＧＮＤ配線を含む。）を形成し、基板配線１２０３上に発光モジュール１２０１と電源回路１０４とドライバＩＣ１２０４とを実装している。発光モジュール１２０１、電源回路１０４、及びドライバＩＣ１２０４を構成している内部回路の各素子は、基板配線１２０３により、それぞれ電気的に接続されている。
電源回路１０４は、ＶＣＣ配線とＧＮＤ配線との間に接続された入力コンデンサ１４３と、ＶＣＣ配線を介して入力コンデンサ１４３に接続されたコイル１４１と、基板配線１２０３によりコイル１４１に接続されたショットキーダイオード１４２と、一端を基板配線１２０３を介してショットキーダイオード１４２と電圧帰還端子１２５とに接続されて他端をＧＮＤ配線に接続された出力コンデンサ１４４を有する。
発光モジュール１２０１の各構成要素について説明する。発光モジュール１２０１において、リードフレーム１１４は、基板１２０２の上方に実装されている。ツェナダイオード１２１３は、リードフレーム１１４上に固定される。ツェナダイオード１２１３の上面は、パッド孔１１３を除いて絶縁膜１３１で覆われている。
ツェナダイオード１２１３上の両端に近い部分を除くパッド孔１１３にはバンプ１１５が載せられ、バンプ１１５の上に発光素子１１１が実装されている。発光素子１１１は、可視発光ダイオード（ＬＥＤ）である。ツェナダイオード１２１３は、発光素子１１１を静電破壊及び高耐圧破壊から保護している。
図１２及び図１３において２個のツェナダイオード１２１３の上に、それぞれ１つずつ発光素子１１１が実装されている。従来例の発光装置は、発光素子１１１をツェナダイオード１２１３上に実装して一体化したモジュールとすることで、ツェナダイオード１２１３と発光素子１１１とを別々に実装する場合よりも、実装面積を小さくしている。
ツェナダイオード１２１３上の両端に近い部分のパッド孔１１３には、２つのボンディングワイヤ１１６のそれぞれの一端が接続されている。一方のボンディングワイヤ１１６の他端は、アノード側端子１２５３に接続され、もう一方のボンディングワイヤ１１６の他端は、カソード側端子１２５４に接続される。
発光素子１１１の上部に凸レンズ１１９が配置されている。凸レンズ１１９は、発光素子１１１の光を集光し、光の指向性を強くし、基板１２０２に垂直な方向の輝度を高める。
光透過性樹脂モールド１１７は、発光素子１１１、ツェナダイオード１２１３、リードフレーム１１４、及び凸レンズ１１９を含む全体を覆い、基板１２０２と一体に構成されている。光透過性樹脂モールド１１７の上半分は、パラボラ形状であって、光を実効的に全反射して集光する反射面を形成している。
ドライバＩＣ１２０４の各構成要素について説明する。ドライバＩＣ１２０４において、リードフレーム１１４は、基板１２０２の上方に実装される。ドライバＩＣチップ１１２は、リードフレーム１１４上に固定されている。ドライバＩＣチップ１１２の上面は、パッド孔１１３を除いて絶縁膜１３１に覆われている。
６つのパッド孔には６つのボンディングワイヤ１１６の一端がそれぞれ接続され、各ボンディングワイヤ１１６の他端はそれぞれ外部接続端子（制御端子１２３、電圧帰還端子１２５、スイッチング端子１２４、電流帰還端子１２６、ＶＣＣ端子１２１、ＧＮＤ端子１２２）に接続されている。このように複数のボンディングワイヤ１１６を通して、ドライバＩＣチップ１１２は、外部接続端子に電気的に接続されている。
ＶＣＣ端子１２１は、ＶＣＣ配線に接続されている。ＧＮＤ端子１２２は、ＧＮＤ配線に接続されている。制御端子１２３は、ドライバＩＣ１２０４のＯＮ／ＯＦＦの切替を行うための信号を入力される端子である。制御端子１２３に入力された入力電圧がＨｉｇｈの時には、ドライバＩＣチップ１１２は動作して、発光素子１１１が連続発光する。入力電圧がＬｏｗの時には、ドライバＩＣチップ１１２は動作を停止し、発光素子１１１の発光も停止する。制御端子１２３にパルス電圧を入力することで、発光素子１１１の点滅の動作を繰り返すこともできる。
スイッチング端子１２４は、基板配線１２０３によりショットキーダイオード１４２のアノード端子とコイル１４１とに接続している。電圧帰還端子１２５は、基板配線１２０３によって、ショットキーダイオード１４２のカソード端子、発光モジュール１２０１のアノード側端子１２５３、及び出力コンデンサ１４４と接続している。電流帰還端子１２６は、基板配線１２０３によって、発光モジュール１２０１のカソード側端子１２５４と接続している。
図１４の従来例の発光装置の回路構成を説明する。図１４に示すように、従来例の発光装置は、外部電源１４０の出力する電圧を昇圧する電源回路１０４と、外部接続端子（ＶＣＣ端子１２１、スイッチング端子１２４、電圧帰還端子１２５）を介して電源回路１０４に接続されるドライバＩＣ１２０４と、アノード側端子１２５３を介して電源回路１０４に接続されカソード側端子１２５４を介してドライバＩＣ１２０４に接続される発光モジュール１２０１とを有する。
図１４においてドライバＩＣ１２０４の枠内に示す回路は、ドライバＩＣチップ１１２に搭載される内部回路である。ドライバＩＣチップ１１２は、電圧帰還端子１２５とＧＮＤ端子１２２との間に接続された第１の保護回路５０１、ＶＣＣ端子１２１とＧＮＤ端子１２２との間に接続され、その中間接続点に電流帰還端子１２６を接続された第２の保護回路１４０１、電流帰還端子１２６と接地電位との間に接続された電流検出抵抗５０４、制御端子１２３と電圧帰還端子１２５と電流帰還端子１２６に接続された電圧検出回路５０３、及び制御端子１２３と電圧検出回路５０３とスイッチング端子１２４に接続された駆動回路５０２を有する。
第１の保護回路５０１は、電圧帰還端子１２５へのサージ印加により、電圧検出回路５０３が静電破壊されることを防ぐもので、ツェナダイオード、ＭＯＳトランジスタ、又はバイポーラトランジスタ等で構成される。図１４の第１の保護回路５０１は、ツェナダイオードである。
第２の保護回路１４０１は、電流帰還端子１２６へのサージ印加により、ドライバＩＣチップ１１２の内部回路が静電破壊されることを防ぐ。図１４において、第２の保護回路１４０１は、２個のダイオードの直列接続回路で構成している。
駆動回路５０２は、スイッチング端子１２４を介してコイル１４１とショットキーダイオード１４２を駆動し、外部電源１４０からの入力電圧を昇圧する。これにより、出力コンデンサ１４４には、入力電圧より高い電圧が出力電圧として印加される。出力コンデンサ１４４の電圧は、発光モジュール１２０１のアノード側端子１２５３を通して、発光素子１１１のアノード側に印加される。
発光モジュール１２０１において、ツェナダイオード１２１３と発光素子１１１は１対で並列接続されている。ツェナダイオード１２１３は、発光モジュール１２０１の実装時等にアノード側端子１２５３あるいはカソード側端子１２５４に印加されるサージから発光素子１１１を保護する。
発光モジュール１２０１のカソード側端子１２５４は、ドライバＩＣチップ１１２内部の電流検出抵抗５０４に接続された電流帰還端子１２６に接続される。電圧検出回路５０３は、電流検出抵抗５０４の端子電圧を一定に保つことにより、発光素子１１１に流れる電流を一定に保つ。電圧検出回路５０３は、電圧帰還端子１２５の電圧が規定値を超えないように、出力電圧の検出及び制御を行う。
従来例の駆動回路５０２及び電圧検出回路５０３は本発明と同じであるため、図１４において内部の回路を省略又は簡略化して記載している。駆動回路５０２及び電圧検出回路５０３の内部回路の詳細は、本発明の実施の形態１で説明する。
特開２００３−８０７５号公報
上記のように構成された従来例の発光装置は、発光素子１１１を含む発光モジュール１２０１と、ドライバＩＣチップ１１２を含むドライバＩＣ１２０４とが別々のリードフレームに実装されているため、実装面積が大きくなるという問題があった。特に発光素子１１１が複数個使用される場合、ツェナダイオード１２１３の占めるスペースが大きくなり、問題となっていた。従来例の発光装置において、発光素子１１１の静電破壊や耐圧破壊を保護する保護素子１２１３と、発光素子１１１を駆動するドライバＩＣ１１２とは必要であったため、実装面積を小さくするために取り除くことはできない。
本発明は、上記問題を解決するもので、実装面積の小さい発光装置を提供することを目的とする。
本発明は、任意の数の発光素子と組み合わせて使用できる安価な発光素子駆動用半導体チップを提供することを目的とする。
本発明は、安価な照明装置を提供することを目的とする。
本発明は、高輝度で小型の照明装置を提供することを目的とする。
上記課題を解決するため、本発明は下記の構成を有する。
本発明の１つの観点による発光装置は、電気信号端子を備え、前記電気信号端子に外部から与えられる電気信号によって駆動され発光する発光素子と、前記電気信号を出力して前記電気信号端子に印加する発光素子駆動用回路を半導体を用いて形成した発光素子駆動用半導体チップと、を有し、前記発光素子を前記発光素子駆動用半導体チップの面上に装着する。
この発明は、発光素子駆動用半導体チップ（ドライバＩＣチップ）上に発光素子を実装することで、実装面積の小さい発光装置を実現できる。
本発明の他の観点による上記の発光装置において、前記発光素子駆動用半導体チップは、前記発光素子又は前記発光素子駆動用回路を外部から印加される静電気や高電圧（以下、静電気や高電圧を「サージ電圧」と呼ぶ。）から保護する保護回路と、前記保護回路を外部と電気的に接続するための保護端子と、を備え、前記保護端子を前記発光素子の前記電気信号端子に接続する。
ドライバＩＣチップの内部回路を保護するための保護回路を設ける工程で、発光素子の保護回路をドライバＩＣチップ上に設けることにより、又はドライバＩＣチップの内部回路の保護と発光素子の保護とを兼ねる保護回路を設けることによって、信頼性の高い発光装置を安価に実現できる。この発明によれば、発光素子を外部から印加されるサージ電圧から保護するためだけの従来のような第１の保護回路をドライバＩＣチップの外部に設けないため、従来と比較して安価で実装面積の小さい発光装置を実現できる。
本発明の別の観点による上記の発光装置において、前記保護回路は、前記発光素子駆動用半導体チップの発光素子駆動用回路を形成する素子と同一の製法によって形成された、一若しくは複数個の素子を備える。
例えば、保護回路は、ＰＮ接合のダイオード、バイポーラトランジスタ、ＭＯＳトランジスタの中の少なくとも１つを用いて形成される。この発明は、安価で信頼性が高く実装面積の小さい発光装置を実現できる。
本発明の更に別の観点による上記の発光装置において、前記発光素子駆動用半導体チップの面上に、それぞれ別個のチップで構成された複数個の前記発光素子が装着されており、前記発光素子駆動用半導体チップは、前記発光素子を相互に接続する導電経路を設ける。
ドライバＩＣチップ上に複数の発光素子の相互接続のみのための導電経路を設けることにより、安価で実装面積の小さい発光装置を実現できる。
導電経路は、極めて低い抵抗値の導電体であっても良く、所定の抵抗値又は所定の電圧降下を生じる経路であっても良い。一般的には、導電経路は極めて低い抵抗値の導電体で形成されることが好ましい場合が多い。導電経路は、ドライバＩＣチップの半導体基板自体に拡散層で形成されても良く、半導体基板の上に蒸着、接着、塗布等の任意の方法で形成されても良い。導電経路の材質は任意である。例えば、ドライバＩＣチップ上に形成された拡散層、金属配線層、樹脂導電層等である。
本発明の更に別の観点による上記の発光装置において、前記導電経路は、前記発光素子駆動用半導体チップにおいて前記発光素子駆動用回路を形成する拡散層又は金属配線層と同一処理方法によって形成された拡散層又は金属配線層によって形成される。
この発明により、安価で実装面積の小さい発光装置を実現できる。
本発明の更に別の観点による上記の発光装置において、前記導電経路は、所定の値を有する抵抗を備える。
この発明によれば、例えば導電経路の抵抗値の変化に基づいて発光素子近傍の温度を検出したり、導電経路の両端電圧に基づいて発光素子を流れる電流を検出したり、複数の発光素子を並列に接続した回路においてそれぞれの発光素子に抵抗値を有する導電経路を直列接続することにより各発光素子に流れる電流を均一化したりできる。
本発明の更に別の観点による上記の発光装置は、異なる波長で発光する複数個の可視発光素子を備える。
この発明によれば、発光色が異なる複数の発光素子を非常に近接した位置に配置できるので、例えば複数の発光素子を同時に点灯した場合、複数の発光素子は良く混色し、どの角度から見ても色ムラが生じにくい。
本発明の更に別の観点による上記の発光装置において、前記発光素子は、赤、緑、青の３原色でそれぞれ発光する複数の可視発光素子を含む。
この発明の発光装置は、カラー表示が出来る。発光装置単体がドライバＩＣチップを有する故に、周辺回路を削減でき、複数の発光装置を接続することは容易である。発光装置の実装面積が小さく、各発光装置の全体面積の中で発光面積が占める割合が大きいので、複数の発光装置を密集して並べると、従来よりはるかに高輝度の発光装置の表示装置（照明装置）を実現できる。例えば屋外用画像表示装置として有用である。
本発明の更に別の観点による上記の発光装置において、複数個の前記発光素子が、前記発光装置に一体で形成された一透過型集光レンズの焦点近傍に配置されている。
発光素子を集光用光学系の焦点に配置することにより、発光素子が発する光を所定の方向に集中できる。発光素子を回路基板に取り付ける精度上の制約等により、回路基板上に複数の発光素子を配置した従来の発光装置においては、各発光素子をある程度の距離を置いて配置せざるを得なかった。それ故に、複数の発光素子は集光用光学系の焦点から少し離れた所に取り付けられた。例えば、複数の発光素子は、大きめのパラボラ型反射面の下にパラボラの焦点から少しずつずれた位置に配置され、パラボラの底で各発光素子の真上に個別の樹脂製の凸レンズが設けられていた。それ故に、発光素子が発した光の一部が所定の方向に向かわず、一定以上集光率を高められないという問題があった。この発明によれば、従来より高い集光率、強い指向性を有する発光装置を実現できる。
本発明の更に別の観点による上記の発光装置において、複数個の前記発光素子は、前記発光装置に一体で形成された一反射面の焦点近傍に配置されている。
反射面は、典型的には、内面で光が全反射するように形成された透明の樹脂の反射面である。この発明によれば、高い集光率、強い指向性を有する発光装置を実現できる。
本発明の１つの観点による照明装置は、前記発光素子に所定の電流を印加する定電流回路又は前記発光素子に所定の電圧を印加する定電圧回路を有する前記発光素子駆動用半導体チップを備えた、上記の発光装置を複数個有する。
この発明により、発光装置の相互の配線を簡素化した安価な照明装置を実現できる。発光装置を密集して配置することにより、従来より高輝度の及び／又は小型の照明装置を実現できる。照明装置は、例えば通常の照明装置、大型の表示パネル、映像表示装置等を含む。
本発明の１つの観点による発光素子駆動用半導体チップは、電気信号端子を備えて、前記電気信号端子に与えられる電気信号によって駆動され発光する、複数個の発光素子を装着する発光素子駆動用半導体チップであって、半導体を用いて形成され、前記電気信号を出力して前記電気信号端子に印加する発光素子駆動用回路と、前記複数個の発光素子の前記電気信号端子を相互に接続する導電経路と、を備える。
この発明によれば、発光素子駆動用半導体チップ（ドライバＩＣチップ）上に、複数の発光素子の相互接続のみのための導電経路を設けることにより、安価で実装面積の小さい発光素子駆動用半導体チップを実現できる。
本発明の他の観点による上記の発光素子駆動用半導体チップにおいて、それぞれ別個のチップで構成された個数Ｐ（Ｐは１以上の正整数）の前記発光素子と、前記発光素子駆動用半導体回路の回路素子は、前記導電経路に設けられたバンプを経由して相互に接続される。
この発明によれば、ワイヤボンディングが不要な安価で実装面積の小さい発光素子駆動用半導体チップを実現できる。
本発明の別の観点による上記の発光素子駆動用半導体チップにおいて、前記導電経路は、個数Ｐの前記発光素子に代えて、前記発光素子とほぼ同一形状の個数Ｑ（ＱはＰと異なる正整数）の発光素子を実装する導電経路形状を有する。
この発明により、１種類の導電経路パターン（例えばアルミ配線パターン）で、発光素子の搭載場所を変更することにより、異なる数の発光素子を有する複数の発光装置を作ることが出来る。この発明によれば、導電経路パターンを形成するマスクが１種類で済む。又、１種類のドライバＩＣチップと、任意の発光素子とを組み合わせて、需要に応じた発光装置を製造できるので、ＬＥＤの材料としてのドライバＩＣチップの在庫を少なくできる。この発明によれば、工場の管理コストを削減できる。
本発明の更に別の観点による上記の発光素子駆動用半導体チップは、前記発光素子を駆動する電流又は電圧値を可変とするための外部接続端子を有する。
例えばドライバＩＣチップが１個の発光素子を駆動する場合と、４個の発光素子を駆動する場合とでは、ドライバＩＣチップの設定を変更する場合がある。この発明の発光素子駆動用半導体チップは、外部接続端子から発光素子に流す電流又は発光素子に印加する電圧を可変できるので、１種類のドライバＩＣチップを用いて、多種類の発光装置を製造できる。
発明の新規な特徴は添付の請求の範囲に特に記載したものであるが、構成及び内容の双方に関して本発明は、他の目的や特徴と共に、図面と共同して理解されるところの以下の詳細な説明から、より良く理解され評価されるであろう。
図面の一部又は全部は、図示を目的とした概要的表現により描かれており、必ずしもそこに示された要素の実際の相対的大きさや位置を忠実に描写しているとは限らないことは考慮願いたい。
本発明によれば、実装面積の小さい発光装置を実現できるという有利な効果が得られる。
本発明によれば、従来必要であったツェナダイオード等の保護素子をなくすことにより、安価で信頼性が高い発光装置を実現できるという有利な効果が得られる。
本発明によれば、発光モジュールの外部接続端子の静電破壊の耐圧を高くする発光装置を実現できるという有利な効果が得られる。
本発明の発光装置によれば、ドライバＩＣチップ上に発光素子を搭載するため、従来と比較して基板配線の寄生抵抗、浮遊容量が減る。そのため、電流値を安定させる位相補償の設計が容易となり、発光の輝度が安定し発光のちらつきが無くなるという有利な効果が得られる。
本発明によれば、任意の数の発光素子と組み合わせて使用できる安価な発光素子駆動用半導体チップを実現できるという有利な効果が得られる。
本発明によれば、安価な照明装置を実現できるという有利な効果が得られる。
本発明によれば、高輝度で小型の照明装置を実現できるという有利な効果が得られる。
図１は、本発明の実施の形態１の発光装置の構成を示す平面図である。 図２は、図１の破線Ａ−Ａ’間で切断した断面図である。 図３は、本発明の実施の形態１のドライバＩＣチップの部分拡大断面図である。 図４は、本発明の実施の形態１の発光装置の発光素子とドライバＩＣチップとの間を接続するアルミ配線の形状を示す平面図である。 図５は、本発明の実施の形態１の発光装置の回路図である。 図６は、本発明の実施の形態２の発光装置の回路図である。 図７は、本発明の実施の形態３の保護回路の回路図である。 図８は、本発明の実施の形態４の保護回路の回路図である。 図９は、本発明の実施の形態５の保護回路の回路図である。 図１０は、本発明の実施の形態６のドライバＩＣチップの部分拡大断面図である。 図１１は、本発明の実施の形態７のドライバＩＣチップの部分拡大断面図である。 図１２は、従来例の発光装置の構成を示す平面図である。 図１３は、図１２の破線Ａ−Ａ’間で切断した断面図である。 図１４は、従来例の発光装置の回路図である。 図１５は、本発明の実施の形態８の発光装置の発光素子とドライバＩＣチップとの間を接続するアルミ配線の形状を示す平面図である。
以下本発明の実施をするための最良の形態を具体的に示した実施の形態について、図面とともに記載する。
《実施の形態１》
図１〜５を用いて、本発明の実施の形態１の発光装置について説明する。図１は、本発明の実施の形態１における発光装置の平面図である。図２は、図１中の破線Ａ−Ａ’で切断した断面図である。図３は、ドライバＩＣチップ１１２の部分拡大断面図である。図４は、ＬＥＤである発光素子１１１ａ、１１１ｂとドライバＩＣチップ１１２との間を接続するアルミ配線の形状を示す平面図である。図５は、本発明の実施の形態１の発光装置の回路図である。図１〜５において、同じ構成要素については同じ符号を用いている。図１〜５において、従来例の図１２〜１４と同じ構成要素については同じ符号を用いている。
図１及び図２を用いて、本発明の実施の形態１の発光装置について説明する。本発明の実施の形態１の発光装置は、基板１０２上に基板配線１０３（ＶＣＣ配線及びＧＮＤ配線を含む。）を形成し、基板配線１０３上に電源回路１０４と発光モジュール１０１とを実装する。発光モジュール１０１の内部回路の各素子と電源回路１０４の内部回路の各素子は、基板配線１０３により、それぞれ電気的に接続される。ＶＣＣ配線は外部電源に接続され、ＧＮＤ配線は接地電位に接続される。
電源回路１０４は、ＶＣＣ配線とＧＮＤ配線との間に接続された入力コンデンサ１４３と、ＶＣＣ配線を介して入力コンデンサ１４３に接続されたコイル１４１と、基板配線１０３によりコイル１４１に接続されたショットキーダイオード１４２と、一端を基板配線１０３を介してショットキーダイオード１４２に接続されて他端をＧＮＤ配線に接続された出力コンデンサ１４４を有する。
発光モジュール１０１は、基板配線１０３により電源回路１０４に接続される外部接続端子（ＶＣＣ端子１２１、ＧＮＤ端子１２２、制御端子１２３、スイッチング端子１２４、電圧帰還端子１２５）を有する。
ＶＣＣ端子１２１は、ＶＣＣ配線に接続されている。ＧＮＤ端子１２２は、ＧＮＤ配線に接続されている。制御端子１２３は、通常、マイクロコンピュータ等の制御回路の出力に接続され、発光素子１１１ａ、１１１ｂの発光／停止を切り替える信号を入力される。
スイッチング端子１２４は、基板配線１０３により、ショットキーダイオード１４２のアノード端子とコイル１４１とに接続している。電圧帰還端子１２５は、基板配線１０３により、ショットキーダイオード１４２のカソード端子と出力コンデンサ１４４とに接続している。
発光モジュール１０１を構成する各素子について更に説明する。本発明の実施の形態１の発光モジュール１０１において、リードフレーム１１４が基板１０２の上方に実装され、リードフレーム１１４上にドライバＩＣチップ（発光素子駆動用半導体チップ）１１２が固定されている。ドライバＩＣチップ１１２の上面は、パッド孔１１３を除いて、絶縁膜１３１で覆われている。パッド孔１１３は、ドライバＩＣチップ１１２上において、絶縁膜１３１が存在しない部分である。両端に近い部分を除いて、パッド孔１１３にバンプ１１５が設けられ、発光素子１１１ａ、１１１ｂはバンプ１１５の上に実装される。
本発明の発光装置が従来例の発光装置と異なる特徴点は、発光モジュール１０１内にドライバＩＣチップ１１２が内蔵されており、発光素子１１１ａ、１１１ｂがドライバＩＣチップ１１２上に実装されていることである。そのため、本発明の基板１０２のサイズは、従来例の基板１２０２よりも小さい。本発明の発光装置は、発光素子１１１ａ、１１１ｂをドライバＩＣチップ１１２上に実装するため、従来と比較して発光装置の実装面積を小さくすることができる。
発光素子１１１ａ、１１１ｂ（両者をまとめて発光素子１１１と表示する。）は、それぞれ別個のチップで構成される。本発明の実施の形態１において、複数個の発光素子がドライバＩＣチップ１１２上に実装される。図１〜５においては、２個の発光素子１１１ａ、１１１ｂが実装されている。
発光素子１１１ａ、１１１ｂは、可視発光ダイオード（ＬＥＤ）である。発光素子の色は所望のものを用いうる。実施の形態１においては、発光素子１１１ａ、１１１ｂは青色発光ダイオードであって、表面に白色の蛍光物質を塗布した透過型集光レンズ１１９を通して白色光を外部に放射する。本発明において、複数の発光素子がそれぞれ異なる波長で発光しても良い。発光素子１１１の上部に配置された凸レンズ１１９は、発光素子１１１の光を集光し、光の指向性を強くし、基板１０２に垂直な方向の輝度を高める。
光透過性樹脂モールド１１７は、発光素子１１１、ドライバＩＣチップ１１２、リードフレーム１１４、及び凸レンズ１１９を含む全体を覆い、固定し保護している。光透過性樹脂モールド１１７は、発光素子１１１の光を集光し、輝度や光の指向性を調整する役割を果たしている。光透過性樹脂モールド１１７の上半分は、パラボラ形状であって、光を実効的に全反射して集光し、基板１０２に垂直な方向の輝度を高める反射面を形成している。
実施の形態１において、光透過性樹脂モールド１１７及び凸レンズ１１９は、同一材質で一体に形成されている。複数の発光素子１１１ａ、１１１ｂが、発光装置に一体で形成された１個の表面に白色の蛍光物質を塗布した透過型集光レンズ１１９及び１個の反射面１１７の焦点近傍に配置される。
図３は、ドライバＩＣチップ１１２の上面の一部を拡大した図である。ドライバＩＣチップ１１２の基板であるＰ型シリコン基板１３２は、上面を絶縁膜１３３ａで覆われている。絶縁膜１３３ａの上面は、導電経路であるアルミ配線１１８ａ、１１８ｂ、１１８ｃの箇所を除いて、絶縁膜１３３ｂで覆われている。
実施の形態１において、絶縁膜１３３ａ及び絶縁膜１３３ｂは、酸化膜（ＳｉＯ２）である。なお、絶縁膜１３３ａ、１３３ｂの材質は、酸化膜（ＳｉＯ２）に限定されず、窒化膜（ＳｉＮ）、高分子化合物（ポリイミド等）、樹脂（エポキシ等）等であっても良い。
絶縁膜１３３ｂと、アルミ配線１１８ａ、１１８ｂ、１１８ｃの上面は、パッド孔１１３を除いて絶縁膜１３１で覆われている。パッド孔１１３は、ボンディングワイヤ１１６を接続するためと、バンプ１１５を載せるために設けられる。アルミ配線１１８ａ、１１８ｂ、１１８ｃ上のパッド孔１１３のある所定の位置に、バンプ１１５が設けられる。
発光素子１１１ａ、１１１ｂは、バンプ１１５の上に実装される。発光素子１１１ａ、１１１ｂは、バンプ１１５を通じて、ドライバＩＣチップ１１２上のアルミ配線１１８ａ、１１８ｂ、１１８ｃに接続される。
図３の両端に近い部分に示すパッド孔１１３には、図１及び図２に示すようにボンディングワイヤ１１６が接続される。ドライバＩＣチップ１１２は、ボンディングワイヤ１１６により、内部回路と外部接続端子（ＶＣＣ端子１２１、ＧＮＤ端子１２２、制御端子１２３、スイッチング端子１２４、電圧帰還端子１２５）とを電気的に接続される。
図４のアルミ配線の形状及び図５の回路図に示すように、発光素子１１１ｂのアノード（電気信号端子）は、バンプ１１５及びアルミ配線１１８ｃを介してドライバＩＣチップ１１２の内部回路素子及び電圧帰還端子（保護端子）１２５に接続される。発光素子１１１ｂのカソードは、バンプ１１５及びアルミ配線１８８ｂを介して発光素子１１１ａのアノードに接続される。発光素子１１１ａのカソードは、バンプ１１５及びアルミ配線１１８ａを介してドライバＩＣチップ１１２の内部回路素子（電流帰還用の抵抗素子５０４等）と接続される。発光素子１１１ａ、１１１ｂのアノード及びカソードは、電気信号端子である。
アルミ配線１１８ｂは、発光素子１１１ｂのカソードと発光素子１１１ａのアノードとを接続する役割のみを有し、ドライバＩＣチップ１１２上に形成された回路素子と接続されない。
本発明の実施の形態１のアルミ配線１１８ａ、１１８ｂ、１１８ｃに代えて、金属配線層又は拡散層等で形成された導電経路により、ドライバＩＣチップ１１２及び複数の発光素子１１１ａ、１１１ｂを相互に接続しても良い。金属配線層は、例えばアルミ、金又は銅で形成される。
図５の実施の形態１の発光装置の回路図を説明する。図５に示すように、本発明の実施の形態１の発光装置は、外部電源１４０の出力する電圧を昇圧する電源回路１０４と、外部接続端子（ＶＣＣ端子１２１、スイッチング端子１２４、電圧帰還端子１２５）を介して電源回路１０４に接続される発光モジュール１０１とを有する。
電源回路１０４において、外部電源１４０に入力コンデンサ１４３の一端が接続されている。入力コンデンサ１４３の他端は、接地電位に接続される。コイル１４１は、入力電源１４０とショットキーダイオード１４２のアノード端子とに接続される。ショットキーダイオード１４２のカソード端子は、出力コンデンサ１４４の一端に接続される。出力コンデンサの他端は接地電位に接続されている。
図５に示す発光モジュール１０１の枠内に記載された第１の保護回路５０１、駆動回路５０２、電圧検出回路５０３、及び電流検出抵抗５０４は、ドライバＩＣチップ１１２に搭載される発光素子駆動用回路である。ドライバＩＣチップ１１２は、入力コンデンサ１４３とコイル１４１との間に接続されているＶＣＣ端子１２１から電源を供給されて駆動する。
電圧帰還端子１２５は、ショットキーダイオード１４２のカソード端子と出力コンデンサ１４４との間に接続されて、出力電圧を入力する。ＧＮＤ端子１２２は、接地電位に接続される。
電圧帰還端子１２５とＧＮＤ端子１２２との間には、第１の保護回路５０１と、電圧検出回路５０３の第１の分圧抵抗５２１及び第２の分圧抵抗５２２とが並列に接続されている。
実施の形態１において、第１の保護回路５０１はツェナダイオードである。第１の保護回路５０１は、電圧帰還端子１２５にサージ電圧が印加されることにより、電圧検出回路５０３が静電破壊されることを防止する。
電圧帰還端子１２５には、更に発光素子１１１ｂのアノードが接続されている。発光素子１１１ｂのカソードは、発光素子１１１ａのアノードに接続されている。発光素子１１１ａのカソードは、電流検出抵抗５０４を介して接地電位に接続されている。
発光素子１１１ｂのアノード側は、電圧帰還端子１２５を通して外部に電気的に露出している。実装工程などにおいて、電圧帰還端子１２５を通して発光素子１１１ｂのアノードに印加されるサージ電圧は、第１の保護回路５０１により吸収される。これにより、発光素子１１１ａ及び１１１ｂは、静電破壊から防止される。
第１の保護回路５０１は、本来ドライバＩＣチップ１１２の内部を保護するための回路であるが、発光素子１１１ｂと発光モジュール１０１内で接続されているため、発光素子１１１ａ及び１１１ｂの保護回路としても機能する。よって本発明の発光装置は、従来例の発光装置で必要であった図１４のツェナダイオード１２１３を省略することができる。
発光素子１１１ａのカソード側は、発光モジュール１０１内部で電流検出抵抗５０４に接続されているため、外部からのサージ電圧の印加を受けることがない。そのため、本発明の発光装置は、従来例の発光装置で必要であった第２の保護回路１４０１（図１４）も不要となる。これにり、本発明は従来の発光装置と比較して、ドライバＩＣチップ１１２の面積を削減できる。
発光素子１１１ａと電流検出抵抗５０４との接続点は、誤差アンプ５２６の反転入力端子に接続されている。誤差アンプ５２６の非反転入力端子には、第１の基準電圧５２５の一端が接続されている。第１の基準電圧５２５の他端は接地電位に接続されている。誤差アンプ５２５の出力端子は、ＰＷＭコンパレータ５２８の非反転入力端子に接続されるとともに、コンデンサ及び抵抗を介して誤差アンプ５２５の非反転入力端子に接続されている。
ＰＷＭコンパレータ５２８の反転入力端子には、制御端子１２３に一端を接続された鋸波発振器５２７の他端に接続されている。ＰＷＭコンパレータ５２８の出力端子は、駆動回路５０２内部ののＡＮＤ回路５１１の入力端子に接続されている。
上記のように電圧検出回路５０３の内部の各素子を相互に接続することにより、電流検出抵抗５０４の端子間電圧が誤差アンプ５２６の非反転入力端子に入力される第１の基準電圧５２５と等しくなるように、負帰還の動作を行う。こうして、電流検出抵抗５０４に流れる電流を一定にすることにより、発光素子１１１に流れる電流を一定に制御し、発光の明るさを一定に保つことができる。
駆動回路５０２内部のＡＮＤ回路５１１の入力端子には、更にコンパレータ５２４の出力端子が接続されている。コンパレータ５２４の反転入力端子には、第１の分圧回路５２１と第２の分圧回路５２２の接続点が接続されている。コンパレータ５２４の非反転入力端子には、第２の基準電圧５２３の一端が接続されている。第２の基準電圧５２３の他端は接地電位に接続されている。
上記のように接続された第１の分圧抵抗５２１、第２の分圧抵抗５２２、第２の基準電圧５２３、及びコンパレータ５２４は、出力コンデンサ１４４の出力電圧（電圧帰還端子１２５の電圧）が規定値を超えないように、出力電圧の検出及び制御を行うための保護回路である。
駆動回路５０２において、ＡＮＤ回路５１１の出力端子は、アンプを介してＮチャネルＭＯＳトランジスタ５１２のゲートに接続されている。ＮチャネルＭＯＳトランジスタ５１２のソースは接地電位に接続され、ドレインはスイッチング端子１２４に接続されている。
駆動回路５０２は、ＡＮＤ回路５１１の出力により、Ｎチャネル型ＭＯＳトランジスタ５１２のオンオフのスイッチング動作を制御する。このスイッチング動作により、外部電源１４０の出力する入力電圧は昇圧され、出力コンデンサ１４４には入力電圧より高い電圧が印加される。
ＡＮＤ回路５１１の入力端子には、制御端子１２３が接続されている。制御端子１２３に入力される入力電圧がＨｉｇｈの時に、ドライバＩＣチップ１１２は動作し、駆動回路５０２は発光素子１１１を連続発光させる。入力電圧がＬｏｗの時に、ドライバＩＣチップ１１２は動作を停止し、駆動回路５０２は発光素子１１１の発光を停止させる。このように駆動回路５０２は、制御端子１２３に入力される入力電圧に基づいて発光素子１１１のＯＮ／ＯＦＦの切替を行う。制御端子１２３にパルス電圧を入力することで、発光素子１１１の点滅の動作を繰り返すこともできる。
上記のように構成された本発明の発光装置において、発光素子１１１ａ及び１１１ｂに定電流が供給される動作について説明する。発光素子１１１ａと発光素子１１１ｂに流れる電流が増加すると、電流検出抵抗５０４の端子電圧は高くなる。電流検出抵抗５０４の端子電圧が第１の基準電圧５２５よりも高くなり、電流検出抵抗５０４の端子電圧と第１の基準電圧５２５との差が大きくなると、電圧検出回路５０３の誤差アンプ５２６の出力信号は低くなる。
誤差アンプ５２６の出力信号を非反転入力端子に入力され、発振器５２７の出力信号を反転入力端子に入力されるＰＷＭコンパレータ５２８の出力信号は、誤差アンプ５２６の出力信号が低くなるにつれロー（Ｌｏｗ）期間が長くなり、ハイ（Ｈｉｇｈ）期間が短くなる。ＰＷＭコンパレータ５２８の出力信号がハイの間、Ｎチャネル型ＭＯＳトランジスタ５１２はオンになる。オン時間が短くなるため、外部電源１４０から入力された電流をコイル１４１に蓄積する量が少なくなる。
コイル１４１に蓄積される電流が少ないため、ＰＷＭコンパレータ５２８の出力信号がローになり、Ｎチャネル型ＭＯＳトランジスタ５１２がオフになったときに、出力コンデンサ１４４及び電圧帰還端子１２５に印加される電圧値は小さくなる。電圧帰還端子１２５から発光素子１１１ａ及び発光素子１１１ｂに流れる電流は少なくなる。すると、電流検出抵抗５０４の端子電圧が下がり、電流検出抵抗５０４の端子電圧と第１の基準電圧５２５との差が小さくなる。
発光素子１１１ａ及び１１１ｂに流れる電流が少なくなったときの動作については、上記の動作と逆の動作を行う。上記のように、電圧検出回路５０３は電流検出抵抗５０４の端子電圧が第１の基準電圧５２５と等しくなるように、駆動回路５０２のＮチャネル型ＭＯＳトランジスタ５１２のスイッチング動作を制御する。こうして、発光素子１１１に一定電流が流れる。
本発明の実施の形態１の発光装置においては、発光モジュール１０１に外部接続端子としての電流帰還端子１２６が設けられていない。従来例の発光装置においては、電流帰還端子１２６はドライバＩＣ１２０４に設けられて、従来の発光モジュール１２０１のカソード側端子１２５４に接続していた。本発明の実施の形態１においては、発光モジュール１０１内に発光素子１１１とドライバＩＣチップ１１２を搭載し、それぞれを接続する故、従来のような電流帰還端子１２６は不要である。
本発明の実施の形態１のドライバＩＣチップ１１２は、定電流回路であって、入力電圧を昇圧し、発光素子１１１ａ、１１１ｂに所定の電流を流すよう構成されていた。その構成に代えて、ドライバＩＣチップ１１２は、定電圧回路であって、入力電圧を昇圧し、発光素子１１１ａ、１１１ｂに所定の電圧を印加するよう構成しても良い。
また別構成として、ドライバＩＣチップ１１２は、入力電圧を一定電圧に昇圧する定電圧回路と、並列に接続された複数の発光素子のそれぞれに所定の電流を流す定電流回路とを有していても良い。ドライバＩＣチップ１１２は、入力電圧を降圧し、発光素子１１１ａ、１１１ｂに所定の電流を流す定電流回路、又は発光素子１１１ａ、１１１ｂに所定の電圧を印加する定電圧回路であっても良い。
本発明の発光装置は、発光素子１１１をドライバＩＣチップ１１２上に実装する構成である故、従来例の発光装置と比較して、大幅に実装面積を削減できることができる。
本発明によれば、従来のツェナダイオード等によるディスクリート保護素子による保護に比べて、ドライバＩＣチップ１１２内において多種類の保護回路構成が可能となるため、発光モジュール１０１の外部接続端子の静電破壊の耐圧を高くすることができる。
《実施の形態２》
図６を用いて、実施の形態２の発光装置を説明する。図６は、実施の形態２の発光装置を示す回路図である。図６において、図５と同一の素子には同一の符号を付している。実施の形態６の発光装置が実施の形態１の発光装置と異なる点は、発光素子１１１（１１１ａ、１１１ｂ、１１１ｃ、１１１ｄ）を４つ直列接続していることである。それ以外の構成は、実施の形態１と同一である。それ故重複する説明を省略する。この実施の形態２においても要部の構成が同一である故、実施の形態１と同一の効果を有する。
なお、発光素子１１１の個数や接続は、実施の形態１及び実施の形態２に限定するものではなく、任意の所望の数の発光素子を接続することや、複数の発光素子と直列抵抗とを並列接続する実施の態様も本発明に含まれる。もちろん、発光素子が１つであっても構わない。
また、実施の形態１及び２では、発光素子１１１の上部に配置される凸レンズ１１９は一つであったが、発光素子の数に合わせて複数の凸レンズを配置することも可能である。例えば、発光素子１つに対して凸レンズ１つの組合せであっても良い。
《実施の形態３》
図７を用いて、実施の形態３の発光装置を説明する。実施の形態３の発光装置は、第１の保護回路５０１の構成のみが実施の形態１（図５）と異なる。図７は、実施の形態３の発光装置の保護回路の構成を示す回路図である。実施の形態３の第１の保護回路５０１は、ツェナダイオード７１１とダイオード７１２とを並列に接続した回路である。
ダイオード７１２は、主にＰＮ接合が用いられる。ツェナダイオード７１１及びダイオード７１２のカソードが実施の形態１の図５の電圧帰還端子１２５に接続される。ツェナダイオード７１１及びダイオード７１２のアノードは、図５のＧＮＤ端子１２２に接続される。なお、第１の保護回路５０１は、ダイオード７１２のみであっても良い。
実施の形態３において、第１の保護回路５０１の構成以外は実施の形態１と同一である。それ故重複する説明を省略する。この実施の形態３においても要部の構成が同一である故、実施の形態１と同一の効果を有する。本実施の形態においても、実施の形態１及び２と同様に、発光素子と凸レンズの数の組合せは任意である。
《実施の形態４》
図８を用いて、実施の形態４の発光装置を説明する。実施の形態４の発光装置は、第１の保護回路５０１の構成のみが実施の形態１（図５）と異なる。図８は、実施の形態４の発光装置の保護回路の構成を示す回路図である。実施の形態４の第１の保護回路５０１は、ＮＰＮ型バイポーラトランジスタ８１１のベース−エミッタ間に抵抗８１２を接続した構成である。
ＮＰＮ型バイポーラトランジスタ８１１のエミッタは、実施の形態１の図５のＧＮＤ端子１２２に接続される。ＮＰＮ型バイポーラトランジスタ８１１のコレクタは、実施の形態１の図５の電圧帰還端子１２５に接続される。実施の形態４の第１の保護回路５０１は、抵抗８１２の抵抗値を変化させることで耐圧を調整できる。バイポーラトランジスタ８１１を用いた保護回路は一般的に、ダイオードを用いた保護回路よりも小さい面積で実現できる。
実施の形態４において、第１の保護回路５０１以外の構成は実施の形態１と同一である。それ故重複する説明を省略する。この実施の形態４においても要部の構成が同一である故、実施の形態１と同一の効果を有する。本実施の形態においても、実施の形態１及び２と同様に、発光素子と凸レンズの数の組合せは任意である。
《実施の形態５》
図９を用いて、実施の形態５の発光装置を説明する。実施の形態５の発光装置は、第１の保護回路５０１の構成のみが実施の形態１（図５）と異なる。図９は、実施の形態５の発光装置の保護回路の構成を示す回路図である。実施の形態５の第１の保護回路５０１は、Ｎチャネル型ＭＯＳトランジスタ９１１を用いる。
Ｎチャネル型ＭＯＳトランジスタ９１１のゲート、バックゲート、ソース端子を共通にし、実施の形態１の図５のＧＮＤ端子１２２に接続された構成である。Ｎチャネル型ＭＯＳトランジスタ９１１のドレインが実施の形態１の図５の電圧帰還端子１２５に接続される。Ｎチャネル型ＭＯＳトランジスタ９１１を用いた保護回路５０１は一般的に、ダイオードを用いた保護回路よりも小さい面積で実現できる。
実施の形態５において、第１の保護回路５０１外の構成は実施の形態１と同一である。それ故重複する説明を省略する。この実施の形態５においても要部の構成が同一である故、実施の形態１と同一の効果を有する。本実施の形態においても、実施の形態１及び２と同様に、発光素子と凸レンズの数の組合せは任意である。
《実施の形態６》
図１０を用いて、実施の形態６の発光装置を説明する。図１０は、実施の形態６のドライバＩＣチップ１１２の部分拡大断面図である。図１０において、実施の形態１の図３と同一の構成要素には、同一の符号を付している。実施の形態６の発光装置が実施の形態１の発光装置と異なる点は、発光素子１１１ａと発光素子１１１ｂの接続である。
実施の形態６の発光装置は、ドライバＩＣチップ１１２の基板であるＰ型シリコン基板１３２の上部に、Ｐ型拡散抵抗１００２を配置し、Ｐ型拡散抵抗１００２の周囲をＮ型ウェル１００１で覆っている。Ｐ型シリコン基板１３２の上面は、アルミ配線１０１８ａ、１０１８ａ’と絶縁膜１３３ａで覆われている。更にその上は、絶縁膜１３３ｂとアルミ配線１１８ａ、１０１８ｂ、１０１８ｂ’、１１８ｃで覆われている。
絶縁膜１３３ｂとアルミ配線１１８ａ、１０１８ｂ、１０１８ｂ’、１１８ｃの上は、パッド孔１１３を除いて絶縁膜１３１で覆われている。実施の形態６の絶縁膜１３１は、ポリイミドである。パッド孔１１３の所定の位置には、バンプ１１５が載せられ、その上に発光素子１１１ａ及び１１１ｂが実装される。発光素子１１１ａは、バンプ１１５、アルミ配線１０１８ｂ、アルミ配線１０１８ａ、Ｐ型拡散抵抗１００２、アルミ配線１０１８ａ’、アルミ配線１０１８ｂ’を介して、発光素子１１１ｂに、電気的に接続される。
実施の形態６の発光装置において、その他の構成は実施の形態１と同一である。それ故重複する説明を省略する。この実施の形態６においても要部の構成が同一である故、実施の形態１の発光装置と同一の効果を有する。本実施の形態において、凸レンズの数を発光素子１１１ａ及び１１１ｂの数に合わせて２つにしても良い。
《実施の形態７》
図１１を用いて、実施の形態７の発光装置を説明する。図１１は、ドライバＩＣチップ１１２の部分拡大断面図である。図１１において、実施の形態１の図３及び実施の形態６の図１０と同一の構成要素には、同一の符号を付している。実施の形態３の発光装置が実施の形態１及び実施の形態６と異なる点は、複数の発光素子１１１の相互の接続の仕方である。
実施の形態７の発光装置は、ドライバＩＣチップ１１２のＰ型シリコン基板１３２の上部に、Ｐ型拡散抵抗１００２を配置し、Ｐ型拡散抵抗１００２の周囲をＮ型ウェル１００１で覆っている。Ｐ型シリコン基板１３２の上面は、４層の絶縁膜（下から１３３ａ、１３３ｂ、１３３ｃ、１３３ｄ）と、４層のアルミ配線（１１１８ａと１１１８ａ’、１１１８ｂと１１１８ｂ’、１１１８ｃと１１１８ｃ’、１１８ａと１１１８ｄと１１１８ｄ’）で覆われている。
上層の絶縁膜１３３ｄとアルミ配線１１８ａ、１１１８ｄ、１１１８ｄ’の上には、更に絶縁膜１３１がパッド孔１１３を除いて形成されている。実施の形態７の絶縁膜１３１は、ポリイミドである。パッド孔１１３の所定の位置にはバンプ１１５が設けられ、その上に発光素子１１１ａ、１１１ｂが実装されている。発光素子１１１ａと１１１ｂは互いに、バンプ１１５、４層のアルミ配線（１１１８ａ、１１１８ａ’、１１１８ｂ、１１１８ｂ’、１１１８ｃ、１１１８ｃ’、１１１８ｄ、１１１８ｄ’）、Ｐ型拡散抵抗１００２を介して、電気的に接続される。
実施の形態７の発光装置において、その他の構成は実施の形態１と同一である。それ故重複する説明を省略する。この実施の形態７においても要部の構成が同一である故、実施の形態１の発光装置と同一の効果を有する。本実施の形態において、凸レンズ１１９の数を発光素子１１１の数に合わせて複数個配置しても良い。
《実施の形態８》
図１５を用いて、実施の形態８の発光装置を説明する。図１５（ａ）は、実施の形態８の導電経路であるアルミ配線の形状を示す平面図である。図１５（ｂ）から図１５（ｄ）は、それぞれ２個、３個、４個の発光素子をアルミ配線１５１０上に搭載した図である。図１５（ａ）から図１５（ｄ）のアルミ配線１５１０は、すべて同じ形状である。実施の形態８の発光装置のアルミ配線１５１０は、２個から４個の任意の数の発光素子を電気的に接続可能な形状を有する。
実施の形態８の発光装置は、複数のアルミ配線１５１０をドライバＩＣチップ１１２上に実装している。図１５（ａ）〜（ｄ）において、アルミ配線１５１０上の白丸１５１１は、バンプの位置を示している。発光素子１５０１〜１５０９は、アルミ配線１５１０の上に設けられたバンプを介して、アルミ配線１５１０と電気的に接続される。実施の形態８の発光装置が実施の形態１と異なる点は、アルミ配線１５１０の形状のみである。図１５（ｂ）〜（ｃ）において、各発光素子１５０１〜１５０９が接続しているバンプ１５１１とバンプ１５１１の間には、電流が流れる経路１５１２を示している。
本発明の実施の形態８によれば、１種類の導電経路パターン（例えばアルミ配線１５１０のパターン）を用いて、発光素子１５０１〜１５０９の搭載場所を変更するだけで、異なる数の発光素子を有する複数の発光装置を作ることが出来る。本発明の実施の形態８によれば、導電経路パターンを形成するマスクが１種類で済む。また、１種類のドライバＩＣチップと、任意の発光素子とを組み合わせて、需要に応じた発光装置を製造できるので、ＬＥＤの材料としてのドライバＩＣチップの在庫を少なくできる。工場の管理コストを削減できる。
実施の形態８の発光装置のドライバＩＣチップ１１２は、発光素子に流す電流又は発光素子に印加する電圧を可変するための外部接続端子を有していても良い。
実施の形態８の発光装置において、導電経路であるアルミ配線の形状以外の構成は実施の形態１と同一である。それ故重複する説明を省略する。この実施の形態８においても要部の構成が同一である故、実施の形態１の発光装置と同一の効果を有する。本実施の形態において、凸レンズの数を発光素子の数に合わせて複数個配置しても良い。
上記の実施の形態１から実施の形態８の発光装置は、異なる波長で発光する複数の可視発光素子を有していても良い。上記の実施の形態１から実施の形態８の発光装置は、赤、緑、青の３原色でそれぞれ発光する複数の可視発光素子を有していても良い。上記の実施の形態１から実施の形態８の発光装置を複数個並列に接続した照明装置を作ることが出来る。
発明をある程度の詳細さをもって好適な形態について説明したが、この好適形態の現開示内容は構成の細部において変化してしかるべきものであり、各要素の組合せや順序の変化は請求された発明の範囲及び思想を逸脱することなく実現し得るものである。
本発明は、発光素子駆動用半導体チップ、発光装置及び照明装置に有用である。
本発明は、発光素子駆動用半導体チップ、発光装置及び照明装置に関する。
近年、携帯電話やデジタルカメラ等の電子機器において、可視発光ダイオード（可視光ＬＥＤ）等の発光素子を駆動する発光装置、及びその発光装置を複数個用いた照明装置が利用される機会が増えている。電子機器の高集積化に伴い、実装面積の小さい発光装置が市場より要求されている。可視発光ダイオード等の発光素子は静電破壊や耐圧破壊しやすいため、保護素子を必要とし、さらに発光素子を駆動するドライバＩＣを必要とするため、発光装置の実装面積が大きくなるという問題があった。
特開２００３−８０７５号公報（特許文献１）に、保護素子の上に発光素子を実装し、１つの発光モジュールとすることで発光装置の実装面積を削減する技術が開示されている。図１２〜図１４を用いて、特許文献１に記載された従来例の発光装置について説明する。図１２は、従来例の発光装置の構成を示す平面図である。図１３は、図１２の破線Ａ−Ａ’の断面図である。図１４は、図１２及び図１３に示す従来例の発光装置の回路図である。図１２〜１４において、同じ構成要素については、同じ符号を用いている。
まず、図１２及び図１３について説明する。従来例の発光装置は、基板１２０２上に基板配線１２０３（ＶＣＣ配線及びＧＮＤ配線を含む。）を形成し、基板配線１２０３上に発光モジュール１２０１と電源回路１０４とドライバＩＣ１２０４とを実装している。発光モジュール１２０１、電源回路１０４、及びドライバＩＣ１２０４を構成している内部回路の各素子は、基板配線１２０３により、それぞれ電気的に接続されている。
電源回路１０４は、ＶＣＣ配線とＧＮＤ配線との間に接続された入力コンデンサ１４３と、ＶＣＣ配線を介して入力コンデンサ１４３に接続されたコイル１４１と、基板配線１２０３によりコイル１４１に接続されたショットキーダイオード１４２と、一端を基板配線１２０３を介してショットキーダイオード１４２と電圧帰還端子１２５とに接続されて他端をＧＮＤ配線に接続された出力コンデンサ１４４を有する。
発光モジュール１２０１の各構成要素について説明する。発光モジュール１２０１において、リードフレーム１１４は、基板１２０２の上方に実装されている。ツェナダイオード１２１３は、リードフレーム１１４上に固定される。ツェナダイオード１２１３の上面は、パッド孔１１３を除いて絶縁膜１３１で覆われている。
ツェナダイオード１２１３上の両端に近い部分を除くパッド孔１１３にはバンプ１１５が載せられ、バンプ１１５の上に発光素子１１１が実装されている。発光素子１１１は、可視発光ダイオード（ＬＥＤ）である。ツェナダイオード１２１３は、発光素子１１１を静電破壊及び高耐圧破壊から保護している。
図１２及び図１３において２個のツェナダイオード１２１３の上に、それぞれ１つずつ発光素子１１１が実装されている。従来例の発光装置は、発光素子１１１をツェナダイオード１２１３上に実装して一体化したモジュールとすることで、ツェナダイオード１２１３と発光素子１１１とを別々に実装する場合よりも、実装面積を小さくしている。
ツェナダイオード１２１３上の両端に近い部分のパッド孔１１３には、２つのボンディングワイヤ１１６のそれぞれの一端が接続されている。一方のボンディングワイヤ１１６の他端は、アノード側端子１２５３に接続され、もう一方のボンディングワイヤ１１６の他端は、カソード側端子１２５４に接続される。
発光素子１１１の上部に凸レンズ１１９が配置されている。凸レンズ１１９は、発光素子１１１の光を集光し、光の指向性を強くし、基板１２０２に垂直な方向の輝度を高める。
光透過性樹脂モールド１１７は、発光素子１１１、ツェナダイオード１２１３、リードフレーム１１４、及び凸レンズ１１９を含む全体を覆い、基板１２０２と一体に構成されている。光透過性樹脂モールド１１７の上半分は、パラボラ形状であって、光を実効的に全反射して集光する反射面を形成している。
ドライバＩＣ１２０４の各構成要素について説明する。ドライバＩＣ１２０４において、リードフレーム１１４は、基板１２０２の上方に実装される。ドライバＩＣチップ１１２は、リードフレーム１１４上に固定されている。ドライバＩＣチップ１１２の上面は、パッド孔１１３を除いて絶縁膜１３１に覆われている。
６つのパッド孔には６つのボンディングワイヤ１１６の一端がそれぞれ接続され、各ボンディングワイヤ１１６の他端はそれぞれ外部接続端子（制御端子１２３、電圧帰還端子１２５、スイッチング端子１２４、電流帰還端子１２６、ＶＣＣ端子１２１、ＧＮＤ端子１２２）に接続されている。このように複数のボンディングワイヤ１１６を通して、ドライバＩＣチップ１１２は、外部接続端子に電気的に接続されている。
ＶＣＣ端子１２１は、ＶＣＣ配線に接続されている。ＧＮＤ端子１２２は、ＧＮＤ配線に接続されている。制御端子１２３は、ドライバＩＣ１２０４のＯＮ／ＯＦＦの切替を行うための信号を入力される端子である。制御端子１２３に入力された入力電圧がＨｉｇｈの時には、ドライバＩＣチップ１１２は動作して、発光素子１１１が連続発光する。入力電圧がＬｏｗの時には、ドライバＩＣチップ１１２は動作を停止し、発光素子１１１の発光も停止する。制御端子１２３にパルス電圧を入力することで、発光素子１１１の点滅の動作を繰り返すこともできる。
スイッチング端子１２４は、基板配線１２０３によりショットキーダイオード１４２のアノード端子とコイル１４１とに接続している。電圧帰還端子１２５は、基板配線１２０３によって、ショットキーダイオード１４２のカソード端子、発光モジュール１２０１のアノード側端子１２５３、及び出力コンデンサ１４４と接続している。電流帰還端子１２６は、基板配線１２０３によって、発光モジュール１２０１のカソード側端子１２５４と接続している。
図１４の従来例の発光装置の回路構成を説明する。図１４に示すように、従来例の発光装置は、外部電源１４０の出力する電圧を昇圧する電源回路１０４と、外部接続端子（ＶＣＣ端子１２１、スイッチング端子１２４、電圧帰還端子１２５）を介して電源回路１０４に接続されるドライバＩＣ１２０４と、アノード側端子１２５３を介して電源回路１０４に接続されカソード側端子１２５４を介してドライバＩＣ１２０４に接続される発光モジュール１２０１とを有する。
図１４においてドライバＩＣ１２０４の枠内に示す回路は、ドライバＩＣチップ１１２に搭載される内部回路である。ドライバＩＣチップ１１２は、電圧帰還端子１２５とＧＮＤ端子１２２との間に接続された第１の保護回路５０１、ＶＣＣ端子１２１とＧＮＤ端子１２２との間に接続され、その中間接続点に電流帰還端子１２６を接続された第２の保護回路１４０１、電流帰還端子１２６と接地電位との間に接続された電流検出抵抗５０４、制御端子１２３と電圧帰還端子１２５と電流帰還端子１２６に接続された電圧検出回路５０３、及び制御端子１２３と電圧検出回路５０３とスイッチング端子１２４に接続された駆動回路５０２を有する。
第１の保護回路５０１は、電圧帰還端子１２５へのサージ印加により、電圧検出回路５０３が静電破壊されることを防ぐもので、ツェナダイオード、ＭＯＳトランジスタ、又はバイポーラトランジスタ等で構成される。図１４の第１の保護回路５０１は、ツェナダイオードである。
第２の保護回路１４０１は、電流帰還端子１２６へのサージ印加により、ドライバＩＣチップ１１２の内部回路が静電破壊されることを防ぐ。図１４において、第２の保護回路１４０１は、２個のダイオードの直列接続回路で構成している。
駆動回路５０２は、スイッチング端子１２４を介してコイル１４１とショットキーダイオード１４２を駆動し、外部電源１４０からの入力電圧を昇圧する。これにより、出力コンデンサ１４４には、入力電圧より高い電圧が出力電圧として印加される。出力コンデンサ１４４の電圧は、発光モジュール１２０１のアノード側端子１２５３を通して、発光素子１１１のアノード側に印加される。
発光モジュール１２０１において、ツェナダイオード１２１３と発光素子１１１は１対で並列接続されている。ツェナダイオード１２１３は、発光モジュール１２０１の実装時等にアノード側端子１２５３あるいはカソード側端子１２５４に印加されるサージから発光素子１１１を保護する。
発光モジュール１２０１のカソード側端子１２５４は、ドライバＩＣチップ１１２内部の電流検出抵抗５０４に接続された電流帰還端子１２６に接続される。電圧検出回路５０３は、電流検出抵抗５０４の端子電圧を一定に保つことにより、発光素子１１１に流れる電流を一定に保つ。電圧検出回路５０３は、電圧帰還端子１２５の電圧が規定値を超えないように、出力電圧の検出及び制御を行う。
従来例の駆動回路５０２及び電圧検出回路５０３は本発明と同じであるため、図１４において内部の回路を省略又は簡略化して記載している。駆動回路５０２及び電圧検出回路５０３の内部回路の詳細は、本発明の実施の形態１で説明する。
特開２００３−８０７５号公報
上記のように構成された従来例の発光装置は、発光素子１１１を含む発光モジュール１２０１と、ドライバＩＣチップ１１２を含むドライバＩＣ１２０４とが別々のリードフレームに実装されているため、実装面積が大きくなるという問題があった。特に発光素子１１１が複数個使用される場合、ツェナダイオード１２１３の占めるスペースが大きくなり、問題となっていた。従来例の発光装置において、発光素子１１１の静電破壊や耐圧破壊を保護する保護素子１２１３と、発光素子１１１を駆動するドライバＩＣ１１２とは必要であったため、実装面積を小さくするために取り除くことはできない。
本発明は、上記問題を解決するもので、実装面積の小さい発光装置を提供することを目的とする。
本発明は、任意の数の発光素子と組み合わせて使用できる安価な発光素子駆動用半導体チップを提供することを目的とする。
本発明は、安価な照明装置を提供することを目的とする。
本発明は、高輝度で小型の照明装置を提供することを目的とする。
上記課題を解決するため、本発明は下記の構成を有する。
本発明の１つの観点による発光装置は、電気信号端子を備え、前記電気信号端子に外部から与えられる電気信号によって駆動され発光する発光素子と、前記電気信号を出力して前記電気信号端子に印加する発光素子駆動用回路、及び外部と電気的に接続するための保護端子に接続された保護回路を半導体を用いて形成した発光素子駆動用半導体チップと、を有し、前記発光素子は、絶縁膜を介して前記発光素子駆動用半導体チップ上に配置され、前記絶縁膜を貫通する接続体によって前記発光素子駆動用半導体チップに接続され、前記発光素子及び前記発光素子駆動用回路のそれぞれは、前記保護端子を通して外部と接続される。
この発明は、発光素子駆動用半導体チップ（ドライバＩＣチップ）上に発光素子を実装することで、実装面積の小さい発光装置を実現できる。
保護回路は、発光素子又は発光素子駆動用回路を外部から印加される静電気や高電圧（以下、静電気や高電圧を「サージ電圧」と呼ぶ。）から保護する。
ドライバＩＣチップの内部回路を保護するための保護回路を設ける工程で、発光素子の保護回路をドライバＩＣチップ上に設けることにより、又はドライバＩＣチップの内部回路の保護と発光素子の保護とを兼ねる保護回路を設けることによって、信頼性の高い発光装置を安価に実現できる。この発明によれば、発光素子を外部から印加されるサージ電圧から保護するためだけの従来のような第１の保護回路をドライバＩＣチップの外部に設けないため、従来と比較して安価で実装面積の小さい発光装置を実現できる。
本発明の別の観点による上記の発光装置において、前記保護回路は、前記発光素子駆動用半導体チップの発光素子駆動用回路を形成する素子と同一の製法によって形成された、一若しくは複数個の素子を備える。
例えば、保護回路は、ＰＮ接合のダイオード、バイポーラトランジスタ、ＭＯＳトランジスタの中の少なくとも１つを用いて形成される。この発明は、安価で信頼性が高く実装面積の小さい発光装置を実現できる。
本発明の更に別の観点による上記の発光装置において、前記発光素子駆動用半導体チップの面上に、それぞれ別個のチップで構成された複数個の前記発光素子が装着されており、前記発光素子駆動用半導体チップは、前記発光素子を相互に接続する導電経路を設ける。
ドライバＩＣチップ上に複数の発光素子の相互接続のみのための導電経路を設けることにより、安価で実装面積の小さい発光装置を実現できる。
導電経路は、極めて低い抵抗値の導電体であっても良く、所定の抵抗値又は所定の電圧降下を生じる経路であっても良い。一般的には、導電経路は極めて低い抵抗値の導電体で形成されることが好ましい場合が多い。導電経路は、ドライバＩＣチップの半導体基板自体に拡散層で形成されても良く、半導体基板の上に蒸着、接着、塗布等の任意の方法で形成されても良い。導電経路の材質は任意である。例えば、ドライバＩＣチップ上に形成された拡散層、金属配線層、樹脂導電層等である。
本発明の更に別の観点による上記の発光装置において、前記導電経路は、前記発光素子駆動用半導体チップにおいて前記発光素子駆動用回路を形成する拡散層又は金属配線層と同一処理方法によって形成された拡散層又は金属配線層によって形成される。
この発明により、安価で実装面積の小さい発光装置を実現できる。
本発明の更に別の観点による上記の発光装置において、前記導電経路は、所定の値を有する抵抗を備える。
この発明によれば、例えば導電経路の抵抗値の変化に基づいて発光素子近傍の温度を検出したり、導電経路の両端電圧に基づいて発光素子を流れる電流を検出したり、複数の発光素子を並列に接続した回路においてそれぞれの発光素子に抵抗値を有する導電経路を直列接続することにより各発光素子に流れる電流を均一化したりできる。
本発明の更に別の観点による上記の発光装置は、異なる波長で発光する複数個の可視発光素子を備える。
この発明によれば、発光色が異なる複数の発光素子を非常に近接した位置に配置できるので、例えば複数の発光素子を同時に点灯した場合、複数の発光素子は良く混色し、どの角度から見ても色ムラが生じにくい。
本発明の更に別の観点による上記の発光装置において、前記発光素子は、赤、緑、青の３原色でそれぞれ発光する複数の可視発光素子を含む。
この発明の発光装置は、カラー表示が出来る。発光装置単体がドライバＩＣチップを有する故に、周辺回路を削減でき、複数の発光装置を接続することは容易である。発光装置の実装面積が小さく、各発光装置の全体面積の中で発光面積が占める割合が大きいので、複数の発光装置を密集して並べると、従来よりはるかに高輝度の発光装置の表示装置（照明装置）を実現できる。例えば屋外用画像表示装置として有用である。
本発明の更に別の観点による上記の発光装置において、複数個の前記発光素子が、前記発光装置に一体で形成された一透過型集光レンズの焦点近傍に配置されている。
発光素子を集光用光学系の焦点に配置することにより、発光素子が発する光を所定の方向に集中できる。発光素子を回路基板に取り付ける精度上の制約等により、回路基板上に複数の発光素子を配置した従来の発光装置においては、各発光素子をある程度の距離を置いて配置せざるを得なかった。それ故に、複数の発光素子は集光用光学系の焦点から少し離れた所に取り付けられた。例えば、複数の発光素子は、大きめのパラボラ型反射面の下にパラボラの焦点から少しずつずれた位置に配置され、パラボラの底で各発光素子の真上に個別の樹脂製の凸レンズが設けられていた。それ故に、発光素子が発した光の一部が所定の方向に向かわず、一定以上集光率を高められないという問題があった。この発明によれば、従来より高い集光率、強い指向性を有する発光装置を実現できる。
本発明の更に別の観点による上記の発光装置において、複数個の前記発光素子は、前記発光装置に一体で形成された一反射面の焦点近傍に配置されている。
反射面は、典型的には、内面で光が全反射するように形成された透明の樹脂の反射面である。この発明によれば、高い集光率、強い指向性を有する発光装置を実現できる。
本発明の１つの観点による照明装置は、前記発光素子に所定の電流を印加する定電流回路又は前記発光素子に所定の電圧を印加する定電圧回路を有する前記発光素子駆動用半導体チップを備えた、上記の発光装置を複数個有する。
この発明により、発光装置の相互の配線を簡素化した安価な照明装置を実現できる。発光装置を密集して配置することにより、従来より高輝度の及び／又は小型の照明装置を実現できる。照明装置は、例えば通常の照明装置、大型の表示パネル、映像表示装置等を含む。
本発明の１つの観点による発光素子駆動用半導体チップは、電気信号端子を備えて、前記電気信号端子に与えられる電気信号によって駆動され発光する、複数個の発光素子を装着する発光素子駆動用半導体チップであって、半導体を用いて形成され、前記電気信号を出力して前記電気信号端子に印加する発光素子駆動用回路と、前記複数個の発光素子の前記電気信号端子を相互に接続する導電経路と、を備える。
この発明によれば、発光素子駆動用半導体チップ（ドライバＩＣチップ）上に、複数の発光素子の相互接続のみのための導電経路を設けることにより、安価で実装面積の小さい発光素子駆動用半導体チップを実現できる。
本発明の他の観点による上記の発光素子駆動用半導体チップにおいて、それぞれ別個のチップで構成された個数Ｐ（Ｐは１以上の正整数）の前記発光素子と、前記発光素子駆動用回路の回路素子は、前記導電経路に設けられたバンプを経由して相互に接続される。
この発明によれば、ワイヤボンディングが不要な安価で実装面積の小さい発光素子駆動用半導体チップを実現できる。
本発明の別の観点による上記の発光素子駆動用半導体チップにおいて、前記導電経路は、個数Ｐの前記発光素子に代えて、前記発光素子とほぼ同一形状の個数Ｑ（ＱはＰと異なる正整数）の発光素子を実装する導電経路形状を有する。
この発明により、１種類の導電経路パターン（例えばアルミ配線パターン）で、発光素子の搭載場所を変更することにより、異なる数の発光素子を有する複数の発光装置を作ることが出来る。この発明によれば、導電経路パターンを形成するマスクが１種類で済む。又、１種類のドライバＩＣチップと、任意の発光素子とを組み合わせて、需要に応じた発光装置を製造できるので、ＬＥＤの材料としてのドライバＩＣチップの在庫を少なくできる。この発明によれば、工場の管理コストを削減できる。
本発明の更に別の観点による上記の発光素子駆動用半導体チップは、前記発光素子を駆動する電流又は電圧値を可変とするための外部接続端子を有する。
例えばドライバＩＣチップが１個の発光素子を駆動する場合と、４個の発光素子を駆動する場合とでは、ドライバＩＣチップの設定を変更する場合がある。この発明の発光素子駆動用半導体チップは、外部接続端子から発光素子に流す電流又は発光素子に印加する電圧を可変できるので、１種類のドライバＩＣチップを用いて、多種類の発光装置を製造できる。
発明の新規な特徴は添付の請求の範囲に特に記載したものであるが、構成及び内容の双方に関して本発明は、他の目的や特徴と共に、図面と共同して理解されるところの以下の詳細な説明から、より良く理解され評価されるであろう。
本発明によれば、実装面積の小さい発光装置を実現できるという有利な効果が得られる。
本発明によれば、従来必要であったツェナダイオード等の保護素子をなくすことにより、安価で信頼性が高い発光装置を実現できるという有利な効果が得られる。
本発明によれば、発光モジュールの外部接続端子の静電破壊の耐圧を高くする発光装置を実現できるという有利な効果が得られる。
本発明の発光装置によれば、ドライバＩＣチップ上に発光素子を搭載するため、従来と比較して基板配線の寄生抵抗、浮遊容量が減る。そのため、電流値を安定させる位相補償の設計が容易となり、発光の輝度が安定し発光のちらつきが無くなるという有利な効果が得られる。
本発明によれば、任意の数の発光素子と組み合わせて使用できる安価な発光素子駆動用半導体チップを実現できるという有利な効果が得られる。
本発明によれば、安価な照明装置を実現できるという有利な効果が得られる。
本発明によれば、高輝度で小型の照明装置を実現できるという有利な効果が得られる。
以下本発明の実施をするための最良の形態を具体的に示した実施の形態について、図面とともに記載する。
《実施の形態１》
図１〜５を用いて、本発明の実施の形態１の発光装置について説明する。図１は、本発明の実施の形態１における発光装置の平面図である。図２は、図１中の破線Ａ−Ａ’で切断した断面図である。図３は、ドライバＩＣチップ１１２の部分拡大断面図である。図４は、ＬＥＤである発光素子１１１ａ、１１１ｂとドライバＩＣチップ１１２との間を接続するアルミ配線の形状を示す平面図である。図５は、本発明の実施の形態１の発光装置の回路図である。図１〜５において、同じ構成要素については同じ符号を用いている。図１〜５において、従来例の図１２〜１４と同じ構成要素については同じ符号を用いている。
図１及び図２を用いて、本発明の実施の形態１の発光装置について説明する。本発明の実施の形態１の発光装置は、基板１０２上に基板配線１０３（ＶＣＣ配線及びＧＮＤ配線を含む。）を形成し、基板配線１０３上に電源回路１０４と発光モジュール１０１とを実装する。発光モジュール１０１の内部回路の各素子と電源回路１０４の内部回路の各素子は、基板配線１０３により、それぞれ電気的に接続される。ＶＣＣ配線は外部電源に接続され、ＧＮＤ配線は接地電位に接続される。
電源回路１０４は、ＶＣＣ配線とＧＮＤ配線との間に接続された入力コンデンサ１４３と、ＶＣＣ配線を介して入力コンデンサ１４３に接続されたコイル１４１と、基板配線１０３によりコイル１４１に接続されたショットキーダイオード１４２と、一端を基板配線１０３を介してショットキーダイオード１４２に接続されて他端をＧＮＤ配線に接続された出力コンデンサ１４４を有する。
発光モジュール１０１は、基板配線１０３により電源回路１０４に接続される外部接続端子（ＶＣＣ端子１２１、ＧＮＤ端子１２２、制御端子１２３、スイッチング端子１２４、電圧帰還端子１２５）を有する。
ＶＣＣ端子１２１は、ＶＣＣ配線に接続されている。ＧＮＤ端子１２２は、ＧＮＤ配線に接続されている。制御端子１２３は、通常、マイクロコンピュータ等の制御回路の出力に接続され、発光素子１１１ａ、１１１ｂの発光／停止を切り替える信号を入力される。
スイッチング端子１２４は、基板配線１０３により、ショットキーダイオード１４２のアノード端子とコイル１４１とに接続している。電圧帰還端子１２５は、基板配線１０３により、ショットキーダイオード１４２のカソード端子と出力コンデンサ１４４とに接続している。
発光モジュール１０１を構成する各素子について更に説明する。本発明の実施の形態１の発光モジュール１０１において、リードフレーム１１４が基板１０２の上方に実装され、リードフレーム１１４上にドライバＩＣチップ（発光素子駆動用半導体チップ）１１２が固定されている。ドライバＩＣチップ１１２の上面は、パッド孔１１３を除いて、絶縁膜１３１で覆われている。パッド孔１１３は、ドライバＩＣチップ１１２上において、絶縁膜１３１が存在しない部分である。両端に近い部分を除いて、パッド孔１１３にバンプ１１５が設けられ、発光素子１１１ａ、１１１ｂはバンプ１１５の上に実装される。
本発明の発光装置が従来例の発光装置と異なる特徴点は、発光モジュール１０１内にドライバＩＣチップ１１２が内蔵されており、発光素子１１１ａ、１１１ｂがドライバＩＣチップ１１２上に実装されていることである。そのため、本発明の基板１０２のサイズは、従来例の基板１２０２よりも小さい。本発明の発光装置は、発光素子１１１ａ、１１１ｂをドライバＩＣチップ１１２上に実装するため、従来と比較して発光装置の実装面積を小さくすることができる。
発光素子１１１ａ、１１１ｂ（両者をまとめて発光素子１１１と表示する。）は、それぞれ別個のチップで構成される。本発明の実施の形態１において、複数個の発光素子がドライバＩＣチップ１１２上に実装される。図１〜５においては、２個の発光素子１１１ａ、１１１ｂが実装されている。
発光素子１１１ａ、１１１ｂは、可視発光ダイオード（ＬＥＤ）である。発光素子の色は所望のものを用いうる。実施の形態１においては、発光素子１１１ａ、１１１ｂは青色発光ダイオードであって、表面に白色の蛍光物質を塗布した透過型集光レンズ１１９を通して白色光を外部に放射する。本発明において、複数の発光素子がそれぞれ異なる波長で発光しても良い。発光素子１１１の上部に配置された凸レンズ１１９は、発光素子１１１の光を集光し、光の指向性を強くし、基板１０２に垂直な方向の輝度を高める。
光透過性樹脂モールド１１７は、発光素子１１１、ドライバＩＣチップ１１２、リードフレーム１１４、及び凸レンズ１１９を含む全体を覆い、固定し保護している。光透過性樹脂モールド１１７は、発光素子１１１の光を集光し、輝度や光の指向性を調整する役割を果たしている。光透過性樹脂モールド１１７の上半分は、パラボラ形状であって、光を実効的に全反射して集光し、基板１０２に垂直な方向の輝度を高める反射面を形成している。
実施の形態１において、光透過性樹脂モールド１１７及び凸レンズ１１９は、同一材質で一体に形成されている。複数の発光素子１１１ａ、１１１ｂが、発光装置に一体で形成された１個の表面に白色の蛍光物質を塗布した透過型集光レンズ１１９及び１個の反射面１１７の焦点近傍に配置される。
図３は、ドライバＩＣチップ１１２の上面の一部を拡大した図である。ドライバＩＣチップ１１２の基板であるＰ型シリコン基板１３２は、上面を絶縁膜１３３ａで覆われている。絶縁膜１３３ａの上面は、導電経路であるアルミ配線１１８ａ、１１８ｂ、１１８ｃの箇所を除いて、絶縁膜１３３ｂで覆われている。
実施の形態１において、絶縁膜１３３ａ及び絶縁膜１３３ｂは、酸化膜（ＳｉＯ２）である。なお、絶縁膜１３３ａ、１３３ｂの材質は、酸化膜（ＳｉＯ２）に限定されず、窒化膜（ＳｉＮ）、高分子化合物（ポリイミド等）、樹脂（エポキシ等）等であっても良い。
絶縁膜１３３ｂと、アルミ配線１１８ａ、１１８ｂ、１１８ｃの上面は、パッド孔１１３を除いて絶縁膜１３１で覆われている。パッド孔１１３は、ボンディングワイヤ１１６を接続するためと、バンプ１１５を載せるために設けられる。アルミ配線１１８ａ、１１８ｂ、１１８ｃ上のパッド孔１１３のある所定の位置に、バンプ１１５が設けられる。
発光素子１１１ａ、１１１ｂは、バンプ１１５の上に実装される。発光素子１１１ａ、１１１ｂは、バンプ１１５を通じて、ドライバＩＣチップ１１２上のアルミ配線１１８ａ、１１８ｂ、１１８ｃに接続される。
図３の両端に近い部分に示すパッド孔１１３には、図１及び図２に示すようにボンディングワイヤ１１６が接続される。ドライバＩＣチップ１１２は、ボンディングワイヤ１１６により、内部回路と外部接続端子（ＶＣＣ端子１２１、ＧＮＤ端子１２２、制御端子１２３、スイッチング端子１２４、電圧帰還端子１２５）とを電気的に接続される。
図４のアルミ配線の形状及び図５の回路図に示すように、発光素子１１１ｂのアノード（電気信号端子）は、バンプ１１５及びアルミ配線１１８ｃを介してドライバＩＣチップ１１２の内部回路素子及び電圧帰還端子（保護端子）１２５に接続される。発光素子１１１ｂのカソードは、バンプ１１５及びアルミ配線１８８ｂを介して発光素子１１１ａのアノードに接続される。発光素子１１１ａのカソードは、バンプ１１５及びアルミ配線１１８ａを介してドライバＩＣチップ１１２の内部回路素子（電流帰還用の抵抗素子５０４等）と接続される。発光素子１１１ａ、１１１ｂのアノード及びカソードは、電気信号端子である。
アルミ配線１１８ｂは、発光素子１１１ｂのカソードと発光素子１１１ａのアノードとを接続する役割のみを有し、ドライバＩＣチップ１１２上に形成された回路素子と接続されない。
本発明の実施の形態１のアルミ配線１１８ａ、１１８ｂ、１１８ｃに代えて、金属配線層又は拡散層等で形成された導電経路により、ドライバＩＣチップ１１２及び複数の発光素子１１１ａ、１１１ｂを相互に接続しても良い。金属配線層は、例えばアルミ、金又は銅で形成される。
図５の実施の形態１の発光装置の回路図を説明する。図５に示すように、本発明の実施の形態１の発光装置は、外部電源１４０の出力する電圧を昇圧する電源回路１０４と、外部接続端子（ＶＣＣ端子１２１、スイッチング端子１２４、電圧帰還端子１２５）を介して電源回路１０４に接続される発光モジュール１０１とを有する。
電源回路１０４において、外部電源１４０に入力コンデンサ１４３の一端が接続されている。入力コンデンサ１４３の他端は、接地電位に接続される。コイル１４１は、入力電源１４０とショットキーダイオード１４２のアノード端子とに接続される。ショットキーダイオード１４２のカソード端子は、出力コンデンサ１４４の一端に接続される。出力コンデンサの他端は接地電位に接続されている。
図５に示す発光モジュール１０１の枠内に記載された駆動回路５０２、電圧検出回路５０３、及び電流検出抵抗５０４は、ドライバＩＣチップ１１２に搭載される発光素子駆動用回路である。ドライバＩＣチップ１１２は、入力コンデンサ１４３とコイル１４１との間に接続されているＶＣＣ端子１２１から電源を供給されて駆動する。
電圧帰還端子１２５は、ショットキーダイオード１４２のカソード端子と出力コンデンサ１４４との間に接続されて、出力電圧を入力する。ＧＮＤ端子１２２は、接地電位に接続される。
電圧帰還端子１２５とＧＮＤ端子１２２との間には、第１の保護回路５０１と、電圧検出回路５０３の第１の分圧抵抗５２１及び第２の分圧抵抗５２２とが並列に接続されている。
実施の形態１において、第１の保護回路５０１はツェナダイオードである。第１の保護回路５０１は、電圧帰還端子１２５にサージ電圧が印加されることにより、電圧検出回路５０３が静電破壊されることを防止する。
電圧帰還端子１２５には、更に発光素子１１１ｂのアノードが接続されている。発光素子１１１ｂのカソードは、発光素子１１１ａのアノードに接続されている。発光素子１１１ａのカソードは、電流検出抵抗５０４を介して接地電位に接続されている。
発光素子１１１ｂのアノード側は、電圧帰還端子１２５を通して外部に電気的に露出している。実装工程などにおいて、電圧帰還端子１２５を通して発光素子１１１ｂのアノードに印加されるサージ電圧は、第１の保護回路５０１により吸収される。これにより、発光素子１１１ａ及び１１１ｂは、静電破壊から防止される。
第１の保護回路５０１は、本来ドライバＩＣチップ１１２の内部を保護するための回路であるが、発光素子１１１ｂと発光モジュール１０１内で接続されているため、発光素子１１１ａ及び１１１ｂの保護回路としても機能する。よって本発明の発光装置は、従来例の発光装置で必要であった図１４のツェナダイオード１２１３を省略することができる。
発光素子１１１ａのカソード側は、発光モジュール１０１内部で電流検出抵抗５０４に接続されているため、外部からのサージ電圧の印加を受けることがない。そのため、本発明の発光装置は、従来例の発光装置で必要であった第２の保護回路１４０１（図１４）も不要となる。これにり、本発明は従来の発光装置と比較して、ドライバＩＣチップ１１２の面積を削減できる。
発光素子１１１ａと電流検出抵抗５０４との接続点は、誤差アンプ５２６の反転入力端子に接続されている。誤差アンプ５２６の非反転入力端子には、第１の基準電圧５２５の一端が接続されている。第１の基準電圧５２５の他端は接地電位に接続されている。誤差アンプ５２６の出力端子は、ＰＷＭコンパレータ５２８の非反転入力端子に接続されるとともに、コンデンサ及び抵抗を介して誤差アンプ５２６の反転入力端子に接続されている。
ＰＷＭコンパレータ５２８の反転入力端子には、制御端子１２３に一端を接続された鋸波発振器５２７の他端に接続されている。ＰＷＭコンパレータ５２８の出力端子は、駆動回路５０２内部のＡＮＤ回路５１１の入力端子に接続されている。
上記のように電圧検出回路５０３の内部の各素子を相互に接続することにより、電流検出抵抗５０４の端子間電圧が誤差アンプ５２６の非反転入力端子に入力される第１の基準電圧５２５と等しくなるように、負帰還の動作を行う。こうして、電流検出抵抗５０４に流れる電流を一定にすることにより、発光素子１１１に流れる電流を一定に制御し、発光の明るさを一定に保つことができる。
駆動回路５０２内部のＡＮＤ回路５１１の入力端子には、更にコンパレータ５２４の出力端子が接続されている。コンパレータ５２４の反転入力端子には、第１の分圧抵抗５２１と第２の分圧抵抗５２２の接続点が接続されている。コンパレータ５２４の非反転入力端子には、第２の基準電圧５２３の一端が接続されている。第２の基準電圧５２３の他端は接地電位に接続されている。
上記のように接続された第１の分圧抵抗５２１、第２の分圧抵抗５２２、第２の基準電圧５２３、及びコンパレータ５２４は、出力コンデンサ１４４の出力電圧（電圧帰還端子１２５の電圧）が規定値を超えないように、出力電圧の検出及び制御を行うための保護回路である。
駆動回路５０２において、ＡＮＤ回路５１１の出力端子は、アンプを介してＮチャネルＭＯＳトランジスタ５１２のゲートに接続されている。ＮチャネルＭＯＳトランジスタ５１２のソースは接地電位に接続され、ドレインはスイッチング端子１２４に接続されている。
駆動回路５０２は、ＡＮＤ回路５１１の出力により、Ｎチャネル型ＭＯＳトランジスタ５１２のオンオフのスイッチング動作を制御する。このスイッチング動作により、外部電源１４０の出力する入力電圧は昇圧され、出力コンデンサ１４４には入力電圧より高い電圧が印加される。
ＡＮＤ回路５１１の入力端子には、制御端子１２３が接続されている。制御端子１２３に入力される入力電圧がＨｉｇｈの時に、ドライバＩＣチップ１１２は動作し、駆動回路５０２は発光素子１１１を連続発光させる。入力電圧がＬｏｗの時に、ドライバＩＣチップ１１２は動作を停止し、駆動回路５０２は発光素子１１１の発光を停止させる。このように駆動回路５０２は、制御端子１２３に入力される入力電圧に基づいて発光素子１１１のＯＮ／ＯＦＦの切替を行う。制御端子１２３にパルス電圧を入力することで、発光素子１１１の点滅の動作を繰り返すこともできる。
上記のように構成された本発明の発光装置において、発光素子１１１ａ及び１１１ｂに定電流が供給される動作について説明する。発光素子１１１ａと発光素子１１１ｂに流れる電流が増加すると、電流検出抵抗５０４の端子電圧は高くなる。電流検出抵抗５０４の端子電圧が第１の基準電圧５２５よりも高くなり、電流検出抵抗５０４の端子電圧と第１の基準電圧５２５との差が大きくなると、電圧検出回路５０３の誤差アンプ５２６の出力信号は低くなる。
誤差アンプ５２６の出力信号を非反転入力端子に入力され、発振器５２７の出力信号を反転入力端子に入力されるＰＷＭコンパレータ５２８の出力信号は、誤差アンプ５２６の出力信号が低くなるにつれロー（Ｌｏｗ）期間が長くなり、ハイ（Ｈｉｇｈ）期間が短くなる。ＰＷＭコンパレータ５２８の出力信号がハイの間、Ｎチャネル型ＭＯＳトランジスタ５１２はオンになる。オン時間が短くなるため、外部電源１４０から入力された電流をコイル１４１に蓄積する量が少なくなる。
コイル１４１に蓄積される電流が少ないため、ＰＷＭコンパレータ５２８の出力信号がローになり、Ｎチャネル型ＭＯＳトランジスタ５１２がオフになったときに、出力コンデンサ１４４及び電圧帰還端子１２５に印加される電圧値は小さくなる。電圧帰還端子１２５から発光素子１１１ａ及び発光素子１１１ｂに流れる電流は少なくなる。すると、電流検出抵抗５０４の端子電圧が下がり、電流検出抵抗５０４の端子電圧と第１の基準電圧５２５との差が小さくなる。
発光素子１１１ａ及び１１１ｂに流れる電流が少なくなったときの動作については、上記の動作と逆の動作を行う。上記のように、電圧検出回路５０３は電流検出抵抗５０４の端子電圧が第１の基準電圧５２５と等しくなるように、駆動回路５０２のＮチャネル型ＭＯＳトランジスタ５１２のスイッチング動作を制御する。こうして、発光素子１１１に一定電流が流れる。
本発明の実施の形態１の発光装置においては、発光モジュール１０１に外部接続端子としての電流帰還端子１２６が設けられていない。従来例の発光装置においては、電流帰還端子１２６はドライバＩＣ１２０４に設けられて、従来の発光モジュール１２０１のカソード側端子１２５４に接続していた。本発明の実施の形態１においては、発光モジュール１０１内に発光素子１１１とドライバＩＣチップ１１２を搭載し、それぞれを接続する故、従来のような電流帰還端子１２６は不要である。
本発明の実施の形態１のドライバＩＣチップ１１２は、定電流回路であって、入力電圧を昇圧し、発光素子１１１ａ、１１１ｂに所定の電流を流すよう構成されていた。その構成に代えて、ドライバＩＣチップ１１２は、定電圧回路であって、入力電圧を昇圧し、発光素子１１１ａ、１１１ｂに所定の電圧を印加するよう構成しても良い。
また別構成として、ドライバＩＣチップ１１２は、入力電圧を一定電圧に昇圧する定電圧回路と、並列に接続された複数の発光素子のそれぞれに所定の電流を流す定電流回路とを有していても良い。ドライバＩＣチップ１１２は、入力電圧を降圧し、発光素子１１１ａ、１１１ｂに所定の電流を流す定電流回路、又は発光素子１１１ａ、１１１ｂに所定の電圧を印加する定電圧回路であっても良い。
本発明の発光装置は、発光素子１１１をドライバＩＣチップ１１２上に実装する構成である故、従来例の発光装置と比較して、大幅に実装面積を削減できることができる。
本発明によれば、従来のツェナダイオード等によるディスクリート保護素子による保護に比べて、ドライバＩＣチップ１１２内において多種類の保護回路構成が可能となるため、発光モジュール１０１の外部接続端子の静電破壊の耐圧を高くすることができる。
《実施の形態２》
図６を用いて、実施の形態２の発光装置を説明する。図６は、実施の形態２の発光装置を示す回路図である。図６において、図５と同一の素子には同一の符号を付している。実施の形態６の発光装置が実施の形態１の発光装置と異なる点は、発光素子１１１（１１１ａ、１１１ｂ、１１１ｃ、１１１ｄ）を４つ直列接続していることである。それ以外の構成は、実施の形態１と同一である。それ故重複する説明を省略する。この実施の形態２においても要部の構成が同一である故、実施の形態１と同一の効果を有する。
なお、発光素子１１１の個数や接続は、実施の形態１及び実施の形態２に限定するものではなく、任意の所望の数の発光素子を接続することや、複数の発光素子と直列抵抗とを並列接続する実施の態様も本発明に含まれる。もちろん、発光素子が１つであっても構わない。
また、実施の形態１及び２では、発光素子１１１の上部に配置される凸レンズ１１９は一つであったが、発光素子の数に合わせて複数の凸レンズを配置することも可能である。例えば、発光素子１つに対して凸レンズ１つの組合せであっても良い。
《実施の形態３》
図７を用いて、実施の形態３の発光装置を説明する。実施の形態３の発光装置は、第１の保護回路５０１の構成のみが実施の形態１（図５）と異なる。図７は、実施の形態３の発光装置の保護回路の構成を示す回路図である。実施の形態３の第１の保護回路５０１は、ツェナダイオード７１１とダイオード７１２とを並列に接続した回路である。
ダイオード７１２は、主にＰＮ接合が用いられる。ツェナダイオード７１１及びダイオード７１２のカソードが実施の形態１の図５の電圧帰還端子１２５に接続される。ツェナダイオード７１１及びダイオード７１２のアノードは、図５のＧＮＤ端子１２２に接続される。なお、第１の保護回路５０１は、ダイオード７１２のみであっても良い。
実施の形態３において、第１の保護回路５０１の構成以外は実施の形態１と同一である。それ故重複する説明を省略する。この実施の形態３においても要部の構成が同一である故、実施の形態１と同一の効果を有する。本実施の形態においても、実施の形態１及び２と同様に、発光素子と凸レンズの数の組合せは任意である。
《実施の形態４》
図８を用いて、実施の形態４の発光装置を説明する。実施の形態４の発光装置は、第１の保護回路５０１の構成のみが実施の形態１（図５）と異なる。図８は、実施の形態４の発光装置の保護回路の構成を示す回路図である。実施の形態４の第１の保護回路５０１は、ＮＰＮ型バイポーラトランジスタ８１１のベース−エミッタ間に抵抗８１２を接続した構成である。
ＮＰＮ型バイポーラトランジスタ８１１のエミッタは、実施の形態１の図５のＧＮＤ端子１２２に接続される。ＮＰＮ型バイポーラトランジスタ８１１のコレクタは、実施の形態１の図５の電圧帰還端子１２５に接続される。実施の形態４の第１の保護回路５０１は、抵抗８１２の抵抗値を変化させることで耐圧を調整できる。バイポーラトランジスタ８１１を用いた保護回路は一般的に、ダイオードを用いた保護回路よりも小さい面積で実現できる。
実施の形態４において、第１の保護回路５０１以外の構成は実施の形態１と同一である。それ故重複する説明を省略する。この実施の形態４においても要部の構成が同一である故、実施の形態１と同一の効果を有する。本実施の形態においても、実施の形態１及び２と同様に、発光素子と凸レンズの数の組合せは任意である。
《実施の形態５》
図９を用いて、実施の形態５の発光装置を説明する。実施の形態５の発光装置は、第１の保護回路５０１の構成のみが実施の形態１（図５）と異なる。図９は、実施の形態５の発光装置の保護回路の構成を示す回路図である。実施の形態５の第１の保護回路５０１は、Ｎチャネル型ＭＯＳトランジスタ９１１を用いる。
Ｎチャネル型ＭＯＳトランジスタ９１１のゲート、バックゲート、ソース端子を共通にし、実施の形態１の図５のＧＮＤ端子１２２に接続された構成である。Ｎチャネル型ＭＯＳトランジスタ９１１のドレインが実施の形態１の図５の電圧帰還端子１２５に接続される。Ｎチャネル型ＭＯＳトランジスタ９１１を用いた保護回路５０１は一般的に、ダイオードを用いた保護回路よりも小さい面積で実現できる。
実施の形態５において、第１の保護回路５０１外の構成は実施の形態１と同一である。それ故重複する説明を省略する。この実施の形態５においても要部の構成が同一である故、実施の形態１と同一の効果を有する。本実施の形態においても、実施の形態１及び２と同様に、発光素子と凸レンズの数の組合せは任意である。
《実施の形態６》
図１０を用いて、実施の形態６の発光装置を説明する。図１０は、実施の形態６のドライバＩＣチップ１１２の部分拡大断面図である。図１０において、実施の形態１の図３と同一の構成要素には、同一の符号を付している。実施の形態６の発光装置が実施の形態１の発光装置と異なる点は、発光素子１１１ａと発光素子１１１ｂの接続である。
実施の形態６の発光装置は、ドライバＩＣチップ１１２の基板であるＰ型シリコン基板１３２の上部に、Ｐ型拡散抵抗１００２を配置し、Ｐ型拡散抵抗１００２の周囲をＮ型ウェル１００１で覆っている。Ｐ型シリコン基板１３２の上面は、アルミ配線１０１８ａ、１０１８ａ’と絶縁膜１３３ａで覆われている。更にその上は、絶縁膜１３３ｂとアルミ配線１１８ａ、１０１８ｂ、１０１８ｂ’、１１８ｃで覆われている。
絶縁膜１３３ｂとアルミ配線１１８ａ、１０１８ｂ、１０１８ｂ’、１１８ｃの上は、パッド孔１１３を除いて絶縁膜１３１で覆われている。実施の形態６の絶縁膜１３１は、ポリイミドである。パッド孔１１３の所定の位置には、バンプ１１５が載せられ、その上に発光素子１１１ａ及び１１１ｂが実装される。発光素子１１１ａは、バンプ１１５、アルミ配線１０１８ｂ、アルミ配線１０１８ａ、Ｐ型拡散抵抗１００２、アルミ配線１０１８ａ’、アルミ配線１０１８ｂ’を介して、発光素子１１１ｂに、電気的に接続される。
実施の形態６の発光装置において、その他の構成は実施の形態１と同一である。それ故重複する説明を省略する。この実施の形態６においても要部の構成が同一である故、実施の形態１の発光装置と同一の効果を有する。本実施の形態において、凸レンズの数を発光素子１１１ａ及び１１１ｂの数に合わせて２つにしても良い。
《実施の形態７》
図１１を用いて、実施の形態７の発光装置を説明する。図１１は、ドライバＩＣチップ１１２の部分拡大断面図である。図１１において、実施の形態１の図３及び実施の形態６の図１０と同一の構成要素には、同一の符号を付している。実施の形態３の発光装置が実施の形態１及び実施の形態６と異なる点は、複数の発光素子１１１の相互の接続の仕方である。
実施の形態７の発光装置は、ドライバＩＣチップ１１２のＰ型シリコン基板１３２の上部に、Ｐ型拡散抵抗１００２を配置し、Ｐ型拡散抵抗１００２の周囲をＮ型ウェル１００１で覆っている。Ｐ型シリコン基板１３２の上面は、４層の絶縁膜（下から１３３ａ、１３３ｂ、１３３ｃ、１３３ｄ）と、４層のアルミ配線（１１１８ａと１１１８ａ’、１１１８ｂと１１１８ｂ’、１１１８ｃと１１１８ｃ’、１１８ａと１１１８ｄと１１１８ｄ’）で覆われている。
上層の絶縁膜１３３ｄとアルミ配線１１８ａ、１１１８ｄ、１１１８ｄ’の上には、更に絶縁膜１３１がパッド孔１１３を除いて形成されている。実施の形態７の絶縁膜１３１は、ポリイミドである。パッド孔１１３の所定の位置にはバンプ１１５が設けられ、その上に発光素子１１１ａ、１１１ｂが実装されている。発光素子１１１ａと１１１ｂは互いに、バンプ１１５、４層のアルミ配線（１１１８ａ、１１１８ａ’、１１１８ｂ、１１１８ｂ’、１１１８ｃ、１１１８ｃ’、１１１８ｄ、１１１８ｄ’）、Ｐ型拡散抵抗１００２を介して、電気的に接続される。
実施の形態７の発光装置において、その他の構成は実施の形態１と同一である。それ故重複する説明を省略する。この実施の形態７においても要部の構成が同一である故、実施の形態１の発光装置と同一の効果を有する。本実施の形態において、凸レンズ１１９の数を発光素子１１１の数に合わせて複数個配置しても良い。
《実施の形態８》
図１５を用いて、実施の形態８の発光装置を説明する。図１５（ａ）は、実施の形態８の導電経路であるアルミ配線の形状を示す平面図である。図１５（ｂ）から図１５（ｄ）は、それぞれ２個、３個、４個の発光素子をアルミ配線１５１０上に搭載した図である。図１５（ａ）から図１５（ｄ）のアルミ配線１５１０は、すべて同じ形状である。実施の形態８の発光装置のアルミ配線１５１０は、２個から４個の任意の数の発光素子を電気的に接続可能な形状を有する。
実施の形態８の発光装置は、複数のアルミ配線１５１０をドライバＩＣチップ１１２上に実装している。図１５（ａ）〜（ｄ）において、アルミ配線１５１０上の白丸１５１１は、バンプの位置を示している。発光素子１５０１〜１５０９は、アルミ配線１５１０の上に設けられたバンプを介して、アルミ配線１５１０と電気的に接続される。実施の形態８の発光装置が実施の形態１と異なる点は、アルミ配線１５１０の形状のみである。図１５（ｂ）〜（ｃ）において、各発光素子１５０１〜１５０９が接続しているバンプ１５１１とバンプ１５１１の間には、電流が流れる経路１５１２を示している。
本発明の実施の形態８によれば、１種類の導電経路パターン（例えばアルミ配線１５１０のパターン）を用いて、発光素子１５０１〜１５０９の搭載場所を変更するだけで、異なる数の発光素子を有する複数の発光装置を作ることが出来る。本発明の実施の形態８によれば、導電経路パターンを形成するマスクが１種類で済む。また、１種類のドライバＩＣチップと、任意の発光素子とを組み合わせて、需要に応じた発光装置を製造できるので、ＬＥＤの材料としてのドライバＩＣチップの在庫を少なくできる。工場の管理コストを削減できる。
実施の形態８の発光装置のドライバＩＣチップ１１２は、発光素子に流す電流又は発光素子に印加する電圧を可変するための外部接続端子を有していても良い。
実施の形態８の発光装置において、導電経路であるアルミ配線の形状以外の構成は実施の形態１と同一である。それ故重複する説明を省略する。この実施の形態８においても要部の構成が同一である故、実施の形態１の発光装置と同一の効果を有する。本実施の形態において、凸レンズの数を発光素子の数に合わせて複数個配置しても良い。
上記の実施の形態１から実施の形態８の発光装置は、異なる波長で発光する複数の可視発光素子を有していても良い。上記の実施の形態１から実施の形態８の発光装置は、赤、緑、青の３原色でそれぞれ発光する複数の可視発光素子を有していても良い。上記の実施の形態１から実施の形態８の発光装置を複数個並列に接続した照明装置を作ることが出来る。
図面の一部又は全部は、図示を目的とした概要的表現により描かれており、必ずしもそこに示された要素の実際の相対的大きさや位置を忠実に描写しているとは限らないことは考慮願いたい。
発明をある程度の詳細さをもって好適な形態について説明したが、この好適形態の現開示内容は構成の細部において変化してしかるべきものであり、各要素の組合せや順序の変化は請求された発明の範囲及び思想を逸脱することなく実現し得るものである。
本発明は、発光素子駆動用半導体チップ、発光装置及び照明装置に有用である。
図１は、本発明の実施の形態１の発光装置の構成を示す平面図である。 図２は、図１の破線Ａ−Ａ’間で切断した断面図である。 図３は、本発明の実施の形態１のドライバＩＣチップの部分拡大断面図である。 図４は、本発明の実施の形態１の発光装置の発光素子とドライバＩＣチップとの間を接続するアルミ配線の形状を示す平面図である。 図５は、本発明の実施の形態１の発光装置の回路図である。 図６は、本発明の実施の形態２の発光装置の回路図である。 図７は、本発明の実施の形態３の保護回路の回路図である。 図８は、本発明の実施の形態４の保護回路の回路図である。 図９は、本発明の実施の形態５の保護回路の回路図である。 図１０は、本発明の実施の形態６のドライバＩＣチップの部分拡大断面図である。 図１１は、本発明の実施の形態７のドライバＩＣチップの部分拡大断面図である。 図１２は、従来例の発光装置の構成を示す平面図である。 図１３は、図１２の破線Ａ−Ａ’間で切断した断面図である。 図１４は、従来例の発光装置の回路図である。 図１５は、本発明の実施の形態８の発光装置の発光素子とドライバＩＣチップとの間を接続するアルミ配線の形状を示す平面図である。
符号の説明
１０１ 発光モジュール
１０２ 基板
１０３ 基板配線
１１１ａ、１１１ｂ 発光素子
１１２ ドライバＩＣチップ
１１３ パッド孔
１１４ リードフレーム
１１５ バンプ
１１６ ボンディングワイヤ
１１７ 光透過性樹脂モールド
１１８ａ、１１８ｂ、１１８ｃ アルミ配線
１１９ 凸レンズ
１２１ ＶＣＣ端子
１２２ ＧＮＤ端子
１２３ 制御端子
１２４ スイッチング端子
１２５ 電圧帰還端子
１２６ 電流帰還端子
１３１ 絶縁膜
１３２ Ｐ型シリコン基板
１３３ａ、１３３ｂ、１３３ｃ、１３３ｄ 絶縁膜
１４０ 外部電源
１４１ コイル
１４２ ショットキーダイオード
１４３ 入力コンデンサ
１４４ 出力コンデンサ
５０１ 第１の保護回路
５０２ 駆動回路
５０３ 電圧検出回路
５０４ 電流検出抵抗
１２０４ ドライバＩＣ
１２１３ ツェナダイオード
１４０１ 第２の保護回路

Claims (15)

  1. 電気信号端子を備え、前記電気信号端子に外部から与えられる電気信号によって駆動され発光する発光素子と、
    前記電気信号を出力して前記電気信号端子に印加する発光素子駆動用回路を半導体を用いて形成した発光素子駆動用半導体チップと、
    を有し、
    前記発光素子を前記発光素子駆動用半導体チップの面上に装着したことを特徴とする発光装置。
  2. 前記発光素子駆動用半導体チップが、
    前記発光素子又は前記発光素子駆動用回路を外部から印加される静電気や高電圧から保護する保護回路と、
    前記保護回路を外部と電気的に接続するための保護端子と、
    を備え、
    前記保護端子を前記発光素子の前記電気信号端子に接続したことを特徴とする請求項１に記載の発光装置。
  3. 前記保護回路が、前記発光素子駆動用半導体チップの発光素子駆動用回路を形成する素子と同一の製法によって形成された一若しくは複数個の素子を備えたことを特徴とする請求項２に記載の発光装置。
  4. 前記発光素子駆動用半導体チップの面上に、それぞれ別個のチップで構成された複数個の前記発光素子が装着されており、
    前記発光素子駆動用半導体チップが、前記発光素子を相互に接続する導電経路を設けたことを特徴とする請求項１に記載の発光装置。
  5. 前記発光素子駆動用半導体チップにおいて、前記導電経路が、前記発光素子駆動用回路を形成する拡散層又は金属配線層と同一処理方法によって形成された拡散層又は金属配線層によって形成されたことを特徴とする請求項４に記載の発光装置。
  6. 前記導電経路が、所定の値を有する抵抗を備えたことを特徴とする請求項４に記載の発光装置。
  7. 前記発光装置が、異なる波長で発光する複数個の可視発光素子を備えたことを特徴とする請求項１に記載の発光装置。
  8. 前記発光素子が、赤、緑、青の３原色でそれぞれ発光する複数の可視発光素子を含むことを特徴とする請求項７に記載の発光装置。
  9. 複数個の前記発光素子が、前記発光装置に一体で形成された一透過型集光レンズの焦点近傍に配置されていることを特徴とする請求項７に記載の発光装置。
  10. 複数個の前記発光素子が、前記発光装置に一体で形成された一反射面の焦点近傍に配置されていることを特徴とする請求項７に記載の発光装置。
  11. 前記発光素子に所定の電流を印加する定電流回路又は前記発光素子に所定の電圧を印加する定電圧回路を有する前記発光素子駆動用半導体チップを備えた、請求項１に記載の発光装置を複数個有することを特徴とする照明装置。
  12. 電気信号端子を備えて、前記電気信号端子に与えられる電気信号によって駆動され発光する、複数個の発光素子を装着する発光素子駆動用半導体チップであって、
    半導体を用いて形成され、前記電気信号を出力して前記電気信号端子に印加する発光素子駆動用回路と、
    前記複数個の発光素子の前記電気信号端子を相互に接続する導電経路と、
    を備えたことを特徴とする発光素子駆動用半導体チップ。
  13. それぞれ別個のチップで構成された個数Ｐ（Ｐは１以上の正整数）の前記発光素子と、前記発光素子駆動用半導体回路の回路素子は、前記導電経路に設けられたバンプを経由して相互に接続されることを特徴とする請求項１２に記載の発光素子駆動用半導体チップ。
  14. 前記導電経路が、個数Ｐの前記発光素子に代えて、前記発光素子とほぼ同一形状の個数Ｑ（ＱはＰと異なる正整数）の発光素子を実装する導電経路形状を有することを特徴とする請求項１３に記載の発光素子駆動用半導体チップ。
  15. 前記発光素子駆動用半導体チップは、前記発光素子を駆動する電流又は電圧値を可変とするための外部接続端子を有することを特徴とする請求項１２に記載の発光素子駆動用半導体チップ。
JP2006512534A 2004-04-19 2005-04-18 発光素子駆動用半導体チップ、発光装置及び照明装置 Withdrawn JPWO2005104248A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004123453 2004-04-19
JP2004123453 2004-04-19
PCT/JP2005/007412 WO2005104248A1 (ja) 2004-04-19 2005-04-18 発光素子駆動用半導体チップ、発光装置及び照明装置

Publications (1)

Publication Number Publication Date
JPWO2005104248A1 true JPWO2005104248A1 (ja) 2007-08-30

Family

ID=35197282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006512534A Withdrawn JPWO2005104248A1 (ja) 2004-04-19 2005-04-18 発光素子駆動用半導体チップ、発光装置及び照明装置

Country Status (4)

Country Link
US (1) US20070257901A1 (ja)
JP (1) JPWO2005104248A1 (ja)
CN (1) CN1943049A (ja)
WO (1) WO2005104248A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012086517A1 (ja) * 2010-12-20 2014-05-22 ローム株式会社 発光素子ユニットおよび発光素子パッケージ

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5059739B2 (ja) * 2005-03-11 2012-10-31 ソウル セミコンダクター カンパニー リミテッド 直列接続された発光セルのアレイを有する発光ダイオードパッケージ
DE102007001706A1 (de) 2007-01-11 2008-07-17 Osram Opto Semiconductors Gmbh Gehäuse für optoelektronisches Bauelement und Anordnung eines optoelektronischen Bauelementes in einem Gehäuse
TR201815475T4 (tr) * 2009-02-05 2018-11-21 Philips Lighting Holding Bv Led kombinasyonları için iyileştirilmiş paketleme.
DE102009022901A1 (de) * 2009-05-27 2010-12-02 Osram Opto Semiconductors Gmbh Optoelektronisches Modul und Verfahren zur Herstellung eines optoelektronischen Moduls
US8573807B2 (en) * 2009-06-26 2013-11-05 Intel Corporation Light devices having controllable light emitting elements
JP5091962B2 (ja) * 2010-03-03 2012-12-05 株式会社東芝 半導体装置
KR101711961B1 (ko) * 2010-09-10 2017-03-03 삼성전자주식회사 발광 디바이스
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101766297B1 (ko) 2011-02-16 2017-08-08 삼성전자 주식회사 발광소자 패키지 및 그 제조방법
JP5962285B2 (ja) * 2012-07-19 2016-08-03 日亜化学工業株式会社 発光装置およびその製造方法
US20140167083A1 (en) * 2012-12-19 2014-06-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Led package with integrated reflective shield on zener diode
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
JP6414183B2 (ja) * 2016-11-16 2018-10-31 富士ゼロックス株式会社 発光素子アレイ、および光伝送装置
JP6793999B2 (ja) * 2017-09-26 2020-12-02 エルジー・ケム・リミテッド 透明発光素子ディスプレイ
DE102018215951A1 (de) * 2018-09-19 2020-03-19 Osram Gmbh Lichtemittierende vorrichtung und verfahren zum herstellen derselben
CN113990212A (zh) * 2020-07-27 2022-01-28 北京芯海视界三维科技有限公司 发光模组及显示器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03251467A (ja) * 1990-03-01 1991-11-08 Nec Corp 光プリントヘッド
JPH0645654A (ja) * 1991-01-23 1994-02-18 Eastman Kodak Japan Kk 発光装置
JPH0593058U (ja) * 1992-05-25 1993-12-17 シャープ株式会社 ドライバー内蔵型発光ダイオード
JPH06237016A (ja) * 1993-02-09 1994-08-23 Matsushita Electric Ind Co Ltd 光ファイバモジュールおよびその製造方法
JPH11354829A (ja) * 1998-06-08 1999-12-24 Yokogawa Electric Corp 光半導体素子
JP3613328B2 (ja) * 2000-06-26 2005-01-26 サンケン電気株式会社 半導体発光装置
JP3771144B2 (ja) * 2001-06-27 2006-04-26 豊田合成株式会社 Ｌｅｄランプ
DE10216008A1 (de) * 2001-04-12 2002-10-24 Toyoda Gosei Kk LED-Lampe
JP2003030771A (ja) * 2001-07-18 2003-01-31 Matsushita Electric Ind Co Ltd 自動検針無線計測装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012086517A1 (ja) * 2010-12-20 2014-05-22 ローム株式会社 発光素子ユニットおよび発光素子パッケージ

Also Published As

Publication number Publication date
US20070257901A1 (en) 2007-11-08
WO2005104248A1 (ja) 2005-11-03
CN1943049A (zh) 2007-04-04

Similar Documents

Publication Publication Date Title
JPWO2005104248A1 (ja) 発光素子駆動用半導体チップ、発光装置及び照明装置
US9705059B2 (en) Light emitting package having a guiding member guiding an optical member
US8410514B2 (en) Light emitting device
US7655957B2 (en) Submounts for semiconductor light emitting device packages and semiconductor light emitting device packages including the same
US6646491B2 (en) LED lamp package for packaging an LED driver with an LED
JPWO2005104249A1 (ja) 発光素子駆動用半導体チップ、発光装置、及び照明装置
US20080012125A1 (en) Light Emitting Diode Package
JP2007294953A (ja) 高効率発光ダイオードパッケージ
JP2006019598A (ja) 発光ダイオード
US9370063B2 (en) LED driving device and lighting device
US8492981B2 (en) Lighting apparatus using PN junction light-emitting element
US20050128767A1 (en) Light source structure of light emitting diode
JP5946311B2 (ja) Ｌｅｄモジュール
KR101237389B1 (ko) 통합형 ｌｅｄ 패키지
US10964866B2 (en) LED device, system, and method with adaptive patterns
JP2006019594A (ja) 半導体ウェハ、半導体装置の製造方法、及び半導体装置
US20200313053A1 (en) High power led assembly and method of forming a high power led assembly
JP2006339542A (ja) チップ型ｌｅｄ
US8882312B2 (en) Light emitting device with light emitting diodes fixed to printed circuit
US20070152909A1 (en) Led device
US11373985B2 (en) Illumination device and illumination system
KR20060009684A (ko) 발광 다이오드 패키지
KR20180012123A (ko) 조명 모듈 및 이를 포함하는 조명 장치
JP6568481B2 (ja) Ｌｅｄ電球

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080702