JPH11204879A - 半導体光素子及びその製造方法 - Google Patents
半導体光素子及びその製造方法Info
- Publication number
- JPH11204879A JPH11204879A JP523598A JP523598A JPH11204879A JP H11204879 A JPH11204879 A JP H11204879A JP 523598 A JP523598 A JP 523598A JP 523598 A JP523598 A JP 523598A JP H11204879 A JPH11204879 A JP H11204879A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- optical device
- semiconductor optical
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 素子の抵抗、容量の低減化を図ることがで
き、高速変調が可能な半導体光素子及びその製造方法を
提供する。 【解決手段】 ｐ−ＩｎＰクラッド層９を狭窄化する時
に、Ｆｅ−ＩｎＰ電流ブロック層６の上に形成したＩｎ
ＧａＡｓＰ層８をエッチングストップ層として利用する
ことにより、ＩｎＰだけを選択的にエッチングする。ま
た、選択エッチングが可能なことにより、ｐ−ＩｎＰク
ラッド層９を逆メサ形状にする。
き、高速変調が可能な半導体光素子及びその製造方法を
提供する。 【解決手段】 ｐ−ＩｎＰクラッド層９を狭窄化する時
に、Ｆｅ−ＩｎＰ電流ブロック層６の上に形成したＩｎ
ＧａＡｓＰ層８をエッチングストップ層として利用する
ことにより、ＩｎＰだけを選択的にエッチングする。ま
た、選択エッチングが可能なことにより、ｐ−ＩｎＰク
ラッド層９を逆メサ形状にする。
Description
【０００１】
【発明の属する技術分野】本発明は、高速光通信用光素
子の高速動作、高出力を可能とする半導体光素子及びそ
の製造方法に関するものである。
子の高速動作、高出力を可能とする半導体光素子及びそ
の製造方法に関するものである。
【０００２】
【従来の技術】このような分野の技術としては、例え
ば、文献名「Ｈｉｇｈ−ｓｐｅｅｄ，ｐｏｌｙｍｉｄｅ
−ｂａｓｅｄ ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ ｐｌ
ａｎａｒｂｕｒｉｅｄ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒ
ｅｓ」、著者：Ｊ．Ｅ．Ｂｏｗｅｒｓ，Ｕ．Ｋｏｒｅ
ｎ，Ｂ．Ｉ．Ｍｉｌｌｅｒ，Ｃ．Ｓｏｃｃｏｌｉｃｈ，
ａｎｄ Ｗ．Ｙ．Ｊａｎ、Ｅｌｅｃｔｒｏｎｉｃｓ．Ｌ
ｅｔｔｅｒｓ．，Ｖｏｌ．２３（１９８７）１２６３〜
１２６５に開示されるものがあった。
ば、文献名「Ｈｉｇｈ−ｓｐｅｅｄ，ｐｏｌｙｍｉｄｅ
−ｂａｓｅｄ ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ ｐｌ
ａｎａｒｂｕｒｉｅｄ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒ
ｅｓ」、著者：Ｊ．Ｅ．Ｂｏｗｅｒｓ，Ｕ．Ｋｏｒｅ
ｎ，Ｂ．Ｉ．Ｍｉｌｌｅｒ，Ｃ．Ｓｏｃｃｏｌｉｃｈ，
ａｎｄ Ｗ．Ｙ．Ｊａｎ、Ｅｌｅｃｔｒｏｎｉｃｓ．Ｌ
ｅｔｔｅｒｓ．，Ｖｏｌ．２３（１９８７）１２６３〜
１２６５に開示されるものがあった。
【０００３】従来、この種の高抵抗電流ブロック層を持
つ半導体光素子は、上記文献に開示されるものがあり、
以下に説明する。なお、以後、半導体レーザについて説
明する。図３はかかる従来の半導体レーザ素子の断面図
である。この図において、１００はｎ+ −ＩｎＰ基板、
１０１はｎ−ＩｎＰ層、１０２は活性層、１０３はｐ−
ＩｎＰクラッド層、１０４はＳｉ−ＩｎＰ電流ブロック
層、１０５はｐ−ＩｎＰクラッド層、１０６は酸化膜、
１０７はポリイミド層、１０８はコンタクト層、１０９
はｐ側電極、１１０はｎ側電極である。
つ半導体光素子は、上記文献に開示されるものがあり、
以下に説明する。なお、以後、半導体レーザについて説
明する。図３はかかる従来の半導体レーザ素子の断面図
である。この図において、１００はｎ+ −ＩｎＰ基板、
１０１はｎ−ＩｎＰ層、１０２は活性層、１０３はｐ−
ＩｎＰクラッド層、１０４はＳｉ−ＩｎＰ電流ブロック
層、１０５はｐ−ＩｎＰクラッド層、１０６は酸化膜、
１０７はポリイミド層、１０８はコンタクト層、１０９
はｐ側電極、１１０はｎ側電極である。
【０００４】光の変調は、レーザの駆動電流を直接変調
する直接変調方法を用いる。通常のレーザで使われてい
るｐｎ逆接合電流ブロックを採用すると、逆接合部での
大きな容量により、１Ｇｂ／ｓを越える高速変調は不可
能である。そこで、Ｓｉ−ＩｎＰ電流ブロック層１０４
に高抵抗層を用いることで、素子容量の低減化を図って
いる。また、Ｐ−ＩｎＰクラッド層１０５の幅の狭窄に
よるＰ−ＩｎＰクラッド層１０５の容量低減、側面にポ
リイミド層１０７を形成することにより、電極下の容量
低減を行っている。この構造により、素子容量１ｐＦ以
下を実現し、１９ＧＨｚの小信号変調特性を得ている。
する直接変調方法を用いる。通常のレーザで使われてい
るｐｎ逆接合電流ブロックを採用すると、逆接合部での
大きな容量により、１Ｇｂ／ｓを越える高速変調は不可
能である。そこで、Ｓｉ−ＩｎＰ電流ブロック層１０４
に高抵抗層を用いることで、素子容量の低減化を図って
いる。また、Ｐ−ＩｎＰクラッド層１０５の幅の狭窄に
よるＰ−ＩｎＰクラッド層１０５の容量低減、側面にポ
リイミド層１０７を形成することにより、電極下の容量
低減を行っている。この構造により、素子容量１ｐＦ以
下を実現し、１９ＧＨｚの小信号変調特性を得ている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来の方法では、以下に述べる原因から、光出力の低
下、変調特性が低下するという欠点があった。素子容量
を低減するために、ｐ−ＩｎＰクラッド層１０５の幅を
狭くしているが、活性層１０２付近と電極１０９側とで
ｐ−ＩｎＰクラッド層１０５の幅が変わらないか、又は
電極１０９側の方が狭くなる構造なので、素子の抵抗が
大きくなる。
た従来の方法では、以下に述べる原因から、光出力の低
下、変調特性が低下するという欠点があった。素子容量
を低減するために、ｐ−ＩｎＰクラッド層１０５の幅を
狭くしているが、活性層１０２付近と電極１０９側とで
ｐ−ＩｎＰクラッド層１０５の幅が変わらないか、又は
電極１０９側の方が狭くなる構造なので、素子の抵抗が
大きくなる。
【０００６】このように、素子の抵抗が大きくなると、
レーザ発振させたときに熱飽和が、より低い電流値で起
こるため、高出力化することができない。また、変調特
性は素子容量と抵抗の積に反比例するため抵抗が大きく
なると、容量の低減の効果がなくなってしまう。また、
ｐ−ＩｎＰクラッド層１０５を狭窄化する際、図３に示
すように、ｐ−ＩｎＰクラッド層１０５だけをエッチン
グで除去するのは難しい。これは、ｐ−ＩｎＰクラッド
層１０５とＳｉ−ＩｎＰ電流ブロック層１０４が同じＩ
ｎＰで構成されていることによる。
レーザ発振させたときに熱飽和が、より低い電流値で起
こるため、高出力化することができない。また、変調特
性は素子容量と抵抗の積に反比例するため抵抗が大きく
なると、容量の低減の効果がなくなってしまう。また、
ｐ−ＩｎＰクラッド層１０５を狭窄化する際、図３に示
すように、ｐ−ＩｎＰクラッド層１０５だけをエッチン
グで除去するのは難しい。これは、ｐ−ＩｎＰクラッド
層１０５とＳｉ−ＩｎＰ電流ブロック層１０４が同じＩ
ｎＰで構成されていることによる。
【０００７】本発明は、上記問題点を除去し、素子の抵
抗、容量の低減化を図ることができ、高速変調が可能な
半導体光素子及びその製造方法を提供することを目的と
する
抗、容量の低減化を図ることができ、高速変調が可能な
半導体光素子及びその製造方法を提供することを目的と
する
【０００８】。
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕半導体光素子において、ＩｎＰ基板上に形成され
た高抵抗電流ブロック層を有する半導体光素子におい
て、前記高抵抗電流ブロック層（６）上にＩｎＧａＡｓ
Ｐ層（８）を有するようにしたものである。
成するために、 〔１〕半導体光素子において、ＩｎＰ基板上に形成され
た高抵抗電流ブロック層を有する半導体光素子におい
て、前記高抵抗電流ブロック層（６）上にＩｎＧａＡｓ
Ｐ層（８）を有するようにしたものである。
【０００９】〔２〕上記〔１〕記載の半導体光素子にお
いて、前記ＩｎＧａＡｓＰ層（８）をエッチングストッ
プ層として、上側のＩｎＰクラッド層（９）を逆メサ構
造に形成するようにしたものである。 〔３〕ＩｎＰ基板上に形成された高抵抗電流ブロック層
を有する半導体光素子の製造方法において、ｎ−ＩｎＰ
基板（１）上にｎ−ＩｎＰクラッド層（２）、活性層
（３）、ｐ−ＩｎＰクラッド層（４）を形成する工程
と、ストライプ状の第１のマスク（５）を形成し、エッ
チングによりメサ形状にエッチングする工程と、メサ部
分に高抵抗電流ブロック層（６）、ｎ−ＩｎＰ層
（７）、ＩｎＧａＡｓＰエッチングストップ層（８）を
選択的に形成するとともに、前記ＩｎＧａＡｓＰエッチ
ングストップ層（８）は光が導波しないように、前記活
性層（３）よりもバンドギャップエネルギーが大きい組
成とし、前記活性層（３）と接触しないように膜厚を設
定する工程と、前記第１のマスク（５）を除去後、ｐ−
ＩｎＰクラッド層（９）、ｐ−ＩｎＧａＡｓコンタクト
層（１０）を形成し、前記活性層（３）の位置を中心に
してこの活性層（３）の幅より広いストライプ状の第２
のマスク（１１）を形成する工程と、前記ｐ−ＩｎＧａ
Ａｓコンタクト層（１０）をエッチングし、次いで、ｐ
−ＩｎＰクラッド層（９）を逆メサ形状にエッチングす
る工程と、第２のマスク（１１）を除去後、全面に酸化
膜（１２）を形成し、ｐ−ＩｎＰクラッド層（９）上の
ｐ−ＩｎＧａＡｓコンタクト層（１０）上面にのみ電極
用の窓を開ける工程と、上面にｐ側電極（１３）、底面
にｎ側電極（１４）をそれぞれ形成し、劈開工程により
所定のデバイス長に切り出す工程とを施すようにしたも
のである。
いて、前記ＩｎＧａＡｓＰ層（８）をエッチングストッ
プ層として、上側のＩｎＰクラッド層（９）を逆メサ構
造に形成するようにしたものである。 〔３〕ＩｎＰ基板上に形成された高抵抗電流ブロック層
を有する半導体光素子の製造方法において、ｎ−ＩｎＰ
基板（１）上にｎ−ＩｎＰクラッド層（２）、活性層
（３）、ｐ−ＩｎＰクラッド層（４）を形成する工程
と、ストライプ状の第１のマスク（５）を形成し、エッ
チングによりメサ形状にエッチングする工程と、メサ部
分に高抵抗電流ブロック層（６）、ｎ−ＩｎＰ層
（７）、ＩｎＧａＡｓＰエッチングストップ層（８）を
選択的に形成するとともに、前記ＩｎＧａＡｓＰエッチ
ングストップ層（８）は光が導波しないように、前記活
性層（３）よりもバンドギャップエネルギーが大きい組
成とし、前記活性層（３）と接触しないように膜厚を設
定する工程と、前記第１のマスク（５）を除去後、ｐ−
ＩｎＰクラッド層（９）、ｐ−ＩｎＧａＡｓコンタクト
層（１０）を形成し、前記活性層（３）の位置を中心に
してこの活性層（３）の幅より広いストライプ状の第２
のマスク（１１）を形成する工程と、前記ｐ−ＩｎＧａ
Ａｓコンタクト層（１０）をエッチングし、次いで、ｐ
−ＩｎＰクラッド層（９）を逆メサ形状にエッチングす
る工程と、第２のマスク（１１）を除去後、全面に酸化
膜（１２）を形成し、ｐ−ＩｎＰクラッド層（９）上の
ｐ−ＩｎＧａＡｓコンタクト層（１０）上面にのみ電極
用の窓を開ける工程と、上面にｐ側電極（１３）、底面
にｎ側電極（１４）をそれぞれ形成し、劈開工程により
所定のデバイス長に切り出す工程とを施すようにしたも
のである。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。図１は本発明の実施例の素子構造を
示す断面図である。この図において、１はｎ−ＩｎＰ基
板、２はｎ−ＩｎＰクラッド層、３は活性層、４はｐ−
ＩｎＰクラッド層、６はＦｅ−ＩｎＰ電流ブロック層
（高抵抗ＩｎＰ層）、７はｎ−ＩｎＰ層、８はＩｎＧａ
ＡｓＰエッチングストップ層、９はｐ−ＩｎＰクラッド
層、１０はｐ−ＩｎＧａＡｓコンタクト層、１２はＳｉ
Ｏ2 膜、１３はｐ側電極、１４はｎ側電極である。
て詳細に説明する。図１は本発明の実施例の素子構造を
示す断面図である。この図において、１はｎ−ＩｎＰ基
板、２はｎ−ＩｎＰクラッド層、３は活性層、４はｐ−
ＩｎＰクラッド層、６はＦｅ−ＩｎＰ電流ブロック層
（高抵抗ＩｎＰ層）、７はｎ−ＩｎＰ層、８はＩｎＧａ
ＡｓＰエッチングストップ層、９はｐ−ＩｎＰクラッド
層、１０はｐ−ＩｎＧａＡｓコンタクト層、１２はＳｉ
Ｏ2 膜、１３はｐ側電極、１４はｎ側電極である。
【００１１】このように、高抵抗ＩｎＰ層６の上に形成
したＩｎＧａＡｓＰ層８をエッチングストップ層にする
ことにより、ｐ−ＩｎＰクラッド層９の狭窄化の工程
で、ｐ−ＩｎＰクラッド層９だけを選択的にエッチング
することができる。ｐ−ＩｎＰクラッド層９はエッチン
グにより逆メサ形状にするようにしたので、素子抵抗と
素子容量の低減化を図ることができる。
したＩｎＧａＡｓＰ層８をエッチングストップ層にする
ことにより、ｐ−ＩｎＰクラッド層９の狭窄化の工程
で、ｐ−ＩｎＰクラッド層９だけを選択的にエッチング
することができる。ｐ−ＩｎＰクラッド層９はエッチン
グにより逆メサ形状にするようにしたので、素子抵抗と
素子容量の低減化を図ることができる。
【００１２】次に、本発明の実施例の半導体光素子の製
造方法について説明する。図２は本発明の実施例の半導
体光素子の製造工程図である。 （１）まず、図２（ａ）に示すように、ｎ−ＩｎＰ〈１
００〉基板１上に公知の手法により、ｎ−ＩｎＰクラッ
ド層２、活性層３、ｐ−ＩｎＰクラッド層４を形成す
る。次に、公知の手法により、〈０１１〉方向にストラ
イプ状のＳｉＯ2マスク５（第１のマスク）を形成す
る。
造方法について説明する。図２は本発明の実施例の半導
体光素子の製造工程図である。 （１）まず、図２（ａ）に示すように、ｎ−ＩｎＰ〈１
００〉基板１上に公知の手法により、ｎ−ＩｎＰクラッ
ド層２、活性層３、ｐ−ＩｎＰクラッド層４を形成す
る。次に、公知の手法により、〈０１１〉方向にストラ
イプ状のＳｉＯ2マスク５（第１のマスク）を形成す
る。
【００１３】（２）次に、図２（ｂ）に示すように、ウ
ェットエッチングまたはドライエッチングにより、メサ
形状にエッチングする。 （３）次に、図２（ｃ）に示すように、メサ部分にＦｅ
−ＩｎＰ電流ブロック層（高抵抗ＩｎＰ層）６、ｎ−Ｉ
ｎＰ層７、ＩｎＧａＡｓＰエッチングストップ層８を選
択的に形成する。このＩｎＧａＡｓＰエッチングストッ
プ層８は光が導波しないように、活性層３よりもバンド
ギャップエネルギーが大きい組成とし、活性層３と接触
しないように膜厚を設計する。
ェットエッチングまたはドライエッチングにより、メサ
形状にエッチングする。 （３）次に、図２（ｃ）に示すように、メサ部分にＦｅ
−ＩｎＰ電流ブロック層（高抵抗ＩｎＰ層）６、ｎ−Ｉ
ｎＰ層７、ＩｎＧａＡｓＰエッチングストップ層８を選
択的に形成する。このＩｎＧａＡｓＰエッチングストッ
プ層８は光が導波しないように、活性層３よりもバンド
ギャップエネルギーが大きい組成とし、活性層３と接触
しないように膜厚を設計する。
【００１４】（４）次に、マスク５を除去後、図２
（ｄ）に示すように、ｐ−ＩｎＰクラッド層９、ｐ−Ｉ
ｎＧａＡｓコンタクト層１０を形成する。次に、活性層
３の位置を中心にしてストライプ状のＳｉＯ2 マスク１
１（第２のマスク）を形成する。このマスク１１の幅は
活性層３より広くする。 （５）次に、図２（ｅ）に示すように、ｐ−ＩｎＧａＡ
ｓコンタクト層１０をエッチングする。次いで、ｐ−Ｉ
ｎＰクラッド層９をウェットエッチングにより逆メサ形
状にする。このエッチャントは、ＩｎＰはエッチング可
能で、ＩｎＧａＡｓはエッチング不可能又はエッチング
速度がＩｎＰに比べかなり遅い組成とする。例として、
塩酸系水溶液、塩酸とリン酸の混合水溶液、臭化水素酸
とリン酸の混合水溶液、臭化水素酸と酢酸の混合水溶液
等が挙げられる。
（ｄ）に示すように、ｐ−ＩｎＰクラッド層９、ｐ−Ｉ
ｎＧａＡｓコンタクト層１０を形成する。次に、活性層
３の位置を中心にしてストライプ状のＳｉＯ2 マスク１
１（第２のマスク）を形成する。このマスク１１の幅は
活性層３より広くする。 （５）次に、図２（ｅ）に示すように、ｐ−ＩｎＧａＡ
ｓコンタクト層１０をエッチングする。次いで、ｐ−Ｉ
ｎＰクラッド層９をウェットエッチングにより逆メサ形
状にする。このエッチャントは、ＩｎＰはエッチング可
能で、ＩｎＧａＡｓはエッチング不可能又はエッチング
速度がＩｎＰに比べかなり遅い組成とする。例として、
塩酸系水溶液、塩酸とリン酸の混合水溶液、臭化水素酸
とリン酸の混合水溶液、臭化水素酸と酢酸の混合水溶液
等が挙げられる。
【００１５】（６）次に、マスク１１を除去後、図２
（ｆ）に示すように、全面にＳｉＯ2膜１２を形成し、
ｐ−ＩｎＰクラッド層９上のｐ−ＩｎＧａＡｓコンタク
ト層１０上面にのみ、公知のリソグラフィーとエッチン
グ工程により、電極用の窓を開ける。最後に、上面にｐ
側電極１３、底面にｎ側電極１４を形成し、劈開工程に
より所定のデバイス長に切り出す。
（ｆ）に示すように、全面にＳｉＯ2膜１２を形成し、
ｐ−ＩｎＰクラッド層９上のｐ−ＩｎＧａＡｓコンタク
ト層１０上面にのみ、公知のリソグラフィーとエッチン
グ工程により、電極用の窓を開ける。最後に、上面にｐ
側電極１３、底面にｎ側電極１４を形成し、劈開工程に
より所定のデバイス長に切り出す。
【００１６】次に、本発明の半導体光素子の動作につい
て説明する。レーザ部のｐ側電極１３に正のバイアスを
かけ、閾値以上の電流を流すと、電流は、Ｆｅ−ＩｎＰ
電流ブロック層６により狭窄され活性層３のみを流れ、
活性層３部で発光する。その光は、屈折率差により活性
層３に沿って端面に向かい、２枚の端面を共振器として
波長の揃った光を外部に出射する。
て説明する。レーザ部のｐ側電極１３に正のバイアスを
かけ、閾値以上の電流を流すと、電流は、Ｆｅ−ＩｎＰ
電流ブロック層６により狭窄され活性層３のみを流れ、
活性層３部で発光する。その光は、屈折率差により活性
層３に沿って端面に向かい、２枚の端面を共振器として
波長の揃った光を外部に出射する。
【００１７】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００１８】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、素子容量を低減するために、ｐ−ＩｎＰクラッ
ド層を狭窄化する時に、電流ブロック層の上に形成した
ＩｎＧａＡｓＰ層をエッチングストップ層として利用す
ることにより、ＩｎＰだけを選択的にエッチングするこ
とができる。
よれば、素子容量を低減するために、ｐ−ＩｎＰクラッ
ド層を狭窄化する時に、電流ブロック層の上に形成した
ＩｎＧａＡｓＰ層をエッチングストップ層として利用す
ることにより、ＩｎＰだけを選択的にエッチングするこ
とができる。
【００１９】また、選択エッチングが可能なことにより
クラッド層を逆メサ形状にすることができる。このよう
に、逆メサ形状にすることにより、電極との接触面積が
大きくなり、半導体光素子の抵抗は小さくなる。また、
活性層の近くでは幅が狭くなり、素子容量の低減が可能
になる。したがって、半導体光素子の抵抗、容量の低減
化を図ることができるため、高速変調が可能になった。
クラッド層を逆メサ形状にすることができる。このよう
に、逆メサ形状にすることにより、電極との接触面積が
大きくなり、半導体光素子の抵抗は小さくなる。また、
活性層の近くでは幅が狭くなり、素子容量の低減が可能
になる。したがって、半導体光素子の抵抗、容量の低減
化を図ることができるため、高速変調が可能になった。
【図１】本発明の実施例の素子構造を示す断面図であ
る。
る。
【図２】本発明の実施例の半導体光素子の製造工程図で
ある。
ある。
【図３】従来の半導体レーザ素子の断面図である。
１ ｎ−ＩｎＰ〈１００〉基板 ２ ｎ−ＩｎＰクラッド層 ３ 活性層 ４，９ ｐ−ＩｎＰクラッド層 ５ ストライプ状のＳｉＯ2 マスク（第１のマスク） ６ Ｆｅ−ＩｎＰ電流ブロック層（高抵抗ＩｎＰ層） ７ ｎ−ＩｎＰ層 ８ ＩｎＧａＡｓＰエッチングストップ層 １０ ｐ−ＩｎＧａＡｓコンタクト層 １１ ストライプ状のＳｉＯ2 マスク（第２のマス
ク） １２ ＳｉＯ2 膜 １３ ｐ側電極 １４ ｎ側電極
ク） １２ ＳｉＯ2 膜 １３ ｐ側電極 １４ ｎ側電極
Claims (3)
- 【請求項１】 ＩｎＰ基板上に形成された高抵抗電流ブ
ロック層を有する半導体光素子において、 前記高抵抗電流ブロック層上にＩｎＧａＡｓＰ層を有す
ることを特徴とする半導体光素子。 - 【請求項２】 請求項１記載の半導体光素子において、
前記ＩｎＧａＡｓＰ層をエッチングストップ層として、
上側のＩｎＰクラッド層を逆メサ構造に形成してなるこ
とを特徴とする半導体光素子。 - 【請求項３】 ＩｎＰ基板上に形成された高抵抗電流ブ
ロック層を有する半導体光素子の製造方法において、
（ａ）ｎ−ＩｎＰ基板上にｎ−ＩｎＰクラッド層、活性
層、ｐ−ＩｎＰクラッド層を順次形成する工程と、
（ｂ）ストライプ状の第１のマスクを形成し、エッチン
グによりメサ形状にエッチングする工程と、（ｃ）メサ
部分に高抵抗電流ブロック層、ｎ−ＩｎＰ層、ＩｎＧａ
ＡｓＰエッチングストップ層を選択的に形成するととも
に、前記ＩｎＧａＡｓＰエッチングストップ層は光が導
波しないように、前記活性層よりもバンドギャップエネ
ルギーが大きい組成とし、前記活性層と接触しないよう
に膜厚を設定する工程と、（ｄ）前記第１のマスクを除
去後、ｐ−ＩｎＰクラッド層、ｐ−ＩｎＧａＡｓコンタ
クト層を形成し、前記活性層の位置を中心にして該活性
層の幅より広いストライプ状の第２のマスクを形成する
工程と、（ｅ）前記ｐ−ＩｎＧａＡｓコンタクト層をエ
ッチングし、次いで、ｐ−ＩｎＰクラッド層を順次逆メ
サ形状にエッチングする工程と、（ｆ）前記第２のマス
クを除去後、全面に酸化膜を形成し、ｐ−ＩｎＰクラッ
ド層上のｐ−ＩｎＧａＡｓコンタクト層上面にのみ電極
用の窓を開ける工程と、（ｇ）上面にｐ側電極、底面に
ｎ側電極をそれぞれ形成し、劈開工程により所定のデバ
イス長に切り出す工程とを施すことを特徴とする半導体
光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP523598A JPH11204879A (ja) | 1998-01-14 | 1998-01-14 | 半導体光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP523598A JPH11204879A (ja) | 1998-01-14 | 1998-01-14 | 半導体光素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11204879A true JPH11204879A (ja) | 1999-07-30 |
Family
ID=11605542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP523598A Pending JPH11204879A (ja) | 1998-01-14 | 1998-01-14 | 半導体光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11204879A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724068B2 (en) | 2001-03-29 | 2004-04-20 | Kabushiki Kaisha Toshiba | Optical semiconductor device and fabricating method thereof |
| KR100640393B1 (ko) | 2004-05-20 | 2006-10-30 | 삼성전자주식회사 | 역메사 구조를 이용한 광집적 소자 및 그 제조방법 |
| US9153942B2 (en) | 2014-02-26 | 2015-10-06 | Mitsubishi Electric Corporation | Method of manufacturing semiconductor device |
-
1998
- 1998-01-14 JP JP523598A patent/JPH11204879A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724068B2 (en) | 2001-03-29 | 2004-04-20 | Kabushiki Kaisha Toshiba | Optical semiconductor device and fabricating method thereof |
| KR100640393B1 (ko) | 2004-05-20 | 2006-10-30 | 삼성전자주식회사 | 역메사 구조를 이용한 광집적 소자 및 그 제조방법 |
| US9153942B2 (en) | 2014-02-26 | 2015-10-06 | Mitsubishi Electric Corporation | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3104789B2 (ja) | 半導体光素子およびその製造方法 | |
| JP3484394B2 (ja) | 光半導体装置およびその製造方法 | |
| JP4618854B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001274510A (ja) | 導波路型光素子及びその製造方法 | |
| JPH11204879A (ja) | 半導体光素子及びその製造方法 | |
| WO2020250291A1 (ja) | 半導体光集積素子および半導体光集積素子の製造方法 | |
| JP4842983B2 (ja) | 半導体光集積素子及びその作製方法 | |
| JP2002026453A (ja) | リッジ導波路型半導体レーザ及びその製造方法 | |
| JPH11204773A (ja) | 導波路型半導体光集積素子およびその製造方法 | |
| JPH1093190A (ja) | 半導体レーザおよびその製造方法 | |
| JPH11354882A (ja) | 半導体レーザおよびその製造方法 | |
| JPH11354887A (ja) | 半導体レーザの製造方法 | |
| JPH0927656A (ja) | リッジウェイブガイド半導体レーザの製造方法 | |
| JPH06283801A (ja) | 半導体レーザ | |
| JP3159914B2 (ja) | 選択成長導波型光制御素子およびその製造方法 | |
| JP2000340887A (ja) | 半導体レーザおよびその製造方法 | |
| JPH0526359B2 (ja) | ||
| US7564883B2 (en) | Optical semiconductor device and method for fabricating the same | |
| JPH10223970A (ja) | 半導体レーザ | |
| JP2004140017A (ja) | 光集積素子及びその製造方法 | |
| KR20050050592A (ko) | 반도체 레이저 소자 및 그 제조 방법 | |
| JPH0613709A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2003086899A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH09246661A (ja) | 半導体レーザおよび半導体光増幅器 | |
| JPS63278288A (ja) | 半導体レ−ザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
| A977 | Report on retrieval |
Effective date: 20070914 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |