JPH10233964A

JPH10233964A - ２値化信号形成用固体撮像装置

Info

Publication number: JPH10233964A
Application number: JP9036483A
Authority: JP
Inventors: Hitoshi Nomura; 仁野村
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1997-02-20
Filing date: 1997-02-20
Publication date: 1998-09-02

Abstract

(57)【要約】【課題】２値化処理を高速、且つ低Ｓ／Ｎ比で行う２
値化信号形成用固体撮像装置を提供する。【解決手段】２値化信号形成用固体撮像装置１０は、
画素１…と、画素１…の列毎に設けられた垂直読み出し
線１２ａ，１２ｂと、マトリックス状に配置された画素
１…の特定の行を選択して入射光に応じた電気信号を所
望のタイミングで垂直読み出し線１２ａ，１２ｂに転送
する垂直走査回路１３と、垂直読み出し線１２ａ，１２
ｂの各々に配置された２値化回路７と、垂直読み出し線
１２ａ，１２ｂを順次水平走査して信号を水平読み出し
線１３に転送する水平走査回路１５とを備える。２値化
回路７は、画素１，…から出力された電気信号と画素１
内の増幅用トランジスタＱＡを介した基準信号とを比較
して２値化信号を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光検出部にて得ら
れた画像データを２値化して２値画像を得るようにした
２値化信号形成用固体撮像装置に関する。

【０００２】

【従来の技術】従来より、マトリックス状に配置された
画素にて得られた画像データ（アナログ信号）を基準値
と比較し、もって２値画像を得るようにした固体撮像装
置（２値化信号形成用固体撮像装置）及び画像処理装置
が公知である。図１０は、従来の２値化信号形成用固体
撮像装置１００の一例を示す回路図である。

【０００３】この図に示す従来の２値化信号形成用固体
撮像装置１００はＸＹアドレス方式を採用するもので、
画素１０１，１０１…がマトリックス状に配列され（図
示例では、２×２個）、この画素１０１，１０１…の各
々に、フォトダイオードＰＤ，ＰＤ…、増幅用トランジ
スタＱＡ，ＱＡ…、前記フォトダイオードＰＤと増幅用
トランジスタＱＡとを接続／分離するためのスイッチ用
ＭＯＳトランジスタＱＴ，ＱＴ…、前記増幅用トランジ
スタＱＡのゲートに電圧を供給し又はゲートに蓄積され
た電荷を排出するためのリセット用ＭＯＳトランジスタ
ＱＰ，ＱＰ…が設けられている。

【０００４】そして、各画素１０１，１０１…は、各列
毎に共通の垂直読み出し線１０２ａ，１０２ｂに接続さ
れて、当該画素１０１，１０１…からの入射光に応じた
電気信号が垂直読み出し線１０２ａ，１０２ｂに出力さ
れるようになっている。又、この２値化信号形成用固体
撮像装置１００では、暗電流等に起因する固定パターン
雑音を除去するための記憶回路１０７，１０７が、各垂
直読み出し線１０２ａ，１０２ｂに設けられている。

【０００５】具体的には、記憶回路１０７は、図に示す
ように、スイッチ用ＭＯＳトランジスタＱＤ，ＱＳ及び
コンデンサＣＤ，ＣＳにて構成され、コンデンサＣＤに
暗電流に相当する電荷が蓄積され、コンデンサＣＳに入
射光に応じた画素１０１からの電気信号に相当する電荷
が蓄積されるようになっている。そして、各々記憶され
た電荷は、水平読み出し線１１２-1，１１２-2に一定の
タイミングで出力され、該水平読み出し線１１２-1，１
１２-2上に配置された差動アンプ１１５にて、入射光に
応じた電気信号から暗電流や各画素１０１，１０１…の
増幅用トランジスタＱＡ毎のばらつきに起因する雑音
（固定パターン雑音）が除去され、入射光に応じた電気
信号（アナログ信号）のみが増幅されて得られるように
なっている。

【０００６】そして、増幅された信号（アナログ信号）
は、比較器１１９で所定の基準値ＶＲＥＦと比較され
て、出力端子ＶＯから２値化信号が出力されるようにな
っている。

【０００７】図１１は、上記２値化信号形成用固体撮像
装置１００の動作の一例を示すタイミングチャートであ
り、期間ｔ１０〜ｔ１４は、第１行目の画素１の読み出
し動作を、期間ｔ２０〜ｔ２４は、第２行目の画素１の
読み出し動作を示している。ここで、駆動パルスφＴＧ
１，φＴＧ２はスイッチ用ＭＯＳトランジスタＱＴ，Ｑ
Ｔのゲートに、駆動パルスφＲＤ１，φＲＤ２はリセッ
ト用ＭＯＳトランジスタＱＰ，ＱＰのドレインに、駆動
パルスφＲＧはリセット用ＭＯＳトランジスタＱＰ，Ｑ
Ｐのゲートに、駆動パルスφＲＳＶはリセット用ＭＯＳ
トランジスタＱＲＳＶ１，ＱＲＳＶ２のゲートに、駆動
パルスφＴＤ，φＴＳは各々スイッチ用ＭＯＳトランジ
スタＱＤ，ＱＳのゲートに各々供給される駆動パルスで
ある。又、駆動パルスφＨ１，φＨ２は、スイッチ用Ｍ
ＯＳトランジスタＱＨ１，ＱＨ２のゲートに供給される
駆動パルス、駆動パルスφＲＳＨはリセットスイッチ用
ＭＯＳトランジスタＱＲＳＨ１，ＱＲＳＨ２のゲートに
供給される駆動パルスである。

【０００８】動作タイミングが、図１１の期間ｔ１０に
至ると、駆動パルスφＲＧがローレベルになりリセット
用ＭＯＳトランジスタ（ｐチャネル型）ＱＰはオンとな
る。そして、駆動パルスφＲＤ１が読み出しレベル（Ｖ
ＲＤ；ハイレベル）となってその電圧ＶＲＤが、リセッ
ト用トランジスタＱＰを介して第１行目の増幅用トラン
ジスタＱＡのゲート（制御領域）に供給され、ゲートが
読み出しレベルＶＲＤにバイアスされる（選択）。尚、
第２行目の増幅用トランジスタＱＡは、駆動パルスφＲ
Ｄ２がローレベル（電圧レベルＶＲＳ）のままであるた
め、ゲートが電圧レベルＶＲＳ（ローレベル）のままで
オフ（非選択）に保持される。

【０００９】一方で、駆動パルスφＲＳＶがハイレベル
になってリセットスイッチ用ＭＯＳトランジスタ（ｎチ
ャネル型）ＱＲＳＶ１，ＱＲＳＶ２がオンとなり、垂直
読み出し線１０２ａ，１０２ａに残る電荷が排出される
（リセット）。このとき、駆動パルスφＴＤ，φＴＳも
ハイレベルでスイッチ用ＭＯＳトランジスタ（ｎチャネ
ル型）ＱＤ，ＱＳがオンとなり、コンデンサＣＤ，ＣＳ
に残っていた電荷も放出される（リセット）。

【００１０】尚、この期間ｔ１０においては、駆動パル
スφＴＧ１，φＴＧ２が共にハイレベルに保持されてい
るため転送用ＭＯＳトランジスタ（ｐチャネル型）ＱＴ
はオフであり、各フォトダイオードＰＤでは、入射光に
応じた電荷（信号電荷）が生成・蓄積されている。次の
期間ｔ１１に至ると、駆動パルスφＲＧがハイレベルと
なってリセット用ＭＯＳトランジスタ（ｐチャネル型）
ＱＰがオフとなり、第１行目の増幅用トランジスタＱＡ
のゲート（制御領域）はフローティング状態となるが、
該増幅用トランジスタＱＡのゲートに寄生する容量によ
って、該ゲートの電圧が前記読み出しレベルＶＲＤにバ
イアスされたまま、その状態が保持される。

【００１１】又、駆動パルスφＲＤ１が電圧レベルＶＲ
Ｓ（ローレベル）に戻され、駆動パルスφＲＳＶがロー
レベルに反転されて垂直読み出し線１０２ａ，１０２ｂ
のリセットが解除される。そして、駆動パルスφＴＳが
ローレベルとなってスイッチ用ＭＯＳトランジスタ（ｎ
チャネル型）ＱＳがオフとなり、垂直読み出し線１０２
ａ，１０２ｂには２種のコンデンサＣＤ，ＣＳのうちコ
ンデンサＣＤのみが接続される。

【００１２】この結果、この期間ｔ１１では、期間ｔ１
０で選択（オン）された第１行目の増幅用トランジスタ
ＱＡがソースホロア動作をし、読み出しレベルＶＲＤに
バイアスされている状態で暗電流に応じた電圧（ＶＤと
表記する）がコンデンサＣＤに充電されることになる。
なお、上記暗電流に応じた電圧（ＶＤ）には、暗電流や
各画素１０１，１０１…の増幅用トランジスタＱＡ毎の
ばらつきに起因する雑音（固定パターン雑音）が含まれ
る。

【００１３】次に、期間ｔ１２に至ると、駆動パルスφ
ＴＤがローレベルとなってスイッチ用ＭＯＳトランジス
タ（ｎチャネル型）ＱＤがオフとなり、これに代わっ
て、駆動パルスφＴＳがハイレベルとなってスイッチ用
ＭＯＳトランジスタ（ｎチャネル型）ＱＳがオンとなり
コンデンサＣＳが充電可能になる。このときコンデンサ
ＣＤには上記した暗電流に応じた電圧が充電されたまま
となる。

【００１４】そして、駆動パルスφＴＧ１がローレベル
に反転されて第１行目の画素１の転送用ＭＯＳトランジ
スタＱＴがオンし、第１行目のフォトダイオードＰＤか
らの信号電荷が、第１行目の画素１の増幅用トランジス
タＱＡのゲート（制御領域）に転送される。そして、期
間ｔ１２の終了時、即ち期間ｔ１３の開始時、駆動パル
スφＴＧ１がハイレベルに反転され、第１行目の転送用
ＭＯＳトランジスタＱＴが再びオフとなって第１行目の
増幅用トランジスタＱＡのゲートは再びフローティング
状態となるが、増幅用トランジスタＱＡのゲートに寄生
する容量によって、該ゲートの電圧は、フォトダイオー
ドＰＤから転送された信号電荷の分だけ上昇したまま保
持される。

【００１５】しかして、第１行目の増幅用トランジスタ
ＱＡのソースホロア動作によって、入射光に応じた電気
信号が垂直読み出し線１０２ａ，１０２ｂに出力され、
この電気信号に応じた電圧（ＶＳＳと表記する）がコン
デンサＣＳに充電される。この場合、電圧ＶＳＳは、入
射光のみに応じた電圧（ＶＳと表記する）と暗電流に応
じた電圧ＶＤとの和となる（ＶＳＳ＝ＶＳ＋ＶＤ）。

【００１６】次に、期間ｔ１３の終了時、即ち期間ｔ１
４の開始時までに、先ず、駆動パルスφＴＳがローレベ
ルになって垂直読み出し線１０２ａ，１０２ｂとコンデ
ンサＣＳとの接続が断たれ、この状態で駆動パルスφＲ
ＳＶがハイレベルになって再び垂直読み出し線１０２
ａ，１０２ｂに残った電荷が排出される（リセット）。
そして、期間ｔ１４の間に、水平走査回路１３からの駆
動パルスφＨ１が一定期間ハイレベルに立ち上げられて
垂直読み出し線１０２ａ側のコンデンサＣＤ，ＣＲから
の信号（アナログ信号）が、その切換タイミングで水平
読み出し線１１２-1，１１２-2に各々読み出され、差動
アンプ１１５でその差分が増幅され、更に比較器１１９
で、所定の基準電圧ＶＲＥＦと比較されて、２値化処理
が行われる。尚、上記差動アンプ１１５から出力される
信号は、画素１０１からの固定パターン雑音を含む電気
信号（ＶＳＳ＝ＶＳ＋ＶＤ）から暗電流に応じた信号
（ＶＤ）を差し引いた値（入射光に応じた信号ＶＳ）を
増幅した値となる。

【００１７】その後、駆動パルスφＨ２が一定期間ハイ
レベルに立ち上げられたときは垂直読み出し線１０２ｂ
側で同じ動作が行われて、２値化信号が得られる。尚、
期間ｔ１４における駆動パルスφＲＳＨの２回のハイレ
ベルの切換によって、リセットスイッチ用ＭＯＳトラン
ジスタＱＲＳＨがオンされると、前記水平読み出し線１
１２ａ，１１２ｂが各々リセット（初期化）される。

【００１８】以上に示した期間ｔ１０〜ｔ１４における
第１行目の画素の読み出し動作は、続く期間ｔ２０〜ｔ
２４において、第２行目の画素に対して同様に繰り返し
て行われる。図１２は、画像データの２値化を他の手法
を用いて行う画像処理装置１２０の構成を示すブロック
図である。

【００１９】この画像処理装置１２０は、固体撮像装置
１２１と、該固体撮像装置１２１によって得られた画像
データをあらわす信号（アナログ信号）をディジタル信
号に変換するＡＤ変換回路１２２と、該ＡＤ変換回路１
２２からのディジタル信号を保存する画像メモリ１２３
と、該画像メモリ１２３に保存されているディジタル画
像データを２値化する画像処理回路１２４とで構成され
ている。

【００２０】即ち、この画像処理装置１２０では、固体
撮像装置１２１で得られたアナログ信号が、固体撮像装
置１２１の外部に設けられたＡＤ変換回路１２２でディ
ジタル信号に変換された後、画像メモリ１２３に一時的
に保存され、画像処理回路１２４で、所定の基準値と比
較されてその２値化が行われるようになっている。

【００２１】

【発明が解決しようとする課題】しかしながら、前述の
図１０に示した従来の２値化信号形成用固体撮像装置１
００では、画素１０１にて生成・蓄積された電荷に応じ
た電気信号（アナログ信号）と、垂直走査回路１０６か
ら増幅用トランジスタＱＡ（増幅手段）を介して出力さ
れた基準信号（アナログ信号）を比較器１１５まで伝え
なければならず、アナログ信号が伝わる経路が長くな
り、その分、これらアナログ信号に雑音が乗り易くなる
（Ｓ／Ｎ比の低下）。

【００２２】特に、画素部のみならず、これに続く周辺
回路要素の列毎のばらつき（コンデンサやスイッチ用の
ＭＯＳトランジスタ等の製造上のばらつき）に起因する
雑音の影響が大きくなる。又、前述の図１２に示した従
来の画像処理装置１２０では、固体撮像装置１２１から
映像信号をアナログ信号として出力した後、ディジタル
信号に変換し、その後２値化処理を行っているため、固
体撮像装置１２１以外の周辺回路が複雑で、画像処理装
置１２０全体が高価になるという不具合がある。

【００２３】更に、画像処理装置１２０によって得られ
る映像信号の有効範囲、即ちダイナミックレンジはＡＤ
変換回路１２２の入力で制限されるが、一般にＡＤ変換
回路１２２の入力ダイナミックレンジは、固体撮像装置
１２１のダイナミックレンジより狭いため、２値化処理
の過程で固体撮像装置１２１の広いダイナミックレンジ
を有効に利用できないという不具合もあった。

【００２４】上記２値化処理を、例えば、固体撮像装置
の各画素毎に画像処理回路を別途設けて各画素毎に２値
化機能をもたせて行うことも考えられているが、この場
合は画素自体の構造が複雑になり、固体撮像装置の開口
率の低下や、解像度の低下を引き起こすことになる。
又、このように画素毎に画像処理回路を別途設ける場
合、画素を高密度に配置して多画素化を図るという要請
にこたえられなくなるという不具合もある。

【００２５】本発明は、上記問題点に鑑みてなされたも
のであり、画像データの２値化処理を行うに当って、Ｓ
／Ｎ比を大きくすることができる２値化信号形成用固体
撮像装置を提供することを目的とする。

【００２６】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明は、マトリックス状に配列さ
れ、光検出部にて生成された信号電荷を増幅手段を介し
て出力する複数の画素と、前記複数の画素の列毎に設け
られた複数の垂直読み出し線と、前記複数の画素の特定
の行を選択して、当該画素の光検出部からの信号電荷に
応じた電気信号を所望のタイミングで、当該垂直読み出
し線に転送する垂直走査手段と、前記垂直読み出し線の
各々に設けられ、前記所望のタイミングで前記画素から
出力される前記信号電荷に応じた電気信号と、前記所望
のタイミングと異なるタイミングで前記増幅手段を介し
て出力される基準信号とを比較して２値化信号を出力す
る２値化手段と、前記複数の垂直読み出し線を、順次水
平走査して、前記２値化信号を水平読み出し線に転送す
る水平走査手段とを備えたものである。

【００２７】又、請求項２に記載の発明は、前記光検出
部が、入射光に応じた信号電荷を生成する光電変換素子
からなり、前記増幅手段に、該増幅手段の制御領域に前
記光電変換素子からの信号電荷を選択的に供給するため
の第１のスイッチ手段と、該増幅手段の制御領域に前記
画素の外部から所望の電位を選択的に供給するための第
２のスイッチ手段とを接続したものである。

【００２８】又、請求項３に記載の発明は、前記２値化
手段を、前記光電変換素子にて生成された前記信号電荷
に応じた電気信号を記憶する第１の記憶手段と、前記画
素の外部からの前記所望の電位に応じた基準信号を記憶
する第２の記憶手段と、前記第１の記憶手段に記憶され
た前記電気信号と前記第２の記憶手段に記憶された前記
基準信号とを比較して２値化信号を出力する比較手段と
によって構成したものである。

【００２９】又、請求項４に記載の発明は、前記第１の
記憶手段を、前記画素から出力される前記電気信号に応
じた電荷を蓄積する電荷蓄積手段とし、前記第２の記憶
手段を、前記画素から出力される前記基準信号に応じた
電荷を蓄積する電荷蓄積手段としたものである。

【００３０】又、請求項５に記載の発明は、前記画素と
前記２つの電荷蓄積手段との間に、前記画素から出力さ
れる前記電気信号もしくは前記基準信号を選択的に転送
するための転送切換手段を設けたものである。又、請求
項６に記載の発明は、前記増幅手段を、接合型電界効果
トランジスタとし、該接合型電界効果トランジスタのゲ
ートに、前記光電変換素子にて生成された前記信号電荷
と、前記画素の外部からの前記所望の電位とを選択的に
供給するようにしたものである。

【００３１】又、請求項７に記載の発明は、前記２値化
手段を、電流源と、前記画素の外部から供給された前記
所望の電位に応じた前記基準信号が前記電流源の電流と
等しくなるように前記垂直読み出し線の電位をバイアス
するバイアス手段と、該バイアス手段のバイアス状態を
記憶するバイアス記憶手段と、前記光電変換素子にて生
成された前記信号電荷に応じた前記電気信号と前記電流
源の電流との差を検出する電流検出手段と、前記光電変
換素子にて生成された前記信号電荷に応じた前記電気信
号と前記電流源の電流との差の電流を前記電流検出手段
に入力するための切換手段とによって構成したものであ
る。

【００３２】又、請求項８に記載の発明は、前記バイア
ス手段を、前記垂直読み出し線と前記電流源との間に主
電流経路が接続された定電流用トランジスタで構成し、
前記バイアス記憶手段を、前記定電流用トランジスタの
制御電極と、該定電流用トランジスタの主電流経路の端
子のうち前記電流源に接続された側の端子との間に設け
られ、前記定電流用トランジスタのバイアス状態をサン
プリングし、その後ホールドするためのサンプル・ホー
ルド切替手段と、前記定電流用トランジスタの前記制御
電極に接続され、前記定電流用トランジスタのバイアス
をホールドするバイアス電荷蓄積手段とによって構成し
たものである。

【００３３】又、請求項９に記載の発明は、前記比較手
段に、該比較手段からの前記２値化信号を記憶する出力
信号記憶手段を接続したものである。又、請求項１０に
記載の発明は、前記光電変換素子を、埋め込みフォトダ
イオードとしたものである。

【００３４】（作用）請求項１に記載の発明によれば、
複数の垂直読み出し線毎に設けられた２値化手段にて、
画像データの２値化信号が生成され、該生成された２値
化信号が、垂直読み出し線から水平読み出し線、更に
は、出力端子まで伝わることとなるので、該水平読み出
し線を伝わるときにこの電気信号（２値化信号）に雑音
が乗っても、アナログ信号の場合に比べて、その影響が
小さくなる。

【００３５】又、請求項２に記載の発明によれば、２値
化を行う際に用いられる基準信号が、当該画素の増幅手
段を介して出力されるので、入射光に応じた電気信号と
基準信号とを同じ経路で出力させることができる。又、
請求項３に記載の発明によれば、当該画素を介して、順
次、出力される入射光に応じた電気信号と基準信号とを
一旦記憶させ、該記憶させた値を互いに比較するだけで
２値化信号を得ることができる。

【００３６】又、請求項４に記載の発明によれば、当該
画素を介して、順次、出力される基準信号をコンデンサ
等に適宜記憶させることができる。又、請求項５に記載
の発明によれば、前記増幅手段から出力される基準信号
及び入射光に応じた電気信号を、転送切替手段によって
２つの電荷蓄積手段に選択的に供給することができる。

【００３７】又、請求項６に記載の発明によれば、入射
光に応じた電荷をゲートに直接転送することができるの
で、当該電荷の転送路が短縮され、雑音が乗り難くな
る。又、請求項７に記載の発明によれば、画素の固定パ
ターン雑音を反映させた基準信号を簡易に記憶し、該記
憶した基準信号と入射光に応じた電気信号とを簡易な方
法で比較して、２値化信号を得ることができる。

【００３８】又、請求項８に記載の発明によれば、基準
信号と電気信号とを比較して２値化信号を生成する回路
を簡易な構成で達成することができる。又、請求項９に
記載の発明によれば、２値化された検出信号が、当該出
力信号記憶手段に蓄えられているので、所望のタイミン
グで、当該検出信号を出力端子から適宜読み出すことが
できる。

【００３９】又、請求項１０に記載の発明によれば、各
画素の光電変換素子において、当該フォトダイオードの
ｐｎ接合部に生じる空乏層が、画素の表面に達しないた
め、暗電流が抑制される。

【００４０】

【発明の実施の形態】

（第１の実施形態）以下、本発明の第１の実施形態を図
１から図３を参照して詳細に説明する。

【００４１】図１は、第１の実施形態に係る２値化信号
形成用固体撮像装置１０の概略構成を示す回路図であ
る。尚、この第１の実施形態では、説明を簡単にするた
めに、４つの画素１，１，１，１がマトリックス状（２
×２個）で配置された例を用いて説明する。画素１（図
１中破線で示す）は、入射光に応じた電荷を生成・蓄積
するフォトダイオード（光検出部；光電変換素子）ＰＤ
と、制御領域（制御電極；ゲート）に供給された信号電
荷に応じて入射光に応じた電気信号（アナログ信号）を
そのソースに出力する増幅用トランジスタ（増幅手段；
本実施形態においてはｎチャネル型の接合型電界効果ト
ランジスタＪＦＥＴ）ＱＡと、前記フォトダイオードＰ
Ｄで生成・蓄積された電荷と垂直走査回路６から供給さ
れる電位（電圧レベルＶＲＳ，ＶＲＦ，ＶＲＤ）とを選
択的に前記ゲート（制御領域）に供給するための転送用
ＭＯＳトランジスタ（ｐチャネル型）ＱＴ（第１のスイ
ッチ手段）と、前記ゲート（制御領域）に蓄積された信
号電荷をリセットするためのリセット用ＭＯＳトランジ
スタ（ｐチャネル型）ＱＰ（第２のスイッチ手段）とに
よって構成されている。

【００４２】尚、本実施形態では、フォトダイオードＰ
Ｄとして、縦型オーバーフロー構造の埋め込みフォトダ
イオードを用いている。又、前記リセット用ＭＯＳトラ
ンジスタＱＰは、クロックライン４ａ，４ｂから送られ
てくる基準信号に応じた電位（電圧レベルＶＲＳ，ＶＲ
Ｆ，ＶＲＤ）を前記ゲート（制御領域）に供給する働き
をも有する。

【００４３】又、前記フォトダイオードＰＤのカソード
には電源電圧ＶＤが接続されて、該フォトダイオードＰ
Ｄから入射光に応じた信号電荷が出力される。又、前記
増幅用トランジスタＱＡのドレインには電源電圧ＶＤが
接続されて、ソースホロア動作によってそのゲート（制
御領域）に蓄積された電荷に応じた電気信号（アナログ
信号）がソースから出力されるようになっている。

【００４４】又、各画素１の増幅用トランジスタＱＡの
ソースは、マトリックス配置の各列毎に垂直読み出し線
２ａ，２ｂに、各々共通接続されている。一方、転送用
ＭＯＳトランジスタＱＴのゲートは、垂直走査回路６に
接続されたクロックライン３ａ，３ｂに共通接続され、
垂直走査回路６からローレベルの駆動パルスφＴＧ１ま
たはφＴＧ２が与えられると、当該転送用ＭＯＳトラン
ジスタＱＴが各行毎に順次オンするようになっている。
尚、垂直走査回路６、クロックライン３ａ，３ｂ，４
ａ，４ｂ…等によって垂直走査手段が構成されている。

【００４５】又、リセット用ＭＯＳトランジスタＱＰの
ドレインは、各行毎に垂直走査回路６に接続されたクロ
ックライン４ａ，４ｂに共通接続され、そのゲートは、
行ライン５ａを介して駆動パルス発生回路（図示省略）
側のノード５に接続されている。又、リセット用ＭＯＳ
トランジスタＱＰのソースは、転送用ＭＯＳトランジス
タＱＴのドレインと共有になっている。そして、リセッ
ト用ＭＯＳトランジスタＱＰのゲートに前記駆動パルス
発生回路からローレベルのパルスφＲＧが与えられる
と、該リセット用ＭＯＳトランジスタＱＰがオンするよ
うになっている。

【００４６】又、前記した垂直読み出し線２ａ，２ｂの
途中には、各列毎に２値化回路（２値化手段）７が配置
されている（図中破線で示す）。この２値化回路７の出
力側の垂直読み出し線２ａ，２ｂには、スイッチ用ＭＯ
Ｓトランジスタ（ｎチャネル型）ＱＯ１，ＱＯ２を介し
て、２値化信号蓄積用コンデンサＣＯ１，ＣＯ２の一方
の端子が接続されている。

【００４７】更に、２値化信号蓄積用コンデンサＣＯ
１，ＣＯ２の前記一方の端子には、水平読み出しスイッ
チ用ＭＯＳトランジスタ（ｎチャネル型）ＱＨ１，ＱＨ
２を介して水平読み出しライン１２が接続され、その後
段に、出力バッファアンプ１５が接続されている。尚、
２値化信号蓄積用コンデンサＣＯ１，ＣＯ２の他方の端
子は接地されている。

【００４８】この場合、前記スイッチ用ＭＯＳトランジ
スタＱＯ１，ＱＯ２のゲートは、クロックライン１０ａ
を介して駆動パルス発生回路（図示省略）側のノード１
０に接続されており、駆動パルス発生回路からハイレベ
ルの駆動パルスφＴＯが、前記スイッチ用ＭＯＳトラン
ジスタＱＯ１，ＱＯ２のゲートに与えられたときに、ス
イッチ用ＭＯＳトランジスタＱＯ１，ＱＯ２がオンす
る。

【００４９】又、前記水平読み出しスイッチ用ＭＯＳト
ランジスタＱＨ１，ＱＨ２の各ゲートは、水平選択信号
ライン１１ａ，１１ｂに各々接続されており、前記水平
走査回路１３に接続された水平走査回路１３からハイレ
ベルの駆動パルスφＨ１，φＨ２が前記水平読み出しス
イッチ用ＭＯＳトランジスタＱＨ１，ＱＨ２の各ゲート
に与えられたときこれらがオンして、水平読み出しの制
御（水平走査）が行われるようになっている。尚、水平
選択信号ライン１１ａ，１１ｂ、水平走査回路１３等に
よって水平走査手段が構成されている。

【００５０】又、前記水平読み出し線１２には、リセッ
トスイッチ用ＭＯＳトランジスタ（ｎチャネル型）ＱＲ
ＳＨのドレインが接続されている。このリセットスイッ
チ用ＭＯＳトランジスタＱＲＳＨは、そのソースが接地
されている。そして、このリセットスイッチ用ＭＯＳト
ランジスタＱＲＳＨのゲートには、クロックライン１４
ａが接続され、該クロックライン１４ａは駆動パルス発
生回路（図示省略）側のノード１４に接続されている。
そして駆動パルス発生回路からハイレベルの駆動パルス
φＲＳＨが該リセットスイッチ用ＭＯＳトランジスタＱ
ＲＳＨのゲートに与えられたときに、該リセットスイッ
チ用ＭＯＳトランジスタＱＲＳＨはオンするようになっ
ている。

【００５１】又、前記垂直読み出し線２ａ，２ｂは、各
列毎にリセットスイッチ用ＭＯＳトランジスタ（ｎチャ
ネル型）ＱＲＳＶ１，ＱＲＳＶ２のドレインと、各定電
流源１７ａ，１７ｂとに接続されている。このときリセ
ットスイッチ用ＭＯＳトランジスタＱＲＳＶ１，ＱＲＳ
Ｖ２のソースは接地され、各定電流源１７ａ，１７ｂに
は電源電圧ＶＣ（負）が接続されている。

【００５２】そして、前記リセットスイッチ用ＭＯＳト
ランジスタＱＲＳＶ１，ＱＲＳＶ２のゲートは、クロッ
クライン１６ａを介して駆動パルス発生回路（図示省
略）側のノード１６に接続され、該駆動パルス発生回路
から送出される駆動パルスφＲＳＶが、前記リセットス
イッチ用ＭＯＳトランジスタＱＲＳＶ１，ＱＲＳＶ２の
ゲートに与えられたときに、該リセットスイッチ用ＭＯ
ＳトランジスタＱＲＳＶ１，ＱＲＳＶ２がオンするよう
になっている。

【００５３】ところで、前記した２値化回路７（図１中
破線で示す）は、各々ノードｎ１，ｎ２で２本の読み出
し線２ａ−１，２ａ−２、２ｂ−１，２ｂ−１に分岐さ
れた垂直読み出し線２ａ，２ｂに配置されている。即
ち、読み出し線２ａ−１，２ｂ−１にスイッチ用ＭＯＳ
トランジスタ（ｎチャネル型）ＱＲ（転送切換手段）と
基準信号蓄積用コンデンサＣＲ（第２の記憶手段）とが
接続されている。又、読み出し線２ａ−２，２ｂ−２に
スイッチ用ＭＯＳトランジスタ（ｎチャネル型）ＱＳ
（転送切換手段）と出力信号蓄積用コンデンサＣＳ（第
１の記憶手段）とが接続されている。

【００５４】そして、上記分岐された２本の読み出し線
２ａ−１，２ａ−２、読み出し線２ｂ−１，２ｂ−１は
共に電圧比較器ＡＣ（比較手段）に接続されている。し
かして、この電圧比較器ＡＣから２値化された信号（２
値化信号）が出力される。一方、スイッチ用ＭＯＳトラ
ンジスタＱＳ，ＱＲのゲートは、クロックライン８ａ，
９ａを介してそれぞれ駆動パルス発生回路（図示省略）
側のノード８，９に接続され、該駆動パルス発生回路か
ら各々ハイレベルの駆動パルスφＴＳ，φＴＲがゲート
に各々与えられると、これらスイッチ用ＭＯＳトランジ
スタＱＳ，ＱＲがオンするようになっている。

【００５５】次に、上記構成の２値化信号形成用固体撮
像装置１０の動作について、図２のタイミングチャート
を参照して説明する。尚、図２において、期間ｔ１０〜
ｔ１７は、図１の第１行目の画素１の読み出し動作を示
しており、期間ｔ２０〜ｔ２７は、第２行目の画素１の
読み出し動作を示している。

【００５６】図２に示すように、期間ｔ１０に至る前、
駆動パルスφＴＧ１，φＴＧ２はハイレベルに保持さ
れ、駆動パルスφＲＤ１，φＲＤ２はローレベル（電圧
レベルＶＲＳ）に保持され、駆動パルスφＲＧはハイレ
ベルに保持され、駆動パルスφＲＳＶ，駆動パルスφＴ
Ｒ，φＴＳはローレベルに保持され、駆動パルスφＴＯ
はローレベルに保持されている。尚、駆動パルスφＨ
１，φＨ２、駆動パルスφＲＳＨは全てローレベルに保
持されている。

【００５７】そして、期間ｔ１０に至ると、駆動パルス
φＲＧはローレベルに反転され、駆動パルスφＲＳＶは
ハイレベルに反転され、駆動パルスφＴＲ，φＴＳがハ
イレベルに反転される。

【００５８】しかして、駆動パルスφＲＧがローレベル
になるとリセット用ＭＯＳトランジスタ（ｐチャネル
型）ＱＰはオンとなる。又、駆動パルスφＲＳＶがハイ
レベルになるとリセットスイッチ用ＭＯＳトランジスタ
（ｎチャネル型）ＱＲＳＶ１，ＱＲＳＶ２がオンとな
る。又、駆動パルスφＴＲ，φＴＳがハイレベルになる
とスイッチ用ＭＯＳトランジスタ（ｎチャネル型）Ｑ
Ｒ，ＱＳはオンとなる。

【００５９】このとき、駆動パルスφＴＯはローレベル
に保持されているため、スイッチ用ＭＯＳトランジスタ
ＱＯ１，ＱＯ２はオフとなっている。更に、駆動パルス
φＲＤ１，φＲＤ２は、共に電圧レベルＶＲＳ（ローレ
ベル）となっており、オンとなっているリセット用トラ
ンジスタＱＰを介してその電圧ＶＲＳが各増幅用トラン
ジスタＱＡのゲート（制御領域）に伝わるようになって
いる。

【００６０】このとき増幅用トランジスタＱＡのゲート
（制御領域）は電圧レベルＶＲＳにバイアスされる。こ
の電位はローレベルであり、該増幅用トランジスタＱＡ
はオフとなる。又、この期間ｔ１０では、上記したよう
にリセットスイッチ用ＭＯＳトランジスタＱＲＳＶ１，
ＱＲＳＶ２が、共にオンとなっているため、全ての画素
１の増幅用トランジスタＱＡのソースが接地される。

【００６１】このとき（期間ｔ１０）、スイッチ用ＭＯ
ＳトランジスタＱＲ，ＱＳは上記のようにオンされてい
るので、基準信号蓄積用コンデンサＣＲ及び出力信号蓄
積用コンデンサＣＳに残留する信号電荷も定電流源１７
ａ，１７ｂ側に排出される（リセット）。尚、この期間
ｔ１０においては、駆動パルスφＴＧ１，φＴＧ２が共
にハイレベルに保持されているため、転送用ＭＯＳトラ
ンジスタ（ｐチャネル型）ＱＴがオフとなっており、各
フォトダイオードＰＤでは、入射光に応じた電荷（信号
電荷）が生成され、蓄積されている。

【００６２】次に、期間ｔ１１に至ると、駆動パルスφ
ＲＤ１は基準電圧レベルＶＲＦにされ、駆動パルスφＴ
Ｓはローレベルに反転される。上記ローレベルの駆動パ
ルスφＴＳによってスイッチ用ＭＯＳトランジスタ（ｎ
チャネル型）ＱＳはオフとなる。又、このとき既にオン
に保持されている第１行目のリセット用ＭＯＳトランジ
スタＱＰを介して、前記基準電圧レベルＶＲＦが第１行
目の各画素１の増幅用トランジスタＱＡのゲート（制御
領域）に供給される。

【００６３】このように基準電圧レベルＶＲＦが供給さ
れた第１行目の増幅用トランジスタＱＡはオンすると共
に、該増幅用トランジスタＱＡのゲート（制御領域）が
基準電圧レベルＶＲＦにバイアスされる。尚、第２行目
の各増幅用トランジスタＱＡは、駆動パルスφＲＤ２が
ローレベル（電圧レベルＶＲＳ）のままであるため、ゲ
ート（制御領域）が電圧レベルＶＲＳのままでオフ（非
選択）に保持される。

【００６４】次に、期間ｔ１２に至ると、駆動パルスφ
ＲＤ１が電圧レベルＶＲＳ（ローレベル）にされ、駆動
パルスφＲＧがハイレベルに、駆動パルスφＲＳＶがロ
ーレベルに反転される。前記駆動パルスφＲＧがハイレ
ベルとなることによってリセット用ＭＯＳトランジスタ
（ｐチャネル型）ＱＰがオフとなって、第１行目の増幅
用トランジスタＱＡのゲート（制御領域）はフローティ
ング状態となるが、該増幅用トランジスタＱＡのゲート
に寄生する容量によって、該ゲートの電圧は前記基準電
圧レベルＶＲＦにバイアスされたまま、その状態が保持
される。

【００６５】又、この期間ｔ１２においては、上記のよ
うに駆動パルスφＲＳＶがローレベルとなるので、リセ
ットスイッチ用ＭＯＳトランジスタ（ｎチャネル型）Ｑ
ＲＳＶ１，ＱＲＳＶ２が共にオフとなる。尚、駆動パル
スＴＳは、ローレベルのままであるからスイッチ用ＭＯ
Ｓトランジスタ（ｎチャネル型）ＱＳはオフのままであ
る。

【００６６】この結果、期間ｔ１２においては、期間ｔ
１１において選択（オン）された第１行目の増幅用トラ
ンジスタＱＡがソースホロア動作をし、該増幅用トラン
ジスタＱＡのソースの電位（この電位をＶＳＲとする）
は、そのソース・ドレイン間に流れる電流（ドレイン電
流）がＩＢ（定電流源１７ａ，１７ｂに流れる電流値）
になるまで上昇する。しかして、このとき電流（ドレイ
ン電流）ＩＢは、すでにオンとなっているスイッチ用Ｍ
ＯＳトランジスタＱＲを介して、基準信号蓄積用コンデ
ンサＣＲに流れ、その両端の電圧がＶＳＲとなるように
充電される。

【００６７】尚、期間ｔ１２では、ソースホロア動作に
よってソース・ドレイン間に流れる電流がＩＢになった
とき、増幅用トランジスタＱＡのソースの電位ＶＳＲ
は、次式（１）に示される値になる。ＶＳＲ＝ＶＲＦ−ＶＴ …（１）ここで、ＶＴは各増幅用トランジスタＱＡのドレイン電
流がＩＢのときのゲート・ソース間電圧である。

【００６８】次に、期間ｔ１３に至ると、駆動パルスφ
ＲＧがローレベルに反転され、駆動パルスφＴＲがロー
レベルに反転される。駆動パルスφＴＲがローレベルと
なることによりスイッチ用ＭＯＳトランジスタ（ｎチャ
ネル型）ＱＲがオフとなり、基準信号蓄積用コンデンサ
ＣＲは、期間ｔ１２で充電された前記式（１）で表され
る電位ＶＳＲを保持する。

【００６９】又、駆動パルスφＲＧがローレベルとなる
ことにより、リセット用ＭＯＳトランジスタ（ｐチャネ
ル型）ＱＰはオンとなる。次に、期間ｔ１４に至ると、
駆動パルスφＲＤ１が電圧レベルＶＲＤ（＝読み出しレ
ベル＜ＶＲＦ）となる。このとき、既ににオンとなって
いる第１行目の各リセットスイッチ用ＭＯＳトランジス
タＱＰを介して、前記電圧ＶＲＤが第１行目の各増幅用
トランジスタＱＡのゲート（制御領域）に伝わり、該ゲ
ートは、読み出しレベルＶＲＤにバイアスされる。

【００７０】次に、期間ｔ１５に至ると、駆動パルスφ
ＴＧ１がローレベルに反転され、駆動パルスφＲＤ１が
ローレベル（電圧レベルＶＲＳ）に反転され、駆動パル
スφＲＧがハイレベルに反転される。そして、駆動パル
スφＲＧがハイレベルに反転されることにより、前記リ
セット用ＭＯＳトランジスタＱＰがオフとなって、第１
行目の増幅用トランジスタＱＡのゲート（制御領域）が
フローティング状態となるが、当該ＭＯＳトランジスタ
ＱＰのゲートに寄生する容量によって、該ゲートの電圧
は、電圧レベルＶＲＤにバイアスされたまま保持され
る。

【００７１】又、駆動パルスφＴＧ１がローレベルに反
転されることにより、第１行目の画素１の転送用ＭＯＳ
トランジスタＱＴがオンする。このとき、第１行目の画
素１のフォトダイオードＰＤにおいて生成され、蓄積さ
れていた信号電荷は、第１行目の画素１の増幅用トラン
ジスタＱＡのゲート（制御領域）に転送される。そし
て、この信号電荷の転送により、第１行目の増幅用トラ
ンジスタＱＡからは、ソースホロア動作によって、ゲー
ト（制御領域）に受け取った電荷（信号電荷）に応じた
電気信号（電圧信号）が垂直読み出し線２ａ，２ｂに出
力される。

【００７２】即ち、上記のように増幅用トランジスタＱ
Ａのゲート（制御領域）にフォトダイオードＰＤから入
射光に応じた信号電荷が供給されると、増幅用トランジ
スタＱＡのゲートの電位も、供給された電荷に応じて上
昇する。そして、この電位の上昇によって、第１行目の
増幅用トランジスタＱＡがソースホロア動作をし、当該
増幅用トランジスタＱＡのソースの電位も、前記ゲート
の電位の上昇分に応じて上昇することになる。

【００７３】そして、期間ｔ１５の終了時、即ち期間ｔ
１６の開始時、今度は、駆動パルスφＴＧ１がハイレベ
ルに反転され、第１行目の転送用ＭＯＳトランジスタＱ
Ｔが再びオフとなる。この転送用ＭＯＳトランジスタＱ
Ｔのオフによって、第１行目の画素１のフォトダイオー
ドにおいて生成され、蓄積された信号電荷の転送が終了
し、第１行目の増幅用トランジスタＱＡのゲート（制御
領域）は再びフローティング状態となるが、増幅用トラ
ンジスタＱＡのゲートに寄生する容量によって、該ゲー
トの電圧は、フォトダイオードＰＤから転送された信号
電荷の分だけ上昇したまま保持される。

【００７４】次に、期間ｔ１６に至ると、駆動パルスφ
ＴＳ、φＴＯがハイレベルに反転される。そして、駆動
パルスφＴＳがハイレベルとなることで、スイッチ用Ｍ
ＯＳトランジスタ（ｎチャネル型）ＱＳがオンになる。
このスイッチ用ＭＯＳトランジスタＱＳのオンによっ
て、第１行目の増幅用トランジスタＱＡのソースの電位
に応じた電荷が、出力信号蓄積用コンデンサＣＳに充電
される。

【００７５】一方、駆動パルスφＴＯがハイレベルとな
ることによって、スイッチ用ＭＯＳトランジスタＱＯ
１，ＱＯ２が共にオンとなる。ところで、この期間ｔ１
６でも、増幅用トランジスタＱＡのソースホロア動作に
よってソース・ドレイン間に流れる電流がＩＢになった
とき、該増幅用トランジスタＱＡのソースの電位（ＶＳ
Ｓで表す）は、以下の式（２）で示される値となる。

【００７６】ＶＳＳ＝ＶＲＤ＋ＶＳ−ＶＴ …（２）ここで、ＶＴは各増幅用トランジスタＱＡのドレイン電
流がＩＢのときのゲート・ソース間電圧、ＶＳは（入射
光に応じた電荷／ゲート容量）であらわされるゲート電
位の上昇分である。

【００７７】また、駆動パルスφＴＳがハイレベルであ
るため（スイッチ用ＭＯＳトランジスタＱＳがオン）、
出力信号蓄積用コンデンサＣＳの両端は、当該期間ｔ１
６で充電された前記式（２）で表される電位ＶＳＳとな
る。尚、この電位ＶＳＳは、期間ｔ１６の終了時（期間
ｔ１７の開始時）に前記駆動パルスφＴＳがローレベル
に反転されてスイッチ用ＭＯＳトランジスタＱＳがオフ
となる時点までに、出力信号蓄積用コンデンサＣＳに充
電される。

【００７８】このように、基準信号蓄積用コンデンサＣ
Ｒの両端には電圧ＶＳＤ（＝ＶＲＦ−ＶＴ）が保持さ
れ、出力信号蓄積用コンデンサＣＳの両端が電圧ＶＳＳ
（＝ＶＲＤ＋ＶＳ−ＶＴ）となることで、電圧比較器Ａ
Ｃからは、これら基準信号蓄積用コンデンサＣＲと出力
信号蓄積用コンデンサＣＳに生じた、電圧ＶＳＤとＶＳ
Ｓの大小が比較され、この比較結果をあらわす２値化信
号が出力される。

【００７９】又、この期間ｔ１６では駆動パルスφＴＯ
がハイレベルであるため、スイッチ用ＭＯＳトランジス
タ（ｎチャネル型）ＱＯ１，ＱＯ２がオンとなってお
り、これらスイッチ用ＭＯＳトランジスタ（ｎチャネル
型）ＱＯ１，ＱＯ２を介して、２値化信号の値が、２値
化信号蓄積用コンデンサＣＯ１，ＣＯ２に蓄えられる。
尚、このとき駆動パルスφＨ１，φＨ２は共にローレベ
ルで、スイッチ用ＭＯＳトランジスタ（ｎチャネル型）
ＱＨ１，ＱＨ２は共にオフとなっている。

【００８０】ところで、基準電圧レベルＶＲＦに関して
は、読み出し電圧ＶＲＤより大きな値であれば、その値
を任意に設定することができる。今仮に、基準電圧レベ
ルを読み出し電圧ＶＲＤを基準に設定するのであれば
（例えば、読み出し電圧ＶＲＤと基準電圧ＶＲＥＦとの
和に設定）、基準電圧ＶＲＥＦと前記した信号電圧ＶＳ
とを直接比較することができる。

【００８１】このときの基準電圧レベルをＶＳＲ１とす
ると、ＶＳＲ１の値は、次式（３）で表される。ＶＳＲ１＝ＶＲＦ−ＶＴ＝ＶＲＤ＋ＶＲＥＦ−ＶＴ …（３）従って、電圧ＶＳＳと電圧ＶＳＲ１との差分（比較結
果）は、次式（４）に示す関係となる。

【００８２】ＶＳＳ−ＶＳＲ１＝（ＶＲＤ＋ＶＳ−ＶＴ）−（ＶＲＤ＋ＶＲＥＦ−ＶＴ）＝ＶＳ−ＶＲＥＦ …（４）従って、電圧比較器ＡＣの出力は、フォトダイオードＰ
Ｄで得られた電荷に応じた信号電圧ＶＳと、基準電圧Ｖ
ＲＥＦとを比較して得られた２値化信号となる。

【００８３】しかして、入射光に応じた信号電圧ＶＳが
基準電圧ＶＲＥＦより大きければ、電圧比較器ＡＣの出
力は、電源電圧ＶＤ（ハイレベル）となり、入射光に応
じた信号電圧ＶＳが基準電圧（ＶＲＥＦ）より小さけれ
ば、電圧比較器ＡＣの出力は、接地レベル（ローレベ
ル）となる。換言すれば、入射光に応じた信号電圧ＶＳ
は基準電圧ＶＲＥＦをスレッショルドレベルとして、電
圧比較器ＡＣで２値化信号に変換されることとなる。

【００８４】尚、上式（１）〜（４）におけるゲート・
ソース間電圧ＶＴの値は、増幅用トランジスタＱＡ毎
に、ばらつき、固定パターン雑音の要因となることが知
られている。しかして、上述のように、ともに同じ増幅
用トランジスタＱＡのドレイン電流が一定の値ＩＢとな
るようにして、電気信号（信号電圧）と基準信号（基準
電圧）を読み出して比較するので、２値化信号に変換す
る際に、各画素１の増幅用トランジスタＱＡ毎のばらつ
きに起因する固定パターン雑音の当該２値化信号への影
響を除去することができる。

【００８５】このように電圧比較器ＡＣから出力された
２値化信号は、この時点（期間ｔ１６）でオンに保持さ
れているスイッチ用ＭＯＳトランジスタＱＯ１，ＱＯ２
を介して、２値化信号蓄積用コンデンサＣＯ１，ＣＯ２
に充電される。

【００８６】そして、上記期間ｔ１６の終了時には、駆
動パルスφＴＯがローレベルに反転されるので、スイッ
チ用ＭＯＳトランジスタＱＯ１，ＱＯ２がオフとなり、
２値化信号蓄積用コンデンサＣＯ１，ＣＯ２はフローテ
ィング状態となる。この結果、２値化信号は、２値化信
号蓄積用コンデンサＣＯ１，ＣＯ２に各々保持される。
次に、期間ｔ１７に至ると、水平走査回路１３からの駆
動パルスφＨ１が一定期間ハイレベルに立ち上げられそ
の後ローレベルに保持される。

【００８７】又、駆動パルスφＨ２に関しては、前記駆
動パルスφＨ１がローレベルに保持された後、所定間隔
おいて一定期間ハイレベルに立ち上げられその後ローレ
ベルに保持される。更に、駆動パルスφＲＳＨに関して
は、前記駆動パルスφＨ１がローレベルに立ち下がった
後で駆動φＨ２が立ち上がる前までの間に、一定期間ハ
イレベルに立ち上げられその後ローレベルに保持され、
その後、前記駆動パルスφＨ２がローレベルに立ち下が
った後、再び一定期間ハイレベルに立ち上げられその後
ローレベルに保持される。

【００８８】しかして、駆動パルスφＨ１のハイレベル
の切換によって、２値化信号蓄積用コンデンサＣＯ１に
保持されている２値化信号は、その切換タイミングで水
平読み出し線１２に読み出され、出力バッファアンプ１
５を介して、順次出力端子ＶＯに出力される。続く、駆
動パルスφＲＳＨのハイレベルの切換によって、リセッ
トスイッチ用ＭＯＳトランジスタＱＲＳＨがオンされる
と、前記水平読み出し線１２がリセット（初期化）され
る。これは、水平読み出し線１２の寄生容量により、電
圧信号が水平読み出し線１２に読み出されたときこの電
気信号（電圧信号）の一部が当該寄生容量に保持される
ため、この水平読み出し線１２に残留している電気信号
を、リセットするためのものである。

【００８９】そして、駆動パルスφＨ２のハイレベルの
切換によって、２値化信号蓄積用コンデンサＣＯ２に保
持されている２値化信号は、その切換タイミングで水平
読み出し線１２に読み出され、出力バッファアンプ１５
を介して、順次出力端子ＶＯに出力される。最後に、駆
動パルスφＲＳＨがハイレベルに切り換ると、リセット
スイッチ用ＭＯＳトランジスタＱＲＳＨがオンされ、再
び前記水平読み出し線１２がリセット（初期化）され
る。

【００９０】尚、前記した読み出しラインの寄生容量の
影響により、水平読み出し線１２に読み出される電気信
号（電圧信号）は、波形がなまって、定常状態に達する
まで時間がかかるが、本実施形態では、水平読み出し線
１２に現れる電気信号（電圧信号）はすでに２値化信号
に変換されているため、定常状態に達しなくとも、その
電気信号がハイレベル／ローレベルの何れをあらわすか
の判別が可能となり、その読み出し動作の高速化が図ら
れる。

【００９１】期間ｔ１７の終了時には（期間ｔ２０に至
るまでに）、駆動パルスφＲＧはローレベルに反転さ
れ、駆動パルスφＲＳＶ、駆動パルスφＴＲ、駆動パル
スφＴＳはハイレベルに反転される。そして、前記駆動
パルスφＲＧがローレベルとなることにより、リセット
スイッチ用ＭＯＳトランジスタＱＰがオンとなる。

【００９２】又、駆動パルスφＲＳＶがハイレベルとな
ることにより、スイッチ用ＭＯＳトランジスタＱＲＳＶ
１，ＱＲＳＶ２は共にオンとなって、垂直読み出し線２
ａ，２ｂ上の電荷が排出される。又、駆動パルスφＴ
Ｒ，φＴＳがハイレベルとなることにより、スイッチ用
ＭＯＳトランジスタＱＲ，ＱＳがオフとなって、基準信
号蓄積用コンデンサＣＲと出力信号蓄積用コンデンサＣ
Ｓに蓄積された電荷が排出される。

【００９３】以上に示した期間ｔ１０〜ｔ１７における
第１行目の画素の読み出し動作は、続く期間ｔ２０〜ｔ
２７において、第２行目の画素に対して同様に繰り返し
て行われる。

【００９４】次に、図１に示す画素１の具体的な構成に
ついて図３（Ａ）〜（Ｃ）を用いて詳細に説明する。画
素１は、図１に示したように、入射光に応じた信号電荷
を生成・蓄積する縦型オーバーフロー構造の埋め込みフ
ォトダイオードＰＤと、該埋め込みフォトダイオードＰ
Ｄに蓄積された信号電荷を増幅する接合型電界効果トラ
ンジスタＱＡと、前記埋め込みフォトダイオードＰＤに
蓄積された信号電荷を該接合型電界効果トランジスタＱ
Ａのゲートに転送する転送用ＭＯＳトランジスタＱＴ
と、前記接合型電界効果トランジスタＱＡのゲートの電
荷をリセットするリセット用ＭＯＳトランジスタＱＰに
よって構成されている。

【００９５】図３（Ａ）〜（Ｃ）は、図１に示した画素
１のデバイス構造を示す図であり、このうち図３（Ａ）
は、画素１のデバイス構造例を示す平面図であり、図３
（Ｂ）は図３（Ａ）のＸ１−Ｘ１線に沿った断面図であ
り、図３（Ｃ）は図３（Ａ）のＹ１−Ｙ１線に沿った断
面図である。画素１は、図３（Ａ）〜（Ｃ）に示すよう
に、入射光に応じた信号電荷を生成・蓄積する埋め込み
フォトダイオードＰＤと、ゲート（制御領域）に受け取
った信号電荷に応じた電気信号を出力する増幅用トラン
ジスタ（ＪＦＥＴ）ＱＡと、前記埋め込みフォトダイオ
ードＰＤによって生成・蓄積された信号電荷を該増幅用
トランジスタ（ＪＦＥＴ）ＱＡのゲート（制御領域）に
転送する転送用ＭＯＳトランジスタＱＴと、前記増幅用
トランジスタ（ＪＦＥＴ）ＱＡのゲート（制御領域）の
電荷をリセットするリセット用ＭＯＳトランジスタＱＰ
によって構成されている。

【００９６】このうち転送用ＭＯＳトランジスタＱＴ
は、図３（Ｃ）に示すように、埋め込みフォトダイオー
ドＰＤのｐ領域と、増幅用トランジスタ（ＪＦＥＴ）Ｑ
Ａのｐ型ゲート領域とを２つの拡散層に用い、ＴＧをゲ
ートとしたｐチャネル型ＭＯＳトランジスタとして構成
されている。

【００９７】又、リセット用ＭＯＳトランジスタＱＰ
は、図３（Ｂ）に示すように、ＲＧをゲートに、ＲＤ
（ｐ領域）をドレイン、増幅用トランジスタＱＡのゲー
トを構成するｐ領域をソースとするｐチャネル型ＭＯＳ
トランジスタとして構成されている。又、埋め込みフォ
トダイオードＰＤ自体は、図３（Ａ）〜（Ｃ）に示すよ
うに、ｎ型シリコン層（ｎ⁺）表面からｐ型シリコン基
板（ｐ−Ｓｕｂ）に向かって、ｎｐｎｐ型の縦型オーバ
ーフロー構造の埋め込みフォトダイオード（ｎｐｎによ
って埋め込みフォトダイオードが構成され、ｐｎｐによ
ってオーバーフロー構造が構成される。）を形成してい
る。

【００９８】従って、溢れ出るキャリアを吸収するオー
バーフロー構造によってブルーミング、スミア等のにじ
みの現象を抑制することができるとともに、埋め込みフ
ォトダイオードＰＤによってｐｎ接合部に生じる空乏層
が表面に達しないため、暗電流が抑制され、又、信号電
荷が転送された後にフォトダイオードＰＤに電荷が残ら
ないため、残像、リセットノイズを抑えた理想的な特性
を得ることができる。

【００９９】又、増幅用トランジスタ（ＪＦＥＴ）ＱＡ
自体は、図３（Ａ）〜（Ｃ）に示すように、ｎ⁺型ソー
ス領域及びｎ⁺型ドレイン領域と、ｐ型ゲート領域（ｐ
ゲート）、ｎ型チャネル領域（ｎチャネル）より構成さ
れている。このうちｐ型ゲート領域（ｐゲート）は、ｎ
型チャネル領域（ｎチャネル）の上下に形成され、チャ
ネルの形成されていない部分で両者（上下に形成された
ｐ型ゲート領域（ｐゲート））を電気的に導通させると
ともに、このｐ型ゲート領域（ｐゲート）とｐ型シリコ
ン基板（ｐ−Ｓｕｂ）とをｎウェル（ｎ−Ｗｅｌｌ）に
よって電気的に分離している。

【０１００】この結果、光電変換素子としてのフォトダ
イオードＰＤ自身の特性に与える基板電圧の影響（基板
バイアス効果）を大幅に低減し、各画素１，１，１，１
の解像度の向上、特性のばらつきの低減（例えば、固定
パターン雑音の低減）を図ることに大きな効果がある。

【０１０１】以上のように、この第１の実施形態の２値
化信号形成用固体撮像装置１０によれば、フォトダイオ
ードＰＤから入射光に応じた電気信号が得られる経路
と、基準信号が得られる経路が同じになっているので、
画素部は勿論のこと、それに続く周辺回路要素の列毎の
ばらつき（コンデンサやスイッチ用ＭＯＳトランジスタ
等の製造上のばらつき）の影響をなくしてＳ／Ｎ比を高
くすることができる。

【０１０２】また、従来行われていた暗電流に起因する
固定パターン雑音の除去が、上記基準信号の生成時に合
わせて行われるので、従来、当該固定パターン雑音の除
去のために必要であった差動アンプが不要になる。（第２の実施形態）次に、第２の実施形態の２値化信号
形成用固体撮像装置２０について、図４、図５を参照し
て説明する。

【０１０３】この第２の実施形態の２値化信号形成用固
体撮像装置２０は、上記した第１の実施形態の２値化信
号形成用固体撮像装置１０と２値化回路２７の構成のみ
が異なる。従って、２値化信号形成用固体撮像装置２０
のうち２値化信号形成用固体撮像装置１０と同一の構成
については、同一の符号を付してその説明を省略する。
２値化信号形成用固体撮像装置２０の２値化回路２７
は、図４に破線内に示すように、バイアス用ＭＯＳトラ
ンジスタ（ｐチャネル型）ＱＢ（バイアス手段）と、ス
イッチ用ＭＯＳトランジスタ（ｐチャネル型）ＱＲＢ
（バイアス記憶手段；サンプル・ホールド切換手段）
と、スイッチ用ＭＯＳトランジスタ（ｎチャネル型）Ｑ
ＳＢ（切換手段）と、バイアス蓄積用コンデンサＣＲＢ
（バイアス記憶手段；バイアス電荷蓄積手段）と、電流
検出用ＭＯＳトランジスタ（ｎチャネル型）ＱＸ（電流
検出手段）と、２値化出力用ＭＯＳトランジスタ（ｎチ
ャネル型）ＱＹと、負荷用電流源ＣＳと、インバータＡ
Ｘとによって構成されている。そして、上記したインバ
ータＡＸから、画素１からの入射光に応じた電気信号と
所定の基準信号とを比較して得られた２値化信号が出力
されるようになっている。尚、この２値化回路２７は、
各垂直読み出し線２２ａ，２２ｂ毎（マトリックス状に
配置された複数の画素１，１，１，１の共通の列毎）に
その途中に配置されている。

【０１０４】より具体的には、２値化回路２７を構成す
るバイアス用ＭＯＳトランジスタＱＢは、そのソース・
ドレイン間（主電流経路）が、各々対応する垂直読み出
し線２２ａ，２２ｂに接続され、そのゲートは、バイア
ス蓄積用コンデンサＣＲＢの一方の端子に接続されてい
る。尚、このバイアス蓄積用コンデンサＣＲＢの他方の
端子は接地されている。

【０１０５】又、バイアス用ＭＯＳトランジスタＱＢの
ソースが接続されるノードｎ２１には、スイッチ用ＭＯ
ＳトランジスタＱＲＢを介して、前記バイアス蓄積用コ
ンデンサＣＲＢの前記一方の端子が接続されている。更
に、このノードｎ２１には、定電流源（電流源）１７
ａ，１７ｂが接続されている。又、前記ノードｎ２１の
下流側（図４中下方）には、スイッチ用ＭＯＳトランジ
スタＱＳＢを介して、電流検出用ＭＯＳトランジスタＱ
Ｘのドレイン，ゲート及び、２値化出力用ＭＯＳトラン
ジスタＱＹのゲートが接続されている。

【０１０６】この場合、電流検出用ＭＯＳトランジスタ
ＱＸのソースと、２値化出力用ＭＯＳトランジスタＱＹ
のソースには、電源電圧ＶＣ（負）が各々接続されてい
る。更に、前記２値化出力用ＭＯＳトランジスタＱＹは
そのドレインが、負荷用電流源ＣＳと、インバータＡＸ
の入力端子に接続されている。この場合、該負荷用定電
流源ＣＳには電源電圧ＶＤ（正）が接続される。

【０１０７】尚、前記したスイッチ用ＭＯＳトランジス
タＱＲＢは、そのゲートが、クロックライン２３ａを介
して駆動パルス発生回路（図示省略）側のノードｎ２３
に接続されている。しかして、駆動パルス発生回路から
ローレベルの駆動パルスφＲが前記スイッチ用ＭＯＳト
ランジスタ（ｐチャネル型）ＱＲＢのゲートに与えられ
ると、当該スイッチ用ＭＯＳトランジスタＱＲＢがオン
するようになっている。

【０１０８】又、前記スイッチ用ＭＯＳトランジスタＱ
ＳＢのゲートは、クロックライン２４ａを介して駆動パ
ルス発生回路（図示省略）側のノードｎ２４に接続され
ている。しかして、駆動パルス発生回路からハイレベル
の駆動パルスφＳが、前記スイッチ用ＭＯＳトランジス
タ（ｎチャネル型）ＱＳＢのゲートに与えられると、当
該スイッチ用ＭＯＳトランジスタＱＳＢがオンするよう
になっている。

【０１０９】次に、この２値化信号形成用固体撮像装置
２０による２値化信号の生成について、図５に示すタイ
ミングチャートを参照して説明する。尚、図５に示す、
期間ｔ１０〜ｔ１７は、第１行目の画素１の読み出し動
作を示しており、期間ｔ２０〜ｔ２７は、第２行目の画
素１の読み出し動作を示している。

【０１１０】図５に示すように、期間ｔ１０に至る前、
駆動パルスφＴＧ１，φＴＧ２、駆動パルスφＲＧ、駆
動パルスφＲはハイレベルに保持され、駆動パルスφＲ
Ｄ１，φＲＤ２はローレベル（電圧レベルＶＲＳ）に保
持されている。又、その他の駆動パルスφＳ、駆動パル
スφＴＯ、駆動パルスφＨ１，φＨ２、駆動パルスφＲ
ＳＨは全てローレベルに保持されている。

【０１１１】そして、期間ｔ１０に至ると、駆動パルス
φＲＧがローレベルに反転され、画素１内のリセット用
ＭＯＳトランジスタ（ｐチャネル型）ＱＰがオンとな
る。更に、駆動パルスφＲＤ１，φＲＤ２は、共に電圧
レベルＶＲＳ（ローレベル）となっており、オンとなっ
た前記リセット用トランジスタＱＰを介してその電圧Ｖ
ＲＳが各増幅用トランジスタＱＡのゲート（制御領域）
に伝わるようになっている。

【０１１２】尚、このとき駆動パルスφＴＧ１，φＴＧ
２は共にハイレベルに保持されているため、転送用ＭＯ
Ｓトランジスタ（ｐチャネル型）ＱＴがオフとなってお
り、各フォトダイオードＰＤでは、入射光に応じた電荷
（信号電荷）が生成され、蓄積されている。しかして、
増幅用トランジスタＱＡのゲート（制御領域）は電圧レ
ベルＶＲＳにバイアスされるが、その出力に関してはこ
の時点（初期状態）では第１の実施形態の場合と同様
に、ローレベルとなっているため、これら増幅用トラン
ジスタＱＡは、全体としてオフとなっている。

【０１１３】又、駆動パルスφＲが、引き続きハイレベ
ルに保持されているため、スイッチ用ＭＯＳトランジス
タ（ｐチャネル型）ＱＲＢはオフとなっている。又、駆
動パルスφＳは、引き続きローレベルに保持されている
ため、スイッチ用ＭＯＳトランジスタ（ｎチャネル型）
ＱＳＢもオフとなっている。又、このとき駆動パルスφ
ＴＯはローレベルに保持されているため、スイッチ用Ｍ
ＯＳトランジスタＱＯ１，ＱＯ２はオフとなっている。

【０１１４】次に、期間ｔ１１に至ると、駆動パルスφ
ＲＤ１が基準電圧レベルＶＲＦにされ、駆動パルスφＲ
がローレベルに反転される。そして、上記駆動パルスφ
ＲＤ１の基準電圧レベルＶＲＦは、すでにオンとなって
いるリセット用ＭＯＳトランジスタＱＰを介して、画素
１の増幅用トランジスタＱＡのゲート（制御領域）に供
給され、該増幅用トランジスタＱＡのゲート（制御領
域）が基準電圧レベルＶＲＦにバイアスされる。

【０１１５】尚、第２行目の各増幅用トランジスタＱＡ
は、駆動パルスφＲＤ２がローレベル（電圧レベルＶＲ
Ｓ）のままであるため、オフ（非選択）に保持される。
又、この期間ｔ１１では、上記したように駆動パルスφ
Ｒがローレベルとなるので、スイッチ用ＭＯＳトランジ
スタ（ｐチャネル型）ＱＲＢがオンとなって、バイアス
用ＭＯＳトランジスタＱＢのゲートとドレインとが接続
される。

【０１１６】このとき、第１行目の増幅用トランジスタ
ＱＡのドレイン電流とバイアス用ＭＯＳトランジスタＱ
Ｂのドレイン電流がＩＢとなるように（定電流源１７
ａ，１７ｂに流れる電流値）、増幅用トランジスタＱＡ
のソース及び、バイアス用ＭＯＳトランジスタＱＢのゲ
ートの電位が自動的に設定される。又、このときのバイ
アス用ＭＯＳトランジスタＱＢのゲートの電位が、バイ
アス蓄積用コンデンサＣＲＢ間に保持される。

【０１１７】次に、期間ｔ１２に至ると、駆動パルスφ
ＲＤ１がローレベル（電圧レベルＶＲＳ）に戻され、駆
動パルスφＲＧ、駆動パルスφＲがハイレベルに反転さ
れる。上記駆動パルスφＲＧがハイレベルとなることに
よって画素１内のリセット用ＭＯＳトランジスタＱＰは
オフとなって、第１行目の増幅用トランジスタＱＡのゲ
ート（制御領域）はフローティング状態となるが、その
ゲートの寄生容量によって、ゲート電圧は、基準電圧レ
ベルＶＲＦにバイアスされたままの状態を保持する。

【０１１８】又、期間ｔ１２では、上記のように駆動パ
ルスφＲがハイレベルとなるので、スイッチ用ＭＯＳト
ランジスタ（ｐチャネル型）ＱＲＢはオフとなり、バイ
アス用ＭＯＳトランジスタＱＢのゲートはフローティン
グ状態となるが、このときバイアス蓄積用コンデンサＣ
ＲＢにより、バイアス用ＭＯＳトランジスタＱＢのゲー
トの電圧は、期間ｔ１１で設定されたバイアスレベル
（バイアス用ＭＯＳトランジスタＱＢのドレイン電流が
ＩＢとなるようなバイアスレベル）に保持される。

【０１１９】期間ｔ１３に至ると、駆動パルスφＲＧが
再びローレベルに反転される。この駆動パルスφＲＧの
反転によって、画素１内のリセット用ＭＯＳトランジス
タＱＰが再びオンとなり、第１行目の画素１の増幅用ト
ランジスタＱＡのゲート（制御電極）の電圧が、再び電
圧レベルＶＲＳ（駆動パルスφＲＤ１のレベル）に保持
される。

【０１２０】次の期間ｔ１４に至ると、今度は、駆動パ
ルスφＲＤ１が電圧レベルＶＲＤ（＝読み出しレベル＜
ＶＲＦ）となる。この電圧レベルＶＲＤは、すでにオン
となっている画素１内のリセットスイッチ用ＭＯＳトラ
ンジスタＱＰを介して、第１行目の各増幅用トランジス
タＱＡのゲート（制御領域）に供給され、増幅用トラン
ジスタＱＡのゲート（制御領域）の電圧が読み出しレベ
ルＶＲＤに保持される。

【０１２１】期間ｔ１５に至ると、駆動パルスφＴＧ１
がローレベルに反転され、駆動パルスφＲＤ１が電圧レ
ベルＶＲＳ（ローレベル）に戻され、更に、駆動パルス
φＲＧがハイレベルに反転される。前記駆動パルスφＲ
Ｇがハイレベルとなることによって、画素１内のリセッ
トスイッチ用ＭＯＳトランジスタＱＰがオフとなる。

【０１２２】一方で、駆動パルスφＴＧ１がローレベル
となることによって、第１行目の各画素１の転送用ＭＯ
ＳトランジスタＱＴがオンとなり、第１行目の各画素１
のフォトダイオードＰＤにおいて生成・蓄積された信号
電荷が、第１行目の増幅用トランジスタＱＡのゲート
（制御領域）に転送される。この信号電荷をそのゲート
に受けた増幅用トランジスタＱＡは、そのソースに当該
信号電荷に応じた電気信号を生成して、当該電気信号
（電圧信号）を垂直読み出し線２２ａ，２２ｂに出力す
る。

【０１２３】そして、期間ｔ１６に至ると、駆動パルス
φＴＧ１、駆動パルスφＳ、駆動パルスφＴＯがハイレ
ベルに反転される。上記駆動パルスφＴＧ１がハイレベ
ルとなることにより、第１行目の転送用ＭＯＳトランジ
スタ（ｐチャネル型）ＱＴがオフとなって、画素１から
の信号電荷の転送が終了する。

【０１２４】このときゲートの寄生容量によって、フォ
トダイオードＰＤから転送された電荷の分だけ、増幅用
トランジスタＱＡのゲートの電圧が上昇したまま（後述
のＶＳ）その状態が保持される。又、上記駆動パルスφ
Ｓがハイレベルになることによってスイッチ用ＭＯＳト
ランジスタＱＳＢがオンとなり、上記駆動パルスφＴＯ
がハイレベルになることによってスイッチ用ＭＯＳトラ
ンジスタＱＯ１，ＱＯ２がオンとなる。

【０１２５】ところで、期間ｔ１６に至るまでに、前記
したように増幅用トランジスタＱＡのゲート電位が基準
レベルＶＲＦであるとき（期間ｔ１１）、該増幅用トラ
ンジスタＱＡのドレイン電流及びバイアス用ＭＯＳトラ
ンジスタＱＢのドレイン電流がＩＢ（定電流源１７ａ，
１７ｂに流れる電流値）となるように、所定の電圧がバ
イアス用ＭＯＳトランジスタＱＢのゲートに保持されて
いる。

【０１２６】従って、この期間ｔ１６において、前記増
幅用トランジスタＱＡのゲート電位がフォトダイオード
ＰＤからの信号電荷に応じて上昇し増幅用トランジスタ
ＱＡのゲート電位がＶＲＦより高くなると、増幅用トラ
ンジスタＱＡのドレイン電流及びバイアス用ＭＯＳトラ
ンジスタＱＢのドレイン電流は、一時的にＩＢ（定電流
源１７ａ，１７ｂに流れる電流値）より大きくなる。

【０１２７】又、増幅用トランジスタＱＡのゲートの電
位がＶＲＦより低くなると、増幅用トランジスタＱＡの
ドレイン電流及びバイアス用ＭＯＳトランジスタＱＢの
ドレイン電流は、一時的にＩＢ（定電流源１７ａ，１７
ｂに流れる電流値）より小さくなる。ここで、増幅用ト
ランジスタＱＡのゲート（制御領域）に入射光に応じた
電荷が転送された後の該増幅用トランジスタＱＡのゲー
ト電位をＶＧＳとすると、この電位ＶＧＳは次式（５）
であらわされる。

【０１２８】ＶＧＳ＝ＶＲＤ＋ＶＳ …（５）ここでＶＳは、（入射光に応じた電荷／ゲート容量）で
あらわされる値である。因みに、前記した期間ｔ１１に
おいてリセットスイッチ用ＭＯＳトランジスタＱＰを介
して増幅用トランジスタＱＡのゲートに供給される基準
電圧レベルＶＲＦは、任意に設定できる（但し、読み出
し電圧ＶＲＤより大きくなることが条件）。

【０１２９】今仮に、該基準電圧レベルＶＲＦを所望の
値ＶＧＢ（＝ＶＲＦ＝ＶＲＤ＋ＶＲＥＦ）に強制的に設
定すると、増幅用トランジスタＱＡのドレイン電流がＩ
Ｂであるならば、増幅用トランジスタＱＡのゲート電圧
の値ＶＧＳは、次式（６）に示す値となる。ＶＧＳ−ＶＧＢ＝（ＶＲＤ＋ＶＳ）−（ＶＲＤ＋ＶＲＥＦ）＝ＶＳ−ＶＲＥＦ …（６）仮に、増幅用トランジスタＱＡのドレイン電流及びバイ
アス用ＭＯＳトランジスタＱＢのドレイン電流をＩＤと
すると、上記した電圧値ＶＧＳが電圧値ＶＧＢより大き
いとき（ＶＳがＶＲＥＦより大きいとき）ドレイン電流
の値（ＩＤであらわす）は、上記した定電流源１７ａ，
１７ｂにより流れる電流値ＩＢより一時的に大きくな
る。

【０１３０】このとき定電流源１７ａ，１７ｂの働きに
よって、これら電流ＩＤ、電流ＩＢの差分の電流（ＩＤ
−ＩＢ）が、この時点でオンとなっているスイッチ用Ｍ
ＯＳトランジスタＱＳＢを介して、電流検出用ＭＯＳト
ランジスタＱＸのドレイン・ソース間を流れる。ここ
で、前記電流検出用ＭＯＳトランジスタＱＸと、２値化
出力用ＭＯＳトランジスタＱＹとは、カレント・ミラー
回路を構成しているので、前記２値化出力用ＭＯＳトラ
ンジスタＱＹにドレイン電流が供給される。

【０１３１】このとき、２値化出力用ＭＯＳトランジス
タＱＹのドレイン電位は、低下し（ローレベル）、イン
バータＡＸの出力は電源電圧レベル（ハイレベル）とな
る。反対に、値ＶＧＳが値ＶＧＢより小さいとき（値Ｖ
Ｓが値ＶＲＥＦより小さいとき）、電流値ＩＤがＩＢよ
り小さくなるので、前記電流検出用ＭＯＳトランジスタ
ＱＸのソース・ドレイン間には電流は流れない。従っ
て、前記電流検出用ＭＯＳトランジスタＱＸのゲート
と、２値化出力用ＭＯＳトランジスタＱＹのゲート電位
は共に低下し、２値化出力用ＭＯＳトランジスタＱＹは
オフとなる。

【０１３２】このとき、ドレイン電位は上昇し（ハイレ
ベル）、インバータＡＸの出力は接地レベル（ローレベ
ル）となる。このように、本実施形態の２値化信号形成
用固体撮像装置２０では、画素１からの電気信号は、基
準電圧レベルＶＲＦ（基準電圧ＶＲＥＦ）をスレッショ
ルドレベルとして、該２値化回路２７で２値化されるこ
とになる。

【０１３３】尚、増幅用トランジスタＱＡのドレイン電
流ＩＤは、ゲート・ソース間電圧ＶＴの値に依存し、こ
のゲート・ソース間電圧ＶＴの値は、増幅用トランジス
タＱＡ毎にばらつく（固定パターン雑音の要因）ことが
知られている。しかして、上述のように、増幅用トラン
ジスタＱＡのゲートを電流が一定の値（ＩＢ）となるよ
うにバイアスすることによって、２値化信号に変換する
際に、各画素１の増幅用トランジスタＱＡ毎のばらつき
に起因する固定パターン雑音の当該２値化信号への影響
を除去することができる。

【０１３４】上記インバータＡＸから出力された２値化
信号は、当該期間ｔ１６においてオンとなっているスイ
ッチ用ＭＯＳトランジスタＱＯ１，ＱＯ２を介して、２
値化信号蓄積用コンデンサＣＯ１，ＣＯ２に充電され
る。そして、期間ｔ１７に至ると、駆動パルスφＳ、駆
動パルスφＴＯはローレベルに反転される。そして駆動
パルスφＴＯがローレベルとなることにより、スイッチ
用ＭＯＳトランジスタＱＯ１，ＱＯ２は共にオフとなっ
て、２値化信号蓄積用コンデンサＣＯ１，ＣＯ２はフロ
ーティング状態となり、２値化信号は２値化信号蓄積用
コンデンサＣＯ１，ＣＯ２に保持される。更に、上記駆
動パルスφＳがローレベルとなることにより、前記スイ
ッチ用ＭＯＳトランジスタＱＳＢはオフとなる。

【０１３５】次に、期間ｔ１７に至ると、第１の実施形
態の場合と同様に、水平走査回路１３からの駆動パルス
φＨ１が一定期間ハイレベルに立ち上げられその後ロー
レベルに保持される。又、駆動パルスφＨ２に関して
は、前記駆動パルスφＨ１がローレベルに保持された
後、所定間隔おいて一定期間ハイレベルに立ち上げられ
その後ローレベルに保持される。

【０１３６】更に、駆動パルスφＲＳＨに関しては、前
記駆動パルスφＨ１がローレベルに立ち下がった後で駆
動φＨ２が立ち上がる前までの間に、一定期間ハイレベ
ルに立ち上げられその後ローレベルに保持され、その
後、前記駆動パルスφＨ２がローレベルに立ち下がった
後、再び一定期間ハイレベルに立ち上げられその後ロー
レベルに保持される。

【０１３７】しかして、駆動パルスφＨ１のハイレベル
の切換によって、２値化信号蓄積用コンデンサＣＯ１に
保持されている２値化信号は、水平読み出し線１２に読
み出され、出力バッファアンプ１５を介して、順次出力
端子ＶＯに出力される。続く、駆動パルスφＲＳＨのハ
イレベルの切換によって、リセットスイッチ用ＭＯＳト
ランジスタＱＲＳＨがオンされると、前記水平読み出し
線１２がリセット（初期化）される。これは、水平読み
出し線１２の寄生容量により、電気信号（電圧信号）が
水平読み出し線１２に読み出されたときこの電気信号
（電圧信号）の一部が当該寄生容量に保持されるおそれ
があるため、この水平読み出し線１２に残留している電
気信号をリセットするための動作である。

【０１３８】そして、駆動パルスφＨ２のハイレベルの
切換によって、２値化信号蓄積用コンデンサＣＯ２に保
持されている２値化信号は、水平読み出し線１２に読み
出され、出力バッファアンプ１５を介して、順次出力端
子ＶＯに出力される。最後に、駆動パルスφＲＳＨがハ
イレベルに切り換ると、リセットスイッチ用ＭＯＳトラ
ンジスタＱＲＳＨがオンされ、再び前記水平読み出し線
１２がリセット（初期化）される。

【０１３９】尚、前記した読み出しラインの寄生容量の
影響により、水平読み出し線１２に読み出される電圧信
号は、波形がなまって、定常状態に達するまで時間がか
かるが、本実施形態においても、水平読み出し線１２に
現れる電圧信号がすでに２値化信号に変換されているた
め、定常状態に達しなくとも、当該２値化信号がハイレ
ベルとローレベルの何れを示しているかの判別が可能と
なり、その読み出し動作の高速化が図られる。

【０１４０】期間ｔ１７の終了時には（期間ｔ２０に至
るまでに）、駆動パルスφＲＧはローレベルに反転され
て、画素１内のリセットスイッチ用ＭＯＳトランジスタ
ＱＰがオンとなる。以上に示した期間ｔ１０〜ｔ１７に
おける第１行目の画素の読み出し動作は、続く期間ｔ２
０〜ｔ２７において、第２行目の画素に対して同様に繰
り返して行われる。

【０１４１】（第３の実施形態）次に本発明の第３の実
施形態の２値化信号形成用固体撮像装置３０について、
図６、図７を参照して説明する。この第３の実施形態に
係る２値化信号形成用固体撮像装置３０は、２値化回路
３７…が、出力信号電荷蓄積手段（第１の実施形態のコ
ンデンサＣＯ１，ＣＯ２）を介さずに、単にスイッチ用
ＭＯＳトランジスタ（ｎチャネル型）ＱＨ１１，ＱＨ２
１のみを介して水平読み出し線１２に接続さている点
が、上記した第１の実施形態の２値化信号形成用固体撮
像装置１０と異なる。

【０１４２】従って、２値化信号形成用固体撮像装置３
０において、第１の実施形態の２値化信号形成用固体撮
像装置１０と同一の部分については同一符号を付してそ
の説明を省略する。この２値化信号形成用固体撮像装置
３０による２値化信号の生成の動作について、図７のタ
イミングチャートを用いて説明する。

【０１４３】尚、この２値化信号形成用固体撮像装置３
０における動作は、期間ｔ１７及び期間ｔ２７における
動作のみが、上記した第１の実施形態の２値化信号形成
用固体撮像装置１０と異なる。従って、期間ｔ１０〜ｔ
１６（期間ｔ２０〜２６）の動作は、第１に実施形態の
場合と同様であり、その詳細な説明は省略する。又、図
７において、期間ｔ１０〜ｔ１７は、第１行目の画素１
の読み出し動作を示しており、期間ｔ２０〜ｔ２７は、
第２行目の画素１の読み出し動作を示している。

【０１４４】以下、図７の期間ｔ１７における動作につ
いて説明する。第１の実施形態の場合と同様に、期間ｔ
１７に至るまでに（期間ｔ１６の終了時）、画素１から
の入射光に応じた電気信号は、２値化回路３７の働きに
よって基準レベルＶＲＦ（基準電圧ＶＲＥＦ）と比較さ
れ、既にその２値化が行われている（電圧比較器ＡＣの
出力）。

【０１４５】そして、期間ｔ１７に至ると、水平走査回
路１３からの駆動パルスφＨ１が一定期間ハイレベルに
立ち上げられその後ローレベルに保持される。又、駆動
パルスφＨ２に関しては、前記駆動パルスφＨ１がロー
レベルに保持された後、所定間隔おいて一定期間ハイレ
ベルに立ち上げられその後ローレベルに保持される。

【０１４６】このとき２値化回路３７からの２値化信号
が、各列毎に順次、水平読み出し線１２に読み出され、
その後、出力バッファアンプ１５を介して、順次出力端
子ＶＯに出力される。尚、読み出しラインの寄生容量の
影響により、水平読み出し線１２に読み出される電圧信
号は、波形がなまって、定常状態に達するまで時間がか
かるが、本実施形態でも、水平読み出し線１２に現れる
電圧信号がすでに２値化信号に変換されているため、定
常状態に達しなくとも、当該２値化信号がハイレベルと
ローレベルの何れを示しているかの判別が可能となり、
その読み出し動作の高速化が図られる。

【０１４７】又、水平読み出し線１２上の電荷を排出す
る必要がなくなるため、読み出しの更なる高速化が図ら
れる。（第４の実施形態）次に第４の実施形態の２値化信号形
成用固体撮像装置４０について、図８、図９を参照して
説明する。

【０１４８】この２値化信号形成用固体撮像装置４０
は、２値化回路４７…が、出力信号電荷蓄積手段（第２
の実施形態のコンデンサＣＯ１，ＣＯ２）を介さずに、
スイッチ用ＭＯＳトランジスタ（ｎチャネル型）ＱＨ１
１，ＱＨ２１のみを介して水平読み出し線１２に接続さ
ている点が、上記した第２の実施形態の２値化信号形成
用固体撮像装置２０と異なる。

【０１４９】従って、２値化信号形成用固体撮像装置４
０において、第２の実施形態の２値化信号形成用固体撮
像装置２０と同一の部分については同一符号を付してそ
の説明を省略する。この２値化信号形成用固体撮像装置
４０による２値化信号の生成の動作について、図９のタ
イミングチャートを用いて説明する。尚、この２値化信
号形成用固体撮像装置４０における動作は、期間ｔ１７
及び期間ｔ２７における動作のみが、上記した第２の実
施形態と異なる。従って、期間ｔ１０〜ｔ１６（期間ｔ
２０〜２６）の動作は、第１に実施形態の場合と同様で
あり、その詳細な説明は省略する。又、図９において、
期間ｔ１０〜ｔ１７は、第１行目の画素１の読み出し動
作を示しており、期間ｔ２０〜ｔ２７は、第２行目の画
素１の読み出し動作を示している。

【０１５０】以下、図９の期間ｔ１７における動作の説
明のみ行う。第２の実施形態の場合と同様に、期間ｔ１
７に至るまでに（期間ｔ１６の終了時）、画素１からの
入射光に応じた電気信号は、２値化回路４７の働きによ
って基準レベルＶＲＦ（基準電圧ＶＲＥＦ）と比較さ
れ、既にその２値化が行われている（電圧比較器ＡＣの
出力）。

【０１５１】そして、期間ｔ１７に至るまでに駆動パル
スφＳは、既に（期間１６でハイレベルに反転されてそ
の状態が保持され、スイッチ用ＭＯＳトランジスタ（ｎ
チャネル型）ＱＳＢがオンとなって、そのオン状態が当
該期間ｔ１７において保持される。

【０１５２】そして、期間ｔ１７の間に、水平走査回路
１３からの駆動パルスφＨ１が一定期間ハイレベルに立
ち上げられその後ローレベルに保持され、引き続き、駆
動パルスφＨ２が、前記駆動パルスφＨ１がローレベル
に保持された後、所定間隔おいて一定期間ハイレベルに
立ち上げられその後ローレベルに保持される。このとき
２値化回路４７からの２値化信号が、各列毎に順次、水
平読み出し線１２に読み出され、その後、出力バッファ
アンプ１５を介して、順次出力端子ＶＯに出力される。

【０１５３】尚、読み出しラインの寄生容量の影響によ
り、水平読み出し線１２に読み出される電気信号（電圧
信号）は、波形がなまって、定常状態に達するまで時間
がかかるが、本実施形態でも、水平読み出し線１２に現
れる電気信号（電圧信号）がすでに２値化信号に変換さ
れているため、定常状態に達しなくとも、当該２値化信
号がハイレベルとローレベルの何れを示しているかの判
別が可能となり、その読み出し動作の高速化が図られ
る。

【０１５４】又、水平読み出し線１２上の電荷を排出す
る必要がなくなるため、読み出しの更なる高速化が図ら
れる。尚、上記した第１〜第４の実施形態では、ゲート
に寄生した容量によって増幅用トランジスタＱＡの制御
領域（ゲート）を制御する画素１を例にあげて説明した
が、増幅用トランジスタＱＡの制御領域に容量結合によ
って電圧信号を供給して、入射光に応じた電気信号を得
るようにした画素にも、本発明を同様に適用できるのは
勿論である。

【０１５５】又、上記第１〜第４の実施形態では、画素
の増幅用トランジスタＱＡとして接合型電界効果トラン
ジスタ（ＪＦＥＴ）を用いた場合を例にあげて説明した
が、このＪＦＥＴに代えて、ＭＯＳトランジスタ、バイ
ポーラトランジスタ等を用いてもよい。この場合には、
ＭＯＳトランジスタのゲートや、バイポーラトランジス
タのベースなどの電極（制御領域）に供給される電圧で
ドレインまたはコレクタ、ソースまたはエミッタなどの
出力電圧・電流を制御すればよい。又、これらを併用し
て、画素を構成しても良い。

【０１５６】更に、上記第１〜第４の実施形態では、画
素１が２次元マトリックス上に配列されている場合を説
明したが、１次元上に配列される場合でも同様の作用効
果を得ることができる。

【０１５７】

【発明の効果】以上詳述したように、請求項１から請求
項１０に記載の２値化信号形成用固体撮像装置によれ
ば、２値化手段が列毎に設けられて、入射光に応じて各
画素から出力された電気信号と所定の基準信号とを比較
して２値化信号が得られ、その後水平読み出し線に転送
されるようになっているので、当該水平読み出し線の寄
生容量に起因する雑音が該水平読み出し線上の信号に乗
っても、該信号がすでに２値化されているため、信号処
理における雑音の影響を小さくすることができる。又、
２値化信号がハイレベル／ローレベルの何れであるかの
判別をいち早く行えるので、信号処理の高速化が図られ
る。

【０１５８】又、請求項１から請求項１０に記載の２値
化信号形成用固体撮像装置では、その装置内で２値化処
理を行うので、周辺回路でダイナミックレンジが制限さ
れることはなくなり、２値化処理に、固体撮像装置のダ
イナミックレンジがそのまま利用できるという効果もあ
る。又、請求項１から請求項１０に記載の２値化信号形
成用固体撮像装置によれば、２値化手段は、画素の外部
に設けられているため、画素の構造を大きくすることな
く２値化信号を出力することができ、画素の開口率や解
像度を低下させることがない。

【０１５９】更に、請求項３から請求項１０に記載の２
値化信号形成用固体撮像装置によれば、光検出部から入
射光に応じた電気信号が得られる経路と、基準信号が得
られる経路が同じになっているので、画素部は勿論のこ
と、それに続く周辺回路要素の列毎のばらつき（コンデ
ンサやスイッチ用ＭＯＳトランジスタ等の製造上のばら
つき）の影響をなくしてＳ／Ｎ比を高くすることができ
る。また、従来行われていた暗電流に起因する固定パタ
ーン雑音の除去が、上記基準信号の生成時に合わせて行
われるので、従来、当該固定パターン雑音の除去のため
に必要であった差動アンプが不要になる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の２値化信号形成用固
体撮像装置１０の概略構成を示す模式回路図である。

【図２】２値化信号形成用固体撮像装置１０の動作を説
明するタイミングチャートである。

【図３】２値化信号形成用固体撮像装置１０の画素１の
デバイス構造を示す図である。

【図４】第２の実施形態の２値化信号形成用固体撮像装
置２０の概略構成を示す模式回路図である。

【図５】２値化信号形成用固体撮像装置２０の動作を説
明するタイミングチャートである。

【図６】第３の実施形態の２値化信号形成用固体撮像装
置３０の概略構成を示す模式回路図である。

【図７】２値化信号形成用固体撮像装置３０の動作を説
明するタイミングチャートである。

【図８】第４の実施形態の２値化信号形成用固体撮像装
置４０の概略構成を示す模式回路図である。

【図９】２値化信号形成用固体撮像装置４０の動作を説
明するタイミングチャートである。

【図１０】従来の２値化信号形成用固体撮像装置１００
の概略構成を示す模式回路図である。

【図１１】従来の２値化信号形成用固体撮像装置１００
の動作を説明するタイミングチャートである。

【図１２】固体撮像装置の外部に２値化手段を設けた従
来の画像処理装置１２０のブロック図である。

【符号の説明】

１画素２ａ，２ｂ垂直読み出し線６垂直走査回路（垂直走査手段）７，２７，３７，４７２値化回路（２値化手段）１２水平読み出し線１３水平走査回路（水平走査手段）１５出力バッファアンプ１７ａ，１７ｂ定電流源（電流源）ＰＤフォトダイオード（光検出部、光電変換素子）ＱＡ増幅用トランジスタ（増幅手段）ＱＴ転送用ＭＯＳトランジスタ（第１のスイッチ手
段）ＱＰリセット用ＭＯＳトランジスタ（第２のスイッチ
手段）ＱＳ，ＱＲスイッチ用ＭＯＳトランジスタ（転送切換
手段）ＣＳ出力信号蓄積用コンデンサ（第１の記憶手段；電
荷蓄積手段）ＣＲ基準信号蓄積用コンデンサ（第２の記憶手段；電
荷蓄積手段）ＡＣ電圧比較器（比較手段）ＱＲＳＶ１，ＱＲＳＶ２リセットスイッチ用ＭＯＳト
ランジスタＱＲＳＨリセットスイッチ用ＭＯＳトランジスタＱＢバイアス用ＭＯＳトランジスタ（バイアス手段；
定電流用トランジスタ）ＱＲＢスイッチ用ＭＯＳトランジスタ（バイアス記憶
手段；サンプル・ホールド手段）ＱＳＢスイッチ用ＭＯＳトランジスタ（切換手段）ＣＲＢバイアス蓄積用コンデンサ（バイアス記憶手
段；バイアス電荷蓄積手段）ＱＸ電流検出用ＭＯＳトランジスタ（電流検出手段）ＱＹ２値化出力用ＭＯＳトランジスタＣＳ負荷用電流源ＡＸインバータＱＯ１，ＱＯ２スイッチ用ＭＯＳトランジスタ（第１
のスイッチング手段）ＱＨ１，ＱＨ２水平読み出しスイッチ用ＭＯＳトラン
ジスタ（第２のスイッチング手段）

Claims

【特許請求の範囲】

【請求項１】マトリックス状に配列され、光検出部に
て生成された信号電荷を増幅手段を介して出力する複数
の画素と、前記複数の画素の列毎に設けられた複数の垂直読み出し
線と、前記複数の画素の特定の行を選択して、当該画素の光検
出部からの信号電荷に応じた電気信号を所望のタイミン
グで、当該垂直読み出し線に転送する垂直走査手段と、前記垂直読み出し線の各々に設けられ、前記所望のタイ
ミングで前記画素から出力される前記信号電荷に応じた
電気信号と、前記所望のタイミングと異なるタイミング
で前記増幅手段を介して出力される基準信号とを比較し
て２値化信号を出力する２値化手段と、前記複数の垂直読み出し線を、順次水平走査して、前記
２値化信号を水平読み出し線に転送する水平走査手段と
を備えていることを特徴とする２値化信号形成用固体撮
像装置。
【請求項２】前記光検出部は、入射光に応じた信号電
荷を生成する光電変換素子からなり、前記増幅手段には、該増幅手段の制御領域に前記光電変換素子からの信号電
荷を選択的に供給するための第１のスイッチ手段と、該
増幅手段の制御領域に前記画素の外部から所望の電位を
選択的に供給するための第２のスイッチ手段とが接続さ
れていることを特徴とする請求項１に記載の２値化信号
形成用固体撮像装置。
【請求項３】前記２値化手段は、前記光電変換素子にて生成された前記信号電荷に応じた
電気信号を記憶する第１の記憶手段と、前記画素の外部からの前記所望の電位に応じた基準信号
を記憶する第２の記憶手段と、前記第１の記憶手段に記憶された前記電気信号と前記第
２の記憶手段に記憶された前記基準信号とを比較して２
値化信号を出力する比較手段とによって構成されている
ことを特徴とする請求項２に記載の２値化信号形成用固
体撮像装置。
【請求項４】前記第１の記憶手段は、前記画素から出
力される前記電気信号に応じた電荷を蓄積する電荷蓄積
手段であり、前記第２の記憶手段は、前記画素から出力される前記基
準信号に応じた電荷を蓄積する電荷蓄積手段であること
を特徴とする請求項３に記載の２値化信号形成用固体撮
像装置。
【請求項５】前記画素と前記２つの電荷蓄積手段との
間には、前記画素から出力される前記電気信号もしくは
前記基準信号を選択的に転送するための転送切換手段が
設けられていることを特徴とする請求項４に記載の２値
化信号形成用固体撮像装置。
【請求項６】前記増幅手段は、接合型電界効果トラン
ジスタであり、該接合型電界効果トランジスタのゲートに、前記光電変
換素子にて生成された前記信号電荷と、前記画素の外部
からの前記所望の電位とが選択的に供給されることを特
徴とする請求項４に記載の２値化信号形成用固体撮像装
置。
【請求項７】前記２値化手段は、電流源と、前記画素の外部から供給された前記所望の電位に応じた
前記基準信号が、前記電流源の電流と等しくなるよう
に、前記垂直読み出し線の電位をバイアスするバイアス
手段と、該バイアス手段のバイアス状態を記憶するバイアス記憶
手段と、前記光電変換素子にて生成された前記信号電荷に応じた
前記電気信号と、前記電流源の電流との差を検出する電
流検出手段と、前記光電変換素子にて生成された前記信号電荷に応じた
前記電気信号と、前記電流源の電流との差の電流を前記
電流検出手段に入力するための切換手段とによって構成
されていることを特徴とする請求項２に記載の２値化信
号形成用固体撮像装置。
【請求項８】前記バイアス手段は、前記垂直読み出し線と前記電流源との間に主電流経路が
接続された定電流用トランジスタで構成され、前記バイアス記憶手段は、前記定電流用トランジスタの制御電極と、該定電流用ト
ランジスタの主電流経路の端子のうち前記電流源に接続
された側の端子との間に設けられ、前記定電流用トラン
ジスタのバイアス状態をサンプリングし、その後ホール
ドするためのサンプル・ホールド切替手段と、前記定電流用トランジスタの前記制御電極に接続され、
前記定電流用トランジスタのバイアスをホールドするバ
イアス電荷蓄積手段とによって構成されていることを特
徴とする請求項６に記載の２値化信号形成用固体撮像装
置。
【請求項９】前記比較手段には、該比較手段からの前
記２値化信号を記憶する出力信号記憶手段が接続されて
いることを特徴とする請求項１から請求項８の何れかに
記載の２値化信号形成用固体撮像装置。
【請求項１０】前記光電変換素子は、埋め込みフォト
ダイオードであることを特徴とする請求項１から請求項
９の何れかに記載の２値化信号形成用固体撮像装置。