JPH1022427A - Package for semiconductor device and manufacture therefor - Google Patents

Package for semiconductor device and manufacture therefor

Info

Publication number
JPH1022427A
JPH1022427A JP17118396A JP17118396A JPH1022427A JP H1022427 A JPH1022427 A JP H1022427A JP 17118396 A JP17118396 A JP 17118396A JP 17118396 A JP17118396 A JP 17118396A JP H1022427 A JPH1022427 A JP H1022427A
Authority
JP
Japan
Prior art keywords
heat sink
package
semiconductor device
wiring pattern
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17118396A
Other languages
Japanese (ja)
Other versions
JP3527589B2 (en
Inventor
Shigeji Muramatsu
茂次 村松
Michio Horiuchi
道夫 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP17118396A priority Critical patent/JP3527589B2/en
Publication of JPH1022427A publication Critical patent/JPH1022427A/en
Application granted granted Critical
Publication of JP3527589B2 publication Critical patent/JP3527589B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To simplify the manufacture process of a semiconductor package and reduce the manufacturing cost by providing a conducting part which penetrates an adhesive layer in the thickness direction and electrically connects the wiring pattern and a heat sink formed in the package main body. SOLUTION: At the time of bonding a resin board 10 and a heat sink 20, the heat sink 20 and the resin board 10 are electrically connected at the same time. Therefore, on the surface of the heat sink 20 opposing the resin board 10, a conductive bump 22 with a sharp leading edge is formed. At the time of integrally bonding the resin board 10 and the heat sink 20, keeping an electrically insulating adhesive resin sheet 18a between, the conductive bump 22 penetrates the adhesive resin sheet 18a and the wiring pattern of the resin board 10 and the heat sink 20 are electrically connected through the conductive bump 22. Thus, a package is simply constituted and the connection between the semiconductor chip and the wiring pattern is facilitated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はヒートシンク付きの
半導体装置用パッケージ及びその製造方法に関する。
The present invention relates to a semiconductor device package having a heat sink and a method of manufacturing the same.

【0002】[0002]

【従来の技術】PPGA(Plastic Pin Grid Array) 、
PBGA((Plastic Ball Grid Array)といったパッケー
ジの本体にプリント基板等の樹脂基板を使用した半導体
装置用パッケージで、発熱量の大きなチップを搭載する
ものでは、パッケージ本体からの熱放散性が劣ることか
らパッケージの外面にヒートシンクを設けて提供される
製品がある。
2. Description of the Related Art PPGA (Plastic Pin Grid Array),
PBGA ((Plastic Ball Grid Array)) is a package for semiconductor devices that uses a resin substrate such as a printed circuit board on the package body. If a chip that generates a large amount of heat is mounted on it, heat dissipation from the package body is poor. Some products are provided with a heat sink provided on the outer surface of the package.

【0003】図6はパッケージの本体に樹脂基板を使用
したヒートシンク付きの半導体装置用パッケージの要部
を拡大して示す断面図である。10はパッケージの本体
を構成する樹脂基板であり、複数枚のプラスチック基板
を積層して形成されている。12は配線パターン、14
は樹脂基板10の表面の配線パターン12を被覆するソ
ルダレジスト、16は外部接続用のリードピンである。
20は樹脂基板10の外面に接着剤層18により接着し
た金属製のヒートシンクである。樹脂基板10の中央部
には半導体チップ30を収納するための収納孔が開口
し、半導体チップ30はヒートシンク20に導電性接着
剤等により接合されて搭載されている。
FIG. 6 is an enlarged sectional view showing a main part of a semiconductor device package with a heat sink using a resin substrate for a package body. Reference numeral 10 denotes a resin substrate constituting the body of the package, which is formed by laminating a plurality of plastic substrates. 12 is a wiring pattern, 14
Is a solder resist covering the wiring pattern 12 on the surface of the resin substrate 10, and 16 is a lead pin for external connection.
Reference numeral 20 denotes a metal heat sink bonded to the outer surface of the resin substrate 10 by the adhesive layer 18. An accommodation hole for accommodating the semiconductor chip 30 is opened at the center of the resin substrate 10, and the semiconductor chip 30 is mounted on the heat sink 20 by being joined with a conductive adhesive or the like.

【0004】ヒートシンク20は半導体チップ30から
の熱放散を促進させるためのもので、樹脂基板10の配
線パターン12とヒートシンク20とは通常、接着剤層
18により電気的に絶縁して接着されるが、ヒートシン
ク20を接地層あるいは電源層として使用する場合があ
り、その場合は接地ラインあるいは電源ラインとなる配
線パターン12とヒートシンク20とを電気的に接続す
る必要がある。
The heat sink 20 is for promoting heat dissipation from the semiconductor chip 30, and the wiring pattern 12 of the resin substrate 10 and the heat sink 20 are usually electrically insulated and bonded by an adhesive layer 18. In some cases, the heat sink 20 is used as a ground layer or a power supply layer. In this case, it is necessary to electrically connect the wiring pattern 12 serving as a ground line or a power supply line to the heat sink 20.

【0005】図6に示す例は、ヒートシンク20と配線
パターン12とをワイヤボンディングによって電気的に
接続した例である。32がボンディングワイヤである。
ヒートシンク20と配線パターン12とを電気的に接続
する他の方法としては、樹脂基板10にヒートシンク2
0を接着した後、樹脂基板10とヒートシンク20を貫
通する貫通孔を設け、貫通孔にスルーホールめっきを施
してヒートシンク20と配線パターン12とを電気的に
接続する方法、また、樹脂基板10をヒートシンク20
に接着した後、樹脂基板10側からドリル加工によって
ヒートシンク20にまで達する接続孔を設け、接続孔に
導電性ぺーストを充填して電気的に接続する方法があ
る。
FIG. 6 shows an example in which the heat sink 20 and the wiring pattern 12 are electrically connected by wire bonding. 32 is a bonding wire.
As another method of electrically connecting the heat sink 20 and the wiring pattern 12, the heat sink 2
After bonding the resin substrate 10 and the heat sink 20, a through-hole is formed through the resin substrate 10 and the heat sink 20. Heat sink 20
After bonding, a connection hole is provided from the resin substrate 10 side to the heat sink 20 by drilling, and the connection hole is filled with a conductive paste to electrically connect.

【0006】[0006]

【発明が解決しようとする課題】図7はヒートシンク付
きの半導体装置用パッケージを作成する従来法を示す。
この方法ではリードピン16を装着するためのピン装着
孔17を設けた樹脂基板10とヒートシンク20とを位
置合わせし、プリプレグ等の接着性樹脂シート18aを
介して、加圧および加熱により一体化する。従来法でヒ
ートシンク20を接地層あるいは電源層とする場合は、
ワイヤボンディング法あるいは樹脂基板10とヒートシ
ンク20に貫通孔を設けてスルーホールめっきを施すと
いった方法によるから、貫通孔を設けて電気的に接続す
る方法の場合は製造工程が複雑になるという問題があ
り、ワイヤボンディング法の場合はヒートシンク20と
配線パターン12とをボンディングするため、半導体チ
ップ30とボンディングする配線パターンの他にヒート
シンク20とボンディングする配線パターンを設けた
り、ヒートシンク20にワイヤボンディングするための
領域を確保したりしなければならない等の制約をうける
という問題点があった。
FIG. 7 shows a conventional method for producing a semiconductor device package with a heat sink.
In this method, the resin substrate 10 provided with the pin mounting holes 17 for mounting the lead pins 16 is aligned with the heat sink 20, and integrated by pressure and heat via an adhesive resin sheet 18a such as a prepreg. In the case where the heat sink 20 is used as the ground layer or the power supply layer by the conventional method,
Since a wire bonding method or a method in which a through hole is provided in the resin substrate 10 and the heat sink 20 and plated through a hole is used, the method of providing a through hole and electrically connecting has a problem that a manufacturing process becomes complicated. In the case of the wire bonding method, in order to bond the heat sink 20 and the wiring pattern 12, a wiring pattern for bonding to the heat sink 20 is provided in addition to the wiring pattern for bonding to the semiconductor chip 30, and a region for wire bonding to the heat sink 20. However, there is a problem in that there are restrictions such as the need to secure

【0007】本発明はこれらの問題点を解消すべくなさ
れたものであり、その目的とするところは、樹脂基板を
本体とするヒートシンク付きの半導体パッケージで、ヒ
ートシンクを接地層あるいは電源層として使用する半導
体パッケージの製造工程を簡素化し、半導体パッケージ
の製造コストを効果的に引き下げることを可能にすると
ともに、パッケージの配線を容易にする半導体パッケー
ジ及びその製造方法を提供するにある。
The present invention has been made to solve these problems, and an object of the present invention is to provide a semiconductor package with a heat sink having a resin substrate as a main body and using the heat sink as a ground layer or a power supply layer. It is an object of the present invention to provide a semiconductor package which simplifies a semiconductor package manufacturing process, effectively reduces the semiconductor package manufacturing cost, and facilitates wiring of the package, and a method of manufacturing the same.

【0008】[0008]

【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、パッケージ本体
に接着剤層を介してヒートシンクを一体に接着して成る
半導体装置用パッケージにおいて、前記接着剤層に、該
接着剤層を厚さ方向に貫通して前記パッケージ本体に形
成された配線パターンと前記ヒートシンクとを電気的に
接続する導電部が設けられたことを特徴とする。また、
前記導電部が、先端が尖鋭に形成された導電性バンプの
先端部を前記配線パターンにくい込ませて形成されたこ
とを特徴とする。また、前記導電部が、先端が尖鋭に形
成された導電性バンプの先端部を前記ヒートシンクにく
い込ませて形成されたことを特徴とする。また、前記導
電部が、前記接着剤層に貫通して設けた接続孔に充填さ
れた導電性ぺースト、めっき又ははんだにより形成され
たことを特徴とする。また、パッケージ本体に接着剤を
介してヒートシンクを一体に接着して成る半導体装置用
パッケージにおいて、前記パッケージ本体の前記ヒート
シンクとの接着面に露出した配線パターンと前記ヒート
シンクとが導電性接着剤を介して電気的に接続されたこ
とを特徴とする。
The present invention has the following arrangement to achieve the above object. That is, in a package for a semiconductor device in which a heat sink is integrally bonded to a package body via an adhesive layer, the heat sink is formed in the package body by penetrating the adhesive layer in a thickness direction of the adhesive layer. A conductive portion for electrically connecting a wiring pattern and the heat sink is provided. Also,
The conductive portion is formed by inserting a tip of a conductive bump having a sharp tip into the wiring pattern. Further, the conductive portion is formed by inserting a tip portion of a conductive bump having a sharp tip into the heat sink. Further, the conductive portion is formed by a conductive paste, plating, or solder filled in a connection hole provided through the adhesive layer. In a semiconductor device package in which a heat sink is integrally bonded to a package body via an adhesive, the wiring pattern exposed on the bonding surface of the package body with the heat sink and the heat sink are connected via a conductive adhesive. And electrically connected to each other.

【0009】また、パッケージ本体に接着剤層を介して
ヒートシンクを一体に接着して成る半導体装置用パッケ
ージの製造方法において、前記ヒートシンクの前記パッ
ケージ本体に対向する面に、先端を尖鋭に形成した導電
性バンプを設け、前記パッケージ本体と前記ヒートシン
クとを位置合わせするとともに、前記パッケージ本体と
前記ヒートシンクとの間に電気的絶縁性を有する接着性
樹脂シートを介在させて加圧し、前記導電性バンプによ
り前記接着性樹脂シートを貫通させるとともに、導電性
バンプの先端部を前記パッケージ本体に形成した配線パ
ターンにくい込ませることにより、該配線パターンと前
記ヒートシンクとを電気的に接続することを特徴とす
る。また、パッケージ本体に接着剤層を介してヒートシ
ンクを一体に接着して成る半導体装置用パッケージの製
造方法において、前記パッケージ本体に形成した配線パ
ターンの前記ヒートシンクに対向する面に、先端を尖鋭
に形成した導電性バンプを設け、前記パッケージ本体と
前記ヒートシンクとを位置合わせするとともに、前記パ
ッケージ本体と前記ヒートシンクとの間に電気的絶縁性
を有する接着性樹脂シートを介在させて加圧し、前記導
電性バンプにより前記接着性樹脂シートを貫通させると
ともに、導電性バンプの先端部を前記ヒートシンクにく
い込ませることにより、前記配線パターンと前記ヒート
シンクとを電気的に接続することを特徴とする。また、
パッケージ本体に接着剤層を介してヒートシンクを一体
に接着して成る半導体装置用パッケージの製造方法にお
いて、前記ヒートシンクの表面に接着剤層を形成し、該
接着剤層に前記ヒートシンクの表面にまで通じる接続孔
を設け、該接続孔内に導電部を形成した後、前記パッケ
ージ本体と前記ヒートシンクとを位置合わせして前記接
着剤層を介して接着し、前記導電部により前記パッケー
ジ本体に形成した配線パターンと前記ヒートシンクとを
電気的に接続することを特徴とする。また、パッケージ
本体とヒートシンクとを接着剤により一体に接着して成
る半導体装置用パッケージの製造方法において、前記ヒ
ートシンクの表面に導電性接着剤を塗布するとともに、
前記パッケージ本体の配線パターンを形成した面を、前
記ヒートシンクと電気的に接続する配線パターンを露出
させて保護被膜により被覆し、前記パッケージ本体と前
記ヒートシンクとを位置合わせして前記導電性接着剤を
介して接着することにより、前記パッケージ本体に形成
した配線パターンと前記ヒートシンクとを電気的に接続
することを特徴とする。
In a method of manufacturing a package for a semiconductor device in which a heat sink is integrally bonded to a package body via an adhesive layer, a conductive material having a sharp tip formed on a surface of the heat sink facing the package body. A conductive bump is provided, and the package body and the heat sink are aligned with each other, and an adhesive resin sheet having electrical insulation is interposed between the package body and the heat sink. The wiring pattern is electrically connected to the heat sink by penetrating the adhesive resin sheet and making the tip of the conductive bump enter the wiring pattern formed on the package body. Further, in the method of manufacturing a package for a semiconductor device, wherein a heat sink is integrally bonded to the package body via an adhesive layer, a tip is sharply formed on a surface of the wiring pattern formed on the package body facing the heat sink. The package body and the heat sink are aligned with each other, and an adhesive resin sheet having electrical insulation is interposed between the package body and the heat sink. The wiring pattern and the heat sink are electrically connected by penetrating the adhesive resin sheet with a bump and making the tip of the conductive bump enter the heat sink. Also,
In a method of manufacturing a package for a semiconductor device in which a heat sink is integrally bonded to a package body via an adhesive layer, an adhesive layer is formed on a surface of the heat sink, and the adhesive layer is connected to the surface of the heat sink. After a connection hole is provided and a conductive portion is formed in the connection hole, the package body and the heat sink are aligned and bonded via the adhesive layer, and a wiring formed in the package body by the conductive portion. The pattern and the heat sink are electrically connected. Further, in the method for manufacturing a package for a semiconductor device in which a package body and a heat sink are integrally bonded by an adhesive, a conductive adhesive is applied to a surface of the heat sink,
The surface of the package body on which the wiring pattern is formed is covered with a protective coating by exposing the wiring pattern electrically connected to the heat sink, and the package body and the heat sink are aligned to apply the conductive adhesive. The wiring pattern formed on the package body and the heat sink are electrically connected to each other by bonding.

【0010】[0010]

【発明の実施の形態】以下、本発明の好適な実施形態に
つき添付図面に基づいて説明する。図1は本発明に係る
半導体装置用パッケージの製造方法の第1実施形態を示
す。図1(a) はパッケージ本体を構成する樹脂基板10
に電気的絶縁性を有する接着性樹脂シート18aを介し
て金属製のヒートシンク20を接着する状態を示す。樹
脂基板10およびヒートシンク20の構成は前述した従
来例での樹脂基板10およびヒートシンク20と同じで
ある。実施形態の半導体パッケージはPGA用で、樹脂
基板10にリードピン16を装着するためのピン装着孔
17が貫設されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 shows a first embodiment of a method for manufacturing a semiconductor device package according to the present invention. FIG. 1A shows a resin substrate 10 constituting a package body.
2 shows a state in which a metal heat sink 20 is bonded via an adhesive resin sheet 18a having electrical insulation. The configurations of the resin substrate 10 and the heat sink 20 are the same as the resin substrate 10 and the heat sink 20 in the above-described conventional example. The semiconductor package of the embodiment is for PGA, and has a pin mounting hole 17 for mounting the lead pin 16 on the resin substrate 10.

【0011】本実施形態の接着方法は、樹脂基板10と
ヒートシンク20を接着する際に、同時にヒートシンク
20と樹脂基板10の間の電気的接続を行うことを特徴
とする。そのために本実施形態では樹脂基板10に対向
するヒートシンク20の表面上に先端が尖った形状の導
電性バンプ22を形成し、電気的絶縁性を有する接着性
樹脂シート18aを挟んで樹脂基板10とヒートシンク
20を加圧して一体に接着する際に、導電性バンプ22
が接着性樹脂シート18aを貫通し、導電性バンプ22
を介して樹脂基板10の配線パターン12とヒートシン
ク20が電気的に導通するようにする。
The bonding method according to the present embodiment is characterized in that when the resin substrate 10 and the heat sink 20 are bonded, an electrical connection between the heat sink 20 and the resin substrate 10 is made at the same time. For this purpose, in the present embodiment, a conductive bump 22 having a pointed tip is formed on the surface of the heat sink 20 facing the resin substrate 10, and the conductive bump 22 is electrically connected to the resin substrate 10 with an adhesive resin sheet 18 a having electrical insulation. When the heat sink 20 is pressed and bonded together, the conductive bumps 22
Penetrates the adhesive resin sheet 18a, and the conductive bumps 22
The wiring pattern 12 of the resin substrate 10 and the heat sink 20 are electrically connected to each other via the substrate.

【0012】接着性樹脂シート18aとしては加熱、加
圧によって接着するプリプレグ等の一般に使用されてい
る接着シートが使用できる。導電性バンプ22は接着性
樹脂シート18aを貫通して配線パターン12とヒート
シンク20との電気的導通をとるため、先端形状を尖鋭
とし、樹脂基板10とヒートシンク20とで接着性樹脂
シート18を加圧した際に先端が配線パターン12にく
い込むことによって確実に電気的に導通できるようにす
る。このように導電性バンプ22は接着性樹脂シート1
8aの厚さを考慮してその高さを設定する。
As the adhesive resin sheet 18a, a commonly used adhesive sheet such as a prepreg which is adhered by heating and pressing can be used. Since the conductive bumps 22 penetrate the adhesive resin sheet 18a and establish electrical continuity between the wiring pattern 12 and the heat sink 20, the tip shape is sharpened, and the adhesive resin sheet 18 is applied between the resin substrate 10 and the heat sink 20. When the pressure is applied, the leading end is hardly inserted into the wiring pattern 12 so that electrical conduction can be ensured. Thus, the conductive bumps 22 are formed on the adhesive resin sheet 1.
The height is set in consideration of the thickness of 8a.

【0013】図1(b) は接着性樹脂シート18aを介し
て樹脂基板10とヒートシンク20を接着した状態の断
面図である。導電性バンプ22は先端が樹脂基板10の
配線パターン12にくい込んで押しつぶされ、断面形状
が台形になる。22aが導電性バンプ22によって形成
された導電部である。ヒートシンク20と樹脂基板10
とは導電性バンプ22によって形成される導電部22a
を介して電気的に接続される。導電性バンプ22はヒー
トシンク20と電気的に接続する樹脂基板10の配線パ
ターン12の接続部と平面配置を一致させて形成する。
FIG. 1B is a sectional view showing a state in which the resin substrate 10 and the heat sink 20 are bonded via the adhesive resin sheet 18a. The tip of the conductive bump 22 is pressed into the wiring pattern 12 of the resin substrate 10 and crushed, and the cross-sectional shape becomes trapezoidal. Reference numeral 22a denotes a conductive portion formed by the conductive bumps 22. Heat sink 20 and resin substrate 10
Means a conductive portion 22a formed by the conductive bump 22
Are electrically connected via The conductive bumps 22 are formed so as to have the same planar arrangement as the connection portion of the wiring pattern 12 of the resin substrate 10 electrically connected to the heat sink 20.

【0014】導電性バンプ22は導電性ぺーストを用い
る印刷方法により、ヒートシンク20上に適宜パターン
で形成することができる。先端を尖鋭に形成する導電性
バンプ22の形成方法は、たとえば特開平6−3502
50号に記載された方法を適用することができる。導電
性バンプ22を形成した後、樹脂基板10とヒートシン
ク20を接着するが、接着性樹脂シート18aを加熱し
て接着性樹脂シート18aを軟化させた状態で接着する
と、導電性バンプ22が容易に接着性樹脂シート18a
を貫通して配線パターン12とヒートシンク20との電
気的接続が確実になされる。
The conductive bumps 22 can be formed in an appropriate pattern on the heat sink 20 by a printing method using a conductive paste. A method for forming the conductive bump 22 having a sharp tip is described in, for example, Japanese Patent Application Laid-Open No. 6-3502.
The method described in No. 50 can be applied. After the conductive bumps 22 are formed, the resin substrate 10 and the heat sink 20 are bonded. When the adhesive resin sheet 18a is heated and bonded in a softened state, the conductive bumps 22 are easily formed. Adhesive resin sheet 18a
, And the electrical connection between the wiring pattern 12 and the heat sink 20 is ensured.

【0015】図2は上記方法によって得られたヒートシ
ンク付き半導体装置用パッケージに半導体チップ30を
搭載した状態を示す。図6に示す従来の構成と比較し
て、この実施形態の半導体装置は接着剤層18の内部に
導電部22aが形成され導電部22aを介してヒートシ
ンク20と樹脂基板10の配線パターン12が電気的に
導通されていることが特徴である。導電部22aはヒー
トシンク20上で任意に配置して形成することが可能で
あり、樹脂基板10に設けた配線パターン12に容易に
位置合わせして形成できるという利点がある。また、導
電部22は接着剤層18の内部に設けているから半導体
チップ30と配線パターン12とのワイヤボンディング
の妨げになることがないといった効果もある。
FIG. 2 shows a state in which a semiconductor chip 30 is mounted on a semiconductor device package with a heat sink obtained by the above method. Compared with the conventional configuration shown in FIG. 6, in the semiconductor device of this embodiment, a conductive portion 22a is formed inside the adhesive layer 18, and the heat sink 20 and the wiring pattern 12 of the resin substrate 10 are electrically connected via the conductive portion 22a. It is characterized by electrical conduction. The conductive portion 22a can be arbitrarily arranged and formed on the heat sink 20, and has an advantage that it can be easily aligned with the wiring pattern 12 provided on the resin substrate 10 and formed. Further, since the conductive portion 22 is provided inside the adhesive layer 18, there is an effect that the wire bonding between the semiconductor chip 30 and the wiring pattern 12 is not hindered.

【0016】図3は半導体装置用パッケージの製造方法
の第2実施形態を示す。この実施形態では上記第1実施
形態とは逆に、樹脂基板10の表面、すなわち樹脂基板
10に設けた配線パターン12でヒートシンク20と電
気的に接続する部位に導電性バンプ22を設け、接着性
樹脂シート18aを介してヒートシンク20と樹脂基板
10とを一体に接着する際に、導電性バンプ22の先端
をヒートシンク20にくい込ませて電気的に接続する。
FIG. 3 shows a second embodiment of the method for manufacturing a semiconductor device package. In this embodiment, contrary to the first embodiment, conductive bumps 22 are provided on the surface of the resin substrate 10, that is, on the portion of the wiring pattern 12 provided on the resin substrate 10 to be electrically connected to the heat sink 20. When the heat sink 20 and the resin substrate 10 are integrally bonded via the resin sheet 18a, the distal ends of the conductive bumps 22 are inserted into the heat sink 20 to be electrically connected.

【0017】樹脂基板10に設ける導電性バンプ22も
第1実施形態と同様に先端が尖った形状に形成し、樹脂
基板10とヒートシンク20とを接着する際に先端がヒ
ートシンク20にくい込むようにする。導電性バンプ2
2は第1実施形態と同様に導電性ぺーストを用いた印刷
法によって任意配置で形成することができる。図3(b)
は第2実施形態で樹脂基板10とヒートシンク20とを
一体に接着した状態の断面図である。導電性バンプ22
は先端がヒートシンク20にくい込み、断面形状が台形
状となっている。
The conductive bumps 22 provided on the resin substrate 10 are also formed in a shape having a sharp tip, similarly to the first embodiment, so that the tip does not easily enter the heat sink 20 when the resin substrate 10 and the heat sink 20 are bonded. . Conductive bump 2
2 can be formed in an arbitrary arrangement by a printing method using a conductive paste similarly to the first embodiment. Fig. 3 (b)
FIG. 5 is a cross-sectional view of a state where a resin substrate 10 and a heat sink 20 are integrally bonded in a second embodiment. Conductive bump 22
Has a trapezoidal cross-section at the tip, which is difficult to fit into the heat sink 20.

【0018】図4は半導体装置用パッケージの製造方法
の第3実施形態を示す。この実施形態では、まずヒート
シンク20の表面で樹脂基板10と接着する範囲に接着
性樹脂シート18aを貼着し、接着性樹脂シート18a
にヒートシンク20の表面まで通じる接続孔を設け、こ
の接続孔に導電性ぺースト(樹脂のバインダ中に導電性
粒子を混入したもの)を充填して導電部24を形成する
(図4(a))。導電部24はヒートシンク20と電気的に
接続する配線パターン12の位置に合わせて形成する。
なお、導電性ペーストを充填するかわりに、接続孔には
んだボールを充填してはんだで導電部24を形成する方
法、銅、ニッケル、金等のめっきによって導電部24を
形成する方法が可能である。
FIG. 4 shows a third embodiment of the method for manufacturing a semiconductor device package. In this embodiment, an adhesive resin sheet 18a is first adhered to the area of the surface of the heat sink 20 that adheres to the resin substrate 10, and the adhesive resin sheet 18a
Is provided with a connection hole communicating with the surface of the heat sink 20, and the connection hole is filled with a conductive paste (resin binder mixed with conductive particles) to form a conductive portion 24 (FIG. 4 (a)). ). The conductive portion 24 is formed in accordance with the position of the wiring pattern 12 electrically connected to the heat sink 20.
Instead of filling the conductive paste, a method of filling the connection holes with solder balls and forming the conductive portion 24 with solder, or a method of forming the conductive portion 24 by plating with copper, nickel, gold, or the like is possible. .

【0019】次いで、接着性樹脂シート18aを介し
て、樹脂基板10とヒートシンク20とを位置合わせし
て一体に接着し、導電部24によりヒートシンク20と
樹脂基板10の配線パターン12とを電気的に接続して
半導体装置用パッケージを得る。この場合、配線パター
ン12とヒートシンク20との電気的接続を確実にする
ため、導電部24の表面が接着性樹脂シ−ト18aの表
面よりもやや突出するバンプ状に形成してもよい。
Next, the resin substrate 10 and the heat sink 20 are aligned and bonded together via the adhesive resin sheet 18a, and the conductive portion 24 electrically connects the heat sink 20 and the wiring pattern 12 of the resin substrate 10 to each other. By connecting, a semiconductor device package is obtained. In this case, in order to ensure electrical connection between the wiring pattern 12 and the heat sink 20, the surface of the conductive portion 24 may be formed in a bump shape slightly protruding from the surface of the adhesive resin sheet 18a.

【0020】図5は半導体装置用パッケージの製造方法
の第4実施形態を示す。この実施形態では、ヒートシン
ク20の表面で樹脂基板10と接着する範囲に導電性接
着剤26を塗布し、樹脂基板10については、樹脂基板
10に設けた配線パターン12のうちヒートシンク20
と電気的に接続する部位のみをソルダレジスト14等の
保護被膜で被覆する。樹脂基板10とヒートシンク20
とを位置合わせし、導電性接着剤26を介して樹脂基板
10とヒートシンク20とを接着することにより、樹脂
基板10の配線パターン12とヒートシンク20とが導
電性接着剤26を介して電気的に接続される。
FIG. 5 shows a fourth embodiment of the method for manufacturing a semiconductor device package. In this embodiment, a conductive adhesive 26 is applied to an area of the surface of the heat sink 20 that adheres to the resin substrate 10.
Only the portion electrically connected to the substrate is covered with a protective film such as a solder resist 14. Resin substrate 10 and heat sink 20
Are aligned, and the resin substrate 10 and the heat sink 20 are bonded via the conductive adhesive 26, so that the wiring pattern 12 of the resin substrate 10 and the heat sink 20 are electrically connected via the conductive adhesive 26. Connected.

【0021】樹脂基板10でヒートシンク20と電気的
に接続する配線パターン12の部位を露出させてソルダ
レジスト14で被覆するには、配線パターン12が形成
された樹脂基板10の表面を感光性ソルダレジストで被
覆した後、感光性ソルダレジストを所定のパターンで露
光、現像する方法によればよい。なお、外部接続端子と
してリードピン16を使用する場合はピン装着孔17に
ソルダレジスト14がはいり込まないようにして被覆す
る。樹脂基板10とヒートシンク20とを導電性接着剤
26で接着すると、導電性接着剤26がソルダレジスト
14が除去された開口部にはいり込み、ヒートシンク2
0と配線パターン12とが電気的に接続されてヒートシ
ンク20と樹脂基板10が接着される。
In order to expose a portion of the wiring pattern 12 electrically connected to the heat sink 20 on the resin substrate 10 and cover it with the solder resist 14, the surface of the resin substrate 10 on which the wiring pattern 12 is formed is made of a photosensitive solder resist. And then expose and develop the photosensitive solder resist in a predetermined pattern. When the lead pins 16 are used as external connection terminals, the solder resist 14 is covered so as not to enter the pin mounting holes 17. When the resin substrate 10 and the heat sink 20 are bonded to each other with the conductive adhesive 26, the conductive adhesive 26 enters the opening from which the solder resist 14 has been removed, and the heat sink 2
0 and the wiring pattern 12 are electrically connected, and the heat sink 20 and the resin substrate 10 are bonded.

【0022】なお、上記実施形態では、外部接続端子と
してリードピンを用いる製品について説明したが、外部
接続端子はリードピンに限らず、PBGAのようなボー
ルバンプを用いるものについても同様に適用することが
できる。また、本発明はプリント基板等の樹脂基板をパ
ッケージ本体に用いるものに適用して好適な熱放散性を
得ることができ、製造コストを低減させることができる
が、パッケージ本体にセラミック回路基板を用いるヒー
トシンク付きの半導体装置用パッケージに適用すること
も可能である。
In the above embodiment, a product using a lead pin as an external connection terminal has been described. However, the external connection terminal is not limited to a lead pin, and can be similarly applied to a device using a ball bump such as PBGA. . In addition, the present invention can be applied to a case where a resin substrate such as a printed circuit board is used for a package body to obtain a suitable heat dissipation property and reduce manufacturing cost. It is also possible to apply to a semiconductor device package with a heat sink.

【0023】[0023]

【発明の効果】本発明に係る半導体装置用パッケージ
は、上述したように、ヒートシンクと樹脂基板との電気
的接続がヒートシンクと樹脂基板とを接着する接着剤層
の部分でのみなされていることにより、パッケージが簡
素に構成され、半導体チップと配線パターンとの接続が
容易に可能になる。また、本発明に係る半導体パッケー
ジの製造方法によれば、ヒートシンクと樹脂基板の配線
パターンとの電気的接続が容易であり、また樹脂基板と
ヒートシンクとを接着する操作のみで同時に樹脂基板の
配線パターンとヒートシンクとが電気的に接続でき、製
造工程を短縮して製造コストを効果的に引き下げること
が可能になる等の著効を奏する。
According to the semiconductor device package of the present invention, as described above, the electrical connection between the heat sink and the resin substrate is determined by the adhesive layer for bonding the heat sink to the resin substrate. In addition, the package is simply configured, and the connection between the semiconductor chip and the wiring pattern can be easily performed. According to the method of manufacturing a semiconductor package according to the present invention, electrical connection between the heat sink and the wiring pattern of the resin substrate is easy, and the wiring pattern of the resin substrate is simultaneously formed only by the operation of bonding the resin substrate and the heat sink. The heat sink and the heat sink can be electrically connected to each other, so that the manufacturing process can be shortened and the manufacturing cost can be effectively reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】半導体装置用パッケージの製造方法の第1実施
形態を示す説明図である。
FIG. 1 is an explanatory view showing a first embodiment of a method for manufacturing a semiconductor device package.

【図2】第1実施形態で得られた半導体装置用パッケー
ジに半導体素子を搭載した半導体装置の断面図である。
FIG. 2 is a cross-sectional view of a semiconductor device in which a semiconductor element is mounted on the semiconductor device package obtained in the first embodiment.

【図3】半導体装置用パッケージの製造方法の第2実施
形態を示す説明図である。
FIG. 3 is an explanatory view showing a second embodiment of a method for manufacturing a semiconductor device package.

【図4】半導体装置用パッケージの製造方法の第3実施
形態を示す説明図である。
FIG. 4 is an explanatory view showing a third embodiment of a method for manufacturing a semiconductor device package.

【図5】半導体装置用パッケージの製造方法の第4実施
形態を示す説明図である。
FIG. 5 is an explanatory view showing a fourth embodiment of a method for manufacturing a semiconductor device package.

【図6】半導体装置用パッケージの従来例の構成を示す
断面図である。
FIG. 6 is a sectional view showing a configuration of a conventional example of a semiconductor device package.

【図7】半導体装置用パッケージの従来の製造方法を示
す説明図である。
FIG. 7 is an explanatory view showing a conventional method for manufacturing a semiconductor device package.

【符号の説明】[Explanation of symbols]

10 樹脂基板 12 配線パターン 14 ソルダレジスト 16 リードピン 17 ピン装着孔 18 接着剤層 18a 接着性樹脂シート 20 ヒートシンク 22 導電性バンプ 22a 導電部 24 導電部 26 導電性接着剤 30 半導体チップ DESCRIPTION OF SYMBOLS 10 Resin board 12 Wiring pattern 14 Solder resist 16 Lead pin 17 Pin mounting hole 18 Adhesive layer 18a Adhesive resin sheet 20 Heat sink 22 Conductive bump 22a Conductive part 24 Conductive part 26 Conductive adhesive 30 Semiconductor chip

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 パッケージ本体に接着剤層を介してヒー
トシンクを一体に接着して成る半導体装置用パッケージ
において、 前記接着剤層に、該接着剤層を厚さ方向に貫通して前記
パッケージ本体に形成された配線パターンと前記ヒート
シンクとを電気的に接続する導電部が設けられたことを
特徴とする半導体装置用パッケージ。
1. A semiconductor device package comprising a heat sink integrally bonded to a package body via an adhesive layer, wherein the package body is formed by penetrating the adhesive layer in the thickness direction. A semiconductor device package, comprising: a conductive portion that electrically connects the formed wiring pattern and the heat sink.
【請求項2】 前記導電部が、先端が尖鋭に形成された
導電性バンプの先端部を前記配線パターンにくい込ませ
て形成されたことを特徴とする請求項1記載の半導体装
置用パッケージ。
2. The semiconductor device package according to claim 1, wherein the conductive portion is formed by inserting a tip of a conductive bump having a sharp tip into the wiring pattern.
【請求項3】 前記導電部が、先端が尖鋭に形成された
導電性バンプの先端部を前記ヒートシンクにくい込ませ
て形成されたことを特徴とする請求項1記載の半導体装
置用パッケージ。
3. The semiconductor device package according to claim 1, wherein the conductive portion is formed by inserting a tip of a conductive bump having a sharp tip into the heat sink.
【請求項4】 前記導電部が、前記接着剤層に貫通して
設けた接続孔に充填された導電性ぺースト、めっき又は
はんだにより形成されたことを特徴とする請求項1記載
の半導体装置用パッケージ。
4. The semiconductor device according to claim 1, wherein the conductive portion is formed by a conductive paste, plating or solder filled in a connection hole provided through the adhesive layer. For package.
【請求項5】 パッケージ本体に接着剤を介してヒート
シンクを一体に接着して成る半導体装置用パッケージに
おいて、 前記パッケージ本体の前記ヒートシンクとの接着面に露
出した配線パターンと前記ヒートシンクとが導電性接着
剤を介して電気的に接続されたことを特徴とする半導体
装置用パッケージ。
5. A semiconductor device package in which a heat sink is integrally bonded to a package body via an adhesive, wherein a wiring pattern exposed on a bonding surface of the package body with the heat sink is electrically conductively bonded to the heat sink. A package for a semiconductor device, wherein the package is electrically connected via an agent.
【請求項6】 パッケージ本体に接着剤層を介してヒー
トシンクを一体に接着して成る半導体装置用パッケージ
の製造方法において、 前記ヒートシンクの前記パッケージ本体に対向する面
に、先端を尖鋭に形成した導電性バンプを設け、 前記パッケージ本体と前記ヒートシンクとを位置合わせ
するとともに、前記パッケージ本体と前記ヒートシンク
との間に電気的絶縁性を有する接着性樹脂シートを介在
させて加圧し、 前記導電性バンプにより前記接着性樹脂シートを貫通さ
せるとともに、導電性バンプの先端部を前記パッケージ
本体に形成した配線パターンにくい込ませることによ
り、該配線パターンと前記ヒートシンクとを電気的に接
続することを特徴とする半導体装置用パッケージの製造
方法。
6. A method for manufacturing a package for a semiconductor device, wherein a heat sink is integrally bonded to a package main body via an adhesive layer, wherein a conductive tip having a sharp end formed on a surface of the heat sink facing the package main body. A conductive bump is provided, and the package body and the heat sink are aligned with each other, and an adhesive resin sheet having electrical insulation is interposed between the package body and the heat sink. A semiconductor, wherein the wiring pattern and the heat sink are electrically connected by penetrating the adhesive resin sheet and making a tip end of the conductive bump into a wiring pattern formed on the package body. Manufacturing method of device package.
【請求項7】 パッケージ本体に接着剤層を介してヒー
トシンクを一体に接着して成る半導体装置用パッケージ
の製造方法において、 前記パッケージ本体に形成した配線パターンの前記ヒー
トシンクに対向する面に、先端を尖鋭に形成した導電性
バンプを設け、 前記パッケージ本体と前記ヒートシンクとを位置合わせ
するとともに、前記パッケージ本体と前記ヒートシンク
との間に電気的絶縁性を有する接着性樹脂シートを介在
させて加圧し、 前記導電性バンプにより前記接着性樹脂シートを貫通さ
せるとともに、導電性バンプの先端部を前記ヒートシン
クにくい込ませることにより、前記配線パターンと前記
ヒートシンクとを電気的に接続することを特徴とする半
導体装置用パッケージの製造方法。
7. A method for manufacturing a package for a semiconductor device, wherein a heat sink is integrally bonded to a package body via an adhesive layer, wherein a tip of a wiring pattern formed on the package body is opposed to a surface facing the heat sink. Providing sharply formed conductive bumps, aligning the package body and the heat sink, and pressing an adhesive resin sheet having electrical insulation between the package body and the heat sink to apply pressure, A semiconductor device for electrically connecting the wiring pattern and the heat sink by penetrating the adhesive resin sheet with the conductive bump and making a tip end of the conductive bump into the heat sink. Manufacturing method for packaging.
【請求項8】 パッケージ本体に接着剤層を介してヒー
トシンクを一体に接着して成る半導体装置用パッケージ
の製造方法において、 前記ヒートシンクの表面に接着剤層を形成し、 該接着剤層に前記ヒートシンクの表面にまで通じる接続
孔を設け、 該接続孔内に導電部を形成した後、 前記パッケージ本体と前記ヒートシンクとを位置合わせ
して前記接着剤層を介して接着し、前記導電部により前
記パッケージ本体に形成した配線パターンと前記ヒート
シンクとを電気的に接続することを特徴とする半導体装
置用パッケージの製造方法。
8. A method for manufacturing a package for a semiconductor device, wherein a heat sink is integrally bonded to a package body via an adhesive layer, wherein an adhesive layer is formed on a surface of the heat sink, and the heat sink is formed on the adhesive layer. After forming a conductive portion in the connection hole, the package body and the heat sink are aligned and bonded via the adhesive layer, and the package is formed by the conductive portion. A method for manufacturing a package for a semiconductor device, comprising: electrically connecting a wiring pattern formed on a main body to the heat sink.
【請求項9】 パッケージ本体とヒートシンクとを接着
剤により一体に接着して成る半導体装置用パッケージの
製造方法において、 前記ヒートシンクの表面に導電性接着剤を塗布するとと
もに、 前記パッケージ本体の配線パターンを形成した面を、前
記ヒートシンクと電気的に接続する配線パターンを露出
させて保護被膜により被覆し、 前記パッケージ本体と前記ヒートシンクとを位置合わせ
して前記導電性接着剤を介して接着することにより、前
記パッケージ本体に形成した配線パターンと前記ヒート
シンクとを電気的に接続することを特徴とする半導体装
置用パッケージの製造方法。
9. A method of manufacturing a package for a semiconductor device, wherein a package body and a heat sink are integrally bonded by an adhesive, wherein a conductive adhesive is applied to a surface of the heat sink, and a wiring pattern of the package body is formed. By exposing the wiring pattern electrically connected to the heat sink and covering the formed surface with a protective coating, by aligning the package body and the heat sink and bonding them via the conductive adhesive, A method of manufacturing a package for a semiconductor device, comprising: electrically connecting a wiring pattern formed on the package body to the heat sink.
JP17118396A 1996-07-01 1996-07-01 Semiconductor device package and method of manufacturing the same Expired - Fee Related JP3527589B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17118396A JP3527589B2 (en) 1996-07-01 1996-07-01 Semiconductor device package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17118396A JP3527589B2 (en) 1996-07-01 1996-07-01 Semiconductor device package and method of manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003434631A Division JP2004104156A (en) 2003-12-26 2003-12-26 Package for semiconductor device and its manufacturing method

Publications (2)

Publication Number Publication Date
JPH1022427A true JPH1022427A (en) 1998-01-23
JP3527589B2 JP3527589B2 (en) 2004-05-17

Family

ID=15918551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17118396A Expired - Fee Related JP3527589B2 (en) 1996-07-01 1996-07-01 Semiconductor device package and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3527589B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019985A (en) * 2003-06-23 2005-01-20 Agilent Technol Inc Physically compact device package
CN1298034C (en) * 2003-05-21 2007-01-31 卡西欧计算机株式会社 Semiconductor package having semiconductor constructing body and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1298034C (en) * 2003-05-21 2007-01-31 卡西欧计算机株式会社 Semiconductor package having semiconductor constructing body and method of manufacturing the same
US7553698B2 (en) 2003-05-21 2009-06-30 Casio Computer Co., Ltd. Semiconductor package having semiconductor constructing body and method of manufacturing the same
JP2005019985A (en) * 2003-06-23 2005-01-20 Agilent Technol Inc Physically compact device package

Also Published As

Publication number Publication date
JP3527589B2 (en) 2004-05-17

Similar Documents

Publication Publication Date Title
US5438478A (en) Electronic component carriers and method of producing the same as well as electronic devices
US6147311A (en) Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
CA1229155A (en) High density lsi package for logic circuits
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
JP3793628B2 (en) Resin-sealed semiconductor device
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
JPH07240496A (en) Semiconductor device, its manufacture method and board for testing semiconductor and manufacture of test board
US6201707B1 (en) Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate
JP2001127186A (en) Ball grid array package, method of manufacturing the same, and semiconductor device
JP2001015679A (en) Semiconductor device and manufacture thereof
JP2001077293A (en) Semiconductor device
JP4075204B2 (en) Multilayer semiconductor device
US20010015286A1 (en) Method of surface- mounting electronic components
JP2000277649A (en) Semiconductor and manufacture of the same
JP3549316B2 (en) Wiring board
JP2000243875A (en) Semiconductor device
JP3527589B2 (en) Semiconductor device package and method of manufacturing the same
JP4035949B2 (en) Wiring board, semiconductor device using the same, and manufacturing method thereof
JP2810130B2 (en) Semiconductor package
JPH0951018A (en) Semiconductor device and its manufacturing method
JP3320998B2 (en) Semiconductor device and manufacturing method thereof
JP2669286B2 (en) Composite lead frame
JP3457547B2 (en) Semiconductor device, method of manufacturing the same, and film carrier
JP2003158152A (en) Semiconductor device, method of manufacturing the same semiconductor device mounting unit and method of manufacturing the same

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20031226

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040217

A61 First payment of annual fees (during grant procedure)

Effective date: 20040220

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees