JP2810130B2 - Semiconductor package - Google Patents
Semiconductor packageInfo
- Publication number
- JP2810130B2 JP2810130B2 JP1195053A JP19505389A JP2810130B2 JP 2810130 B2 JP2810130 B2 JP 2810130B2 JP 1195053 A JP1195053 A JP 1195053A JP 19505389 A JP19505389 A JP 19505389A JP 2810130 B2 JP2810130 B2 JP 2810130B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- terminal
- conductive layer
- bonding
- metal base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は発熱量の大きい半導体チップを組み込む半導
体パッケージに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a semiconductor package in which a semiconductor chip having a large calorific value is incorporated.
電子回路応用商品の小型化、薄型化、軽量化が近年ま
すます進むと共に商品に使われる半導体ICの集積度もそ
れにつれ上がっている。一方、半導体パッケージそのも
のの小型化、薄型化、軽量化も要求されている。例え
ば、商品がスイッチング電源の場合その小型化のため、
動作周波数を可能な限り高くする方向での検討がなさ
れ、周波数1MHzという電源制御用ICが出現している。一
方では電源の容量を更に大きくするためにICの出力電流
を大きくする使われ方も要求されている。ICの出力が大
きくなればそれだけ損失も大きくなりICの発熱が増大
し、従来の半導体パッケージでは熱的にもたないという
問題が生じている。In recent years, the miniaturization, thinning, and weight reduction of electronic circuit application products have been increasingly advanced, and the integration of semiconductor ICs used in the products has also been increasing. On the other hand, it is also required that the semiconductor package itself be reduced in size, thickness, and weight. For example, if the product is a switching power supply,
Investigations have been made to increase the operating frequency as much as possible, and a power control IC with a frequency of 1 MHz has emerged. On the other hand, in order to further increase the capacity of the power supply, there is also a demand for a method of increasing the output current of the IC. As the output of the IC increases, the loss increases and the heat generation of the IC increases, which causes a problem that the conventional semiconductor package has no heat.
従来の半導体チップのパッケージには種々のものがあ
るが本発明に近い例としては第11図に示すような、PGA
(ピングリッドアレイ)と呼ばれている半導体パッケー
ジがある。第11図は半導体チップ組み込み前の全体斜視
図、第12図が半導体チップを組み込んだ後の断面図であ
る。There are various types of conventional semiconductor chip packages, but an example similar to the present invention is a PGA as shown in FIG.
There is a semiconductor package called (pin grid array). FIG. 11 is an overall perspective view before assembling the semiconductor chip, and FIG. 12 is a cross-sectional view after assembling the semiconductor chip.
第11図において金属面が露出した中央部は半導体チッ
プ載置部12である。絶縁属11の上には導電層パターン13
が形成されている。導電層パターン13は接続部14におい
て端子15と接続されている。In FIG. 11, the central portion where the metal surface is exposed is the semiconductor chip mounting portion 12. Conductive layer pattern 13 on insulation metal 11
Are formed. The conductive layer pattern 13 is connected to the terminal 15 at the connection part 14.
第12図において金属コア18の露出した半導体チップ載
置部12へ半導体チップ16を密着載置し、続いて半導体チ
ップ16と絶縁層11上の導電層パターン13とを、ボンディ
ングワイヤ17により接続する。半導体チップ16の金属コ
ア18への組み込みには導電性接着剤または半田等による
接着あるいは超音波ボンディング等が使われる。また、
半導体チップ16と導電層パターン13を接続するワイヤボ
ンディングでは、半田付けあるいは超音波ボンディング
が使われる。これらの組み込み、接続においてはパッケ
ージ本体10の加熱が不可欠であり、そのために雰囲気を
加熱してパッケージ本体10を加熱する方法とか熱線照射
によりボンディングポイントをスポット的に加熱する方
法等が使われる。In FIG. 12, the semiconductor chip 16 is closely mounted on the semiconductor chip mounting portion 12 where the metal core 18 is exposed, and then the semiconductor chip 16 and the conductive layer pattern 13 on the insulating layer 11 are connected by bonding wires 17. . Incorporation of the semiconductor chip 16 into the metal core 18 is performed by bonding with a conductive adhesive or solder, ultrasonic bonding, or the like. Also,
In the wire bonding for connecting the semiconductor chip 16 and the conductive layer pattern 13, soldering or ultrasonic bonding is used. Heating of the package body 10 is indispensable for such assembling and connection. For this purpose, a method of heating the package body 10 by heating the atmosphere or a method of spot-heating the bonding point by irradiating heat rays is used.
ボンディング後、半導体チップ16およびボンディング
ワイヤ17を保護する目的で樹脂19により封止する。After bonding, the semiconductor chip 16 and the bonding wires 17 are sealed with a resin 19 for the purpose of protection.
本発明が解決しようとする課題の第一は半導体チップ
16の放熱を良くすることである。従釆例のPGAでは半導
体チップ16が組み込まれる金属コア18に半導体チップ16
からの発熱は吸収される。しかし、端子15の取り付け構
造から金属コア18の形状寸法は非常に制限される。また
このパッケージをプリント基板(図示せず)に実装する
場合、金属コア18はプリント基板とパッケージ自体の絶
縁層11とで挟まれる構造となり、外部への放熱が行いに
くく、放熱性が不十分である。The first problem to be solved by the present invention is a semiconductor chip
16 is to improve the heat radiation. In a conventional PGA, a semiconductor chip 16 is mounted on a metal core 18 in which the semiconductor chip 16 is incorporated.
The heat generated from is absorbed. However, the shape of the metal core 18 is very limited due to the mounting structure of the terminal 15. When this package is mounted on a printed board (not shown), the metal core 18 has a structure sandwiched between the printed board and the insulating layer 11 of the package itself. is there.
第二の課題はパッケージの小型化、薄型化、軽量化お
よびプリント基板への実装が高密度に行えるようにする
ことである。A second object is to reduce the size, thickness, and weight of the package and to enable high-density mounting on a printed circuit board.
更に、半導体チップ16の組み込みを簡単に行えるよう
にするのがもう一つの課題である。つまり、短時間でボ
ンディングポイントの温度を上げ、ボンディング作業を
終わらせることは半導体チップ16の特性劣化防止、信頼
性確保からも重要なことである。そのためにはボンディ
ング作業におけるパッケージ本体10の加熱が短時間で行
えるようにする必要がある。Further, another problem is that the semiconductor chip 16 can be easily incorporated. In other words, raising the temperature of the bonding point in a short time and ending the bonding operation is important from the viewpoint of preventing the characteristic deterioration of the semiconductor chip 16 and ensuring the reliability. For that purpose, it is necessary to heat the package body 10 in a short time in the bonding operation.
つまり、本発明においては、今後その必要性がますま
す大きくなって行くと考えられる高放熱性、小型化、薄
型化、軽量化および高密度実装が可能であるとともに、
瞬時にボンディングポイントの温度を上げ、ボンディン
グ作業が短時間で終了できる半導体パッケージを提供す
ることを目的とするものである。In other words, in the present invention, it is possible to realize high heat dissipation, miniaturization, thinning, weight reduction, and high-density mounting, which are considered to be increasingly required in the future,
It is an object of the present invention to provide a semiconductor package capable of instantaneously increasing the temperature of a bonding point and completing a bonding operation in a short time.
放熱性を良くするために、パッケージに金属基材を用
い半導体チップをその金属基材上に直接取り付け、端子
部を金属基材上の半導体チップと同じ側に設け、金属基
材の逆の面を全面露出し放熱し易い端子構造とする。To improve heat dissipation, use a metal base for the package, mount the semiconductor chip directly on the metal base, provide the terminals on the same side as the semiconductor chip on the metal base, and the opposite side of the metal base Are exposed to make the terminal structure easy to dissipate heat.
この構造にすることによりボンデイングの場合は逆に
速やかにパッケージ本体を加熱することが可能となる。With this structure, the package body can be quickly heated in the case of bonding.
更に、金属基材上に設けた凹部にこの凹部の深さと略
一致する厚みを有する半導体チップを密着載置し、導電
部との間に段差を有する端子を設け端子引き出し部を露
出させることにより小型化、薄型化、軽量化、高密度実
装のできるリードレスパッケージとすることができ、更
に半導体チップの位置決め載置が簡単に行える。Further, a semiconductor chip having a thickness substantially matching the depth of the concave portion is closely mounted on the concave portion provided on the metal base material, and a terminal having a step between the conductive portion and the terminal portion is provided to expose the terminal lead portion. A leadless package that can be reduced in size, thickness, weight, and high-density mounting can be obtained, and positioning and mounting of a semiconductor chip can be easily performed.
特許請求の範囲第1項に示すように半導体チップ用パ
ッケージにおいて、収容される半導体チップの厚みと略
一致する深さを有する凹部とこの凹部周囲に肩部とを有
する金属基材と、前記肩部に積層した絶縁層と、前記絶
縁層上に有ってランド部を構成する導電層と、前記導電
層と電気的に接続するとともに端子引き出し部を露出し
てなる端子部とから成り、前記金属基材上の凹部および
肩部と同じ側に、前記端子引き出し部を配置させるよう
にしたことにより金属基材上の凹部に半導体チップを密
着載置し前記半導体チップを前記導電層とボンディング
ワイヤを介して接続するとともに、前記ボンディングワ
イヤおよび半導体チップを樹脂により封止できる。半導
体チップを直接金属基材上に組み込むことができ、発生
した熱を即、金属基材へ逃がすことができる。また、熱
は主に金属基材の露出した裏面から外部へ放熱される。
更に、露出した金属基材面にヒートシンクを取り付け放
熱効果を高めることができる。2. A semiconductor chip package according to claim 1, wherein said metal substrate has a recess having a depth substantially corresponding to a thickness of a semiconductor chip to be accommodated, and a shoulder around said recess. An insulating layer laminated on the portion, a conductive layer on the insulating layer and constituting a land portion, and a terminal portion electrically connected to the conductive layer and exposing a terminal lead portion, The terminal lead-out portion is arranged on the same side as the concave portion and the shoulder portion on the metal base, so that the semiconductor chip is placed in close contact with the concave portion on the metal base, and the semiconductor chip is bonded to the conductive layer and the bonding wire. And the bonding wire and the semiconductor chip can be sealed with resin. The semiconductor chip can be directly incorporated on the metal base, and the generated heat can be immediately released to the metal base. Heat is mainly radiated to the outside from the exposed back surface of the metal substrate.
Further, a heat sink can be attached to the exposed metal base material surface to enhance the heat radiation effect.
この金属基材が露出していることにより、ボンディン
グ工程におけるパッケージ本体の加熱を金属露出面から
簡単に行える。また、半導体チップの厚みと略一致する
深さに凹部を形成しているため、肩部に積層される絶縁
層を薄くして導電層及び半導体チップ上の両ボンディン
グポイントの位置を略同一の高さに形成できる。したが
って、ワイヤボンディングを容易に行えるとともに、金
属基材の加熱による熱が薄い絶縁層を超えて導電層へ伝
わり易くなり、金属基材を加熱するだけの簡単な加熱方
法で瞬時に両ボンディングポイントを同じ温度に上げ、
短時間で良好なボンディング作業が行える。また、金属
基材上の凹部に半導体チップを組み込むため位置決め載
置が簡単である。By exposing the metal base, the package body can be easily heated in the bonding step from the exposed metal surface. In addition, since the concave portion is formed at a depth substantially equal to the thickness of the semiconductor chip, the insulating layer stacked on the shoulder is made thinner so that the positions of the bonding points on the conductive layer and the semiconductor chip are substantially the same height. Can be formed. Therefore, wire bonding can be performed easily, and the heat generated by heating the metal base material can be easily transmitted to the conductive layer beyond the thin insulating layer. Both bonding points can be instantaneously determined by a simple heating method that only heats the metal base material. Raise to the same temperature,
Good bonding work can be performed in a short time. In addition, since the semiconductor chip is incorporated in the concave portion on the metal base, positioning and mounting is easy.
更に、上記構造により小型、軽量、薄型となり、プリ
ント基板へのリードレス平面実装が可能となり高密度実
装を実現できる。Further, the above structure makes the device compact, lightweight, and thin, and enables leadless planar mounting on a printed circuit board, thereby realizing high-density mounting.
以下本発明の実施例につき説明する。第一の実施例を
示す第1図において、良熱電導性金属、例えば銅、アル
ミ等から成る金属基材51には半導体チップを組み込むた
めの凹部52を設けておく。この凹部52は、収容される半
導体チップ16の厚みと略一致する深さに形成されてい
る。この金属基材51上に凹部52を囲む絶縁層56を形成す
る。材料はエポキシ樹脂接着剤で、スクリーン印刷法で
形成する。尚、エポキシ樹脂接着剤の組成等は特願昭63
-299102の中で示すものである。この絶縁層56上に導電
層パターン53を形成する。この導電層パターン53の形成
方法はステンレス板上に必要なパターン状の電気めっき
を行い、その電気めっきでできた導電層パターンを先の
絶縁層56上に熱転写する方法である。Hereinafter, embodiments of the present invention will be described. In FIG. 1 showing the first embodiment, a concave portion 52 for incorporating a semiconductor chip is provided in a metal substrate 51 made of a good heat conductive metal, for example, copper, aluminum or the like. The recess 52 is formed at a depth substantially matching the thickness of the semiconductor chip 16 to be accommodated. An insulating layer 56 surrounding the recess 52 is formed on the metal base 51. The material is an epoxy resin adhesive and is formed by a screen printing method. The composition of the epoxy resin adhesive is disclosed in Japanese Patent Application
-299102. The conductive layer pattern 53 is formed on the insulating layer 56. The method of forming the conductive layer pattern 53 is a method in which a required pattern of electroplating is performed on a stainless steel plate, and the conductive layer pattern formed by the electroplating is thermally transferred onto the insulating layer 56.
次に、導電層パターン53を形成した上に外部引き出し
用端子を形成する。端子の形成方法を第2図乃至第8図
に示す。Next, an external lead-out terminal is formed on the conductive layer pattern 53. 2 to 8 show a method of forming the terminal.
端子形成の第1実施例を第2図に示す。端子55を形成
するために先ず、第3図に示すような端子55を並べたス
ルーホール基板を形成し、必要形状にプレス打ち抜くこ
とにより端子ブロック60を形成する。第2図に示すよう
に、この端子ブロック60を前記金属基材51上に形成した
導電層パターン53上に貼り付けると共に導電層パターン
53と端子55を接続する。そのために、スルーホール板の
両面は半田めっき等を行うようにする。この半田めっき
において端子55の導電層パターン53と接続される側55B
には比較的高い融点を持つ組成の材料を、端子55の外部
回路との接続側(端子引き出し部)55Aには低い融点の
接合材料をめっきするようにする。そうすると外部回路
と端子の接合のとき、すでに接合されている端子55と導
電層パターン53との接合がはずれる等の問題をおこさな
い。FIG. 2 shows a first embodiment of the terminal formation. In order to form the terminals 55, first, a through-hole substrate in which the terminals 55 are arranged as shown in FIG. 3 is formed, and a terminal block 60 is formed by press punching into a required shape. As shown in FIG. 2, this terminal block 60 is stuck on a conductive layer pattern 53 formed on the metal base material 51 and a conductive layer pattern 53 is formed.
Connect 53 to terminal 55. Therefore, both surfaces of the through-hole plate are plated with solder or the like. In this solder plating, the side 55B connected to the conductive layer pattern 53 of the terminal 55
Is plated with a material having a relatively high melting point, and a bonding material having a low melting point is plated on the connection side (terminal lead portion) 55A of the terminal 55 with the external circuit. Then, when the external circuit and the terminal are joined, there is no problem such as the joint between the terminal 55 and the conductive layer pattern 53 that have already been joined being disconnected.
この後、金属基材51の凹部52に半導体チップ16を密着
載置する。次いでワイヤボンディングにより半導体チッ
プ16と導電層パターン53とを接続する。ボンディングワ
イヤ17には金線、アルミ線、銅線等を使用する。この
後、シリコン樹脂19により半導体チップ16、ボンディン
グワイヤ17を封止、保護する。更に上からエポキシ樹脂
57により封止する。これら封止樹脂は場合によってはど
ちらか一方だけですますこともある。Thereafter, the semiconductor chip 16 is placed in close contact with the concave portion 52 of the metal base 51. Next, the semiconductor chip 16 and the conductive layer pattern 53 are connected by wire bonding. As the bonding wire 17, a gold wire, an aluminum wire, a copper wire, or the like is used. Thereafter, the semiconductor chip 16 and the bonding wires 17 are sealed and protected by the silicon resin 19. Epoxy resin from above
Seal with 57. In some cases, only one of these sealing resins may be used.
第4図は端子55を形成する別の実施例を示したもので
ある、金属基材51上の導電層パターン53の形成までは前
記第2図実施例と同じ方法により形成する。次に導電層
パターン53の上に端子絶縁層66を形成する。この端子絶
縁層66の材料は金属基材51上の絶縁層56と同じくエポキ
シ樹脂接着剤であり、スクリーン印刷法により形成す
る。この端子絶縁層66は後で組み込む半導体チップ16の
樹脂封止が簡単にできるように、厚肉に形成することが
必要である。このために、材料的には無機フィラー分を
多くした配合にするとか、下地に無機フィラー分の多い
層を形成し、その上に無機フィラー分の少ない材料を重
ねて形成した多属構造にするといった対策が必要であ
る。この端子絶縁層66の上に無電解めっきを全面に施
し、その上にめっきレジストでパターンを形成し、上か
ら電気めっきをする。その後、レジストを除去し、全面
を薄くエッチングすることにより露出した無電解めっき
を取り除き端子55を形成する。この後の半導体チップ16
の組み込み、樹脂封止は前記第2図の実施例で示したも
のと同じである。FIG. 4 shows another embodiment for forming the terminal 55. The terminal 55 is formed by the same method as the embodiment shown in FIG. 2 until the formation of the conductive layer pattern 53 on the metal substrate 51. Next, the terminal insulating layer 66 is formed on the conductive layer pattern 53. The material of the terminal insulating layer 66 is an epoxy resin adhesive like the insulating layer 56 on the metal substrate 51, and is formed by a screen printing method. The terminal insulating layer 66 needs to be formed thick so that the semiconductor chip 16 to be incorporated later can be easily sealed with resin. For this reason, in terms of material, a composition with a large amount of inorganic filler is used, or a layer with a large amount of inorganic filler is formed on the base, and a multi-generic structure formed by layering a material with a small amount of inorganic filler on top of it Such measures are necessary. Electroless plating is applied to the entire surface of the terminal insulating layer 66, a pattern is formed thereon with a plating resist, and electroplating is performed from above. Thereafter, the resist is removed, and the exposed electroless plating is removed by thinly etching the entire surface to form a terminal 55. Semiconductor chip 16 after this
2 and the resin sealing are the same as those shown in the embodiment of FIG.
第5図は端子形成の別の方法を示したものである。金
属基材51上の導電層パターン53の形成までは前記第2図
実施例と同じ方法により行い、その後で半導体チップ16
を金属基材51上の凹部52に組み込む。次にワイヤボンデ
ィングにより半導体チップ16と導電層パターン53とを接
続する。ボンディングワイヤ17には金線、アルミ線、銅
線等を使用する。この後、シリコン樹脂19により半導体
チップ16、ボンディングワイヤ17を封止保護する。更
に、半田付けにより導電層パターン53上に端子65を接続
する。端子を付けた状態で成形金型内に収め、樹脂67で
成形封止する。FIG. 5 shows another method of forming terminals. The process up to the formation of the conductive layer pattern 53 on the metal base material 51 is performed in the same manner as in the embodiment shown in FIG.
Is incorporated in the concave portion 52 on the metal base 51. Next, the semiconductor chip 16 and the conductive layer pattern 53 are connected by wire bonding. As the bonding wire 17, a gold wire, an aluminum wire, a copper wire, or the like is used. Thereafter, the semiconductor chip 16 and the bonding wires 17 are sealed and protected by the silicon resin 19. Further, a terminal 65 is connected on the conductive layer pattern 53 by soldering. With the terminal attached, it is housed in a molding die and molded and sealed with resin 67.
第6図は端子形成の更に別の方法を示したものであ
る。金属基材51上の導電層パターン53の形成までは前記
第2図の実施例と同じ方法により行う。次に端子絶縁層
66を導電層パターン53上に形成する。形成方法は第7図
に示すような端子を形成する部分に貫通孔74を形成した
端子絶縁層(板)66を前記導電層パターン53上に貼り付
ける。その後第6図に示すように貫通孔74に端子75を取
り付ける。第6図では球状端子75を示した。端子75は例
えば表面に半田等の接合材料をめっきした銅球である。
第7図に示すような端子絶縁層(板)66を貼って端子絶
縁層66を形成するのでなく、第3図で示した実施例のご
とく、印刷によって端子絶縁層66を形成する方法もあ
る。この後の半導体チップ16の組み込み、樹脂封止は前
記第2図の実施例の場合と同じである。FIG. 6 shows still another method of forming terminals. The steps up to the formation of the conductive layer pattern 53 on the metal base material 51 are performed in the same manner as in the embodiment of FIG. Next, the terminal insulation layer
66 is formed on the conductive layer pattern 53. In the formation method, a terminal insulating layer (plate) 66 having a through hole 74 formed in a portion where a terminal is to be formed as shown in FIG. Thereafter, the terminal 75 is attached to the through hole 74 as shown in FIG. FIG. 6 shows a spherical terminal 75. The terminal 75 is, for example, a copper ball having a surface plated with a bonding material such as solder.
Instead of forming the terminal insulating layer 66 by attaching the terminal insulating layer (plate) 66 as shown in FIG. 7, there is also a method of forming the terminal insulating layer 66 by printing as in the embodiment shown in FIG. . The subsequent incorporation of the semiconductor chip 16 and resin sealing are the same as in the embodiment of FIG.
次に、第二の実施例につき第8図乃至第10図で説明す
る。先ず、策8図に示すように金属基材81の上に絶縁層
86を中央部以外に形成する。金属基材81としては銅、ア
ルミ等の良熱伝導性の金属を使用する。絶縁層86の材料
は前述のエポキシ樹脂接着剤でありスクリーン印刷法に
より形成する。その上に前述の熱転写法により導電層パ
ターン83を形成する、更に外部引き出しのための端子85
も同時に形成する。Next, a second embodiment will be described with reference to FIGS. First, as shown in FIG.
86 is formed other than at the center. As the metal substrate 81, a metal having good heat conductivity such as copper or aluminum is used. The material of the insulating layer 86 is the epoxy resin adhesive described above, and is formed by a screen printing method. A conductive layer pattern 83 is formed thereon by the above-described thermal transfer method, and further a terminal 85 for external drawing is provided.
Are also formed at the same time.
次に第9図に示すように型プレスにより、絶縁層86の
ない部分(半導体チップ16の組み込み部82)、半導体チ
ップ16の組み込み部82を囲む導電層パターン83のランド
部87(半導体チップ16からのワイヤがボンディングされ
る導電層パターン部)および端子85のある部分とをそれ
ぞれ段差を有する形に成形する。Next, as shown in FIG. 9, a portion without the insulating layer 86 (the embedded portion 82 of the semiconductor chip 16) and a land portion 87 (the semiconductor chip 16) of the conductive layer pattern 83 surrounding the embedded portion 82 of the semiconductor chip 16 are formed by die pressing. (A conductive layer pattern portion to which a wire from the substrate is bonded) and a portion having a terminal 85 are formed into a shape having a step.
第10図は上記のパッケージ本体80に半導体チップ16を
組み込み樹脂19で封止したものをプリント基板101上に
リードレスパッケージとして表面実装した図を示したも
のである、第10図はプリント基板101に実装した半導体
パッケージに更にヒートシンク103を取り付けた状態を
示したものである。FIG. 10 is a view showing a state in which the semiconductor chip 16 is incorporated in the package body 80 and sealed with a resin 19, and is surface-mounted as a leadless package on a printed board 101. 1 shows a state in which a heat sink 103 is further attached to the semiconductor package mounted in FIG.
金属基材51、81は実施例中の良熱伝導性金属銅、アル
ミに限るものでなく鉄、ステンレス等の金属基材であっ
てもよい。絶縁層56、86およびその上に形成する導電層
パターン53、83は半導体チップ16の組み込まれる部分を
除き全面に形成する実施例を示したが、それらが部分的
に形成されるものについても効果は同じである。The metal bases 51 and 81 are not limited to the high heat conductive metal copper and aluminum in the embodiment, but may be metal bases such as iron and stainless steel. Although the insulating layers 56 and 86 and the conductive layer patterns 53 and 83 formed thereon are shown on the entire surface except for the part where the semiconductor chip 16 is incorporated, the effect is also obtained on those in which they are partially formed. Is the same.
特許請求の範囲第1項記載のように半導体バッケージ
において収容される半導体チップの厚みと略一致する深
さを有する凹部とこの凹部周囲に肩部とを有する金属基
材と、前記肩部に積層した絶縁層と、前記絶縁層上に有
ってランド部を構成する導電層と、前記導電層と電気的
に接続するとともに端子引き出し部を露出してなる端子
部とから成り、前記金属基材上の凹部および肩部と同じ
側に、前記端子引き出し部を配置させたことにより金属
基材上に高発熱半導体チップが直接組み込まれる構造と
なり、また、金属基材の裏面が露出する構造となり放熱
性が従来のものより格段に良くなる効果がある、更に、
露出した金属基材に直接ヒートシンクを取り付け放熱効
果を高めることができる。A metal substrate having a concave portion having a depth substantially equal to the thickness of a semiconductor chip accommodated in a semiconductor package as defined in claim 1, and a shoulder portion around the concave portion, and laminated on the shoulder portion. The metal base, comprising: an insulating layer formed on the insulating layer; a conductive layer on the insulating layer to form a land portion; and a terminal portion electrically connected to the conductive layer and exposing a terminal lead portion. By arranging the terminal lead-out portion on the same side as the upper concave portion and the shoulder portion, a structure in which a high heat-generating semiconductor chip is directly incorporated on the metal base material is obtained, and a structure in which the back surface of the metal base material is exposed is provided. There is an effect that the property is much better than the conventional one,
A heat sink can be directly attached to the exposed metal base material to enhance the heat radiation effect.
また、上記構成により表面実装のリードレスパッケー
ジにすることができ、パッケージ自体の小型化、薄型
化、軽量化とともにプリント基板への実装が高密度にな
り商品の小型化、薄型化、軽量化に効果を発揮する。In addition, the above configuration enables the surface-less leadless package to be made smaller, thinner, and lighter, and to be more densely mounted on a printed circuit board, resulting in smaller, thinner, and lighter products. It is effective.
また、金属基材上の凹部に半導体チップを密着載置
し、前記半導体チップを前記導電層とボンディングワイ
ヤを介して接続するとともに、前記ボンディングワイヤ
および半導体チップを樹脂により封止したことにより半
導体チップ組み込みにおいて、露出した金属基材面から
加熱して速やかにボンディングポイントの温度を上げボ
ンディング作業を短時間で終えることができ半導体チッ
プの特性劣化防止、信頼性の向上につながる。また、半
導体チップの組み込みにおいて、半導体チップの載置の
位置決めが簡単正確に行えるといった効果がある。Further, the semiconductor chip is placed in close contact with the concave portion on the metal base, and the semiconductor chip is connected to the conductive layer via a bonding wire, and the bonding wire and the semiconductor chip are sealed with a resin. In assembling, the temperature of the bonding point is quickly increased by heating from the exposed metal base surface, and the bonding operation can be completed in a short time. This leads to prevention of characteristic deterioration of the semiconductor chip and improvement of reliability. In addition, there is an effect that the mounting of the semiconductor chip can be easily and accurately positioned when the semiconductor chip is incorporated.
第1図は半導体封止前における本発明の半導体パッケー
ジの斜視図、第2図、第4図、第5図および第6図はそ
れぞれ本発明の半導体パッケージにおける端子部の形成
方法の異なった実施例断面図、第3図および第7図は端
子部の異なった実施例斜視図、第8図および第9図は本
発明の半導体パッケージの別の実施例の工程を説明する
ための斜視図、第10図は第8図、第9図の実施例の半導
体パッケージのプリント基板への組み込み断面図、第11
図および第12図はそれぞれ従来の半導体パッケージを説
明するための斜視図および半導体実装後の断面図であ
る。 11、56、86……絶縁層、13、53、83……電導層パター
ン、16……半導体チップ、17……ボンディングワイヤ、
18……金属コア、51、81……金属基材、52……凹部、82
……半導体チップ組み込み部、15、55、65、75、85……
端子、60……端子ブロック、66…端子絶縁層、101……
プリント基板FIG. 1 is a perspective view of a semiconductor package of the present invention before semiconductor encapsulation, and FIGS. 2, 4, 5, and 6 are different implementations of a method of forming a terminal portion in the semiconductor package of the present invention. Example sectional views, FIGS. 3 and 7 are perspective views of different embodiments of the terminal portion, FIGS. 8 and 9 are perspective views for explaining steps of another embodiment of the semiconductor package of the present invention, FIG. 10 is a sectional view of the semiconductor package of the embodiment shown in FIGS.
FIG. 12 and FIG. 12 are a perspective view for explaining a conventional semiconductor package and a cross-sectional view after mounting the semiconductor, respectively. 11, 56, 86 ... insulating layer, 13, 53, 83 ... conductive layer pattern, 16 ... semiconductor chip, 17 ... bonding wire,
18 Metal core, 51, 81 Metal substrate, 52 Concave part, 82
…… Semiconductor chip built-in part, 15, 55, 65, 75, 85 ……
Terminal, 60 ... Terminal block, 66 ... Terminal insulating layer, 101 ...
Printed board
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 23/00Continuation of the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 23/00
Claims (1)
る深さを有する凹部とこの凹部周囲に肩部とを有する金
属基材と、前記肩部に積層した絶縁層と、前記絶縁層上
に有ってランド部を構成する導電層と、前記導電層と電
気的に接続するとともに端子引き出し部を露出してなる
端子部とから成り、前記金属基材上の凹部および肩部と
同じ側に、前記端子引き出し部を配置させてなることを
特徴とする半導体パッケージ。1. A metal substrate having a recess having a depth substantially equal to the thickness of a semiconductor chip to be accommodated, a metal base having a shoulder around the recess, an insulating layer laminated on the shoulder, and A conductive layer constituting a land portion, and a terminal portion electrically connected to the conductive layer and exposing a terminal lead-out portion, the same side as the concave portion and the shoulder portion on the metal base material. Wherein the terminal lead portion is disposed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1195053A JP2810130B2 (en) | 1989-07-26 | 1989-07-26 | Semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1195053A JP2810130B2 (en) | 1989-07-26 | 1989-07-26 | Semiconductor package |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9300474A Division JP3039485B2 (en) | 1997-10-31 | 1997-10-31 | Semiconductor package for surface mounting and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0358455A JPH0358455A (en) | 1991-03-13 |
JP2810130B2 true JP2810130B2 (en) | 1998-10-15 |
Family
ID=16334770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1195053A Expired - Fee Related JP2810130B2 (en) | 1989-07-26 | 1989-07-26 | Semiconductor package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2810130B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5043794A (en) * | 1990-09-24 | 1991-08-27 | At&T Bell Laboratories | Integrated circuit package and compact assemblies thereof |
JPH0738009A (en) * | 1993-06-25 | 1995-02-07 | Matsushita Electric Works Ltd | Chip carrier |
JP3617072B2 (en) * | 1994-04-05 | 2005-02-02 | 凸版印刷株式会社 | Chip carrier |
JP2006093295A (en) * | 2004-09-22 | 2006-04-06 | Nichia Chem Ind Ltd | Semiconductor device and its manufacturing method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63136655A (en) * | 1986-11-28 | 1988-06-08 | Nec Corp | Chip carrier |
-
1989
- 1989-07-26 JP JP1195053A patent/JP2810130B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0358455A (en) | 1991-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0734065B1 (en) | Chip sized semiconductor device and multi-chip-sized semiconductor device | |
JP3549294B2 (en) | Semiconductor device and its mounting structure | |
KR100694739B1 (en) | Ball grid array package with multiple power/ground planes | |
US6953998B2 (en) | Unmolded package for a semiconductor device | |
US6121688A (en) | Anisotropic conductive sheet and printed circuit board | |
JP3526788B2 (en) | Method for manufacturing semiconductor device | |
JP2780649B2 (en) | Semiconductor device | |
US5285352A (en) | Pad array semiconductor device with thermal conductor and process for making the same | |
US5583377A (en) | Pad array semiconductor device having a heat sink with die receiving cavity | |
EP1374305B1 (en) | Enhanced die-down ball grid array and method for making the same | |
KR100374241B1 (en) | Semiconductor device and manufacturing method thereof | |
KR100698526B1 (en) | Substrate having heat spreading layer and semiconductor package using the same | |
JP2000294723A (en) | Stacked semiconductor device and its manufacture | |
JP3228339B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2829925B2 (en) | Semiconductor package and electronic circuit board | |
JP2810130B2 (en) | Semiconductor package | |
JP3569585B2 (en) | Semiconductor device | |
JP3549316B2 (en) | Wiring board | |
JP3912445B2 (en) | Semiconductor device | |
JPH05175407A (en) | Semiconductor mounting board | |
JP3033662B2 (en) | Semiconductor element mounting film and semiconductor element mounting structure | |
JPH09148484A (en) | Semiconductor device, and its manufacture | |
JPH09148482A (en) | Semiconductor device | |
JP3030605B2 (en) | Semiconductor device | |
JPH08172142A (en) | Semiconductor package, its manufacturing method, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |