JPH07131030A - 表示用薄膜半導体装置及びその製造方法 - Google Patents
表示用薄膜半導体装置及びその製造方法Info
- Publication number
- JPH07131030A JPH07131030A JP30133793A JP30133793A JPH07131030A JP H07131030 A JPH07131030 A JP H07131030A JP 30133793 A JP30133793 A JP 30133793A JP 30133793 A JP30133793 A JP 30133793A JP H07131030 A JPH07131030 A JP H07131030A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- display
- concentration impurity
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 85
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000012535 impurity Substances 0.000 claims abstract description 53
- 239000010408 film Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 230000002093 peripheral effect Effects 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000011521 glass Substances 0.000 claims abstract description 27
- 239000011159 matrix material Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000005224 laser annealing Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 25
- 229920005591 polysilicon Polymers 0.000 description 25
- 239000004973 liquid crystal related substance Substances 0.000 description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 229910052715 tantalum Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 大型ガラス基板上で低温プロセスで画素スイ
ッチング用薄膜トランジスタのＬＤＤ構造を実現する。 【構成】 表示用薄膜半導体装置はガラス基板０に形成
された表示部及び周辺駆動部を備えている。表示部には
マトリクス状の画素電極９及びスイッチング用の薄膜ト
ランジスタＮｃｈＬＤＤ−ＴＦＴが集積形成されてい
る。又周辺駆動部には回路要素となる薄膜トランジスタ
ＰｃｈＴＦＴ，ＮｃｈＴＦＴが集積形成されている。個
々の薄膜トランジスタは、ゲート電極１と、絶縁膜２を
介してその上に形成された多結晶半導体層３と、その上
に形成されたソース及びドレイン用高濃度不純物層４又
は７とを有している。さらにスイッチング用の薄膜トラ
ンジスタＮｃｈＬＤＤ−ＴＦＴは、多結晶半導体層３と
高濃度不純物層７との間に低濃度不純物層８が介在した
ＬＤＤ構造を有する。
ッチング用薄膜トランジスタのＬＤＤ構造を実現する。 【構成】 表示用薄膜半導体装置はガラス基板０に形成
された表示部及び周辺駆動部を備えている。表示部には
マトリクス状の画素電極９及びスイッチング用の薄膜ト
ランジスタＮｃｈＬＤＤ−ＴＦＴが集積形成されてい
る。又周辺駆動部には回路要素となる薄膜トランジスタ
ＰｃｈＴＦＴ，ＮｃｈＴＦＴが集積形成されている。個
々の薄膜トランジスタは、ゲート電極１と、絶縁膜２を
介してその上に形成された多結晶半導体層３と、その上
に形成されたソース及びドレイン用高濃度不純物層４又
は７とを有している。さらにスイッチング用の薄膜トラ
ンジスタＮｃｈＬＤＤ−ＴＦＴは、多結晶半導体層３と
高濃度不純物層７との間に低濃度不純物層８が介在した
ＬＤＤ構造を有する。
Description
【０００１】
【産業上の利用分野】本発明は表示用薄膜半導体装置及
びその製造方法に関する。より詳しくは、大型で且つ周
辺駆動部を内蔵したアクティブマトリクス液晶表示素子
に用いられる表示用薄膜半導体装置及びその製造方法に
関する。
びその製造方法に関する。より詳しくは、大型で且つ周
辺駆動部を内蔵したアクティブマトリクス液晶表示素子
に用いられる表示用薄膜半導体装置及びその製造方法に
関する。
【０００２】
【従来の技術】先ず最初に図８を参照して従来のアクテ
ィブマトリクス液晶表示素子の一般的な構造を簡潔に説
明する。図示する様に、アクティブマトリクス液晶表示
素子は、主基板１０１と対向基板１０２とをスペーサ１
０３により貼り合わせたフラットパネル構造を有し、両
基板の間に液晶が保持されている。主基板１０１の表面
にはマトリクス状に配列した画素電極１０４とこの画素
電極１０４を駆動するスイッチング素子１０５とからな
る表示部１０６と、この表示部１０６に接続される周辺
駆動部１０７とが形成されている。スイッチング素子１
０５は薄膜トランジスタで構成されている。又、周辺駆
動部１０７にも回路要素として薄膜トランジスタが集積
形成されている。かかる構成を有する主基板１０１は、
以下表示用薄膜半導体装置と呼ぶ事にする。
ィブマトリクス液晶表示素子の一般的な構造を簡潔に説
明する。図示する様に、アクティブマトリクス液晶表示
素子は、主基板１０１と対向基板１０２とをスペーサ１
０３により貼り合わせたフラットパネル構造を有し、両
基板の間に液晶が保持されている。主基板１０１の表面
にはマトリクス状に配列した画素電極１０４とこの画素
電極１０４を駆動するスイッチング素子１０５とからな
る表示部１０６と、この表示部１０６に接続される周辺
駆動部１０７とが形成されている。スイッチング素子１
０５は薄膜トランジスタで構成されている。又、周辺駆
動部１０７にも回路要素として薄膜トランジスタが集積
形成されている。かかる構成を有する主基板１０１は、
以下表示用薄膜半導体装置と呼ぶ事にする。
【０００３】
【発明が解決しようとする課題】表示用薄膜半導体装置
に集積形成される薄膜トランジスタ（ＴＦＴ）は、現在
ポリシリコンを半導体層とする構造が盛んに開発されて
おり、比較的小型（数インチサイズ）のアクティブマト
リクス液晶表示素子で実用化されている。しかしながら
ポリシリコンＴＦＴは高温プロセスにより作成する為耐
熱的に優れた石英基板が用いられている。これに対して
比較的大型（十数インチから数十インチ程度）のアクテ
ィブマトリクス液晶表示パネルではコストの面から石英
基板は不利でありガラス基板を採用する事になる。ガラ
ス基板を用いた場合耐熱性が劣るので比較的低温のプロ
セスで作成可能なアモルファスシリコンＴＦＴが採用さ
れている。しかしながらアモルファスシリコンＴＦＴは
移動度が小さくＰチャネルＴＦＴが作れない。この為周
辺駆動部をガラス基板上に形成する事ができずドライバ
は外付けとなりＴＡＢ方式等により実装される。この
為、画素数は画面サイズと実装限界によって制限され
る。よってアモルファスシリコンＴＦＴを用いた表示用
薄膜半導体装置の高精細化には限界がある。又、アモル
ファスシリコンＴＦＴは移動度が小さい事から、十分な
オン電流がとれない為トランジスタサイズが必然的に大
きくなる。この為、表示部上に占めるスイッチング用ア
モルファスシリコンＴＦＴの面積が大きくなり画素の高
開口率化に不利である。
に集積形成される薄膜トランジスタ（ＴＦＴ）は、現在
ポリシリコンを半導体層とする構造が盛んに開発されて
おり、比較的小型（数インチサイズ）のアクティブマト
リクス液晶表示素子で実用化されている。しかしながら
ポリシリコンＴＦＴは高温プロセスにより作成する為耐
熱的に優れた石英基板が用いられている。これに対して
比較的大型（十数インチから数十インチ程度）のアクテ
ィブマトリクス液晶表示パネルではコストの面から石英
基板は不利でありガラス基板を採用する事になる。ガラ
ス基板を用いた場合耐熱性が劣るので比較的低温のプロ
セスで作成可能なアモルファスシリコンＴＦＴが採用さ
れている。しかしながらアモルファスシリコンＴＦＴは
移動度が小さくＰチャネルＴＦＴが作れない。この為周
辺駆動部をガラス基板上に形成する事ができずドライバ
は外付けとなりＴＡＢ方式等により実装される。この
為、画素数は画面サイズと実装限界によって制限され
る。よってアモルファスシリコンＴＦＴを用いた表示用
薄膜半導体装置の高精細化には限界がある。又、アモル
ファスシリコンＴＦＴは移動度が小さい事から、十分な
オン電流がとれない為トランジスタサイズが必然的に大
きくなる。この為、表示部上に占めるスイッチング用ア
モルファスシリコンＴＦＴの面積が大きくなり画素の高
開口率化に不利である。
【０００４】近年低温プロセスで作成可能な高移動度の
ポリシリコンＴＦＴの開発が盛んに行なわれている。こ
れは、アモルファスシリコン膜をエキシマレーザを用い
たアニールで局部的に加熱しポリシリコン膜に転換する
技術である。しかしながら、半導体層の形成以外のプロ
セスの低温化及び大型基板対応化が困難であり実用化に
は至っていない。例えば問題となるプロセスとしてはゲ
ート絶縁膜の形成がある。現在のポリシリコンＴＦＴの
ゲート絶縁膜は１０００℃程度の温度でポリシリコンを
熱酸化する事によって形成されている。この熱酸化プロ
セスに代えて他の成膜法を用い低温化すると十分な耐圧
がとれない。又、周辺駆動部を内蔵化する為Ｎチャネル
ＴＦＴ及びＰチャネルＴＦＴを同時に作り込む為には、
不純物のイオン注入を行なっているが、大型基板対応の
イオン注入装置が実用化されておらず困難な問題点が生
じる。イオン注入装置に代えてプラズマによる気相拡散
装置が開発されているが、不純物制御が難しく量産段階
での実用化には至っていない。以上に加えて最も困難な
問題点は、ＬＤＤ構造を有するＴＦＴ（以下、ＬＤＤ−
ＴＦＴ）を低温プロセスで且つイオン注入を用いずに作
成する事ができない事である。スイッチング用の薄膜ト
ランジスタとしてＬＤＤ−ＴＦＴは必要不可欠であり画
素リークを防止する為に小型のアクティブマトリクス液
晶表示素子には採用されている。しかしながら、イオン
注入を用いず且つ低温プロセスでＬＤＤ−ＴＦＴを形成
する事は現在のところ極めて困難である。
ポリシリコンＴＦＴの開発が盛んに行なわれている。こ
れは、アモルファスシリコン膜をエキシマレーザを用い
たアニールで局部的に加熱しポリシリコン膜に転換する
技術である。しかしながら、半導体層の形成以外のプロ
セスの低温化及び大型基板対応化が困難であり実用化に
は至っていない。例えば問題となるプロセスとしてはゲ
ート絶縁膜の形成がある。現在のポリシリコンＴＦＴの
ゲート絶縁膜は１０００℃程度の温度でポリシリコンを
熱酸化する事によって形成されている。この熱酸化プロ
セスに代えて他の成膜法を用い低温化すると十分な耐圧
がとれない。又、周辺駆動部を内蔵化する為Ｎチャネル
ＴＦＴ及びＰチャネルＴＦＴを同時に作り込む為には、
不純物のイオン注入を行なっているが、大型基板対応の
イオン注入装置が実用化されておらず困難な問題点が生
じる。イオン注入装置に代えてプラズマによる気相拡散
装置が開発されているが、不純物制御が難しく量産段階
での実用化には至っていない。以上に加えて最も困難な
問題点は、ＬＤＤ構造を有するＴＦＴ（以下、ＬＤＤ−
ＴＦＴ）を低温プロセスで且つイオン注入を用いずに作
成する事ができない事である。スイッチング用の薄膜ト
ランジスタとしてＬＤＤ−ＴＦＴは必要不可欠であり画
素リークを防止する為に小型のアクティブマトリクス液
晶表示素子には採用されている。しかしながら、イオン
注入を用いず且つ低温プロセスでＬＤＤ−ＴＦＴを形成
する事は現在のところ極めて困難である。
【０００５】上述した従来の技術の課題に鑑み、本発明
は表示用薄膜半導体装置の大型化及び低温プロセス化が
可能なＬＤＤ−ＴＦＴの構造並びに製法を提供する事を
第１の目的とする。又、大型化に当たって周辺駆動部の
内蔵化を可能にする為表示部のＬＤＤ−ＴＦＴ構造を保
持したまま、周辺駆動部に含まれるポリシリコンＴＦＴ
の高性能化を達成する事を第２の目的とする。さらに、
大型化に当たって画素の高精細化並びに高開口率化を達
成する為、オンチップ構造のブラックマスクやカラーフ
ィルタを製造可能とする事を第３の目的とする。
は表示用薄膜半導体装置の大型化及び低温プロセス化が
可能なＬＤＤ−ＴＦＴの構造並びに製法を提供する事を
第１の目的とする。又、大型化に当たって周辺駆動部の
内蔵化を可能にする為表示部のＬＤＤ−ＴＦＴ構造を保
持したまま、周辺駆動部に含まれるポリシリコンＴＦＴ
の高性能化を達成する事を第２の目的とする。さらに、
大型化に当たって画素の高精細化並びに高開口率化を達
成する為、オンチップ構造のブラックマスクやカラーフ
ィルタを製造可能とする事を第３の目的とする。
【０００６】
【課題を解決するための手段】上述した従来の技術の課
題を解決し本発明の目的を達成する為以下の手段を講じ
た。即ち、本発明にかかる表示用薄膜半導体装置は基本
的な構成として、ガラス基板に一体形成された表示部及
び周辺駆動部を備えている。該表示部にはマトリクス状
の画素電極及びスイッチング用の薄膜トランジスタが集
積形成されている。一方周辺駆動部には回路要素となる
薄膜トランジスタが集積形成されている。個々の薄膜ト
ランジスタはゲート電極と、絶縁膜を介してその上に形
成された多結晶半導体層と、その上に形成されたソース
及びドレイン用高濃度不純物層とを有するボトムゲート
型である。さらに前記スイッチング用の薄膜トランジス
タは、該多結晶半導体層と該高濃度不純物層との間に低
濃度不純物層が介在した積層ＬＤＤ構造を有する事を特
徴とする。
題を解決し本発明の目的を達成する為以下の手段を講じ
た。即ち、本発明にかかる表示用薄膜半導体装置は基本
的な構成として、ガラス基板に一体形成された表示部及
び周辺駆動部を備えている。該表示部にはマトリクス状
の画素電極及びスイッチング用の薄膜トランジスタが集
積形成されている。一方周辺駆動部には回路要素となる
薄膜トランジスタが集積形成されている。個々の薄膜ト
ランジスタはゲート電極と、絶縁膜を介してその上に形
成された多結晶半導体層と、その上に形成されたソース
及びドレイン用高濃度不純物層とを有するボトムゲート
型である。さらに前記スイッチング用の薄膜トランジス
タは、該多結晶半導体層と該高濃度不純物層との間に低
濃度不純物層が介在した積層ＬＤＤ構造を有する事を特
徴とする。
【０００７】好ましくは、前記表示部は該画素電極を含
む上側部と、該スイッチング用の薄膜トランジスタを含
む下側部と、両者の間に介在するカラーフィルタ層、ブ
ラック層及び平坦化層とを有している。この場合、前記
ブラックマスク層は、該ソース及びドレイン用高濃度不
純物層に電気接続した金属配線パタンを含む。さらに前
記画素電極は該金属配線パタンを介して該ドレイン用高
濃度不純物層に電気接続されている。
む上側部と、該スイッチング用の薄膜トランジスタを含
む下側部と、両者の間に介在するカラーフィルタ層、ブ
ラック層及び平坦化層とを有している。この場合、前記
ブラックマスク層は、該ソース及びドレイン用高濃度不
純物層に電気接続した金属配線パタンを含む。さらに前
記画素電極は該金属配線パタンを介して該ドレイン用高
濃度不純物層に電気接続されている。
【０００８】かかる構成を有する表示用薄膜半導体装置
は以下の低温プロセスにより製造可能である。即ち、先
ずガラス基板上にゲート電極を形成する。次に、絶縁膜
を介してゲート電極上に半導体薄膜を成膜した後レーザ
アニールを行ない、該半導体薄膜を多結晶半導体層に改
質する。続いて、表示部に含まれる該多結晶半導体層の
上に選択的に低濃度不純物層を成膜する。さらに、該低
濃度不純物層の上にソース及びドレイン用の高濃度不純
物層を成膜し積層ＬＤＤ構造を有するスイッチング用の
薄膜トランジスタを形成する。同時に、周辺駆動部に含
まれる多結晶半導体層の上に直接ソース及びドレイン用
の高濃度不純物層を成膜し回路要素となる薄膜トランジ
スタを形成する。好ましくは、周辺駆動部に含まれる高
濃度不純物層に対して選択的に追加のレーザアニールを
行ない、多結晶半導体層の低抵抗化を図る。
は以下の低温プロセスにより製造可能である。即ち、先
ずガラス基板上にゲート電極を形成する。次に、絶縁膜
を介してゲート電極上に半導体薄膜を成膜した後レーザ
アニールを行ない、該半導体薄膜を多結晶半導体層に改
質する。続いて、表示部に含まれる該多結晶半導体層の
上に選択的に低濃度不純物層を成膜する。さらに、該低
濃度不純物層の上にソース及びドレイン用の高濃度不純
物層を成膜し積層ＬＤＤ構造を有するスイッチング用の
薄膜トランジスタを形成する。同時に、周辺駆動部に含
まれる多結晶半導体層の上に直接ソース及びドレイン用
の高濃度不純物層を成膜し回路要素となる薄膜トランジ
スタを形成する。好ましくは、周辺駆動部に含まれる高
濃度不純物層に対して選択的に追加のレーザアニールを
行ない、多結晶半導体層の低抵抗化を図る。
【０００９】
【作用】本発明によれば、ガラス基板上にゲート電極を
形成した後ゲート絶縁膜を介して半導体薄膜を低温成膜
する。その後レーザアニールを行ない半導体薄膜を多結
晶半導体層に転換する。これにより、低温プロセスで多
結晶薄膜トランジスタの形成が可能になる。これはボト
ムゲート型である為、ガラス基板に含まれるナトリウム
等の不純物から悪影響を受けにくい構造となっている。
多結晶半導体層を素子領域として用いる為ＴＦＴの微細
化が可能である。特に、画素スイッチング用の薄膜トラ
ンジスタについては低温プロセスで多結晶半導体層の上
に低濃度不純物層と高濃度不純物層を成膜しＬＤＤ構造
を実現している。これにより表示素子としては致命的な
欠陥となる画素リーク等を有効に防止できる。一方、周
辺駆動部の回路素子用薄膜トランジスタについては多結
晶半導体層の上に低温プロセスで高濃度不純物層を重ね
る事により、ＮチャネルＴＦＴ及びＰチャネルＴＦＴを
同時に形成可能であり、ドライバの内蔵化を実現してい
る。この際、周辺駆動部に含まれる薄膜トランジスタに
対して選択的に追加のレーザアニールを施しＴＦＴの高
速化を実現している。加えて、カラーフィルタ層、ブラ
ックマスク層及び平坦化層をオンチップ構造とする事に
より高精細化及び高開口率化に寄与している。
形成した後ゲート絶縁膜を介して半導体薄膜を低温成膜
する。その後レーザアニールを行ない半導体薄膜を多結
晶半導体層に転換する。これにより、低温プロセスで多
結晶薄膜トランジスタの形成が可能になる。これはボト
ムゲート型である為、ガラス基板に含まれるナトリウム
等の不純物から悪影響を受けにくい構造となっている。
多結晶半導体層を素子領域として用いる為ＴＦＴの微細
化が可能である。特に、画素スイッチング用の薄膜トラ
ンジスタについては低温プロセスで多結晶半導体層の上
に低濃度不純物層と高濃度不純物層を成膜しＬＤＤ構造
を実現している。これにより表示素子としては致命的な
欠陥となる画素リーク等を有効に防止できる。一方、周
辺駆動部の回路素子用薄膜トランジスタについては多結
晶半導体層の上に低温プロセスで高濃度不純物層を重ね
る事により、ＮチャネルＴＦＴ及びＰチャネルＴＦＴを
同時に形成可能であり、ドライバの内蔵化を実現してい
る。この際、周辺駆動部に含まれる薄膜トランジスタに
対して選択的に追加のレーザアニールを施しＴＦＴの高
速化を実現している。加えて、カラーフィルタ層、ブラ
ックマスク層及び平坦化層をオンチップ構造とする事に
より高精細化及び高開口率化に寄与している。
【００１０】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる表示用薄膜半導
体装置の第１実施例を示す模式的な部分断面図である。
本装置はガラス基板０に一体形成された表示部及び周辺
駆動部を備えている。表示部にはマトリクス状の画素電
極９及びスイッチング用の薄膜トランジスタが集積形成
されている。本例ではこの薄膜トランジスタ（ＴＦＴ）
はＮチャネル型のＬＤＤ構造を有する薄膜トランジスタ
（以下、ＮｃｈＬＤＤ−ＴＦＴと称する）である。一方
周辺駆動部には回路要素となる薄膜トランジスタが集積
形成されている。本例では図示を容易にする為、一対の
Ｎチャネル型薄膜トランジスタ（以下ＮｃｈＴＦＴ）
と、Ｐチャネル型薄膜トランジスタ（以下ＰｃｈＴＦ
Ｔ）とが示されている。
詳細に説明する。図１は本発明にかかる表示用薄膜半導
体装置の第１実施例を示す模式的な部分断面図である。
本装置はガラス基板０に一体形成された表示部及び周辺
駆動部を備えている。表示部にはマトリクス状の画素電
極９及びスイッチング用の薄膜トランジスタが集積形成
されている。本例ではこの薄膜トランジスタ（ＴＦＴ）
はＮチャネル型のＬＤＤ構造を有する薄膜トランジスタ
（以下、ＮｃｈＬＤＤ−ＴＦＴと称する）である。一方
周辺駆動部には回路要素となる薄膜トランジスタが集積
形成されている。本例では図示を容易にする為、一対の
Ｎチャネル型薄膜トランジスタ（以下ＮｃｈＴＦＴ）
と、Ｐチャネル型薄膜トランジスタ（以下ＰｃｈＴＦ
Ｔ）とが示されている。
【００１１】ガラス基板０上には何れのＴＦＴについて
もゲート電極１が所定の形状にパタニング形成されてい
る。このゲート電極は、例えば、Ｔａ，Ｔｉ，Ｃｒ，Ｍ
ｏ／Ｔａ，Ａｌ，Ｃｕ等の金属からなる。その上にはこ
れら金属の酸化物からなるゲート絶縁膜２が形成されて
いる。周辺駆動部のＰｃｈＴＦＴ及びＮｃｈＴＦＴにつ
いては、ゲート絶縁膜２の上にピュアポリシリコンから
なる多結晶半導体層３が形成されている。さらにその上
にはＰｃｈＴＦＴの場合Ｐ＋型の高濃度不純物層４が形
成されている。一方ＮｃｈＴＦＴの場合にはＮ＋型の高
濃度不純物層７が形成されている。何れの場合も、高濃
度不純物層はＳｉＯ2 からなるエッチングストッパ５に
より分割されており、ソース及びドレインとなる。これ
らソース及びドレインには配線層６が接続されている。
もゲート電極１が所定の形状にパタニング形成されてい
る。このゲート電極は、例えば、Ｔａ，Ｔｉ，Ｃｒ，Ｍ
ｏ／Ｔａ，Ａｌ，Ｃｕ等の金属からなる。その上にはこ
れら金属の酸化物からなるゲート絶縁膜２が形成されて
いる。周辺駆動部のＰｃｈＴＦＴ及びＮｃｈＴＦＴにつ
いては、ゲート絶縁膜２の上にピュアポリシリコンから
なる多結晶半導体層３が形成されている。さらにその上
にはＰｃｈＴＦＴの場合Ｐ＋型の高濃度不純物層４が形
成されている。一方ＮｃｈＴＦＴの場合にはＮ＋型の高
濃度不純物層７が形成されている。何れの場合も、高濃
度不純物層はＳｉＯ2 からなるエッチングストッパ５に
より分割されており、ソース及びドレインとなる。これ
らソース及びドレインには配線層６が接続されている。
【００１２】表示部に形成されたＮｃｈＬＤＤ−ＴＦＴ
については、ゲート電極１の上にゲート絶縁膜２を介し
てピュアポリシリコンからなる多結晶半導体層３が形成
されている部分まで周辺駆動部のＮｃｈＴＦＴと同一構
造である。多結晶半導体層３の上にはＮ−型のシリコン
からなる低濃度不純物層８が形成されている。その上に
Ｎ＋型のシリコンからなる高濃度不純物層７が形成され
ている。これらＮ−，Ｎ＋の順で重ねられた２層シリコ
ンがＬＤＤ構造となり、ＮｃｈＬＤＤ−ＴＦＴのオフ電
流を抑制する。最後に、ＮｃｈＬＤＤ−ＴＦＴのソース
側にはアルミニウム等からなる配線層６が接続される一
方、ドレイン側にはＩＴＯ等の透明導電膜からなる画素
電極９が接続される。
については、ゲート電極１の上にゲート絶縁膜２を介し
てピュアポリシリコンからなる多結晶半導体層３が形成
されている部分まで周辺駆動部のＮｃｈＴＦＴと同一構
造である。多結晶半導体層３の上にはＮ−型のシリコン
からなる低濃度不純物層８が形成されている。その上に
Ｎ＋型のシリコンからなる高濃度不純物層７が形成され
ている。これらＮ−，Ｎ＋の順で重ねられた２層シリコ
ンがＬＤＤ構造となり、ＮｃｈＬＤＤ−ＴＦＴのオフ電
流を抑制する。最後に、ＮｃｈＬＤＤ−ＴＦＴのソース
側にはアルミニウム等からなる配線層６が接続される一
方、ドレイン側にはＩＴＯ等の透明導電膜からなる画素
電極９が接続される。
【００１３】次に図２を参照して、図１に示した表示用
薄膜半導体装置の製造方法を詳細に説明する。本例では
ガラス基板を用い、低温プロセスで且つイオン注入を用
いずに、表示部のＮｃｈＬＤＤ−ＴＦＴと周辺駆動部の
ＮｃｈＴＦＴを同時に形成している。先ず、工程Ａでガ
ラス基板上にゲート電極１をパタニングする。ここで
は、ゲート電極材料としてＭｏ／Ｔａを用いる。次に、
工程Ｂで陽極酸化によりＴａ2 Ｏ5 を形成しゲート絶縁
膜２とする。陽極酸化で作成された酸化膜は界面の状態
及び均一性が良く、ゲート絶縁膜として優れている。次
に、工程Ｃでアモルファスシリコン膜１１及びＳｉＯ2
をこの順で成膜する。続いて、全面エキシマレーザでア
ニールし、アモルファスシリコン１１をポリシリコン化
する。次に、工程ＤでＳｉＯ2 膜１２及びポリシリコン
化された半導体薄膜をパタニングし、夫々エッチングス
トッパ５及び多結晶半導体層３に加工する。さらに、表
示部に属するＴＦＴに対してＮ−のシリコン低濃度不純
物層８をＰ−ＣＶＤで成膜する。次に工程ＥでＮ＋のシ
リコン高濃度不純物層７をＰ−ＣＶＤで成膜する。これ
により周辺駆動部側のＮｃｈＴＦＴと表示部側のＮｃｈ
ＬＤＤ−ＴＦＴが同時に形成できる。なお、周辺駆動部
側でＰｃｈＴＦＴを作成する場合には、Ｎ＋のシリコン
高濃度不純物層７に代えて、Ｐ＋高濃度不純物層４を成
膜すれば良い。最後に工程Ｆで配線層６及び画素電極９
を形成する。以上の様な工程により、３種類のトランジ
スタＰｃｈＴＦＴ，ＮｃｈＴＦＴ，ＮｃｈＬＤＤ−ＴＦ
Ｔを同一ガラス基板上に低温且つイオン注入なしで形成
する事ができる。よって、画素スイッチング用薄膜トラ
ンジスタにＬＤＤ構造を持つドライバ内蔵の表示用薄膜
半導体装置を作り込む事ができる。
薄膜半導体装置の製造方法を詳細に説明する。本例では
ガラス基板を用い、低温プロセスで且つイオン注入を用
いずに、表示部のＮｃｈＬＤＤ−ＴＦＴと周辺駆動部の
ＮｃｈＴＦＴを同時に形成している。先ず、工程Ａでガ
ラス基板上にゲート電極１をパタニングする。ここで
は、ゲート電極材料としてＭｏ／Ｔａを用いる。次に、
工程Ｂで陽極酸化によりＴａ2 Ｏ5 を形成しゲート絶縁
膜２とする。陽極酸化で作成された酸化膜は界面の状態
及び均一性が良く、ゲート絶縁膜として優れている。次
に、工程Ｃでアモルファスシリコン膜１１及びＳｉＯ2
をこの順で成膜する。続いて、全面エキシマレーザでア
ニールし、アモルファスシリコン１１をポリシリコン化
する。次に、工程ＤでＳｉＯ2 膜１２及びポリシリコン
化された半導体薄膜をパタニングし、夫々エッチングス
トッパ５及び多結晶半導体層３に加工する。さらに、表
示部に属するＴＦＴに対してＮ−のシリコン低濃度不純
物層８をＰ−ＣＶＤで成膜する。次に工程ＥでＮ＋のシ
リコン高濃度不純物層７をＰ−ＣＶＤで成膜する。これ
により周辺駆動部側のＮｃｈＴＦＴと表示部側のＮｃｈ
ＬＤＤ−ＴＦＴが同時に形成できる。なお、周辺駆動部
側でＰｃｈＴＦＴを作成する場合には、Ｎ＋のシリコン
高濃度不純物層７に代えて、Ｐ＋高濃度不純物層４を成
膜すれば良い。最後に工程Ｆで配線層６及び画素電極９
を形成する。以上の様な工程により、３種類のトランジ
スタＰｃｈＴＦＴ，ＮｃｈＴＦＴ，ＮｃｈＬＤＤ−ＴＦ
Ｔを同一ガラス基板上に低温且つイオン注入なしで形成
する事ができる。よって、画素スイッチング用薄膜トラ
ンジスタにＬＤＤ構造を持つドライバ内蔵の表示用薄膜
半導体装置を作り込む事ができる。
【００１４】次に図３を参照して、本発明にかかる表示
用薄膜半導体装置の第２実施例を説明する。説明に先立
って、本実施例の理解を容易にする為背景を簡潔に説明
する。ドライバを内蔵したアクティブマトリクス液晶表
示素子は、製造コストの面からビューファインダ用等小
型のもののみ商品化されている。従って画素数も多くて
３０万画素程度であった。ところで、第１実施例に示し
た様に大型ガラス基板を用いてドライバ内蔵の表示用薄
膜半導体装置が製造可能になった。比較的大型のサイズ
として現在の携帯用パーソナルコンピュータやワードプ
ロセッサ等に使用されているアクティブマトリクス液晶
表示パネルはＶＧＡ対応（４８０×６４０×３画素）が
主流である。このアクティブマトリクス液晶表示パネル
をドライバオンチップ構造にすると、単純に考えて小型
（３０万画素フルライン）に内蔵される水平方向ドライ
バと比べ３倍のスピードが必要となる。この点、図１に
示した第１実施例の薄膜トランジスタでは対応できない
可能性がある。一般に高温でアニールを行ない不純物を
活性化させる事によって薄膜トランジスタの性能は向上
する。しかしながらガラス基板を採用した場合高温アニ
ールは実施できない。又、活性化処理をレーザアニール
で一括して行なうと、画素スイッチング素子用として形
成したＴＦＴのＬＤＤ構造が拡散の為消滅してしまう惧
れがある。この点に鑑み、本実施例は画素スイッチング
用薄膜トランジスタのＬＤＤ構造を維持したままで、よ
り高性能な薄膜トランジスタを周辺駆動部に形成する事
を目的とする。
用薄膜半導体装置の第２実施例を説明する。説明に先立
って、本実施例の理解を容易にする為背景を簡潔に説明
する。ドライバを内蔵したアクティブマトリクス液晶表
示素子は、製造コストの面からビューファインダ用等小
型のもののみ商品化されている。従って画素数も多くて
３０万画素程度であった。ところで、第１実施例に示し
た様に大型ガラス基板を用いてドライバ内蔵の表示用薄
膜半導体装置が製造可能になった。比較的大型のサイズ
として現在の携帯用パーソナルコンピュータやワードプ
ロセッサ等に使用されているアクティブマトリクス液晶
表示パネルはＶＧＡ対応（４８０×６４０×３画素）が
主流である。このアクティブマトリクス液晶表示パネル
をドライバオンチップ構造にすると、単純に考えて小型
（３０万画素フルライン）に内蔵される水平方向ドライ
バと比べ３倍のスピードが必要となる。この点、図１に
示した第１実施例の薄膜トランジスタでは対応できない
可能性がある。一般に高温でアニールを行ない不純物を
活性化させる事によって薄膜トランジスタの性能は向上
する。しかしながらガラス基板を採用した場合高温アニ
ールは実施できない。又、活性化処理をレーザアニール
で一括して行なうと、画素スイッチング素子用として形
成したＴＦＴのＬＤＤ構造が拡散の為消滅してしまう惧
れがある。この点に鑑み、本実施例は画素スイッチング
用薄膜トランジスタのＬＤＤ構造を維持したままで、よ
り高性能な薄膜トランジスタを周辺駆動部に形成する事
を目的とする。
【００１５】図３に示す様に、本実施例は図１に示した
第１実施例と基本的に同一の構造を有している。従っ
て、対応する部分には対応する参照番号を付して理解を
容易にしている。異なる点は、周辺駆動部に形成された
ＰｃｈＴＦＴとＮｃｈＴＦＴの多結晶半導体層の組成で
ある。第１実施例では多結晶半導体層３はピュアポリシ
リコンから構成されていた。これに対し、本実施例では
ＰｃｈＴＦＴの多結晶半導体層１３はＰ＋のポリシリコ
ンからなる。従って第１実施例に比べ多結晶半導体層の
低抵抗化が図られており高速動作が可能である。なお、
ピュアポリシリコンはゲート絶縁膜２とエッチングスト
ッパ５の間にのみ残されている。同様にＮｃｈＴＦＴに
ついても多結晶半導体層１４はＮ＋ポリシリコンからな
り低抵抗化が図られている。ピュアポリシリコンはゲー
ト絶縁膜２とエッチングストッパ５の間にのみ残されて
いる。
第１実施例と基本的に同一の構造を有している。従っ
て、対応する部分には対応する参照番号を付して理解を
容易にしている。異なる点は、周辺駆動部に形成された
ＰｃｈＴＦＴとＮｃｈＴＦＴの多結晶半導体層の組成で
ある。第１実施例では多結晶半導体層３はピュアポリシ
リコンから構成されていた。これに対し、本実施例では
ＰｃｈＴＦＴの多結晶半導体層１３はＰ＋のポリシリコ
ンからなる。従って第１実施例に比べ多結晶半導体層の
低抵抗化が図られており高速動作が可能である。なお、
ピュアポリシリコンはゲート絶縁膜２とエッチングスト
ッパ５の間にのみ残されている。同様にＮｃｈＴＦＴに
ついても多結晶半導体層１４はＮ＋ポリシリコンからな
り低抵抗化が図られている。ピュアポリシリコンはゲー
ト絶縁膜２とエッチングストッパ５の間にのみ残されて
いる。
【００１６】次に図４を参照して、図３に示した第２実
施例の製造方法を詳細に説明する。図２に示した第２実
施例の製造方法と比較すれば明らかな様に、工程Ｅまで
は全く同様である。本実施例では工程Ｅの後、工程Ｆに
おいて選択的なレーザアニールを行なっている。即ち、
画素スイッチング素子用のＮｃｈＬＤＤ−ＴＦＴをレジ
スト１５で被覆する一方、周辺駆動部に含まれるＮｃｈ
ＴＦＴに対してエキシマレーザでアニールを行なう。こ
の結果、ピュアポリシリコンからなる多結晶半導体層３
とその上に形成されたＮ＋ポリシリコンからなる高濃度
不純物層７は互いに融合し、チャネル領域以外の部分が
全てＮ化する。この結果チャネル領域にピュアポリシリ
コンからなる多結晶半導体層３を残して、他の部分は全
てＮ＋ポリシリコンからなる多結晶半導体層１４に変化
し低抵抗化が図られる。これによりＮｃｈＴＦＴのオン
電流が増加し、高速動作にも耐えられる様になる。又、
周辺駆動部の薄膜トランジスタを選択的にレーザアニー
ルする事によって、画素スイッチング用のＮｃｈＬＤＤ
−ＴＦＴは低濃度不純物層８と高濃度不純物層７の２層
からなるＬＤＤ構造をそのまま維持している。この後工
程Ｇにおいて配線層６及び画素電極９を形成し、図３に
示した表示用薄膜半導体装置を得る事ができる。なお、
ＰｃｈＴＦＴについても工程Ｆで示した追加のレーザア
ニールを行なう。
施例の製造方法を詳細に説明する。図２に示した第２実
施例の製造方法と比較すれば明らかな様に、工程Ｅまで
は全く同様である。本実施例では工程Ｅの後、工程Ｆに
おいて選択的なレーザアニールを行なっている。即ち、
画素スイッチング素子用のＮｃｈＬＤＤ−ＴＦＴをレジ
スト１５で被覆する一方、周辺駆動部に含まれるＮｃｈ
ＴＦＴに対してエキシマレーザでアニールを行なう。こ
の結果、ピュアポリシリコンからなる多結晶半導体層３
とその上に形成されたＮ＋ポリシリコンからなる高濃度
不純物層７は互いに融合し、チャネル領域以外の部分が
全てＮ化する。この結果チャネル領域にピュアポリシリ
コンからなる多結晶半導体層３を残して、他の部分は全
てＮ＋ポリシリコンからなる多結晶半導体層１４に変化
し低抵抗化が図られる。これによりＮｃｈＴＦＴのオン
電流が増加し、高速動作にも耐えられる様になる。又、
周辺駆動部の薄膜トランジスタを選択的にレーザアニー
ルする事によって、画素スイッチング用のＮｃｈＬＤＤ
−ＴＦＴは低濃度不純物層８と高濃度不純物層７の２層
からなるＬＤＤ構造をそのまま維持している。この後工
程Ｇにおいて配線層６及び画素電極９を形成し、図３に
示した表示用薄膜半導体装置を得る事ができる。なお、
ＰｃｈＴＦＴについても工程Ｆで示した追加のレーザア
ニールを行なう。
【００１７】次に図５を参照して本発明にかかる表示用
薄膜半導体装置の第３実施例を詳細に説明する。それに
先立って、本実施例の背景を簡潔に説明する。図１に示
した第１実施例及び図３に示した第２実施例では、表示
用薄膜半導体装置の表面はＴＦＴや配線層等により表面
の起伏が激しい。その為、液晶表示パネルとして組み込
んだ場合液晶の配向制御が難しくなり、均一な配向及び
画素のオン／オフ制御が問題となる場合も考えられる。
この対策として、薄膜トランジスタや配線層（さらには
補助容量）を、対向基板側に設けたブラックマスクで遮
閉し表示品位の低下を防止する事が考えられる。しかし
ながらこの方法では画素の高精細化を進めていく上でブ
ラックマスクの幅を狭くできない為極めて不利である。
又この方法で開口率を上げていく為には、アルミニウム
等からなる配線層の下に補助容量を作り込む事になる。
しかしながらボトムゲート構造の場合配線層と多結晶半
導体層がショートしてしまい、絶縁膜がないとこの構造
はとれない。さらに、ブラックマスクを対向基板側に設
けると位置合わせ誤差を考慮したマージンを設ける必要
があるので開口率が減少してしまう。以上の問題点に鑑
み、本実施例は第１実施例あるいは第２実施例に示した
構造に加えて、オンチップでカラーフィルタ層、ブラッ
クマスク層及び平坦化層を形成する事を目的とする。
薄膜半導体装置の第３実施例を詳細に説明する。それに
先立って、本実施例の背景を簡潔に説明する。図１に示
した第１実施例及び図３に示した第２実施例では、表示
用薄膜半導体装置の表面はＴＦＴや配線層等により表面
の起伏が激しい。その為、液晶表示パネルとして組み込
んだ場合液晶の配向制御が難しくなり、均一な配向及び
画素のオン／オフ制御が問題となる場合も考えられる。
この対策として、薄膜トランジスタや配線層（さらには
補助容量）を、対向基板側に設けたブラックマスクで遮
閉し表示品位の低下を防止する事が考えられる。しかし
ながらこの方法では画素の高精細化を進めていく上でブ
ラックマスクの幅を狭くできない為極めて不利である。
又この方法で開口率を上げていく為には、アルミニウム
等からなる配線層の下に補助容量を作り込む事になる。
しかしながらボトムゲート構造の場合配線層と多結晶半
導体層がショートしてしまい、絶縁膜がないとこの構造
はとれない。さらに、ブラックマスクを対向基板側に設
けると位置合わせ誤差を考慮したマージンを設ける必要
があるので開口率が減少してしまう。以上の問題点に鑑
み、本実施例は第１実施例あるいは第２実施例に示した
構造に加えて、オンチップでカラーフィルタ層、ブラッ
クマスク層及び平坦化層を形成する事を目的とする。
【００１８】図５は第３実施例にかかる表示用薄膜半導
体装置をアクティブマトリクス液晶表示パネルに組み込
んだ構造の部分断面図であり、２画素分を示してある。
表示用薄膜半導体装置を構成するガラス基板（主基板）
０の上にゲート電極１が形成されている。このゲート電
極は、Ｔａ，Ｔｉ，Ｃｒ，Ｍｏ／Ｔａ，Ａｌ，Ｃｕ等の
金属からなる。その上にこれら金属の酸化物を形成しゲ
ート絶縁膜２とする。ゲート絶縁膜２の上にピュアポリ
シリコンからなる多結晶半導体層３が形成されている。
その上にソース、ドレイン夫々、Ｎ−シリコンからなる
低濃度不純物層８及びＮ＋シリコンからなる高濃度不純
物層７がこの順で形成されている。このＮ−，Ｎ＋の２
層構造がＬＤＤとなりＮｃｈＬＤＤ−ＴＦＴのオフ電流
を抑制する。以上に説明したＮｃｈＬＤＤ−ＴＦＴは下
側部に含まれる。一方画素電極９は上側部に属する。こ
の下側部と上側部の間にカラーフィルタ層、ブラックマ
スク層及び平坦化層が介在している。カラーフィルタ層
２１は各画素に対応してＲＧＢ三原色に分割されたセグ
メント２２，２３，２４を含んでいる。このカラーフィ
ルタ層２１の上に信号線となる金属配線層６が形成され
ている。この金属配線層６とゲート電極１を含むゲート
ラインがブラックマスク層となる。従って、画素電極９
側のコンタクトホールにも金属配線層６が設けられてい
る。このままではガラス基板０上に凹凸段差があるの
で、さらに平坦化層２５を成膜する。この平坦化層２５
の上に前述した画素電極９が形成されており、金属配線
層６を介してＮｃｈＬＤＤ−ＴＦＴのドレインに電気接
続している。本実施例ではカラーフィルタ層２１及びブ
ラックマスク層を主基板０側にオンチップで作り込む
為、対向基板２６側には透明導電膜からなる対向電極２
７のみが形成される。主基板０及び対向基板２６の内表
面には配向膜２８が形成されている。この配向膜２８を
ラビング処理した後両基板０，２６を貼り合わせ、間隙
内に液晶２９を封入充電すると、大型のアクティブマト
リクス液晶表示パネルを作成する事ができる。
体装置をアクティブマトリクス液晶表示パネルに組み込
んだ構造の部分断面図であり、２画素分を示してある。
表示用薄膜半導体装置を構成するガラス基板（主基板）
０の上にゲート電極１が形成されている。このゲート電
極は、Ｔａ，Ｔｉ，Ｃｒ，Ｍｏ／Ｔａ，Ａｌ，Ｃｕ等の
金属からなる。その上にこれら金属の酸化物を形成しゲ
ート絶縁膜２とする。ゲート絶縁膜２の上にピュアポリ
シリコンからなる多結晶半導体層３が形成されている。
その上にソース、ドレイン夫々、Ｎ−シリコンからなる
低濃度不純物層８及びＮ＋シリコンからなる高濃度不純
物層７がこの順で形成されている。このＮ−，Ｎ＋の２
層構造がＬＤＤとなりＮｃｈＬＤＤ−ＴＦＴのオフ電流
を抑制する。以上に説明したＮｃｈＬＤＤ−ＴＦＴは下
側部に含まれる。一方画素電極９は上側部に属する。こ
の下側部と上側部の間にカラーフィルタ層、ブラックマ
スク層及び平坦化層が介在している。カラーフィルタ層
２１は各画素に対応してＲＧＢ三原色に分割されたセグ
メント２２，２３，２４を含んでいる。このカラーフィ
ルタ層２１の上に信号線となる金属配線層６が形成され
ている。この金属配線層６とゲート電極１を含むゲート
ラインがブラックマスク層となる。従って、画素電極９
側のコンタクトホールにも金属配線層６が設けられてい
る。このままではガラス基板０上に凹凸段差があるの
で、さらに平坦化層２５を成膜する。この平坦化層２５
の上に前述した画素電極９が形成されており、金属配線
層６を介してＮｃｈＬＤＤ−ＴＦＴのドレインに電気接
続している。本実施例ではカラーフィルタ層２１及びブ
ラックマスク層を主基板０側にオンチップで作り込む
為、対向基板２６側には透明導電膜からなる対向電極２
７のみが形成される。主基板０及び対向基板２６の内表
面には配向膜２８が形成されている。この配向膜２８を
ラビング処理した後両基板０，２６を貼り合わせ、間隙
内に液晶２９を封入充電すると、大型のアクティブマト
リクス液晶表示パネルを作成する事ができる。
【００１９】以上の様に主基板０の上に平坦化層２５を
形成する事により、基板の凹凸起伏を減少させ、リバー
スチルトドメインをなくしてブラックマスクの幅を縮小
化できる。又、凹凸起伏を減少させる事により、配向膜
２８の厚みむらやラビング時の配向不良を抑制できる。
カラーフィルタ層２１を絶縁膜として、例えばその上に
アルミニウムを配線する事によってその下に補助容量を
作り込む事も可能である。主基板０上にカラーフィルタ
層とブラックマスク層を作成する事によって、対向基板
２６側に対する位置合わせ精度が大幅に緩和できる。又
ＮｃｈＬＤＤ−ＴＦＴはポリシリコンからなる多結晶半
導体層３を素子領域として用いている為トランジスタサ
イズを縮小化できる。以上の理由により、アクティブマ
トリクス液晶表示パネルの開口率は改善される。よっ
て、バックライトを含めたディスプレイ全体の消費電力
が低下する。
形成する事により、基板の凹凸起伏を減少させ、リバー
スチルトドメインをなくしてブラックマスクの幅を縮小
化できる。又、凹凸起伏を減少させる事により、配向膜
２８の厚みむらやラビング時の配向不良を抑制できる。
カラーフィルタ層２１を絶縁膜として、例えばその上に
アルミニウムを配線する事によってその下に補助容量を
作り込む事も可能である。主基板０上にカラーフィルタ
層とブラックマスク層を作成する事によって、対向基板
２６側に対する位置合わせ精度が大幅に緩和できる。又
ＮｃｈＬＤＤ−ＴＦＴはポリシリコンからなる多結晶半
導体層３を素子領域として用いている為トランジスタサ
イズを縮小化できる。以上の理由により、アクティブマ
トリクス液晶表示パネルの開口率は改善される。よっ
て、バックライトを含めたディスプレイ全体の消費電力
が低下する。
【００２０】次に図６及び図７の工程図を参照して、図
５に示した第３実施例の製造方法を詳細に説明する。先
ず工程Ａでガラス基板上にゲート電極１をパタニングす
る。ここではゲート電極１の金属材料としてＭｏ／Ｔａ
を採用する。次に工程Ｂで陽極酸化によりＴａ2 Ｏ5 を
形成しゲート絶縁膜２とする。陽極酸化で作成された酸
化物は界面の状態及び均一性が良く、ゲート絶縁膜２と
して優れている。次に工程Ｃで、シリコン膜１１及びＳ
ｉＯ2 膜１２を順に形成し、次いで全面エキシマレーザ
でアニールしポリシリコン化する。次に工程ＤでＳｉＯ
2 膜及びポリシリコン膜を夫々所定の形状にパタニング
しエッチングストッパ５及び多結晶半導体層３とする。
さらに多結晶半導体層３の上にＮ−のシリコンからなる
低濃度不純物層８をＣＶＤで成膜する。次に工程ＥでＮ
＋のシリコンからなる高濃度不純物層７を形成する。
５に示した第３実施例の製造方法を詳細に説明する。先
ず工程Ａでガラス基板上にゲート電極１をパタニングす
る。ここではゲート電極１の金属材料としてＭｏ／Ｔａ
を採用する。次に工程Ｂで陽極酸化によりＴａ2 Ｏ5 を
形成しゲート絶縁膜２とする。陽極酸化で作成された酸
化物は界面の状態及び均一性が良く、ゲート絶縁膜２と
して優れている。次に工程Ｃで、シリコン膜１１及びＳ
ｉＯ2 膜１２を順に形成し、次いで全面エキシマレーザ
でアニールしポリシリコン化する。次に工程ＤでＳｉＯ
2 膜及びポリシリコン膜を夫々所定の形状にパタニング
しエッチングストッパ５及び多結晶半導体層３とする。
さらに多結晶半導体層３の上にＮ−のシリコンからなる
低濃度不純物層８をＣＶＤで成膜する。次に工程ＥでＮ
＋のシリコンからなる高濃度不純物層７を形成する。
【００２１】次に図７の工程Ｆに移り、ＲＧＢの三原色
に各々着色されたカラーフィルタ層のセグメント２２，
２３を夫々パタニングする。さらにＮｃｈＬＤＤ−ＴＦ
Ｔのソース及びドレインに連通するコンタクトホールを
設ける。工程Ｇで、ブラックマスク層となる配線層６を
金属でパタニング形成する。最後に工程Ｈで平坦化膜２
５を成膜する。その上に画素電極９をパタニング形成す
る。この画素電極９を被覆する様に配向膜２８を成膜す
る。以上の工程により、ガラス基板上に薄膜トランジス
タ、カラーフィルタ層、ブラックマスク層及び平坦化層
を低温プロセスで且つイオン注入を用いる事なく形成す
る事が可能である。大型のガラス基板上にポリシリコン
ＴＦＴを作成する事が可能になると、ドライバを内蔵す
る事ができる。さらに画素スイッチング用の薄膜トラン
ジスタも微細化できる事から開口率は上昇する。これに
加えて、カラーフィルタ層やブラックマスク層を作り込
む事によって一層開口率が上昇する。開口率の改善はバ
ックライトを含めたディスプレイ全体の消費電力を抑え
る事に貢献する。ハンディーターミナル等の携帯用情報
機器への搭載に際して、バッテリー寿命の関係から低消
費電力である事は有利である。
に各々着色されたカラーフィルタ層のセグメント２２，
２３を夫々パタニングする。さらにＮｃｈＬＤＤ−ＴＦ
Ｔのソース及びドレインに連通するコンタクトホールを
設ける。工程Ｇで、ブラックマスク層となる配線層６を
金属でパタニング形成する。最後に工程Ｈで平坦化膜２
５を成膜する。その上に画素電極９をパタニング形成す
る。この画素電極９を被覆する様に配向膜２８を成膜す
る。以上の工程により、ガラス基板上に薄膜トランジス
タ、カラーフィルタ層、ブラックマスク層及び平坦化層
を低温プロセスで且つイオン注入を用いる事なく形成す
る事が可能である。大型のガラス基板上にポリシリコン
ＴＦＴを作成する事が可能になると、ドライバを内蔵す
る事ができる。さらに画素スイッチング用の薄膜トラン
ジスタも微細化できる事から開口率は上昇する。これに
加えて、カラーフィルタ層やブラックマスク層を作り込
む事によって一層開口率が上昇する。開口率の改善はバ
ックライトを含めたディスプレイ全体の消費電力を抑え
る事に貢献する。ハンディーターミナル等の携帯用情報
機器への搭載に際して、バッテリー寿命の関係から低消
費電力である事は有利である。
【００２２】なお補足として図７の（Ｈ）を引き続き参
照し、各構成要素の組成、膜厚、製法等につき具体例を
挙げておく。ゲート電極１は、例えばスパッタ法により
Ｍｏ／Ｔａ合金を２００nmの厚みで成膜する。ゲート絶
縁膜２は例えば２３０nm程度の膜厚に陽極酸化されたＴ
ａ2 Ｏ5 からなる。多結晶半導体層３は、例えば１００
nmの膜厚でプラズマＣＶＤにより成膜されたアモルファ
スシリコンをレーザアニールして得られる。低濃度不純
物層８は例えばプラズマＣＶＤによりＮ−のアモルファ
スシリコンを５０nmの厚みで成膜する。又高濃度不純物
層７は、例えばプラズマＣＶＤでＮ＋のアモルファスシ
リコンを１００nmの厚みで堆積する。エッチングストッ
パ５は、例えばプラズマＣＶＤでＳｉＯ2 を２００nmの
厚みで堆積し所定の形状にパタニングして得る。カラー
フィルタ層の各セグメント２２，２３については顔料分
散法により１５００nmの厚みで形成する。金属配線層６
は、例えばスパッタ法によりＭｏを２４０nmの厚みで成
膜し所定の形状にパタニングする。平坦化層２５は、例
えば透明レジストを１０００nmの厚みで塗布する。画素
電極９は例えばＩＴＯをスパッタ法で５０nmの厚みに成
膜した後所定の形状にパタニングする。配向膜２８は、
例えばロールコータによりポリイミドを８０nmの厚みで
被覆する。
照し、各構成要素の組成、膜厚、製法等につき具体例を
挙げておく。ゲート電極１は、例えばスパッタ法により
Ｍｏ／Ｔａ合金を２００nmの厚みで成膜する。ゲート絶
縁膜２は例えば２３０nm程度の膜厚に陽極酸化されたＴ
ａ2 Ｏ5 からなる。多結晶半導体層３は、例えば１００
nmの膜厚でプラズマＣＶＤにより成膜されたアモルファ
スシリコンをレーザアニールして得られる。低濃度不純
物層８は例えばプラズマＣＶＤによりＮ−のアモルファ
スシリコンを５０nmの厚みで成膜する。又高濃度不純物
層７は、例えばプラズマＣＶＤでＮ＋のアモルファスシ
リコンを１００nmの厚みで堆積する。エッチングストッ
パ５は、例えばプラズマＣＶＤでＳｉＯ2 を２００nmの
厚みで堆積し所定の形状にパタニングして得る。カラー
フィルタ層の各セグメント２２，２３については顔料分
散法により１５００nmの厚みで形成する。金属配線層６
は、例えばスパッタ法によりＭｏを２４０nmの厚みで成
膜し所定の形状にパタニングする。平坦化層２５は、例
えば透明レジストを１０００nmの厚みで塗布する。画素
電極９は例えばＩＴＯをスパッタ法で５０nmの厚みに成
膜した後所定の形状にパタニングする。配向膜２８は、
例えばロールコータによりポリイミドを８０nmの厚みで
被覆する。
【００２３】
【発明の効果】以上説明した様に、本発明によれば、レ
ーザアニールを用いてアモルファスシリコンを多結晶化
し、さらに低温プロセスでイオン注入を用いずにＮチャ
ネルトランジスタ、Ｐチャネルトランジスタ、ＬＤＤ構
造を有するトランジスタの製造を可能にする。これによ
り、大型ガラス基板を用いてドライバ内蔵の表示用薄膜
半導体装置の製造が可能になり、アクティブマトリクス
液晶表示パネルの低コスト化、高精細化、高効率化を実
現する。又、周辺駆動部に含まれる薄膜トランジスタに
のみ選択的にレーザアニールを追加する事によって、ス
イッチング素子用トランジスタのＬＤＤ構造を維持しつ
つ、より高性能なトランジスタを周辺駆動部に作り込み
ドライバの高速化を達成する。これにより、ドライバ内
蔵大型液晶表示パネルの高画素数化に対応できる。さら
に、ガラス基板上にポリシリコントランジスタに加え、
カラーフィルタやブラックマスクを作り込む事によっ
て、液晶表示パネルの開口率を改善しバックライトも含
めたディスプレイモジュールの低消費電力化を実現す
る。
ーザアニールを用いてアモルファスシリコンを多結晶化
し、さらに低温プロセスでイオン注入を用いずにＮチャ
ネルトランジスタ、Ｐチャネルトランジスタ、ＬＤＤ構
造を有するトランジスタの製造を可能にする。これによ
り、大型ガラス基板を用いてドライバ内蔵の表示用薄膜
半導体装置の製造が可能になり、アクティブマトリクス
液晶表示パネルの低コスト化、高精細化、高効率化を実
現する。又、周辺駆動部に含まれる薄膜トランジスタに
のみ選択的にレーザアニールを追加する事によって、ス
イッチング素子用トランジスタのＬＤＤ構造を維持しつ
つ、より高性能なトランジスタを周辺駆動部に作り込み
ドライバの高速化を達成する。これにより、ドライバ内
蔵大型液晶表示パネルの高画素数化に対応できる。さら
に、ガラス基板上にポリシリコントランジスタに加え、
カラーフィルタやブラックマスクを作り込む事によっ
て、液晶表示パネルの開口率を改善しバックライトも含
めたディスプレイモジュールの低消費電力化を実現す
る。
【図１】本発明にかかる表示用薄膜半導体装置の第１実
施例を示す断面図である。
施例を示す断面図である。
【図２】第１実施例の製造工程図である。
【図３】本発明にかかる表示用薄膜半導体装置の第２実
施例を示す断面図である。
施例を示す断面図である。
【図４】第２実施例の製造工程図である。
【図５】本発明にかかる表示用薄膜半導体装置の第３実
施例を示す断面図である。
施例を示す断面図である。
【図６】第３実施例の製造工程図である。
【図７】同じく第３実施例の製造工程図である。
【図８】従来のアクティブマトリクス液晶表示素子の一
般的な構成を示す斜視図である。
般的な構成を示す斜視図である。
１ ゲート電極 ２ ゲート絶縁膜 ３ 多結晶半導体層 ４ Ｐ＋高濃度不純物層 ５ エッチングストッパ ６ 配線層 ７ Ｎ＋高濃度不純物層 ８ Ｎ−低濃度不純物層 ９ 画素電極
Claims (7)
- 【請求項１】 ガラス基板に一体形成された表示部及び
周辺駆動部を備えた表示用薄膜半導体装置であって、 該表示部にはマトリクス状の画素電極及びスイッチング
用の薄膜トランジスタが集積形成されており、 該周辺駆動部には回路要素となる薄膜トランジスタが集
積形成されており、 個々の薄膜トランジスタは、ゲート電極と、絶縁膜を介
してその上に形成された多結晶半導体層と、その上に形
成されたソース及びドレイン用高濃度不純物層とを有し
ており、 さらに前記スイッチング用の薄膜トランジスタは、該多
結晶半導体層と該高濃度不純物層との間に低濃度不純物
層が介在したＬＤＤ構造を有する事を特徴とする表示用
薄膜半導体装置。 - 【請求項２】 前記表示部は、該画素電極を含む上側部
と、該スイッチング用の薄膜トランジスタを含む下側部
と、両者の間に介在するカラーフィルタ層、ブラックマ
スク層及び平坦化層とを有している事を特徴とする請求
項１記載の表示用薄膜半導体装置。 - 【請求項３】 前記ブラックマスク層は、該ソース及び
ドレイン用高濃度不純物層に電気接続した金属配線パタ
ンを含む事を特徴とする請求項２記載の表示用薄膜半導
体装置。 - 【請求項４】 前記画素電極は、該金属配線パタンを介
して該ドレイン用高濃度不純物層に電気接続されている
事を特徴とする請求項３記載の表示用薄膜半導体装置。 - 【請求項５】 ガラス基板に表示部及び周辺駆動部が一
体的に形成され、該表示部にはマトリクス状の画素電極
及びスイッチング用の薄膜トランジスタが集積され、該
周辺駆動部には回路要素となる薄膜トランジスタが集積
された表示用薄膜半導体装置の製造方法であって、 ガラス基板上にゲート電極を形成する工程と、 絶縁膜を介してゲート電極上に半導体薄膜を成膜した後
レーザアニールを行ない該半導体薄膜を多結晶半導体層
に改質する工程と、 表示部に含まれる該多結晶半導体層の上に選択的に低濃
度不純物層を成膜する工程と、 該低濃度不純物層の上にソース及びドレイン用の高濃度
不純物層を成膜しＬＤＤ構造を有するスイッチング用の
薄膜トランジスタを形成するとともに、同時に周辺駆動
部に含まれる多結晶半導体層の上にソース及びドレイン
用の高濃度不純物層を成膜し回路要素となる薄膜トラン
ジスタを形成する工程とを行なう事を特徴とする表示用
薄膜半導体装置の製造方法。 - 【請求項６】 周辺駆動部に含まれる高濃度不純物層に
対して選択的に追加のレーザアニールを行ない、多結晶
半導体層の低抵抗化を図る工程を含む事を特徴とする請
求項５記載の表示用薄膜半導体装置の製造方法。 - 【請求項７】 ガラス基板上に形成されたゲート電極
と、絶縁膜を介してその上に形成された多結晶半導体層
と、その上に形成された低濃度不純物層と、その上に形
成されたソース及びドレイン用高濃度不純物層とからな
る積層ＬＤＤ構造ボトムゲート型薄膜トランジスタ。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30133793A JPH07131030A (ja) | 1993-11-05 | 1993-11-05 | 表示用薄膜半導体装置及びその製造方法 |
| KR1019940028718A KR100317729B1 (ko) | 1993-11-05 | 1994-11-03 | 표시용박막반도체장치및그제조방법 |
| EP94117355A EP0652595B1 (en) | 1993-11-05 | 1994-11-03 | Thin film semiconductor device for display and method of producing same |
| DE69434450T DE69434450T2 (de) | 1993-11-05 | 1994-11-03 | Dünnfilm-Halbleiterbauelement zur Sichtanzeige und dessen Herstellungsverfahren |
| CN94112822A CN1050939C (zh) | 1993-11-05 | 1994-11-05 | 用于显示的薄膜半导体器件及其制造方法 |
| US08/764,308 US6153893A (en) | 1993-11-05 | 1996-12-12 | Thin film semiconductor device for display |
| US09/433,179 US6468839B2 (en) | 1993-11-05 | 1999-11-03 | Thin film semiconductor device for display and method of producing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30133793A JPH07131030A (ja) | 1993-11-05 | 1993-11-05 | 表示用薄膜半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07131030A true JPH07131030A (ja) | 1995-05-19 |
Family
ID=17895652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30133793A Pending JPH07131030A (ja) | 1993-11-05 | 1993-11-05 | 表示用薄膜半導体装置及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6153893A (ja) |
| EP (1) | EP0652595B1 (ja) |
| JP (1) | JPH07131030A (ja) |
| KR (1) | KR100317729B1 (ja) |
| CN (1) | CN1050939C (ja) |
| DE (1) | DE69434450T2 (ja) |
Cited By (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1010583A (ja) * | 1996-04-22 | 1998-01-16 | Sharp Corp | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 |
| JP2001291870A (ja) * | 2000-04-06 | 2001-10-19 | Sony Corp | 薄膜トランジスタ及びその製造方法 |
| JP2002500829A (ja) * | 1998-03-28 | 2002-01-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 薄膜トランジスタを有する電子装置 |
| US6346718B1 (en) | 1998-10-07 | 2002-02-12 | Sony Corporation | Electro-optic device, drive substrate for electro-optic device and method of manufacturing the same |
| JP2002221738A (ja) * | 1997-02-27 | 2002-08-09 | Seiko Epson Corp | 表示領域を備えた基板、液晶装置及び投写型表示装置 |
| US6704068B2 (en) | 1997-02-27 | 2004-03-09 | Seiko Epson Corporation | LCD having a particular light-shield and connection |
| JP2005051211A (ja) * | 2003-07-14 | 2005-02-24 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| KR100482162B1 (ko) * | 2002-08-28 | 2005-04-14 | 엘지.필립스 엘시디 주식회사 | 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법 |
| JP2005243951A (ja) * | 2004-02-26 | 2005-09-08 | Semiconductor Energy Lab Co Ltd | 半導体膜の成膜方法 |
| KR100532783B1 (ko) * | 1996-09-21 | 2006-03-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브매트릭스디스플레이장치및그제조방법 |
| KR100540131B1 (ko) * | 1997-07-19 | 2006-03-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치제조방법 |
| KR100635085B1 (ko) * | 1997-08-19 | 2007-01-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP2008010889A (ja) * | 2003-07-14 | 2008-01-17 | Semiconductor Energy Lab Co Ltd | 発光装置、電子機器 |
| US7629208B2 (en) | 2006-05-10 | 2009-12-08 | Sony Corporation | Method of manufacturing thin film transistor, thin film transistor, and display unit |
| JP2010113253A (ja) * | 2008-11-07 | 2010-05-20 | Hitachi Displays Ltd | 表示装置及び表示装置の製造方法 |
| JP4493744B2 (ja) * | 1998-12-28 | 2010-06-30 | シャープ株式会社 | 液晶表示装置用基板及びその製造方法 |
| US7786485B2 (en) | 2008-02-29 | 2010-08-31 | Semicondutor Energy Laboratory Co., Ltd. | Thin-film transistor and display device |
| US7812348B2 (en) | 2008-02-29 | 2010-10-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistor and display device |
| US7821012B2 (en) | 2008-03-18 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| KR20110023888A (ko) | 2008-06-27 | 2011-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터, 반도체장치 및 전자기기 |
| US7968880B2 (en) | 2008-03-01 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| JP2011199300A (ja) * | 2003-07-14 | 2011-10-06 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2011205077A (ja) * | 2010-03-02 | 2011-10-13 | Semiconductor Energy Lab Co Ltd | 微結晶半導体膜の作製方法、及び半導体装置の作製方法 |
| US8039842B2 (en) | 2008-05-22 | 2011-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device including thin film transistor |
| US8049215B2 (en) | 2008-04-25 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| KR20110126745A (ko) | 2009-03-09 | 2011-11-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터 |
| JP2011258937A (ja) * | 2010-05-14 | 2011-12-22 | Semiconductor Energy Lab Co Ltd | 微結晶シリコン膜及びその作製方法、並びに半導体装置 |
| US8338240B2 (en) | 2010-10-01 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing transistor |
| US8383434B2 (en) | 2010-02-22 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| US8394685B2 (en) | 2010-12-06 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Etching method and manufacturing method of thin film transistor |
| US8410486B2 (en) | 2010-05-14 | 2013-04-02 | Semiconductor Energy Labortory Co., Ltd. | Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8426295B2 (en) | 2010-10-20 | 2013-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of microcrystalline silicon film and manufacturing method of semiconductor device |
| US8450158B2 (en) | 2010-11-04 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8486773B2 (en) | 2010-07-02 | 2013-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8519394B2 (en) | 2010-03-15 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8518762B2 (en) | 2010-07-02 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8525170B2 (en) | 2008-04-18 | 2013-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| US8546810B2 (en) | 2009-05-28 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device, and electronic appliance |
| US8569120B2 (en) | 2008-11-17 | 2013-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor |
| US8598586B2 (en) | 2009-12-21 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| US8624321B2 (en) | 2008-03-18 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor including a microcrystalline semiconductor layer and amorphous semiconductor layer and display device including the same |
| US8637866B2 (en) | 2008-06-27 | 2014-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US8735897B2 (en) | 2010-03-15 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8778745B2 (en) | 2010-06-29 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8859404B2 (en) | 2010-08-25 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8916425B2 (en) | 2010-07-26 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US9048327B2 (en) | 2011-01-25 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
| US9257561B2 (en) | 2010-08-26 | 2016-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9401396B2 (en) | 2011-04-19 | 2016-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and plasma oxidation treatment method |
| US9525023B2 (en) | 2011-05-24 | 2016-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101875695B1 (ko) * | 2015-11-30 | 2018-07-06 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| JP2022003693A (ja) * | 2009-07-18 | 2022-01-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0793135B1 (en) * | 1994-11-08 | 2002-02-20 | Citizen Watch Co. Ltd. | Liquid crystal display |
| US5757456A (en) * | 1995-03-10 | 1998-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating involving peeling circuits from one substrate and mounting on other |
| US5994721A (en) * | 1995-06-06 | 1999-11-30 | Ois Optical Imaging Systems, Inc. | High aperture LCD with insulating color filters overlapping bus lines on active substrate |
| US6288764B1 (en) * | 1996-06-25 | 2001-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device or electronic device having liquid crystal display panel |
| TW386238B (en) | 1997-01-20 | 2000-04-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JP3856889B2 (ja) * | 1997-02-06 | 2006-12-13 | 株式会社半導体エネルギー研究所 | 反射型表示装置および電子デバイス |
| JP3980159B2 (ja) * | 1998-03-05 | 2007-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5917199A (en) * | 1998-05-15 | 1999-06-29 | Ois Optical Imaging Systems, Inc. | Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same |
| KR100276225B1 (ko) * | 1998-06-01 | 2000-12-15 | 구본준 | 액정표시장치의 패드 단락 방지구조 및 그 방법 |
| JP2001051292A (ja) * | 1998-06-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体表示装置 |
| US6351010B1 (en) * | 1998-09-22 | 2002-02-26 | Sony Corporation | Electrooptical device, substrate for driving electrooptical device and methods for making the same |
| US6909114B1 (en) | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
| EP1006589B1 (en) | 1998-12-03 | 2012-04-11 | Semiconductor Energy Laboratory Co., Ltd. | MOS thin film transistor and method of fabricating same |
| US7821065B2 (en) | 1999-03-02 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same |
| US7145536B1 (en) | 1999-03-26 | 2006-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US6952194B1 (en) * | 1999-03-31 | 2005-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US6512504B1 (en) | 1999-04-27 | 2003-01-28 | Semiconductor Energy Laborayory Co., Ltd. | Electronic device and electronic apparatus |
| US7245018B1 (en) * | 1999-06-22 | 2007-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| US6541294B1 (en) * | 1999-07-22 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2001175198A (ja) * | 1999-12-14 | 2001-06-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR100660813B1 (ko) * | 1999-12-31 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | 엑스레이 디텍터용 어레이기판 제조방법 |
| JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4118485B2 (ja) | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4700160B2 (ja) | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| US7525165B2 (en) * | 2000-04-17 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
| JP4785229B2 (ja) | 2000-05-09 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| GB0021030D0 (en) * | 2000-08-26 | 2000-10-11 | Koninkl Philips Electronics Nv | A method of forming a bottom-gate thin film transistor |
| JP2002083691A (ja) * | 2000-09-06 | 2002-03-22 | Sharp Corp | アクティブマトリックス駆動型有機ｌｅｄ表示装置及びその製造方法 |
| US6562671B2 (en) * | 2000-09-22 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
| KR100496420B1 (ko) * | 2001-03-02 | 2005-06-17 | 삼성에스디아이 주식회사 | 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법 |
| US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN1316634C (zh) * | 2001-10-03 | 2007-05-16 | 株式会社东芝 | X光平面检测器 |
| US7483001B2 (en) * | 2001-11-21 | 2009-01-27 | Seiko Epson Corporation | Active matrix substrate, electro-optical device, and electronic device |
| US6933520B2 (en) * | 2002-02-13 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| KR100916606B1 (ko) * | 2003-03-07 | 2009-09-14 | 엘지디스플레이 주식회사 | 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법 |
| US7307317B2 (en) * | 2003-04-04 | 2007-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device |
| KR100595453B1 (ko) * | 2003-11-29 | 2006-06-30 | 엘지.필립스 엘시디 주식회사 | 수평전계방식 액정표시소자 |
| WO2005074030A1 (en) | 2004-01-30 | 2005-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4480442B2 (ja) * | 2004-03-31 | 2010-06-16 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置の製造方法 |
| US8123896B2 (en) | 2004-06-02 | 2012-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Laminating system |
| KR101126396B1 (ko) * | 2004-06-25 | 2012-03-28 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
| US7591863B2 (en) * | 2004-07-16 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip |
| WO2006041144A1 (en) * | 2004-10-13 | 2006-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Etching method and manufacturing method of semiconductor device |
| US20070042536A1 (en) * | 2005-08-17 | 2007-02-22 | Chi-Wen Chen | Thin film transistor and method for manufacturing the same |
| US20100158875A1 (en) * | 2006-12-18 | 2010-06-24 | University Of Pittsburgh - Of The Commonwealth System Of Higher Education | Muscle derived cells for the treatment of gastro-esophageal pathologies and methods of making and using the same |
| US7777224B2 (en) * | 2007-01-30 | 2010-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8218211B2 (en) | 2007-05-16 | 2012-07-10 | Seereal Technologies S.A. | Holographic display with a variable beam deflection |
| GB0718640D0 (en) | 2007-05-16 | 2007-11-07 | Seereal Technologies Sa | Holograms |
| JP2009049384A (ja) | 2007-07-20 | 2009-03-05 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| EP2183780A4 (en) | 2007-08-02 | 2010-07-28 | Applied Materials Inc | THIN FILM TRANSISTORS USING THIN FILM SEMICONDUCTOR MATERIALS |
| US8980066B2 (en) * | 2008-03-14 | 2015-03-17 | Applied Materials, Inc. | Thin film metal oxynitride semiconductors |
| WO2009117438A2 (en) | 2008-03-20 | 2009-09-24 | Applied Materials, Inc. | Process to make metal oxide thin film transistor array with etch stopping layer |
| CN102007586B (zh) * | 2008-04-18 | 2013-09-25 | 株式会社半导体能源研究所 | 薄膜晶体管及其制造方法 |
| WO2009128553A1 (en) * | 2008-04-18 | 2009-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and method for manufacturing the same |
| US8053294B2 (en) | 2008-04-21 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor by controlling generation of crystal nuclei of microcrystalline semiconductor film |
| JP5436017B2 (ja) | 2008-04-25 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7998801B2 (en) | 2008-04-25 | 2011-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor having altered semiconductor layer |
| US8258511B2 (en) | 2008-07-02 | 2012-09-04 | Applied Materials, Inc. | Thin film transistors using multiple active channel layers |
| KR102078248B1 (ko) | 2008-07-10 | 2020-02-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광장치 및 전자기기 |
| JP5216716B2 (ja) | 2008-08-20 | 2013-06-19 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
| US8283667B2 (en) | 2008-09-05 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| JP2010135384A (ja) * | 2008-12-02 | 2010-06-17 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置 |
| US9018109B2 (en) * | 2009-03-10 | 2015-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor including silicon nitride layer and manufacturing method thereof |
| KR101733718B1 (ko) * | 2009-09-24 | 2017-05-10 | 어플라이드 머티어리얼스, 인코포레이티드 | 소스 및 드레인 금속 식각을 위해 습식 프로세스를 이용하여 금속 산화물 또는 금속 산질화물 ｔｆｔ들을 제조하는 방법들 |
| US8840763B2 (en) | 2009-09-28 | 2014-09-23 | Applied Materials, Inc. | Methods for stable process in a reactive sputtering process using zinc or doped zinc target |
| CN102484471B (zh) | 2009-10-30 | 2015-04-01 | 株式会社半导体能源研究所 | 驱动器电路、包括该驱动器电路的显示设备和包括该显示设备的电子设备 |
| KR101836067B1 (ko) | 2009-12-21 | 2018-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터와 그 제작 방법 |
| TWI535028B (zh) | 2009-12-21 | 2016-05-21 | 半導體能源研究所股份有限公司 | 薄膜電晶體 |
| US8476744B2 (en) | 2009-12-28 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with channel including microcrystalline and amorphous semiconductor regions |
| US8558960B2 (en) * | 2010-09-13 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| TWI538218B (zh) | 2010-09-14 | 2016-06-11 | 半導體能源研究所股份有限公司 | 薄膜電晶體 |
| KR101765731B1 (ko) * | 2011-03-09 | 2017-08-08 | 삼성디스플레이 주식회사 | 금속 패턴의 형성 방법 및 이를 포함한 표시 기판의 제조 방법 |
| JP5933897B2 (ja) | 2011-03-18 | 2016-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2014109827A1 (en) * | 2013-01-08 | 2014-07-17 | Applied Materials, Inc. | High mobility film through quantum confinement using metal oxynitrides and oxides |
| KR102235443B1 (ko) * | 2014-01-10 | 2021-04-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN107390440B (zh) * | 2017-07-18 | 2020-12-01 | 昆山龙腾光电股份有限公司 | 显示装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60105275A (ja) * | 1983-11-11 | 1985-06-10 | Seiko Instr & Electronics Ltd | Ｍｉｓ型薄膜トランジスタ |
| US5153702A (en) * | 1987-06-10 | 1992-10-06 | Hitachi, Ltd. | Thin film semiconductor device and method for fabricating the same |
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| JPH0828513B2 (ja) * | 1987-11-13 | 1996-03-21 | 日本電信電話株式会社 | 薄膜トランジスタ |
| US5051800A (en) * | 1988-04-30 | 1991-09-24 | Hajime Shoji | Thin film semiconductor device and liquid crystal display apparatus using thereof |
| JPH02109341A (ja) * | 1988-10-19 | 1990-04-23 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
| JPH03167524A (ja) * | 1989-11-27 | 1991-07-19 | Sharp Corp | カラー液晶表示装置 |
| JP2798769B2 (ja) * | 1990-02-22 | 1998-09-17 | 三洋電機株式会社 | 薄膜トランジスタの製造方法 |
| JP2622183B2 (ja) * | 1990-04-05 | 1997-06-18 | シャープ株式会社 | アクティブマトリクス表示装置 |
| US5946561A (en) * | 1991-03-18 | 1999-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JPH04322469A (ja) * | 1991-04-23 | 1992-11-12 | Mitsubishi Electric Corp | 薄膜電界効果素子およびその製造方法 |
| JP2650543B2 (ja) * | 1991-11-25 | 1997-09-03 | カシオ計算機株式会社 | マトリクス回路駆動装置 |
| EP0569601B1 (en) * | 1991-11-29 | 1999-10-13 | Seiko Epson Corporation | Liquid crystal display and method of manufacturing same |
| JP3072637B2 (ja) * | 1991-12-25 | 2000-07-31 | セイコーエプソン株式会社 | アクティブマトリクス基板 |
| JP2543286B2 (ja) * | 1992-04-22 | 1996-10-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置 |
| JPH05335580A (ja) * | 1992-06-03 | 1993-12-17 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US5589406A (en) * | 1993-07-30 | 1996-12-31 | Ag Technology Co., Ltd. | Method of making TFT display |
| JPH07318978A (ja) * | 1994-05-20 | 1995-12-08 | Sony Corp | 表示素子用薄膜トランジスタアレイ |
| KR100306527B1 (ko) * | 1994-06-15 | 2002-06-26 | 구사마 사부로 | 박막반도체장치의제조방법,박막반도체장치 |
| JPH09153458A (ja) * | 1995-09-26 | 1997-06-10 | Fujitsu Ltd | 薄膜半導体装置およびその製造方法 |
| US5837568A (en) * | 1995-12-12 | 1998-11-17 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor devices |
-
1993
- 1993-11-05 JP JP30133793A patent/JPH07131030A/ja active Pending
-
1994
- 1994-11-03 EP EP94117355A patent/EP0652595B1/en not_active Expired - Lifetime
- 1994-11-03 KR KR1019940028718A patent/KR100317729B1/ko not_active IP Right Cessation
- 1994-11-03 DE DE69434450T patent/DE69434450T2/de not_active Expired - Lifetime
- 1994-11-05 CN CN94112822A patent/CN1050939C/zh not_active Expired - Lifetime
-
1996
- 1996-12-12 US US08/764,308 patent/US6153893A/en not_active Expired - Lifetime
-
1999
- 1999-11-03 US US09/433,179 patent/US6468839B2/en not_active Expired - Lifetime
Cited By (67)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1010583A (ja) * | 1996-04-22 | 1998-01-16 | Sharp Corp | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 |
| KR100532783B1 (ko) * | 1996-09-21 | 2006-03-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브매트릭스디스플레이장치및그제조방법 |
| US6704068B2 (en) | 1997-02-27 | 2004-03-09 | Seiko Epson Corporation | LCD having a particular light-shield and connection |
| JP2002221738A (ja) * | 1997-02-27 | 2002-08-09 | Seiko Epson Corp | 表示領域を備えた基板、液晶装置及び投写型表示装置 |
| US6717633B2 (en) | 1997-02-27 | 2004-04-06 | Seiko Epson Corporatoin | Apparatus for providing light shielding in a liquid crystal display |
| KR100540131B1 (ko) * | 1997-07-19 | 2006-03-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치제조방법 |
| KR100635085B1 (ko) * | 1997-08-19 | 2007-01-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP2002500829A (ja) * | 1998-03-28 | 2002-01-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 薄膜トランジスタを有する電子装置 |
| US6346718B1 (en) | 1998-10-07 | 2002-02-12 | Sony Corporation | Electro-optic device, drive substrate for electro-optic device and method of manufacturing the same |
| JP4493744B2 (ja) * | 1998-12-28 | 2010-06-30 | シャープ株式会社 | 液晶表示装置用基板及びその製造方法 |
| JP2001291870A (ja) * | 2000-04-06 | 2001-10-19 | Sony Corp | 薄膜トランジスタ及びその製造方法 |
| KR100482162B1 (ko) * | 2002-08-28 | 2005-04-14 | 엘지.필립스 엘시디 주식회사 | 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법 |
| JP2008010889A (ja) * | 2003-07-14 | 2008-01-17 | Semiconductor Energy Lab Co Ltd | 発光装置、電子機器 |
| US8373166B2 (en) | 2003-07-14 | 2013-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| JP2005051211A (ja) * | 2003-07-14 | 2005-02-24 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US8319219B2 (en) | 2003-07-14 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US8735896B2 (en) | 2003-07-14 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| JP2011199300A (ja) * | 2003-07-14 | 2011-10-06 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2005243951A (ja) * | 2004-02-26 | 2005-09-08 | Semiconductor Energy Lab Co Ltd | 半導体膜の成膜方法 |
| US7629208B2 (en) | 2006-05-10 | 2009-12-08 | Sony Corporation | Method of manufacturing thin film transistor, thin film transistor, and display unit |
| KR101410402B1 (ko) * | 2006-05-10 | 2014-06-20 | 소니 주식회사 | 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 및디스플레이 장치 |
| US8482008B2 (en) | 2006-05-10 | 2013-07-09 | Sony Corporation | Method of manufacturing thin film transistor, thin film transistor, and display unit |
| US8222643B2 (en) | 2006-05-10 | 2012-07-17 | Sony Corporation | Method of manufacturing thin film transistor, thin film transistor, and display unit |
| US7812348B2 (en) | 2008-02-29 | 2010-10-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistor and display device |
| US7786485B2 (en) | 2008-02-29 | 2010-08-31 | Semicondutor Energy Laboratory Co., Ltd. | Thin-film transistor and display device |
| US8618544B2 (en) | 2008-03-01 | 2013-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| US7968880B2 (en) | 2008-03-01 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| US8624321B2 (en) | 2008-03-18 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor including a microcrystalline semiconductor layer and amorphous semiconductor layer and display device including the same |
| US8207538B2 (en) | 2008-03-18 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US7821012B2 (en) | 2008-03-18 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US8525170B2 (en) | 2008-04-18 | 2013-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| US8049215B2 (en) | 2008-04-25 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US8039842B2 (en) | 2008-05-22 | 2011-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device including thin film transistor |
| KR20110023888A (ko) | 2008-06-27 | 2011-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터, 반도체장치 및 전자기기 |
| US8637866B2 (en) | 2008-06-27 | 2014-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| JP2010113253A (ja) * | 2008-11-07 | 2010-05-20 | Hitachi Displays Ltd | 表示装置及び表示装置の製造方法 |
| US8569120B2 (en) | 2008-11-17 | 2013-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor |
| US8604481B2 (en) | 2009-03-09 | 2013-12-10 | Semiconductor Energy Co., Ltd. | Thin film transistor |
| KR20110126745A (ko) | 2009-03-09 | 2011-11-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터 |
| US8304775B2 (en) | 2009-03-09 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US8546810B2 (en) | 2009-05-28 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device, and electronic appliance |
| JP2022003693A (ja) * | 2009-07-18 | 2022-01-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8598586B2 (en) | 2009-12-21 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| US8383434B2 (en) | 2010-02-22 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| JP2011205077A (ja) * | 2010-03-02 | 2011-10-13 | Semiconductor Energy Lab Co Ltd | 微結晶半導体膜の作製方法、及び半導体装置の作製方法 |
| US8343858B2 (en) | 2010-03-02 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8735897B2 (en) | 2010-03-15 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8519394B2 (en) | 2010-03-15 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8884297B2 (en) | 2010-05-14 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof |
| JP2011258937A (ja) * | 2010-05-14 | 2011-12-22 | Semiconductor Energy Lab Co Ltd | 微結晶シリコン膜及びその作製方法、並びに半導体装置 |
| US8410486B2 (en) | 2010-05-14 | 2013-04-02 | Semiconductor Energy Labortory Co., Ltd. | Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8778745B2 (en) | 2010-06-29 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8518762B2 (en) | 2010-07-02 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9153537B2 (en) | 2010-07-02 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8486773B2 (en) | 2010-07-02 | 2013-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8916425B2 (en) | 2010-07-26 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8859404B2 (en) | 2010-08-25 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US9257561B2 (en) | 2010-08-26 | 2016-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
| US8338240B2 (en) | 2010-10-01 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing transistor |
| US8426295B2 (en) | 2010-10-20 | 2013-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of microcrystalline silicon film and manufacturing method of semiconductor device |
| US8450158B2 (en) | 2010-11-04 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8394685B2 (en) | 2010-12-06 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Etching method and manufacturing method of thin film transistor |
| US9048327B2 (en) | 2011-01-25 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device |
| US9401396B2 (en) | 2011-04-19 | 2016-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and plasma oxidation treatment method |
| US9525023B2 (en) | 2011-05-24 | 2016-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101875695B1 (ko) * | 2015-11-30 | 2018-07-06 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0652595A2 (en) | 1995-05-10 |
| DE69434450T2 (de) | 2006-05-24 |
| EP0652595A3 (en) | 1997-10-01 |
| EP0652595B1 (en) | 2005-08-10 |
| US6153893A (en) | 2000-11-28 |
| KR100317729B1 (ko) | 2002-08-27 |
| CN1112730A (zh) | 1995-11-29 |
| CN1050939C (zh) | 2000-03-29 |
| KR950015819A (ko) | 1995-06-17 |
| US20010014493A1 (en) | 2001-08-16 |
| DE69434450D1 (de) | 2005-09-15 |
| US6468839B2 (en) | 2002-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07131030A (ja) | 表示用薄膜半導体装置及びその製造方法 | |
| US9250490B2 (en) | Liquid crystal display device including light shielding film | |
| US7700495B2 (en) | Thin film transistor device and method of manufacturing the same, and liquid crystal display device | |
| JP3856889B2 (ja) | 反射型表示装置および電子デバイス | |
| JP4542492B2 (ja) | 電気光学装置及びその製造方法、電子機器、並びに半導体装置 | |
| KR100831881B1 (ko) | 박막 반도체 장치 | |
| JPH07146491A (ja) | 表示素子基板用半導体装置 | |
| JP3277732B2 (ja) | カラー表示装置 | |
| US8953110B2 (en) | Liquid crystal display and method for fabricating the same | |
| JP3774352B2 (ja) | 液晶表示装置 | |
| JPH0945930A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH08250742A (ja) | 半導体装置 | |
| US7602454B2 (en) | Liquid crystal display and method for fabricating the same | |
| JP2002359252A (ja) | 平面表示装置及びその製造方法 | |
| JPH1079514A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH08184852A (ja) | アクティブマトリクス型表示装置 | |
| KR101338107B1 (ko) | 액정표시장치의 제조방법 | |
| KR101338108B1 (ko) | 액정표시장치의 제조방법 | |
| JPH1187721A (ja) | 薄膜トランジスタおよびこれを備えた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| TWI392941B (zh) | 液晶顯示器及其製造方法 | |
| JPH0385529A (ja) | 薄膜半導体表示装置 | |
| JP3113914B2 (ja) | 半導体単結晶薄膜基板光弁装置 | |
| JPH07131031A (ja) | 表示用薄膜半導体装置の製造方法 | |
| JPH08181320A (ja) | 薄膜トランジスタとその製造方法 | |
| KR101358220B1 (ko) | 액정표시장치의 제조방법 |