JP3774352B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3774352B2 JP3774352B2 JP2000045810A JP2000045810A JP3774352B2 JP 3774352 B2 JP3774352 B2 JP 3774352B2 JP 2000045810 A JP2000045810 A JP 2000045810A JP 2000045810 A JP2000045810 A JP 2000045810A JP 3774352 B2 JP3774352 B2 JP 3774352B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- film
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に、高精細高画質のＴＦＴアクティブマトリックス方式の液晶表示装置の構造に関する。
【０００２】
【従来の技術】
ＯＡ機器等の画像情報、文字情報の表示装置として、薄膜トランジスタ（以下ＴＦＴと記す）を用いたアクティブマトリックス方式の液晶表示装置が知られている。この種の液晶表示装置においては低コスト化、高精細化、高画質化が重要な課題である。
【０００３】
低コスト化のために、ＴＦＴアクティブマトリックスを駆動する周辺駆動回路をもＴＦＴで構成し、同一基板上に集積する回路内蔵技術の従来技術が特開平８−１６７７２２号公報（第１の従来技術）に記載されている。駆動回路を内蔵することにより、外部接続のための接続端子の数を劇的に減らすことができるので、従来のように駆動ＬＳＩチップを実装する方式にくらべてより画素ピッチの微細な高精細の表示装置を安価に実現することが可能となる。
【０００４】
一方、画素ピッチが微細になってくると，画素開口率（単位画素内で光が透過する面積の比率）が減少し、光利用効率が低下するという問題が顕在化する。この問題を解決するためにさまざまな高開口率化技術が提案されている。その一つとして、特開平９−２２０２８号公報（第２の従来技術）には、液晶を駆動する画素電極と信号配線あるいは走査配線の間に感光性のレジストあるいはそのほかの有機膜を配置して画素電極と配線電極を重畳させることにより高開口率を得る方法が開示されている。
【０００５】
この従来技術は画素電極と配線電極を重畳させたときに形成される、画素電極と配線電極間の寄生容量を、誘電率２．７の有機膜を２ないし３μｍの厚みで形成することにより低減している。
【０００６】
【発明が解決しようとする課題】
上記第２の従来技術のように画素電極と配線電極を重畳させることは画素開口率を改善するためには非常に有効な手法であるが、一方、配線と画素電極間の間の寄生容量が大きくなるという欠点がある。特に、映像信号を供給する信号配線と画素電極間に大きな寄生容量が形成されると、信号のクロストークにより縦スミアと呼ばれる縦方向の画像のシャドウイングが発生し画質が低下する。上記第２の従来技術では画素電極と配線電極の間に形成する誘電体膜を、誘電率２．７の有機膜とし２ないし３μｍの厚みで形成することにより寄生容量を低減している。
【０００７】
しかしながら、上記の従来技術には以下のような問題がある。第１に耐熱性が無機膜にくらべ劣るレジストなどの有機膜の上に画素電極となるＩＴＯ電極を形成する際に、有機膜表面にしわが発生し、光透過率が低下することがある。これは有機膜の耐熱性が充分でないためにおこる。これを防止するため、有機膜の耐熱性を改善すると膜の誘電率が大きくなり、所望の寄生容量低減の効果が小さくなってしまう。
【０００８】
また、誘電率２．７という値は、寄生容量低減のためには充分小さい値ではなく、実際にはさらに小さな誘電率の膜が望まれるが、一般に有機材料では誘電率２．５以下となるような膜を得ることは困難であり、無理に誘電率を小さくすると耐熱性が低下し、上記のような問題が発生する。
【０００９】
さらに、上記第２の従来技術で形成される画素構造を有する液晶表示装置において、上記第１の従来技術のように、ＴＦＴで形成した周辺駆動回路を同一基板上に内蔵した場合、特に画質に与える影響が大きくなる。
【００１０】
ガラス基板上に集積する周辺駆動回路には多結晶シリコンを半導体活性層として用いたＴＦＴが一般的に用いられるが、このような多結晶シリコンＴＦＴは、キャリア移動度が単結晶シリコンにくらべ劣ることや、駆動回路素子のゲート長やゲート酸化膜の膜厚をシリコンウエハを用いて製造されるドライバＬＳＩで用いられるトランジスタほど小さくすることは困難であることから、電流駆動能力が充分ではない。このため、ドライバＬＳＩを液晶パネルの外に設ける回路外付け型の液晶表示装置にくらべ、駆動回路内蔵型液晶表示装置では特に、駆動回路からみて負荷容量となる画素電極と配線電極間の寄生容量を小さくする必要がある。
【００１１】
このような目的のためには誘電率２．７という値は充分小さいとは言えず、さらに誘電率の小さな材料が必要となっている。
【００１２】
本発明の目的は、上述したような問題を解決し、画素電極と配線電極間の寄生容量を充分に低減できる構成を備えた液晶表示装置を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するために本発明では、複数の信号電極と複数の走査電極が交差する点の近傍に形成された複数の薄膜トランジスタと、前記複数の薄膜トランジスタの各々に接続され前記複数の信号電極と絶縁層によって絶縁分離された画素電極とを有し、前記画素電極に与える電圧によって液晶層を駆動する液晶表示装置において、前記画素電極の一部と前記複数の信号電極の一部を重畳させ、前記画素電極と前記複数の信号電極とを絶縁分離する絶縁層を、少なくとも１層の酸化珪素を主成分とする多孔質絶縁膜を含むように構成したことを特徴とする。
【００１４】
【発明の実施の形態】
本発明は、少なくとも一方が透明な一対の基板と、この基板に挟持された液晶層を有する液晶表示装置において、前記一対の基板の一方は少なくともその主表面が絶縁性であって、前記絶縁性の主表面に形成された複数の走査電極と、前記複数の走査電極に交差するように形成された複数の信号電極と、前記複数の信号電極と複数の走査電極が交差する点の近傍に形成された複数の薄膜トランジスタと、前記複数の薄膜トランジスタの各々に接続され前記複数の信号電極と絶縁層によって絶縁分離された画素電極とを有し、前記画素電極に与える電圧によって前記液晶層を駆動する機能をさらに有する液晶表示装置において、前記画素電極の一部と前記複数の信号電極の一部を重畳させ、前記画素電極と前記複数の信号電極とを絶縁分離する絶縁層を、少なくとも１層の酸化珪素を主成分とする多孔質絶縁膜を含むように構成したものである。
【００１５】
この時、前記多孔質絶縁膜は主成分が酸化珪素であって比誘電率が２．５以下であるか、あるいは、主成分が酸化珪素であってその密度が０．０５ｇ／ｃｍ3以上０．３ｇ／ｃｍ3以下とした。また、より望ましい構成として、前記画素電極と前記複数の信号電極とを絶縁分離する絶縁層は、少なくとも１層の酸化珪素膜または窒化珪素膜と多孔質絶縁膜からなる多層構造とした。さらにまた、前記多孔質絶縁膜は、主成分が酸化珪素であってポロジティが２５％以上７５％以下であることが好ましい。ここでポロジティとは膜中で空隙の体積割合を意味する。
【００１６】
本発明によれば、画素電極と信号配線電極間に介在する誘電体膜に酸化珪素を主成分とする多孔質膜絶縁膜を用いることにより、比誘電率を従来にくらべ飛躍的に低減できるため寄生容量を大幅に低減できる。特に、多孔質絶縁膜の密度を０．０５ｇ／ｃｍ3以上０．３ｇ／ｃｍ3以下とすることにより、比誘電率が２．５以下とできる。
【００１７】
さらに、本発明では、前記画素電極と前記複数の信号電極とを絶縁分離する絶縁層は、少なくとも１層の酸化珪素膜または窒化珪素膜と多孔質絶縁膜からなる多層構造とし、画素電極となるＩＴＯ電極と多孔質膜とが直接接触しないようにした。このような構成とすることにより、ＩＴＯをエッチングする際に、ＩＴＯのエッチング液である臭化水素酸などの強酸が多孔質膜中に侵入し，毛細管圧により多孔質膜を破壊する、あるいは、後の工程での汚染源となることを防止できる。
【００１８】
本発明のその他の特徴は以下の実施の形態から明らかとなるであろう。以下、本発明の実施の形態を図面を用いて説明する。
【００１９】
（実施の形態１）
図１および図２は本発明の第１の実施形態における液晶表示装置に係る単位画素の断面および平面図である。図１は図２中Ａ−Ａ’部の断面を示す。
【００２０】
本実施形態の液晶表示装置において、全体は歪点約６７０°Ｃの無アルカリガラス基板１上に膜厚５０ｎｍのＳｉ3Ｎ4膜２００と膜厚１２０ｎｍのＳｉＯ2膜２からなるバッファ絶縁膜２３の上に形成されている。バッファ絶縁膜２３はガラス基板１からのＮａ等の不純物の拡散を防止する役割を持つ。バッファ絶縁膜２３上には膜厚５０ｎｍの真性多結晶Ｓｉ（以下ｐｏｌｙ‐Ｓｉと記す）膜３０が形成され、真性ｐｏｌｙ−Ｓｉ膜３０は、一対の高抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３３に接し、さらに一対の高抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３３の各々はソース、ドレインとなる低抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３１に接している。高抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３３はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）層として作用し、ｐｏｌｙ−Ｓｉ層中ドレイン近傍の横方向電界を緩和し、ホットキャリアの発生を抑制する働きを持つ。真性ｐｏｌｙ−Ｓｉ膜３０上にはＳｉＯ2からなるゲート絶縁膜２０を介してＭｏよりなる走査配線電極１０が形成されている。
【００２１】
さらに、本液晶表示装置においては、上記部材全部を覆うようにＳｉＯ2からなる層間絶縁膜２１が形成され、層間絶縁膜２１に設けたコンタクトスルーホールを介して、Ｍｏ／Ａｌ／Ｍｏの３層金属膜よりなる信号配線電極１２およびソース電極１１が前記Ｎ型の低抵抗ｐｏｌｙ−Ｓｉ層に接続されている。Ａｌの下層のＭｏ膜は低抵抗ｐｏｌｙ−Ｓｉ膜とＡｌの間のコンタクト抵抗を、Ａｌの上層のＭｏ膜はソース電極と画素電極の間のコンタクト抵抗を低減するために設けている。また、多結晶シリコン膜の一部の上にはゲート絶縁膜２０を介してＭｏよりなる共通電極１５が形成され電荷蓄積容量Ｃｓｔを構成している。本実施形態では、これらのＴＦＴおよび容量素子全体は膜厚２μｍのＳｉＯ2を主成分とする多孔質絶縁膜２３０により被覆されている。
【００２２】
さらに本液晶表示装置のＴＦＴのソース電極１１には、層間絶縁膜２１および多孔質絶縁膜２３０に設けたコンタクトスルーホールを介してインジウム‐スズ酸化物（ＩＴＯ）よりなる画素電極１３が接続されている。なお、図２に示すように、本実施形態の液晶表示装置においては、画素電極１３の端部と信号配線電極１２は互いに重畳するように配置されている。また、前記多孔質絶縁膜２３０は膜中の空隙の体積分率が約４０％で比誘電率２．３を有するものである。
【００２３】
本実施形態によれば、画素電極１３と信号配線電極１２を絶縁層２３０を介して互いに重畳させることにより、開口率を向上できる。また、このように開口率が向上された構造において、信号配線電極１２と画素電極１３の間の絶縁膜２３０に、膜中の空隙の体積分率が約４０％で比誘電率２．３のＳｉＯ2を主成分とする多孔質膜を用いることにより、信号配線電極１２と画素電極１３の間の寄生容量を効果的に低減できる。例えば、上記例の構成では、画素電極１３と信号配線電極１２間の単位長さあたりの寄生容量は約０．０１ｆＦ／μｍとなり、画素ピッチを２００μｍとすると、１個の画素と１本の信号配線電極間の寄生容量値は約２ｆＦと充分小さな値にできた。
【００２４】
（実施の形態２）
図３は本発明の第２の実施形態の液晶表示装置の単位画素の断面図である。本実施形態の平面パターンは図２に示されたものとほぼ同一であるため、ここでは図示しない。本実施形態においては、画素電極１３と信号配線電極１２を分離する絶縁層がＳｉＯ2を主成分とする多孔質絶縁膜２３０とＳｉ3Ｎ4からなる保護絶縁膜膜２３１の２層構造となっている点に特徴がある。
【００２５】
本実施形態のようにＩＴＯからなる画素電極１３と多孔質絶縁膜２３０の間に多孔質ではない通常の絶縁膜を挟むことにより、ＩＴＯの密着性が向上する。また、ＩＴＯのエッチング加工時に多孔質絶縁膜２３０がエッチング液に曝されることがないので、エッチング液による多孔質絶縁膜へのダメージ、具体的にはエッチング液が多孔質膜に浸透することで発生する毛管圧による膜の破壊を防止することができる。
【００２６】
多孔質絶縁膜とＩＴＯ電極との間の絶縁膜はＳｉ3Ｎ4に限らず、通常のＳｉＯ2膜あるいはＳｉＯｘＮｙ膜等でも同様な効果が得られる。
【００２７】
（実施の形態３）
以上の２つの実施の形態では、多孔質絶縁膜は液晶表示装置の画素電極と信号配線電極の間を絶縁分離するために用いたが、多孔質絶縁膜が低誘電率であるという特徴は、液晶表示装置の信号配線電極と走査配線電極の間の絶縁膜に用いても生かすことができる。
【００２８】
図４は本発明の第３の実施形態の液晶表示装置の単位画素の断面図である。本実施形態の平面パターンは図２に示しされたものとほぼ同一である。本実施形態においては、走査配線電極１０および共通電極１５と信号配線電極１２の間の層間絶縁膜としてＳｉＯ2を主成分とする多孔質絶縁膜２３０を用いた点に特徴がある。
【００２９】
本実施形態の構成によれば、信号配線電極１２と走査配線電極１０の間に形成される容量を低減できるため，駆動回路から見た負荷容量を小さくできる。このような低負荷容量化により駆動回路の消費電力を低減することが可能になる。この特徴は特にバックライトを用いない反射型液晶表示装置と組み合わせることにより、非常に低消費電力な液晶表示装置を構成するために有効である。
【００３０】
（実施の形態４）
図５および図６は本発明の第４の実施の形態に係る液晶表示装置の単位画素の断面および平面図である。図５は図６中Ｄ−Ｄ’で示した線での断面図である。本実施の形態は逆スタガ型のＴＦＴを駆動素子として用いた点に特徴がある。
【００３１】
本実施形態では、歪点約６７０°Ｃの無アルカリガラス基板１上にＣｒよりなる走査電極配線１０が形成され、これを覆うようにＳｉ3Ｎ4からなるゲート絶縁膜２４が形成されている。前記走査配線電極１０上には前記ゲート絶縁膜２４を介して、ほぼ真性の水素化非晶質シリコン３００のパターンが形成され、前記ほぼ真性の水素化非晶質シリコン３００上には一対のｎ型にドープされた水素化非晶質シリコン３１０が形成されている。前記一対のｎ型にドープされた水素化非晶質シリコン３１０にはそれぞれ、Ｍｏ、Ａｌ、Ｍｏの３層の積層膜よりなる信号配線電極１２およびソース電極１１が接触している。また、前記走査配線電極１０の他の部分の上にはＭｏ、Ａｌ、Ｍｏの３層の積層膜よりなる容量電極１６がゲート絶縁膜２４を介して形成され、蓄積容量を形成している。
【００３２】
さらに本実施形態では、ＴＦＴと容量素子全体を被覆するように、Ｓｉ3Ｎ4よりなる保護絶縁膜２３１が形成され、さらに保護絶縁膜２３１上にはＳｉＯ2を主成分とする多孔質絶縁膜２３０が形成されている。前記多孔質絶縁膜２３０上にはＩＴＯからなる画素電極１３が、その端部が前記信号配線電極１２と重畳するように形成され、保護絶縁膜２３１および多孔質絶縁膜２３０に開口したスルーホ−ルを介してＴＦＴのソース電極１１と容量電極１６に接続されている。
【００３３】
本実施形態では、画素電極１３と前記信号配線電極１２と重畳させつつ前記第１の実施形態と同様に画素電極１３と信号配線電極１２間の寄生容量を低減できるので、開口率が大きくかつクロストークがない良好な画質を持つ液晶表示装置を実現できる。
【００３４】
また、本実施形態では逆スタガ型のＴＦＴを用いているが、逆スタガ型のＴＦＴでは１対のｎ型水素化非晶質シリコン膜の間に形成される真性水素化非晶質シリコン膜面と保護絶縁膜との界面（バックチャネルと称する）性質がＴＦＴのオフ特性に強い影響をおよぼす。このため、多孔質絶縁膜のような水分等を吸着しやすい物質をＴＦＴ上に直接形成することは望ましくない。このため本実施形態では多孔質膜とＴＦＴの間にＳｉ3Ｎ4からなる保護絶縁膜２３１を設けた。このことにより、オフ電流が小さく安定なＴＦＴを形成できるので良好な画質を持つ液晶表示装置を実現できる。
【００３５】
（実施の形態５）
図７および図８は本発明の第５の実施の形態に係る液晶表示装置の単位画素の断面および平面図である。図７は図８中Ｅ−Ｅ’で示した線での断面図である。
【００３６】
本実施形態の液晶表示装置において、全体は歪点約６７０°Cの無アルカリガラス基板１上に膜厚５０ｎｍのＳｉ3Ｎ4膜２００と膜厚１２０ｎｍのＳｉＯ2膜２からなるバッファ絶縁膜の上に形成されている。バッファ絶縁膜上には膜厚５０ｎｍの真性多結晶Ｓｉ（以下ｐｏｌｙ‐Ｓｉと記す）膜３０が形成され、真性ｐｏｌｙ−Ｓｉ膜３０は、一対の高抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３３に接し、さらに一対の高抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３３のおのおのはソース、ドレインとなる低抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３１に接している。真性ｐｏｌｙ−Ｓｉ膜３０上にはＳｉＯ2からなるゲート絶縁膜２０を介してＭｏよりなる走査配線電極１０が形成されている。
【００３７】
さらに本実施形態では、上記部材全部を覆うようにＳｉＯ2からなる層間絶縁膜２１が形成され、層間絶縁膜２１に設けたコンタクトスルーホールを介して、Ｍｏ／Ａｌ／Ｍｏの３層金属膜よりなる信号配線電極１２およびソース電極１１が前記Ｎ型の低抵抗ｐｏｌｙ−Ｓｉ層に接続されている。ＴＦＴ全体は膜厚２μｍのＳｉＯ2を主成分とする多孔質絶縁膜２３０と膜厚５０ｎｍのＳｉ3Ｎ4よりなる保護絶縁膜２３１により被覆されている。
【００３８】
保護絶縁膜２３１上にはコンタクト部分ＴＨを除く画像表示部のほぼ全面に渡ってＩＴＯよりなる共通電極１７が形成されている。前記共通電極１７上には膜厚３００ｎｍのＳｉＯ2よりなる容量絶縁膜２５が形成され、前記容量絶縁膜２５上にはＩＴＯよりなる画素電極１３がその端部が前記信号配線電極１２と重畳するように形成されている。前記容量絶縁膜２５、保護絶縁膜２３１、多孔質絶縁膜２３０に設けたスルーホールを介してＴＦＴのソース電極１１に接続され、前記共通電極１７と容量絶縁膜２５と画素電極１３により蓄積容量を形成している。
【００３９】
本実施形態においては、画素電極１３と信号配線電極１２とを重畳させただけでなく、蓄積容量を２層のＩＴＯ電極とその間に挟持された絶縁層により構成したため、容量形成に伴う開口率の低下がなく、開口率を極めて大きくできる。本実施形態によれば、画素ピッチ２００μｍで開口率８５％が得られた。
【００４０】
通常、共通電極１７を表示部のほぼ全面に渡って形成すると、共通電極と走査配線電極１０あるいは信号配線電極間１２の容量が増大し、共通電極１７の容量負荷が大きくなり、横スミアを呼ばれる画像が横方向へのシャドウイングが発生することが知られている。本実施形態では、この問題を解決するため、信号配線電極１２と共通電極１７の間にＳｉＯ2を主成分とする多孔質絶縁膜を配置することにより、共通電極と配線の間に形成される寄生容量を低減できた、このことにより、画質の低下を伴うことなく開口率を拡大できたので、高画質で明るい液晶表示装置を実現できた。
【００４１】
さらに、本実施形態の構成によれば、蓄積容量値を大きくしても開口率の低下がないため、容量値を大きくすることができる、これによりＴＦＴのリーク電流を補償できるので、リーク電流に起因するコントラスト低下や画像の焼きつき等の画質不良を抑制できる。この特徴はＴＦＴの特性ばらつきが比較的大きいレーザ再結晶化法により形成した多結晶シリコン膜上に形成したＴＦＴを用いる液晶表示装置において、オフ電流ばらつきのマージンを拡大することを意味しより望ましいものである。
【００４２】
（実施の形態６）
図９および図１０は本発明の第６の実施形態にかかる液晶表示装置の単位画素の平断面および平面図である。図９は図１０中、Ｆ−Ｆ’で示した線に沿った断面図である。
【００４３】
本実施形態の構成は、前記第５の実施形態とほぼ同様である。すなわち、ＴＦＴ上に膜厚２μｍのＳｉＯ2を主成分とする多孔質絶縁膜２３０と膜厚５０ｎｍのＳｉ3Ｎ4よりなる保護絶縁膜２３１を形成し、保護絶縁膜２３１上にはコンタクト部分ＴＨを除く画像表示部のほぼ全面に渡ってＩＴＯよりなる共通電極１７が形成され、前記共通電極１７上には膜厚３００ｎｍのＳｉＯ2よりなる容量絶縁膜２５が形成され、前記容量絶縁膜２５上にはＩＴＯよりなる画素電極１３がその端部が前記信号配線電極１２と重畳するように形成され、前記容量絶縁膜２５、保護絶縁膜２３１、多孔質絶縁膜２３０に設けたスルーホールを介してＴＦＴのソース電極１１に接続され、前記共通電極１７と容量絶縁膜２５と画素電極１３により蓄積容量を形成している。
【００４４】
これらの特徴的構成により、本実施形態においては、前記第５の実施の形態と同等な効果を持つ。加えて、本実施形態においては、容量絶縁膜２５上に形成される画素電極１３が櫛歯状の平面パターンを有し、この櫛歯状画素電極の隙間と、容量絶縁膜下の共通電極間に液晶層を駆動する電圧を与え、これらの電極の間に発生するフリンジ電界により液晶層を駆動することを特徴とする。
【００４５】
本実施形態のように、液晶層を基板面にほぼ沿う方向の電界により駆動すると、電界を印加したさいに液晶分子が基板面に対して立ちあがらないで、基板面内で回転することにより透過する光の偏光方向を制御して画像表示ができるので、液晶分子の複屈折性に起因するコントラストの視野角依存性を実質的になくすことができ、視野角の広い高画質の液晶表示装置が得られる。
【００４６】
（実施の形態７）
図１１は、周辺駆動回路をＴＦＴアクティブマトリックスとともに同一基板上に集積した、本実施形態による液晶表示装置全体の等価回路を示す。例えば、図３および図４に示した実施形態の構成を持ち、Ｙ１〜Ｙｅｎｄの走査配線電極１０とＸ１Ｒ、Ｘ１Ｇ、Ｘ１Ｂ〜ＸｅｎｄＢの信号配線電極１２、および、画素毎に設けられたＴＦＴとならなるＴＦＴアクティブマトリックス５０と、これを駆動する垂直走査回路５１、水平走査回路５２よりなる。
【００４７】
垂直走査回路５１は、クロック信号ＣＬＫＶにより駆動されるシフトレジスタ回路ＳＲＶと、行選択電圧ＶＧを供給されるレベルシフタＤＲＶとからなり、走査配線電極１０に行選択パルスを出力する。
【００４８】
水平走査回路５２は、クロック信号ＣＬＫＨにより駆動されるシフトレジスタ回路ＳＲＨと、６ビットにデジタル化された画像データＤＡＴＡをラッチするためのラッチ回路Ｌ１、ラッチされたデジタルデータをアナログデータにデコードするデジタルーアナログコンバータ回路ＤＡＣ、１行分のＤＡＣからの出力を一時的に蓄えるラインメモリＬＭ、およびラインメモリＬＭに蓄えた画像データを信号配線電極１２に供給するためのアナログスイッチＳＷよりなる。尚、ＤＡＣには各ビットに対応して重み付けされた基準電圧信号が供給されている。
【００４９】
ＴＦＴアクティブマトリクス５０として、本発明の構造を用いたことにより、画素電極と信号配線電極１２の間の寄生容量を小さくできる。このことは水平走査回路５２からみると出力トランジスタが駆動すべき負荷容量が小さくなったことを意味し、出力トランジスタの駆動能力がさほど大きくなくても、信号配線電極１２を駆動可能になる。
【００５０】
通常、単結晶シリコンの用いた液晶駆動用ＬＳＩにおいては、出力段の駆動能力を大きくするためアナログスイッチの後段にアナログアンプを形成している。このアナログアンプの出力電圧はペアリングされたトランジスタの特性が一致しないとオフセットを持ち、これが出力端子毎にばらつくと、表示むらになることがしばしば問題になる。このような問題は、本実施形態のような多結晶シリコンＴＦＴでも同様である。ただし、多結晶シリコンＴＦＴにおける個々のＴＦＴのばらつきは、単結晶のそれとは比べものにならないくらい大きいため、出力電圧のばらつきを抑えたアナログアンプを構成することは、実際には非常に困難である。
【００５１】
よって、多結晶シリコンＴＦＴにより駆動回路を構成する場合、アナログアンプを出力段に入れないよう構成することが一つの解決法となりうる。しかし、このような場合、回路の電流駆動能力をあまり大きくできないので、負荷容量の方を大幅に削減することが必要となる。そこで、本発明の構成によれば、信号配線電極の容量を低減することが可能となるため、このような表示むらの原因となるアナログアンプを敢えて使用しなくても駆動を可能とする。したがって、本実施形態の構成は、多結晶シリコンＴＦＴで構成した駆動回路内蔵型の液晶表示装置に好適なものである。
【００５２】
（実施の形態８）
図１２は本発明に係る液晶表示装置の液晶セル断面構造の一例を示す模式図である。液晶層５０６を基準に下部のガラス基板１上には、走査配線電極１０と信号配線電極１２とがマトリックス状に形成され、その交点近傍に形成されたＴＦＴを介してＩＴＯよりなる画素電極１３を駆動する。液晶層５０６を挾んで対向する対向ガラス基板５０８上にはＩＴＯよりなる対向電極５１０、及びカラーフィルター５０７、カラーフィルター保護膜５１１、遮光用ブラックマトリックスパターンを形成する遮光膜５１２が形成されている。
【００５３】
偏光板５０５はそれぞれ一対のガラス基板１，５０８の外側の表面に形成されている。液晶層５０６は液晶分子の向きを設定する下部配向膜ＯＲＩ１と、上部配向膜ＯＲＩ２の間に封入され、シール材ＳＬ（図示せず）によってシールされている。下部配向膜ＯＲＩ１は、ガラス基板１側の多孔質絶縁膜２３０の上部に形成される。対向ガラス基板５０８の内側の表面には、遮光膜５１２、カラーフィルター５０７、カラーフィルター保護膜５１１、対向電極５１０および上部配向膜ＯＲＩ２が順次積層して設けられている。
【００５４】
本液晶表示装置はガラス基板１側と対向ガラス基板５０８側の層を別々に形成し、その後上下ガラス基板１，５０８を重ねあわせ、両者間に液晶５０６を封入することによって組立られる。バックライトＢＬからの光の透過を画素電極１４部分で調節することによりＴＦＴ駆動型のカラー液晶表示装置が構成される。以上に述べた本発明の構成を用いることにより高画質のＴＦＴ方式透過型液晶表示装置を実現できる。
【００５５】
また、本発明の素子構造は透過型液晶表示装置だけでなく、反射型液晶表示装置にも適用可能である。例えば、図１１において、画素電極１３にＩＴＯではなく、Ａｌのような反射率の高い金属電極を用い、ガラス基板１下部の偏光板５０５とバックライトＢＬを除くことにより、本発明を適用した反射型の液晶表示装置が実現できる。
【００５６】
（実施の形態９）
本発明に係る製造工程を、上記図４に示した実施形態を例に取り、以下図１３〜図１９を用いて説明する。
【００５７】
本例の製造工程においては最初に、厚さ７００μｍ、幅７５０ｍｍ、幅９５０ｍｍの歪点約６７０°Cの無アルカリガラス基板１上を洗浄後、ＳｉＨ4とＮＨ3とＮ2の混合ガスを用いたプラズマＣＶＤ法により、膜厚５０ｎｍのＳｉ3Ｎ4膜２００を形成する。形成温度は３５０°Cである。続いて、テトラエトキシシランとＯ2の混合ガスを用いたプラズマＣＶＤ法により、膜厚１２０ｎｍのＳｉＯ2膜１００を形成する。Ｓｉ3Ｎ4、ＳｉＯ2ともに形成温度は３５０°Cである。
【００５８】
次に、ＳｉＯ2膜１００上にＳｉＨ4、Ａｒの混合ガスを用いたプラズマＣＶＤ法によりほぼ真性の水素化非晶質シリコン膜３００を５０ｎｍ形成する。成膜温度は３８０°Cで、成膜直後水素量は約５ａｔ％であった。さらに基板を４５０°Cで約３０分アニールすることにより、水素化非晶質シリコン膜３００中の水素を放出させる。アニール後の水素量は約１ａｔ％であった（図１３）。
【００５９】
次に、基板を３５０°Cに保持しながら、波長３０８ｎｍのエキシマレーザ光ＬＡを前記非晶質シリコン膜にフルエンス４００ｍＪ／ｃｍ2で照射し，非晶質シリコン膜を溶融再結晶化させて、ほぼ真性の多結晶シリコン膜３０を得る（図１４）。
【００６０】
次に、通常のホトリソグラフィ法により所定のレジストパターンを多結晶シリコン膜３０上に形成しＣＦ4とＯ2の混合ガスを用いたリアクティブイオンエッチング法により多結晶シリコン膜３０を所定の形状に加工する。
【００６１】
次に、テトラエトキシシランと酸素の混合ガスを用いたプラズマＣＶＤ法により膜厚１００ｎｍのＳｉＯ2を形成しゲート絶縁膜２０を得る。この時のテトラエトキシシランとＯ2の混合比は１：５０、形成温度は３８０°Cである。
【００６２】
次にスパッタリング法により、Ｍｏ膜を２００ｎｍ形成後、通常のホトリソグラフィ法により所定のレジストパターンをＭｏ膜上に形成し、ＣＦ4とＯ2の混合ガスを用いたリアクティブイオンエッチング法によりＭｏ膜を所定の形状に加工し走査配線電極１０を得る（図１５）。
【００６３】
次に、イオン注入法によりＰイオンを加速電圧７０ＫｅＶ、ドーズ量１Ｅ１３（ｃｍ-2）で打ちこんだあと、所定のレジストパターンを形成後にイオン注入法によりＰイオンを加速電圧７０ＫｅＶ、ドーズ量１Ｅ１５（ｃｍ-2）で打ちこみＮ型ＴＦＴのソース、ドレイン領域３１およびＬＤＤ領域３３を形成する（図１６）。
【００６４】
次に、所定のレジストパターンを形成後、イオン注入法によりＢイオンを加速電圧４０ＫｅＶ、ドーズ量１Ｅ１５で打ちこみ、Ｐ型ＴＦＴ（図示せず）のソース、ドレイン領域を形成する。
【００６５】
次に、テトラエトキシシランと酸素の混合ガスを用いたプラズマＣＶＤ法により、膜厚５００ｎｍのＳｉＯ2を形成し層間絶縁膜２１を得る。この時のテトラエトキシシランとＯ2の混合比は１：５、形成温度は３５０°Cである。
【００６６】
次に、基板を５５０°Cで５分間アニールして注入したＰやＢの不純物を活性化し、ＴＦＴのソース、ドレインおよびＬＤＤ領域の抵抗を所定の値にする。不純物活性化法としては通常の熱処理以外にランプを用いたラピッドサーマルアニール（ＲＴＡ）法を使用することも可能である。
【００６７】
次に、所定のレジストパターンを形成後、ＣＨＦ3を用いたリアクティブイオンエッチング法により、前記層間絶縁膜にコンタクトスルーホールを開孔する。続いて、スパッタリング法により、Ｍｏを５０ｎｍ、Ａｌ−Ｓｉ合金を５００ｎｍ、Ｍｏを５０ｎｍと順次積層形成した後、所定のレジストパターンを形成後、ＢＣｌ3とＣｌ2の混合ガスを用いたリアクティブイオンエッチング法により一括エッチングし、信号配線電極１２とソース電極１１を得る（図１７）。
【００６８】
次に、シリカ微粒子を分散した液体のトリエトキシシランをスピンコート法により基板上にコートし、膜厚約２．５μｍのスピンオングラス（ＳＯＧ）膜を形成し、これを３００°Cで１０分間ベークすることにより、膜厚２μｍの多孔質のＳｉＯ2膜２３０を形成した。多孔質膜２３０の比誘電率は約２．３である（図１８）。
【００６９】
多孔質膜のシリカ膜の形成は、この他、例えばジフェニルジメチルシラン（Ｓｉ（Ｃ6Ｈ5）2（ＯＣＨ3）2）とＡｒの混合ガスを用いたプラズマＣＶＤ法により温度１５０°CでＳｉＯ2膜を形成後、４００°CでＯ2プラズマ処理を行うことによっても得られる。ただし、Ｏ2プラズマ処理後は膜が吸湿性を帯びるのでヘキサメチルジシラザン（ＨＭＤＳ）処理を２５０°Cで１５分行うことにより吸湿のない安定した多孔質シリカ膜をえることができた。
【００７０】
この他にも、テトラエトキシシランをアルカリ触媒により湿潤ゲル化して基板上に塗布し、テトラエトキシランの加水分解によって生成された膜中のＨ2Ｏをエタノールで置換処理したあと、ＣＯ2等を用いた超臨界流体乾燥法により膜中のエタノールを除去することでも多孔質膜を得ることができる。但し、ＣＯ2を用いた超臨界流体処理は超高圧容器を必要とするため、１ｍ近い大きさを持つ液晶表示装置用ガラス基板を処理するにはあまり適当ではない。塗布法あるいはドライプロセスで形成することが望ましい。
【００７１】
なお、本発明においては多孔質絶縁膜の形成方法は上記の例だけに限定されるものではなく、上述したような比誘電率の多孔質絶縁膜が形成されるのであれば、他の形成方法を用いてもよい。
【００７２】
最後に、ＳｉＨ4とＮＨ3とＮ2の混合ガスを用いたプラズマＣＶＤ法により膜厚５０ｎｍのＳｉ3Ｎ4膜２３１を形成した後、所定のレジストパターンをＳｉ3Ｎ4膜上に形成し、ＣＦ4を用いたリアクティブイオンエッチング法により、Ｓｉ3Ｎ4膜２３１および多孔質シリカ膜２３０にコンタクトスルーホールを形成し、続いてスパッタリング法によりＩＴＯ膜を１４０ｎｍ形成し、臭化水素酸（ＨＢｒ）を用いて所定の形状に加工してアクティブマトリクス基板が完成する（図１９）。
【００７３】
【発明の効果】
以上のように、本発明によれば、画素電極と信号電極配線間の寄生容量を低減することができるため、寄生容量の増大を伴うことなしに開口率を向上できるので、明るい、高画質の液晶表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる液晶表示装置の画素断面図。
【図２】本発明の第１の実施の形態にかかる液晶表示装置の画素平面図。
【図３】本発明の第２の実施の形態にかかる液晶表示装置の画素断面図。
【図４】本発明の第３の実施の形態にかかる液晶表示装置の画素断面図。
【図５】本発明の第４の実施の形態にかかる液晶表示装置の画素断面図。
【図６】本発明の第４の実施の形態にかかる液晶表示装置の画素平面図。
【図７】本発明の第５の実施の形態にかかる液晶表示装置の画素断面図。
【図８】本発明の第５の実施の形態にかかる液晶表示装置の画素平面図。
【図９】本発明の第６の実施の形態にかかる液晶表示装置の画素断面図。
【図１０】本発明の第６の実施の形態にかかる液晶表示装置の画素平面図。
【図１１】本発明の第７の実施の形態にかかる駆動回路内蔵型液晶表示装置の全体構成図。
【図１２】本発明の第８の実施の形態にかかる液晶表示装置のセル断面図。
【図１３】本発明の第２の実施形態の液晶表示装置の一製造工程を示す断面図。
【図１４】本発明の第２の実施形態の液晶表示装置の一製造工程を示す断面図。
【図１５】本発明の第２の実施形態の液晶表示装置の一製造工程を示す断面図。
【図１６】本発明の第２の実施形態の液晶表示装置の一製造工程を示す断面図。
【図１７】本発明の第２の実施形態の液晶表示装置の一製造工程を示す断面図。
【図１８】本発明の第２の実施形態の液晶表示装置の一製造工程を示す断面図。
【図１９】本発明の第２の実施形態の液晶表示装置の一製造工程を示す断面図。
【符号の説明】
１…ガラス基板、２…Ｓｉ3Ｎ4バッファ膜、１０…走査配線電極、、１１…ソース電極、１２…信号配線電極、１３…画素電極、１５…容量電極、１７…共通電極、２０…ゲート絶縁膜、２１…層間絶縁層、２３…保護絶縁膜、２４…Ｓｉ3Ｎ4膜（ゲート絶縁膜）、２５…容量絶縁膜、３０…真性ｐｏｌｙ−Ｓｉ膜、３１…低抵抗ｎ型ｐｏｌｙ−Ｓｉ層、３３…高抵抗ｎ型ｐｏｌｙ−Ｓｉ層、５０…ＴＦＴアクティブマトリクス、５１…垂直走査回路、５２…水平走査回路、２００…ＳｉＯ2バッファ膜、２３０…多孔質絶縁膜、２３１…保護絶縁膜、３００…真性水素化非晶質Ｓｉ膜、Ｃｓｔ…蓄積容量。
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に、高精細高画質のＴＦＴアクティブマトリックス方式の液晶表示装置の構造に関する。
【０００２】
【従来の技術】
ＯＡ機器等の画像情報、文字情報の表示装置として、薄膜トランジスタ（以下ＴＦＴと記す）を用いたアクティブマトリックス方式の液晶表示装置が知られている。この種の液晶表示装置においては低コスト化、高精細化、高画質化が重要な課題である。
【０００３】
低コスト化のために、ＴＦＴアクティブマトリックスを駆動する周辺駆動回路をもＴＦＴで構成し、同一基板上に集積する回路内蔵技術の従来技術が特開平８−１６７７２２号公報（第１の従来技術）に記載されている。駆動回路を内蔵することにより、外部接続のための接続端子の数を劇的に減らすことができるので、従来のように駆動ＬＳＩチップを実装する方式にくらべてより画素ピッチの微細な高精細の表示装置を安価に実現することが可能となる。
【０００４】
一方、画素ピッチが微細になってくると，画素開口率（単位画素内で光が透過する面積の比率）が減少し、光利用効率が低下するという問題が顕在化する。この問題を解決するためにさまざまな高開口率化技術が提案されている。その一つとして、特開平９−２２０２８号公報（第２の従来技術）には、液晶を駆動する画素電極と信号配線あるいは走査配線の間に感光性のレジストあるいはそのほかの有機膜を配置して画素電極と配線電極を重畳させることにより高開口率を得る方法が開示されている。
【０００５】
この従来技術は画素電極と配線電極を重畳させたときに形成される、画素電極と配線電極間の寄生容量を、誘電率２．７の有機膜を２ないし３μｍの厚みで形成することにより低減している。
【０００６】
【発明が解決しようとする課題】
上記第２の従来技術のように画素電極と配線電極を重畳させることは画素開口率を改善するためには非常に有効な手法であるが、一方、配線と画素電極間の間の寄生容量が大きくなるという欠点がある。特に、映像信号を供給する信号配線と画素電極間に大きな寄生容量が形成されると、信号のクロストークにより縦スミアと呼ばれる縦方向の画像のシャドウイングが発生し画質が低下する。上記第２の従来技術では画素電極と配線電極の間に形成する誘電体膜を、誘電率２．７の有機膜とし２ないし３μｍの厚みで形成することにより寄生容量を低減している。
【０００７】
しかしながら、上記の従来技術には以下のような問題がある。第１に耐熱性が無機膜にくらべ劣るレジストなどの有機膜の上に画素電極となるＩＴＯ電極を形成する際に、有機膜表面にしわが発生し、光透過率が低下することがある。これは有機膜の耐熱性が充分でないためにおこる。これを防止するため、有機膜の耐熱性を改善すると膜の誘電率が大きくなり、所望の寄生容量低減の効果が小さくなってしまう。
【０００８】
また、誘電率２．７という値は、寄生容量低減のためには充分小さい値ではなく、実際にはさらに小さな誘電率の膜が望まれるが、一般に有機材料では誘電率２．５以下となるような膜を得ることは困難であり、無理に誘電率を小さくすると耐熱性が低下し、上記のような問題が発生する。
【０００９】
さらに、上記第２の従来技術で形成される画素構造を有する液晶表示装置において、上記第１の従来技術のように、ＴＦＴで形成した周辺駆動回路を同一基板上に内蔵した場合、特に画質に与える影響が大きくなる。
【００１０】
ガラス基板上に集積する周辺駆動回路には多結晶シリコンを半導体活性層として用いたＴＦＴが一般的に用いられるが、このような多結晶シリコンＴＦＴは、キャリア移動度が単結晶シリコンにくらべ劣ることや、駆動回路素子のゲート長やゲート酸化膜の膜厚をシリコンウエハを用いて製造されるドライバＬＳＩで用いられるトランジスタほど小さくすることは困難であることから、電流駆動能力が充分ではない。このため、ドライバＬＳＩを液晶パネルの外に設ける回路外付け型の液晶表示装置にくらべ、駆動回路内蔵型液晶表示装置では特に、駆動回路からみて負荷容量となる画素電極と配線電極間の寄生容量を小さくする必要がある。
【００１１】
このような目的のためには誘電率２．７という値は充分小さいとは言えず、さらに誘電率の小さな材料が必要となっている。
【００１２】
本発明の目的は、上述したような問題を解決し、画素電極と配線電極間の寄生容量を充分に低減できる構成を備えた液晶表示装置を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するために本発明では、複数の信号電極と複数の走査電極が交差する点の近傍に形成された複数の薄膜トランジスタと、前記複数の薄膜トランジスタの各々に接続され前記複数の信号電極と絶縁層によって絶縁分離された画素電極とを有し、前記画素電極に与える電圧によって液晶層を駆動する液晶表示装置において、前記画素電極の一部と前記複数の信号電極の一部を重畳させ、前記画素電極と前記複数の信号電極とを絶縁分離する絶縁層を、少なくとも１層の酸化珪素を主成分とする多孔質絶縁膜を含むように構成したことを特徴とする。
【００１４】
【発明の実施の形態】
本発明は、少なくとも一方が透明な一対の基板と、この基板に挟持された液晶層を有する液晶表示装置において、前記一対の基板の一方は少なくともその主表面が絶縁性であって、前記絶縁性の主表面に形成された複数の走査電極と、前記複数の走査電極に交差するように形成された複数の信号電極と、前記複数の信号電極と複数の走査電極が交差する点の近傍に形成された複数の薄膜トランジスタと、前記複数の薄膜トランジスタの各々に接続され前記複数の信号電極と絶縁層によって絶縁分離された画素電極とを有し、前記画素電極に与える電圧によって前記液晶層を駆動する機能をさらに有する液晶表示装置において、前記画素電極の一部と前記複数の信号電極の一部を重畳させ、前記画素電極と前記複数の信号電極とを絶縁分離する絶縁層を、少なくとも１層の酸化珪素を主成分とする多孔質絶縁膜を含むように構成したものである。
【００１５】
この時、前記多孔質絶縁膜は主成分が酸化珪素であって比誘電率が２．５以下であるか、あるいは、主成分が酸化珪素であってその密度が０．０５ｇ／ｃｍ3以上０．３ｇ／ｃｍ3以下とした。また、より望ましい構成として、前記画素電極と前記複数の信号電極とを絶縁分離する絶縁層は、少なくとも１層の酸化珪素膜または窒化珪素膜と多孔質絶縁膜からなる多層構造とした。さらにまた、前記多孔質絶縁膜は、主成分が酸化珪素であってポロジティが２５％以上７５％以下であることが好ましい。ここでポロジティとは膜中で空隙の体積割合を意味する。
【００１６】
本発明によれば、画素電極と信号配線電極間に介在する誘電体膜に酸化珪素を主成分とする多孔質膜絶縁膜を用いることにより、比誘電率を従来にくらべ飛躍的に低減できるため寄生容量を大幅に低減できる。特に、多孔質絶縁膜の密度を０．０５ｇ／ｃｍ3以上０．３ｇ／ｃｍ3以下とすることにより、比誘電率が２．５以下とできる。
【００１７】
さらに、本発明では、前記画素電極と前記複数の信号電極とを絶縁分離する絶縁層は、少なくとも１層の酸化珪素膜または窒化珪素膜と多孔質絶縁膜からなる多層構造とし、画素電極となるＩＴＯ電極と多孔質膜とが直接接触しないようにした。このような構成とすることにより、ＩＴＯをエッチングする際に、ＩＴＯのエッチング液である臭化水素酸などの強酸が多孔質膜中に侵入し，毛細管圧により多孔質膜を破壊する、あるいは、後の工程での汚染源となることを防止できる。
【００１８】
本発明のその他の特徴は以下の実施の形態から明らかとなるであろう。以下、本発明の実施の形態を図面を用いて説明する。
【００１９】
（実施の形態１）
図１および図２は本発明の第１の実施形態における液晶表示装置に係る単位画素の断面および平面図である。図１は図２中Ａ−Ａ’部の断面を示す。
【００２０】
本実施形態の液晶表示装置において、全体は歪点約６７０°Ｃの無アルカリガラス基板１上に膜厚５０ｎｍのＳｉ3Ｎ4膜２００と膜厚１２０ｎｍのＳｉＯ2膜２からなるバッファ絶縁膜２３の上に形成されている。バッファ絶縁膜２３はガラス基板１からのＮａ等の不純物の拡散を防止する役割を持つ。バッファ絶縁膜２３上には膜厚５０ｎｍの真性多結晶Ｓｉ（以下ｐｏｌｙ‐Ｓｉと記す）膜３０が形成され、真性ｐｏｌｙ−Ｓｉ膜３０は、一対の高抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３３に接し、さらに一対の高抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３３の各々はソース、ドレインとなる低抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３１に接している。高抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３３はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）層として作用し、ｐｏｌｙ−Ｓｉ層中ドレイン近傍の横方向電界を緩和し、ホットキャリアの発生を抑制する働きを持つ。真性ｐｏｌｙ−Ｓｉ膜３０上にはＳｉＯ2からなるゲート絶縁膜２０を介してＭｏよりなる走査配線電極１０が形成されている。
【００２１】
さらに、本液晶表示装置においては、上記部材全部を覆うようにＳｉＯ2からなる層間絶縁膜２１が形成され、層間絶縁膜２１に設けたコンタクトスルーホールを介して、Ｍｏ／Ａｌ／Ｍｏの３層金属膜よりなる信号配線電極１２およびソース電極１１が前記Ｎ型の低抵抗ｐｏｌｙ−Ｓｉ層に接続されている。Ａｌの下層のＭｏ膜は低抵抗ｐｏｌｙ−Ｓｉ膜とＡｌの間のコンタクト抵抗を、Ａｌの上層のＭｏ膜はソース電極と画素電極の間のコンタクト抵抗を低減するために設けている。また、多結晶シリコン膜の一部の上にはゲート絶縁膜２０を介してＭｏよりなる共通電極１５が形成され電荷蓄積容量Ｃｓｔを構成している。本実施形態では、これらのＴＦＴおよび容量素子全体は膜厚２μｍのＳｉＯ2を主成分とする多孔質絶縁膜２３０により被覆されている。
【００２２】
さらに本液晶表示装置のＴＦＴのソース電極１１には、層間絶縁膜２１および多孔質絶縁膜２３０に設けたコンタクトスルーホールを介してインジウム‐スズ酸化物（ＩＴＯ）よりなる画素電極１３が接続されている。なお、図２に示すように、本実施形態の液晶表示装置においては、画素電極１３の端部と信号配線電極１２は互いに重畳するように配置されている。また、前記多孔質絶縁膜２３０は膜中の空隙の体積分率が約４０％で比誘電率２．３を有するものである。
【００２３】
本実施形態によれば、画素電極１３と信号配線電極１２を絶縁層２３０を介して互いに重畳させることにより、開口率を向上できる。また、このように開口率が向上された構造において、信号配線電極１２と画素電極１３の間の絶縁膜２３０に、膜中の空隙の体積分率が約４０％で比誘電率２．３のＳｉＯ2を主成分とする多孔質膜を用いることにより、信号配線電極１２と画素電極１３の間の寄生容量を効果的に低減できる。例えば、上記例の構成では、画素電極１３と信号配線電極１２間の単位長さあたりの寄生容量は約０．０１ｆＦ／μｍとなり、画素ピッチを２００μｍとすると、１個の画素と１本の信号配線電極間の寄生容量値は約２ｆＦと充分小さな値にできた。
【００２４】
（実施の形態２）
図３は本発明の第２の実施形態の液晶表示装置の単位画素の断面図である。本実施形態の平面パターンは図２に示されたものとほぼ同一であるため、ここでは図示しない。本実施形態においては、画素電極１３と信号配線電極１２を分離する絶縁層がＳｉＯ2を主成分とする多孔質絶縁膜２３０とＳｉ3Ｎ4からなる保護絶縁膜膜２３１の２層構造となっている点に特徴がある。
【００２５】
本実施形態のようにＩＴＯからなる画素電極１３と多孔質絶縁膜２３０の間に多孔質ではない通常の絶縁膜を挟むことにより、ＩＴＯの密着性が向上する。また、ＩＴＯのエッチング加工時に多孔質絶縁膜２３０がエッチング液に曝されることがないので、エッチング液による多孔質絶縁膜へのダメージ、具体的にはエッチング液が多孔質膜に浸透することで発生する毛管圧による膜の破壊を防止することができる。
【００２６】
多孔質絶縁膜とＩＴＯ電極との間の絶縁膜はＳｉ3Ｎ4に限らず、通常のＳｉＯ2膜あるいはＳｉＯｘＮｙ膜等でも同様な効果が得られる。
【００２７】
（実施の形態３）
以上の２つの実施の形態では、多孔質絶縁膜は液晶表示装置の画素電極と信号配線電極の間を絶縁分離するために用いたが、多孔質絶縁膜が低誘電率であるという特徴は、液晶表示装置の信号配線電極と走査配線電極の間の絶縁膜に用いても生かすことができる。
【００２８】
図４は本発明の第３の実施形態の液晶表示装置の単位画素の断面図である。本実施形態の平面パターンは図２に示しされたものとほぼ同一である。本実施形態においては、走査配線電極１０および共通電極１５と信号配線電極１２の間の層間絶縁膜としてＳｉＯ2を主成分とする多孔質絶縁膜２３０を用いた点に特徴がある。
【００２９】
本実施形態の構成によれば、信号配線電極１２と走査配線電極１０の間に形成される容量を低減できるため，駆動回路から見た負荷容量を小さくできる。このような低負荷容量化により駆動回路の消費電力を低減することが可能になる。この特徴は特にバックライトを用いない反射型液晶表示装置と組み合わせることにより、非常に低消費電力な液晶表示装置を構成するために有効である。
【００３０】
（実施の形態４）
図５および図６は本発明の第４の実施の形態に係る液晶表示装置の単位画素の断面および平面図である。図５は図６中Ｄ−Ｄ’で示した線での断面図である。本実施の形態は逆スタガ型のＴＦＴを駆動素子として用いた点に特徴がある。
【００３１】
本実施形態では、歪点約６７０°Ｃの無アルカリガラス基板１上にＣｒよりなる走査電極配線１０が形成され、これを覆うようにＳｉ3Ｎ4からなるゲート絶縁膜２４が形成されている。前記走査配線電極１０上には前記ゲート絶縁膜２４を介して、ほぼ真性の水素化非晶質シリコン３００のパターンが形成され、前記ほぼ真性の水素化非晶質シリコン３００上には一対のｎ型にドープされた水素化非晶質シリコン３１０が形成されている。前記一対のｎ型にドープされた水素化非晶質シリコン３１０にはそれぞれ、Ｍｏ、Ａｌ、Ｍｏの３層の積層膜よりなる信号配線電極１２およびソース電極１１が接触している。また、前記走査配線電極１０の他の部分の上にはＭｏ、Ａｌ、Ｍｏの３層の積層膜よりなる容量電極１６がゲート絶縁膜２４を介して形成され、蓄積容量を形成している。
【００３２】
さらに本実施形態では、ＴＦＴと容量素子全体を被覆するように、Ｓｉ3Ｎ4よりなる保護絶縁膜２３１が形成され、さらに保護絶縁膜２３１上にはＳｉＯ2を主成分とする多孔質絶縁膜２３０が形成されている。前記多孔質絶縁膜２３０上にはＩＴＯからなる画素電極１３が、その端部が前記信号配線電極１２と重畳するように形成され、保護絶縁膜２３１および多孔質絶縁膜２３０に開口したスルーホ−ルを介してＴＦＴのソース電極１１と容量電極１６に接続されている。
【００３３】
本実施形態では、画素電極１３と前記信号配線電極１２と重畳させつつ前記第１の実施形態と同様に画素電極１３と信号配線電極１２間の寄生容量を低減できるので、開口率が大きくかつクロストークがない良好な画質を持つ液晶表示装置を実現できる。
【００３４】
また、本実施形態では逆スタガ型のＴＦＴを用いているが、逆スタガ型のＴＦＴでは１対のｎ型水素化非晶質シリコン膜の間に形成される真性水素化非晶質シリコン膜面と保護絶縁膜との界面（バックチャネルと称する）性質がＴＦＴのオフ特性に強い影響をおよぼす。このため、多孔質絶縁膜のような水分等を吸着しやすい物質をＴＦＴ上に直接形成することは望ましくない。このため本実施形態では多孔質膜とＴＦＴの間にＳｉ3Ｎ4からなる保護絶縁膜２３１を設けた。このことにより、オフ電流が小さく安定なＴＦＴを形成できるので良好な画質を持つ液晶表示装置を実現できる。
【００３５】
（実施の形態５）
図７および図８は本発明の第５の実施の形態に係る液晶表示装置の単位画素の断面および平面図である。図７は図８中Ｅ−Ｅ’で示した線での断面図である。
【００３６】
本実施形態の液晶表示装置において、全体は歪点約６７０°Cの無アルカリガラス基板１上に膜厚５０ｎｍのＳｉ3Ｎ4膜２００と膜厚１２０ｎｍのＳｉＯ2膜２からなるバッファ絶縁膜の上に形成されている。バッファ絶縁膜上には膜厚５０ｎｍの真性多結晶Ｓｉ（以下ｐｏｌｙ‐Ｓｉと記す）膜３０が形成され、真性ｐｏｌｙ−Ｓｉ膜３０は、一対の高抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３３に接し、さらに一対の高抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３３のおのおのはソース、ドレインとなる低抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３１に接している。真性ｐｏｌｙ−Ｓｉ膜３０上にはＳｉＯ2からなるゲート絶縁膜２０を介してＭｏよりなる走査配線電極１０が形成されている。
【００３７】
さらに本実施形態では、上記部材全部を覆うようにＳｉＯ2からなる層間絶縁膜２１が形成され、層間絶縁膜２１に設けたコンタクトスルーホールを介して、Ｍｏ／Ａｌ／Ｍｏの３層金属膜よりなる信号配線電極１２およびソース電極１１が前記Ｎ型の低抵抗ｐｏｌｙ−Ｓｉ層に接続されている。ＴＦＴ全体は膜厚２μｍのＳｉＯ2を主成分とする多孔質絶縁膜２３０と膜厚５０ｎｍのＳｉ3Ｎ4よりなる保護絶縁膜２３１により被覆されている。
【００３８】
保護絶縁膜２３１上にはコンタクト部分ＴＨを除く画像表示部のほぼ全面に渡ってＩＴＯよりなる共通電極１７が形成されている。前記共通電極１７上には膜厚３００ｎｍのＳｉＯ2よりなる容量絶縁膜２５が形成され、前記容量絶縁膜２５上にはＩＴＯよりなる画素電極１３がその端部が前記信号配線電極１２と重畳するように形成されている。前記容量絶縁膜２５、保護絶縁膜２３１、多孔質絶縁膜２３０に設けたスルーホールを介してＴＦＴのソース電極１１に接続され、前記共通電極１７と容量絶縁膜２５と画素電極１３により蓄積容量を形成している。
【００３９】
本実施形態においては、画素電極１３と信号配線電極１２とを重畳させただけでなく、蓄積容量を２層のＩＴＯ電極とその間に挟持された絶縁層により構成したため、容量形成に伴う開口率の低下がなく、開口率を極めて大きくできる。本実施形態によれば、画素ピッチ２００μｍで開口率８５％が得られた。
【００４０】
通常、共通電極１７を表示部のほぼ全面に渡って形成すると、共通電極と走査配線電極１０あるいは信号配線電極間１２の容量が増大し、共通電極１７の容量負荷が大きくなり、横スミアを呼ばれる画像が横方向へのシャドウイングが発生することが知られている。本実施形態では、この問題を解決するため、信号配線電極１２と共通電極１７の間にＳｉＯ2を主成分とする多孔質絶縁膜を配置することにより、共通電極と配線の間に形成される寄生容量を低減できた、このことにより、画質の低下を伴うことなく開口率を拡大できたので、高画質で明るい液晶表示装置を実現できた。
【００４１】
さらに、本実施形態の構成によれば、蓄積容量値を大きくしても開口率の低下がないため、容量値を大きくすることができる、これによりＴＦＴのリーク電流を補償できるので、リーク電流に起因するコントラスト低下や画像の焼きつき等の画質不良を抑制できる。この特徴はＴＦＴの特性ばらつきが比較的大きいレーザ再結晶化法により形成した多結晶シリコン膜上に形成したＴＦＴを用いる液晶表示装置において、オフ電流ばらつきのマージンを拡大することを意味しより望ましいものである。
【００４２】
（実施の形態６）
図９および図１０は本発明の第６の実施形態にかかる液晶表示装置の単位画素の平断面および平面図である。図９は図１０中、Ｆ−Ｆ’で示した線に沿った断面図である。
【００４３】
本実施形態の構成は、前記第５の実施形態とほぼ同様である。すなわち、ＴＦＴ上に膜厚２μｍのＳｉＯ2を主成分とする多孔質絶縁膜２３０と膜厚５０ｎｍのＳｉ3Ｎ4よりなる保護絶縁膜２３１を形成し、保護絶縁膜２３１上にはコンタクト部分ＴＨを除く画像表示部のほぼ全面に渡ってＩＴＯよりなる共通電極１７が形成され、前記共通電極１７上には膜厚３００ｎｍのＳｉＯ2よりなる容量絶縁膜２５が形成され、前記容量絶縁膜２５上にはＩＴＯよりなる画素電極１３がその端部が前記信号配線電極１２と重畳するように形成され、前記容量絶縁膜２５、保護絶縁膜２３１、多孔質絶縁膜２３０に設けたスルーホールを介してＴＦＴのソース電極１１に接続され、前記共通電極１７と容量絶縁膜２５と画素電極１３により蓄積容量を形成している。
【００４４】
これらの特徴的構成により、本実施形態においては、前記第５の実施の形態と同等な効果を持つ。加えて、本実施形態においては、容量絶縁膜２５上に形成される画素電極１３が櫛歯状の平面パターンを有し、この櫛歯状画素電極の隙間と、容量絶縁膜下の共通電極間に液晶層を駆動する電圧を与え、これらの電極の間に発生するフリンジ電界により液晶層を駆動することを特徴とする。
【００４５】
本実施形態のように、液晶層を基板面にほぼ沿う方向の電界により駆動すると、電界を印加したさいに液晶分子が基板面に対して立ちあがらないで、基板面内で回転することにより透過する光の偏光方向を制御して画像表示ができるので、液晶分子の複屈折性に起因するコントラストの視野角依存性を実質的になくすことができ、視野角の広い高画質の液晶表示装置が得られる。
【００４６】
（実施の形態７）
図１１は、周辺駆動回路をＴＦＴアクティブマトリックスとともに同一基板上に集積した、本実施形態による液晶表示装置全体の等価回路を示す。例えば、図３および図４に示した実施形態の構成を持ち、Ｙ１〜Ｙｅｎｄの走査配線電極１０とＸ１Ｒ、Ｘ１Ｇ、Ｘ１Ｂ〜ＸｅｎｄＢの信号配線電極１２、および、画素毎に設けられたＴＦＴとならなるＴＦＴアクティブマトリックス５０と、これを駆動する垂直走査回路５１、水平走査回路５２よりなる。
【００４７】
垂直走査回路５１は、クロック信号ＣＬＫＶにより駆動されるシフトレジスタ回路ＳＲＶと、行選択電圧ＶＧを供給されるレベルシフタＤＲＶとからなり、走査配線電極１０に行選択パルスを出力する。
【００４８】
水平走査回路５２は、クロック信号ＣＬＫＨにより駆動されるシフトレジスタ回路ＳＲＨと、６ビットにデジタル化された画像データＤＡＴＡをラッチするためのラッチ回路Ｌ１、ラッチされたデジタルデータをアナログデータにデコードするデジタルーアナログコンバータ回路ＤＡＣ、１行分のＤＡＣからの出力を一時的に蓄えるラインメモリＬＭ、およびラインメモリＬＭに蓄えた画像データを信号配線電極１２に供給するためのアナログスイッチＳＷよりなる。尚、ＤＡＣには各ビットに対応して重み付けされた基準電圧信号が供給されている。
【００４９】
ＴＦＴアクティブマトリクス５０として、本発明の構造を用いたことにより、画素電極と信号配線電極１２の間の寄生容量を小さくできる。このことは水平走査回路５２からみると出力トランジスタが駆動すべき負荷容量が小さくなったことを意味し、出力トランジスタの駆動能力がさほど大きくなくても、信号配線電極１２を駆動可能になる。
【００５０】
通常、単結晶シリコンの用いた液晶駆動用ＬＳＩにおいては、出力段の駆動能力を大きくするためアナログスイッチの後段にアナログアンプを形成している。このアナログアンプの出力電圧はペアリングされたトランジスタの特性が一致しないとオフセットを持ち、これが出力端子毎にばらつくと、表示むらになることがしばしば問題になる。このような問題は、本実施形態のような多結晶シリコンＴＦＴでも同様である。ただし、多結晶シリコンＴＦＴにおける個々のＴＦＴのばらつきは、単結晶のそれとは比べものにならないくらい大きいため、出力電圧のばらつきを抑えたアナログアンプを構成することは、実際には非常に困難である。
【００５１】
よって、多結晶シリコンＴＦＴにより駆動回路を構成する場合、アナログアンプを出力段に入れないよう構成することが一つの解決法となりうる。しかし、このような場合、回路の電流駆動能力をあまり大きくできないので、負荷容量の方を大幅に削減することが必要となる。そこで、本発明の構成によれば、信号配線電極の容量を低減することが可能となるため、このような表示むらの原因となるアナログアンプを敢えて使用しなくても駆動を可能とする。したがって、本実施形態の構成は、多結晶シリコンＴＦＴで構成した駆動回路内蔵型の液晶表示装置に好適なものである。
【００５２】
（実施の形態８）
図１２は本発明に係る液晶表示装置の液晶セル断面構造の一例を示す模式図である。液晶層５０６を基準に下部のガラス基板１上には、走査配線電極１０と信号配線電極１２とがマトリックス状に形成され、その交点近傍に形成されたＴＦＴを介してＩＴＯよりなる画素電極１３を駆動する。液晶層５０６を挾んで対向する対向ガラス基板５０８上にはＩＴＯよりなる対向電極５１０、及びカラーフィルター５０７、カラーフィルター保護膜５１１、遮光用ブラックマトリックスパターンを形成する遮光膜５１２が形成されている。
【００５３】
偏光板５０５はそれぞれ一対のガラス基板１，５０８の外側の表面に形成されている。液晶層５０６は液晶分子の向きを設定する下部配向膜ＯＲＩ１と、上部配向膜ＯＲＩ２の間に封入され、シール材ＳＬ（図示せず）によってシールされている。下部配向膜ＯＲＩ１は、ガラス基板１側の多孔質絶縁膜２３０の上部に形成される。対向ガラス基板５０８の内側の表面には、遮光膜５１２、カラーフィルター５０７、カラーフィルター保護膜５１１、対向電極５１０および上部配向膜ＯＲＩ２が順次積層して設けられている。
【００５４】
本液晶表示装置はガラス基板１側と対向ガラス基板５０８側の層を別々に形成し、その後上下ガラス基板１，５０８を重ねあわせ、両者間に液晶５０６を封入することによって組立られる。バックライトＢＬからの光の透過を画素電極１４部分で調節することによりＴＦＴ駆動型のカラー液晶表示装置が構成される。以上に述べた本発明の構成を用いることにより高画質のＴＦＴ方式透過型液晶表示装置を実現できる。
【００５５】
また、本発明の素子構造は透過型液晶表示装置だけでなく、反射型液晶表示装置にも適用可能である。例えば、図１１において、画素電極１３にＩＴＯではなく、Ａｌのような反射率の高い金属電極を用い、ガラス基板１下部の偏光板５０５とバックライトＢＬを除くことにより、本発明を適用した反射型の液晶表示装置が実現できる。
【００５６】
（実施の形態９）
本発明に係る製造工程を、上記図４に示した実施形態を例に取り、以下図１３〜図１９を用いて説明する。
【００５７】
本例の製造工程においては最初に、厚さ７００μｍ、幅７５０ｍｍ、幅９５０ｍｍの歪点約６７０°Cの無アルカリガラス基板１上を洗浄後、ＳｉＨ4とＮＨ3とＮ2の混合ガスを用いたプラズマＣＶＤ法により、膜厚５０ｎｍのＳｉ3Ｎ4膜２００を形成する。形成温度は３５０°Cである。続いて、テトラエトキシシランとＯ2の混合ガスを用いたプラズマＣＶＤ法により、膜厚１２０ｎｍのＳｉＯ2膜１００を形成する。Ｓｉ3Ｎ4、ＳｉＯ2ともに形成温度は３５０°Cである。
【００５８】
次に、ＳｉＯ2膜１００上にＳｉＨ4、Ａｒの混合ガスを用いたプラズマＣＶＤ法によりほぼ真性の水素化非晶質シリコン膜３００を５０ｎｍ形成する。成膜温度は３８０°Cで、成膜直後水素量は約５ａｔ％であった。さらに基板を４５０°Cで約３０分アニールすることにより、水素化非晶質シリコン膜３００中の水素を放出させる。アニール後の水素量は約１ａｔ％であった（図１３）。
【００５９】
次に、基板を３５０°Cに保持しながら、波長３０８ｎｍのエキシマレーザ光ＬＡを前記非晶質シリコン膜にフルエンス４００ｍＪ／ｃｍ2で照射し，非晶質シリコン膜を溶融再結晶化させて、ほぼ真性の多結晶シリコン膜３０を得る（図１４）。
【００６０】
次に、通常のホトリソグラフィ法により所定のレジストパターンを多結晶シリコン膜３０上に形成しＣＦ4とＯ2の混合ガスを用いたリアクティブイオンエッチング法により多結晶シリコン膜３０を所定の形状に加工する。
【００６１】
次に、テトラエトキシシランと酸素の混合ガスを用いたプラズマＣＶＤ法により膜厚１００ｎｍのＳｉＯ2を形成しゲート絶縁膜２０を得る。この時のテトラエトキシシランとＯ2の混合比は１：５０、形成温度は３８０°Cである。
【００６２】
次にスパッタリング法により、Ｍｏ膜を２００ｎｍ形成後、通常のホトリソグラフィ法により所定のレジストパターンをＭｏ膜上に形成し、ＣＦ4とＯ2の混合ガスを用いたリアクティブイオンエッチング法によりＭｏ膜を所定の形状に加工し走査配線電極１０を得る（図１５）。
【００６３】
次に、イオン注入法によりＰイオンを加速電圧７０ＫｅＶ、ドーズ量１Ｅ１３（ｃｍ-2）で打ちこんだあと、所定のレジストパターンを形成後にイオン注入法によりＰイオンを加速電圧７０ＫｅＶ、ドーズ量１Ｅ１５（ｃｍ-2）で打ちこみＮ型ＴＦＴのソース、ドレイン領域３１およびＬＤＤ領域３３を形成する（図１６）。
【００６４】
次に、所定のレジストパターンを形成後、イオン注入法によりＢイオンを加速電圧４０ＫｅＶ、ドーズ量１Ｅ１５で打ちこみ、Ｐ型ＴＦＴ（図示せず）のソース、ドレイン領域を形成する。
【００６５】
次に、テトラエトキシシランと酸素の混合ガスを用いたプラズマＣＶＤ法により、膜厚５００ｎｍのＳｉＯ2を形成し層間絶縁膜２１を得る。この時のテトラエトキシシランとＯ2の混合比は１：５、形成温度は３５０°Cである。
【００６６】
次に、基板を５５０°Cで５分間アニールして注入したＰやＢの不純物を活性化し、ＴＦＴのソース、ドレインおよびＬＤＤ領域の抵抗を所定の値にする。不純物活性化法としては通常の熱処理以外にランプを用いたラピッドサーマルアニール（ＲＴＡ）法を使用することも可能である。
【００６７】
次に、所定のレジストパターンを形成後、ＣＨＦ3を用いたリアクティブイオンエッチング法により、前記層間絶縁膜にコンタクトスルーホールを開孔する。続いて、スパッタリング法により、Ｍｏを５０ｎｍ、Ａｌ−Ｓｉ合金を５００ｎｍ、Ｍｏを５０ｎｍと順次積層形成した後、所定のレジストパターンを形成後、ＢＣｌ3とＣｌ2の混合ガスを用いたリアクティブイオンエッチング法により一括エッチングし、信号配線電極１２とソース電極１１を得る（図１７）。
【００６８】
次に、シリカ微粒子を分散した液体のトリエトキシシランをスピンコート法により基板上にコートし、膜厚約２．５μｍのスピンオングラス（ＳＯＧ）膜を形成し、これを３００°Cで１０分間ベークすることにより、膜厚２μｍの多孔質のＳｉＯ2膜２３０を形成した。多孔質膜２３０の比誘電率は約２．３である（図１８）。
【００６９】
多孔質膜のシリカ膜の形成は、この他、例えばジフェニルジメチルシラン（Ｓｉ（Ｃ6Ｈ5）2（ＯＣＨ3）2）とＡｒの混合ガスを用いたプラズマＣＶＤ法により温度１５０°CでＳｉＯ2膜を形成後、４００°CでＯ2プラズマ処理を行うことによっても得られる。ただし、Ｏ2プラズマ処理後は膜が吸湿性を帯びるのでヘキサメチルジシラザン（ＨＭＤＳ）処理を２５０°Cで１５分行うことにより吸湿のない安定した多孔質シリカ膜をえることができた。
【００７０】
この他にも、テトラエトキシシランをアルカリ触媒により湿潤ゲル化して基板上に塗布し、テトラエトキシランの加水分解によって生成された膜中のＨ2Ｏをエタノールで置換処理したあと、ＣＯ2等を用いた超臨界流体乾燥法により膜中のエタノールを除去することでも多孔質膜を得ることができる。但し、ＣＯ2を用いた超臨界流体処理は超高圧容器を必要とするため、１ｍ近い大きさを持つ液晶表示装置用ガラス基板を処理するにはあまり適当ではない。塗布法あるいはドライプロセスで形成することが望ましい。
【００７１】
なお、本発明においては多孔質絶縁膜の形成方法は上記の例だけに限定されるものではなく、上述したような比誘電率の多孔質絶縁膜が形成されるのであれば、他の形成方法を用いてもよい。
【００７２】
最後に、ＳｉＨ4とＮＨ3とＮ2の混合ガスを用いたプラズマＣＶＤ法により膜厚５０ｎｍのＳｉ3Ｎ4膜２３１を形成した後、所定のレジストパターンをＳｉ3Ｎ4膜上に形成し、ＣＦ4を用いたリアクティブイオンエッチング法により、Ｓｉ3Ｎ4膜２３１および多孔質シリカ膜２３０にコンタクトスルーホールを形成し、続いてスパッタリング法によりＩＴＯ膜を１４０ｎｍ形成し、臭化水素酸（ＨＢｒ）を用いて所定の形状に加工してアクティブマトリクス基板が完成する（図１９）。
【００７３】
【発明の効果】
以上のように、本発明によれば、画素電極と信号電極配線間の寄生容量を低減することができるため、寄生容量の増大を伴うことなしに開口率を向上できるので、明るい、高画質の液晶表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる液晶表示装置の画素断面図。
【図２】本発明の第１の実施の形態にかかる液晶表示装置の画素平面図。
【図３】本発明の第２の実施の形態にかかる液晶表示装置の画素断面図。
【図４】本発明の第３の実施の形態にかかる液晶表示装置の画素断面図。
【図５】本発明の第４の実施の形態にかかる液晶表示装置の画素断面図。
【図６】本発明の第４の実施の形態にかかる液晶表示装置の画素平面図。
【図７】本発明の第５の実施の形態にかかる液晶表示装置の画素断面図。
【図８】本発明の第５の実施の形態にかかる液晶表示装置の画素平面図。
【図９】本発明の第６の実施の形態にかかる液晶表示装置の画素断面図。
【図１０】本発明の第６の実施の形態にかかる液晶表示装置の画素平面図。
【図１１】本発明の第７の実施の形態にかかる駆動回路内蔵型液晶表示装置の全体構成図。
【図１２】本発明の第８の実施の形態にかかる液晶表示装置のセル断面図。
【図１３】本発明の第２の実施形態の液晶表示装置の一製造工程を示す断面図。
【図１４】本発明の第２の実施形態の液晶表示装置の一製造工程を示す断面図。
【図１５】本発明の第２の実施形態の液晶表示装置の一製造工程を示す断面図。
【図１６】本発明の第２の実施形態の液晶表示装置の一製造工程を示す断面図。
【図１７】本発明の第２の実施形態の液晶表示装置の一製造工程を示す断面図。
【図１８】本発明の第２の実施形態の液晶表示装置の一製造工程を示す断面図。
【図１９】本発明の第２の実施形態の液晶表示装置の一製造工程を示す断面図。
【符号の説明】
１…ガラス基板、２…Ｓｉ3Ｎ4バッファ膜、１０…走査配線電極、、１１…ソース電極、１２…信号配線電極、１３…画素電極、１５…容量電極、１７…共通電極、２０…ゲート絶縁膜、２１…層間絶縁層、２３…保護絶縁膜、２４…Ｓｉ3Ｎ4膜（ゲート絶縁膜）、２５…容量絶縁膜、３０…真性ｐｏｌｙ−Ｓｉ膜、３１…低抵抗ｎ型ｐｏｌｙ−Ｓｉ層、３３…高抵抗ｎ型ｐｏｌｙ−Ｓｉ層、５０…ＴＦＴアクティブマトリクス、５１…垂直走査回路、５２…水平走査回路、２００…ＳｉＯ2バッファ膜、２３０…多孔質絶縁膜、２３１…保護絶縁膜、３００…真性水素化非晶質Ｓｉ膜、Ｃｓｔ…蓄積容量。
Claims (6)
- 少なくとも一方が透明な一対の基板と、この一対の基板に挟持された液晶層を有する液晶表示装置であって、
前記一対の基板の一方の基板は少なくともその主表面が絶縁性であって、
前記絶縁性の主表面に形成された複数の走査電極と、
前記複数の走査電極に交差するように形成された複数の信号電極と、
前記複数の信号電極と複数の走査電極の交差点近傍に形成された複数の薄膜トランジスタと、
前記複数の薄膜トランジスタの各々に接続され、前記複数の信号電極と絶縁層によって絶縁分離された画素電極とを有し、
前記画素電極に与える電圧によって前記液晶層を駆動する液晶表示装置において、
前記画素電極と前記複数の信号電極とを絶縁分離する絶縁層は、前記複数の信号電極及び前記複数の簿膜トランジスタ上に形成された多孔質絶縁膜と、前記多孔質絶縁膜上に形成されたシリコン窒化膜またはシリコン酸化膜と、を有することを特徴とする液晶表示装置。 - 少なくとも一方が透明な一対の基板と、この一対の基板に挟持された液晶層を有する液晶表示装置であって、
前記一対の基板の一方の基板は少なくともその主表面が絶縁性であって、
前記絶縁性の主表面に形成された複数の走査電極と、
前記複数の走査電極に交差するように形成された複数の信号電極と、
前記複数の信号電極と複数の走査電極の交差点近傍に形成された複数の薄膜トランジスタと、
前記複数の薄膜トランジスタおよび複数の信号電極の上層に形成され、前記複数の薄膜トランジスタおよび複数の信号電極と絶縁層によって絶縁分離された透明な共通電極と、
前記薄膜トランジスタの各々に接続され、前記共通電極と第２の絶縁層によって絶縁分離された画素電極とを有し、
前記画素電極に与える電圧によって前記液晶層を駆動する液晶表示装置において、前記複数の薄膜トランジスタおよび複数の信号電極と、前記共通電極とを絶縁分離する絶縁層は、前記複数の信号電極及び前記複数の簿膜トランジスタ上に形成された多孔質絶縁膜と、前記多孔質絶縁膜上に形成されたシリコン窒化膜またはシリコン酸化膜と、を有することを特徴とする液晶表示装置。 - 少なくとも一方が透明な一対の基板と、この一対の基板に挟持された液晶層を有する液晶表示装置であって、
前記一対の基板の一方の基板は少なくともその主表面が絶縁性であって、前記絶縁性の主表面に形成された複数の走査電極と、
前記複数の走査電極に交差するように形成された複数の信号電極と、
前記複数の信号電極と複数の走査電極の交差点近傍に形成された複数の薄膜トランジスタと、
前記薄膜トランジスタの各々に接続され、前記複数の信号電極と絶縁層によって絶縁分離された画素電極とからなるアクティブマトリクスを有し、
前記アクティブマトリクスに映像信号を供給する、前記一方の基板上に薄膜トランジスタを用いて構成した駆動回路をさらに有し、
前記画素電極に与える電圧によって前記液晶層を駆動する液晶表示装置において、
前記駆動回路は、クロック信号により駆動されるシフトレジスタ回路と、映像信号をラッチするラッチ回路と、デジタル−アナログコンバータ回路と、ラインメモリと、前記ラインメモリに蓄えた映像信号を直結した前記信号電極に供給するためのアナログスイッチとを有し、
前記画素電極と前記複数の信号電極とを絶縁分離する絶縁層は、前記複数の信号電極及び前記複数の簿膜トランジスタ上に形成された多孔質絶縁膜と、前記多孔質絶縁膜上に形成されたシリコン窒化膜またはシリコン酸化膜と、を有することを特徴とする液晶表示装置。 - 請求項１〜３のいずれか一項に記載の液晶表示装置において、
前記多孔質絶縁膜は主成分が酸化珪素であって、ポロジティが２５％以上７５％以下であることを特徴とする液晶表示装置。 - 請求項１〜３のいずれか一項に記載の液晶表示装置において、
前記多孔質絶縁膜は主成分が酸化珪素であって、比誘電率が２．５以下であることを特徴とする液晶表示装置。 - 請求項１〜３のいずれか一項に記載の液晶表示装置において、前記多孔質絶縁膜は主成分が酸化珪素であって、その密度が０．０５ｇ／ｃｍ3以上０．３ｇ／ｃｍ3以下であることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000045810A JP3774352B2 (ja) | 2000-02-23 | 2000-02-23 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000045810A JP3774352B2 (ja) | 2000-02-23 | 2000-02-23 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001235765A JP2001235765A (ja) | 2001-08-31 |
| JP3774352B2 true JP3774352B2 (ja) | 2006-05-10 |
Family
ID=18568341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000045810A Expired - Fee Related JP3774352B2 (ja) | 2000-02-23 | 2000-02-23 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3774352B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4501898B2 (ja) * | 2000-03-16 | 2010-07-14 | セイコーエプソン株式会社 | 反射型液晶装置及び電子機器 |
| JP4722319B2 (ja) * | 2001-04-26 | 2011-07-13 | 株式会社日立製作所 | 液晶表示装置 |
| JP2003323138A (ja) * | 2002-02-01 | 2003-11-14 | Seiko Epson Corp | 回路基板、電気光学装置、電子機器 |
| JP2006065325A (ja) * | 2002-02-01 | 2006-03-09 | Seiko Epson Corp | 回路基板、電気光学装置、及び電子機器 |
| JP2006113598A (ja) * | 2002-02-01 | 2006-04-27 | Seiko Epson Corp | 回路基板、電気光学装置、及び電子機器 |
| US7148508B2 (en) | 2002-03-20 | 2006-12-12 | Seiko Epson Corporation | Wiring substrate, electronic device, electro-optical device, and electronic apparatus |
| KR20040054441A (ko) | 2002-12-18 | 2004-06-25 | 한국전자통신연구원 | 반도체 소자의 버퍼 절연막 형성 방법 및 이를 이용한박막 트랜지스터 제조 방법 |
| EP2479604B1 (en) | 2005-12-05 | 2015-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| EP2270583B1 (en) * | 2005-12-05 | 2017-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration |
| US8106865B2 (en) | 2006-06-02 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| JP5216204B2 (ja) | 2006-10-31 | 2013-06-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置及びその作製方法 |
| KR101389219B1 (ko) * | 2006-12-29 | 2014-04-24 | 엘지디스플레이 주식회사 | 프린지 필드형 액정표시패널 및 그 제조 방법 |
| JP4544251B2 (ja) * | 2007-02-27 | 2010-09-15 | ソニー株式会社 | 液晶表示素子および表示装置 |
| JP6190192B2 (ja) * | 2013-07-16 | 2017-08-30 | ソニーセミコンダクタソリューションズ株式会社 | 放射線撮像装置および放射線撮像表示システム |
| KR102227476B1 (ko) | 2014-06-23 | 2021-03-15 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| JP6496433B2 (ja) * | 2018-02-27 | 2019-04-03 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2018124558A (ja) * | 2018-02-27 | 2018-08-09 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2019144589A (ja) * | 2019-04-29 | 2019-08-29 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| CN112071915A (zh) * | 2019-06-10 | 2020-12-11 | 堺显示器制品株式会社 | 薄膜晶体管及其制造方法以及显示装置 |
-
2000
- 2000-02-23 JP JP2000045810A patent/JP3774352B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001235765A (ja) | 2001-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3774352B2 (ja) | 液晶表示装置 | |
| JP5853078B2 (ja) | 表示装置、表示モジュール及び電子機器 | |
| US7330234B2 (en) | Semiconductor device | |
| EP0652595B1 (en) | Thin film semiconductor device for display and method of producing same | |
| US6576924B1 (en) | Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate | |
| JP4647843B2 (ja) | 液晶表示装置 | |
| KR20020075286A (ko) | 전기 광학 기판 장치 및 그 제조 방법, 전기 광학 장치,전자 기기 및 기판 장치의 제조 방법 | |
| KR20020081108A (ko) | 액정 표시 장치 | |
| KR20050001252A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| JP2003241687A (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| JPH1054999A (ja) | 表示装置とその製造法 | |
| JP3454340B2 (ja) | 液晶表示装置 | |
| TW200419676A (en) | Method of manufacturing an electronic device comprising a thin film transistor | |
| JPH06326314A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3320845B2 (ja) | 半導体装置の作製方法 | |
| US6278502B1 (en) | Pixel capacitor formed from multiple layers | |
| JPH08184852A (ja) | アクティブマトリクス型表示装置 | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| JP3989666B2 (ja) | アクティブマトリクス基板とその製造方法、及び電気光学装置とその製造方法 | |
| JPH11265000A (ja) | 液晶表示装置およびその製造方法 | |
| JPH1065177A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置 | |
| JP2003208111A (ja) | 有機ｅｌ表示装置と液晶表示装置及び表示装置用半導体装置 | |
| JP4167796B2 (ja) | 液晶装置およびその製造方法ならびに電子機器 | |
| JPH10223903A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置 | |
| JPH1048660A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060217 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3774352 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140224 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |