JP7583362B2 - 半導体素子搭載用パッケージ基板の製造方法 - Google Patents

半導体素子搭載用パッケージ基板の製造方法 Download PDF

Info

Publication number
JP7583362B2
JP7583362B2 JP2020559777A JP2020559777A JP7583362B2 JP 7583362 B2 JP7583362 B2 JP 7583362B2 JP 2020559777 A JP2020559777 A JP 2020559777A JP 2020559777 A JP2020559777 A JP 2020559777A JP 7583362 B2 JP7583362 B2 JP 7583362B2
Authority
JP
Japan
Prior art keywords
substrate
metal layer
layer
resin layer
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020559777A
Other languages
English (en)
Other versions
JPWO2020121652A1 (ja
Inventor
俊介 平野
禎啓 加藤
尊明 小柏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Original Assignee
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co Inc filed Critical Mitsubishi Gas Chemical Co Inc
Priority claimed from PCT/JP2019/041308 external-priority patent/WO2020121652A1/ja
Publication of JPWO2020121652A1 publication Critical patent/JPWO2020121652A1/ja
Application granted granted Critical
Publication of JP7583362B2 publication Critical patent/JP7583362B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、半導体素子搭載用パッケージ基板の製造方法に関するものである。
電子機器、通信機器、及びパーソナルコンピューターなどに広く用いられる半導体パッケージの高機能化及び小型化は、近年、益々加速している。それに伴い、半導体パッケージにおけるプリント配線板及び半導体素子搭載用パッケージ基板の薄型化が要求されている。通常、プリント配線板及び半導体素子搭載用パッケージ基板は、支持基板上に回路パターンとなる層(以下、単に「配線導体」ともいう。)と絶縁材料とを積層させて作製される。
このような半導体素子搭載用パッケージ基板の製造方法としては、例えば、キャリア箔付極薄銅箔のキャリア箔面に第1の絶縁樹脂を設けてなる回路形成用基板を用い、パターン電解銅めっきによって第1の配線導体を形成し、更に、第2の絶縁樹脂を積層し、その後第2の配線導体を形成する方法が開示されている(例えば、下記特許文献1参照。)。また、これら半導体素子搭載用パッケージ基板関連の製造技術としては、コアとなる基板に複数の層を積層し、積層体を形成した後にコアとなる基板からこれら積層体を分離させて半導体パッケージ基板等を作製する方法が開示されている(例えば、下記特許文献2~4参照。)。
特開2005-101137号公報 特開2014-220402号公報 特開2012-099857号公報 特開2011-119722号公報
上述のような半導体素子搭載用パッケージ基板関連の製造技術としては、コア樹脂層の両面に金属箔が設置された銅張積層板を中心とし、その両面にプリプレグ等の絶縁層及び金属箔をビルドアップして形成された回路形成用基板を用いる手法が知られている。回路形成用基板は、金属箔を4層有する場合には“4層コアレスシールド板”とも称され、例えば、4層コアレスシールド板は、その後、パターニング工程などを経て、6層コアレスシールド板とされ、コア樹脂層からその両面に設けられた各々の基板(積層体)が剥離される。
また、近年では、半導体素子搭載用パッケージ基板に対し、例えば、厚み約40μmなど薄膜化の要求が高まっている。このようなパッケージ基板の薄膜化に伴い、従来問題とならなかったような事項が、新たな問題として顕在化してきている。例えば、パッケージ基板の製造過程においては、中間製造物である積層体に対し、孔加工、デスミア処理、メッキ工程等をおこなう必要がある。孔加工を施した場合、メッキ工程などによって孔を塞ぐまでの間、一時的に積層体の剛性が低下する。また、このような剛性の低下によって、積層体に反りが発生する可能性も高まる。各工程においては次工程に移るために積層体を搬送する必要があるが、薄膜化された積層体は剛性が低下した状態にあると破損を起こす可能性が高くなるなど、ハンドリング性が低下する。また、基板の薄膜化に伴い、各処理において基板(積層体)の反りがアライメント等の各処理に与える影響が大きくなる。このように、基板の薄膜化に伴い、種々の原因に基づいて、最終的に歩留まりが低下してしまうことがある。
上述の課題を解決すべく本発明は、歩留まりに優れた半導体素子搭載用パッケージ基板の製造方法を提供することを目的とする。
<1> 絶縁層と、前記絶縁層上に設けられた配線導体と、を備えた半導体素子搭載用パッケージ基板の製造方法であって、
コア樹脂層の片面又は両面に、厚さが1μm~70μmであり且つ前記コア樹脂層から剥離可能な第1の金属層と、第1の絶縁性樹脂層と、第2の金属層と、をこの順に備えた第1の基板を形成する第1の基板形成工程(a)と、
前記第1の基板の表面に、前記第1の金属層表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第1の金属層とを接続させる、第1の層間接続工程(b)と、
前記第1の基板の前記第2の金属層の表面に、第2の絶縁性樹脂層と、第3の金属層と、をこの順で配置して形成した積層体を加熱加圧して第2の基板を形成する第2の基板形成工程(c)と、
前記第2の基板の表面に、前記第2の金属層の表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と、前記第3の金属層とを接続させる、第2の層間接続工程(d)と、
前記コア樹脂層から、前記第1の金属層と前記第1の絶縁性樹脂層と前記第2の金属層と前記第2の絶縁性樹脂層と前記第3の金属層とをこの順で備えた第3の基板を剥離する剥離工程(e)と、
前記第3の基板の前記第1の金属層及び前記第3の金属層をパターニングして前記配線導体を形成する配線導体形成工程(f)と、
を含む半導体素子搭載用パッケージ基板の製造方法。
<2>前記第1の基板形成工程(a)は、
(i)前記コア樹脂層の片面又は両面に前記第1の金属層を配置し、加熱加圧して積層した後に、前記第1の金属層表面に、前記第1の絶縁性樹脂層と前記第2の金属層とをこの順で配置し、加熱加圧して前記第1の基板を形成;或いは、
(ii)前記コア樹脂層の両面に前記第1の金属層、前記第1の絶縁性樹脂層及び前記第2の金属層がこの順に配置された積層体を形成し、前記積層体を一括で加熱加圧して第1の基板を形成する、前記<1>に記載の半導体素子搭載用パッケージ基板の製造方法。
<3> 前記第3の基板の厚さが、5μm~100μmである前記<1>又は<2>に記載の半導体素子搭載用パッケージ基板の製造方法。
<4> 前記第1の金属層が剥型層を備え、前記第1の基板は、前記剥型層と前記コア樹脂層とが接するように前記第1の金属層が配置された前記<1>~<3>のいずれかに記載の半導体素子搭載用パッケージ基板の製造方法。
<5> 前記第3の金属層がキャリア層を備え、前記第2の基板形成工程(c)において前記第1の基板が加熱加圧された後に、前記第3の金属層から前記キャリア層が除去される前記<1>~<4>のいずれかに記載の半導体素子搭載用パッケージ基板の製造方法。
<6> 前記第1の金属層、前記第2の金属層、及び、前記第3の金属層の少なくともいずれか一つが銅箔である前記<1>~<5>のいずれかに記載の半導体素子搭載用パッケージ基板の製造方法。
<7> 前記コア樹脂層、第1の絶縁性樹脂層、及び、第2の絶縁性樹脂層の少なくともいずれか一つが、樹脂を基材に含侵したプリプレグである前記<1>~<6>のいずれかに記載の半導体素子搭載用パッケージ基板の製造方法。
<8> 前記コア樹脂層の膜厚が1μm~90μmである請求項1~7のいずれかに記載の半導体素子搭載用パッケージ基板の製造方法。
本発明によれば、歩留まりに優れた半導体素子搭載用パッケージ基板の製造方法を提供することができる。
本発明の半導体素子搭載用パッケージ基板の製造方法の一実施形態を説明するための概略図である。
以下、本発明について実施形態を例に説明する。但し、本発明の態様は以下に説明する実施形態に限定されるものではない。
本実施形態の半導体素子搭載用パッケージ基板の製造方法(以下、単に『本実施形態の製造方法』と称することがある。)は、
絶縁層と、前記絶縁層上に設けられた配線導体と、を備えた半導体素子搭載用パッケージ基板の製造方法であって、
コア樹脂層の片面又は両面に、厚さが1μm~70μmであり且つ前記コア樹脂層から剥離可能な第1の金属層と、第1の絶縁性樹脂層と、第2の金属層と、をこの順に備えた第1の基板を形成する第1の基板形成工程(a)と、
前記第1の基板の表面に、前記第1の金属層表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第1の金属層とを接続させる、第1の層間接続工程(b)と、
前記第1の基板の前記第2の金属層の表面に、第2の絶縁性樹脂層と、第3の金属層と、をこの順で配置して形成した積層体を加熱加圧して第2の基板を形成する第2の基板形成工程(c)と、
前記第2の基板の表面に、前記第2の金属層の表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第3の金属層とを接続させる、第2の層間接続工程(d)と、
前記コア樹脂層から、前記第1の金属層と前記第1の絶縁性樹脂層と前記第2の金属層と前記第2の絶縁性樹脂層と前記第3の金属層とをこの順で備えた第3の基板を剥離する剥離工程(e)と、
前記第3の基板の前記第1の金属層及び前記第3の金属層をパターニングして前記配線導体を形成する配線導体形成工程(f)と、
を含む。
従来の工法においては、多くの場合、第1の基板を形成した後、コアとなる基板の両面から、第1の金属層と第1の絶縁性樹脂層と第2の金属層と第2の絶縁性樹脂層と第3の金属層とを含む積層体を剥離し、その後剥離された積層体に対して、孔加工、デスミア処理、メッキ処理などを施し、半導体素子搭載用パッケージ基板を製造している。しかし、このような従来の工法によると、基板の薄膜化に伴って、積層体のハンドリング性が低下し、また、積層体の反りが発生しやすくなる。結果、最終製造物である半導体素子搭載用パッケージ基板の歩留まりが低下してしまう。これらハンドリング性の低下や反りなどの問題は、コアとなる基板から積層体を剥離した後に多くの場合顕在化する問題である。
これに対し、本実施形態の製造方法によれば、第2の基板を形成した後コア樹脂層から積層体を剥離せずに、第2の基板に対し、非貫通孔を形成し、その内壁を電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第3の金属層とを接続させる第2の層間接続工程を施す。その後、コア樹脂層から、第1の金属層と第1の絶縁性樹脂層と第2の金属層と第2の絶縁性樹脂層と第3の金属層とをこの順で備えた第3の基板を剥離する。剥離後の積層体である第3の基板はすでに各層間が接続された状態であり、コア樹脂層から分離された積層体に関し、剛性が低下する孔加工などを施す必要がない。このため、本実施形態の製造方法によれば、剥離後に第3の基板に与える負担が少なく、第3の基板の剛性低下によるハンドリング性の低下や反りの発生に伴う基板の破損などを低減することができる。
以下、本実施形態の製造方法について詳細に記載する。
[第1の基板形成工程(a)]
第1の基板形成工程(a)は、コア樹脂層の片面又は両面に、厚さが1μm~70μmであり且つ前記コア樹脂層から剥離可能な第1の金属層と、第1の絶縁性樹脂層と、第2の金属層と、をこの順に備えた第1の基板を形成する工程である。図1を用いて第1の基板(回路形成用基板)の構成について説明する。図1は、本発明の半導体素子搭載用パッケージ基板の製造方法の一実施形態を説明するための概略図である。図1(A)及び図1(B)に示すように、回路形成用基板(第1の基板)1は、コア樹脂層2(例えば、プリプレグ)の両面に、第1の金属層3と第1の絶縁性樹脂層4と第2の金属層とが、コア樹脂層2の表面側から順に設けられている。ここで、「回路形成用基板」とは、コア樹脂層と、金属箔と、樹脂層とを含む積層体であり、金属箔にパターニング等がほどこされていない状態を意味する。
第1の基板形成工程(a)において、第1の基板の形成方法は特に限定されるものではないが、例えば、下記(i)又は(ii)のいずれかの工程で形成することができる。
(i)前記コア樹脂層の片面又は両面に前記第1の金属層を配置し、加熱加圧して積層した後に、前記第1の金属層表面に、前記第1の絶縁性樹脂層と前記第2の金属層とをこの順で配置し、加熱加圧して前記第1の基板を形成;又は
(ii)前記コア樹脂層の両面に前記第1の金属層、前記第1の絶縁性樹脂層及び前記第2の金属層がこの順に配置された積層体を形成し、前記積層体を一括で加熱加圧して第1の基板を形成
前記(i)においては、銅張積層板(コア樹脂層の片面又は両面に第1の金属層のみが積層された状態)を形成するためのプレス工程(第1のプレス)をおこない、さらに、第1の絶縁性樹脂層及び第2の金属層を積層しプレス工程(第2のプレス)をおこなう。各層を積層する際の方法や条件は、特に限定されるものではないが、例えば、積層体を温度220±2℃、圧力5±0.2MPa、保持時間60分間の条件にて真空プレスを実施することができる。また、各金属層とコア樹脂層又は各絶縁性樹脂層との密着力を得るために、各金属層の表面に粗化処理を施してもよい。前記粗化処理は、特に限定されるものではなく、公知の手段を適宜使用でき、例えば、銅表面粗化液を用いる手段が挙げられる。
前記(ii)においては、コア樹脂層を中心として、その両面に、第1の金属層、第1の絶縁性樹脂層及び第2の金属層までをこの順で配置して積層体とした後に、前記積層体を一括で加熱加圧して第1の基板が形成される。ここで、「第1の基板(回路形成用基板)を一括で形成する」とは、第1の基板形成工程(a)において、コア樹脂層を中心として、その両面に、第1の金属層、第1の絶縁性樹脂層及び第2の金属層までをこの順で配置した後に、加熱加圧して(プレス工程を施して)第1の基板(回路形成用基板)を形成する工程であり、一回のプレス工程を施すことで第1の基板を形成することを意味する。すなわち(ii)においては、銅張積層板を形成するためのプレス工程は施されず、第1の絶縁性樹脂層及び第2の金属層までを積層した後、一回のプレス工程を施すことで第1の基板が形成される。
(ii)において、積層体を形成する積層の方法や条件は、特に限定されるものではないが、例えば、積層体を温度220±2℃、圧力5±0.2MPa、保持時間60分間の条件にて真空プレスを実施することで、第1の基板を形成することができる。また、各金属層とコア樹脂層又は各絶縁性樹脂層との密着力を得るために、各金属層の表面に粗化処理を施してもよい。前記粗化処理は、特に限定されるものではなく、公知の手段を適宜使用でき、例えば、銅表面粗化液を用いる手段が挙げられる。
上述のように、一括で回路形成用基板を形成するとプレス工程を一回省略できるため、回路形成用基板及びこれを用いた半導体素子搭載用パッケージ基板の製造効率を向上させることができる。
(コア樹脂層)
基板形成工程(a)におけるコア樹脂層としては、特に限定されるものではないが、例えば、ガラスクロス等の基材に熱硬化性樹脂等の絶縁性の樹脂材料(絶縁材料)を含浸させたプリプレグや、絶縁性のフィルム材等を用いることができる。
コア樹脂層の厚さは、特に限定はない。ただし、上述の(ii)の工法で第1の基板を形成する場合には、コア樹脂層の厚さは1μm~90μmであることが好ましく、1μm~80μmであることがより好ましい。コア樹脂層の厚さが1μm~90μm(好ましくは1μm~80μm)であると、樹脂の成形性が十分であり、且つ、一括にて第1の基板を形成した際に、剥離工程後にコア樹脂層から剥離した第3の基板表面の金属層に皺や凹凸が発生してしまうのを抑制することができる。このため、第1の基板(回路形成用基板)を一括で形成することで生産効率を高めながら、さらに、パターニング不良の発生となる金属層の皺や凹凸の発生が抑制されているため、半導体素子搭載用パッケージ基板の歩留まりを向上させることができる。コア樹脂層の厚さは、積層成形性の観点から、3μm~40μmがさらに好ましく、10μm~25μmが特に好ましい。
“プリプレグ”は樹脂組成物等の絶縁材料を基材に含浸又は塗工してなるものである。
基材としては、特に限定されず、各種の電気絶縁材料用積層板に用いられる周知のものを適宜使用することが出来る。基材を構成する材料としては、例えば、Eガラス、Dガラス、Sガラス又はQガラス等の無機繊維;ポリイミド、ポリエステル又はテトラフルオロエリレン等の有機繊維;及びそれらの混合物等が挙げられる。基材は、特に限定されるものではないが、例えば、織布、不織布、ロービンク、チョップドストランドマット、サーフェシングマット等の形状を有するものを適宜用いることができる。基材の材質及び形状は、目的とする成形物の用途や性能により選択され、必要により単独もしくは2種類以上の材質及び形状の使用も可能である。
基材の厚みは、コア樹脂層の厚さに応じて適宜設定することができ、特に制限はないが、通常10μm~30μmのものを使用することができる。また、基材としては、シランカップリング剤等で表面処理したものや機械的に開繊処理を施したものを用いることができ、これら基材は耐熱性や耐湿性、加工性の面から好適である。
前記絶縁材料としては、特に限定されず、プリント配線板の絶縁材料として用いられる公知の樹脂組成物を適宜選定して用いることが出来る。前記樹脂組成物としては、耐熱性、耐薬品性の良好な熱硬化性樹脂をベースとして用いることができる。熱硬化性樹脂としては、特に限定されるものではないが、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂、ビニール樹脂などを例示することができる。熱硬化性樹脂は、1種類を単独で用いてもよいし、2種類以上を混合して用いてもよい。
熱硬化性樹脂の中でも、エポキシ樹脂は耐熱性、耐薬品性、電気特性に優れ、比較的安価であることから、絶縁材料として好適に用いることができる。エポキシ樹脂としては、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、脂環式エポキシ樹脂、脂肪族鎖状エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールAノボラック型エポキシ樹脂、ビフェノールのジグリシジルエテール化物、ナフタレンジオールのジグリシジルエテール化物、フェノール類のジグリシジルエテール化物、アルコール類のジグリシジルエテール化物、及びこれらのアルキル置換体、ハロゲン化物、水素添加物などを挙げることができる。エポキシ樹脂は、1種類を単独で用いてもよいし、2種類以上を混合して用いてもよい。また、このエポキシ樹脂とともに用いる硬化剤はエポキシ樹脂を硬化させるものであれば、限定することなく使用でき、例えば、多官能フェノール類、多官能アルコール類、アミン類、イミダゾール化合物、酸無水物、有機リン化合物及びこれらのハロゲン化物などがある。これらのエポキシ樹脂硬化剤は、1種類を単独で用いてもよいし、2種類以上を混合して用いてもよい。
前記シアネート樹脂は、加熱によりトリアジン環を繰り返し単位とする硬化物を生成する樹脂であり、硬化物は誘電特性に優れる。このため、特に高周波特性が要求される場合などに好適である。シアネート樹脂としては、特に限定されないが、例えば、2,2-ビス(4-シアナトフェニル)プロパン、ビス(4-シアナトフェニル)エタン、2,2-ビス(3,5ジメチル-4-シアナトフェニル)メタン、2,2-(4-シアナトフェニル)-1,1,1,3,3,3-ヘキサフルオロプロパン、α,α'-ビス(4-シアナトフェニル)-m-ジイソプロピルベンゼン、フェノールノボラック及びアルキルフェノールノボラックのシアネートエステル化物等が挙げられる。その中でも、2,2-ビス(4-シアナトフェニル)プロパンは、硬化物の誘電特性と硬化性とのバランスが特に良好であり、コスト的にも安価であるため好ましい。これらシアネートエステル化合物等のシアネート樹脂は、1種類を単独で用いてもよく、2種類以上を混合して用いてもよい。また、前記シアネートエステル化合物は予め一部が三量体や五量体にオリゴマー化されていてもよい。
さらに、シアネート樹脂に対して硬化触媒や硬化促進剤を併用することもできる。硬化触媒としては、例えば、マンガン、鉄、コバルト、ニッケル、銅、亜鉛等の金属類を用いることができ、具体的には、2-エチルヘキサン酸塩、オクチル酸塩等の有機金属塩やアセチルアセトン錯体などの有機金属錯体を挙げることができる。硬化触媒は、1種類を単独で使用してもよいし、2種類以上を混合して使用してもよい。
また、硬化促進剤としてはフェノール類を使用することが好ましく、ノニルフェノール、パラクミルフェノールなどの単官能フェノールや、ビスフェノールA、ビスフェノールF、ビスフェノールSなどの二官能フェノール、又は、フェノールノボラック、クレゾールノボラックなどの多官能フェノールなどを用いることができる。硬化促進剤は、1種類を単独で使用してもよいし、2種類以上を混合して使用してもよい。
前記絶縁材料として用いられる樹脂組成物には、誘電特性、耐衝撃性、フィルム加工性などを考慮して、熱可塑性樹脂をブレンドすることもできる。熱可塑性樹脂としては、特に限定されるものではないが、例えば、フッ素樹脂、ポリフェニレンエーテル、変性ポリフェニレンエーテル、ポリフェニレンスルフィド、ポリメーボネート、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリアクリレート、ポリアミド、ポリアミドイミド、ポリブタジエンなどを挙げることができる。熱可塑性樹脂は、1種類を単独で用いてもよいし、2種類以上を混合して用いてもよい。
熱可塑性樹脂の中でも、硬化物の誘電特性を向上させることができるという観点から、ポリフェニレンエーテル及び変性ポリフェニレンエーテルを配合して用いることが有用である。ポリフェニレンエーテル及び変性ポリフェニレンエーテルとしては、例えば、ポリ(2,6-ジメチル-1,4-フェニレン)エーテル、ポリ(2,6-ジメチル-1,4-フェニレン)エーテルとポリスチレンとのアロイ化ポリマー、ポリ(2,6ジメチル-1,4-フェニレン)エーテルとスチレンーブタジエンコポリマーとのアロイ化ポリマー、ポリ(2,6-ジメチル-1,4-フェニレン)エーテルとスチレン-無水マレイン酸コポリマのアロイ化ポリマー、ポリ(3,6-ジメチル-1,4-フェニレン)エーテルとポリアミドとのアロイ化ポリマー、ポリ(2,6-ジメチル-1、4-フェニレン)エーテルとスチレンーブタジエン-アクリロニトリルコポリマーとのアロイ化ポリマーなどが挙げられる。また、ポリフェニレンレンエーテルに反応性や重合性を付与するために、ポリマー鎖末端にアミン基、エポキシ基、カルボン基、スチリル基などの官能基を導入したり、ポリマー鎖側鎖にアミン基、エポキシ基、カルボキシル基、スチリル基、メタクリル基などの官能基を導入してもよい。
熱可塑性樹脂の中でも、耐湿性に優れ、更に金属に対する接着剤が良好な観点から、ポリアミドイミド樹脂が有用である。ポリアミドイミド樹脂の原料は、特に限定されるものではないが、酸性分としては、無水トリメリット酸、無水トリメリット酸モノクロライドが挙げられ、アミン成分としては、メタフェニレンジアミン、パラフェニレンジアミン、4,4'-ジアミノジフェニルエーテル、4,4'-ジアミノジフェニルメタン、ビス[4-(アミノフェノキシ)フェニル]スルホン、2,2'-ビス[4-(4-アミノフェノ
キシ)フェニル]プロパンなどが挙げられる。ポリアミドイミド樹脂は、乾燥性を向上させるためにシロキサン変性としてもよく、この場合、アミノ成分としてシロキサンジアミンを用いることができる。ポリアミドイミド樹脂は、フィルム加工性を考慮すると、分子量が5万以上のものを用いるのが好ましい。
上述の熱可塑性樹脂については、主としてプリプレグに用いられる絶縁材料として説明をしたが、これら熱可塑性樹脂はプリプレグとしての使用に限定されない。例えば、上述の熱可塑性樹脂を用いてフィルムに加工したもの(フィルム材)を、前記回路形成用基板におけるコア樹脂層として用いてもよい。
絶縁材料として用いられる樹脂組成物には、無機フィラーが混合されていてもよい。無機フィラーは、特に限定されないが、例えば、アルミナ、水酸化アルミニウム、水酸化マグネシウム、クレー、タルク、三酸化アンチモン、五酸化アンチモン、酸化亜鉛、溶融シリカ、ガラス粉、石英粉、シラスバルーンなどが挙げられる。これら無機フィラーは、1種類を単独で使用してもよいし、2種類以上を混合して使用してもよい。
絶縁材料として用いられる樹脂組成物は、有機溶媒を含有していてもよい。有機溶媒としては、特に限定されるものではなく、ベンゼン、トルエン、キシレン、トリメチルベンゼンのような芳香族炭化水素系溶媒;アセトン、メチルエチルケトン、メチルイノブチルケトンのようなケトン系溶媒;テトラヒドロフランのようなエーテル系溶媒;イソプロパノール、ブタノールのようなアルコール系溶媒;2-メトキシエタノール、2-ブトキシエタノールのようなエーテルアルコール溶媒;N-メチルピロリドン、N、N-ジメチルホルムアミド、N、N-ジメチルアセトアミドのようなアミド系溶媒などを、所望に応じて併用することができる。尚、プリプレグを作製する場合におけるワニス中の溶媒量は、樹脂組成物全体に対して40~80質量%の範囲とすることが好ましい。また、前記ワニスの粘度は20~100cP(20~100mPa・s)の範囲が望ましい。
絶縁材料として用いられる樹脂組成物は、難燃剤を含有していてもよい。難燃剤としては、特に限定されるものではないが、例えば、デカブロモジフェニルエーテル、テトラブロモビスフェノールA、テトラブロモ無水フタル酸、トリブロモフェノールなどの臭素化合物、トリフェニルフォスフェート、トリキシレルフォスフェート、クレジルジフェニルフォスフェートなどのリン化合物、水酸化マグネシウム、水酸化アルミニウムなどの金属水酸化物、赤リン及びその変性物、三酸化アンチモン、五酸化アンチモンなどのアンチモン化合物、メラミン、シアヌール酸、シアヌール酸メラミンなどのトリアジン化合物など公知慣例の難燃剤を用いることができる。
絶縁材料として用いられる樹脂組成物に対して、さらに必要に応じて上述の硬化剤、硬化促進剤や、その他、熱可塑性粒子、着色剤、紫外線不透過剤、酸化防止剤、還元剤などの各種添加剤や充填剤を加えることができる。
本実施形態においてプリプレグは、例えば、上述した基材に対する樹脂組成物の付着量が、乾燥後のプリプレグにおける樹脂含有率で20~90質量%となるように、樹脂組成物(ワニスを含む)を基材に含浸又は塗工した後、100~200℃の温度で1~30分間加熱乾燥することで、半硬化状態(Bステージ状態)のプリプレグとして得ることができる。そのようなプリプレグとしては、例えば、三菱ガス化学製の、GHPL-830NSシリーズ、GHPL-830NSFシリーズ(製品名)を使用することができる。
(第1の金属層)
第1の金属層は、厚さが1μm~70μmであり且つ前記コア樹脂層から剥離可能な金属箔が用いられる。第1の金属層の厚さが1μm未満であると第1~第3の基板が成形不良となり、70μmを超えると、表面不良となってしまう。第1の金属層の厚さは、回路形成性の観点から、1μm~12μmが好ましく、2μm~5μmがさらに好ましい。
後述するように、第3の基板は、剥離工程においてコア樹脂層と第1の金属層との界面から剥離される。剥離工程においてコア樹脂層から剥離された際の第1の金属層の表面粗さ(JISB0601:2001に示す10点の平均粗さ(Rzjis)は、パターン不良を防止する観点から1μm~3μmが好ましく、1μm~2μmがさらに好ましく、1μm~1.5μmが特に好ましい。第1の金属層の表面粗さは、例えば、サンプルを5×5cmカットした後、1×1cmの範囲をマイクロスコープVR-3100(キーエンス社製)を用いて測定することができる。
第1の金属層としては、例えば、銅箔を用いることができる。また、銅箔としては、例えば、ピーラブルタイプのものを用いることができる。"ピーラブルタイプ"の銅箔とは、剥型層を有する極薄銅箔であり、剥型層が、例えば引き剥がし可能な銅箔であるものをいう。ピーラブルタイプの銅箔を用いる場合、第1の金属層は、剥型層がコア樹脂層と接するように積層される。
剥型層としては、例えば、ケイ素化合物を少なくとも含む層が挙げられ、例えば、銅箔又は極薄銅箔上に、シラン化合物を単独又は複数組合せてなるケイ素化合物を付与することで、形成することができる。尚、ケイ素化合物を付与する手段は特に限定されるものではなく、例えば、塗布等の公知の手段を用いることができる。銅箔の剥型層との接着面には防錆処理を施す(防錆処理層を形成する)ことができる。前記防錆処理は、ニッケル、錫、亜鉛、クロム、モリブデン、コバルトのいずれか、若しくはそれらの合金を用いて行うことができる。
剥型層の層厚は、特に限定されるものではないが、除去性及び剥離性の観点から、5nm~100nmが好ましく、10nm~80nmが更に好ましく、20nm~60nmが特に好ましい。
(第1の絶縁性樹脂層)
第1の絶縁性樹脂層としては、上述のコア樹脂層と同様の材料(例えば、プリプレグ)を用いることができる。また、第1の絶縁性樹脂層の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、10μm~100μmとすることができ、10μm~50μmが好ましく、10μm~30μmが更に好ましい。
(第2の金属層)
第2の金属層としては、例えば、上述の第1の金属層と同様の材料(例えば、銅箔)を用いることができる。第2の金属層の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、2μm~70μmとすることができ、2μm~18μmが好ましく、2μm~12μmが更に好ましい。
また、第2の金属層としては、例えば、キャリア付の極薄銅箔を使用することができる。この場合、第2の金属層は銅箔等が第2の絶縁性樹脂層と接するように配置され、加熱加圧によって第1の基板を形成した後にキャリアが剥離される。
[第1の層間接続工程(b)]
第1の層間接続工程(b)は、上述した第1の基板の表面に、前記第1の金属層表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第1の金属層とを接続させる工程である。第1の層間接続工程(b)を経ることによって、図1(E)に示すように、第1の基板1において、第1の金属層3と第2の金属層5とが銅めっき膜5Aを介して層間接続され、電気的導通が確保される。
(非貫通孔の形成)
第1の層間接続工程(b)において、第1の基板の表面に、第1の金属層表面に達する非貫通孔を形成する。図1(C)に示すように、非貫通孔6Aは、第1の基板1の両面に設けられる。
非貫通孔の形成手段は、特に限定されず、例えば、炭酸ガスレーザー等のレーザーやドリル等の公知の手段を用いることができる。非貫通孔の数やサイズは、所望に応じて適宜選定することができる。また、非貫通孔を形成した後に、過マンガン酸ナトリウム水溶液等を用いてデスミア処理を施すことができる。
(層間接続)
第1の層間接続工程(b)においては、非貫通孔6Aを形成したのち、図1(D)に示すように、電解銅めっき及び/又は無電解銅めっきを施して非貫通孔の内壁に銅めっき膜5Aを形成し、第1の金属層3と第2の金属層5とを電気的に接続する。この際、当該電解銅めっき及び/又は無電解銅めっきによって、第1の基板両面の第2の金属層の厚みを増加させ、後述する膜厚調整にて層厚を調整してもよい。電解銅めっき及び/無電解めっきを施す方法は、特に限定されるものではなく、公知の方法を採用することができる。当該銅めっきは、電解銅めっき及び無電解めっきはどちらか一方のみでもよいが、電解銅めっき及び無電解めっきの両方を施すことが好ましい。
(膜厚調整)
第1の層間接続工程(b)においては、図1(E)に示すように、電解/無電解銅めっき処理の後、必要に応じて、第2の金属層5が所望の厚さになるようにエッチング処理等の公知の処理を施して、その膜厚を調整することができる。
調整後の第2の金属層の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、2μm~30μmとすることができ、2μm~20μmが好ましく、2μm~12μmが更に好ましい。
(パターニング)
第1の層間接続工程(b)においては、必要に応じて第2の金属層5の整面を実施した後、図1(F)に示すように、第1の基板1の第2の金属層5にパターンを形成することができる。第2の金属層のパターンの形成手段は、特に限定されるものではないが、例えば、以下の工程によって形成することができる。
パターニングは、特に限定されることはないが、例えば、第2の金属層の整面を実施し、ドライフィルムレジスト等をラミネートし、更に、ネガ型マスクを張り合わせた後、露光機にて回路パターンを焼付け、現像液にてドライフィルムレジストを現像し、エッチングレジストを形成することができる。その後、エッチング処理を施し、エッチングレジストのない部分の銅を塩化第二鉄水溶液等で除去した後、レジストを除去することで、第2の金属層にパターンを形成することができる。
上述のレジストは、特に限定されず、例えば、市販のドライフィルムレジスト等公知のものを適宜選定して用いることができる。また、第2の金属層にパターンを形成する際のフォトリソグラフィー(露光、現像、レジストの除去を含む)は、特に限定されず、公知の手段及び装置を用いて実施することができる。
第2の金属層のパターン幅は、特に限定されず、用途に応じて適宜その幅を選定することができるが、例えば、5~100μmとすることができ、好ましくは10~30μmとすることができる。
[第2の基板形成工程(c)]
第2の基板形成工程(c)は、前記第1の基板の前記第2の金属層の表面に、第2の絶縁性樹脂層と、第3の金属層と、をこの順で配置して形成した積層体を加熱加圧して第2の基板を形成する工程である。第2の基板形成工程(c)を経ることで、図1(G)に示すように、第2の金属層5上に第2の絶縁性樹脂層8と第3の金属層9とが積層された、第2の基板7を得ることができる。
(第2の絶縁性樹脂層)
第2の絶縁性樹脂層としては、上述のコア樹脂層と同様の材料(例えば、プリプレグ)を用いることができる。また、第2の絶縁性樹脂層の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、10μm~100μmとすることができ、10μm~50μmが好ましく、10μm~30μmが更に好ましい。
(第3の金属層)
第3の金属層としては、例えば、上述の第1の金属層と同様の材料(例えば、銅箔)を用いることができる。第3の金属層の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、2μm~70μmとすることができ、2μm~18μmが好ましく、2μm~5μmが更に好ましい。
また、第3の金属層としては、例えば、キャリア付の極薄銅箔を使用することができる。この場合、第3の金属層は銅箔等が第2の絶縁性樹脂層と接するように配置され、加熱加圧によって第2の基板を形成した後にキャリアが剥離される。
(積層方法・条件)
第2の基板を得るために、第2の絶縁性樹脂層及び第3の金属層を積層する方法や条件は、特に限定されるものではないが、例えば、第1の基板に第2の絶縁性樹脂層及び第3の金属層を積層した後、温度220±2℃、圧力5±0.2MPa、保持時間60分間の条件にて真空プレスを実施することで、第2の基板を形成することができる。また、第2の金属層と第2の絶縁樹脂層との密着力を得るために、第2の金属層の表面に粗化処理を施してもよい。
[第2の層間接続工程(d)]
第2の層間接続工程(d)は、前記第2の基板の表面に、前記第2の金属層の表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第3の金属層とを接続させる工程である。第2の層間接続工程(d)を経ることによって、図1(J)に示すように、第2の基板7において、第2の金属層5と第3の金属層9とが銅めっき膜9Aを介して層間接続され、電気的導通が確保される。
(非貫通孔の形成)
第2の層間接続工程(d)において、第1の基板の表面に、第2の金属層表面に達する非貫通孔を形成する。図1(H)に示すように、非貫通孔6Bは、第2の基板7の両面に設けられる。
非貫通孔の形成手段は、上述と同様に、特に限定されず、例えば、炭酸ガスレーザー等のレーザーやドリル等の公知の手段を用いることができる。非貫通孔の数やサイズは、所望に応じて適宜選定することができる。また、非貫通孔を形成した後に、過マンガン酸ナトリウム水溶液等を用いてデスミア処理を施すことができる。
(層間接続)
第2の層間接続工程(d)においては、非貫通孔6Bを形成したのち、図1(I)に示すように、電解銅めっき及び/又は無電解銅めっきを施して非貫通孔の内壁に銅めっき膜9Aを形成し、第2の金属層5と第3の金属層9とを電気的に接続する。この際、当該電解銅めっき及び/又は無電解銅めっきによって、第2の基板両面の第3の金属層の厚みを増加させ、後述する膜厚調整にて膜厚を調整してもよい。電解銅めっき及び/無電解めっきを施す方法は、特に限定されるものではなく、公知の方法を採用することができる。当該銅めっきは、電解銅めっき及び無電解めっきはどちらか一方のみでもよいが、電解銅めっき及び無電解めっきの両方を施すことが好ましい。
(膜厚調整)
第2の層間接続工程(d)においては、図1(J)に示すように、電解/無電解銅めっき処理の後、必要に応じて、第3の金属層9が所望の厚さになるようにエッチング処理等の公知の処理を施して、その膜厚を調整することができる。
調整後の第3の金属層の厚さ、所望に応じて適宜設定されるため、特に限定されないが、例えば、2μm~30μmとすることができ、2μm~20μmが好ましく、2μm~12μmが更に好ましい。
[剥離工程(e)]
剥離工程(e)は、前記コア樹脂層から、前記第1の金属層と前記第1の絶縁性樹脂層と前記第2の金属層と前記第2の絶縁性樹脂層と前記第3の金属層とをこの順で備えた第3の基板を剥離する工程である。剥離工程(e)を経ると、図1(K)に示すように、第2の基板7を、コア樹脂層2と、その両面に配置された第1の金属層3と、の界面で分離することで、第1の金属層3と第1の絶縁性樹脂層4と第2の金属層5と第2の絶縁性樹脂層8と第3の金属層9とをこの順で備えた2つの第3の基板10を得ることができる。
第3の基板の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、5μm~400μmとすることができ、5μm~200μmが好ましく、5μm~100μmが更に好ましい。
剥離工程(e)においては、コア樹脂層と第1の金属層との界面でコア樹脂層が剥離されることが好ましいが、例えば、第1の金属層が剥型層を有する場合、その一部がコア樹脂層とともに剥離されてもよい。また、第1の金属層の剥型層と銅箔との界面において、剥型層と共にコア樹脂層が剥離される態様も含まれる。第1の金属層上に剥型層が残存する場合には、例えば、硫酸系又は過酸化水素系エッチング液を用いて剥型層を除去することができる。硫酸系又は過酸化水素系エッチング液は、特に限定されるものではなく、当業界で使用されているものを使用することができる。
[配線導体形成工程(f)]
配線導体形成工程(f)は、前記第3の基板の前記第1の金属層及び前記第3の金属層をパターニングして前記配線導体を形成する工程である。配線導体形成工程(f)を経ることで、図1(L)に示すように、絶縁層11の両面に配線導体12が形成された半導体素子搭載用パッケージ基板13を得ることができる。なお、絶縁層11は、第1の絶縁性樹脂層4及び第2の絶縁性樹脂層8から構成され、配線導体12は、各々パターニングされた第1の金属層3、第2の金属層5及び第3の金属層9を電解銅めっき及び/又は無電解銅めっきによって層間接続することで形成される。
(パターニング)
配線導体形成工程(f)においては、必要に応じて第1の金属層3及び第3の金属層9(図1(K)参照)の整面を実施した後、ドライフィルムレジスト等をラミネートし、更に、ネガ型マスクを張り合わせた後、露光機にて回路パターンを焼付け、現像液にてドライフィルムレジストを現像し、エッチングレジストを形成することができる。その後、エッチング処理を施し、エッチングレジストのない部分の銅を塩化第二鉄水溶液等で除去した後、レジストを除去することで、絶縁層11の両面に配線導体12を形成することができる。
その他、本実施形態において適用可能な層間接続方法としては、公知のレーザー形成されたブラインドビア部に化学銅めっきをして適用した方法(レーザー加工により配線回路を形成し、その後化学銅めっきによりパターニング、層間接続を行う方法)や、予め接続部となる部分にめっきや金属箔をエッチングすることなどにより形成した金属バンプ(好ましくは銅バンプ)により絶縁層ごと突き刺し、層間接続を行う方法、更にははんだや銀及び銅などの金属フィラーを絶縁樹脂に含有した金属ペーストをスクリーン印刷などにより所定箇所にバンプ印刷後、乾燥によってペーストを硬化させ、加熱加圧により内外層間での電気的導通を確保するものなどが適用できる。
本実施形態を例示的に説明した図1においては、半導体素子搭載用パッケージ基板13は、3層構造の半導体素子搭載用パッケージ基板となるが、本発明はこれに限定されるものではなく、5層構造などの更なるビルドアップ構造を有する半導体素子搭載用パッケージ基板を形成することができる。例えば、配線導体形成工程(f)において、配線導体を形成した後に、更に、絶縁性樹脂層と金属層とを積層し、パターニング及び層間接続を繰り返し行うことで、ビルドアップ構造を有する半導体素子搭載用パッケージ基板を製造することが形成可能となる。
《半導体素子搭載用パッケージ基板の製造方法》
本実施形態の半導体素子搭載用パッケージ基板の製造方法においては、上述のように半導体素子用パッケージ基板を形成した後に、所望に応じ、例えばベアチップ等の半導体素子を搭載させることができる。
前記半導体素子は特に限定されるものではなく所望の素子を適宜用いることができるが、例えば、アルミ電極部に金ワイヤのボールボンディング法によって金バンプを形成したベアチップ等を用いることができる。半導体素子は、接合材を介して半導体素子搭載用パッケージ基板の配線導体上に搭載することができる。前記接合材は導電手段を有するものであれば特に限定されるものではないが、例えば、はんだ等(例えば、はんだボール、はんだペースト等)を用いることができる。また、半導体素子搭載用パッケージ基板の配線導体に表面処理を施した後に、接合材を介して半導体素子を搭載させることができる。前記表面処理は特に限定されるものではないが、例えば、ニッケル層や金めっき層の形成が挙げられる。前記接合材としてはんだを用いた場合等、半導体素子を配線導体上に搭載した後に、リフロー等の処理を施すことができる。この際、リフローの温度は接合材の融点等によって適宜選定されるものであるが、例えば、260℃以上とすることができる。
なお、以上においてはコア樹脂層の両面に各層が設けられている場合を例にとり説明したが、本発明は当該対応に限定されるものではなく、コア樹脂層の片面のみに各層を有するものであってもよい。
以下、実施例により本発明の製造方法について具体的に説明する。
[実施例1]
ビスマレイミドトリアジン樹脂(BT樹脂)をガラスクロス(ガラス繊維)に含浸させてBステージとしたプリプレグ(図1(A)におけるコア樹脂層2;厚さ0.100mm:三菱ガス化学製、商品名:GHPL-830NS ST56)をその両面に、銅箔厚8μmに剥離層が塗布された剥型層付銅箔(図1(A)における第1の金属層3;JX日鉱日石金属(株)製、商品名:PCS)を、剥型層面が前記プリプレグと接着するように配置し、温度220±2℃、圧力5±0.2MPa、保持時間60分間の条件にて真空プレスを実施し、表面粗さが3μm銅箔の銅張積層板を作製した。
<第1の基板形成工程(a)>
得られた銅張積層板の両面に、ビスマレイミドトリアジン樹脂(BT樹脂)をガラスクロス(ガラス繊維)に含浸させてBステージとしたプリプレグ(図1(A)における第1の絶縁性樹脂層4;厚さ0.017mm:三菱ガス化学製、商品名:GHPL-830NS SF62)を介して、18μmのキャリア銅箔付2μm銅箔(図1(A)における第2の金属層5;三井金属鉱業(株)製、商品名:MTEx)を真空プレスにて圧力2.5±0.2MPa、温度220±2℃、保持時間60分間の条件にて積層し、その後18μmのキャリア銅箔を剥離し、第1の基板(図1(B)における回路形成用基板(第1の基板)1)を作製した。
<第1の層間接続工程(b)>
次いで、第1の基板の両面に炭酸ガスレーザー加工機(日立ビアメカニクス(株)製、商品名:LC-1C/21)によりビーム照射径Φ0.21mm、周波数500Hz、パルス幅10μsの条件で、1穴ずつ加工し、第1の基板両面に非貫通孔(図1(C)における非貫通孔6A)を形成した。次いで、温度80±5℃、濃度55±10g/Lの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施した。
さらに、無電解銅めっきにて0.4~0.8μmの厚みとなるようにめっき処理を施した後、電解銅めっきにて8μmの厚みのめっきを実施し、銅めっき膜(図1(D)における銅めっき膜5A)を形成した。これにより、第1及び第2の金属層が銅めっき膜を介して、非貫通孔によって電気的に接続されたことになる。次に、第1の基板表面の整面を実施し、温度110±10℃、圧力0.50±0.02MPaにてドライフィルムレジスト(ニチゴー・モートン(株)製、商品名:NIT225)をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機にて回路パターンを焼付け、1%炭酸ナトリウム水溶液にてドライフィルムレジストを現像してエッチングレジストを形成し、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、第2の金属層5にパターンを形成した(図1(F)参照)。
<第2の基板形成工程(c)>
次いで、パターニングされた第2の金属層の表面を、銅表面粗化液(メック(株)製、製品名:CZ-8100)を用いて粗化し、第1の基板の両面に設けられた第2の金属層の表面に対し、18μmのキャリア銅箔付2μm銅箔(三井金属鉱業(株)製、商品名:MTEx)に塗布したBステージとした樹脂シート(厚さ0.010mm:三菱ガス化学製、商品名:CRS-381NSI)を真空プレスにて圧力2.5±0.2MPa、温度220±2℃、保持時間60分間の条件にて積層し、その後18μmのキャリア銅箔を剥離し、第2の基板(図1(G)における第2の基板7)を作製した。
<第2の層間接続工程(d)>
第2の基板の両面に炭酸ガスレーザー加工機(日立ビアメカニクス(株)製、商品名:LC-1C/21)によりビーム照射径Φ0.21mm、周波数500Hz、パルス幅10μsの条件で、1穴ずつ加工し、第2の基板の両面に非貫通孔(図1(H)における非貫通孔6B)を形成した。次いで、温度80±5℃、濃度55±10g/Lの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施した。
さらに、無電解銅めっきにて0.4~0.8μmの厚みとなるようにめっき処理を施した後、電解銅めっきにて8μmの厚みのめっきを実施し、銅めっき膜(図1(I)における銅めっき膜9A)を形成した。これにより、第2及び第3の金属層が銅めっき膜を介して、非貫通孔によって電気的に接続されたことになる。
<剥離工程(e)>
第2の基板において、剥型層付銅箔(第1の金属層3)とプリプレグ(コア樹脂層2)との境界部に物理的な力を加えて剥離させ、第3の基板(図1(K)における第3の基板10)を得た。
<配線導体形成工程(f)>
第3の基板に日立ビアメカニクス(株)製のルータ加工機にてガイド穴を形成した後、過水硫酸系のソフトエッチング液にて表面を1~2μm程度エッチングし、温度110±10℃、圧力0.50±0.02MPaにてドライフィルムレジスト(ニチゴー・モートン(株)製、商品名:NIT225)をラミネートした。回路パターンの焼付けを、前記ガイド穴を基準として平行露光機にて実施した後、1%炭酸ナトリウム水溶液にてドライフィルムレジストを現像し、硫酸銅濃度60~80g/L、硫酸濃度150~200g/Lの硫酸銅めっきラインにて15~20μmほどパターン電解銅めっきを施した。その後、アミン系のレジスト剥離液にてドライフィルムレジストを剥離除去し、第3の金属層にパターンを形成し、半導体素子搭載用パッケージ基板(図1(L)における絶縁層11の両面に配線導体12が形成された半導体素子搭載用パッケージ基板13)を作製した。
得られた半導体素子搭載用パッケージ基板に、ソルダーレジスト形成処理及び金めっき仕上げを行い、パッケージサイズに切断加工を施すことにより、実施例1の半導体素子搭載用パッケージ基板を得た。実施例1の半導体素子搭載用パッケージ基板の取り扱い性に優れており、複数回作製した際の歩留まりが99%であった。
[実施例2]
実施例1の第1の基板形成工程(a)において、以下に従って第1の基板(図1(B)における回路形成用基板(第1の基板)1)を作製した以外は同様にして実施例2の半導体素子搭載用パッケージ基板を得た。
ビスマレイミドトリアジン樹脂(BT樹脂)をガラスクロス(ガラス繊維)に含浸させてBステージとしたプリプレグ(図1(A)におけるコア樹脂層2;厚さ0.08mm:三菱ガス化学製、商品名:GHPL-830NS SH65)の両面に、銅箔厚8μmに剥離層が塗布された剥型層付銅箔(図1(A)における第1の金属層3;JX日鉱日石金属(株)製、商品名:PCS、表面粗さRz3.7μm)を、剥型層面が前記プリプレグと接着するように配置し、さらにその上にビスマレイミドトリアジン樹脂(BT樹脂)をガラスクロス(ガラス繊維)に含浸させてBステージとしたプリプレグ(図1(A)における第1の絶縁性樹脂層4;厚さ0.017mm:三菱ガス化学製、商品名:GHPL-830NS SF62)を介して、18μmのキャリア銅箔付2μm銅箔(図1(A)における第2の金属層5;三井金属鉱業(株)製、商品名:MTEx)を真空プレスにて圧力2.5±0.2MPa、温度220±2℃、保持時間60分間の条件にて積層した後、18μmのキャリア銅箔を剥離し、第2の回路基板を作製し、第1の基板(図1(B)における回路形成用基板(第1の基板)1)を作製した。
実施例2の半導体素子搭載用パッケージ基板の取り扱い性に優れており、複数回作製した際の歩留まりが99%であった。
[比較例1]
ビスマレイミドトリアジン樹脂(BT樹脂)をガラスクロス(ガラス繊維)に含浸させてBステージとしたプリプレグ(コア樹脂層:厚さ0.100mm:三菱ガス化学製、商品名:GHPL-830NS ST56)をその両面に、銅箔厚2μmに剥離層が塗布された銅箔(JX日鉱日石金属(株)製、商品名:PCS)を剥型層面が前記プリプレグと接着するように配置し、温度220±2℃、圧力5±0.2MPa、保持時間60分間の条件にて真空プレスを実施し、表面粗さが3μm銅箔の銅張積層板を作製した。
得られた銅張積層板の両面に、ビスマレイミドトリアジン樹脂(BT樹脂)をガラスクロス(ガラス繊維)に含浸させてBステージとしたプリプレグ(厚さ0.017mm:三菱ガス化学製、商品名:GHPL-830NS SF62)を介して、12μmの銅箔(三井金属鉱業(株)製、商品名:3LC-VLP)を真空プレスにて圧力2.5±0.2MPa、温度220±2℃、保持時間60分間の条件にて積層した。
次いで、得られた基板表面に整面処理を施し、温度110±10℃、圧力0.50±0.02MPaにてドライフィルムレジスト(ニチゴー・モートン(株)製、商品名:NIT225)をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機にて回路パターンを焼付け、1%炭酸ナトリウム水溶液にてドライフィルムレジストを現像してエッチングレジストを形成し、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、回路パターンを形成した。
得られた基板の表面を、銅表面粗化液(メック(株)製、製品名:CZ-8100)を用いて粗化し、基板の両面に対し、ビスマレイミドトリアジン樹脂(BT樹脂)を18μmのキャリア銅箔付2μm銅箔(三井金属鉱業(株)製、商品名:MTEx)に塗布したBステージとした樹脂シート(厚さ0.010mm:三菱ガス化学製、商品名:CRS-381NSI)を真空プレスにて圧力2.5±0.2MPa、温度220±2℃、保持時間60分間の条件にて積層した後18μmのキャリア銅箔を剥離した。
得られた基板について、コア樹脂層とPCSとの境界部に物理的な力を加えて剥離させた。
コア樹脂層から剥離した基板の両面に炭酸ガスレーザー加工機(日立ビアメカニクス(株)製、商品名:LC-1C/21)によりビーム照射径Φ0.21mm、周波数500Hz、パルス幅10μsの条件で、1穴ずつ加工し、基板上に非貫通孔を形成しようとしたが、基板が非常に薄く、基板が破損してしまった。
2018年12月14日に出願された日本国特許出願2018-234584号の開示は、その全体が参照により本明細書に取り込まれる。
また、明細書に記載された全ての文献、特許出願、及び技術規格は、個々の文献、特許出願、及び技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に参照により取り込まれる。
1 回路形成用基板(第1の基板),2 コア樹脂層,3 第1の金属層,4 第1の絶縁性樹脂層,5 第2の金属層,5A,9A 銅めっき膜,6A,6B 非貫通孔,7 第2の基板,8 第2の絶縁性樹脂層,9 第3の金属層,10 第3の基板,11 絶縁層,12 配線導体,13 半導体素子搭載用パッケージ基板

Claims (6)

  1. 絶縁層と、前記絶縁層上に設けられた配線導体と、を備えた半導体素子搭載用パッケージ基板の製造方法であって、
    コア樹脂層の片面又は両面に、厚さが1μm~70μmであり且つ前記コア樹脂層から剥離可能な第1の金属層と、第1の絶縁性樹脂層と、第2の金属層と、をこの順に備えた第1の基板を形成する第1の基板形成工程(a)と、
    前記第1の基板の表面に、前記第1の金属層表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第1の金属層とを接続させる、第1の層間接続工程(b)と、
    前記第1の基板の前記第2の金属層の表面に、第2の絶縁性樹脂層と、第3の金属層と、をこの順で配置して形成した積層体を加熱加圧して第2の基板を形成する第2の基板形成工程(c)と、
    前記第2の基板の表面に、前記第2の金属層の表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第3の金属層とを接続させる、第2の層間接続工程(d)と、
    前記コア樹脂層から、前記第1の金属層と前記第1の絶縁性樹脂層と前記第2の金属層と前記第2の絶縁性樹脂層と前記第3の金属層とをこの順で備えた第3の基板を剥離する剥離工程(e)と、
    前記第3の基板の前記第1の金属層及び前記第3の金属層をパターニングして前記配線導体を形成する配線導体形成工程(f)と、
    を含み、
    前記第1の基板形成工程(a)は、前記コア樹脂層の両面に前記第1の金属層、前記第1の絶縁性樹脂層及び前記第2の金属層がこの順に配置された積層体を形成し、前記積層体を一括で加熱加圧して第1の基板を形成し、
    前記コア樹脂層の膜厚が1μm~90μmであり、
    記第2の層間接続工程(d)が、前記第2の基板両面の前記第3の金属層の厚みを調整する工程を含む、
    半導体素子搭載用パッケージ基板の製造方法。
  2. 前記第3の基板の厚さが、5μm~100μmである請求項1に記載の半導体素子搭載用パッケージ基板の製造方法。
  3. 前記第1の金属層が剥型層を備え、前記第1の基板は、前記剥型層と前記コア樹脂層とが接するように前記第1の金属層が配置された請求項1又は2に記載の半導体素子搭載用パッケージ基板の製造方法。
  4. 前記第3の金属層がキャリア層を備え、前記第2の基板形成工程(c)において前記第1の基板が加熱加圧された後に、前記第3の金属層から前記キャリア層が除去される請求項1~3のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  5. 前記第1の金属層、前記第2の金属層、及び、前記第3の金属層の少なくともいずれか一つが銅箔である請求項1~4のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  6. 前記コア樹脂層、第1の絶縁性樹脂層、及び、第2の絶縁性樹脂層の少なくともいずれか一つが、樹脂を基材に含侵したプリプレグである請求項1~5のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
JP2020559777A 2018-12-14 2019-10-21 半導体素子搭載用パッケージ基板の製造方法 Active JP7583362B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018234584 2018-12-14
JP2018234584 2018-12-14
PCT/JP2019/041308 WO2020121652A1 (ja) 2018-12-14 2019-10-21 半導体素子搭載用パッケージ基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020121652A1 JPWO2020121652A1 (ja) 2021-10-21
JP7583362B2 true JP7583362B2 (ja) 2024-11-14

Family

ID=

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335700A (ja) 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
JP2015159223A (ja) 2014-02-25 2015-09-03 凸版印刷株式会社 ポスト電極、ポスト電極の製造方法および回路基板
WO2018003703A1 (ja) 2016-07-01 2018-01-04 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法
WO2018026004A1 (ja) 2016-08-05 2018-02-08 三菱瓦斯化学株式会社 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335700A (ja) 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
JP2015159223A (ja) 2014-02-25 2015-09-03 凸版印刷株式会社 ポスト電極、ポスト電極の製造方法および回路基板
WO2018003703A1 (ja) 2016-07-01 2018-01-04 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法
WO2018026004A1 (ja) 2016-08-05 2018-02-08 三菱瓦斯化学株式会社 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法

Similar Documents

Publication Publication Date Title
JP4273895B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
JP7172597B2 (ja) 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法
JP5413693B2 (ja) 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法
WO2017026501A1 (ja) 多層プリント配線板の製造方法、接着層付き金属箔、金属張積層板、多層プリント配線板
JP7044997B2 (ja) 半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法
US12119277B2 (en) Method for producing package substrate for mounting semiconductor device
JP2009252827A (ja) 回路形成用支持基板と、半導体素子搭載用パッケージ基板及び基板の製造方法
US11990349B2 (en) Method for producing package substrate for loading semiconductor device
JP7145403B2 (ja) 支持体及びそれを用いた半導体素子実装基板の製造方法
JP2014120687A (ja) 積層板、多層積層板、プリント配線板、多層プリント配線板及び積層板の製造方法
JP7583362B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
WO2022209851A1 (ja) 基板及び配線基板の製造方法
CN113243146B (zh) 半导体元件搭载用封装基板的制造方法
WO2023106208A1 (ja) 支持体付き配線基板、支持体付き配線基板の製造方法、及び、電子部品実装基板の製造方法
JP2006202980A (ja) 多層配線板およびその製造方法
JP2002144475A (ja) プリント配線板用積層体