WO2020121652A1 - 半導体素子搭載用パッケージ基板の製造方法 - Google Patents
半導体素子搭載用パッケージ基板の製造方法 Download PDFInfo
- Publication number
- WO2020121652A1 WO2020121652A1 PCT/JP2019/041308 JP2019041308W WO2020121652A1 WO 2020121652 A1 WO2020121652 A1 WO 2020121652A1 JP 2019041308 W JP2019041308 W JP 2019041308W WO 2020121652 A1 WO2020121652 A1 WO 2020121652A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- substrate
- metal layer
- layer
- resin layer
- metal
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 213
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000010410 layer Substances 0.000 claims abstract description 402
- 229910052751 metal Inorganic materials 0.000 claims abstract description 217
- 239000002184 metal Substances 0.000 claims abstract description 214
- 229920005989 resin Polymers 0.000 claims abstract description 171
- 239000011347 resin Substances 0.000 claims abstract description 171
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 112
- 229910052802 copper Inorganic materials 0.000 claims abstract description 73
- 239000010949 copper Substances 0.000 claims abstract description 73
- 238000007747 plating Methods 0.000 claims abstract description 65
- 239000004020 conductor Substances 0.000 claims abstract description 31
- 239000011229 interlayer Substances 0.000 claims abstract description 31
- 238000000059 patterning Methods 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 239000011889 copper foil Substances 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 31
- 238000003825 pressing Methods 0.000 claims description 21
- 239000000047 product Substances 0.000 description 18
- 238000005530 etching Methods 0.000 description 16
- 239000003822 epoxy resin Substances 0.000 description 15
- 229920000647 polyepoxide Polymers 0.000 description 15
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 14
- 239000007864 aqueous solution Substances 0.000 description 13
- 239000011810 insulating material Substances 0.000 description 13
- -1 4-cyanatophenyl Chemical group 0.000 description 12
- 239000011521 glass Substances 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 239000011342 resin composition Substances 0.000 description 11
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 239000011888 foil Substances 0.000 description 9
- 238000007788 roughening Methods 0.000 description 9
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical group C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 8
- 238000005065 mining Methods 0.000 description 8
- 229920005992 thermoplastic resin Polymers 0.000 description 8
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 7
- 239000004744 fabric Substances 0.000 description 7
- 238000010030 laminating Methods 0.000 description 7
- 229920003986 novolac Polymers 0.000 description 7
- 229920003192 poly(bis maleimide) Polymers 0.000 description 7
- 229920001955 polyphenylene ether Polymers 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical compound C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 6
- XLJMAIOERFSOGZ-UHFFFAOYSA-M cyanate Chemical compound [O-]C#N XLJMAIOERFSOGZ-UHFFFAOYSA-M 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 6
- 239000003365 glass fiber Substances 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000002904 solvent Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 239000004962 Polyamide-imide Substances 0.000 description 5
- 239000001569 carbon dioxide Substances 0.000 description 5
- 229910002092 carbon dioxide Inorganic materials 0.000 description 5
- 150000002989 phenols Chemical class 0.000 description 5
- 229920002312 polyamide-imide Polymers 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- JYLNVJYYQQXNEK-UHFFFAOYSA-N 3-amino-2-(4-chlorophenyl)-1-propanesulfonic acid Chemical compound OS(=O)(=O)CC(CN)C1=CC=C(Cl)C=C1 JYLNVJYYQQXNEK-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 4
- LJCFOYOSGPHIOO-UHFFFAOYSA-N antimony pentoxide Chemical compound O=[Sb](=O)O[Sb](=O)=O LJCFOYOSGPHIOO-UHFFFAOYSA-N 0.000 description 4
- ADCOVFLJGNWWNZ-UHFFFAOYSA-N antimony trioxide Chemical compound O=[Sb]O[Sb]=O ADCOVFLJGNWWNZ-UHFFFAOYSA-N 0.000 description 4
- PXKLMJQFEQBVLD-UHFFFAOYSA-N bisphenol F Chemical compound C1=CC(O)=CC=C1CC1=CC=C(O)C=C1 PXKLMJQFEQBVLD-UHFFFAOYSA-N 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- GYZLOYUZLJXAJU-UHFFFAOYSA-N diglycidyl ether Chemical compound C1OC1COCC1CO1 GYZLOYUZLJXAJU-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 3
- QTWJRLJHJPIABL-UHFFFAOYSA-N 2-methylphenol;3-methylphenol;4-methylphenol Chemical compound CC1=CC=C(O)C=C1.CC1=CC=CC(O)=C1.CC1=CC=CC=C1O QTWJRLJHJPIABL-UHFFFAOYSA-N 0.000 description 3
- ZMXDDKWLCZADIW-UHFFFAOYSA-N N,N-Dimethylformamide Chemical compound CN(C)C=O ZMXDDKWLCZADIW-UHFFFAOYSA-N 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 150000001412 amines Chemical class 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000003750 conditioning effect Effects 0.000 description 3
- 229930003836 cresol Natural products 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 239000003063 flame retardant Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000011256 inorganic filler Substances 0.000 description 3
- 229910003475 inorganic filler Inorganic materials 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 150000003377 silicon compounds Chemical class 0.000 description 3
- 229910000029 sodium carbonate Inorganic materials 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 239000002966 varnish Substances 0.000 description 3
- FYGHSUNMUKGBRK-UHFFFAOYSA-N 1,2,3-trimethylbenzene Chemical compound CC1=CC=CC(C)=C1C FYGHSUNMUKGBRK-UHFFFAOYSA-N 0.000 description 2
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 2
- POAOYUHQDCAZBD-UHFFFAOYSA-N 2-butoxyethanol Chemical compound CCCCOCCO POAOYUHQDCAZBD-UHFFFAOYSA-N 0.000 description 2
- VPWNQTHUCYMVMZ-UHFFFAOYSA-N 4,4'-sulfonyldiphenol Chemical compound C1=CC(O)=CC=C1S(=O)(=O)C1=CC=C(O)C=C1 VPWNQTHUCYMVMZ-UHFFFAOYSA-N 0.000 description 2
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical group CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 2
- LRHPLDYGYMQRHN-UHFFFAOYSA-N N-Butanol Chemical compound CCCCO LRHPLDYGYMQRHN-UHFFFAOYSA-N 0.000 description 2
- 229910019142 PO4 Inorganic materials 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- WYURNTSHIVDZCO-UHFFFAOYSA-N Tetrahydrofuran Chemical compound C1CCOC1 WYURNTSHIVDZCO-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- AHZMUXQJTGRNHT-UHFFFAOYSA-N [4-[2-(4-cyanatophenyl)propan-2-yl]phenyl] cyanate Chemical compound C=1C=C(OC#N)C=CC=1C(C)(C)C1=CC=C(OC#N)C=C1 AHZMUXQJTGRNHT-UHFFFAOYSA-N 0.000 description 2
- YRKCREAYFQTBPV-UHFFFAOYSA-N acetylacetone Chemical compound CC(=O)CC(C)=O YRKCREAYFQTBPV-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- WNROFYMDJYEPJX-UHFFFAOYSA-K aluminium hydroxide Chemical compound [OH-].[OH-].[OH-].[Al+3] WNROFYMDJYEPJX-UHFFFAOYSA-K 0.000 description 2
- 125000003277 amino group Chemical group 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 239000004643 cyanate ester Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 125000003700 epoxy group Chemical group 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- VTHJTEIRLNZDEV-UHFFFAOYSA-L magnesium dihydroxide Chemical compound [OH-].[OH-].[Mg+2] VTHJTEIRLNZDEV-UHFFFAOYSA-L 0.000 description 2
- 239000000347 magnesium hydroxide Substances 0.000 description 2
- 229910001862 magnesium hydroxide Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 239000010452 phosphate Substances 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 2
- 150000003018 phosphorus compounds Chemical class 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 125000005504 styryl group Chemical group 0.000 description 2
- 230000037303 wrinkles Effects 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- FYADHXFMURLYQI-UHFFFAOYSA-N 1,2,4-triazine Chemical class C1=CN=NC=N1 FYADHXFMURLYQI-UHFFFAOYSA-N 0.000 description 1
- WZCQRUWWHSTZEM-UHFFFAOYSA-N 1,3-phenylenediamine Chemical compound NC1=CC=CC(N)=C1 WZCQRUWWHSTZEM-UHFFFAOYSA-N 0.000 description 1
- CBCKQZAAMUWICA-UHFFFAOYSA-N 1,4-phenylenediamine Chemical compound NC1=CC=C(N)C=C1 CBCKQZAAMUWICA-UHFFFAOYSA-N 0.000 description 1
- BSWWXRFVMJHFBN-UHFFFAOYSA-N 2,4,6-tribromophenol Chemical compound OC1=C(Br)C=C(Br)C=C1Br BSWWXRFVMJHFBN-UHFFFAOYSA-N 0.000 description 1
- OBETXYAYXDNJHR-UHFFFAOYSA-N 2-Ethylhexanoic acid Chemical compound CCCCC(CC)C(O)=O OBETXYAYXDNJHR-UHFFFAOYSA-N 0.000 description 1
- XNWFRZJHXBZDAG-UHFFFAOYSA-N 2-METHOXYETHANOL Chemical compound COCCO XNWFRZJHXBZDAG-UHFFFAOYSA-N 0.000 description 1
- FJYCAYKHNVQCJW-UHFFFAOYSA-N 2-[4-[4-(2-aminophenoxy)phenyl]sulfonylphenoxy]aniline Chemical compound NC1=CC=CC=C1OC1=CC=C(S(=O)(=O)C=2C=CC(OC=3C(=CC=CC=3)N)=CC=2)C=C1 FJYCAYKHNVQCJW-UHFFFAOYSA-N 0.000 description 1
- VEORPZCZECFIRK-UHFFFAOYSA-N 3,3',5,5'-tetrabromobisphenol A Chemical compound C=1C(Br)=C(O)C(Br)=CC=1C(C)(C)C1=CC(Br)=C(O)C(Br)=C1 VEORPZCZECFIRK-UHFFFAOYSA-N 0.000 description 1
- PYSRRFNXTXNWCD-UHFFFAOYSA-N 3-(2-phenylethenyl)furan-2,5-dione Chemical compound O=C1OC(=O)C(C=CC=2C=CC=CC=2)=C1 PYSRRFNXTXNWCD-UHFFFAOYSA-N 0.000 description 1
- YBRVSVVVWCFQMG-UHFFFAOYSA-N 4,4'-diaminodiphenylmethane Chemical compound C1=CC(N)=CC=C1CC1=CC=C(N)C=C1 YBRVSVVVWCFQMG-UHFFFAOYSA-N 0.000 description 1
- HLBLWEWZXPIGSM-UHFFFAOYSA-N 4-Aminophenyl ether Chemical compound C1=CC(N)=CC=C1OC1=CC=C(N)C=C1 HLBLWEWZXPIGSM-UHFFFAOYSA-N 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical class [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- PEEHTFAAVSWFBL-UHFFFAOYSA-N Maleimide Chemical compound O=C1NC(=O)C=C1 PEEHTFAAVSWFBL-UHFFFAOYSA-N 0.000 description 1
- 229920000877 Melamine resin Polymers 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- FXHOOIRPVKKKFG-UHFFFAOYSA-N N,N-Dimethylacetamide Chemical compound CN(C)C(C)=O FXHOOIRPVKKKFG-UHFFFAOYSA-N 0.000 description 1
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 1
- IGFHQQFPSIBGKE-UHFFFAOYSA-N Nonylphenol Natural products CCCCCCCCCC1=CC=C(O)C=C1 IGFHQQFPSIBGKE-UHFFFAOYSA-N 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000005062 Polybutadiene Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 239000006087 Silane Coupling Agent Substances 0.000 description 1
- 238000003723 Smelting Methods 0.000 description 1
- 229920000147 Styrene maleic anhydride Polymers 0.000 description 1
- QHWKHLYUUZGSCW-UHFFFAOYSA-N Tetrabromophthalic anhydride Chemical compound BrC1=C(Br)C(Br)=C2C(=O)OC(=O)C2=C1Br QHWKHLYUUZGSCW-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- SIZDMAYTWUINIG-UHFFFAOYSA-N [4-[1-(4-cyanatophenyl)ethyl]phenyl] cyanate Chemical compound C=1C=C(OC#N)C=CC=1C(C)C1=CC=C(OC#N)C=C1 SIZDMAYTWUINIG-UHFFFAOYSA-N 0.000 description 1
- 150000008065 acid anhydrides Chemical class 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 125000002723 alicyclic group Chemical group 0.000 description 1
- 125000001931 aliphatic group Chemical group 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 229940058905 antimony compound for treatment of leishmaniasis and trypanosomiasis Drugs 0.000 description 1
- 150000001463 antimony compounds Chemical class 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000001588 bifunctional effect Effects 0.000 description 1
- SHZIWNPUGXLXDT-UHFFFAOYSA-N caproic acid ethyl ester Natural products CCCCCC(=O)OCC SHZIWNPUGXLXDT-UHFFFAOYSA-N 0.000 description 1
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000004927 clay Substances 0.000 description 1
- 229910052570 clay Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- WHHGLZMJPXIBIX-UHFFFAOYSA-N decabromodiphenyl ether Chemical compound BrC1=C(Br)C(Br)=C(Br)C(Br)=C1OC1=C(Br)C(Br)=C(Br)C(Br)=C1Br WHHGLZMJPXIBIX-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical group [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000032050 esterification Effects 0.000 description 1
- 238000005886 esterification reaction Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 125000000524 functional group Chemical group 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 150000002366 halogen compounds Chemical class 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 150000002460 imidazoles Chemical class 0.000 description 1
- 239000012784 inorganic fiber Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000012948 isocyanate Substances 0.000 description 1
- 150000002513 isocyanates Chemical class 0.000 description 1
- ZFSLODLOARCGLH-UHFFFAOYSA-N isocyanuric acid Chemical compound OC1=NC(O)=NC(O)=N1 ZFSLODLOARCGLH-UHFFFAOYSA-N 0.000 description 1
- 239000005453 ketone based solvent Substances 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- JDSHMPZPIAZGSV-UHFFFAOYSA-N melamine Chemical compound NC1=NC(N)=NC(N)=N1 JDSHMPZPIAZGSV-UHFFFAOYSA-N 0.000 description 1
- ZQKXQUJXLSSJCH-UHFFFAOYSA-N melamine cyanurate Chemical compound NC1=NC(N)=NC(N)=N1.O=C1NC(=O)NC(=O)N1 ZQKXQUJXLSSJCH-UHFFFAOYSA-N 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910000000 metal hydroxide Inorganic materials 0.000 description 1
- 150000004692 metal hydroxides Chemical class 0.000 description 1
- 125000005641 methacryl group Chemical group 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- NXPPAOGUKPJVDI-UHFFFAOYSA-N naphthalene-1,2-diol Chemical compound C1=CC=CC2=C(O)C(O)=CC=C21 NXPPAOGUKPJVDI-UHFFFAOYSA-N 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- SNQQPOLDUKLAAF-UHFFFAOYSA-N nonylphenol Chemical compound CCCCCCCCCC1=CC=CC=C1O SNQQPOLDUKLAAF-UHFFFAOYSA-N 0.000 description 1
- WWZKQHOCKIZLMA-UHFFFAOYSA-M octanoate Chemical compound CCCCCCCC([O-])=O WWZKQHOCKIZLMA-UHFFFAOYSA-M 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- QBDSZLJBMIMQRS-UHFFFAOYSA-N p-Cumylphenol Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=CC=C1 QBDSZLJBMIMQRS-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- JRKICGRDRMAZLK-UHFFFAOYSA-L peroxydisulfate Chemical compound [O-]S(=O)(=O)OOS([O-])(=O)=O JRKICGRDRMAZLK-UHFFFAOYSA-L 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920002857 polybutadiene Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 125000002924 primary amino group Chemical group [H]N([H])* 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229920003048 styrene butadiene rubber Polymers 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 239000000454 talc Substances 0.000 description 1
- 229910052623 talc Inorganic materials 0.000 description 1
- YLQBMQCUIZJEEH-UHFFFAOYSA-N tetrahydrofuran Natural products C=1C=COC=1 YLQBMQCUIZJEEH-UHFFFAOYSA-N 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- SRPWOOOHEPICQU-UHFFFAOYSA-N trimellitic anhydride Chemical compound OC(=O)C1=CC=C2C(=O)OC(=O)C2=C1 SRPWOOOHEPICQU-UHFFFAOYSA-N 0.000 description 1
- NJMOHBDCGXJLNJ-UHFFFAOYSA-N trimellitic anhydride chloride Chemical compound ClC(=O)C1=CC=C2C(=O)OC(=O)C2=C1 NJMOHBDCGXJLNJ-UHFFFAOYSA-N 0.000 description 1
- 239000013638 trimer Substances 0.000 description 1
- XZZNDPSIHUTMOC-UHFFFAOYSA-N triphenyl phosphate Chemical compound C=1C=CC=CC=1OP(OC=1C=CC=CC=1)(=O)OC1=CC=CC=C1 XZZNDPSIHUTMOC-UHFFFAOYSA-N 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
- 239000002759 woven fabric Substances 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1603—Process or apparatus coating on selected surface areas
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/31—Coating with metals
- C23C18/38—Coating with copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/34—Pretreatment of metallic surfaces to be electroplated
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/067—Etchants
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
Definitions
- the present invention relates to a method of manufacturing a semiconductor element mounting package substrate.
- a printed wiring board and a package substrate for mounting semiconductor elements are manufactured by laminating a layer serving as a circuit pattern (hereinafter, also simply referred to as “wiring conductor”) and an insulating material on a supporting substrate.
- a circuit forming substrate in which a first insulating resin is provided on a carrier foil surface of an ultrathin copper foil with a carrier foil is used, and pattern electrolytic copper plating is used.
- a method of forming a first wiring conductor, further laminating a second insulating resin, and then forming a second wiring conductor is disclosed (for example, refer to Patent Document 1 below).
- a manufacturing technique related to these semiconductor element mounting package substrates a plurality of layers are laminated on a substrate to be a core, a laminated body is formed, and then the laminated body is separated from the substrate to be the core to form a semiconductor package substrate or the like. Have been disclosed (see, for example, Patent Documents 2 to 4 below).
- the core is a copper-clad laminate with metal foils on both sides, and an insulating layer such as prepreg and a metal foil are built on both sides.
- a method is known in which a circuit-forming substrate that is formed up is used.
- the circuit-forming substrate has four layers of metal foil, it is also referred to as a “four-layer coreless shield plate”.
- the four-layer coreless shield plate is then processed into a six-layer coreless shield plate through a patterning process and the like.
- the respective substrates (laminates) provided on both sides of the core resin layer are peeled off.
- the thinned laminated body is more likely to be damaged if the rigidity is lowered, and the handling property is deteriorated. ..
- the warp of the substrate (laminated body) in each process has a greater effect on each process such as alignment. As described above, as the substrate becomes thinner, the yield may finally decrease due to various causes.
- an object of the present invention is to provide a method for manufacturing a semiconductor element mounting package substrate having an excellent yield.
- a method of manufacturing a semiconductor element mounting package substrate comprising: an insulating layer; and a wiring conductor provided on the insulating layer.
- a first metal layer having a thickness of 1 ⁇ m to 70 ⁇ m and which is peelable from the core resin layer, a first insulating resin layer, and a second metal layer are provided.
- a non-through hole reaching the surface of the first metal layer is formed on the surface of the first substrate, and electrolytic copper plating and/or electroless copper plating is applied to the inner wall of the non-through hole, and the second metal is formed.
- a laminated body formed by arranging a second insulating resin layer and a third metal layer in this order on the surface of the second metal layer of the first substrate is heated and pressed to form a second layer.
- a second substrate forming step (c) for forming the substrate of The non-through hole reaching the surface of the second metal layer is formed on the surface of the second substrate, and the inner wall of the non-through hole is subjected to electrolytic copper plating and/or electroless copper plating,
- a method of manufacturing a package board for mounting a semiconductor device comprising: ⁇ 2> In the first substrate forming step (a), (I) After disposing the first metal layer on one side or both sides of the core resin layer and heating and pressing to stack the layers, the first insulating layer and the first insulating resin layer are formed on the surface of the first metal layer.
- Two metal layers are arranged in this order and heated and pressed to form the first substrate; or (Ii) Forming a laminated body in which the first metal layer, the first insulating resin layer and the second metal layer are arranged in this order on both surfaces of the core resin layer, and the laminated body is collectively formed.
- ⁇ 3> The method for manufacturing a semiconductor device mounting package substrate according to ⁇ 1> or ⁇ 2>, wherein the third substrate has a thickness of 5 ⁇ m to 100 ⁇ m.
- the first metal layer includes a release layer, and the first substrate has the first metal layer arranged such that the release layer and the core resin layer are in contact with each other.
- the third metal layer includes a carrier layer, and the third metal layer is changed to the carrier layer after the first substrate is heated and pressed in the second substrate forming step (c).
- ⁇ 6> The semiconductor according to any one of ⁇ 1> to ⁇ 5>, wherein at least one of the first metal layer, the second metal layer, and the third metal layer is a copper foil.
- Manufacturing method of device mounting package substrate ⁇ 7> The ⁇ 1> to ⁇ 6, wherein at least one of the core resin layer, the first insulating resin layer, and the second insulating resin layer is a prepreg in which a base material is impregnated with a resin.
- the manufacturing method of the package substrate for mounting a semiconductor element in any one of ⁇ >.
- the manufacturing method of the semiconductor element mounting package substrate of the present embodiment (hereinafter, may be simply referred to as “manufacturing method of the present embodiment”) is as follows.
- a second substrate forming step (c) for forming the substrate of The non-through hole reaching the surface of the second metal layer is formed on the surface of the second substrate, and the inner wall of the non-through hole is subjected to electrolytic copper plating and/or electroless copper plating,
- a second interlayer connection step (d) for connecting a metal layer and the third metal layer From the core resin layer, the first metal layer, the first insulating resin layer, the second metal layer, the second insulating resin layer, and the third metal layer are provided in this order.
- a wiring conductor forming step (f) of forming the wiring conductor by patterning the first metal layer and the third metal layer of the third substrate including.
- the first metal layer, the first insulating resin layer, the second metal layer, and the second metal layer are formed on both sides of the core substrate.
- the laminated body including the insulating resin layer and the third metal layer is peeled off, and then the peeled laminated body is subjected to hole processing, desmear treatment, plating treatment, etc. to manufacture a semiconductor element mounting package substrate. ing.
- the handleability of the laminate is deteriorated and the laminate is easily warped as the substrate is made thinner.
- the yield of the semiconductor device mounting package substrate, which is the final product decreases.
- the non-through hole is formed in the second substrate without peeling the laminated body from the core resin layer, and the inner wall thereof is formed. Is subjected to electrolytic copper plating and/or electroless copper plating, and a second interlayer connecting step of connecting the second metal layer and the third metal layer is performed. Then, a third metal layer including a core resin layer, a first metal layer, a first insulating resin layer, a second metal layer, a second insulating resin layer, and a third metal layer is provided in this order. Peel off the substrate.
- the third substrate which is the laminated body after peeling, is in a state in which the respective layers are already connected, and the laminated body separated from the core resin layer does not need to be subjected to hole processing or the like to reduce the rigidity. Therefore, according to the manufacturing method of the present embodiment, the load applied to the third substrate after the peeling is small, and the handling property is reduced due to the reduced rigidity of the third substrate, and the damage to the substrate due to the occurrence of warpage is reduced. be able to.
- the manufacturing method of this embodiment will be described in detail.
- FIG. 1 is a schematic view for explaining an embodiment of a method for manufacturing a semiconductor element mounting package substrate of the present invention. As shown in FIGS.
- a circuit forming substrate (first substrate) 1 includes a core resin layer 2 (for example, a prepreg) and a first metal layer 3 and a first metal layer 3 on both sides.
- the first insulating resin layer 4 and the second metal layer are sequentially provided from the surface side of the core resin layer 2.
- the “circuit forming substrate” is a laminated body including a core resin layer, a metal foil, and a resin layer, and means a state in which the metal foil has not been subjected to patterning or the like.
- the method for forming the first substrate is not particularly limited, but for example, it can be formed by any of the following steps (i) and (ii).
- the first insulating layer and the first insulating resin layer are formed on the surface of the first metal layer. Two metal layers are arranged in this order and heated and pressed to form the first substrate; or (ii) the first metal layer and the first insulating resin layer on both surfaces of the core resin layer. And a laminated body in which the second metal layer is arranged in this order, and the laminated body is collectively heated and pressed to form a first substrate.
- a pressing step (first pressing) for forming a copper clad laminate (a state where only the first metal layer is laminated on one side or both sides of the core resin layer) is performed, and The first insulating resin layer and the second metal layer are laminated and a pressing step (second pressing) is performed.
- the method and conditions for laminating each layer are not particularly limited, but for example, the laminated body is vacuum-pressed under the conditions of a temperature of 220 ⁇ 2° C., a pressure of 5 ⁇ 0.2 MPa, and a holding time of 60 minutes. can do.
- the surface of each metal layer may be subjected to a roughening treatment.
- the roughening treatment is not particularly limited, and known means can be appropriately used, and examples thereof include a means using a copper surface roughening solution.
- the first metal layer, the first insulating resin layer and the second metal layer are arranged on both sides of the core resin layer in this order to form a laminate.
- the laminated body is collectively heated and pressed to form a first substrate.
- “to form the first substrate (circuit forming substrate) in a lump” means that in the first substrate forming step (a), the core resin layer is centered on both sides of the first metal layer.
- the laminating method and conditions for forming the laminated body are not particularly limited, but for example, the laminated body is subjected to conditions of a temperature of 220 ⁇ 2° C., a pressure of 5 ⁇ 0.2 MPa, and a holding time of 60 minutes.
- the first substrate can be formed by carrying out vacuum pressing at.
- the surface of each metal layer may be subjected to a roughening treatment.
- the roughening treatment is not particularly limited, and known means can be appropriately used, and examples thereof include a means using a copper surface roughening solution.
- the pressing step can be omitted once, so that the manufacturing efficiency of the circuit forming substrate and the semiconductor element mounting package substrate using the circuit forming substrate can be improved.
- the core resin layer in the substrate forming step (a) is not particularly limited, but for example, a base material such as glass cloth is impregnated with an insulating resin material (insulating material) such as thermosetting resin. A prepreg, an insulating film material, or the like can be used.
- the thickness of the core resin layer is not particularly limited. However, when the first substrate is formed by the above method (ii), the thickness of the core resin layer is preferably 1 ⁇ m to 90 ⁇ m, more preferably 1 ⁇ m to 80 ⁇ m.
- the thickness of the core resin layer is 1 ⁇ m to 90 ⁇ m (preferably 1 ⁇ m to 80 ⁇ m), the moldability of the resin is sufficient, and when the first substrate is collectively formed, the core resin is formed after the peeling step. It is possible to prevent wrinkles and unevenness from being generated in the metal layer on the surface of the third substrate which is separated from the layer. Therefore, the production efficiency is increased by forming the first substrate (circuit forming substrate) in a lump, and the wrinkles and irregularities of the metal layer that cause the patterning failure are further suppressed. The yield of the device mounting package substrate can be improved.
- the thickness of the core resin layer is more preferably 3 ⁇ m to 40 ⁇ m, particularly preferably 10 ⁇ m to 25 ⁇ m, from the viewpoint of laminate moldability.
- the "prepreg” is obtained by impregnating or coating a base material with an insulating material such as a resin composition.
- the base material is not particularly limited, and well-known materials used for various laminated plates for electrical insulating materials can be appropriately used.
- the material forming the base material include inorganic fibers such as E glass, D glass, S glass or Q glass; organic fibers such as polyimide, polyester or tetrafluoroerylene; and mixtures thereof.
- the base material is not particularly limited, for example, a material having a shape such as a woven fabric, a non-woven fabric, a robink, a chopped strand mat, and a surfacing mat can be appropriately used.
- the material and shape of the base material are selected according to the intended use and performance of the molded product, and if necessary, it is possible to use a single material or two or more types of material and shape.
- the thickness of the base material can be appropriately set according to the thickness of the core resin layer, and is not particularly limited, but usually 10 ⁇ m to 30 ⁇ m can be used. Further, as the base material, a surface-treated material such as a silane coupling agent or a material subjected to a mechanical fiber-opening treatment can be used, and these base materials are suitable in terms of heat resistance, moisture resistance and processability. Is.
- the insulating material is not particularly limited, and a known resin composition used as an insulating material for a printed wiring board can be appropriately selected and used.
- a thermosetting resin having good heat resistance and chemical resistance can be used as a base.
- the thermosetting resin is not particularly limited, but examples thereof include phenol resin, epoxy resin, cyanate resin, maleimide resin, isocyanate resin, benzocyclobutene resin, vinyl resin and the like.
- the thermosetting resins may be used alone or in combination of two or more.
- epoxy resin has excellent heat resistance, chemical resistance, electrical characteristics, and is relatively inexpensive, so it can be suitably used as an insulating material.
- the epoxy resin include bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, alicyclic epoxy resin, aliphatic chain epoxy resin, phenol novolac type epoxy resin, cresol novolac type epoxy resin, Bisphenol A novolac type epoxy resin, diglycidyl ether of biphenol, diglycidyl ether of naphthalene diol, diglycidyl ether of phenol, diglycidyl ether of alcohol, and alkyl substituted products thereof, halogen Compounds, hydrogenated substances and the like.
- the epoxy resins may be used alone or in combination of two or more.
- the curing agent used with the epoxy resin can be used without limitation as long as it cures the epoxy resin, and examples thereof include polyfunctional phenols, polyfunctional alcohols, amines, imidazole compounds, acid anhydrides, and organic compounds. There are phosphorus compounds and their halides. These epoxy resin curing agents may be used alone or in combination of two or more.
- the cyanate resin is a resin that produces a cured product having a triazine ring as a repeating unit when heated, and the cured product has excellent dielectric properties. Therefore, it is suitable especially when high frequency characteristics are required.
- the cyanate resin is not particularly limited, but for example, 2,2-bis(4-cyanatophenyl)propane, bis(4-cyanatophenyl)ethane, 2,2-bis(3,5dimethyl-4-silane) Anatophenyl)methane, 2,2-(4-cyanatophenyl)-1,1,1,3,3,3-hexafluoropropane, ⁇ , ⁇ '-bis(4-cyanatophenyl)-m-diisopropyl Examples thereof include cyanate esterification products of benzene, phenol novolac, and alkylphenol novolac.
- cyanate resins such as cyanate ester compounds may be used alone or in combination of two or more. Further, a part of the cyanate ester compound may be oligomerized in advance into a trimer or a pentamer.
- a curing catalyst and a curing accelerator can be used in combination with the cyanate resin.
- the curing catalyst for example, metals such as manganese, iron, cobalt, nickel, copper and zinc can be used, and specifically, organic metal salts such as 2-ethylhexanoate and octylate, and acetylacetone. Mention may be made of organometallic complexes such as complexes.
- the curing catalyst may be used alone or in combination of two or more.
- phenols as the curing accelerator, such as monofunctional phenols such as nonylphenol and paracumylphenol, bifunctional phenols such as bisphenol A, bisphenol F and bisphenol S, or phenol novolac and cresol novolac. Polyfunctional phenols and the like can be used.
- the curing accelerator one kind may be used alone, or two or more kinds may be mixed and used.
- thermoplastic resin may be blended with the resin composition used as the insulating material in consideration of dielectric properties, impact resistance, film processability, and the like.
- the thermoplastic resin is not particularly limited, for example, fluororesin, polyphenylene ether, modified polyphenylene ether, polyphenylene sulfide, polymebonate, polyetherimide, polyetheretherketone, polyacrylate, polyamide, polyamideimide , Polybutadiene, and the like.
- the thermoplastic resins may be used alone or in combination of two or more.
- thermoplastic resins it is useful to mix and use polyphenylene ether and modified polyphenylene ether from the viewpoint that the dielectric properties of the cured product can be improved.
- the polyphenylene ether and the modified polyphenylene ether include poly(2,6-dimethyl-1,4-phenylene)ether, an alloyed polymer of poly(2,6-dimethyl-1,4-phenylene)ether and polystyrene, Alloying polymer of poly(2,6-dimethyl-1,4-phenylene) ether and styrene-butadiene copolymer, alloying of poly(2,6-dimethyl-1,4-phenylene) ether and styrene-maleic anhydride copolymer Polymer, alloyed polymer of poly(3,6-dimethyl-1,4-phenylene) ether and polyamide, alloy of poly(2,6-dimethyl-1,4-phenylene) ether and styrene-buta
- an amine group, an epoxy group, a carboxylic group, a functional group such as a styryl group is introduced into a polymer chain terminal, or an amine group or an epoxy group is introduced into a polymer chain side chain.
- functional groups such as a group, a carboxyl group, a styryl group, and a methacryl group.
- the polyamide-imide resin is useful from the viewpoint of excellent moisture resistance and a good adhesive for metals.
- the raw material of the polyamide-imide resin is not particularly limited, but examples of the acidic component include trimellitic anhydride and trimellitic anhydride monochloride, and as the amine component, metaphenylenediamine, paraphenylenediamine, and 4 , 4'-diaminodiphenyl ether, 4,4'-diaminodiphenylmethane, bis[4-(aminophenoxy)phenyl] sulfone, 2,2'-bis[4-(4-aminophenoxy)phenyl]propane and the like.
- the polyamide-imide resin may be modified with siloxane in order to improve the drying property, and in this case, siloxane diamine can be used as the amino component. Considering the film processability, it is preferable to use a polyamide-imide resin having a molecular weight of 50,000 or more.
- thermoplastic resin has been explained mainly as an insulating material used for prepreg, but these thermoplastic resins are not limited to use as prepreg.
- a film processed using the above-mentioned thermoplastic resin may be used as the core resin layer in the circuit-forming board.
- An inorganic filler may be mixed in the resin composition used as the insulating material.
- the inorganic filler is not particularly limited, and examples thereof include alumina, aluminum hydroxide, magnesium hydroxide, clay, talc, antimony trioxide, antimony pentoxide, zinc oxide, fused silica, glass powder, quartz powder, and shirasu balloon. Be done. These inorganic fillers may be used alone or in combination of two or more.
- the resin composition used as the insulating material may contain an organic solvent.
- the organic solvent is not particularly limited, and aromatic hydrocarbon solvents such as benzene, toluene, xylene, and trimethylbenzene; ketone solvents such as acetone, methyl ethyl ketone, and methyl inobutyl ketone; tetrahydrofuran, etc. Ether solvent; alcohol solvent such as isopropanol and butanol; ether alcohol solvent such as 2-methoxyethanol and 2-butoxyethanol; N-methylpyrrolidone, N,N-dimethylformamide, N,N-dimethylacetamide, etc. An amide solvent or the like can be used in combination as desired.
- the amount of solvent in the varnish when producing the prepreg is preferably in the range of 40 to 80% by mass with respect to the entire resin composition.
- the viscosity of the varnish is preferably in the range of 20 to 100 cP (20 to 100 mPa ⁇ s).
- the resin composition used as the insulating material may contain a flame retardant.
- the flame retardant is not particularly limited, but includes, for example, decabromodiphenyl ether, tetrabromobisphenol A, tetrabromophthalic anhydride, bromine compounds such as tribromophenol, triphenyl phosphate, trixyler phosphate, and cresol.
- Phosphorus compounds such as zirdiphenyl phosphate, magnesium hydroxide, metal hydroxides such as aluminum hydroxide, red phosphorus and its modified products, antimony compounds such as antimony trioxide and antimony pentoxide, melamine, cyanuric acid, melamine cyanurate.
- Known conventional flame retardants such as triazine compounds can be used.
- the above-mentioned curing agent, curing accelerator, and other various types such as thermoplastic particles, coloring agents, ultraviolet ray opaque agents, antioxidants, and reducing agents. Additives and fillers can be added.
- the prepreg contains, for example, a resin composition (including a varnish) so that the amount of the resin composition attached to the above-mentioned substrate becomes 20 to 90% by mass in terms of the resin content in the prepreg after drying. After impregnating or coating the substrate, it is heated and dried at a temperature of 100 to 200° C. for 1 to 30 minutes to obtain a semi-cured state (B stage state) prepreg.
- a resin composition including a varnish
- First metal layer For the first metal layer, a metal foil having a thickness of 1 ⁇ m to 70 ⁇ m and capable of being peeled from the core resin layer is used. If the thickness of the first metal layer is less than 1 ⁇ m, the first to third substrates will be defective, and if it exceeds 70 ⁇ m, the surface will be defective.
- the thickness of the first metal layer is preferably 1 ⁇ m to 12 ⁇ m, more preferably 2 ⁇ m to 5 ⁇ m, from the viewpoint of circuit formability.
- the third substrate is peeled from the interface between the core resin layer and the first metal layer in the peeling process.
- the surface roughness of the first metal layer when peeled from the core resin layer in the peeling step (10-point average roughness (Rzjis) shown in JIS B0601:2001) is preferably 1 ⁇ m to 3 ⁇ m from the viewpoint of preventing pattern defects. 1 ⁇ m to 2 ⁇ m is more preferable, and 1 ⁇ m to 1.5 ⁇ m is particularly preferable.
- the microscope VR-3100 has a range of 1 ⁇ 1 cm. (Manufactured by Keyence Corporation) can be used for measurement.
- the first metal layer for example, copper foil can be used.
- copper foil for example, a peelable type can be used.
- the "peelable type" copper foil is an ultrathin copper foil having a release layer, and the release layer is, for example, a peelable copper foil.
- the first metal layer is laminated such that the release layer is in contact with the core resin layer.
- the release layer examples include a layer containing at least a silicon compound, and for example, a copper foil or an ultrathin copper foil may be formed by applying a silicon compound composed of a silane compound or a combination of a plurality of silane compounds.
- the means for applying the silicon compound is not particularly limited, and known means such as coating can be used, for example.
- a rustproofing treatment can be applied to the adhesive surface of the copper foil with the release layer (a rustproofing treatment layer is formed).
- the anticorrosion treatment can be performed using any one of nickel, tin, zinc, chromium, molybdenum, cobalt, or an alloy thereof.
- the layer thickness of the release layer is not particularly limited, but from the viewpoint of removability and releasability, it is preferably 5 nm to 100 nm, more preferably 10 nm to 80 nm, particularly preferably 20 nm to 60 nm.
- first insulating resin layer As the first insulating resin layer, the same material (for example, prepreg) as that of the core resin layer described above can be used.
- the thickness of the first insulating resin layer is appropriately set as desired and is not particularly limited, but may be, for example, 10 ⁇ m to 100 ⁇ m, preferably 10 ⁇ m to 50 ⁇ m, and preferably 10 ⁇ m to 30 ⁇ m. More preferable.
- the second metal layer for example, the same material (for example, copper foil) as the above-mentioned first metal layer can be used.
- the thickness of the second metal layer is appropriately set as desired and is not particularly limited, but may be, for example, 2 ⁇ m to 70 ⁇ m, preferably 2 ⁇ m to 18 ⁇ m, more preferably 2 ⁇ m to 12 ⁇ m.
- an ultrathin copper foil with a carrier can be used as the second metal layer.
- the second metal layer is arranged such that a copper foil or the like is in contact with the second insulating resin layer, and the carrier is peeled off after the first substrate is formed by heating and pressing.
- first interlayer connection step (b) In the first interlayer connection step (b), a non-penetrating hole reaching the surface of the first metal layer is formed on the surface of the first substrate described above, and electrolytic copper plating and/or an inner wall of the non-penetrating hole is formed. It is a step of performing electroless copper plating to connect the second metal layer and the first metal layer.
- the first interlayer connection step (b) By going through the first interlayer connection step (b), as shown in FIG. 1(E), in the first substrate 1, the first metal layer 3 and the second metal layer 5 become the copper plating film 5A.
- the layers are connected to each other via the to secure electrical continuity.
- a non-through hole reaching the surface of the first metal layer is formed on the surface of the first substrate.
- the non-through holes 6 ⁇ /b>A are provided on both surfaces of the first substrate 1.
- the means for forming the non-through holes is not particularly limited, and for example, known means such as laser such as carbon dioxide gas laser and drill can be used. The number and size of the non-through holes can be appropriately selected as desired. Further, after forming the non-through holes, desmear treatment can be performed using an aqueous solution of sodium permanganate or the like.
- interlayer connection In the first interlayer connection step (b), after forming the non-through holes 6A, as shown in FIG. 1(D), electrolytic copper plating and/or electroless copper plating is applied to the inner walls of the non-through holes.
- the copper plating film 5A is formed, and the first metal layer 3 and the second metal layer 5 are electrically connected.
- the thickness of the second metal layer on both surfaces of the first substrate may be increased by the electrolytic copper plating and/or the electroless copper plating, and the layer thickness may be adjusted by the film thickness adjustment described later.
- the method of performing electrolytic copper plating and/or electroless plating is not particularly limited, and a known method can be adopted.
- the copper plating may be either electrolytic copper plating or electroless plating, but it is preferable to perform both electrolytic copper plating and electroless plating.
- the second metal layer 5 has a desired thickness if necessary.
- the film thickness can be adjusted by performing a known process such as an etching process.
- the thickness of the second metal layer after adjustment is appropriately set as desired and is not particularly limited, but may be, for example, 2 ⁇ m to 30 ⁇ m, preferably 2 ⁇ m to 20 ⁇ m, more preferably 2 ⁇ m to 12 ⁇ m. preferable.
- the second metal of the first substrate 1 is formed.
- a pattern can be formed on layer 5.
- the means for forming the pattern of the second metal layer is not particularly limited, but can be formed by the following steps, for example.
- the patterning is not particularly limited, but for example, the second metal layer is subjected to surface conditioning, a dry film resist or the like is laminated, and a negative type mask is attached. Can be baked and the dry film resist can be developed with a developing solution to form an etching resist. After that, an etching process is performed to remove the copper in the portion without the etching resist with an aqueous solution of ferric chloride, and then the resist is removed, whereby a pattern can be formed on the second metal layer.
- the above-mentioned resist is not particularly limited, and, for example, a well-known resist such as a commercially available dry film resist can be appropriately selected and used. Further, the photolithography (including exposure, development, and removal of the resist) when forming the pattern on the second metal layer is not particularly limited, and can be carried out using known means and devices.
- the pattern width of the second metal layer is not particularly limited and can be appropriately selected depending on the application, but can be, for example, 5 to 100 ⁇ m, and preferably 10 to 30 ⁇ m. it can.
- the second insulating resin layer As the second insulating resin layer, the same material (for example, prepreg) as that of the core resin layer described above can be used.
- the thickness of the second insulating resin layer is appropriately set as desired and is not particularly limited. More preferable.
- the third metal layer for example, the same material as the above-mentioned first metal layer (for example, copper foil) can be used.
- the thickness of the third metal layer is appropriately set as desired and is not particularly limited, but may be, for example, 2 ⁇ m to 70 ⁇ m, preferably 2 ⁇ m to 18 ⁇ m, more preferably 2 ⁇ m to 5 ⁇ m.
- an ultra-thin copper foil with a carrier can be used as the third metal layer. In this case, the third metal layer is arranged such that a copper foil or the like is in contact with the second insulating resin layer, and the carrier is peeled off after the second substrate is formed by heating and pressing.
- the method and conditions for laminating the second insulating resin layer and the third metal layer to obtain the second substrate are not particularly limited.
- a second substrate is formed by performing vacuum pressing under the conditions of a temperature of 220 ⁇ 2° C., a pressure of 5 ⁇ 0.2 MPa, and a holding time of 60 minutes. be able to.
- the surface of the second metal layer may be subjected to a roughening treatment in order to obtain the adhesion between the second metal layer and the second insulating resin layer.
- non-through holes reaching the surface of the second metal layer are formed on the surface of the first substrate.
- the non-through holes 6B are provided on both surfaces of the second substrate 7.
- the means for forming the non-through holes is not particularly limited as described above, and for example, a known means such as a laser such as a carbon dioxide gas laser or a drill can be used. The number and size of the non-through holes can be appropriately selected as desired. Further, after forming the non-through holes, desmear treatment can be performed using an aqueous solution of sodium permanganate or the like.
- the third metal layer 9 has a desired thickness if necessary.
- the film thickness can be adjusted by performing a known process such as an etching process.
- the thickness of the adjusted third metal layer is appropriately set as desired and is not particularly limited, but may be, for example, 2 ⁇ m to 30 ⁇ m, preferably 2 ⁇ m to 20 ⁇ m, more preferably 2 ⁇ m to 12 ⁇ m. ..
- peeling step (e) In the peeling step (e), the first metal layer, the first insulating resin layer, the second metal layer, the second insulating resin layer, and the third metal are removed from the core resin layer. This is a step of peeling off the third substrate provided with the layers in this order.
- the second substrate 7 is separated at the interface between the core resin layer 2 and the first metal layers 3 arranged on both surfaces thereof. By doing so, the first metal layer 3, the first insulating resin layer 4, the second metal layer 5, the second insulating resin layer 8, and the third metal layer 9 are provided in this order.
- One third substrate 10 can be obtained.
- the thickness of the third substrate is appropriately set as desired and is not particularly limited, but may be, for example, 5 ⁇ m to 400 ⁇ m, preferably 5 ⁇ m to 200 ⁇ m, more preferably 5 ⁇ m to 100 ⁇ m.
- the core resin layer is preferably peeled at the interface between the core resin layer and the first metal layer.
- the first metal layer has a release layer
- the part may be separated together with the core resin layer.
- a mode in which the core resin layer is peeled together with the peeling layer at the interface between the peeling layer of the first metal layer and the copper foil is also included.
- the release layer can be removed using, for example, a sulfuric acid-based or hydrogen peroxide-based etching solution.
- the sulfuric acid-based or hydrogen peroxide-based etching solution is not particularly limited, and those used in the art can be used.
- the wiring conductor forming step (f) is a step of forming the wiring conductor by patterning the first metal layer and the third metal layer of the third substrate.
- the wiring conductor forming step (f) is a step of forming the wiring conductor by patterning the first metal layer and the third metal layer of the third substrate.
- the wiring conductor forming step (f) as shown in FIG. 1L, it is possible to obtain the semiconductor element mounting package substrate 13 in which the wiring conductors 12 are formed on both surfaces of the insulating layer 11.
- the insulating layer 11 is composed of the first insulating resin layer 4 and the second insulating resin layer 8, and the wiring conductor 12 is patterned with the first metal layer 3 and the second metal layer 5, respectively.
- the third metal layer 9 is formed by interlayer connection by electrolytic copper plating and/or electroless copper plating.
- the first metal layer 3 and the third metal layer 9 are subjected to surface conditioning, if necessary, and then a dry film resist or the like is laminated. Further, after the negative type mask is attached, the circuit pattern is baked with an exposure machine, and the dry film resist is developed with a developing solution to form an etching resist. After that, an etching treatment is performed to remove the copper in the portion without the etching resist with a ferric chloride aqueous solution or the like, and then the resist is removed, whereby the wiring conductors 12 can be formed on both surfaces of the insulating layer 11.
- an interlayer connection method applicable in the present embodiment a method in which a known laser-formed blind via portion is chemically copper-plated and applied (a wiring circuit is formed by laser processing and then patterned by chemical copper plating) , A method for performing interlayer connection), or a method for performing interlayer connection by piercing the insulating layer with metal bumps (preferably copper bumps) formed by plating or etching a metal foil in advance to form a connection part, and Bump-print a metal paste containing a metal filler such as solder or silver and copper in an insulating resin on a predetermined location by screen printing, etc., then cure the paste by drying, and secure electrical conduction between the inner and outer layers by heating and pressing. Things can be applied.
- the semiconductor element mounting package substrate 13 is a semiconductor element mounting package substrate having a three-layer structure, but the present invention is not limited to this. It is possible to form a semiconductor element mounting package substrate having a further build-up structure such as a layer structure. For example, in the wiring conductor forming step (f), after the wiring conductor is formed, an insulating resin layer and a metal layer are further laminated, and patterning and interlayer connection are repeated to mount a semiconductor element having a build-up structure. It becomes possible to form a package substrate for use.
- the semiconductor element is not particularly limited, and a desired element can be appropriately used.
- a bare chip in which a gold bump is formed on an aluminum electrode portion by a ball bonding method of a gold wire can be used.
- the semiconductor element can be mounted on the wiring conductor of the semiconductor element mounting package substrate via the bonding material.
- the bonding material is not particularly limited as long as it has a conductive means, but, for example, solder or the like (for example, solder ball, solder paste or the like) can be used.
- the semiconductor element can be mounted via the bonding material.
- the surface treatment is not particularly limited, and examples thereof include formation of a nickel layer and a gold plating layer.
- the semiconductor element When solder is used as the bonding material, the semiconductor element can be mounted on the wiring conductor and then subjected to a process such as reflow. At this time, the reflow temperature is appropriately selected depending on the melting point of the bonding material, and can be set to 260° C. or higher, for example.
- each layer is provided on both sides of the core resin layer
- the present invention is not limited to this correspondence, and each layer is provided only on one side of the core resin layer. It may be.
- Example 1 A B-staged prepreg obtained by impregnating a glass cloth (glass fiber) with a bismaleimide triazine resin (BT resin) (core resin layer 2 in FIG. 1A; thickness 0.100 mm: manufactured by Mitsubishi Gas Chemical Co., Ltd., trade name: GHPL-830NS ST56) having a release layer applied to both sides of the release layer to a copper foil thickness of 8 ⁇ m (first metal layer 3 in FIG.
- BT resin bismaleimide triazine resin
- core resin layer 2 in FIG. 1A thickness 0.100 mm: manufactured by Mitsubishi Gas Chemical Co., Ltd., trade name: GHPL-830NS ST56
- BT resin bismaleimide triazine resin
- electroless copper plating is performed to a thickness of 0.4 to 0.8 ⁇ m, and then electrolytic copper plating is performed to a thickness of 8 ⁇ m to form a copper plating film (see FIG. The copper plating film 5A) in 4) was formed.
- the first and second metal layers are electrically connected by the non-penetrating hole via the copper plating film.
- the surface of the first substrate is adjusted, and a dry film resist (Nichigo Morton Co., Ltd., trade name: NIT225) is laminated at a temperature of 110 ⁇ 10° C. and a pressure of 0.50 ⁇ 0.02 MPa. did.
- the circuit pattern is baked by a parallel exposure machine, the dry film resist is developed with a 1% sodium carbonate aqueous solution to form an etching resist, and copper in the portion without the etching resist is chlorinated. After removal with a diiron aqueous solution, the dry film resist was removed with a sodium hydroxide aqueous solution to form a pattern on the second metal layer 5 (see FIG. 1F).
- a copper surface roughening liquid manufactured by MEC Co., Ltd., product name: CZ-8100
- a resin sheet (thickness: 0.010 mm: Mitsubishi gas) applied to a surface of a metal layer 2 having a carrier copper foil of 18 ⁇ m and a 2 ⁇ m copper foil (trade name: MTEx manufactured by Mitsui Mining & Smelting Co., Ltd.) Chemical, product name: CRS-381NSI) is laminated with a vacuum press under the conditions of pressure 2.5 ⁇ 0.2 MPa, temperature 220 ⁇ 2° C., holding time 60 minutes, and then peels off 18 ⁇ m carrier copper foil. , A second substrate (the second substrate 7 in FIG. 1G) was manufactured.
- electroless copper plating is performed to a thickness of 0.4 to 0.8 ⁇ m, and then electrolytic copper plating is performed to a thickness of 8 ⁇ m to form a copper plating film (see FIG. The copper plating film 9A) in 4) was formed.
- the second and third metal layers are electrically connected by the non-penetrating hole via the copper plating film.
- ⁇ Peeling step (e)> In the second substrate, a physical force is applied to the boundary portion between the copper foil with the release layer (first metal layer 3) and the prepreg (core resin layer 2) to separate the copper foil from the third substrate (FIG. 1). A third substrate 10) in (K) was obtained.
- ⁇ Wiring conductor forming step (f)> After forming a guide hole in the third substrate with a router processing machine manufactured by Hitachi Via Mechanics Co., Ltd., the surface is etched with a soft etching solution of persulfate sulfuric acid to about 1 to 2 ⁇ m, and the temperature is 110 ⁇ 10° C. A dry film resist (Nichigo Morton Co., Ltd., trade name: NIT225) was laminated at a pressure of 0.50 ⁇ 0.02 MPa.
- the dry film resist After baking the circuit pattern with a parallel exposure machine using the guide hole as a reference, the dry film resist is developed with a 1% sodium carbonate aqueous solution to obtain a copper sulfate concentration of 60 to 80 g/L and a sulfuric acid concentration of 150 to 200 g/L. Patterned electrolytic copper plating was applied to the copper sulfate plating line L of about 15 to 20 ⁇ m. After that, the dry film resist is peeled and removed with an amine-based resist peeling liquid, a pattern is formed on the third metal layer, and a wiring conductor is formed on both surfaces of the semiconductor element mounting package substrate (the insulating layer 11 in FIG. 1L). A semiconductor element mounting package substrate 13) having 12 formed thereon was produced.
- the obtained semiconductor device mounting package substrate was subjected to a solder resist forming process and a gold plating finish, and was cut into a package size to obtain a semiconductor device mounting package substrate of Example 1.
- the semiconductor element mounting package substrate of Example 1 was excellent in handleability, and the yield when it was manufactured a plurality of times was 99%.
- Example 2 In the first substrate forming step (a) of Example 1, the same procedure was performed except that the first substrate (the circuit-forming substrate (first substrate) 1 in FIG. 1B) was prepared in the following manner. The semiconductor device mounting package substrate 2 was obtained.
- a B-staged prepreg obtained by impregnating a glass cloth (glass fiber) with a bismaleimide triazine resin (BT resin) (core resin layer 2 in FIG. 1A; thickness 0.08 mm: manufactured by Mitsubishi Gas Chemical Co., Ltd., trade name: GHPL-830NS SH65) has a release layer coated with a release layer having a thickness of 8 ⁇ m on both sides (first metal layer 3 in FIG.
- the semiconductor device mounting package substrate of Example 2 was excellent in handleability, and the yield was 99% when it was manufactured a plurality of times.
- a prepreg (core resin layer: thickness 0.100 mm: manufactured by Mitsubishi Gas Chemical Co., Ltd., trade name: GHPL-830NS ST56) which is a B stage by impregnating glass cloth (glass fiber) with a bismaleimide triazine resin (BT resin)
- BT resin bismaleimide triazine resin
- a copper foil manufactured by JX Nippon Mining & Metals Co., Ltd., trade name: PCS coated with a release layer having a copper foil thickness of 2 ⁇ m is arranged on both sides so that the release layer surfaces adhere to the prepreg and the temperature is 220 ⁇ .
- Vacuum pressing was performed under the conditions of 2° C., a pressure of 5 ⁇ 0.2 MPa, and a holding time of 60 minutes to produce a copper-clad laminate with a copper foil having a surface roughness of 3 ⁇ m.
- a prepreg (thickness 0.017 mm, manufactured by Mitsubishi Gas Chemical Co., Inc., trade name: made into B stage by impregnating glass cloth (glass fiber) with bismaleimide triazine resin (BT resin) on both surfaces of the obtained copper clad laminate 12 ⁇ m copper foil (manufactured by Mitsui Mining & Smelting Co., Ltd., product name: 3LC-VLP) is held in a vacuum press at a pressure of 2.5 ⁇ 0.2 MPa and a temperature of 220 ⁇ 2° C. via a GHPL-830NS SF62). The layers were laminated under the condition of time of 60 minutes.
- a dry film resist (Nichigo Morton Co., Ltd., trade name: NIT225) was laminated at a temperature of 110 ⁇ 10° C. and a pressure of 0.50 ⁇ 0.02 MPa. ..
- a negative type mask is attached, the circuit pattern is baked by a parallel exposure machine, the dry film resist is developed with a 1% sodium carbonate aqueous solution to form an etching resist, and copper in the portion without the etching resist is chlorinated. After removal with an aqueous solution of diiron, the dry film resist was removed with an aqueous solution of sodium hydroxide to form a circuit pattern.
- the surface of the obtained substrate was roughened using a copper surface roughening liquid (manufactured by Mec Co., Ltd., product name: CZ-8100), and a bismaleimide triazine resin (BT resin) of 18 ⁇ m was applied to both surfaces of the substrate.
- a resin sheet (thickness 0.010 mm: manufactured by Mitsubishi Gas Chemical Co., Ltd., product name: CRS-381NSI) as a B stage applied to a 2 ⁇ m copper foil (made by Mitsui Mining & Smelting Co., Ltd., product name: MTEx) with a carrier copper foil.
- a 18 ⁇ m carrier copper foil was peeled off after being laminated by a vacuum press under the conditions of a pressure of 2.5 ⁇ 0.2 MPa, a temperature of 220 ⁇ 2° C. and a holding time of 60 minutes.
- the obtained substrate was peeled off by applying a physical force to the boundary between the core resin layer and PCS.
- a carbon dioxide laser processing machine (Hitachi Via Mechanics Co., Ltd., trade name: LC-1C/21) was used under the conditions of beam irradiation diameter ⁇ 0.21 mm, frequency 500 Hz, pulse width 10 ⁇ s. It was attempted to form non-through holes on the substrate by processing the holes one by one, but the substrate was very thin and the substrate was damaged.
- first substrate 1 circuit forming substrate (first substrate), 2 core resin layer, 3 first metal layer, 4 first insulating resin layer, 5 second metal layer, 5A, 9A copper plating film, 6A, 6B Non-through hole, 7 second substrate, 8 second insulating resin layer, 9 third metal layer, 10 third substrate, 11 insulating layer, 12 wiring conductor, 13 semiconductor element mounting package substrate
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Die Bonding (AREA)
Abstract
絶縁層と配線導体とを備えた半導体素子搭載用パッケージ基板の製造方法であって、コア樹脂層の片面又は両面に厚さが1μm~70μmであり剥離可能な第1の金属層と第1の絶縁性樹脂層と第2の金属層とを備えた基板を形成する第1の基板形成工程(a)と、第1の金属層表面に達する非貫通孔を形成しその内壁に電解及び/又は無電解銅めっきを施し、第2及び第1の金属層を接続させる第1の層間接続工程(b)と、第2の絶縁性樹脂層と第3の金属層とを配置し第1の基板を加熱加圧して基板を形成する第2の基板形成工程(c)と、第2の金属層の表面に達する非貫通孔を形成しその内壁に電解及び/又は無電解銅めっきを施し、第2及び第3の金属層を接続させる第2の層間接続工程(d)と、第3の基板を剥離する剥離工程(e)と、第1及び第3の金属層をパターニングして配線導体を形成する配線導体形成工程(f)と、を含む。
Description
本発明は、半導体素子搭載用パッケージ基板の製造方法に関するものである。
電子機器、通信機器、及びパーソナルコンピューターなどに広く用いられる半導体パッケージの高機能化及び小型化は、近年、益々加速している。それに伴い、半導体パッケージにおけるプリント配線板及び半導体素子搭載用パッケージ基板の薄型化が要求されている。通常、プリント配線板及び半導体素子搭載用パッケージ基板は、支持基板上に回路パターンとなる層(以下、単に「配線導体」ともいう。)と絶縁材料とを積層させて作製される。
このような半導体素子搭載用パッケージ基板の製造方法としては、例えば、キャリア箔付極薄銅箔のキャリア箔面に第1の絶縁樹脂を設けてなる回路形成用基板を用い、パターン電解銅めっきによって第1の配線導体を形成し、更に、第2の絶縁樹脂を積層し、その後第2の配線導体を形成する方法が開示されている(例えば、下記特許文献1参照。)。また、これら半導体素子搭載用パッケージ基板関連の製造技術としては、コアとなる基板に複数の層を積層し、積層体を形成した後にコアとなる基板からこれら積層体を分離させて半導体パッケージ基板等を作製する方法が開示されている(例えば、下記特許文献2~4参照。)。
上述のような半導体素子搭載用パッケージ基板関連の製造技術としては、コア樹脂層の両面に金属箔が設置された銅張積層板を中心とし、その両面にプリプレグ等の絶縁層及び金属箔をビルドアップして形成された回路形成用基板を用いる手法が知られている。回路形成用基板は、金属箔を4層有する場合には“4層コアレスシールド板”とも称され、例えば、4層コアレスシールド板は、その後、パターニング工程などを経て、6層コアレスシールド板とされ、コア樹脂層からその両面に設けられた各々の基板(積層体)が剥離される。
また、近年では、半導体素子搭載用パッケージ基板に対し、例えば、厚み約40μmなど薄膜化の要求が高まっている。このようなパッケージ基板の薄膜化に伴い、従来問題とならなかったような事項が、新たな問題として顕在化してきている。例えば、パッケージ基板の製造過程においては、中間製造物である積層体に対し、孔加工、デスミア処理、メッキ工程等をおこなう必要がある。孔加工を施した場合、メッキ工程などによって孔を塞ぐまでの間、一時的に積層体の剛性が低下する。また、このような剛性の低下によって、積層体に反りが発生する可能性も高まる。各工程においては次工程に移るために積層体を搬送する必要があるが、薄膜化された積層体は剛性が低下した状態にあると破損を起こす可能性が高くなるなど、ハンドリング性が低下する。また、基板の薄膜化に伴い、各処理において基板(積層体)の反りがアライメント等の各処理に与える影響が大きくなる。このように、基板の薄膜化に伴い、種々の原因に基づいて、最終的に歩留まりが低下してしまうことがある。
上述の課題を解決すべく本発明は、歩留まりに優れた半導体素子搭載用パッケージ基板の製造方法を提供することを目的とする。
<1> 絶縁層と、前記絶縁層上に設けられた配線導体と、を備えた半導体素子搭載用パッケージ基板の製造方法であって、
コア樹脂層の片面又は両面に、厚さが1μm~70μmであり且つ前記コア樹脂層から剥離可能な第1の金属層と、第1の絶縁性樹脂層と、第2の金属層と、をこの順に備えた第1の基板を形成する第1の基板形成工程(a)と、
前記第1の基板の表面に、前記第1の金属層表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第1の金属層とを接続させる、第1の層間接続工程(b)と、
前記第1の基板の前記第2の金属層の表面に、第2の絶縁性樹脂層と、第3の金属層と、をこの順で配置して形成した積層体を加熱加圧して第2の基板を形成する第2の基板形成工程(c)と、
前記第2の基板の表面に、前記第2の金属層の表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と、前記第3の金属層とを接続させる、第2の層間接続工程(d)と、
前記コア樹脂層から、前記第1の金属層と前記第1の絶縁性樹脂層と前記第2の金属層と前記第2の絶縁性樹脂層と前記第3の金属層とをこの順で備えた第3の基板を剥離する剥離工程(e)と、
前記第3の基板の前記第1の金属層及び前記第3の金属層をパターニングして前記配線導体を形成する配線導体形成工程(f)と、
を含む半導体素子搭載用パッケージ基板の製造方法。
<2>前記第1の基板形成工程(a)は、
(i)前記コア樹脂層の片面又は両面に前記第1の金属層を配置し、加熱加圧して積層した後に、前記第1の金属層表面に、前記第1の絶縁性樹脂層と前記第2の金属層とをこの順で配置し、加熱加圧して前記第1の基板を形成;或いは、
(ii)前記コア樹脂層の両面に前記第1の金属層、前記第1の絶縁性樹脂層及び前記第2の金属層がこの順に配置された積層体を形成し、前記積層体を一括で加熱加圧して第1の基板を形成する、前記<1>に記載の半導体素子搭載用パッケージ基板の製造方法。
<3> 前記第3の基板の厚さが、5μm~100μmである前記<1>又は<2>に記載の半導体素子搭載用パッケージ基板の製造方法。
<4> 前記第1の金属層が剥型層を備え、前記第1の基板は、前記剥型層と前記コア樹脂層とが接するように前記第1の金属層が配置された前記<1>~<3>のいずれかに記載の半導体素子搭載用パッケージ基板の製造方法。
<5> 前記第3の金属層がキャリア層を備え、前記第2の基板形成工程(c)において前記第1の基板が加熱加圧された後に、前記第3の金属層から前記キャリア層が除去される前記<1>~<4>のいずれかに記載の半導体素子搭載用パッケージ基板の製造方法。
<6> 前記第1の金属層、前記第2の金属層、及び、前記第3の金属層の少なくともいずれか一つが銅箔である前記<1>~<5>のいずれかに記載の半導体素子搭載用パッケージ基板の製造方法。
<7> 前記コア樹脂層、第1の絶縁性樹脂層、及び、第2の絶縁性樹脂層の少なくともいずれか一つが、樹脂を基材に含侵したプリプレグである前記<1>~<6>のいずれかに記載の半導体素子搭載用パッケージ基板の製造方法。
<8> 前記コア樹脂層の膜厚が1μm~90μmである請求項1~7のいずれかに記載の半導体素子搭載用パッケージ基板の製造方法。
コア樹脂層の片面又は両面に、厚さが1μm~70μmであり且つ前記コア樹脂層から剥離可能な第1の金属層と、第1の絶縁性樹脂層と、第2の金属層と、をこの順に備えた第1の基板を形成する第1の基板形成工程(a)と、
前記第1の基板の表面に、前記第1の金属層表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第1の金属層とを接続させる、第1の層間接続工程(b)と、
前記第1の基板の前記第2の金属層の表面に、第2の絶縁性樹脂層と、第3の金属層と、をこの順で配置して形成した積層体を加熱加圧して第2の基板を形成する第2の基板形成工程(c)と、
前記第2の基板の表面に、前記第2の金属層の表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と、前記第3の金属層とを接続させる、第2の層間接続工程(d)と、
前記コア樹脂層から、前記第1の金属層と前記第1の絶縁性樹脂層と前記第2の金属層と前記第2の絶縁性樹脂層と前記第3の金属層とをこの順で備えた第3の基板を剥離する剥離工程(e)と、
前記第3の基板の前記第1の金属層及び前記第3の金属層をパターニングして前記配線導体を形成する配線導体形成工程(f)と、
を含む半導体素子搭載用パッケージ基板の製造方法。
<2>前記第1の基板形成工程(a)は、
(i)前記コア樹脂層の片面又は両面に前記第1の金属層を配置し、加熱加圧して積層した後に、前記第1の金属層表面に、前記第1の絶縁性樹脂層と前記第2の金属層とをこの順で配置し、加熱加圧して前記第1の基板を形成;或いは、
(ii)前記コア樹脂層の両面に前記第1の金属層、前記第1の絶縁性樹脂層及び前記第2の金属層がこの順に配置された積層体を形成し、前記積層体を一括で加熱加圧して第1の基板を形成する、前記<1>に記載の半導体素子搭載用パッケージ基板の製造方法。
<3> 前記第3の基板の厚さが、5μm~100μmである前記<1>又は<2>に記載の半導体素子搭載用パッケージ基板の製造方法。
<4> 前記第1の金属層が剥型層を備え、前記第1の基板は、前記剥型層と前記コア樹脂層とが接するように前記第1の金属層が配置された前記<1>~<3>のいずれかに記載の半導体素子搭載用パッケージ基板の製造方法。
<5> 前記第3の金属層がキャリア層を備え、前記第2の基板形成工程(c)において前記第1の基板が加熱加圧された後に、前記第3の金属層から前記キャリア層が除去される前記<1>~<4>のいずれかに記載の半導体素子搭載用パッケージ基板の製造方法。
<6> 前記第1の金属層、前記第2の金属層、及び、前記第3の金属層の少なくともいずれか一つが銅箔である前記<1>~<5>のいずれかに記載の半導体素子搭載用パッケージ基板の製造方法。
<7> 前記コア樹脂層、第1の絶縁性樹脂層、及び、第2の絶縁性樹脂層の少なくともいずれか一つが、樹脂を基材に含侵したプリプレグである前記<1>~<6>のいずれかに記載の半導体素子搭載用パッケージ基板の製造方法。
<8> 前記コア樹脂層の膜厚が1μm~90μmである請求項1~7のいずれかに記載の半導体素子搭載用パッケージ基板の製造方法。
本発明によれば、歩留まりに優れた半導体素子搭載用パッケージ基板の製造方法を提供することができる。
以下、本発明について実施形態を例に説明する。但し、本発明の態様は以下に説明する実施形態に限定されるものではない。
本実施形態の半導体素子搭載用パッケージ基板の製造方法(以下、単に『本実施形態の製造方法』と称することがある。)は、
絶縁層と、前記絶縁層上に設けられた配線導体と、を備えた半導体素子搭載用パッケージ基板の製造方法であって、
コア樹脂層の片面又は両面に、厚さが1μm~70μmであり且つ前記コア樹脂層から剥離可能な第1の金属層と、第1の絶縁性樹脂層と、第2の金属層と、をこの順に備えた第1の基板を形成する第1の基板形成工程(a)と、
前記第1の基板の表面に、前記第1の金属層表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第1の金属層とを接続させる、第1の層間接続工程(b)と、
前記第1の基板の前記第2の金属層の表面に、第2の絶縁性樹脂層と、第3の金属層と、をこの順で配置して形成した積層体を加熱加圧して第2の基板を形成する第2の基板形成工程(c)と、
前記第2の基板の表面に、前記第2の金属層の表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第3の金属層とを接続させる、第2の層間接続工程(d)と、
前記コア樹脂層から、前記第1の金属層と前記第1の絶縁性樹脂層と前記第2の金属層と前記第2の絶縁性樹脂層と前記第3の金属層とをこの順で備えた第3の基板を剥離する剥離工程(e)と、
前記第3の基板の前記第1の金属層及び前記第3の金属層をパターニングして前記配線導体を形成する配線導体形成工程(f)と、
を含む。
絶縁層と、前記絶縁層上に設けられた配線導体と、を備えた半導体素子搭載用パッケージ基板の製造方法であって、
コア樹脂層の片面又は両面に、厚さが1μm~70μmであり且つ前記コア樹脂層から剥離可能な第1の金属層と、第1の絶縁性樹脂層と、第2の金属層と、をこの順に備えた第1の基板を形成する第1の基板形成工程(a)と、
前記第1の基板の表面に、前記第1の金属層表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第1の金属層とを接続させる、第1の層間接続工程(b)と、
前記第1の基板の前記第2の金属層の表面に、第2の絶縁性樹脂層と、第3の金属層と、をこの順で配置して形成した積層体を加熱加圧して第2の基板を形成する第2の基板形成工程(c)と、
前記第2の基板の表面に、前記第2の金属層の表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第3の金属層とを接続させる、第2の層間接続工程(d)と、
前記コア樹脂層から、前記第1の金属層と前記第1の絶縁性樹脂層と前記第2の金属層と前記第2の絶縁性樹脂層と前記第3の金属層とをこの順で備えた第3の基板を剥離する剥離工程(e)と、
前記第3の基板の前記第1の金属層及び前記第3の金属層をパターニングして前記配線導体を形成する配線導体形成工程(f)と、
を含む。
従来の工法においては、多くの場合、第1の基板を形成した後、コアとなる基板の両面から、第1の金属層と第1の絶縁性樹脂層と第2の金属層と第2の絶縁性樹脂層と第3の金属層とを含む積層体を剥離し、その後剥離された積層体に対して、孔加工、デスミア処理、メッキ処理などを施し、半導体素子搭載用パッケージ基板を製造している。しかし、このような従来の工法によると、基板の薄膜化に伴って、積層体のハンドリング性が低下し、また、積層体の反りが発生しやすくなる。結果、最終製造物である半導体素子搭載用パッケージ基板の歩留まりが低下してしまう。これらハンドリング性の低下や反りなどの問題は、コアとなる基板から積層体を剥離した後に多くの場合顕在化する問題である。
これに対し、本実施形態の製造方法によれば、第2の基板を形成した後コア樹脂層から積層体を剥離せずに、第2の基板に対し、非貫通孔を形成し、その内壁を電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第3の金属層とを接続させる第2の層間接続工程を施す。その後、コア樹脂層から、第1の金属層と第1の絶縁性樹脂層と第2の金属層と第2の絶縁性樹脂層と第3の金属層とをこの順で備えた第3の基板を剥離する。剥離後の積層体である第3の基板はすでに各層間が接続された状態であり、コア樹脂層から分離された積層体に関し、剛性が低下する孔加工などを施す必要がない。このため、本実施形態の製造方法によれば、剥離後に第3の基板に与える負担が少なく、第3の基板の剛性低下によるハンドリング性の低下や反りの発生に伴う基板の破損などを低減することができる。
以下、本実施形態の製造方法について詳細に記載する。
以下、本実施形態の製造方法について詳細に記載する。
[第1の基板形成工程(a)]
第1の基板形成工程(a)は、コア樹脂層の片面又は両面に、厚さが1μm~70μmであり且つ前記コア樹脂層から剥離可能な第1の金属層と、第1の絶縁性樹脂層と、第2の金属層と、をこの順に備えた第1の基板を形成する工程である。図1を用いて第1の基板(回路形成用基板)の構成について説明する。図1は、本発明の半導体素子搭載用パッケージ基板の製造方法の一実施形態を説明するための概略図である。図1(A)及び図1(B)に示すように、回路形成用基板(第1の基板)1は、コア樹脂層2(例えば、プリプレグ)の両面に、第1の金属層3と第1の絶縁性樹脂層4と第2の金属層とが、コア樹脂層2の表面側から順に設けられている。ここで、「回路形成用基板」とは、コア樹脂層と、金属箔と、樹脂層とを含む積層体であり、金属箔にパターニング等がほどこされていない状態を意味する。
第1の基板形成工程(a)は、コア樹脂層の片面又は両面に、厚さが1μm~70μmであり且つ前記コア樹脂層から剥離可能な第1の金属層と、第1の絶縁性樹脂層と、第2の金属層と、をこの順に備えた第1の基板を形成する工程である。図1を用いて第1の基板(回路形成用基板)の構成について説明する。図1は、本発明の半導体素子搭載用パッケージ基板の製造方法の一実施形態を説明するための概略図である。図1(A)及び図1(B)に示すように、回路形成用基板(第1の基板)1は、コア樹脂層2(例えば、プリプレグ)の両面に、第1の金属層3と第1の絶縁性樹脂層4と第2の金属層とが、コア樹脂層2の表面側から順に設けられている。ここで、「回路形成用基板」とは、コア樹脂層と、金属箔と、樹脂層とを含む積層体であり、金属箔にパターニング等がほどこされていない状態を意味する。
第1の基板形成工程(a)において、第1の基板の形成方法は特に限定されるものではないが、例えば、下記(i)又は(ii)のいずれかの工程で形成することができる。
(i)前記コア樹脂層の片面又は両面に前記第1の金属層を配置し、加熱加圧して積層した後に、前記第1の金属層表面に、前記第1の絶縁性樹脂層と前記第2の金属層とをこの順で配置し、加熱加圧して前記第1の基板を形成;又は
(ii)前記コア樹脂層の両面に前記第1の金属層、前記第1の絶縁性樹脂層及び前記第2の金属層がこの順に配置された積層体を形成し、前記積層体を一括で加熱加圧して第1の基板を形成
(i)前記コア樹脂層の片面又は両面に前記第1の金属層を配置し、加熱加圧して積層した後に、前記第1の金属層表面に、前記第1の絶縁性樹脂層と前記第2の金属層とをこの順で配置し、加熱加圧して前記第1の基板を形成;又は
(ii)前記コア樹脂層の両面に前記第1の金属層、前記第1の絶縁性樹脂層及び前記第2の金属層がこの順に配置された積層体を形成し、前記積層体を一括で加熱加圧して第1の基板を形成
前記(i)においては、銅張積層板(コア樹脂層の片面又は両面に第1の金属層のみが積層された状態)を形成するためのプレス工程(第1のプレス)をおこない、さらに、第1の絶縁性樹脂層及び第2の金属層を積層しプレス工程(第2のプレス)をおこなう。各層を積層する際の方法や条件は、特に限定されるものではないが、例えば、積層体を温度220±2℃、圧力5±0.2MPa、保持時間60分間の条件にて真空プレスを実施することができる。また、各金属層とコア樹脂層又は各絶縁性樹脂層との密着力を得るために、各金属層の表面に粗化処理を施してもよい。前記粗化処理は、特に限定されるものではなく、公知の手段を適宜使用でき、例えば、銅表面粗化液を用いる手段が挙げられる。
前記(ii)においては、コア樹脂層を中心として、その両面に、第1の金属層、第1の絶縁性樹脂層及び第2の金属層までをこの順で配置して積層体とした後に、前記積層体を一括で加熱加圧して第1の基板が形成される。ここで、「第1の基板(回路形成用基板)を一括で形成する」とは、第1の基板形成工程(a)において、コア樹脂層を中心として、その両面に、第1の金属層、第1の絶縁性樹脂層及び第2の金属層までをこの順で配置した後に、加熱加圧して(プレス工程を施して)第1の基板(回路形成用基板)を形成する工程であり、一回のプレス工程を施すことで第1の基板を形成することを意味する。すなわち(ii)においては、銅張積層板を形成するためのプレス工程は施されず、第1の絶縁性樹脂層及び第2の金属層までを積層した後、一回のプレス工程を施すことで第1の基板が形成される。
(ii)において、積層体を形成する積層の方法や条件は、特に限定されるものではないが、例えば、積層体を温度220±2℃、圧力5±0.2MPa、保持時間60分間の条件にて真空プレスを実施することで、第1の基板を形成することができる。また、各金属層とコア樹脂層又は各絶縁性樹脂層との密着力を得るために、各金属層の表面に粗化処理を施してもよい。前記粗化処理は、特に限定されるものではなく、公知の手段を適宜使用でき、例えば、銅表面粗化液を用いる手段が挙げられる。
上述のように、一括で回路形成用基板を形成するとプレス工程を一回省略できるため、回路形成用基板及びこれを用いた半導体素子搭載用パッケージ基板の製造効率を向上させることができる。
(コア樹脂層)
基板形成工程(a)におけるコア樹脂層としては、特に限定されるものではないが、例えば、ガラスクロス等の基材に熱硬化性樹脂等の絶縁性の樹脂材料(絶縁材料)を含浸させたプリプレグや、絶縁性のフィルム材等を用いることができる。
コア樹脂層の厚さは、特に限定はない。ただし、上述の(ii)の工法で第1の基板を形成する場合には、コア樹脂層の厚さは1μm~90μmであることが好ましく、1μm~80μmであることがより好ましい。コア樹脂層の厚さが1μm~90μm(好ましくは1μm~80μm)であると、樹脂の成形性が十分であり、且つ、一括にて第1の基板を形成した際に、剥離工程後にコア樹脂層から剥離した第3の基板表面の金属層に皺や凹凸が発生してしまうのを抑制することができる。このため、第1の基板(回路形成用基板)を一括で形成することで生産効率を高めながら、さらに、パターニング不良の発生となる金属層の皺や凹凸の発生が抑制されているため、半導体素子搭載用パッケージ基板の歩留まりを向上させることができる。コア樹脂層の厚さは、積層成形性の観点から、3μm~40μmがさらに好ましく、10μm~25μmが特に好ましい。
基板形成工程(a)におけるコア樹脂層としては、特に限定されるものではないが、例えば、ガラスクロス等の基材に熱硬化性樹脂等の絶縁性の樹脂材料(絶縁材料)を含浸させたプリプレグや、絶縁性のフィルム材等を用いることができる。
コア樹脂層の厚さは、特に限定はない。ただし、上述の(ii)の工法で第1の基板を形成する場合には、コア樹脂層の厚さは1μm~90μmであることが好ましく、1μm~80μmであることがより好ましい。コア樹脂層の厚さが1μm~90μm(好ましくは1μm~80μm)であると、樹脂の成形性が十分であり、且つ、一括にて第1の基板を形成した際に、剥離工程後にコア樹脂層から剥離した第3の基板表面の金属層に皺や凹凸が発生してしまうのを抑制することができる。このため、第1の基板(回路形成用基板)を一括で形成することで生産効率を高めながら、さらに、パターニング不良の発生となる金属層の皺や凹凸の発生が抑制されているため、半導体素子搭載用パッケージ基板の歩留まりを向上させることができる。コア樹脂層の厚さは、積層成形性の観点から、3μm~40μmがさらに好ましく、10μm~25μmが特に好ましい。
“プリプレグ”は樹脂組成物等の絶縁材料を基材に含浸又は塗工してなるものである。
基材としては、特に限定されず、各種の電気絶縁材料用積層板に用いられる周知のものを適宜使用することが出来る。基材を構成する材料としては、例えば、Eガラス、Dガラス、Sガラス又はQガラス等の無機繊維;ポリイミド、ポリエステル又はテトラフルオロエリレン等の有機繊維;及びそれらの混合物等が挙げられる。基材は、特に限定されるものではないが、例えば、織布、不織布、ロービンク、チョップドストランドマット、サーフェシングマット等の形状を有するものを適宜用いることができる。基材の材質及び形状は、目的とする成形物の用途や性能により選択され、必要により単独もしくは2種類以上の材質及び形状の使用も可能である。
基材としては、特に限定されず、各種の電気絶縁材料用積層板に用いられる周知のものを適宜使用することが出来る。基材を構成する材料としては、例えば、Eガラス、Dガラス、Sガラス又はQガラス等の無機繊維;ポリイミド、ポリエステル又はテトラフルオロエリレン等の有機繊維;及びそれらの混合物等が挙げられる。基材は、特に限定されるものではないが、例えば、織布、不織布、ロービンク、チョップドストランドマット、サーフェシングマット等の形状を有するものを適宜用いることができる。基材の材質及び形状は、目的とする成形物の用途や性能により選択され、必要により単独もしくは2種類以上の材質及び形状の使用も可能である。
基材の厚みは、コア樹脂層の厚さに応じて適宜設定することができ、特に制限はないが、通常10μm~30μmのものを使用することができる。また、基材としては、シランカップリング剤等で表面処理したものや機械的に開繊処理を施したものを用いることができ、これら基材は耐熱性や耐湿性、加工性の面から好適である。
前記絶縁材料としては、特に限定されず、プリント配線板の絶縁材料として用いられる公知の樹脂組成物を適宜選定して用いることが出来る。前記樹脂組成物としては、耐熱性、耐薬品性の良好な熱硬化性樹脂をベースとして用いることができる。熱硬化性樹脂としては、特に限定されるものではないが、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂、ビニール樹脂などを例示することができる。熱硬化性樹脂は、1種類を単独で用いてもよいし、2種類以上を混合して用いてもよい。
熱硬化性樹脂の中でも、エポキシ樹脂は耐熱性、耐薬品性、電気特性に優れ、比較的安価であることから、絶縁材料として好適に用いることができる。エポキシ樹脂としては、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、脂環式エポキシ樹脂、脂肪族鎖状エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールAノボラック型エポキシ樹脂、ビフェノールのジグリシジルエテール化物、ナフタレンジオールのジグリシジルエテール化物、フェノール類のジグリシジルエテール化物、アルコール類のジグリシジルエテール化物、及びこれらのアルキル置換体、ハロゲン化物、水素添加物などを挙げることができる。エポキシ樹脂は、1種類を単独で用いてもよいし、2種類以上を混合して用いてもよい。また、このエポキシ樹脂とともに用いる硬化剤はエポキシ樹脂を硬化させるものであれば、限定することなく使用でき、例えば、多官能フェノール類、多官能アルコール類、アミン類、イミダゾール化合物、酸無水物、有機リン化合物及びこれらのハロゲン化物などがある。これらのエポキシ樹脂硬化剤は、1種類を単独で用いてもよいし、2種類以上を混合して用いてもよい。
前記シアネート樹脂は、加熱によりトリアジン環を繰り返し単位とする硬化物を生成する樹脂であり、硬化物は誘電特性に優れる。このため、特に高周波特性が要求される場合などに好適である。シアネート樹脂としては、特に限定されないが、例えば、2,2-ビス(4-シアナトフェニル)プロパン、ビス(4-シアナトフェニル)エタン、2,2-ビス(3,5ジメチル-4-シアナトフェニル)メタン、2,2-(4-シアナトフェニル)-1,1,1,3,3,3-ヘキサフルオロプロパン、α,α'-ビス(4-シアナトフェニル)-m-ジイソプロピルベンゼン、フェノールノボラック及びアルキルフェノールノボラックのシアネートエステル化物等が挙げられる。その中でも、2,2-ビス(4-シアナトフェニル)プロパンは、硬化物の誘電特性と硬化性とのバランスが特に良好であり、コスト的にも安価であるため好ましい。これらシアネートエステル化合物等のシアネート樹脂は、1種類を単独で用いてもよく、2種類以上を混合して用いてもよい。また、前記シアネートエステル化合物は予め一部が三量体や五量体にオリゴマー化されていてもよい。
さらに、シアネート樹脂に対して硬化触媒や硬化促進剤を併用することもできる。硬化触媒としては、例えば、マンガン、鉄、コバルト、ニッケル、銅、亜鉛等の金属類を用いることができ、具体的には、2-エチルヘキサン酸塩、オクチル酸塩等の有機金属塩やアセチルアセトン錯体などの有機金属錯体を挙げることができる。硬化触媒は、1種類を単独で使用してもよいし、2種類以上を混合して使用してもよい。
また、硬化促進剤としてはフェノール類を使用することが好ましく、ノニルフェノール、パラクミルフェノールなどの単官能フェノールや、ビスフェノールA、ビスフェノールF、ビスフェノールSなどの二官能フェノール、又は、フェノールノボラック、クレゾールノボラックなどの多官能フェノールなどを用いることができる。硬化促進剤は、1種類を単独で使用してもよいし、2種類以上を混合して使用してもよい。
また、硬化促進剤としてはフェノール類を使用することが好ましく、ノニルフェノール、パラクミルフェノールなどの単官能フェノールや、ビスフェノールA、ビスフェノールF、ビスフェノールSなどの二官能フェノール、又は、フェノールノボラック、クレゾールノボラックなどの多官能フェノールなどを用いることができる。硬化促進剤は、1種類を単独で使用してもよいし、2種類以上を混合して使用してもよい。
前記絶縁材料として用いられる樹脂組成物には、誘電特性、耐衝撃性、フィルム加工性などを考慮して、熱可塑性樹脂をブレンドすることもできる。熱可塑性樹脂としては、特に限定されるものではないが、例えば、フッ素樹脂、ポリフェニレンエーテル、変性ポリフェニレンエーテル、ポリフェニレンスルフィド、ポリメーボネート、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリアクリレート、ポリアミド、ポリアミドイミド、ポリブタジエンなどを挙げることができる。熱可塑性樹脂は、1種類を単独で用いてもよいし、2種類以上を混合して用いてもよい。
熱可塑性樹脂の中でも、硬化物の誘電特性を向上させることができるという観点から、ポリフェニレンエーテル及び変性ポリフェニレンエーテルを配合して用いることが有用である。ポリフェニレンエーテル及び変性ポリフェニレンエーテルとしては、例えば、ポリ(2,6-ジメチル-1,4-フェニレン)エーテル、ポリ(2,6-ジメチル-1,4-フェニレン)エーテルとポリスチレンとのアロイ化ポリマー、ポリ(2,6ジメチル-1,4-フェニレン)エーテルとスチレンーブタジエンコポリマーとのアロイ化ポリマー、ポリ(2,6-ジメチル-1,4-フェニレン)エーテルとスチレン-無水マレイン酸コポリマのアロイ化ポリマー、ポリ(3,6-ジメチル-1,4-フェニレン)エーテルとポリアミドとのアロイ化ポリマー、ポリ(2,6-ジメチル-1、4-フェニレン)エーテルとスチレンーブタジエン-アクリロニトリルコポリマーとのアロイ化ポリマーなどが挙げられる。また、ポリフェニレンレンエーテルに反応性や重合性を付与するために、ポリマー鎖末端にアミン基、エポキシ基、カルボン基、スチリル基などの官能基を導入したり、ポリマー鎖側鎖にアミン基、エポキシ基、カルボキシル基、スチリル基、メタクリル基などの官能基を導入してもよい。
熱可塑性樹脂の中でも、耐湿性に優れ、更に金属に対する接着剤が良好な観点から、ポリアミドイミド樹脂が有用である。ポリアミドイミド樹脂の原料は、特に限定されるものではないが、酸性分としては、無水トリメリット酸、無水トリメリット酸モノクロライドが挙げられ、アミン成分としては、メタフェニレンジアミン、パラフェニレンジアミン、4,4'-ジアミノジフェニルエーテル、4,4'-ジアミノジフェニルメタン、ビス[4-(アミノフェノキシ)フェニル]スルホン、2,2'-ビス[4-(4-アミノフェノ
キシ)フェニル]プロパンなどが挙げられる。ポリアミドイミド樹脂は、乾燥性を向上させるためにシロキサン変性としてもよく、この場合、アミノ成分としてシロキサンジアミンを用いることができる。ポリアミドイミド樹脂は、フィルム加工性を考慮すると、分子量が5万以上のものを用いるのが好ましい。
キシ)フェニル]プロパンなどが挙げられる。ポリアミドイミド樹脂は、乾燥性を向上させるためにシロキサン変性としてもよく、この場合、アミノ成分としてシロキサンジアミンを用いることができる。ポリアミドイミド樹脂は、フィルム加工性を考慮すると、分子量が5万以上のものを用いるのが好ましい。
上述の熱可塑性樹脂については、主としてプリプレグに用いられる絶縁材料として説明をしたが、これら熱可塑性樹脂はプリプレグとしての使用に限定されない。例えば、上述の熱可塑性樹脂を用いてフィルムに加工したもの(フィルム材)を、前記回路形成用基板におけるコア樹脂層として用いてもよい。
絶縁材料として用いられる樹脂組成物には、無機フィラーが混合されていてもよい。無機フィラーは、特に限定されないが、例えば、アルミナ、水酸化アルミニウム、水酸化マグネシウム、クレー、タルク、三酸化アンチモン、五酸化アンチモン、酸化亜鉛、溶融シリカ、ガラス粉、石英粉、シラスバルーンなどが挙げられる。これら無機フィラーは、1種類を単独で使用してもよいし、2種類以上を混合して使用してもよい。
絶縁材料として用いられる樹脂組成物は、有機溶媒を含有していてもよい。有機溶媒としては、特に限定されるものではなく、ベンゼン、トルエン、キシレン、トリメチルベンゼンのような芳香族炭化水素系溶媒;アセトン、メチルエチルケトン、メチルイノブチルケトンのようなケトン系溶媒;テトラヒドロフランのようなエーテル系溶媒;イソプロパノール、ブタノールのようなアルコール系溶媒;2-メトキシエタノール、2-ブトキシエタノールのようなエーテルアルコール溶媒;N-メチルピロリドン、N、N-ジメチルホルムアミド、N、N-ジメチルアセトアミドのようなアミド系溶媒などを、所望に応じて併用することができる。尚、プリプレグを作製する場合におけるワニス中の溶媒量は、樹脂組成物全体に対して40~80質量%の範囲とすることが好ましい。また、前記ワニスの粘度は20~100cP(20~100mPa・s)の範囲が望ましい。
絶縁材料として用いられる樹脂組成物は、難燃剤を含有していてもよい。難燃剤としては、特に限定されるものではないが、例えば、デカブロモジフェニルエーテル、テトラブロモビスフェノールA、テトラブロモ無水フタル酸、トリブロモフェノールなどの臭素化合物、トリフェニルフォスフェート、トリキシレルフォスフェート、クレジルジフェニルフォスフェートなどのリン化合物、水酸化マグネシウム、水酸化アルミニウムなどの金属水酸化物、赤リン及びその変性物、三酸化アンチモン、五酸化アンチモンなどのアンチモン化合物、メラミン、シアヌール酸、シアヌール酸メラミンなどのトリアジン化合物など公知慣例の難燃剤を用いることができる。
絶縁材料として用いられる樹脂組成物に対して、さらに必要に応じて上述の硬化剤、硬化促進剤や、その他、熱可塑性粒子、着色剤、紫外線不透過剤、酸化防止剤、還元剤などの各種添加剤や充填剤を加えることができる。
本実施形態においてプリプレグは、例えば、上述した基材に対する樹脂組成物の付着量が、乾燥後のプリプレグにおける樹脂含有率で20~90質量%となるように、樹脂組成物(ワニスを含む)を基材に含浸又は塗工した後、100~200℃の温度で1~30分間加熱乾燥することで、半硬化状態(Bステージ状態)のプリプレグとして得ることができる。そのようなプリプレグとしては、例えば、三菱ガス化学製の、GHPL-830NSシリーズ、GHPL-830NSFシリーズ(製品名)を使用することができる。
(第1の金属層)
第1の金属層は、厚さが1μm~70μmであり且つ前記コア樹脂層から剥離可能な金属箔が用いられる。第1の金属層の厚さが1μm未満であると第1~第3の基板が成形不良となり、70μmを超えると、表面不良となってしまう。第1の金属層の厚さは、回路形成性の観点から、1μm~12μmが好ましく、2μm~5μmがさらに好ましい。
第1の金属層は、厚さが1μm~70μmであり且つ前記コア樹脂層から剥離可能な金属箔が用いられる。第1の金属層の厚さが1μm未満であると第1~第3の基板が成形不良となり、70μmを超えると、表面不良となってしまう。第1の金属層の厚さは、回路形成性の観点から、1μm~12μmが好ましく、2μm~5μmがさらに好ましい。
後述するように、第3の基板は、剥離工程においてコア樹脂層と第1の金属層との界面から剥離される。剥離工程においてコア樹脂層から剥離された際の第1の金属層の表面粗さ(JISB0601:2001に示す10点の平均粗さ(Rzjis)は、パターン不良を防止する観点から1μm~3μmが好ましく、1μm~2μmがさらに好ましく、1μm~1.5μmが特に好ましい。第1の金属層の表面粗さは、例えば、サンプルを5×5cmカットした後、1×1cmの範囲をマイクロスコープVR-3100(キーエンス社製)を用いて測定することができる。
第1の金属層としては、例えば、銅箔を用いることができる。また、銅箔としては、例えば、ピーラブルタイプのものを用いることができる。"ピーラブルタイプ"の銅箔とは、剥型層を有する極薄銅箔であり、剥型層が、例えば引き剥がし可能な銅箔であるものをいう。ピーラブルタイプの銅箔を用いる場合、第1の金属層は、剥型層がコア樹脂層と接するように積層される。
剥型層としては、例えば、ケイ素化合物を少なくとも含む層が挙げられ、例えば、銅箔又は極薄銅箔上に、シラン化合物を単独又は複数組合せてなるケイ素化合物を付与することで、形成することができる。尚、ケイ素化合物を付与する手段は特に限定されるものではなく、例えば、塗布等の公知の手段を用いることができる。銅箔の剥型層との接着面には防錆処理を施す(防錆処理層を形成する)ことができる。前記防錆処理は、ニッケル、錫、亜鉛、クロム、モリブデン、コバルトのいずれか、若しくはそれらの合金を用いて行うことができる。
剥型層の層厚は、特に限定されるものではないが、除去性及び剥離性の観点から、5nm~100nmが好ましく、10nm~80nmが更に好ましく、20nm~60nmが特に好ましい。
(第1の絶縁性樹脂層)
第1の絶縁性樹脂層としては、上述のコア樹脂層と同様の材料(例えば、プリプレグ)を用いることができる。また、第1の絶縁性樹脂層の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、10μm~100μmとすることができ、10μm~50μmが好ましく、10μm~30μmが更に好ましい。
第1の絶縁性樹脂層としては、上述のコア樹脂層と同様の材料(例えば、プリプレグ)を用いることができる。また、第1の絶縁性樹脂層の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、10μm~100μmとすることができ、10μm~50μmが好ましく、10μm~30μmが更に好ましい。
(第2の金属層)
第2の金属層としては、例えば、上述の第1の金属層と同様の材料(例えば、銅箔)を用いることができる。第2の金属層の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、2μm~70μmとすることができ、2μm~18μmが好ましく、2μm~12μmが更に好ましい。
また、第2の金属層としては、例えば、キャリア付の極薄銅箔を使用することができる。この場合、第2の金属層は銅箔等が第2の絶縁性樹脂層と接するように配置され、加熱加圧によって第1の基板を形成した後にキャリアが剥離される。
第2の金属層としては、例えば、上述の第1の金属層と同様の材料(例えば、銅箔)を用いることができる。第2の金属層の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、2μm~70μmとすることができ、2μm~18μmが好ましく、2μm~12μmが更に好ましい。
また、第2の金属層としては、例えば、キャリア付の極薄銅箔を使用することができる。この場合、第2の金属層は銅箔等が第2の絶縁性樹脂層と接するように配置され、加熱加圧によって第1の基板を形成した後にキャリアが剥離される。
[第1の層間接続工程(b)]
第1の層間接続工程(b)は、上述した第1の基板の表面に、前記第1の金属層表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第1の金属層とを接続させる工程である。第1の層間接続工程(b)を経ることによって、図1(E)に示すように、第1の基板1において、第1の金属層3と第2の金属層5とが銅めっき膜5Aを介して層間接続され、電気的導通が確保される。
第1の層間接続工程(b)は、上述した第1の基板の表面に、前記第1の金属層表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第1の金属層とを接続させる工程である。第1の層間接続工程(b)を経ることによって、図1(E)に示すように、第1の基板1において、第1の金属層3と第2の金属層5とが銅めっき膜5Aを介して層間接続され、電気的導通が確保される。
(非貫通孔の形成)
第1の層間接続工程(b)において、第1の基板の表面に、第1の金属層表面に達する非貫通孔を形成する。図1(C)に示すように、非貫通孔6Aは、第1の基板1の両面に設けられる。
非貫通孔の形成手段は、特に限定されず、例えば、炭酸ガスレーザー等のレーザーやドリル等の公知の手段を用いることができる。非貫通孔の数やサイズは、所望に応じて適宜選定することができる。また、非貫通孔を形成した後に、過マンガン酸ナトリウム水溶液等を用いてデスミア処理を施すことができる。
第1の層間接続工程(b)において、第1の基板の表面に、第1の金属層表面に達する非貫通孔を形成する。図1(C)に示すように、非貫通孔6Aは、第1の基板1の両面に設けられる。
非貫通孔の形成手段は、特に限定されず、例えば、炭酸ガスレーザー等のレーザーやドリル等の公知の手段を用いることができる。非貫通孔の数やサイズは、所望に応じて適宜選定することができる。また、非貫通孔を形成した後に、過マンガン酸ナトリウム水溶液等を用いてデスミア処理を施すことができる。
(層間接続)
第1の層間接続工程(b)においては、非貫通孔6Aを形成したのち、図1(D)に示すように、電解銅めっき及び/又は無電解銅めっきを施して非貫通孔の内壁に銅めっき膜5Aを形成し、第1の金属層3と第2の金属層5とを電気的に接続する。この際、当該電解銅めっき及び/又は無電解銅めっきによって、第1の基板両面の第2の金属層の厚みを増加させ、後述する膜厚調整にて層厚を調整してもよい。電解銅めっき及び/無電解めっきを施す方法は、特に限定されるものではなく、公知の方法を採用することができる。当該銅めっきは、電解銅めっき及び無電解めっきはどちらか一方のみでもよいが、電解銅めっき及び無電解めっきの両方を施すことが好ましい。
第1の層間接続工程(b)においては、非貫通孔6Aを形成したのち、図1(D)に示すように、電解銅めっき及び/又は無電解銅めっきを施して非貫通孔の内壁に銅めっき膜5Aを形成し、第1の金属層3と第2の金属層5とを電気的に接続する。この際、当該電解銅めっき及び/又は無電解銅めっきによって、第1の基板両面の第2の金属層の厚みを増加させ、後述する膜厚調整にて層厚を調整してもよい。電解銅めっき及び/無電解めっきを施す方法は、特に限定されるものではなく、公知の方法を採用することができる。当該銅めっきは、電解銅めっき及び無電解めっきはどちらか一方のみでもよいが、電解銅めっき及び無電解めっきの両方を施すことが好ましい。
(膜厚調整)
第1の層間接続工程(b)においては、図1(E)に示すように、電解/無電解銅めっき処理の後、必要に応じて、第2の金属層5が所望の厚さになるようにエッチング処理等の公知の処理を施して、その膜厚を調整することができる。
調整後の第2の金属層の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、2μm~30μmとすることができ、2μm~20μmが好ましく、2μm~12μmが更に好ましい。
第1の層間接続工程(b)においては、図1(E)に示すように、電解/無電解銅めっき処理の後、必要に応じて、第2の金属層5が所望の厚さになるようにエッチング処理等の公知の処理を施して、その膜厚を調整することができる。
調整後の第2の金属層の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、2μm~30μmとすることができ、2μm~20μmが好ましく、2μm~12μmが更に好ましい。
(パターニング)
第1の層間接続工程(b)においては、必要に応じて第2の金属層5の整面を実施した後、図1(F)に示すように、第1の基板1の第2の金属層5にパターンを形成することができる。第2の金属層のパターンの形成手段は、特に限定されるものではないが、例えば、以下の工程によって形成することができる。
第1の層間接続工程(b)においては、必要に応じて第2の金属層5の整面を実施した後、図1(F)に示すように、第1の基板1の第2の金属層5にパターンを形成することができる。第2の金属層のパターンの形成手段は、特に限定されるものではないが、例えば、以下の工程によって形成することができる。
パターニングは、特に限定されることはないが、例えば、第2の金属層の整面を実施し、ドライフィルムレジスト等をラミネートし、更に、ネガ型マスクを張り合わせた後、露光機にて回路パターンを焼付け、現像液にてドライフィルムレジストを現像し、エッチングレジストを形成することができる。その後、エッチング処理を施し、エッチングレジストのない部分の銅を塩化第二鉄水溶液等で除去した後、レジストを除去することで、第2の金属層にパターンを形成することができる。
上述のレジストは、特に限定されず、例えば、市販のドライフィルムレジスト等公知のものを適宜選定して用いることができる。また、第2の金属層にパターンを形成する際のフォトリソグラフィー(露光、現像、レジストの除去を含む)は、特に限定されず、公知の手段及び装置を用いて実施することができる。
第2の金属層のパターン幅は、特に限定されず、用途に応じて適宜その幅を選定することができるが、例えば、5~100μmとすることができ、好ましくは10~30μmとすることができる。
[第2の基板形成工程(c)]
第2の基板形成工程(c)は、前記第1の基板の前記第2の金属層の表面に、第2の絶縁性樹脂層と、第3の金属層と、をこの順で配置して形成した積層体を加熱加圧して第2の基板を形成する工程である。第2の基板形成工程(c)を経ることで、図1(G)に示すように、第2の金属層5上に第2の絶縁性樹脂層8と第3の金属層9とが積層された、第2の基板7を得ることができる。
第2の基板形成工程(c)は、前記第1の基板の前記第2の金属層の表面に、第2の絶縁性樹脂層と、第3の金属層と、をこの順で配置して形成した積層体を加熱加圧して第2の基板を形成する工程である。第2の基板形成工程(c)を経ることで、図1(G)に示すように、第2の金属層5上に第2の絶縁性樹脂層8と第3の金属層9とが積層された、第2の基板7を得ることができる。
(第2の絶縁性樹脂層)
第2の絶縁性樹脂層としては、上述のコア樹脂層と同様の材料(例えば、プリプレグ)を用いることができる。また、第2の絶縁性樹脂層の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、10μm~100μmとすることができ、10μm~50μmが好ましく、10μm~30μmが更に好ましい。
第2の絶縁性樹脂層としては、上述のコア樹脂層と同様の材料(例えば、プリプレグ)を用いることができる。また、第2の絶縁性樹脂層の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、10μm~100μmとすることができ、10μm~50μmが好ましく、10μm~30μmが更に好ましい。
(第3の金属層)
第3の金属層としては、例えば、上述の第1の金属層と同様の材料(例えば、銅箔)を用いることができる。第3の金属層の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、2μm~70μmとすることができ、2μm~18μmが好ましく、2μm~5μmが更に好ましい。
また、第3の金属層としては、例えば、キャリア付の極薄銅箔を使用することができる。この場合、第3の金属層は銅箔等が第2の絶縁性樹脂層と接するように配置され、加熱加圧によって第2の基板を形成した後にキャリアが剥離される。
第3の金属層としては、例えば、上述の第1の金属層と同様の材料(例えば、銅箔)を用いることができる。第3の金属層の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、2μm~70μmとすることができ、2μm~18μmが好ましく、2μm~5μmが更に好ましい。
また、第3の金属層としては、例えば、キャリア付の極薄銅箔を使用することができる。この場合、第3の金属層は銅箔等が第2の絶縁性樹脂層と接するように配置され、加熱加圧によって第2の基板を形成した後にキャリアが剥離される。
(積層方法・条件)
第2の基板を得るために、第2の絶縁性樹脂層及び第3の金属層を積層する方法や条件は、特に限定されるものではないが、例えば、第1の基板に第2の絶縁性樹脂層及び第3の金属層を積層した後、温度220±2℃、圧力5±0.2MPa、保持時間60分間の条件にて真空プレスを実施することで、第2の基板を形成することができる。また、第2の金属層と第2の絶縁樹脂層との密着力を得るために、第2の金属層の表面に粗化処理を施してもよい。
第2の基板を得るために、第2の絶縁性樹脂層及び第3の金属層を積層する方法や条件は、特に限定されるものではないが、例えば、第1の基板に第2の絶縁性樹脂層及び第3の金属層を積層した後、温度220±2℃、圧力5±0.2MPa、保持時間60分間の条件にて真空プレスを実施することで、第2の基板を形成することができる。また、第2の金属層と第2の絶縁樹脂層との密着力を得るために、第2の金属層の表面に粗化処理を施してもよい。
[第2の層間接続工程(d)]
第2の層間接続工程(d)は、前記第2の基板の表面に、前記第2の金属層の表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第3の金属層とを接続させる工程である。第2の層間接続工程(d)を経ることによって、図1(J)に示すように、第2の基板7において、第2の金属層5と第3の金属層9とが銅めっき膜9Aを介して層間接続され、電気的導通が確保される。
第2の層間接続工程(d)は、前記第2の基板の表面に、前記第2の金属層の表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第3の金属層とを接続させる工程である。第2の層間接続工程(d)を経ることによって、図1(J)に示すように、第2の基板7において、第2の金属層5と第3の金属層9とが銅めっき膜9Aを介して層間接続され、電気的導通が確保される。
(非貫通孔の形成)
第2の層間接続工程(d)において、第1の基板の表面に、第2の金属層表面に達する非貫通孔を形成する。図1(H)に示すように、非貫通孔6Bは、第2の基板7の両面に設けられる。
非貫通孔の形成手段は、上述と同様に、特に限定されず、例えば、炭酸ガスレーザー等のレーザーやドリル等の公知の手段を用いることができる。非貫通孔の数やサイズは、所望に応じて適宜選定することができる。また、非貫通孔を形成した後に、過マンガン酸ナトリウム水溶液等を用いてデスミア処理を施すことができる。
第2の層間接続工程(d)において、第1の基板の表面に、第2の金属層表面に達する非貫通孔を形成する。図1(H)に示すように、非貫通孔6Bは、第2の基板7の両面に設けられる。
非貫通孔の形成手段は、上述と同様に、特に限定されず、例えば、炭酸ガスレーザー等のレーザーやドリル等の公知の手段を用いることができる。非貫通孔の数やサイズは、所望に応じて適宜選定することができる。また、非貫通孔を形成した後に、過マンガン酸ナトリウム水溶液等を用いてデスミア処理を施すことができる。
(層間接続)
第2の層間接続工程(d)においては、非貫通孔6Bを形成したのち、図1(I)に示すように、電解銅めっき及び/又は無電解銅めっきを施して非貫通孔の内壁に銅めっき膜9Aを形成し、第2の金属層5と第3の金属層9とを電気的に接続する。この際、当該電解銅めっき及び/又は無電解銅めっきによって、第2の基板両面の第3の金属層の厚みを増加させ、後述する膜厚調整にて膜厚を調整してもよい。電解銅めっき及び/無電解めっきを施す方法は、特に限定されるものではなく、公知の方法を採用することができる。当該銅めっきは、電解銅めっき及び無電解めっきはどちらか一方のみでもよいが、電解銅めっき及び無電解めっきの両方を施すことが好ましい。
第2の層間接続工程(d)においては、非貫通孔6Bを形成したのち、図1(I)に示すように、電解銅めっき及び/又は無電解銅めっきを施して非貫通孔の内壁に銅めっき膜9Aを形成し、第2の金属層5と第3の金属層9とを電気的に接続する。この際、当該電解銅めっき及び/又は無電解銅めっきによって、第2の基板両面の第3の金属層の厚みを増加させ、後述する膜厚調整にて膜厚を調整してもよい。電解銅めっき及び/無電解めっきを施す方法は、特に限定されるものではなく、公知の方法を採用することができる。当該銅めっきは、電解銅めっき及び無電解めっきはどちらか一方のみでもよいが、電解銅めっき及び無電解めっきの両方を施すことが好ましい。
(膜厚調整)
第2の層間接続工程(d)においては、図1(J)に示すように、電解/無電解銅めっき処理の後、必要に応じて、第3の金属層9が所望の厚さになるようにエッチング処理等の公知の処理を施して、その膜厚を調整することができる。
調整後の第3の金属層の厚さ、所望に応じて適宜設定されるため、特に限定されないが、例えば、2μm~30μmとすることができ、2μm~20μmが好ましく、2μm~12μmが更に好ましい。
第2の層間接続工程(d)においては、図1(J)に示すように、電解/無電解銅めっき処理の後、必要に応じて、第3の金属層9が所望の厚さになるようにエッチング処理等の公知の処理を施して、その膜厚を調整することができる。
調整後の第3の金属層の厚さ、所望に応じて適宜設定されるため、特に限定されないが、例えば、2μm~30μmとすることができ、2μm~20μmが好ましく、2μm~12μmが更に好ましい。
[剥離工程(e)]
剥離工程(e)は、前記コア樹脂層から、前記第1の金属層と前記第1の絶縁性樹脂層と前記第2の金属層と前記第2の絶縁性樹脂層と前記第3の金属層とをこの順で備えた第3の基板を剥離する工程である。剥離工程(e)を経ると、図1(K)に示すように、第2の基板7を、コア樹脂層2と、その両面に配置された第1の金属層3と、の界面で分離することで、第1の金属層3と第1の絶縁性樹脂層4と第2の金属層5と第2の絶縁性樹脂層8と第3の金属層9とをこの順で備えた2つの第3の基板10を得ることができる。
第3の基板の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、5μm~400μmとすることができ、5μm~200μmが好ましく、5μm~100μmが更に好ましい。
剥離工程(e)は、前記コア樹脂層から、前記第1の金属層と前記第1の絶縁性樹脂層と前記第2の金属層と前記第2の絶縁性樹脂層と前記第3の金属層とをこの順で備えた第3の基板を剥離する工程である。剥離工程(e)を経ると、図1(K)に示すように、第2の基板7を、コア樹脂層2と、その両面に配置された第1の金属層3と、の界面で分離することで、第1の金属層3と第1の絶縁性樹脂層4と第2の金属層5と第2の絶縁性樹脂層8と第3の金属層9とをこの順で備えた2つの第3の基板10を得ることができる。
第3の基板の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、5μm~400μmとすることができ、5μm~200μmが好ましく、5μm~100μmが更に好ましい。
剥離工程(e)においては、コア樹脂層と第1の金属層との界面でコア樹脂層が剥離されることが好ましいが、例えば、第1の金属層が剥型層を有する場合、その一部がコア樹脂層とともに剥離されてもよい。また、第1の金属層の剥型層と銅箔との界面において、剥型層と共にコア樹脂層が剥離される態様も含まれる。第1の金属層上に剥型層が残存する場合には、例えば、硫酸系又は過酸化水素系エッチング液を用いて剥型層を除去することができる。硫酸系又は過酸化水素系エッチング液は、特に限定されるものではなく、当業界で使用されているものを使用することができる。
[配線導体形成工程(f)]
配線導体形成工程(f)は、前記第3の基板の前記第1の金属層及び前記第3の金属層をパターニングして前記配線導体を形成する工程である。配線導体形成工程(f)を経ることで、図1(L)に示すように、絶縁層11の両面に配線導体12が形成された半導体素子搭載用パッケージ基板13を得ることができる。なお、絶縁層11は、第1の絶縁性樹脂層4及び第2の絶縁性樹脂層8から構成され、配線導体12は、各々パターニングされた第1の金属層3、第2の金属層5及び第3の金属層9を電解銅めっき及び/又は無電解銅めっきによって層間接続することで形成される。
配線導体形成工程(f)は、前記第3の基板の前記第1の金属層及び前記第3の金属層をパターニングして前記配線導体を形成する工程である。配線導体形成工程(f)を経ることで、図1(L)に示すように、絶縁層11の両面に配線導体12が形成された半導体素子搭載用パッケージ基板13を得ることができる。なお、絶縁層11は、第1の絶縁性樹脂層4及び第2の絶縁性樹脂層8から構成され、配線導体12は、各々パターニングされた第1の金属層3、第2の金属層5及び第3の金属層9を電解銅めっき及び/又は無電解銅めっきによって層間接続することで形成される。
(パターニング)
配線導体形成工程(f)においては、必要に応じて第1の金属層3及び第3の金属層9(図1(K)参照)の整面を実施した後、ドライフィルムレジスト等をラミネートし、更に、ネガ型マスクを張り合わせた後、露光機にて回路パターンを焼付け、現像液にてドライフィルムレジストを現像し、エッチングレジストを形成することができる。その後、エッチング処理を施し、エッチングレジストのない部分の銅を塩化第二鉄水溶液等で除去した後、レジストを除去することで、絶縁層11の両面に配線導体12を形成することができる。
配線導体形成工程(f)においては、必要に応じて第1の金属層3及び第3の金属層9(図1(K)参照)の整面を実施した後、ドライフィルムレジスト等をラミネートし、更に、ネガ型マスクを張り合わせた後、露光機にて回路パターンを焼付け、現像液にてドライフィルムレジストを現像し、エッチングレジストを形成することができる。その後、エッチング処理を施し、エッチングレジストのない部分の銅を塩化第二鉄水溶液等で除去した後、レジストを除去することで、絶縁層11の両面に配線導体12を形成することができる。
その他、本実施形態において適用可能な層間接続方法としては、公知のレーザー形成されたブラインドビア部に化学銅めっきをして適用した方法(レーザー加工により配線回路を形成し、その後化学銅めっきによりパターニング、層間接続を行う方法)や、予め接続部となる部分にめっきや金属箔をエッチングすることなどにより形成した金属バンプ(好ましくは銅バンプ)により絶縁層ごと突き刺し、層間接続を行う方法、更にははんだや銀及び銅などの金属フィラーを絶縁樹脂に含有した金属ペーストをスクリーン印刷などにより所定箇所にバンプ印刷後、乾燥によってペーストを硬化させ、加熱加圧により内外層間での電気的導通を確保するものなどが適用できる。
本実施形態を例示的に説明した図1においては、半導体素子搭載用パッケージ基板13は、3層構造の半導体素子搭載用パッケージ基板となるが、本発明はこれに限定されるものではなく、5層構造などの更なるビルドアップ構造を有する半導体素子搭載用パッケージ基板を形成することができる。例えば、配線導体形成工程(f)において、配線導体を形成した後に、更に、絶縁性樹脂層と金属層とを積層し、パターニング及び層間接続を繰り返し行うことで、ビルドアップ構造を有する半導体素子搭載用パッケージ基板を製造することが形成可能となる。
《半導体素子搭載用パッケージ基板の製造方法》
本実施形態の半導体素子搭載用パッケージ基板の製造方法においては、上述のように半導体素子用パッケージ基板を形成した後に、所望に応じ、例えばベアチップ等の半導体素子を搭載させることができる。
本実施形態の半導体素子搭載用パッケージ基板の製造方法においては、上述のように半導体素子用パッケージ基板を形成した後に、所望に応じ、例えばベアチップ等の半導体素子を搭載させることができる。
前記半導体素子は特に限定されるものではなく所望の素子を適宜用いることができるが、例えば、アルミ電極部に金ワイヤのボールボンディング法によって金バンプを形成したベアチップ等を用いることができる。半導体素子は、接合材を介して半導体素子搭載用パッケージ基板の配線導体上に搭載することができる。前記接合材は導電手段を有するものであれば特に限定されるものではないが、例えば、はんだ等(例えば、はんだボール、はんだペースト等)を用いることができる。また、半導体素子搭載用パッケージ基板の配線導体に表面処理を施した後に、接合材を介して半導体素子を搭載させることができる。前記表面処理は特に限定されるものではないが、例えば、ニッケル層や金めっき層の形成が挙げられる。前記接合材としてはんだを用いた場合等、半導体素子を配線導体上に搭載した後に、リフロー等の処理を施すことができる。この際、リフローの温度は接合材の融点等によって適宜選定されるものであるが、例えば、260℃以上とすることができる。
なお、以上においてはコア樹脂層の両面に各層が設けられている場合を例にとり説明したが、本発明は当該対応に限定されるものではなく、コア樹脂層の片面のみに各層を有するものであってもよい。
以下、実施例により本発明の製造方法について具体的に説明する。
[実施例1]
ビスマレイミドトリアジン樹脂(BT樹脂)をガラスクロス(ガラス繊維)に含浸させてBステージとしたプリプレグ(図1(A)におけるコア樹脂層2;厚さ0.100mm:三菱ガス化学製、商品名:GHPL-830NS ST56)をその両面に、銅箔厚8μmに剥離層が塗布された剥型層付銅箔(図1(A)における第1の金属層3;JX日鉱日石金属(株)製、商品名:PCS)を、剥型層面が前記プリプレグと接着するように配置し、温度220±2℃、圧力5±0.2MPa、保持時間60分間の条件にて真空プレスを実施し、表面粗さが3μm銅箔の銅張積層板を作製した。
ビスマレイミドトリアジン樹脂(BT樹脂)をガラスクロス(ガラス繊維)に含浸させてBステージとしたプリプレグ(図1(A)におけるコア樹脂層2;厚さ0.100mm:三菱ガス化学製、商品名:GHPL-830NS ST56)をその両面に、銅箔厚8μmに剥離層が塗布された剥型層付銅箔(図1(A)における第1の金属層3;JX日鉱日石金属(株)製、商品名:PCS)を、剥型層面が前記プリプレグと接着するように配置し、温度220±2℃、圧力5±0.2MPa、保持時間60分間の条件にて真空プレスを実施し、表面粗さが3μm銅箔の銅張積層板を作製した。
<第1の基板形成工程(a)>
得られた銅張積層板の両面に、ビスマレイミドトリアジン樹脂(BT樹脂)をガラスクロス(ガラス繊維)に含浸させてBステージとしたプリプレグ(図1(A)における第1の絶縁性樹脂層4;厚さ0.017mm:三菱ガス化学製、商品名:GHPL-830NS SF62)を介して、18μmのキャリア銅箔付2μm銅箔(図1(A)における第2の金属層5;三井金属鉱業(株)製、商品名:MTEx)を真空プレスにて圧力2.5±0.2MPa、温度220±2℃、保持時間60分間の条件にて積層し、その後18μmのキャリア銅箔を剥離し、第1の基板(図1(B)における回路形成用基板(第1の基板)1)を作製した。
得られた銅張積層板の両面に、ビスマレイミドトリアジン樹脂(BT樹脂)をガラスクロス(ガラス繊維)に含浸させてBステージとしたプリプレグ(図1(A)における第1の絶縁性樹脂層4;厚さ0.017mm:三菱ガス化学製、商品名:GHPL-830NS SF62)を介して、18μmのキャリア銅箔付2μm銅箔(図1(A)における第2の金属層5;三井金属鉱業(株)製、商品名:MTEx)を真空プレスにて圧力2.5±0.2MPa、温度220±2℃、保持時間60分間の条件にて積層し、その後18μmのキャリア銅箔を剥離し、第1の基板(図1(B)における回路形成用基板(第1の基板)1)を作製した。
<第1の層間接続工程(b)>
次いで、第1の基板の両面に炭酸ガスレーザー加工機(日立ビアメカニクス(株)製、商品名:LC-1C/21)によりビーム照射径Φ0.21mm、周波数500Hz、パルス幅10μsの条件で、1穴ずつ加工し、第1の基板両面に非貫通孔(図1(C)における非貫通孔6A)を形成した。次いで、温度80±5℃、濃度55±10g/Lの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施した。
さらに、無電解銅めっきにて0.4~0.8μmの厚みとなるようにめっき処理を施した後、電解銅めっきにて8μmの厚みのめっきを実施し、銅めっき膜(図1(D)における銅めっき膜5A)を形成した。これにより、第1及び第2の金属層が銅めっき膜を介して、非貫通孔によって電気的に接続されたことになる。次に、第1の基板表面の整面を実施し、温度110±10℃、圧力0.50±0.02MPaにてドライフィルムレジスト(ニチゴー・モートン(株)製、商品名:NIT225)をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機にて回路パターンを焼付け、1%炭酸ナトリウム水溶液にてドライフィルムレジストを現像してエッチングレジストを形成し、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、第2の金属層5にパターンを形成した(図1(F)参照)。
次いで、第1の基板の両面に炭酸ガスレーザー加工機(日立ビアメカニクス(株)製、商品名:LC-1C/21)によりビーム照射径Φ0.21mm、周波数500Hz、パルス幅10μsの条件で、1穴ずつ加工し、第1の基板両面に非貫通孔(図1(C)における非貫通孔6A)を形成した。次いで、温度80±5℃、濃度55±10g/Lの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施した。
さらに、無電解銅めっきにて0.4~0.8μmの厚みとなるようにめっき処理を施した後、電解銅めっきにて8μmの厚みのめっきを実施し、銅めっき膜(図1(D)における銅めっき膜5A)を形成した。これにより、第1及び第2の金属層が銅めっき膜を介して、非貫通孔によって電気的に接続されたことになる。次に、第1の基板表面の整面を実施し、温度110±10℃、圧力0.50±0.02MPaにてドライフィルムレジスト(ニチゴー・モートン(株)製、商品名:NIT225)をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機にて回路パターンを焼付け、1%炭酸ナトリウム水溶液にてドライフィルムレジストを現像してエッチングレジストを形成し、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、第2の金属層5にパターンを形成した(図1(F)参照)。
<第2の基板形成工程(c)>
次いで、パターニングされた第2の金属層の表面を、銅表面粗化液(メック(株)製、製品名:CZ-8100)を用いて粗化し、第1の基板の両面に設けられた第2の金属層の表面に対し、18μmのキャリア銅箔付2μm銅箔(三井金属鉱業(株)製、商品名:MTEx)に塗布したBステージとした樹脂シート(厚さ0.010mm:三菱ガス化学製、商品名:CRS-381NSI)を真空プレスにて圧力2.5±0.2MPa、温度220±2℃、保持時間60分間の条件にて積層し、その後18μmのキャリア銅箔を剥離し、第2の基板(図1(G)における第2の基板7)を作製した。
次いで、パターニングされた第2の金属層の表面を、銅表面粗化液(メック(株)製、製品名:CZ-8100)を用いて粗化し、第1の基板の両面に設けられた第2の金属層の表面に対し、18μmのキャリア銅箔付2μm銅箔(三井金属鉱業(株)製、商品名:MTEx)に塗布したBステージとした樹脂シート(厚さ0.010mm:三菱ガス化学製、商品名:CRS-381NSI)を真空プレスにて圧力2.5±0.2MPa、温度220±2℃、保持時間60分間の条件にて積層し、その後18μmのキャリア銅箔を剥離し、第2の基板(図1(G)における第2の基板7)を作製した。
<第2の層間接続工程(d)>
第2の基板の両面に炭酸ガスレーザー加工機(日立ビアメカニクス(株)製、商品名:LC-1C/21)によりビーム照射径Φ0.21mm、周波数500Hz、パルス幅10μsの条件で、1穴ずつ加工し、第2の基板の両面に非貫通孔(図1(H)における非貫通孔6B)を形成した。次いで、温度80±5℃、濃度55±10g/Lの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施した。
さらに、無電解銅めっきにて0.4~0.8μmの厚みとなるようにめっき処理を施した後、電解銅めっきにて8μmの厚みのめっきを実施し、銅めっき膜(図1(I)における銅めっき膜9A)を形成した。これにより、第2及び第3の金属層が銅めっき膜を介して、非貫通孔によって電気的に接続されたことになる。
第2の基板の両面に炭酸ガスレーザー加工機(日立ビアメカニクス(株)製、商品名:LC-1C/21)によりビーム照射径Φ0.21mm、周波数500Hz、パルス幅10μsの条件で、1穴ずつ加工し、第2の基板の両面に非貫通孔(図1(H)における非貫通孔6B)を形成した。次いで、温度80±5℃、濃度55±10g/Lの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施した。
さらに、無電解銅めっきにて0.4~0.8μmの厚みとなるようにめっき処理を施した後、電解銅めっきにて8μmの厚みのめっきを実施し、銅めっき膜(図1(I)における銅めっき膜9A)を形成した。これにより、第2及び第3の金属層が銅めっき膜を介して、非貫通孔によって電気的に接続されたことになる。
<剥離工程(e)>
第2の基板において、剥型層付銅箔(第1の金属層3)とプリプレグ(コア樹脂層2)との境界部に物理的な力を加えて剥離させ、第3の基板(図1(K)における第3の基板10)を得た。
第2の基板において、剥型層付銅箔(第1の金属層3)とプリプレグ(コア樹脂層2)との境界部に物理的な力を加えて剥離させ、第3の基板(図1(K)における第3の基板10)を得た。
<配線導体形成工程(f)>
第3の基板に日立ビアメカニクス(株)製のルータ加工機にてガイド穴を形成した後、過水硫酸系のソフトエッチング液にて表面を1~2μm程度エッチングし、温度110±10℃、圧力0.50±0.02MPaにてドライフィルムレジスト(ニチゴー・モートン(株)製、商品名:NIT225)をラミネートした。回路パターンの焼付けを、前記ガイド穴を基準として平行露光機にて実施した後、1%炭酸ナトリウム水溶液にてドライフィルムレジストを現像し、硫酸銅濃度60~80g/L、硫酸濃度150~200g/Lの硫酸銅めっきラインにて15~20μmほどパターン電解銅めっきを施した。その後、アミン系のレジスト剥離液にてドライフィルムレジストを剥離除去し、第3の金属層にパターンを形成し、半導体素子搭載用パッケージ基板(図1(L)における絶縁層11の両面に配線導体12が形成された半導体素子搭載用パッケージ基板13)を作製した。
第3の基板に日立ビアメカニクス(株)製のルータ加工機にてガイド穴を形成した後、過水硫酸系のソフトエッチング液にて表面を1~2μm程度エッチングし、温度110±10℃、圧力0.50±0.02MPaにてドライフィルムレジスト(ニチゴー・モートン(株)製、商品名:NIT225)をラミネートした。回路パターンの焼付けを、前記ガイド穴を基準として平行露光機にて実施した後、1%炭酸ナトリウム水溶液にてドライフィルムレジストを現像し、硫酸銅濃度60~80g/L、硫酸濃度150~200g/Lの硫酸銅めっきラインにて15~20μmほどパターン電解銅めっきを施した。その後、アミン系のレジスト剥離液にてドライフィルムレジストを剥離除去し、第3の金属層にパターンを形成し、半導体素子搭載用パッケージ基板(図1(L)における絶縁層11の両面に配線導体12が形成された半導体素子搭載用パッケージ基板13)を作製した。
得られた半導体素子搭載用パッケージ基板に、ソルダーレジスト形成処理及び金めっき仕上げを行い、パッケージサイズに切断加工を施すことにより、実施例1の半導体素子搭載用パッケージ基板を得た。実施例1の半導体素子搭載用パッケージ基板の取り扱い性に優れており、複数回作製した際の歩留まりが99%であった。
[実施例2]
実施例1の第1の基板形成工程(a)において、以下に従って第1の基板(図1(B)における回路形成用基板(第1の基板)1)を作製した以外は同様にして実施例2の半導体素子搭載用パッケージ基板を得た。
実施例1の第1の基板形成工程(a)において、以下に従って第1の基板(図1(B)における回路形成用基板(第1の基板)1)を作製した以外は同様にして実施例2の半導体素子搭載用パッケージ基板を得た。
ビスマレイミドトリアジン樹脂(BT樹脂)をガラスクロス(ガラス繊維)に含浸させてBステージとしたプリプレグ(図1(A)におけるコア樹脂層2;厚さ0.08mm:三菱ガス化学製、商品名:GHPL-830NS SH65)の両面に、銅箔厚8μmに剥離層が塗布された剥型層付銅箔(図1(A)における第1の金属層3;JX日鉱日石金属(株)製、商品名:PCS、表面粗さRz3.7μm)を、剥型層面が前記プリプレグと接着するように配置し、さらにその上にビスマレイミドトリアジン樹脂(BT樹脂)をガラスクロス(ガラス繊維)に含浸させてBステージとしたプリプレグ(図1(A)における第1の絶縁性樹脂層4;厚さ0.017mm:三菱ガス化学製、商品名:GHPL-830NS SF62)を介して、18μmのキャリア銅箔付2μm銅箔(図1(A)における第2の金属層5;三井金属鉱業(株)製、商品名:MTEx)を真空プレスにて圧力2.5±0.2MPa、温度220±2℃、保持時間60分間の条件にて積層した後、18μmのキャリア銅箔を剥離し、第2の回路基板を作製し、第1の基板(図1(B)における回路形成用基板(第1の基板)1)を作製した。
実施例2の半導体素子搭載用パッケージ基板の取り扱い性に優れており、複数回作製した際の歩留まりが99%であった。
[比較例1]
ビスマレイミドトリアジン樹脂(BT樹脂)をガラスクロス(ガラス繊維)に含浸させてBステージとしたプリプレグ(コア樹脂層:厚さ0.100mm:三菱ガス化学製、商品名:GHPL-830NS ST56)をその両面に、銅箔厚2μmに剥離層が塗布された銅箔(JX日鉱日石金属(株)製、商品名:PCS)を剥型層面が前記プリプレグと接着するように配置し、温度220±2℃、圧力5±0.2MPa、保持時間60分間の条件にて真空プレスを実施し、表面粗さが3μm銅箔の銅張積層板を作製した。
ビスマレイミドトリアジン樹脂(BT樹脂)をガラスクロス(ガラス繊維)に含浸させてBステージとしたプリプレグ(コア樹脂層:厚さ0.100mm:三菱ガス化学製、商品名:GHPL-830NS ST56)をその両面に、銅箔厚2μmに剥離層が塗布された銅箔(JX日鉱日石金属(株)製、商品名:PCS)を剥型層面が前記プリプレグと接着するように配置し、温度220±2℃、圧力5±0.2MPa、保持時間60分間の条件にて真空プレスを実施し、表面粗さが3μm銅箔の銅張積層板を作製した。
得られた銅張積層板の両面に、ビスマレイミドトリアジン樹脂(BT樹脂)をガラスクロス(ガラス繊維)に含浸させてBステージとしたプリプレグ(厚さ0.017mm:三菱ガス化学製、商品名:GHPL-830NS SF62)を介して、12μmの銅箔(三井金属鉱業(株)製、商品名:3LC-VLP)を真空プレスにて圧力2.5±0.2MPa、温度220±2℃、保持時間60分間の条件にて積層した。
次いで、得られた基板表面に整面処理を施し、温度110±10℃、圧力0.50±0.02MPaにてドライフィルムレジスト(ニチゴー・モートン(株)製、商品名:NIT225)をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機にて回路パターンを焼付け、1%炭酸ナトリウム水溶液にてドライフィルムレジストを現像してエッチングレジストを形成し、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、回路パターンを形成した。
得られた基板の表面を、銅表面粗化液(メック(株)製、製品名:CZ-8100)を用いて粗化し、基板の両面に対し、ビスマレイミドトリアジン樹脂(BT樹脂)を18μmのキャリア銅箔付2μm銅箔(三井金属鉱業(株)製、商品名:MTEx)に塗布したBステージとした樹脂シート(厚さ0.010mm:三菱ガス化学製、商品名:CRS-381NSI)を真空プレスにて圧力2.5±0.2MPa、温度220±2℃、保持時間60分間の条件にて積層した後18μmのキャリア銅箔を剥離した。
得られた基板について、コア樹脂層とPCSとの境界部に物理的な力を加えて剥離させた。
コア樹脂層から剥離した基板の両面に炭酸ガスレーザー加工機(日立ビアメカニクス(株)製、商品名:LC-1C/21)によりビーム照射径Φ0.21mm、周波数500Hz、パルス幅10μsの条件で、1穴ずつ加工し、基板上に非貫通孔を形成しようとしたが、基板が非常に薄く、基板が破損してしまった。
2018年12月14日に出願された日本国特許出願2018-234584号の開示は、その全体が参照により本明細書に取り込まれる。
また、明細書に記載された全ての文献、特許出願、及び技術規格は、個々の文献、特許出願、及び技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に参照により取り込まれる。
また、明細書に記載された全ての文献、特許出願、及び技術規格は、個々の文献、特許出願、及び技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に参照により取り込まれる。
1 回路形成用基板(第1の基板),2 コア樹脂層,3 第1の金属層,4 第1の絶縁性樹脂層,5 第2の金属層,5A,9A 銅めっき膜,6A,6B 非貫通孔,7 第2の基板,8 第2の絶縁性樹脂層,9 第3の金属層,10 第3の基板,11 絶縁層,12 配線導体,13 半導体素子搭載用パッケージ基板
Claims (8)
- 絶縁層と、前記絶縁層上に設けられた配線導体と、を備えた半導体素子搭載用パッケージ基板の製造方法であって、
コア樹脂層の片面又は両面に、厚さが1μm~70μmであり且つ前記コア樹脂層から剥離可能な第1の金属層と、第1の絶縁性樹脂層と、第2の金属層と、をこの順に備えた第1の基板を形成する第1の基板形成工程(a)と、
前記第1の基板の表面に、前記第1の金属層表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第1の金属層とを接続させる、第1の層間接続工程(b)と、
前記第1の基板の前記第2の金属層の表面に、第2の絶縁性樹脂層と、第3の金属層と、をこの順で配置して形成した積層体を加熱加圧して第2の基板を形成する第2の基板形成工程(c)と、
前記第2の基板の表面に、前記第2の金属層の表面に達する非貫通孔を形成し、前記非貫通孔の内壁に電解銅めっき及び/又は無電解銅めっきを施し、前記第2の金属層と前記第3の金属層とを接続させる、第2の層間接続工程(d)と、
前記コア樹脂層から、前記第1の金属層と前記第1の絶縁性樹脂層と前記第2の金属層と前記第2の絶縁性樹脂層と前記第3の金属層とをこの順で備えた第3の基板を剥離する剥離工程(e)と、
前記第3の基板の前記第1の金属層及び前記第3の金属層をパターニングして前記配線導体を形成する配線導体形成工程(f)と、
を含む半導体素子搭載用パッケージ基板の製造方法。 - 前記第1の基板形成工程(a)は、
(i)前記コア樹脂層の片面又は両面に前記第1の金属層を配置し、加熱加圧して積層した後に、前記第1の金属層表面に、前記第1の絶縁性樹脂層と前記第2の金属層とをこの順で配置し、加熱加圧して前記第1の基板を形成;或いは、
(ii)前記コア樹脂層の両面に前記第1の金属層、前記第1の絶縁性樹脂層及び前記第2の金属層がこの順に配置された積層体を形成し、前記積層体を一括で加熱加圧して第1の基板を形成する、請求項1に記載の半導体素子搭載用パッケージ基板の製造方法。 - 前記第3の基板の厚さが、5μm~100μmである請求項1又は2に記載の半導体素子搭載用パッケージ基板の製造方法。
- 前記第1の金属層が剥型層を備え、前記第1の基板は、前記剥型層と前記コア樹脂層とが接するように前記第1の金属層が配置された請求項1~3のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
- 前記第3の金属層がキャリア層を備え、前記第2の基板形成工程(c)において前記第1の基板が加熱加圧された後に、前記第3の金属層から前記キャリア層が除去される請求項1~4のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
- 前記第1の金属層、前記第2の金属層、及び、前記第3の金属層の少なくともいずれか一つが銅箔である請求項1~5のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
- 前記コア樹脂層、第1の絶縁性樹脂層、及び、第2の絶縁性樹脂層の少なくともいずれか一つが、樹脂を基材に含侵したプリプレグである請求項1~6のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
- 前記コア樹脂層の膜厚が1μm~90μmである請求項1~7のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP19896496.7A EP3897083A4 (en) | 2018-12-14 | 2019-10-21 | METHOD OF MANUFACTURING HOUSING SUBSTRATE FOR SEMICONDUCTOR ELEMENT INSTALLATION |
CN201980082276.XA CN113196892A (zh) | 2018-12-14 | 2019-10-21 | 半导体元件搭载用封装基板的制造方法 |
US17/413,355 US11990349B2 (en) | 2018-12-14 | 2019-10-21 | Method for producing package substrate for loading semiconductor device |
JP2020559777A JP7583362B2 (ja) | 2018-12-14 | 2019-10-21 | 半導体素子搭載用パッケージ基板の製造方法 |
KR1020217010232A KR20210100593A (ko) | 2018-12-14 | 2019-10-21 | 반도체 소자 탑재용 패키지 기판의 제조 방법 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018-234584 | 2018-12-14 | ||
JP2018234584 | 2018-12-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2020121652A1 true WO2020121652A1 (ja) | 2020-06-18 |
Family
ID=71077243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2019/041308 WO2020121652A1 (ja) | 2018-12-14 | 2019-10-21 | 半導体素子搭載用パッケージ基板の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11990349B2 (ja) |
EP (1) | EP3897083A4 (ja) |
KR (1) | KR20210100593A (ja) |
CN (1) | CN113196892A (ja) |
TW (1) | TWI801684B (ja) |
WO (1) | WO2020121652A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022209851A1 (ja) * | 2021-03-29 | 2022-10-06 | Mgcエレクトロテクノ株式会社 | 基板及び配線基板の製造方法 |
KR20240110820A (ko) | 2021-12-06 | 2024-07-16 | 엠지씨 에레쿠토로테쿠노 가부시키가이샤 | 지지체 부착 배선기판, 지지체 부착 배선기판의 제조방법 및 전자부품 실장기판의 제조방법 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101137A (ja) | 2003-09-24 | 2005-04-14 | Hitachi Chem Co Ltd | 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法 |
JP2007335700A (ja) * | 2006-06-16 | 2007-12-27 | Fujitsu Ltd | 配線基板の製造方法 |
JP2011119722A (ja) | 2009-11-09 | 2011-06-16 | Hitachi Chem Co Ltd | 多層配線基板及びその製造方法 |
JP2012099857A (ja) | 2012-02-06 | 2012-05-24 | Hitachi Chem Co Ltd | 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法 |
JP2014220402A (ja) | 2013-05-09 | 2014-11-20 | 凸版印刷株式会社 | 半導体パッケージ基板の製造方法 |
JP2015159223A (ja) * | 2014-02-25 | 2015-09-03 | 凸版印刷株式会社 | ポスト電極、ポスト電極の製造方法および回路基板 |
WO2018003703A1 (ja) * | 2016-07-01 | 2018-01-04 | 三菱瓦斯化学株式会社 | 半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法 |
WO2018026004A1 (ja) * | 2016-08-05 | 2018-02-08 | 三菱瓦斯化学株式会社 | 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE788117A (fr) * | 1971-08-30 | 1973-02-28 | Perstorp Ab | Procede de production d'elements pour circuits imprimes |
JP4897281B2 (ja) * | 2005-12-07 | 2012-03-14 | 新光電気工業株式会社 | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
JP2007335770A (ja) * | 2006-06-19 | 2007-12-27 | Toshiba Corp | タップ切り換え器付き変圧器および変圧器タップ切り換え方法 |
US8238114B2 (en) * | 2007-09-20 | 2012-08-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing same |
JP4533449B2 (ja) * | 2008-10-16 | 2010-09-01 | 新光電気工業株式会社 | 配線基板の製造方法 |
TWI396491B (zh) * | 2010-07-06 | 2013-05-11 | Unimicron Technology Corp | 線路板的製造方法 |
JP5848110B2 (ja) * | 2011-02-15 | 2016-01-27 | 日本特殊陶業株式会社 | 多層配線基板の製造方法 |
TWI600097B (zh) * | 2011-03-09 | 2017-09-21 | Hitachi Chemical Co Ltd | Manufacturing method of package substrate for mounting semiconductor device, package substrate for mounting semiconductor device, and semiconductor package |
US8945329B2 (en) * | 2011-06-24 | 2015-02-03 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
TWI621224B (zh) * | 2017-07-14 | 2018-04-11 | 欣興電子股份有限公司 | 封裝結構及其製造方法 |
JP5902931B2 (ja) * | 2011-12-06 | 2016-04-13 | 新光電気工業株式会社 | 配線基板の製造方法、及び、配線基板製造用の支持体 |
US9451696B2 (en) * | 2012-09-29 | 2016-09-20 | Intel Corporation | Embedded architecture using resin coated copper |
KR101884430B1 (ko) * | 2012-10-15 | 2018-08-01 | 삼성전기주식회사 | 다층 인쇄회로기판 및 그 제조 방법 |
JP6358887B2 (ja) * | 2014-07-31 | 2018-07-18 | 新光電気工業株式会社 | 支持体、配線基板及びその製造方法、半導体パッケージの製造方法 |
US9756735B2 (en) * | 2014-10-17 | 2017-09-05 | Ibiden Co., Ltd. | Method for manufacturing printed wiring board |
-
2019
- 2019-10-21 WO PCT/JP2019/041308 patent/WO2020121652A1/ja unknown
- 2019-10-21 KR KR1020217010232A patent/KR20210100593A/ko active Search and Examination
- 2019-10-21 EP EP19896496.7A patent/EP3897083A4/en active Pending
- 2019-10-21 CN CN201980082276.XA patent/CN113196892A/zh active Pending
- 2019-10-21 US US17/413,355 patent/US11990349B2/en active Active
- 2019-10-28 TW TW108138768A patent/TWI801684B/zh active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101137A (ja) | 2003-09-24 | 2005-04-14 | Hitachi Chem Co Ltd | 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法 |
JP2007335700A (ja) * | 2006-06-16 | 2007-12-27 | Fujitsu Ltd | 配線基板の製造方法 |
JP2011119722A (ja) | 2009-11-09 | 2011-06-16 | Hitachi Chem Co Ltd | 多層配線基板及びその製造方法 |
JP2012099857A (ja) | 2012-02-06 | 2012-05-24 | Hitachi Chem Co Ltd | 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法 |
JP2014220402A (ja) | 2013-05-09 | 2014-11-20 | 凸版印刷株式会社 | 半導体パッケージ基板の製造方法 |
JP2015159223A (ja) * | 2014-02-25 | 2015-09-03 | 凸版印刷株式会社 | ポスト電極、ポスト電極の製造方法および回路基板 |
WO2018003703A1 (ja) * | 2016-07-01 | 2018-01-04 | 三菱瓦斯化学株式会社 | 半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法 |
WO2018026004A1 (ja) * | 2016-08-05 | 2018-02-08 | 三菱瓦斯化学株式会社 | 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法 |
Non-Patent Citations (1)
Title |
---|
See also references of EP3897083A4 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022209851A1 (ja) * | 2021-03-29 | 2022-10-06 | Mgcエレクトロテクノ株式会社 | 基板及び配線基板の製造方法 |
KR20240110820A (ko) | 2021-12-06 | 2024-07-16 | 엠지씨 에레쿠토로테쿠노 가부시키가이샤 | 지지체 부착 배선기판, 지지체 부착 배선기판의 제조방법 및 전자부품 실장기판의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
EP3897083A1 (en) | 2021-10-20 |
KR20210100593A (ko) | 2021-08-17 |
CN113196892A (zh) | 2021-07-30 |
TWI801684B (zh) | 2023-05-11 |
EP3897083A4 (en) | 2022-01-26 |
JPWO2020121652A1 (ja) | 2021-10-21 |
US11990349B2 (en) | 2024-05-21 |
US20220020602A1 (en) | 2022-01-20 |
TW202038345A (zh) | 2020-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4273895B2 (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
JP7172597B2 (ja) | 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法 | |
WO2020121651A1 (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
US10727081B2 (en) | Method for manufacturing package substrate for mounting a semiconductor device, and method for manufacturing semiconductor device mounting substrate | |
JP2018168262A (ja) | 樹脂組成物 | |
WO2020121652A1 (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
JP7145403B2 (ja) | 支持体及びそれを用いた半導体素子実装基板の製造方法 | |
JP2014120687A (ja) | 積層板、多層積層板、プリント配線板、多層プリント配線板及び積層板の製造方法 | |
JP7583362B2 (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
CN113243146B (zh) | 半导体元件搭载用封装基板的制造方法 | |
WO2022209851A1 (ja) | 基板及び配線基板の製造方法 | |
WO2023106208A1 (ja) | 支持体付き配線基板、支持体付き配線基板の製造方法、及び、電子部品実装基板の製造方法 | |
WO2023054516A1 (ja) | 半導体素子搭載用パッケージ基板の製造方法及び支持基板付積層体 | |
WO2023054517A1 (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
JP2023100866A (ja) | 配線板及び半導体装置 | |
CN118020150A (zh) | 半导体元件搭载用封装基板的制造方法 | |
JP2015214085A (ja) | 積層体、積層板、及び多層プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19896496 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2020559777 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 2019896496 Country of ref document: EP Effective date: 20210714 |