JP5413693B2 - 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法 - Google Patents

回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法 Download PDF

Info

Publication number
JP5413693B2
JP5413693B2 JP2012023026A JP2012023026A JP5413693B2 JP 5413693 B2 JP5413693 B2 JP 5413693B2 JP 2012023026 A JP2012023026 A JP 2012023026A JP 2012023026 A JP2012023026 A JP 2012023026A JP 5413693 B2 JP5413693 B2 JP 5413693B2
Authority
JP
Japan
Prior art keywords
copper foil
copper
clad laminate
insulating resin
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012023026A
Other languages
English (en)
Other versions
JP2012099857A (ja
Inventor
健久 櫻井
良明 坪松
匡史 田村
裕 川上
学 杉林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Priority to JP2012023026A priority Critical patent/JP5413693B2/ja
Publication of JP2012099857A publication Critical patent/JP2012099857A/ja
Application granted granted Critical
Publication of JP5413693B2 publication Critical patent/JP5413693B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法に関するものである。
近年、電子機器の小型化、軽量化、多機能化が一段と進み、これに伴ない、配線の高集積化と小型化が急速に進み、配線の微細化が進んでいる。また、半導体パッケージ用基板には、セラミック基板が用いられていたが、近年では、価格と加工の容易さから、有機樹脂基板を用いるようになり、配線板の技術が多く取り入れられている。このような半導体パッケージ用基板を用いた半導体パッケージでは、半導体の集積度が向上するに従い、入力端子数が増加している。従って、多くの出力端子数を有する半導体パッケージが必要になった。
一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するアレイタイプがある。前者は、QFP(Quad Flat Package)が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、0.5mmピッチ以下の領域では、配線板との接続に高度な技術が必要となる。後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。従来、アレイタイプは接続ピンを有するPGA(Pin Grid Array)が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なBGA(Ball Grid Array)と称するパッケージが主流となっている。
また、電子機器の小型化に伴って、パッケージサイズの更なる小型化の要求が強くなっている。この小型化に対応するものとして、半導体チップとほぼ同等のサイズの、いわゆるチップサイズパッケージ(CSP;Chip Size/Scale Package)が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂をポッティング封止するもの(非特許文献1)や仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング後、仮基板上でトランスファーモールドしたもの(非特許文献2)等がある。
一方、微細配線の形成においても、エッチングにより配線を形成するサブトラクティブ法で歩留り良く形成できる配線は、導体幅(L)/導体間隙(S)=50μm/50μm程度である。更に微細な導体幅/導体間隙=35μm/35μm程度の配線になると、例として、特許文献1にあるように、基材表面に比較的薄いめっき層を形成しておき、その上にめっきレジストを形成して、電気めっきで導体を必要な厚さに形成し、その後、レジスト剥離後、該薄いめっき層をソフトエッチングで除去するというセミアディティブ法が注目されている。また、薄いめっき層の代わりに加熱・加圧プレス法で形成されるキャリア付ピーラブル銅箔を形成後、キャリアを除去して薄い銅箔層を形成する方法も検討されている。更に微細な導体幅/導体間隙=25μm/25μm未満の配線になると、銅箔や粗化めっきや化学粗化の粗化形状が1〜3μm程度あるため、その粗化層をエッチングするために過剰にエッチングする必要性があり配線が細くなったり、配線幅のバラツキが大きくなったりするという理由で、スパッタリング法を用いた薄膜を用いて、その上にめっきレジストを形成して、電気めっきで導体を必要な厚さに形成し、その後、レジスト剥離後、スパッタ薄膜層をソフトエッチングで除去するセミアディティブ法で配線形成を行っている。
通常の半導体素子搭載用パッケージ基板の層構成は偶数層(2層、4層、6層、・・・)の仕上がりとなっている。これは、コア層と呼ばれる中心層(偶数層)をまず作製し、その両面に層を逐次形成していくプロセスが主流なためである。従って、本来奇数層分で納まる配線構造であっても最低1層分を加えて偶数層にする必要があった。(図6)
必要最低限の層数を有する基板を作製する方法の1つに、ある程度の厚さを有する金属板上に第1の回路形成を施し、絶縁樹脂により絶縁層を形成し、絶縁層上に第2の回路を形成し、かつ第1と第2の回路を接続させる非貫通孔を形成後、該金属板を化学的エッチング法により除去して回路基板を得る方法がある。しかしこの場合、配線形成は金属板の片側に限られてしまうため(図7)、生産効率はよくないという問題があった。更に金属板の片側に層数を積み重ねていくため、金属板と積層する層との熱膨張係数の違いから、製造工程中に基板全体に反りが発生し、微細配線形成精度が著しく低下するという問題があった。
一方、金属板の代わりに、例えば、特許文献2にあるように、離脱が可能な両面銅箔の付いた基板を支持基板として使うことが可能となれば、両面同時に回路パターンが形成できるため、生産性は金属板を支持層に使った場合の2倍となる。更に表裏に積層していくため、製造中の反りに関して基板全体のバランスが良く、安定して微細配線を形成することができる。
このような支持基板層からの絶縁樹脂層の離脱を伴なう基板の製造においては、離脱時の、例えば剥がし作業などの機械的応力、または化学エッチングによる金属層の溶解離脱などの化学的応力による絶縁樹脂層への負荷を最小限に留める必要がある。また、離脱後の銅箔への配線形成のためには、離脱前までの製造工程において、製造薬液汚染、有機物汚染及び加熱による合金層の形成などの離脱界面の表面変性がないことが求められる。
NIKKEI MATERIALS & TECHNOLOGY) 94.4、No.140、p18−19 Smallest Flip−Chip−Like Package CSP;The Second VLSI Packaging Workshop of Japan、p46−50、1994
特開平11−186716号公報 特開2005−101137号公報
本発明は、配線密度に優れ、基板の薄型化が可能な低コストで接続信頼性の高い半導体素子搭載用パッケージ基板の製造方法これを作製する工程において必要となる回路形成用支持基板を提供することを目的とする。
本発明は、絶縁樹脂層が、銅張積層板の両面の銅箔に該銅張積層板及び銅張積層板の銅箔より一回り小さいサイズの銅箔(内層)を介して接着された回路形成用支持基板であって、前記銅張積層板及び銅張積層板の銅箔より一回り小さいサイズの銅箔(内層)が、前記銅張積層板の両面の銅箔上に直接配置され、前記絶縁樹脂層の内層側前記銅張積層板の銅箔と、前記銅張積層板及び銅張積層板の銅箔より一回り小さいサイズの銅箔(内層)の4辺端で接着され、前記絶縁樹脂層の外層側に、銅箔(外層)が配置される回路形成用支持基板に関する。
また、本発明は、以下のa〜hの工程により製造される半導体素子搭載用パッケージ基板の製造方法に関する。
a.銅張積層板と、該銅張積層板の両面の銅箔上に直接配置され、前記該銅張積層板及び銅張積層板の銅箔より一回り小さいサイズの銅箔(内層)と、該銅箔より大きなサイズとなる絶縁樹脂層と、該絶縁樹枝側(外層)に配置される銅箔と、を有する回路形成用支持基板を形成する工程、
b.絶縁樹脂側(外層)に配置される銅箔から銅箔側(内層)に向かって接続用の非貫通孔を形成する工程、
c.絶縁樹脂側(外層)に配置される銅箔と銅箔(内層)を結ぶ非貫通孔部分を電解銅めっき又は無電解めっきにより接続させる工程、
d.絶縁樹脂側(外層)に配置される銅箔をサブトラクティブ工法またはセミアディティブ工法にて配線形成し、第1の配線導体を形成する工程、
e.第1の配線導体表面に絶縁樹脂との密着力を得るための粗化処理をする工程、
f.絶縁樹脂を、工程eで粗化処理を施した第1の配線導体と接するように配置し、前記絶縁樹脂側(外層)にさらに銅箔を配置し、加熱加圧して積層する工程、
g.銅箔(内層)の大きさより一回り小さいサイズで裁断し、支持体である銅張積層板から絶縁樹脂層を離脱させる工程、
h.裁断により、支持体から分離されることで露出する銅箔層をサブトラクティブ工法またはセミアディティブ工法にて配線形成する工程。
本発明の回路形成用支持基板を用いることによって、配線密度に優れた半導体素子搭載用パッケージ基板及び半導体パッケージを効率よく製造することが出来る。
本発明の半導体素子搭載用パッケージ基板の製造方法は、必要最低限の層数で配線収納が可能なことから、層数を低減させ、総板厚が従来よりも薄い半導体素子搭載用パッケージ基板の作製を可能にする。
また、本発明における回路形成用支持基板の銅張積層板は、通常のガラスクロスに熱硬化性樹脂を含浸させた基材、フィルム材、あるいは金属板の両面に接着剤を配置した基材などの両面に、銅箔を加熱加圧接着した銅張積層板とすることで、支持基板の両面へ絶縁樹脂層を形成することができ、両面同時に配線形成を実施できる。
絶縁樹脂層と同等の熱膨張係数を有する基材または絶縁樹脂層と同一材料を銅張積層板の材料として選択し、それを支持基板とすることで、製造中における加熱及び冷却時の支持基板と絶縁樹脂層間の熱挙動差が近いものとなり、アルミなどの純金属板やステンレスを用いた支持基板による半導体素子搭載用基板の製造に比べ、熱膨張差による基板への反りや歪みの発生を抑制することを可能とし、また、支持基板の除去のための化学エッチング処理も実施する必要がなくなる。
さらに、離型フィルムなどの有機離型材を支持基板として用いた半導体素子搭載用基板の製造に比べ、離型材の接着面となる銅箔表面における離型材の残渣や加熱時の変性による有機表面汚染を防ぐことができる。
銅張積層板及び絶縁樹脂層よりも一回り小さいサイズの銅箔を内層として加圧接着することで、銅箔端部は銅張積層板と絶縁樹脂の接着部に保護され、製造中の離脱界面へのめっき液やエッチング液の流入を防止し、離脱界面の銅箔表面の薬液汚染を防ぐことができる。
銅張積層板と対向するように銅箔が配置されることにより、基板製造時の加熱時(最高250℃の積層成形)においても銅箔表面の劣化や変性を防止することができる。
銅箔よりも一回り小さいサイズで裁断することにより、銅張積層板と絶縁樹脂層の接着部は除去され、求める絶縁樹脂層を離脱することが容易に可能となり、離型フィルムなどの有機離型材を支持基板として用いた半導体素子搭載用基板の製造に比べ、剥がし作業などの基板変形要因となるストレスを防ぐことができる。
本発明の回路形成用支持基板の説明図。 本発明のプロセスの説明図。 本発明のプロセスの説明図。 本発明のプロセスの説明図。 本発明のプロセスの説明図。 従来の回路形成を示す説明図。 従来の金属板を支持層とした回路形成を示す説明図。
以下、本発明の実施の一形態を詳細に記載する。まずコア基板1を作製する。コア基板1を作製する場合、図1に示すように、銅張積層板2の両側に銅張積層板よりも小さなサイズの銅箔3を配し、さらに絶縁樹脂層4としてプリプレグ4と、外層に相当する銅箔5を配置し、加熱加圧により接着積層する。
銅張積層板2と絶縁樹脂層4が銅箔3の4辺端部で接着されるように、銅箔3は構成材である銅張積層板2と絶縁樹脂層4の中心近傍へ配置することが望ましい。この時、銅箔3のサイズは、銅張積層板2のサイズより縦横方向とも15mm以上小さいことが望ましい。また、絶縁樹脂層4及び銅箔5のサイズは、銅張積層板2よりも大きいことが望ましい。さらに、銅箔3、銅張積層板2、絶縁樹脂層4及び銅箔5のサイズは、銅箔3の上に、後に半導体素子搭載用パッケージ基板となる領域がm行×n列のブロック状に複数個形成出来る程度に十分な大きさを有していることが半導体パッケージを効率よく生産出来る点で好ましい。
コア基板1の加熱加圧による接着積層後、基板端面を裁断する際は、銅箔3の端面よりも1辺当たり5mm以上外側で裁断されることが望ましい。
樹脂とのピール強度が得られるように銅箔3の粗化面が絶縁樹脂層4へ接着するように配置することが望ましい。また、銅張積層板2と絶縁樹脂層4の接着強度を得るため、銅張積層板2の銅箔表面にこぶ状の電着物層(浴にやけめっきといわれる)を形成させたり、酸化処理、還元処理、エッチングを行ったりする粗し処理を施しても良い。
支持基板として使用する基板は、通常のガラスクロスに熱硬化性樹脂を含浸させた基材、フィルム材、あるいは金属板の両面に接着剤を配置した基材などの両面に、銅箔を加熱加圧接着した銅張積層板であることが望ましい。
絶縁樹脂層4ならびに銅張積層板2に使用されるプリプレグ4は、絶縁組成物を基材に含浸又は塗工してなるものであり、基材としては各種の電気絶縁材料用積層板に用いられる周知のものが使用出来る。基材の材質例としては、Eガラス、Dガラス、Sガラス又はQガラス等の無機物繊維、ポリイミド、ポリエステル又はテトラフルオロエチレン等の有機繊維、及びそれらの混合物等が挙げられる。これらの基材は、例えば織布、不織布、ロービンク、チョップドストランドマット、サーフェシングマット等の形状を有するが、材質及び形状は、目的とする成形物の用途や性能により選択され必要により単独もしくは2種類以上の材質及び形状からの使用が可能である。基材の厚みは特に制限はないが、通常0.03〜0.5mm程度のものを使用し、シランカップリング剤等で表面処理したものや機械的に開繊処理を施したものは耐熱性や耐湿性、加工性の面から好適である。
樹脂組成物は、プリント配線板の絶縁材料として用いられる公知慣用の樹脂組成物を用いることが出来る。通常、耐熱性、耐薬品性の良好な熱硬化性樹脂がベースとして用いられ、熱硬化性樹脂としては、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂、ビニール樹脂などが例示されるが、これらに限定されるわけではない。熱硬化性樹脂は、1種類のものを単独で用いても良いし、2種類以上を混合して用いても良い。
熱硬化性樹脂の中でも、エポキシ樹脂は耐熱性、耐薬品性、電気特性に優れ、比較的安価であることから、絶縁樹脂として広く用いられており特に重要である。エポキシ樹脂としては、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、脂環式エポキシ樹脂、脂肪族鎖状エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールAノボラック型エポキシ樹脂、ビスフェノールのジグリシジルエーテル化物、ナフタレンジオールのジグリシジルエーテル化物、フェノール類のジグリシジルエーテル化物、アルコール類のジグリシジルエーテル化物、及びこれらのアルキル置換体、ハロゲン化物、水素添加物などが例示される。エポキシ樹脂は、1種類のものを単独で用いても良いし、2種類以上を混合して用いても良い。また、このエポキシ樹脂とともに用いる硬化剤はエポキシ樹脂を硬化させるものであれば、限定することなく使用でき、例えば、多官能フェノール類、多官能アルコール類、アミン類、イミダゾール化合物、酸無水物、有機リン化合物及びこれらのハロゲン化物などがある。これらのエポキシ樹脂硬化剤は、1種類のものを単独で用いても良いし、2種類以上を混合して用いても良い。
シアネート樹脂は、加熱によりトリアジン環を繰り返し単位とする硬化物を生成する樹脂であり、硬化物は誘電特性に優れているため、特に高周波特性が要求される場合などに用いられることが多い。シアネート樹脂としては、2、2−ビス(4−シアナトフェニル)プロパン、ビス(4−シアナトフェニル)エタン、2、2−ビス(3、5ジメチル−4−シアナトフェニル)メタン、2、2−(4−シアナトフェニル)―1、1、1、3、3、3−ヘキサフルオロプロパン、α、α‘−ビス(4−シアナトフェニル)―m−ジイソプロピルベンゼン、フェノールノボラック及びアルキルフェノールノボラックのシアネートエステル化物等が挙げられる。その中でも、2、2−ビス(4−シアナトフェニル)プロパンは硬化物の誘電特性と硬化性のバランスが特に良好であり、コスト的にも安価であるため好ましい。またシアネートエステル化合物は、1種類を単独で用いても良く、2種類以上を混合して用いても良い。また、ここで用いられるシアネートエステル化合物は予め一部が三量体や五量体にオリゴマー化されていても構わない。さらに、シアネート樹脂に対して硬化触媒や硬化促進剤を入れても良い。硬化触媒としては、マンガン、鉄、コバルト、ニッケル、銅、亜鉛等の金属類が用いられ、具体的には、2−エチルヘキサン酸塩、オクチル酸塩等の有機金属塩及びアセチルアセトン錯体などの有機金属錯体として用いられる。これらは、単独で使用しても良いし、2種類以上を混合して使用しても良い。硬化促進剤としてはフェノール類を使用することが好ましく、ノニルフェノール、パラクミルフェノールなどの単官能フェノールや、ビスフェノールA、ビスフェノールF、ビスフェノールSなどのニ官能フェノールあるいはフェノールノボラック、クレゾールノボラックなどの多官能フェノールなどを用いることができる。これらは、単独で使用しても良いし、2種類以上を混合して使用しても良い。
絶縁材料として用いられる樹脂組成物には、誘電特性、耐衝撃性、フィルム加工性などを考慮して、熱可塑性樹脂がブレンドされてあっても良い。熱可塑性樹脂としては、フッ素樹脂、ポリフェニレンエーテル、変性ポリフェニレンエーテル、ポリフェニレンスルフィド、ポリカーボネート、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリアクリレート、ポリアミド、ポリアミドイミド、ポリブタジエンなどが例示されるが、これらに限定されるわけではない。熱可塑性樹脂は、1種類のものを単独で用いても良いし、2種類以上を混合して用いても良い。
熱可塑性樹脂の中でも、ポリフェニレンエーテル及び変性ポリフェニレンエーテルを配合すると、硬化物の誘電特性が向上するので有用である。ポリフェニレンエーテル及び変性ポリフェニレンエーテルとしては、例えば、ポリ(2、6−ジメチルー1、4−フェニレン)エーテル、ポリ(2、6−ジメチルー1、4−フェニレン)エーテルとポリスチレンのアロイ化ポリマー、ポリ(2、6ジメチル−1、4−フェニレン)エーテルとスチレンーブタジエンコポリマーのアロイ化ポリマー、ポリ(2、6−ジメチルー1、4−フェニレン)エーテルとスチレン−無水マレイン酸コポリマーのアロイ化ポリマー、ポリ(3、6−ジメチルー1、4−フェニレン)エーテルとポリアミドのアロイ化ポリマー、ポリ(2、6−ジメチルー1、4−フェニレン)エーテルとスチレン−ブタジエン−アクリロニトリルコポリマーのアロイ化ポリマーなどが挙げられる。また、ポリフェニレンレンエーテルに反応性、重合性を付与するために、ポリマー鎖末端にアミン基、エポキシ基、カルボキシル基、スチリル基などの官能基を導入したり、ポリマー鎖側鎖にアミン基、エポキシ基、カルボキシル基、スチリル基、メタクリル基などの官能基を導入してもよい。
熱可塑性樹脂の中でも、ポリアミドイミド樹脂は、耐熱性、耐湿性に優れることに加え、金属に対する接着剤が良好であるので有用である。ポリアミドイミドの原料のうち、酸成分としては、無水トリメリット酸、無水トリメリット酸モノクロライド、アミン成分としては、メタフェニレンジアミン、パラフェニレンジアミン、4、4‘−ジアミノジフェニルエーテル、4、4’−ジアミノジフェニルメタン、ビス[4−(アミノフェノキシ)フェニル]スルホン、2、2‘−ビス[4−(4−アミノフェノキシ)フェニル]プロパンなどが例示されるが、これに限定されるわけではない。乾燥性を向上させるためにシロキサン変性としても良く、この場合、アミノ成分にシロキサンジアミンが用いることができる。フィルム加工性を考慮すると、分子量は5万以上のものを用いるのが好ましい。
絶縁材料として用いられる樹脂組成物には、無機フィラーが混合されてあっても良い。無機フィラーとしては、アルミナ、水酸化アルミニウム、水酸化マグネシウム、クレー、タルク、三酸化アンチモン、五酸化アンチモン、酸化亜鉛、溶融シリカ、ガラス粉、石英粉、シラスバルーンなどが挙げられる。これら無機フィラーは単独で使用しても良いし、2種類以上を混合して使用してもよい。
絶縁材料として用いられる樹脂組成物は、有機溶媒を含有しても良い。有機溶媒としては、ベンゼン、トルエン、キシレン、トリメチルベンゼンのような芳香族炭化水素系溶媒;アセトン、メチルエチルケトン、メチルイソブチルケトンのようなケトン系溶媒;テトラヒドロフランのようなエーテル系溶媒;イソプロパノール、ブタノールのようなアルコール系溶媒;2−メトキシエタノール、2−ブトキシエタノールのようなエーテルアルコール溶媒;N−メチルピロリドン、N、N−ジメチルホルムアミド、N、N−ジメチルアセトアミドのようなアミド系溶媒などを、適宜併用してもよい。プリプレグを作製する場合におけるワニス中の溶媒量は40〜80質量%の範囲とすることが好ましく、また、ワニスの粘度は20〜100cPの範囲が望ましい。
絶縁材料として用いられる樹脂組成物は難燃剤を含有しても良い。難燃剤としては、デカブロモジフェニルエーテル、テトラブロモビスフェノールA、テトラブロモ無水フタル酸、トリブロモフェノールなどの臭素化合物、トリフェニルフォスフェート、トリキシレルフォスフェート、クレジルジフェニルフォスフェートなどのリン化合物、水酸化マグネシウム、水酸化アルミニウムなどの金属水酸化物、赤リン及びその変性物、三酸化アンチモン、五酸化アンチモンなどのアンチモン化合物、メラミン、シアヌール酸、シアヌール酸メラミンなどのトリアジン化合物など公知慣用の難燃剤を用いることができる。
絶縁材料として用いられる樹脂組成物に対して、さらに必要に応じて硬化剤、硬化促進剤、熱可塑性粒子、着色剤、紫外線不透過剤、酸化防止剤、還元剤などの各種添加剤や充填剤を加えて調製する。
通常、該基材に対する樹脂組成物の付着量が、乾燥後のプリプレグの樹脂含有率で20〜90%となるように基材に含浸又は解塗工した後、通常100〜200℃の温度で1〜30分加熱乾燥し、半硬化状態(Bステージ状態)のプリプレグを得る。このプリプレグを通常1〜20枚重ね、その両面に銅箔を配置した構成で加熱加圧する。成形条件としては通常の銅張積層板の手法が適用できる。例えば多段プレス、多段真空プレス、連続成形、オートクレーブ成形機等を使用し、通常、温度100〜250℃、圧力0.2〜10MPa、加熱時間0.1〜5時間の範囲で成形したり、真空ラミネート装置などを用いてラミネート条件50〜200℃、0.1〜10MPaの条件で真空或いは大気圧の条件で行う。絶縁層となるプリプレグ層の厚みは用途によって異なるが、通常0.02〜5mmの厚みのものが良い。
銅張積層板2に適用する基材は、絶縁樹脂層4に使用する材料と熱膨張係数が同等であること、若しくは同一材料であることが熱寸法挙動の安定性の面から望ましい。
本発明で用いる銅箔3は、JISB0601に示す10点の平均粗さ(Rz)が2.0μm以上で、且つ5.0μm以下のものを用いるのが好適である。銅箔の製造条件は、硫酸銅浴の場合、硫酸50〜100g/L、銅30〜100g/L、液温20〜80℃、電流密度0.5〜100A/dmの条件、ピロリン酸銅浴の場合、ピロリン酸カリウム100〜700g/L、銅10〜50g/L、液温30〜60℃、pH8〜12、電流密度0.5〜10A/dmの条件が一般的によく用いられ、銅の物性や平滑性を考慮して各種添加剤をいれる場合もある。
好ましくは、本発明で用いる銅箔5としては銅箔の厚みが1μm以上で、なおかつ銅箔表面粗さがRzで両面とも2.0μm以下のピーラブルタイプのものを用いる。ここでピーラブルタイプの銅箔とは、キャリアを有する銅箔であり、キャリアが引き剥がし可能な銅箔である。例えば、ピーラブルタイプの極薄銅箔の場合、厚み10〜50μmのキャリア箔上に剥離層となる金属酸化膜或いは有機物層を形成し、その上に硫酸銅浴であれば硫酸50〜100g/L、銅30〜100g/L、液温20〜80℃、電流密度0.5〜100A/dmの条件、ピロリン酸銅浴の場合、ピロリン酸カリウム100〜700g/L、銅10〜50g/L、液温30〜60℃、pH8〜12、電流密度0.5〜10A/dmの条件で厚み0.1〜3.0μmの銅箔を形成し、製造される。穴明け性を考慮してキャリア箔は銅、ニッケル、錫、亜鉛、クロム、モリブデン、コバルトのいずれか若しくはそれらの合金が良い。
銅箔の樹脂接着面に行う防錆処理は、ニッケル、錫、亜鉛、クロム、モリブデン、コバルトのいずれか、若しくはそれらの合金を用いて行うことができる。これらはスパッタや電気めっき、無電解めっきにより銅箔上に薄膜形成を行うものであるが、コストの面から電気めっきが好ましい。具体的にはめっき層にニッケル、錫、亜鉛、クロム、モリブデン、コバルトのうち一種類以上の金属塩を含むめっき層を用いてめっきを行う。金属イオンの析出を容易にするためにクエン酸塩、酒石酸塩、スルファミン酸等の錯化剤を必要量添加することが出来る。めっき液は通常酸性領域で行い、室温〜80℃の温度で行う。めっきは通常電流密度0.1〜10A/dm、通常時間1〜60秒、好ましくは1〜30秒の範囲から適宜選定する。防錆処理金属の量は、金属の種類によって異なるが、合計で10〜2000μg/dmが好適である。防錆処理が厚すぎるとエッチング阻害と電気特性の低下を引き起こし、薄すぎると樹脂とのピール強度低下の要因となりうる。
さらに防錆処理上にクロメート処理層が形成されていると樹脂とのピール強度低下を抑制できるため有用である。具体的には六価クロムイオンを含む水溶液を用いて行われる。クロメ−ト処理は単純な浸漬処理でも可能であるが、好ましくは陰極処理で行う。重クロム酸ナトリウム0.1〜50g/L、pH1〜13、浴温0〜60℃、電流密度0.1〜5A/dm、電流時間0.1〜100秒の条件で行うのが良い。重クロム酸ナトリウムの代わりにクロム酸或いは重クロム酸カリウムを用いて行うことも出来る。
本発明においては、防錆処理上にさらにカップリング剤が吸着していることが好ましい。シランカップリング剤としては例えば、3−グリシドキシプロピルトリメトキシシラン、2−(3、4−エポキシシクロヘキシル)エチルトリメトキシシラン等のエポキシ官能性シラン、3−アミノプロピルトリメトキシシラン、N−2−(アミノエチル)3−アミノプロピルトリメトキシシラン、N−2−(アミノエチル)3−アミノプロピルメチルジメトキシシラン等のアミン官能性シラン、ビニルトリメトキシシラン、ビニルフェニルトリメトキシシラン、ビニルトリス(2−メトキシエトキシ)シラン等のオレフィン官能性シラン、3−アリトキシプロピルトリメトキシシラン等のアクリル官能性シラン、3−メタクリロキシプロピルトリメトキシシラン等のメタクリル官能性シラン、3−メルカプトプロピルトリメトキシシラン等のメルカプト官能性シランなどが用いられる、これらは単独で用いても良いし、複数を混合して用いても良い。これらのカップリング剤は、水などの溶媒の0.1〜15g/Lの濃度で溶解させて室温〜50℃の温度で金属箔に塗布したり、電着させたりして吸着させる。これらのシランカップリング剤は銅箔表面の防錆金属の水酸基と縮合結合することで皮膜を形成する。シランカップリング処理後は加熱、紫外線照射等によって安定的結合を形成する。加熱であれば100〜200℃の温度で2〜60秒乾燥させる。紫外線照射であれば200〜400nm、200〜2500mJ/dmの範囲で行う。
樹脂組成物とシランカップリング剤の組み合わせは、加熱により樹脂組成物中の官能基とシランカップリング剤の官能基が化学反応するように選択することが好ましい。例えば、樹脂組成物中にエポキシ基が含まれる場合、シランカップリング剤としてアミノ官能性シランを選択すると効果がより顕奢に発現される。これは、熱によりエポキシ基とアミノ基が容易に強固な化学結合を形成し、この結合が熱や水分に対して極めて安定であることに起因する。このように化学結合を形成する組み合わせとして、エポキシ基−アミノ基、エポキシ基−エポキシ基、エポキシ基−メルカプト基、エポキシ基−水酸基、エポキシ基−カルボキシル基、エポキシ基−シアナト基、アミノ基−水酸基、アミノ基−カルボキシル基、アミノ基−シアナト基などが例示される。
樹脂組成物中に常温で液状のエポキシ樹脂を含む場合、溶融時の粘度が大幅に低下するため、接着界面における濡れ性が向上し、エポキシ樹脂とカップリング剤の化学反応が起こりやすくなり、その結果、強固なピール強度が得られる。具体的にはエポキシ当量200程度のビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック型エポキシ樹脂が好ましい。
樹脂組成物に硬化剤を含む場合、硬化剤としては、特に加熱硬化型潜在性硬化剤を用いることが好ましい。すなわち、熱硬化性樹脂中の官能基とシランカップリング剤の官能基が化学反応する場合は、熱硬化性樹脂中の官能基とシランカップリング剤の官能基の反応温度が熱硬化性樹脂の硬化反応が開始される温度より低くなるように硬化剤を選択することが好ましい。これにより、熱硬化性樹脂中の官能基とシランカップリング剤の官能基の反応を優先的、選択的に行うことができるため、銅箔と樹脂組成物の密着性がより高くなる。エポキシ樹脂を含む樹脂組成物に対する熱硬化型潜在性硬化剤としては、ジシアンジアミド、ジヒドラジド化合物、イミダゾール化合物、アミン−エポキシアダクトなどの固体分散−加熱溶解型硬化剤や尿素化合物、オニウム塩類、ボロントリクロライド・アミン塩類、ブロックカルボン酸化合物などの反応性基ブロック型硬化剤が挙げられる。
以下、図2から図4に示す実施例により本発明を説明する。
両面に厚み18μmの銅箔を有する、公称厚み0.4mm、サイズ410×510mmの銅張積層板2MCL−E−679FG(日立化成工業株式会社製、商品名)の両面に、サイズが365×485mmである銅箔3EC−M3−VLP−23(古河サーキットフォイル株式会社製、商品名)を銅張積層板2の中央に均一に、且つ銅箔3の光沢面が銅張積層板2に対向するように配置し、第1の回路基板10とした。
第1の回路基板10上に、公称厚み0.04mm、サイズ420×520mmのプリプレグ4GEA−679FG(日立化成工業株式会社製、商品名)を1枚重ね、さらに銅箔5として、サイズ440×540mmで、極薄銅箔厚3μmにキャリア銅箔厚18μmが貼り合わされたピーラブル銅箔MT18SDH−3(三井金属鉱業株式会社製、商品名)を、3μmの銅箔面が上記プリプレグ4と接着するように構成し、温度175±2℃、圧力2.5±0.2MPa、保持時間60分の条件にて真空プレスを実施した。プレス後408×508mmのサイズとなるよう端部を裁断し、ガイド穴明けを施し、キャリア銅箔を剥ぐことにより第2の回路基板20とした。
第2の回路基板20に日立ビアメカニクス株式会社製ルータ加工機にてガイド穴を形成した後、温度110±10℃、圧力0.50±0.02MPaにてドライフィルムレジストNIT225(ニチゴー・モートン株式会社製、商品名)をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機にて回路パターンを焼付け、1%炭酸ナトリウム水溶液にてドライフィルムレジストを現像してエッチングレジストを形成し、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、第1の回路基板との接続をとるための非貫通孔設置場所となる部分にΦ0.07mmのコンフォーマルマスク及びレーザー加工時の位置認識パターンを形成し、第3の回路基板30とした。
第3の回路基板30の両面に炭酸ガスレーザー加工機LC−1C/21(日立ビアメカニクス株式会社製、商品名)によりビーム照射径Φ0.21mm、周波数500Hz、パルス幅10μs、照射回数5ショットの条件にて1穴ずつ加工し、第3の回路基板30上に非貫通孔を形成し、第4の回路基板40とした。
第4の回路基板40を、温度80±5℃、濃度55±10g/Lの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施し、無電解銅めっきにて0.4〜0.8μmの厚みのめっきをした後、電解銅めっきにて15〜20μmの厚みのめっきを実施し、第5aの回路基板50とした。これにより、第1の回路基板(内層)と第4の回路基板(外層)とが、非貫通孔によって電気的に接続されたことになる。
第5aの回路基板50において、第1の回路基板10における銅箔3EC−M3−VLP−23(古河サーキットフォイル株式会社製、商品名)の配置範囲内においてサイズ362×482mmとなるよう、日立ビアメカニクス株式会社製ルータ加工機にて裁断することにより銅張積層板2から分離し、得られる層間接続された絶縁樹脂基板を第6aの回路基板60とした。
第6aの回路基板60の表面の整面を実施し、温度110±10℃、圧力0.50±0.02MPaにてドライフィルムレジストNIT225(ニチゴー・モートン株式会社製、商品名)をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機にて回路パターンを焼付け、1%炭酸ナトリウム水溶液にてドライフィルムレジストを現像してエッチングレジストを形成し、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、配線パターンを形成し、第7aの回路基板70とした。
図3に示すように、第4の回路基板40はまた、温度80±5℃、濃度55±10g/Lの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施し、無電解銅めっきにて0.4〜0.8μmの厚みのめっきをした後、温度110±10℃、圧力0.50±0.02MPaにてドライフィルムレジストNIT225(ニチゴー・モートン株式会社製、商品名)をラミネートし、ネガ型マスクを張り合わせた後、平行露光機にて配線パターンを焼付け、1%炭酸ナトリウム水溶液にてドライフィルムレジストを現像してめっきレジストを形成し、硫酸銅濃度60〜80g/L、硫酸濃度150〜200g/Lの硫酸銅めっきラインにて15〜20μmほどパターン電解銅めっきを施し、アミン系のレジスト剥離液にてドライフィルムレジストを剥離除去した後、めっきが施されていない3umの銅箔部を過水硫酸系のソフトエッチング液にて除去し、第5bの回路基板55を得ることができる。
第5bの回路基板55において、第1の回路基板10における銅箔3EC−M3−VLP−23(古河サーキットフォイル株式会社製、商品名)の配置範囲内においてサイズ362×482mmとなるよう、日立ビアメカニクス株式会社製ルータ加工機にて裁断することにより銅張積層板2から分離し、得られる層間接続された絶縁樹脂板を第6bの回路基板65とした。
第6bの回路基板65において、温度110±10℃、圧力0.50±0.02MPaにてドライフィルムレジストNIT225(ニチゴー・モートン株式会社製、商品名)をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機にて第1の基板回路10の銅箔3EC−M3−VLP−23(古河サーキットフォイル株式会社製、商品名)に対してのみ配線パターンを焼付け、1%炭酸ナトリウム水溶液にてドライフィルムレジストを現像してエッチングレジストを形成し、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、配線パターンを形成し、第7bの回路基板75とした。
第7aの回路基板70及び第7bの回路基板75に対し、ソルダーレジスト形成、金めっき仕上げを行い、パッケージサイズに切断加工を施すことにより、第8aの回路基板80及び第8bの回路基板85が得られた。
第8aの回路基板80は2層構造の半導体素子搭載用パッケージ基板となるが、図4に示すように、第5aの回路基板50形成後、[0051]に示す配線を形成する工程を実施し、得られた銅パターン表面を銅表面粗化液CZ−8100(メック株式会社製、製品名)を用いて粗化する。次いで、[0046]から[0049]に示す、絶縁樹脂積層を形成し、非貫通孔を設けて、銅めっきと配線パターンを形成する工程を繰り返し行い、目的の層数の形成が完了した後、[0050]から[0051]に示す絶縁樹脂板の離脱、配線パターンの形成を施し、ソルダーレジスト形成、金めっき仕上げを行い、パッケージサイズへの切断加工を施す工程を実施することにより、3層構造、4層構造、・・・n層構造の半導体素子搭載用パッケージ基板が形成可能となる。
この第8bの回路基板85は2層構造の半導体素子搭載用パッケージ基板となるが、図5に示すように、第5bの回路基板55形成後、得られた銅パターン表面を銅表面粗化液CZ−8100(メック株式会社製、製品名)を用いて粗化する。次いで、[0045]から[0048]及び[0051]に示す、絶縁樹脂積層を形成し、非貫通孔を設けて、銅めっきと配線パターンを形成する工程を繰り返し行い、目的の層数の形成が完了した後、[0053]及び[0054]に示す絶縁樹脂板の離脱、配線パターンの形成を施し、ソルダーレジスト形成、金めっき仕上げを行い、パッケージサイズへの切断加工を施す工程を実施することにより、3層構造、4層構造、・・・n層構造の半導体素子搭載用パッケージ基板が形成可能となる。
1 支持基板(コア基板)
2 銅張積層板(支持体)
3 銅箔
4 プリプレグ(絶縁樹脂層)
5 銅箔

Claims (12)

  1. 絶縁樹脂層が、銅張積層板の両面の銅箔に該銅張積層板及び銅張積層板の銅箔より一回り小さいサイズの銅箔(内層)を介して接着された回路形成用支持基板であって、
    前記銅張積層板及び銅張積層板の銅箔より一回り小さいサイズの銅箔(内層)が、前記銅張積層板の両面の銅箔上に直接配置され、
    前記絶縁樹脂層の内層側前記銅張積層板の銅箔と、前記銅張積層板及び銅張積層板の銅箔より一回り小さいサイズの銅箔(内層)の4辺端で接着され、前記絶縁樹脂層の外層側に、銅箔(外層)が配置される回路形成用支持基板。
  2. 請求項1において、絶縁樹脂層の外層側に配置される銅箔(外層)が、キャリア箔と銅箔とを備えるピーラブルタイプの銅箔である回路形成用支持基板。
  3. 請求項2において、ピーラブルタイプの銅箔に備えられる銅箔が、厚み0.1〜3.0μmの極薄銅箔である回路形成用支持基板。
  4. 以下のa〜hの工程により製造される半導体素子搭載用パッケージ基板の製造方法。
    a.銅張積層板と、該銅張積層板の両面の銅箔上に直接配置され、前記該銅張積層板及び銅張積層板の銅箔より一回り小さいサイズの銅箔(内層)と、該銅箔より大きなサイズとなる絶縁樹脂層と、該絶縁樹脂側(外層)に配置される銅箔と、を有する回路形成用支持基板を形成する工程、
    b.絶縁樹脂側(外層)に配置される銅箔から銅箔側(内層)に向かって接続用の非貫通孔を形成する工程、
    c.絶縁樹脂側(外層)に配置される銅箔と銅箔(内層)を結ぶ非貫通孔部分を電解銅めっき又は無電解めっきにより接続させる工程、
    d.絶縁樹脂側(外層)に配置される銅箔をサブトラクティブ工法またはセミアディティブ工法にて配線形成し、第1の配線導体を形成する工程、
    e.第1の配線導体表面に絶縁樹脂との密着力を得るための粗化処理をする工程、
    f.絶縁樹脂を、工程eで粗化処理を施した第1の配線導体と接するように配置し、前記絶縁樹脂側(外層)にさらに銅箔を配置し、加熱加圧して積層する工程、
    g.銅箔(内層)の大きさより一回り小さいサイズで裁断し、支持体である銅張積層板から絶縁樹脂層を離脱させる工程、
    h.裁断により、支持体から分離されることで露出する銅箔層をサブトラクティブ工法またはセミアディティブ工法にて配線形成する工程。
  5. 請求項において、d工程後、e工程、f工程及びb工程からd工程を繰り返し行うことによって得られるビルドアップ構造を有する半導体素子搭載用パッケージ基板の製造方法。
  6. 請求項又はにおいて、工程c後、g工程を経て、絶縁樹脂側(外層)及びg工程により露出する銅箔をサブトラクティブ工法にて得られる配線を有する半導体素子搭載用パッケージ基板の製造方法。
  7. 請求項又はにおいて、工程b後、g工程を経て、絶縁樹脂側(外層)及びg工程により露出する銅箔をセミアディティブ工法にて形成してなる配線を有する半導体素子搭載用パッケージ基板の製造方法。
  8. 請求項の何れかにおいて、工程aにおける銅張積層板及び銅箔上に支持基板化する際の絶縁樹脂層が、厚さ0.03mm以上である半導体素子搭載用パッケージ基板の製造方法。
  9. 請求項の何れかにおいて、工程aにおける銅箔(内層)の厚さが7μm以上である半導体素子搭載用パッケージ基板の製造方法。
  10. 請求項の何れかにおいて、工程aにおける銅張積層板の銅箔の厚さが7μm以上である半導体素子搭載用パッケージ基板の製造方法。
  11. 請求項10の何れかにおいて、工程bにおける非貫通孔がレーザーによって形成される半導体素子搭載用パッケージ基板の製造方法。
  12. 請求項11の何れかにおいて、工程gにおける離脱が物理的な裁断にておこなわれる半導体素子搭載用パッケージ基板の製造方法。
JP2012023026A 2012-02-06 2012-02-06 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法 Active JP5413693B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012023026A JP5413693B2 (ja) 2012-02-06 2012-02-06 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012023026A JP5413693B2 (ja) 2012-02-06 2012-02-06 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008096141A Division JP5029911B2 (ja) 2008-04-02 2008-04-02 回路形成用支持基板と、半導体素子搭載用パッケージ基板及び基板の製造方法

Publications (2)

Publication Number Publication Date
JP2012099857A JP2012099857A (ja) 2012-05-24
JP5413693B2 true JP5413693B2 (ja) 2014-02-12

Family

ID=46391343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012023026A Active JP5413693B2 (ja) 2012-02-06 2012-02-06 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法

Country Status (1)

Country Link
JP (1) JP5413693B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015134953A (ja) * 2014-01-17 2015-07-27 Jx日鉱日石金属株式会社 表面処理銅箔、キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
TWI613940B (zh) * 2014-03-31 2018-02-01 Jx Nippon Mining & Metals Corp 附載體之銅箔、印刷配線板、積層體、電子機器及印刷配線板之製造方法
JP6099778B1 (ja) * 2015-01-21 2017-03-22 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板、プリント配線板の製造方法及び電子機器の製造方法。
KR101852671B1 (ko) 2015-01-21 2018-06-04 제이엑스금속주식회사 캐리어 부착 동박, 적층체, 프린트 배선판, 및, 프린트 배선판의 제조 방법
JP6522974B2 (ja) * 2015-02-07 2019-05-29 Jx金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、及び、プリント配線板の製造方法
JP6557493B2 (ja) * 2015-03-30 2019-08-07 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板、電子機器、キャリア付銅箔の製造方法及びプリント配線板の製造方法
JP6842232B2 (ja) * 2015-03-31 2021-03-17 Jx金属株式会社 キャリア付金属箔、積層体、プリント配線板、電子機器、キャリア付金属箔の製造方法及びプリント配線板の製造方法
JP6782561B2 (ja) * 2015-07-16 2020-11-11 Jx金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
WO2020121652A1 (ja) 2018-12-14 2020-06-18 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
JP3811680B2 (ja) * 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
CN101409239B (zh) * 2003-05-23 2011-10-05 富士通株式会社 布线板制造方法
JP4273895B2 (ja) * 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP2006049660A (ja) * 2004-08-06 2006-02-16 Cmk Corp プリント配線板の製造方法
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
KR100929839B1 (ko) * 2007-09-28 2009-12-04 삼성전기주식회사 기판제조방법

Also Published As

Publication number Publication date
JP2012099857A (ja) 2012-05-24

Similar Documents

Publication Publication Date Title
JP4273895B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
JP5413693B2 (ja) 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法
JP5029911B2 (ja) 回路形成用支持基板と、半導体素子搭載用パッケージ基板及び基板の製造方法
EP3480843B1 (en) Method for manufacturing package substrate for carrying semiconductor element, and method for manufacturing semiconductor element-mounted substrate
US12119277B2 (en) Method for producing package substrate for mounting semiconductor device
US11990349B2 (en) Method for producing package substrate for loading semiconductor device
JP7145403B2 (ja) 支持体及びそれを用いた半導体素子実装基板の製造方法
JP7583362B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
CN113243146B (zh) 半导体元件搭载用封装基板的制造方法
WO2023106208A1 (ja) 支持体付き配線基板、支持体付き配線基板の製造方法、及び、電子部品実装基板の製造方法
TW202410319A (zh) 積層體、及無芯基板之製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131030

R151 Written notification of patent or utility model registration

Ref document number: 5413693

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250