JP7183919B2

JP7183919B2 - スイッチング電源装置

Info

Publication number: JP7183919B2
Application number: JP2019068579A
Authority: JP
Inventors: 良祐牛窪
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2019-03-29
Filing date: 2019-03-29
Publication date: 2022-12-06
Anticipated expiration: 2039-03-29
Also published as: JP2020167881A

Description

本発明は、双方向に電力を伝送するスイッチング電源装置に関する。

近年、２次電池の活用に注目が集まっている。２次電池の活用には充電と放電の双方向の直流電力の制御技術、変換技術が求められる。この電力変換の重要なプラットフォームとして、小型、低コスト、高効率な双方向ＤＣ／ＤＣコンバータ（スイッチング電源装置）が注目されている（例えば、非特許文献１、特許文献１参照）。

IEEE TRANSACTIONS ON POWER ELECTRONICS,VOL.28,NO.4,APRIL 2013

特開２０１４－１８３６３４号公報

ところで、上述のスイッチング電源装置では、更なる小型化、低コスト化および高効率化が求められている。

従って、更なる小型化、低コスト化および高効率化を図ることの可能なスイッチング電源装置を提供することが望ましい。

本発明の一実施の形態としてのスイッチング電源装置は、複数の一次側コイルおよび１または複数の二次側コイルを有するトランスと、複数の一次側コイルに直列接続され、複数の一次側コイルの直列接続と分離を制御する１または複数のスイッチ素子とを備えている。このスイッチング電源装置は、さらに、複数の一次側コイルにおいて、１または複数のスイッチ素子がオフすることによって分離されるコイル部ごとに設けられた複数の一次側ブリッジ回路と、１または複数の二次側コイルに接続された二次側ブリッジ回路と、１または複数のスイッチ素子、複数の一次側ブリッジ回路および二次側ブリッジ回路のスイッチングを制御することにより、双方向の電力変換を可能にする制御回路とを備えている。

本発明の一実施の形態としてのスイッチング電源装置によれば、複数の一次側コイルの直列接続を制御する１または複数のスイッチ素子を設けることにより、１次側ブリッジ回路（整流回路として動作時）の並列化、ならびに１次側ブリッジ回路およびその後段に接続される回路に印加される電圧を下げることができる。その結果、更なる小型化、低コスト化および高効率化を図ることができる。

本発明の一実施の形態に係るＤＣ－ＤＣコンバータの回路構成例を表す図である。図１のＤＣ－ＤＣコンバータの充電動作における波形図である。図１のＤＣ－ＤＣコンバータの充電動作の一例を表す図である。図３に続く動作の一例を表す図である。図４に続く動作の一例を表す図である。図１のＤＣ－ＤＣコンバータの放電動作における波形図である。図６に続く動作の一例を表す図である。図７に続く動作の一例を表す図である。図８に続く動作の一例を表す図である。図１のＤＣ－ＤＣコンバータの回路構成の一変形例を表す図である。図１のＤＣ－ＤＣコンバータの回路構成の一変形例を表す図である。図１のＤＣ－ＤＣコンバータの回路構成の一変形例を表す図である。図１のＤＣ－ＤＣコンバータの回路構成の一変形例を表す図である。図１のＤＣ－ＤＣコンバータの回路構成の一変形例を表す図である。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。以下の説明は本発明の一具体例であって、本発明は以下の態様に限定されるものではない。

＜１．実施の形態＞
［構成］
図１は、本発明の一実施の形態に係るＤＣ－ＤＣコンバータ１の回路図を表したものである。ＤＣ－ＤＣコンバータ１は、３つのインダクタＬ１，Ｌ２，Ｌ３と、２つのキャパシタＣ９，Ｃ１０を備えており、これら３つのインダクタＬ１，Ｌ２，Ｌ３および２つのキャパシタＣ９，Ｃ１０による共振を利用したＣＬＬＣ方式のＤＣ－ＤＣコンバータである。ＤＣ－ＤＣコンバータ１は、トランス１０と、スイッチ素子ＳＷとを備えている。

トランス１０は、２つの一次側コイルＮＰ１，ＮＰ２と、１つの二次側コイルＮＳと、磁心ＣＲとを有している。２つの一次側コイルＮＰ１，ＮＰ２および１つの二次側コイルＮＳは、磁心ＣＲに巻かれている。一次側コイルＮＰ１，ＮＰ２および二次側コイルＮＳは、それぞれ、単一のコイルで構成されていてもよいし、直列接続された複数のコイルで構成されていてもよい。一次側コイルＮＰ１の巻き数をｎ１とし、一次側コイルＮＰ２の巻き数をｎ２とし、二次側コイルＮＳの巻き数をｎ３とすると、後述のスイッチＳＷがオンしている場合には、トランス１０の巻き数比は、（ｎ１＋ｎ２）：ｎ３となっている。スイッチＳＷがオフしている場合には、トランス１０の巻き数比は、（ｎ１またはｎ２）：ｎ３となっている。

スイッチ素子ＳＷは、２つの一次側コイルＮＰ１，ＮＰ２に直列接続され、２つの一次側コイルＮＰ１，ＮＰ２の直列接続と分離を制御する。スイッチ素子ＳＷは、一次側コイルＮＰ１と一次側コイルＮＰ２との間に挿入されている。

ＤＣ－ＤＣコンバータ１は、さらに、２つの一次側ブリッジ回路２０，３０を備えている。２つの一次側ブリッジ回路２０，３０は、２つの一次側コイルＮＰ１，ＮＰ２において、スイッチ素子ＳＷがオフすることによって分離されるコイル部（ここでは、一次側コイルＮＰ１，ＮＰ２）ごとに設けられている。

一次側ブリッジ回路２０および一次側ブリッジ回路３０は、それぞれ、４つのスイッチ素子を含むフルブリッジ回路となっている。一次側ブリッジ回路２０は、４つのスイッチ素子のうちの２つのスイッチ素子（第１スイッチ素子）に相当する２つのスイッチ素子Ｑ１，Ｑ２と、４つのスイッチ素子のうち、スイッチ素子Ｑ１，Ｑ２とは異なる２つのスイッチ素子（第２スイッチ素子）に相当する２つのダイオードＤ１，Ｄ２とを有している。一次側ブリッジ回路３０は、４つのスイッチ素子のうちの２つのスイッチ素子（第１スイッチ素子）に相当する２つのスイッチ素子Ｑ３，Ｑ４と、４つのスイッチ素子のうち、スイッチ素子Ｑ３，Ｑ４とは異なる２つのスイッチ素子（第２スイッチ素子）に相当する２つのダイオードＤ３，Ｄ４とを有している。

スイッチ素子Ｑ１，Ｑ２，Ｑ３，Ｑ４は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチ素子で構成されている。スイッチ素子Ｑ１，Ｑ２，Ｑ３，Ｑ４は、後述の端子Ｉ０１に対して逆バイアスになるように並列接続されたボディダイオードを含んで構成されている。一次側ブリッジ回路２０および一次側ブリッジ回路３０は、各スイッチ素子Ｑ１，Ｑ２，Ｑ３，Ｑ４に並列接続されたコンデンサＣ１，Ｃ２，Ｃ３，Ｃ４と、ダイオードＤ，Ｄ２，Ｄ３，Ｄ４に並列接続されたコンデンサＣ５，Ｃ６，Ｃ７，Ｃ８とを有している。

２つのスイッチ素子Ｑ１，Ｑ２は、互いに直列に接続されており、スイッチ素子Ｑ１と、スイッチ素子Ｑ２との接続点Ｐ１と、一次側コイルＮＰ１の一端とが、キャパシタＣ９およびインダクタＬ１を介して接続されている。つまり、スイッチ素子Ｑ１とスイッチ素子Ｑ２との接続点Ｐ１と、一次側コイルＮＰ１の一端との間に、キャパシタＣ９およびインダクタＬ１が設けられている。２つのダイオードＤ１，Ｄ２は、互いに直列に接続されており、ダイオードＤ１と、ダイオードＤ２との接続点Ｐ２と、一次側コイルＮＰ１の他端とが接続されている。

２つのスイッチ素子Ｑ３，Ｑ４は、互いに直列に接続されており、スイッチ素子Ｑ３と、スイッチ素子Ｑ４との接続点Ｐ３と、一次側コイルＮＰ２の一端とが、キャパシタＣ１０およびインダクタＬ２を介して接続されている。つまり、スイッチ素子Ｑ３とスイッチ素子Ｑ４との接続点Ｐ３と、一次側コイルＮＰ２の一端との間に、キャパシタＣ１０およびインダクタＬ２が設けられている。２つのダイオードＤ３，Ｄ４は、互いに直列に接続されており、ダイオードＤ３と、ダイオードＤ４との接続点Ｐ４と、一次側コイルＮＰ２の他端とが接続されている。一次側コイルＮＰ１の他端と、一次側コイルＮＰ２の他端との間に、スイッチ素子ＳＷが設けられている。

ＤＣ－ＤＣコンバータ１は、さらに、一次側に、端子ＩＯ１およびグラウンド端子ＧＮＤを備えている。ＤＣ－ＤＣコンバータ１は、さらに、端子ＩＯ１とグラウンド端子ＧＮＤとの間にキャパシタＣ１１を備えている。

ＤＣ－ＤＣコンバータ１は、さらに、二次側ブリッジ回路４０を備えている。二次側ブリッジ回路４０は、４つの整流素子を含むフルブリッジ回路となっている。二次側ブリッジ回路４０は、４つの整流素子に相当する４つのスイッチ素子Ｑ５，Ｑ６，Ｑ７，Ｑ８を有している。

スイッチ素子Ｑ５，Ｑ６，Ｑ７，Ｑ８は、ＭＯＳＦＥＴ等のスイッチ素子で構成されている。スイッチ素Ｑ５，Ｑ６，Ｑ７，Ｑ８は、後述の端子Ｉ０２に対して逆バイアスになるように並列接続されたボディダイオードを含んで構成されている。二次側ブリッジ回路４０は、各スイッチ素子Ｑ５，Ｑ６，Ｑ７，Ｑ８に並列接続されたコンデンサＣ１３，Ｃ１４，Ｃ１５，Ｃ１６を有している。

２つのスイッチ素子Ｑ５，Ｑ６は、互いに直列に接続されており、スイッチ素子Ｑ５と、スイッチ素子Ｑ６との接続点Ｐ５と、二次側コイルＮＳの一端とが、キャパシタＣ１２およびインダクタＬ３を介して接続されている。つまり、スイッチ素子Ｑ５とスイッチ素子Ｑ６との接続点Ｐ５と、二次側コイルＮＳの一端との間に、キャパシタＣ１２およびインダクタＬ３が設けられている。２つのスイッチ素子Ｑ７，Ｑ８は、互いに直列に接続されており、スイッチ素子Ｑ７と、スイッチ素子Ｑ８との接続点Ｐ６と、二次側コイルＮＳの他端とが接続されている。

ＤＣ－ＤＣコンバータ１は、さらに、二次側に、端子ＩＯ２およびグラウンド端子ＧＮＤを備えている。ＤＣ－ＤＣコンバータ１は、さらに、端子ＩＯ２とグラウンド端子ＧＮＤとの間にキャパシタＣ１７を備えてている。

ＤＣ－ＤＣコンバータ１は、さらに、制御回路５０を備えている。制御回路５０は、ＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）を用いて構成され、スイッチ素子ＳＷ、２つの一次側ブリッジ回路２０，３０および１つの二次側ブリッジ回路４０のスイッチングを制御することにより、双方向の電力変換を可能にする。制御回路５０は、一次側から二次側に電力変換を行う際に、一次側ブリッジ回路２０，３０のレグを構成する各スイッチ素子Ｑ１～Ｑ４に対して相互間にデッドタイムを設けた状態で、可変周波数かつ一定のデューティー比の信号を生成し、出力する。駆動周波数は出力電圧をフィードバックし、デジタル演算することで得られた周波数とする。制御回路５０は、一次側ブリッジ回路２０，３０を対角動作させるため、スイッチ素子Ｑ１，Ｑ４には同じ信号を入力し、スイッチ素子Ｑ２，Ｑ３には同じ信号を入力する。制御回路５０は、二次側ブリッジ回路４０のレグを構成する各スイッチ素子Ｑ５～Ｑ８については、各スイッチ素子Ｑ１～Ｑ４に対してそれぞれ僅かに位相を遅らせた信号を用いて同期整流を行う。制御回路５０は、さらに、二次側から一次側に電力変換を行う際に、二次側ブリッジ回路４０のレグを構成する各スイッチ素子Ｑ５～Ｑ８に対して相互間にデッドタイムを設けた状態で、可変周波数かつ一定のデューティー比の信号を生成し、出力する。駆動周波数は出力電圧をフィードバックし、デジタル演算することで得られた周波数とする。制御回路５０は、二次側ブリッジ回路４０を対角動作させるため、スイッチ素子Ｑ５，Ｑ８には同じ信号を入力し、スイッチ素子Ｑ６，Ｑ７には同じ信号を入力する。このとき、制御回路５０は、スイッチ素子スイッチＱ１～Ｑ４については、スイッチ素子Ｑ５～Ｑ８に対して僅かに位相を遅らせた信号を用いて同期整流を行う。

[動作]
次に、ＤＣ－ＤＣコンバータ１の充電動作および放電動作について説明する。ＤＣ－ＤＣコンバータ１は、一次側に設けられた端子ＩＯ１およびグラウンド端子ＧＮＤから、二次側に設けられた端子ＩＯ２およびグラウンド端子ＧＮＤの方向へ電力を変換したり、二次側に設けられた端子ＩＯ２およびグラウンド端子ＧＮＤから、一次側に設けられた端子ＩＯ１およびグラウンド端子ＧＮＤの方向へ電力を変換したりすることができるようになっている。つまり、ＤＣ－ＤＣコンバータ１は、双方向性を有している。ＤＣ－ＤＣコンバータ１は、例えば、一次側に設けられた端子ＩＯ１およびグラウンド端子ＧＮＤから、二次側に設けられた端子ＩＯ２およびグラウンド端子ＧＮＤの方向へ電力を変換することにより、端子ＩＯ２およびグラウンド端子ＧＮＤに接続されたバッテリを充電する。ＤＣ－ＤＣコンバータ１は、例えば、二次側に設けられた端子ＩＯ２およびグラウンド端子ＧＮＤから、一次側に設けられた端子ＩＯ１およびグラウンド端子ＧＮＤの方向へ電力を変換することにより、端子ＩＯ２およびグラウンド端子ＧＮＤに接続されたバッテリを放電する。

次に、ＤＣ－ＤＣコンバータ１におけるバッテリの充電動作、放電動作について説明する。ＤＣ－ＤＣコンバータ１は、充電、放電時において、常に、ＣＬＬＣ共振回路を昇圧モードで動作させる。そのため、整流回路に流れる電流は、常に不連続な電流となる（つまり、ＺＣＳ（ゼロカレントスイッチング）となる）。まず、ＤＣ－ＤＣコンバータ１におけるバッテリの充電動作について詳細に説明し、その後に、ＤＣ－ＤＣコンバータ１におけるバッテリの放電動作について詳細に説明する。

（充電動作）
まず、ＤＣ－ＤＣコンバータ１におけるバッテリの充電動作について説明する。図２は、ＤＣ－ＤＣコンバータ１の充電動作における波形図である。図３、図４、図５は、ＤＣ－ＤＣコンバータ１の充電動作の一例を表したものである。制御回路５０は、充電動作時においてスイッチ素子ＳＷは常にＯＮ状態を保つように制御している。ＤＣ－ＤＣコンバータ１は、時間ｔ１において、図３に示したように、制御回路５０によってスイッチ素子Ｑ１，Ｑ４をオンして、電力を伝達する。このとき、ＤＣ－ＤＣコンバータ１は、スイッチ素子Ｑ５，Ｑ８のボディダイオードで整流を行う。

次に、ＤＣ－ＤＣコンバータ１は、時間ｔ２において、図４に示したように、制御回路５０によってスイッチ素子Ｑ５，Ｑ８をオンして、同期整流を行う。次に、ＤＣ－ＤＣコンバータ１は、時間ｔ３において、図５に示したように、制御回路５０によってスイッチ素子Ｑ１，Ｑ４，Ｑ５，Ｑ８をオフして、電力伝達を終了する。このとき、インダクタＬ１，Ｌ２およびトランス１０の励磁インダクタに蓄えられたエネルギーを使って、スイッチ素子Ｑ１，Ｑ４のドレインソース間容量（キャパシタＣ１，Ｃ４）を充電するとともに、スイッチ素子Ｑ２，Ｑ３のドレインソース間容量（キャパシタＣ２，Ｃ３）を放電する。

スイッチ素子Ｑ２，Ｑ３のドレインソース間容量（キャパシタＣ２，Ｃ３）での放電が終了すると、スイッチ素子Ｑ２，Ｑ３のドレインソース間電圧がゼロとなる。ＤＣ－ＤＣコンバータ１は、このタイミングで、スイッチ素子Ｑ２，Ｑ３をオンすることで、スイッチ素子Ｑ２，Ｑ３をＺＶＳ（ゼロボルトスイッチング）でオンすることができる。また、スイッチ素子Ｑ１，Ｑ４についても、スイッチ素子Ｑ１，Ｑ４がオフした後に、キャパシタＣ１，Ｃ４に電流が転流するため、スイッチ素子Ｑ１，Ｑ４のドレインソース間電圧がなだらかに立ち上がることになり、遷移時に電流と電圧が重なる期間が短くなる。従って、ＤＣ－ＤＣコンバータ１が、時間ｔ３において、スイッチ素子Ｑ１，Ｑ４をオフすることで、スイッチ素子Ｑ１，Ｑ４をＺＶＳ（ゼロボルトスイッチング）でオフすることができる。

（放電動作）
続いて、ＤＣ－ＤＣコンバータ１におけるバッテリの放電動作について説明する。図６は、ＤＣ－ＤＣコンバータ１の放電動作における波形図である。制御回路５０は、放電動作時においてスイッチ素子ＳＷが常にＯＦＦ状態を保つように制御している。図７、図８、図９は、ＤＣ－ＤＣコンバータ１の放電動作の一例を表したものである。ＤＣ－ＤＣコンバータ１は、時間ｔ１において、図７に示したように、制御回路５０によってスイッチ素子Ｑ５，Ｑ８をオンして、電力を伝達する。このとき、ＤＣ－ＤＣコンバータ１は、スイッチ素子Ｑ１のボディダイオード、ダイオードＤ２および一次側コイルＮＰ１で整流を行うとともに、スイッチ素子Ｑ４のボディダイオード、ダイオードＤ３および一次側コイルＮＰ２で整流を行う。

次に、ＤＣ－ＤＣコンバータ１は、時間ｔ２において、図８に示したように、制御回路５０によってスイッチ素子Ｑ１，Ｑ４をオンして、スイッチ素子Ｑ１、ダイオードＤ２および一次側コイルＮＰ１で整流を行うとともに、スイッチ素子Ｑ４、ダイオードＤ３および一次側コイルＮＰ２で整流を行う。

次に、ＤＣ－ＤＣコンバータ１は、時間ｔ３において、図９に示したように、制御回路５０によってスイッチ素子Ｑ１，Ｑ４，Ｑ５，Ｑ８をオフして、電力伝達を終了する。このとき、インダクタＬ３およびトランス１０の励磁インダクタに蓄えられたエネルギーを使って、スイッチ素子Ｑ５，Ｑ８のドレインソース間容量を充電するとともに、スイッチ素子Ｑ６，Ｑ７のドレインソース間容量を放電する。

このとき、スイッチ素子Ｑ６，Ｑ７のドレインソース間容量での放電が終了すると、スイッチ素子Ｑ６，Ｑ７のドレインソース間電圧がゼロとなる。ＤＣ－ＤＣコンバータ１は、このタイミングで、スイッチ素子Ｑ６，Ｑ７をオンすることで、スイッチ素子Ｑ６，Ｑ７をＺＶＳ（ゼロボルトスイッチング）でオンすることができる。また、スイッチ素子Ｑ５，Ｑ８についても、スイッチ素子Ｑ５，Ｑ８がオフした後に、キャパシタＣ１３，Ｃ１６に電流が転流するため、スイッチ素子Ｑ５，Ｑ８の電圧がなだらかに立ち上がることになり、遷移時に電流と電圧が重なる期間が短くなる。従って、ＤＣ－ＤＣコンバータ１が、時間ｔ３において、スイッチ素子Ｑ５，Ｑ８をオフすることで、スイッチ素子Ｑ５，Ｑ８をＺＶＳ（ゼロボルトスイッチング）でオフすることができる。

[効果]
次に、本実施の形態に係るＤＣ－ＤＣコンバータ１の効果について説明する。

本実施の形態では、２つの一次側コイルＮＰ１，ＮＰ２の直列接続と分離を制御するスイッチ素子ＳＷが設けられている。スイッチ素子ＳＷの継断により、トランス１０の巻線比を変更することができるので、例えば、二次側から一次側に電力変換を行う際に、トランス１０の巻線比を小さな値に変更することにより、一次側に発生する電圧を低く抑えることができる。その結果、大きな巻線比のトランスを設けた場合と比べて、一次側ブリッジ回路２０，３０に用いる部品の耐圧を小さくすることができる。また、二次側ブリッジ回路４０の後段に、高電圧、大電力のチョッパ回路を設ける必要がないので、そのようなチョッパ回路を設けた場合と比べて、部品点数を減らすことができ、さらに、充放電ともに効率を高くすることができる。

また、本実施の形態では、一次側ブリッジ回路２０が２つのスイッチ素子Ｑ１，Ｑ２および２つのダイオードＤ１，Ｄ２を含むフルブリッジ回路となっている。さらに、一次側ブリッジ回路３０が２つのスイッチ素子Ｑ３，Ｑ４および２つのダイオードＤ３，Ｄ４を含むフルブリッジ回路となっている。これにより、ブリッジを構成する素子に印加される電圧を下げることが出来る。また、放電時に１次側整流回路に流れる電流を低減できるため、導通損失を減らすことができる。また、ダイオードＤ１～Ｄ４に流れる電流は不連続な電流となるため、低コストのダイオードを採用することが可能となる。

また、本実施の形態では、一次側ブリッジ回路２０において、４つの整流素子のうち２つがＦＥＴで構成され、残りの２つがダイオードで構成されている。さらに、一次側ブリッジ回路３０においても、４つの整流素子のうち２つがＦＥＴで構成され、残りの２つがダイオードで構成されている。これにより、４つの整流素子全てがＦＥＴで構成されている場合と比べて、制御回路５０による制御を簡素化することができるとともに低コスト化が可能となる。

また、本実施の形態では、２つの一次側コイルＮＰ１，ＮＰ２および１つの二次側コイルＮＳが共通の磁心ＣＲに巻かれている。これにより、一次側コイルＮＰ１と一次側コイルＮＰ２とが別々の磁心に巻かれる場合と比べて、トランス１０を小型化することができる。

また、本実施の形態では、接続点Ｐ１と一次側コイルＮＰ１との間にインダクタＬ１およびキャパシタＣ９が設けられており、接続点Ｐ３と一次側コイルＮＰ２との間にインダクタＬ２およびキャパシタＣ１０が設けられており、二次側コイルＮＳと二次側ブリッジ回路４０との間にインダクタＬ３およびキャパシタＣ１２が設けられている。これにより、双方向の電力変換動作において、特殊な制御や部品追加無しでスイッチ素子やドライブ回路のバラツキに起因するトランスの偏磁を防止することができる。また、１次側と２次側の全ての素子がソフトスイッチ出来るため、熱設計が容易となる。さらに回路に流れる電流が正弦波状になるため、発生するノイズも小さい。

また、本実施の形態では、一次側から二次側に電力変換を行う際に、一次側のスイッチ素子（４つのスイッチ素子Ｑ１～Ｑ４）に対してＺＶＳ（ゼロボルトスイッチング）が行われる。さらに、二次側のスイッチ素子（４つのスイッチ素子Ｑ５～Ｑ８）に対してＺＶＳ（ゼロボルトスイッチング）とＺＣＳ（ゼロカレントスイッチング）が行われる。これにより、効率を高めることができる。

また、本実施の形態では、二次側ブリッジ回路４０が４つのスイッチ素子Ｑ５～Ｑ８を含むフルブリッジ回路となっている。これにより、素子耐圧を低く抑えることが出来る。また、フルブリッジ回路の素子を同期整流動作させることにより、導通損を減らし、高効率を得ることができる。

また、本実施の形態では、二次側から一次側に電力変換を行う際に、二次側のスイッチ素子（４つのスイッチ素子Ｑ５～Ｑ８）に対してＺＶＳ（ゼロボルトスイッチング）とＺＣＳ（ゼロカレントスイッチング）が行われる。これにより、効率を高めることができる。

＜２．変形例＞
次に、上記実施の形態に係るＤＣ－ＤＣコンバータ１の変形例について説明する。

[変形例Ａ]
上記実施の形態では、２つの一次側コイルＮＰ１，ＮＰ２および１つの二次側コイルＮＳが共通の磁心ＣＲに巻かれていた。しかし、上記実施の形態において、トランス１０が、例えば、図１０に示したように、磁心ＣＲの代わりに、スイッチ素子ＳＷがオフすることによって分離されるコイル部（ここでは一次コイルＮＰ１、一次コイルＮＰ２）ごとに１つずつ別体で設けられた２つの磁心ＣＲ１，ＣＲ２を有していてもよい。

この場合には、トランス１０は、二次側コイルＮＳの代わりに、互いに直列に接続された２つの二次側コイルＮＳ１，ＮＳ２を有しており、磁心ＣＲ１には、一次側コイルＮＰ１および二次側コイルＮＳ１が巻かれ、磁心ＣＲ２には、一次側コイルＮＰ２および二次側コイルＮＳ２が巻かれる。このようにした場合には、磁心ＣＲに２つの一次側コイルＮＰ１，ＮＰ２および１つの二次側コイルＮＳを巻いた場合と比べて、個々の磁心ＣＲ１，ＣＲ２に巻かれる巻線の量を、少なくすることができる。その結果、トランス１０の放熱性を高めることができる。

[変形例Ｂ]
上記実施の形態および変形例Ａでは、一次側ブリッジ回路２０において、４つの整流素子のうち２つがＦＥＴで構成され、残りの２つがダイオードで構成されていた。さらに、一次側ブリッジ回路３０においても、４つの整流素子のうち２つがＦＥＴで構成され、残りの２つがダイオードで構成されていた。しかし、上記実施の形態および変形例Ａにおいて、例えば、図１１、図１２に示したように、一次側ブリッジ回路２０，３０において、４つの整流素子全てがＦＥＴで構成されていてもよい。このようにした場合には、同期整流により、導通損を低減できるため、効率を高めることができる。

[変形例Ｃ]
上記実施の形態および変形例Ａ，Ｂでは、一次側コイルを継断するスイッチ素子ＳＷが１つだけ設けられていた。しかし、上記実施の形態および変形例Ａ，Ｂにおいて、例えば、図１３、図１４に示したように、１次側コイルを継断するスイッチ素子ＳＷが２以上設けられていてもよい。このようにした場合には、充電時のトランス１０の巻線比と、放電時のトランス１０の巻線比とを大きく変更することができる。

１…ＤＣ－ＤＣコンバータ、１０…トランス、２０，３０…一次側ブリッジ回路、４０…二次側ブリッジ回路、５０…制御回路、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８，Ｃ９，Ｃ１０，Ｃ１１，Ｃ１２，Ｃ１３，Ｃ１４，Ｃ１５，Ｃ１６，Ｃ１７，Ｃ１８…キャパシタ、ＣＲ，ＣＲ１，ＣＲ２，ＣＲ３…磁心、Ｄ１，Ｄ２，Ｄ３，Ｄ４…ダイオード、Ｌ１，Ｌ２，Ｌ３，Ｌ４…インダクタ、ＮＰ，ＮＰ１，ＮＰ２，ＮＰ３…一次側コイル、ＮＳ，ＮＳ１，ＮＳ２，ＮＳ３…二次側コイル、Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６…接続点、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８，ＳＷ，ＳＷ１，ＳＷ２…スイッチ素子。

Claims

複数の一次側コイルおよび１または複数の二次側コイルを有するトランスと、
前記複数の一次側コイルに直列接続され、前記複数の一次側コイルの直列接続と分離を制御する１または複数のスイッチ素子と、
前記複数の一次側コイルにおいて、前記１または複数のスイッチ素子がオフすることによって分離されるコイル部ごとに設けられた複数の一次側ブリッジ回路と、
前記１または複数の二次側コイルに接続された二次側ブリッジ回路と、
前記１または複数のスイッチ素子、前記複数の一次側ブリッジ回路および前記二次側ブリッジ回路のスイッチングを制御することにより、双方向の電力変換を可能にする制御回路と
を備えた
スイッチング電源装置。
各前記一次側ブリッジ回路は、４つのスイッチ素子を含み、
前記４つのスイッチ素子のうち２つの第１スイッチ素子の間の第１接続点が、対応する前記コイル部の一端に接続され、前記４つのスイッチ素子のうち２つの第２スイッチ素子の間の第２接続点が、対応する前記コイル部の他端に接続されている
請求項１に記載のスイッチング電源装置。
各前記一次側ブリッジ回路において、各前記第１スイッチ素子および各前記第２スイッチ素子がＦＥＴで構成されている
請求項２に記載のスイッチング電源装置。
各前記一次側ブリッジ回路において、各前記第１スイッチ素子がＦＥＴで構成され、各前記第２スイッチ素子がダイオードで構成されている
請求項２に記載のスイッチング電源装置。
前記トランスは、前記複数の一次側コイルおよび前記１または複数の二次側コイルが巻かれた磁心を更に有する
請求項１から請求項４のいずれか一項に記載のスイッチング電源装置。
前記トランスは、前記コイル部ごとに１つずつ別体で設けられた複数の磁心を更に有する
請求項１から請求項４のいずれか一項に記載のスイッチング電源装置。
前記第１接続点と前記コイル部との間に設けられた第１インダクタおよび第１キャパシタと、
前記二次側コイルと前記二次側ブリッジ回路との間に設けられた第２インダクタおよび第２キャパシタと
を更に備えた
請求項２から請求項４のいずれか一項に記載のスイッチング電源装置。
前記二次側ブリッジ回路は、４つの整流素子を含み、
前記４つの整流素子のうち２つの第１整流素子の間の第１接続点が、１つの前記二次側コイルまたは互いに直列接続された複数の前記二次側コイルの一端に接続され、前記４つの整流素子のうち２つの第２整流素子の間の第２接続点が、１つの前記二次側コイルまたは互いに直列接続された複数の前記二次側コイルの他端に接続されている
請求項１に記載のスイッチング電源装置。
前記制御回路は、一次側から二次側に電力変換を行う際に、前記４つのスイッチ素子に対してゼロボルトスイッチングを行い、さらに、前記４つの整流素子に対してゼロボルトスイッチングとゼロカレントスイッチングとを行う
請求項８に記載のスイッチング電源装置。
前記制御回路は、二次側から一次側に電力変換を行う際に、前記４つの整流素子に対してゼロボルトスイッチングを行い、さらに、前記４つのスイッチ素子に対してゼロボルトスイッチングとゼロカレントスイッチングとを行う
請求項８に記載のスイッチング電源装置。