JP6663887B2 - Solid-state imaging device, manufacturing method thereof, and electronic device - Google Patents

Solid-state imaging device, manufacturing method thereof, and electronic device Download PDF

Info

Publication number
JP6663887B2
JP6663887B2 JP2017135390A JP2017135390A JP6663887B2 JP 6663887 B2 JP6663887 B2 JP 6663887B2 JP 2017135390 A JP2017135390 A JP 2017135390A JP 2017135390 A JP2017135390 A JP 2017135390A JP 6663887 B2 JP6663887 B2 JP 6663887B2
Authority
JP
Japan
Prior art keywords
film
light
antireflection film
semiconductor layer
reflection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017135390A
Other languages
Japanese (ja)
Other versions
JP2017212453A (en
Inventor
晋 檜山
晋 檜山
渡辺 一史
一史 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2017135390A priority Critical patent/JP6663887B2/en
Publication of JP2017212453A publication Critical patent/JP2017212453A/en
Application granted granted Critical
Publication of JP6663887B2 publication Critical patent/JP6663887B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、固体撮像装置、および、その製造方法、電子機器に関する。   The present invention relates to a solid-state imaging device, a method for manufacturing the same, and an electronic apparatus.

デジタルビデオカメラ、デジタルスチルカメラなどの電子機器は、固体撮像装置を含む。たとえば、固体撮像装置として、CMOS(Complementary Metal Oxicide Semiconductor)型イメージセンサ、CCD(Charge Coupled Device)型イメージセンサを含む。   Electronic devices such as digital video cameras and digital still cameras include solid-state imaging devices. For example, the solid-state imaging device includes a CMOS (Complementary Metal Oxide Semiconductor) image sensor and a CCD (Charge Coupled Device) image sensor.

固体撮像装置は、基板の面に複数の画素が配列されている。各画素においては、光電変換部が設けられている。光電変換部は、たとえば、フォトダイオードであり、入射光を受光面で受光し光電変換することによって、信号電荷を生成する。   In a solid-state imaging device, a plurality of pixels are arranged on a surface of a substrate. In each pixel, a photoelectric conversion unit is provided. The photoelectric conversion unit is, for example, a photodiode, and generates signal charges by receiving incident light on a light receiving surface and performing photoelectric conversion.

固体撮像装置のうち、CMOS型イメージセンサは、光電変換部のほかに、画素トランジスタを含むように、画素が構成されている。画素トランジスタは、光電変換部にて生成された信号電荷を読み出して、信号線へ電気信号として出力するように構成されている。   In a solid-state imaging device, a CMOS image sensor has pixels configured to include a pixel transistor in addition to a photoelectric conversion unit. The pixel transistor is configured to read out a signal charge generated by the photoelectric conversion unit and output the signal charge to a signal line as an electric signal.

固体撮像装置では、一般に、基板にて回路素子や配線などが設けられた表面側から入射する光を、光電変換部が受光する。この場合には、回路素子や配線などが入射する光を遮光または反射するために、感度を向上させることが困難な場合がある。   In a solid-state imaging device, a photoelectric conversion unit generally receives light that enters from a surface side of a substrate on which circuit elements, wiring, and the like are provided. In this case, it may be difficult to improve the sensitivity because light entering the circuit element or the wiring is blocked or reflected.

このため、基板において回路素子や配線などが設けられた表面とは反対側の裏面側から入射する光を、光電変換部が受光する「裏面照射型」が提案されている(たとえば、特許文献1〜4参照)。   For this reason, a “backside illumination type” has been proposed in which a photoelectric conversion unit receives light incident from the backside opposite to the front side of the substrate on which circuit elements, wirings, and the like are provided (for example, Patent Document 1). 4).

ところで、光電変換部が設けられた半導体の界面準位に起因して暗電流が発生することを抑制するために、光電変換部をHAD(Hole Accumulation Diode)構造にすることが知られている。HAD構造では、n型の電荷蓄積領域の受光面上に正電荷蓄積(ホール)蓄積領域を形成することで、暗電流の発生を抑制している。   By the way, it is known that the photoelectric conversion unit has a HAD (Hole Accumulation Diode) structure in order to suppress generation of dark current due to an interface state of a semiconductor provided with the photoelectric conversion unit. In the HAD structure, the generation of dark current is suppressed by forming a positive charge accumulation (hole) accumulation region on the light receiving surface of the n-type charge accumulation region.

この正電荷蓄積領域を光電変換部の界面部分に形成するために、「負の固定電荷を有する膜」を、n型の電荷蓄積領域の受光面上に設けて、ピリングすることで、暗電流の発生を抑制することが提案されている。ここでは、酸化ハフニウム膜(HfO膜)のように屈折率が高い高誘電体膜を、「負の固定電荷を有する膜」として用いて暗電流の発生を抑制すると共に、その酸化ハフニウム膜を反射防止膜として用いることで、高感度化を実現している。(たとえば、特許文献5,特許文献6などを参照)。 In order to form this positive charge storage region at the interface of the photoelectric conversion unit, a “film having a negative fixed charge” is provided on the light-receiving surface of the n-type charge storage region, and pilling is performed. It has been proposed to suppress the occurrence of. Here, a high-dielectric film having a high refractive index, such as a hafnium oxide film (HfO 2 film), is used as a “film having a negative fixed charge” to suppress the generation of dark current and to form the hafnium oxide film. High sensitivity is realized by using it as an anti-reflection film. (See, for example, Patent Documents 5 and 6).

特開2003−31785号公報JP 2003-31785 A 特開2005−347707号公報JP 2005-347707 A 特開2005−353631号公報JP 2005-353631 A 特開2005−353955号公報JP 2005-339555 A 特開2007−258684号公報(段落0163〜0168)JP-A-2007-258684 (paragraphs 0163 to 0168) 特開2008−306154号公報(段落0044など)JP 2008-306154 A (paragraph 0044 and the like)

図17は、「裏面照射型」のCMOSイメージセンサの画素Pの要部を示す断面図である。   FIG. 17 is a cross-sectional view illustrating a main part of a pixel P of a “backside illumination” CMOS image sensor.

図17に示すように、「裏面照射型」のCMOSイメージセンサは、半導体層101の内部において画素分離部101pbで区画された部分に、フォトダイオード21が設けられている。   As shown in FIG. 17, in the “backside illumination” CMOS image sensor, a photodiode 21 is provided inside a semiconductor layer 101 at a portion partitioned by a pixel separating portion 101 pb.

図17では図示していないが、この半導体層101の表面(図17では、下面)には、画素トランジスタが設けられており、図17に示すように、その画素トランジスタを被覆するように配線層111が設けられている。そして、配線層111の表面には支持基板SSが設けられている。   Although not shown in FIG. 17, a pixel transistor is provided on the surface (the lower surface in FIG. 17) of the semiconductor layer 101, and as shown in FIG. 17, a wiring layer is formed so as to cover the pixel transistor. 111 are provided. The support substrate SS is provided on the surface of the wiring layer 111.

これに対して、半導体層101の裏面(図17では上面)には、反射防止膜50J、遮光膜60J、カラーフィルタCF、マイクロレンズMLが設けられており、この各部を介して入射する入射光Hを、フォトダイオード21が受光するように構成されている。   On the other hand, on the back surface (the top surface in FIG. 17) of the semiconductor layer 101, an antireflection film 50J, a light shielding film 60J, a color filter CF, and a microlens ML are provided. The photodiode 21 is configured to receive H.

ここでは、反射防止膜50Jは、図17に示すように、半導体層101の裏面(上面)を被覆している。この反射防止膜50Jは、フォトダイオード21の受光面JSに正電荷蓄積(ホール)蓄積領域が形成されることで暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。たとえば、ハフニウム酸化膜(HfO膜)が反射防止膜50Jとして設けられている。 Here, as shown in FIG. 17, the antireflection film 50J covers the back surface (upper surface) of the semiconductor layer 101. The antireflection film 50J is formed of a high dielectric material having a negative fixed charge so that the generation of dark current is suppressed by forming a positive charge accumulation (hole) accumulation region on the light receiving surface JS of the photodiode 21. It is formed using. For example, a hafnium oxide film (HfO 2 film) is provided as the antireflection film 50J.

遮光膜60Jは、図17に示すように、層間絶縁膜SZを介して、反射防止膜50Jの上面に形成されている。ここでは、遮光膜60Jは、半導体層101の内部に設けられた画素分離部101pbの上方に設けられている。   As shown in FIG. 17, the light-shielding film 60J is formed on the upper surface of the antireflection film 50J via the interlayer insulating film SZ. Here, the light-shielding film 60J is provided above the pixel separation portion 101pb provided inside the semiconductor layer 101.

そして、遮光膜60Jは、平坦化膜HTによって、上面が被覆されており、その平坦化膜HTの上面には、カラーフィルタCFと、マイクロレンズMLが設けられている。カラーフィルタCFは、たとえば、3原色の各フィルタ層がベイヤー配列で画素Pごとに配列されている。   The upper surface of the light-shielding film 60J is covered with a planarizing film HT, and a color filter CF and a microlens ML are provided on the upper surface of the planarizing film HT. In the color filter CF, for example, filter layers of three primary colors are arranged in a Bayer arrangement for each pixel P.

上述の構造の場合には、一の画素Pに入射した入射光Hが、その一の画素Pのフォトダイオード21に入射せずに、遮光膜60Jの下方を透過するために、隣接する他の画素Pのフォトダイオード21に入射する場合がある。つまり、入射光Hが、その受光面JSに垂直な方向zに対して大きく傾斜して入射した場合には、その直下の受光面JSに入射せずに、本来、他の色の光を受光する他の画素Pの受光面JSへ入射する場合がある。このため、いわゆる「混色」が発生して、撮像したカラー画像において色再現性が低下し、画像品質が低下する場合がある。   In the case of the above-described structure, since the incident light H that has entered one pixel P does not enter the photodiode 21 of the one pixel P but passes below the light shielding film 60J, another adjacent pixel The light may enter the photodiode 21 of the pixel P. That is, when the incident light H is incident on the light receiving surface JS with a large inclination with respect to the direction z perpendicular to the light receiving surface JS, the light of another color is originally received without being incident on the light receiving surface JS immediately below. Incident on the light receiving surface JS of another pixel P. For this reason, so-called “color mixing” may occur, and the color reproducibility of the captured color image may be reduced, and the image quality may be reduced.

このように、上記の構成の場合には、斜め光の漏れこみによって、「混色」などの不具合の発生するために、撮像画像の画像品質を向上させることが困難であった。   As described above, in the case of the above configuration, it is difficult to improve the image quality of the captured image because a problem such as “color mixing” occurs due to the oblique light leakage.

したがって、本発明は、撮像画像の画像品質等を向上可能な、固体撮像装置、および、その製造方法、電子機器を提供する。   Therefore, the present invention provides a solid-state imaging device, a method of manufacturing the same, and an electronic device capable of improving the image quality and the like of a captured image.

本発明の固体撮像装置は、入射光を受光面で受光する複数の光電変換部が、複数の画素に対応するように設けられている半導体層と、前記半導体層にて前記入射光が入射する入射面の側に設けられており、前記入射光の反射を防止する反射防止膜と、前記半導体層にて前記入射面の側に設けられており、前記入射光が前記受光面へ通過する開口が形成されている遮光膜とを有し、前記反射防止膜は、前記入射面において前記受光面および前記遮光膜が設けられた部分を被覆する第1の反射防止部と、前記入射面において前記受光面が設けられた部分を少なくとも被覆するように、前記第1の反射防止部の上に形成された第2の反射防止部とを含み、前記遮光膜は、前記第2の反射防止部の上に設けられておらず、前記第1の反射防止部の上に設けられている。   In the solid-state imaging device of the present invention, a plurality of photoelectric conversion units that receive incident light on a light receiving surface are provided with a semiconductor layer provided to correspond to a plurality of pixels, and the incident light is incident on the semiconductor layer. An anti-reflection film provided on the incident surface side for preventing reflection of the incident light, and an opening provided on the incident surface side of the semiconductor layer and passing the incident light to the light receiving surface; A first anti-reflection portion covering the light receiving surface and the portion provided with the light-shielding film on the incident surface, and the light-reflection film on the incident surface. A second anti-reflection portion formed on the first anti-reflection portion so as to cover at least a portion where the light receiving surface is provided, wherein the light-shielding film is formed of the second anti-reflection portion. Not provided on the first anti-reflection portion. It has been kicked.

好適には、前記第1の反射防止部の膜厚は、第2の反射防止部の膜厚よりも薄い。   Preferably, the thickness of the first anti-reflection portion is smaller than the thickness of the second anti-reflection portion.

好適には、前記遮光膜は、前記第1の反射防止部の上において、凸形状に突き出るように設けられており、前記第2の反射防止部は、前記遮光膜の凸形状の側部に接触するように設けられている。   Preferably, the light shielding film is provided so as to protrude in a convex shape on the first anti-reflection portion, and the second anti-reflection portion is provided on a convex side portion of the light shielding film. It is provided to be in contact.

好適には、前記第2の反射防止部は、前記遮光膜の上面を被覆するように形成されている。   Preferably, the second antireflection section is formed so as to cover an upper surface of the light shielding film.

好適には、前記第1の反射防止部と前記遮光膜との間に設けられており、前記第1の反射防止部と前記遮光膜との間の反応を防止する中間層を、更に有する。   Preferably, there is further provided an intermediate layer provided between the first anti-reflection portion and the light-shielding film, for preventing a reaction between the first anti-reflection portion and the light-shielding film.

好適には、前記第1の反射防止部は、前記半導体層において前記光電変換部の側部に設けられたトレンチ内の面を被覆するように成膜されており、前記遮光膜は、前記半導体層において前記第1の反射防止部が被覆されたトレンチ内に埋め込まれるように設けられている。   Preferably, the first antireflection portion is formed so as to cover a surface in a trench provided on a side portion of the photoelectric conversion portion in the semiconductor layer, and the light-shielding film is formed of the semiconductor layer. In the layer, the first antireflection portion is provided so as to be embedded in the covered trench.

好適には、前記第1の反射防止部は、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素の酸化物の少なくとも1つを含むように形成されており、前記受光面に正電荷蓄積領域を形成する負の固定電荷を有する。   Preferably, the first antireflection portion is formed so as to include at least one of hafnium, zirconium, aluminum, tantalum, titanium, yttrium, and an oxide of a lanthanoid element, and stores positive charge on the light receiving surface. It has a negative fixed charge that forms the region.

好適には、前記反射防止膜は、屈折率が1.5以上の材料を用いて形成されている。   Preferably, the antireflection film is formed using a material having a refractive index of 1.5 or more.

好適には、前記半導体層において前記入射面とは反対側の面に設けられており、前記光電変換部で生成された信号電荷を電気信号として出力する画素トランジスタと、前記半導体層において前記入射面とは反対側の面にて、前記画素トランジスタを被覆するように設けられている配線層とを有する。   Preferably, the pixel layer is provided on a surface of the semiconductor layer opposite to the incident surface, and outputs a signal charge generated by the photoelectric conversion unit as an electric signal, and the incident surface in the semiconductor layer. And a wiring layer provided so as to cover the pixel transistor on the surface on the side opposite to the above.

本発明の固体撮像装置の製造方法は、入射光を受光面で受光する複数の光電変換部を、複数の画素に対応するように半導体層に形成する光電変換部形成工程と、前記入射光の反射を防止する反射防止膜を、前記半導体層にて前記入射光が入射する入射面の側に形成する反射防止膜形成工程と、前記入射光が前記受光面へ通過する開口が設けられた遮光膜を、前記半導体層にて前記入射光が入射する面の側に形成する遮光膜形成工程とを有し、前記反射防止膜形成工程においては、前記入射面にて前記受光面および前記遮光膜が設けられる面を被覆する第1の反射防止部と、前記入射面にて前記受光面が設けられた面を、前記第1の反射防止部の上において被覆する第2の反射防止部とを、前記反射防止膜として形成し、前記遮光膜形成工程では、前記遮光膜が前記第2の反射防止部の上に設けられず、前記第1の反射防止部の上に設けられるように、当該遮光膜を形成する。   A method for manufacturing a solid-state imaging device according to the present invention includes: a photoelectric conversion unit forming step of forming a plurality of photoelectric conversion units that receive incident light on a light receiving surface in a semiconductor layer so as to correspond to a plurality of pixels; An anti-reflection film forming step of forming an anti-reflection film for preventing reflection on the side of the incident surface on which the incident light is incident on the semiconductor layer; and a light shielding provided with an opening for passing the incident light to the light receiving surface. Forming a film on the side of the semiconductor layer on which the incident light is incident, wherein in the antireflection film forming step, the light receiving surface and the light shielding film are formed on the incident surface. A first anti-reflection portion that covers the surface provided with the first anti-reflection portion, and a second anti-reflection portion that covers the surface on which the light receiving surface is provided on the incident surface on the first anti-reflection portion. Formed as the antireflection film, and in the light shielding film forming step, , The light shielding film is not provided on the second antireflection portion, as provided on the first antireflection portion to form the light shielding film.

好適には、前記反射防止膜形成工程においては、ALD法で前記第1の反射防止部を成膜する。   Preferably, in the step of forming an anti-reflection film, the first anti-reflection portion is formed by an ALD method.

本発明の電子機器は、入射光を受光面で受光する複数の光電変換部が複数の画素に対応するように設けられている半導体層と、前記半導体層にて前記入射光が入射する入射面の側に設けられており、前記入射光の反射を防止する反射防止膜と、前記半導体層にて前記入射面の側に設けられており、前記入射光が前記受光面へ通過する開口が形成されている遮光膜とを有し、前記反射防止膜は、前記入射面において前記受光面および前記遮光膜が設けられた部分を被覆する第1の反射防止部と、前記入射面において前記受光面が設けられた部分を少なくとも被覆するように、前記第1の反射防止部の上に形成された第2の反射防止部とを含み、前記遮光膜は、前記第2の反射防止部の上に設けられておらず、前記第1の反射防止部の上に設けられている。   An electronic apparatus according to an aspect of the invention includes a semiconductor layer provided with a plurality of photoelectric conversion units that receive incident light on a light receiving surface corresponding to a plurality of pixels, and an incident surface on which the incident light is incident on the semiconductor layer. And an anti-reflection film that prevents reflection of the incident light, and an opening that is provided on the side of the incident surface in the semiconductor layer and through which the incident light passes to the light receiving surface. A first anti-reflection portion covering the light receiving surface and the portion where the light shielding film is provided on the incident surface, and the light receiving surface on the incident surface. And a second anti-reflection section formed on the first anti-reflection section so as to cover at least the portion provided with, the light-shielding film is disposed on the second anti-reflection section. Not provided, provided on the first anti-reflection portion To have.

本発明では、半導体層の裏面において受光面および遮光膜が設けられた部分を被覆するように、第1の反射防止膜を設ける。これと共に、裏面において受光面が設けられた部分を被覆するように第1の反射防止膜の上に、第2の反射防止膜を形成する。遮光膜60については、第2の反射防止膜の上に設けずに、第1の反射防止膜の上に設ける。   In the present invention, the first antireflection film is provided so as to cover a portion on the back surface of the semiconductor layer where the light receiving surface and the light shielding film are provided. At the same time, a second anti-reflection film is formed on the first anti-reflection film so as to cover the portion where the light receiving surface is provided on the back surface. The light shielding film 60 is provided not on the second anti-reflection film but on the first anti-reflection film.

本発明によれば、撮像画像の画像品質等を向上可能な、固体撮像装置、および、その製造方法、電子機器を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the solid-state imaging device which can improve the image quality etc. of a picked-up image, its manufacturing method, and an electronic device can be provided.

図1は、本発明にかかる実施形態1において、カメラ40の構成を示す構成図である。FIG. 1 is a configuration diagram illustrating a configuration of a camera 40 according to the first embodiment of the present invention. 図2は、本発明にかかる実施形態1において、固体撮像装置1の全体構成を示すブロック図である。FIG. 2 is a block diagram illustrating an overall configuration of the solid-state imaging device 1 according to the first embodiment of the present invention. 図3は、本発明にかかる実施形態1において、固体撮像装置の要部を示す図である。FIG. 3 is a diagram illustrating a main part of the solid-state imaging device according to the first embodiment of the present invention. 図4は、本発明にかかる実施形態1において、固体撮像装置の要部を示す図である。FIG. 4 is a diagram illustrating a main part of the solid-state imaging device according to the first embodiment of the present invention. 図5は、本発明にかかる実施形態1において、固体撮像装置の要部を示す図である。FIG. 5 is a diagram illustrating a main part of the solid-state imaging device according to the first embodiment of the present invention. 図6は、本発明にかかる実施形態1において、固体撮像装置の製造方法を示す図である。FIG. 6 is a diagram illustrating the method of manufacturing the solid-state imaging device according to the first embodiment of the present invention. 図7は、本発明にかかる実施形態1において、固体撮像装置の製造方法を示す図である。FIG. 7 is a diagram illustrating the method of manufacturing the solid-state imaging device according to the first embodiment of the present invention. 図8は、本発明にかかる実施形態1において、固体撮像装置の製造方法を示す図である。FIG. 8 is a diagram illustrating the method of manufacturing the solid-state imaging device according to the first embodiment of the present invention. 図9は、本発明にかかる実施形態1において、固体撮像装置の製造方法を示す図である。FIG. 9 is a diagram illustrating the method for manufacturing the solid-state imaging device according to the first embodiment of the present invention. 図10は、本発明にかかる実施形態1において、固体撮像装置の製造方法を示す図である。FIG. 10 is a diagram illustrating the method of manufacturing the solid-state imaging device according to the first embodiment of the present invention. 図11は、本発明にかかる実施形態2において、固体撮像装置1bの要部を示す図である。FIG. 11 is a diagram illustrating a main part of a solid-state imaging device 1b according to the second embodiment of the present invention. 図12は、本発明にかかる実施形態2において、固体撮像装置1bの製造方法を示す図である。FIG. 12 is a diagram illustrating the method of manufacturing the solid-state imaging device 1b according to the second embodiment of the present invention. 図13は、本発明にかかる実施形態2において、固体撮像装置1bの製造方法を示す図である。FIG. 13 is a diagram illustrating the method of manufacturing the solid-state imaging device 1b according to the second embodiment of the present invention. 図14は、本発明にかかる実施形態2において、固体撮像装置1bの製造方法を示す図である。FIG. 14 is a diagram illustrating the method of manufacturing the solid-state imaging device 1b according to the second embodiment of the present invention. 図15は、本発明にかかる実施形態3において、固体撮像装置1cの要部を示す図である。FIG. 15 is a diagram illustrating a main part of the solid-state imaging device 1c according to the third embodiment of the present invention. 図16は、本発明にかかる実施形態4において、固体撮像装置1dの要部を示す図である。FIG. 16 is a diagram illustrating a main part of a solid-state imaging device 1d according to the fourth embodiment of the present invention. 図17は、「裏面照射型」のCMOSイメージセンサの画素Pの要部を示す断面図である。FIG. 17 is a cross-sectional view illustrating a main part of a pixel P of a “backside illumination” CMOS image sensor.

本発明の実施形態について、図面を参照して説明する。   An embodiment of the present invention will be described with reference to the drawings.

なお、説明は、下記の順序で行う。
1.実施形態1(遮光膜の上面を被覆する場合)
2.実施形態2(遮光膜の上面を被覆する場合において、中間層を設けた場合)
3.実施形態3(遮光膜の上面を被覆しない場合)
4.実施形態4(遮光膜埋め込み型)
5.その他
The description will be made in the following order.
1. Embodiment 1 (when covering the upper surface of the light shielding film)
2. Embodiment 2 (when covering the upper surface of the light-shielding film and providing an intermediate layer)
3. Embodiment 3 (when the upper surface of the light shielding film is not covered)
4. Embodiment 4 (light-shielding film embedded type)
5. Other

<1.実施形態1>
(1)装置構成
(1−1)カメラの要部構成
図1は、本発明にかかる実施形態1において、カメラ40の構成を示す構成図である。
<1. First Embodiment>
(1) Device Configuration (1-1) Main Configuration of Camera FIG. 1 is a configuration diagram showing a configuration of a camera 40 according to the first embodiment of the present invention.

図1に示すように、カメラ40は、固体撮像装置1と、光学系42と、制御部43と、信号処理回路44とを有する。各部について、順次、説明する。   As shown in FIG. 1, the camera 40 includes the solid-state imaging device 1, an optical system 42, a control unit 43, and a signal processing circuit 44. Each part will be described sequentially.

固体撮像装置1は、光学系42を介して入射する光Hを撮像面PSで受光して光電変換することによって信号電荷を生成する。ここでは、固体撮像装置1は、制御部43から出力される制御信号に基づいて駆動し、信号電荷を読み出してローデータとして出力する。   The solid-state imaging device 1 generates signal charges by receiving light H incident via the optical system 42 on the imaging surface PS and performing photoelectric conversion. Here, the solid-state imaging device 1 is driven based on a control signal output from the control unit 43, reads out a signal charge, and outputs it as raw data.

光学系42は、結像レンズや絞りなどの光学部材を含み、入射する被写体像による光Hを、固体撮像装置1の撮像面PSへ集光するように配置されている。   The optical system 42 includes optical members such as an imaging lens and a diaphragm, and is arranged so as to condense the light H by the incident subject image to the imaging surface PS of the solid-state imaging device 1.

制御部43は、各種の制御信号を固体撮像装置1と信号処理回路44とに出力し、固体撮像装置1と信号処理回路44とを制御して駆動させる。   The control unit 43 outputs various control signals to the solid-state imaging device 1 and the signal processing circuit 44, and controls and drives the solid-state imaging device 1 and the signal processing circuit 44.

信号処理回路44は、固体撮像装置1から出力された電気信号について信号処理を実施することによって、被写体像についてデジタル画像を生成するように構成されている。   The signal processing circuit 44 is configured to generate a digital image of a subject image by performing signal processing on an electric signal output from the solid-state imaging device 1.

(1−2)固体撮像装置の要部構成
固体撮像装置1の全体構成について説明する。
(1-2) Main Configuration of Solid-State Imaging Device The overall configuration of the solid-state imaging device 1 will be described.

図2は、本発明にかかる実施形態1において、固体撮像装置1の全体構成を示すブロック図である。   FIG. 2 is a block diagram illustrating an overall configuration of the solid-state imaging device 1 according to the first embodiment of the present invention.

本実施形態の固体撮像装置1は、CMOS型イメージセンサであり、図2に示すように、板状の半導体層101を含む。この半導体層101は、たとえば、単結晶シリコン半導体であり、画素領域PAと、周辺領域SAとが設けられている。   The solid-state imaging device 1 of the present embodiment is a CMOS image sensor, and includes a plate-shaped semiconductor layer 101 as shown in FIG. The semiconductor layer 101 is, for example, a single crystal silicon semiconductor, and has a pixel region PA and a peripheral region SA.

画素領域PAは、図2に示すように、矩形形状であり、複数の画素Pが水平方向xと垂直方向yとのそれぞれに配置されている。つまり、画素Pがマトリクス状に並んでいる。   As shown in FIG. 2, the pixel area PA has a rectangular shape, and a plurality of pixels P are arranged in each of the horizontal direction x and the vertical direction y. That is, the pixels P are arranged in a matrix.

画素領域PAにおいて、画素Pは、入射光を受光して信号電荷を生成するように構成されている。そして、その生成した信号電荷が、画素トランジスタ(図示なし)によって読み出されて電気信号として出力される。画素Pの詳細な構成については、後述する。   In the pixel area PA, the pixels P are configured to receive incident light and generate signal charges. Then, the generated signal charge is read out by a pixel transistor (not shown) and output as an electric signal. The detailed configuration of the pixel P will be described later.

周辺領域SAは、図2に示すように、画素領域PAの周囲に位置している。そして、この周辺領域SAにおいては、周辺回路が設けられている。   The peripheral area SA is located around the pixel area PA as shown in FIG. In the peripheral area SA, a peripheral circuit is provided.

具体的には、図2に示すように、垂直駆動回路13と、カラム回路14と、水平駆動回路15と、外部出力回路17と、タイミングジェネレータ(TG)18と、シャッター駆動回路19とが、周辺回路として設けられている。   Specifically, as shown in FIG. 2, a vertical drive circuit 13, a column circuit 14, a horizontal drive circuit 15, an external output circuit 17, a timing generator (TG) 18, and a shutter drive circuit 19 It is provided as a peripheral circuit.

垂直駆動回路13は、図2に示すように、周辺領域SAにおいて、画素領域PAの側部に設けられており、画素領域PAの画素Pを行単位で選択して駆動させるように構成されている。   As shown in FIG. 2, the vertical drive circuit 13 is provided on the side of the pixel area PA in the peripheral area SA, and is configured to select and drive the pixels P of the pixel area PA in row units. I have.

カラム回路14は、図2に示すように、周辺領域SAにおいて、画素領域PAの下端部に設けられており、列単位で画素Pから出力される信号について信号処理を実施する。ここでは、カラム回路14は、CDS(Correlated Double Sampling;相関二重サンプリング)回路(図示なし)を含み、固定パターンノイズを除去する信号処理を実施する。   As shown in FIG. 2, the column circuit 14 is provided at the lower end of the pixel area PA in the peripheral area SA, and performs signal processing on a signal output from the pixel P in column units. Here, the column circuit 14 includes a CDS (Correlated Double Sampling; correlated double sampling) circuit (not shown), and performs signal processing for removing fixed pattern noise.

水平駆動回路15は、図2に示すように、カラム回路14に電気的に接続されている。水平駆動回路15は、たとえば、シフトレジスタを含み、カラム回路14にて画素Pの列ごとに保持されている信号を、順次、外部出力回路17へ出力させる。   The horizontal drive circuit 15 is electrically connected to the column circuit 14, as shown in FIG. The horizontal drive circuit 15 includes, for example, a shift register, and sequentially outputs signals held for each column of the pixels P in the column circuit 14 to the external output circuit 17.

外部出力回路17は、図2に示すように、カラム回路14に電気的に接続されており、カラム回路14から出力された信号について信号処理を実施後、外部へ出力する。外部出力回路17は、AGC(Automatic Gain Control)回路17aとADC回路17bとを含む。外部出力回路17においては、AGC回路17aが信号にゲインをかけた後に、ADC回路17bがアナログ信号からデジタル信号へ変換して、外部へ出力する。   The external output circuit 17 is electrically connected to the column circuit 14 as shown in FIG. 2, performs signal processing on a signal output from the column circuit 14, and outputs the signal to the outside. The external output circuit 17 includes an AGC (Automatic Gain Control) circuit 17a and an ADC circuit 17b. In the external output circuit 17, after the AGC circuit 17a applies a gain to the signal, the ADC circuit 17b converts the analog signal into a digital signal and outputs the signal to the outside.

タイミングジェネレータ18は、図2に示すように、垂直駆動回路13、カラム回路14、水平駆動回路15,外部出力回路17,シャッター駆動回路19のそれぞれに電気的に接続されている。タイミングジェネレータ18は、各種のタイミング信号を生成し、垂直駆動回路13、カラム回路14、水平駆動回路15,外部出力回路17,シャッター駆動回路19に出力することで、各部について駆動制御を行う。   The timing generator 18 is electrically connected to each of the vertical drive circuit 13, the column circuit 14, the horizontal drive circuit 15, the external output circuit 17, and the shutter drive circuit 19, as shown in FIG. The timing generator 18 generates various timing signals and outputs the signals to the vertical drive circuit 13, the column circuit 14, the horizontal drive circuit 15, the external output circuit 17, and the shutter drive circuit 19, thereby performing drive control for each unit.

シャッター駆動回路19は、画素Pを行単位で選択して、画素Pにおける露光時間を調整するように構成されている。   The shutter drive circuit 19 is configured to select the pixels P on a row-by-row basis and adjust the exposure time of the pixels P.

(1−3)固体撮像装置の詳細構成
本実施形態にかかる固体撮像装置の詳細内容について説明する。
(1-3) Detailed Configuration of Solid-State Imaging Device The details of the solid-state imaging device according to the present embodiment will be described.

図3〜図5は、本発明にかかる実施形態1において、固体撮像装置の要部を示す図である。   FIG. 3 to FIG. 5 are diagrams illustrating a main part of the solid-state imaging device according to the first embodiment of the present invention.

図3は、画素Pの断面図である。そして、図4は、半導体基板に形成された画素Pの上面図である。また、図5は、画素Pの回路構成を示している。なお、図3は、図4に示すX1−X2部分の断面を示している。   FIG. 3 is a cross-sectional view of the pixel P. FIG. 4 is a top view of the pixel P formed on the semiconductor substrate. FIG. 5 shows a circuit configuration of the pixel P. FIG. 3 shows a cross section taken along the line X1-X2 shown in FIG.

図3に示すように、固体撮像装置1は、半導体層101の内部にフォトダイオード21が設けられている。たとえば、10〜20μm程度の厚みに薄膜化された半導体基板に設けられている。   As shown in FIG. 3, the solid-state imaging device 1 includes a photodiode 21 provided inside a semiconductor layer 101. For example, it is provided on a semiconductor substrate thinned to a thickness of about 10 to 20 μm.

この半導体層101の表面(図3では、下面)には、図3では図示していないが、図4,図5に示す画素トランジスタTrが設けられている。そして、図3に示すように、その画素トランジスタTrを被覆するように配線層111が設けられており、配線層111において、半導体層101の側に対して反対側の面には、支持基板SSが設けられている。   Although not shown in FIG. 3, the pixel transistor Tr shown in FIGS. 4 and 5 is provided on the surface (the lower surface in FIG. 3) of the semiconductor layer 101. As shown in FIG. 3, a wiring layer 111 is provided so as to cover the pixel transistor Tr. In the wiring layer 111, a support substrate SS is provided on a surface opposite to the semiconductor layer 101 side. Is provided.

これに対して、半導体層101の裏面(図3では上面)には、反射防止膜50、遮光膜60、カラーフィルタCF、マイクロレンズMLが設けられており、この裏面側から入射する入射光Hを、フォトダイオード21が受光するように構成されている。   On the other hand, on the back surface (the top surface in FIG. 3) of the semiconductor layer 101, an anti-reflection film 50, a light shielding film 60, a color filter CF, and a microlens ML are provided. Is received by the photodiode 21.

つまり、本実施形態の固体撮像装置1は、「裏面照射型CMOSイメージセンサ」であって、表面(図3では下面)側とは反対側の裏面(図3では上面)側において、入射光Hを受光するように形成されている。   That is, the solid-state imaging device 1 of the present embodiment is a “backside illumination CMOS image sensor”, and the incident light H on the backside (upper surface in FIG. 3) opposite to the front surface (lower surface in FIG. 3). Is formed.

(a)フォトダイオード21について
固体撮像装置1において、フォトダイオード21は、図2に示した複数の画素Pに対応するように複数が配置されている。つまり、撮像面(xy面)において、水平方向xと、この水平方向xに対して直交する垂直方向yとのそれぞれに並んで設けられている。
(A) Photodiode 21 In the solid-state imaging device 1, a plurality of photodiodes 21 are arranged so as to correspond to the plurality of pixels P shown in FIG. In other words, on the imaging plane (xy plane), they are provided side by side in the horizontal direction x and in the vertical direction y orthogonal to the horizontal direction x.

フォトダイオード21は、入射光H(被写体像)を受光し光電変換することによって信号電荷を生成して蓄積するように構成されている。   The photodiode 21 is configured to generate and store signal charges by receiving incident light H (subject image) and performing photoelectric conversion.

ここでは、図3に示すように、半導体層101の裏面(図3では上面)側から入射する入射光をフォトダイオード21が受光する。フォトダイオード21の上方には、図3に示すように、反射防止膜50,平坦化膜HT,カラーフィルタCF,マイクロレンズMLが設けられており、各部を順次介して入射した入射光Hを、フォトダイオード21が受光して光電変換が行われる。   Here, as shown in FIG. 3, the photodiode 21 receives incident light that enters from the back surface (the top surface in FIG. 3) of the semiconductor layer 101. As shown in FIG. 3, an antireflection film 50, a flattening film HT, a color filter CF, and a microlens ML are provided above the photodiode 21. The photodiode 21 receives light and performs photoelectric conversion.

図3に示すように、フォトダイオード21は、たとえば、単結晶シリコン半導体である半導体層101内に設けられている。具体的には、フォトダイオード21は、n型の電荷蓄積領域(図示なし)を含む。そして、n型の電荷蓄積領域の上面側と下面側との各界面において、暗電流が発生することを抑制するように、ホール蓄積領域(図示なし)が形成されている。   As shown in FIG. 3, the photodiode 21 is provided in a semiconductor layer 101 which is, for example, a single crystal silicon semiconductor. Specifically, the photodiode 21 includes an n-type charge storage region (not shown). At each interface between the upper surface and the lower surface of the n-type charge storage region, a hole storage region (not shown) is formed so as to suppress generation of dark current.

半導体層101の内部には、図3に示すように、複数の画素Pの間を電気的に分離するようにp型の不純物が拡散された画素分離部101pbが設けられており、この画素分離部101pbで区画された領域に、フォトダイオード21が設けられている。   As shown in FIG. 3, a pixel separation portion 101pb in which a p-type impurity is diffused to electrically separate a plurality of pixels P is provided inside the semiconductor layer 101. The photodiode 21 is provided in a region partitioned by the portion 101pb.

たとえば、図4に示すように、画素分離部101pbが複数の画素Pの間に介在するように形成されている。つまり、平面形状が格子状になるように画素分離部101pbが形成されており、フォトダイオード21は、図4に示すように、この画素分離部101pbで区画された領域内に形成されている。   For example, as shown in FIG. 4, the pixel separating portion 101pb is formed so as to be interposed between the plurality of pixels P. That is, the pixel separating portion 101pb is formed so that the planar shape becomes a lattice shape, and the photodiode 21 is formed in a region partitioned by the pixel separating portion 101pb, as shown in FIG.

そして、図5に示すように、各フォトダイオード21は、アノードが接地されており、蓄積した信号電荷(ここでは、電子)が、画素トランジスタTrによって読み出され、電気信号として垂直信号線27へ出力されるように構成されている。   Then, as shown in FIG. 5, the anode of each photodiode 21 is grounded, and the stored signal charges (here, electrons) are read out by the pixel transistors Tr, and are sent to the vertical signal lines 27 as electric signals. It is configured to be output.

(b)画素トランジスタTrについて
固体撮像装置1において、画素トランジスタTrは、図2に示した複数の画素Pに対応するように複数が配置されている。
(B) Pixel Transistor Tr In the solid-state imaging device 1, a plurality of pixel transistors Tr are arranged so as to correspond to the plurality of pixels P shown in FIG.

画素トランジスタTrは、図4,図5に示すように、転送トランジスタ22と増幅トランジスタ23と選択トランジスタ24とリセットトランジスタ25とを含み、フォトダイオード21から信号電荷を読み出して電気信号として出力するように構成されている。たとえば、画素トランジスタTrは、図4に示すように、撮像面(xy面)において、フォトダイオード21の下方に位置するように設けられている。   As shown in FIGS. 4 and 5, the pixel transistor Tr includes a transfer transistor 22, an amplification transistor 23, a selection transistor 24, and a reset transistor 25, and reads out a signal charge from the photodiode 21 and outputs it as an electric signal. It is configured. For example, as shown in FIG. 4, the pixel transistor Tr is provided so as to be located below the photodiode 21 on the imaging surface (xy surface).

画素トランジスタTrを構成する各トランジスタ22〜25は、図3では図示していないが、半導体層101において配線層111が設けられる表面に設けられている。たとえば、各トランジスタ22〜25は、半導体層101において画素Pの間を分離する画素分離部101pbに形成されている。たとえば、各トランジスタ22〜25は、NチャネルのMOSトランジスタであって、各ゲートが、たとえば、ポリシリコンを用いて形成されている。そして、各トランジスタ22〜25は、配線層111で被覆されている。   Although not shown in FIG. 3, each of the transistors 22 to 25 constituting the pixel transistor Tr is provided on the surface of the semiconductor layer 101 where the wiring layer 111 is provided. For example, each of the transistors 22 to 25 is formed in a pixel separation unit 101 pb that separates pixels P in the semiconductor layer 101. For example, each of transistors 22 to 25 is an N-channel MOS transistor, and each gate is formed using, for example, polysilicon. Each of the transistors 22 to 25 is covered with the wiring layer 111.

画素トランジスタTrにおいて、転送トランジスタ22は、図4,図5に示すように、フォトダイオード21にて生成された信号電荷を、フローティング・ディフュージョンFDに転送するように構成されている。   In the pixel transistor Tr, the transfer transistor 22 is configured to transfer the signal charges generated by the photodiode 21 to the floating diffusion FD, as shown in FIGS.

具体的には、転送トランジスタ22は、図4,図5に示すように、フォトダイオード21のカソードと、フローティング・ディフュージョンFDとの間に設けられている。そして、転送トランジスタ22は、ゲートに転送線26が電気的に接続されている。転送トランジスタ22では、転送線26からゲートに転送信号TGが与えられることによって、フォトダイオード21において蓄積された信号電荷を、フローティング・ディフュージョンFDに転送する。   Specifically, as shown in FIGS. 4 and 5, the transfer transistor 22 is provided between the cathode of the photodiode 21 and the floating diffusion FD. The transfer line 22 is electrically connected to the gate of the transfer transistor 22. In the transfer transistor 22, the signal charge accumulated in the photodiode 21 is transferred to the floating diffusion FD by receiving the transfer signal TG from the transfer line 26 to the gate.

画素トランジスタTrにおいて、増幅トランジスタ23は、図4,図5に示すように、フローティング・ディフュージョンFDにおいて、電荷から電圧へ変換された電気信号を増幅して出力するように構成されている。   As shown in FIGS. 4 and 5, in the pixel transistor Tr, the amplifying transistor 23 is configured to amplify and output an electric signal converted from a charge into a voltage in the floating diffusion FD.

具体的には、増幅トランジスタ23は、図4に示すように、選択トランジスタ24とリセットトランジスタ25の間に設けられている。ここでは、増幅トランジスタ23は、図5に示すように、ゲートが、フローティング・ディフュージョンFDに電気的に接続されている。また、増幅トランジスタ23は、ドレインが電源供給線Vddに電気的に接続され、ソースが選択トランジスタ24に電気的に接続されている。増幅トランジスタ23は、選択トランジスタ24がオン状態になるように選択されたときには、定電流源Iから定電流が供給されて、ソースフォロアとして動作する。このため、増幅トランジスタ23では、選択トランジスタ24に選択信号が供給されることによって、フローティング・ディフュージョンFDにおいて、電荷から電圧へ変換された電気信号が増幅される。   Specifically, the amplification transistor 23 is provided between the selection transistor 24 and the reset transistor 25, as shown in FIG. Here, as shown in FIG. 5, the gate of the amplification transistor 23 is electrically connected to the floating diffusion FD. The amplifying transistor 23 has a drain electrically connected to the power supply line Vdd and a source electrically connected to the selection transistor 24. When the selection transistor 24 is selected to be turned on, the amplification transistor 23 is supplied with a constant current from the constant current source I and operates as a source follower. Therefore, in the amplifying transistor 23, when the selection signal is supplied to the selection transistor 24, the electric signal converted from the charge into the voltage is amplified in the floating diffusion FD.

画素トランジスタTrにおいて、選択トランジスタ24は、図4,図5に示すように、選択信号が入力された際に、増幅トランジスタ23によって出力された電気信号を、垂直信号線27へ出力するように構成されている。   In the pixel transistor Tr, the selection transistor 24 is configured to output the electric signal output by the amplification transistor 23 to the vertical signal line 27 when a selection signal is input, as shown in FIGS. Have been.

具体的には、選択トランジスタ24は、図4に示すように、増幅トランジスタ23に隣接するように設けられている。また、選択トランジスタ24は、図5に示すように、選択信号が供給されるアドレス線28にゲートが接続されている。そして、選択トランジスタ24は、選択信号が供給された際にはオン状態になり、上記のように増幅トランジスタ23によって増幅された出力信号を、垂直信号線27に出力する。   Specifically, the selection transistor 24 is provided adjacent to the amplification transistor 23, as shown in FIG. The selection transistor 24 has a gate connected to an address line 28 to which a selection signal is supplied, as shown in FIG. Then, the selection transistor 24 is turned on when the selection signal is supplied, and outputs the output signal amplified by the amplification transistor 23 to the vertical signal line 27 as described above.

画素トランジスタTrにおいて、リセットトランジスタ25は、図4,図5に示すように、リセットトランジスタ25は、増幅トランジスタ23のゲート電位をリセットするように構成されている。   In the pixel transistor Tr, the reset transistor 25 is configured to reset the gate potential of the amplification transistor 23, as shown in FIGS.

具体的には、リセットトランジスタ25は、図4に示すように、増幅トランジスタ23に隣接するように設けられている。このリセットトランジスタ25は、図5に示すように、リセット信号が供給されるリセット線29にゲートが電気的に接続されている。また、リセットトランジスタ25は、ドレインが電源供給線Vddに電気的に接続され、ソースがフローティング・ディフュージョンFDに電気的に接続されている。そして、リセットトランジスタ25は、リセット線29からリセット信号がゲートに供給された際に、フローティング・ディフュージョンFDを介して、増幅トランジスタ23のゲート電位を、電源電圧にリセットする。   Specifically, the reset transistor 25 is provided so as to be adjacent to the amplification transistor 23, as shown in FIG. As shown in FIG. 5, the gate of the reset transistor 25 is electrically connected to a reset line 29 to which a reset signal is supplied. The drain of the reset transistor 25 is electrically connected to the power supply line Vdd, and the source is electrically connected to the floating diffusion FD. Then, when a reset signal is supplied to the gate from the reset line 29, the reset transistor 25 resets the gate potential of the amplification transistor 23 to the power supply voltage via the floating diffusion FD.

上記において、転送線26、アドレス線28、リセット線29は、水平方向H(行方向)に並ぶ複数の画素Pの各トランジスタ22,24,25のゲートに接続するように配線されている。このため、上記の各トランジスタ22,23,24,25の動作は、1行分の画素Pについて同時に行われる。   In the above description, the transfer line 26, the address line 28, and the reset line 29 are wired so as to be connected to the gates of the transistors 22, 24, and 25 of the plurality of pixels P arranged in the horizontal direction H (row direction). Therefore, the operations of the transistors 22, 23, 24, and 25 are simultaneously performed on the pixels P for one row.

(c)配線層111について
固体撮像装置1において、配線層111は、図3に示すように、半導体層101において、反射防止膜50などの各部が設けられた裏面(図3では上面)とは反対側の表面(図3では下面)に設けられている。
(C) Regarding the Wiring Layer 111 In the solid-state imaging device 1, the wiring layer 111 is, as shown in FIG. 3, the back surface (the upper surface in FIG. 3) on which the components such as the antireflection film 50 are provided in the semiconductor layer 101. It is provided on the opposite surface (the lower surface in FIG. 3).

配線層111は、配線111hと絶縁層111zとを含み、絶縁層111z内において、配線111hが各素子に電気的に接続するように形成されている。ここでは、各配線111hは、図5にて示した、転送線26,アドレス線28,垂直信号線27,リセット線29などの各配線として機能するように、絶縁層111z内に積層して形成されている。   The wiring layer 111 includes a wiring 111h and an insulating layer 111z, and is formed in the insulating layer 111z so that the wiring 111h is electrically connected to each element. Here, each wiring 111h is formed by being laminated in the insulating layer 111z so as to function as each wiring such as the transfer line 26, the address line 28, the vertical signal line 27, and the reset line 29 shown in FIG. Have been.

そして、配線層111において、半導体層101が位置する側に対して反対側の面には、支持基板SSが設けられている。たとえば、厚みが数百μmのシリコン半導体からなる基板が、支持基板SSとして設けられている。   The support substrate SS is provided on the surface of the wiring layer 111 opposite to the side where the semiconductor layer 101 is located. For example, a substrate made of a silicon semiconductor having a thickness of several hundred μm is provided as the support substrate SS.

(d)反射防止膜50について
固体撮像装置1において、反射防止膜50は、図3に示すように、半導体層101において、配線層111などの各部が設けられた表面(図3では下面)とは反対側の裏面(図3では上面)に設けられている。
(D) Anti-Reflection Film 50 In the solid-state imaging device 1, the anti-reflection film 50 has a surface (lower surface in FIG. 3) on the semiconductor layer 101 on which the components such as the wiring layer 111 are provided, as shown in FIG. Are provided on the opposite back surface (the top surface in FIG. 3).

反射防止膜50は、図3に示すように、第1の反射防止膜501と、第2の反射防止膜502とを含み、半導体層101の裏面側から入射する光Hが半導体層101の裏面で反射することを防止するように構成されている。つまり、反射防止膜50は、光学的干渉作用によって反射防止機能が発現されるように、材料および膜厚が、適宜、選択されて形成されている。ここでは、屈折率が高い材料を用いて形成することが好適である。特に、屈折率が1.5以上の材料を用いて形成することが好適である。   The anti-reflection film 50 includes a first anti-reflection film 501 and a second anti-reflection film 502 as shown in FIG. It is configured to prevent reflection at That is, the antireflection film 50 is formed by appropriately selecting the material and the film thickness so that the antireflection function is exhibited by the optical interference effect. Here, it is preferable to use a material having a high refractive index. In particular, it is preferable to use a material having a refractive index of 1.5 or more.

反射防止膜50において、第1の反射防止膜501は、図3に示すように、半導体層101の裏面(上面)を被覆するように形成されている。   In the antireflection film 50, the first antireflection film 501 is formed so as to cover the back surface (upper surface) of the semiconductor layer 101 as shown in FIG.

具体的には、図3に示すように、半導体層101の裏面において、フォトダイオード21が形成された部分、および、画素分離部101pbが形成された部分を被覆するように、第1の反射防止膜501が設けられている。ここでは、第1の反射防止膜501は、半導体層101の平坦な裏面に沿って、一定の厚みになるように設けられている。   Specifically, as shown in FIG. 3, the first anti-reflection coating is formed on the back surface of the semiconductor layer 101 so as to cover the portion where the photodiode 21 is formed and the portion where the pixel separation portion 101pb is formed. A film 501 is provided. Here, the first antireflection film 501 is provided to have a constant thickness along the flat back surface of the semiconductor layer 101.

本実施形態においては、第1の反射防止膜501は、第2の反射防止膜502よりも膜厚が薄くなるように形成されている。   In the present embodiment, the first anti-reflection film 501 is formed to be thinner than the second anti-reflection film 502.

また、第1の反射防止膜501は、フォトダイオード21の受光面JSに正電荷蓄積(ホール)蓄積領域が形成されることで暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。たとえば、第1の反射防止膜501は、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイド元素等の酸化物の少なくとも1つを含むように形成されている。第1の反射防止膜501が負の固定電荷を有するように形成することで、その負の固定電荷によって、フォトダイオード21との界面に電界が加わるので、正電荷蓄積(ホール)蓄積領域が形成される。   The first antireflection film 501 has a negative fixed charge so that generation of a dark current is suppressed by forming a positive charge accumulation (hole) accumulation region on the light receiving surface JS of the photodiode 21. It is formed using a high dielectric substance. For example, the first antireflection film 501 is formed so as to include at least one of oxides such as hafnium, zirconium, aluminum, tantalum, titanium, magnesium, yttrium, and lanthanoid elements. By forming the first antireflection film 501 to have negative fixed charges, an electric field is applied to the interface with the photodiode 21 by the negative fixed charges, so that a positive charge storage (hole) storage region is formed. Is done.

たとえば、1〜20nmの膜厚になるように成膜されたハフニウム酸化膜(HfO膜)を、第1の反射防止膜501として設けている。 For example, a hafnium oxide film (HfO 2 film) formed to have a thickness of 1 to 20 nm is provided as the first antireflection film 501.

反射防止膜50において、第2の反射防止膜502は、図3に示すように、第1の反射防止膜501と遮光膜60との少なくとも一方を介在して、半導体層101の裏面(上面)を被覆するように形成されている。   In the anti-reflection film 50, the second anti-reflection film 502 has a back surface (upper surface) of the semiconductor layer 101 with at least one of the first anti-reflection film 501 and the light shielding film 60 interposed therebetween, as shown in FIG. It is formed so as to cover.

具体的には、図3に示すように、半導体層101の裏面においてフォトダイオード21が形成された部分では、第1の反射防止膜501が半導体層101との間に介在するように、第2の反射防止膜502が設けられている。   Specifically, as shown in FIG. 3, at the portion where the photodiode 21 is formed on the back surface of the semiconductor layer 101, the second antireflection film 501 is interposed between the semiconductor layer 101 and the second antireflection film 501. Is provided.

また、半導体層101の裏面において画素分離部101pbが形成された部分では、第1の反射防止膜501と遮光膜60との両者が半導体層101との間に介在するように、第2の反射防止膜502が設けられている。ここでは、第1の反射防止膜501の上面のうち、半導体層101にて画素分離部101pbが設けられた部分に遮光膜60が設けられており、この遮光膜60を被覆するように、第1の反射防止膜501の上面に第2の反射防止膜502が設けられている。つまり、第1の反射防止膜501の平坦な面に凸状な遮光膜60が設けられて、凹凸面が設けられており、この凹凸面に沿うように、第2の反射防止膜502が一定の厚みで設けられている。   In the portion where the pixel separation portion 101 pb is formed on the back surface of the semiconductor layer 101, the second reflection layer is formed so that both the first antireflection film 501 and the light shielding film 60 are interposed between the semiconductor layer 101. The prevention film 502 is provided. Here, on the upper surface of the first anti-reflection film 501, a light-shielding film 60 is provided in a portion of the semiconductor layer 101 where the pixel separation portion 101 pb is provided. A second anti-reflection film 502 is provided on the upper surface of one anti-reflection film 501. That is, the convex anti-reflection film 60 is provided on the flat surface of the first anti-reflection film 501 and the uneven surface is provided, and the second anti-reflection film 502 is fixed along the uneven surface. The thickness is provided.

本実施形態においては、第2の反射防止膜502は、第1の反射防止膜501よりも膜厚が厚くなるように形成されている。   In the present embodiment, the second anti-reflection film 502 is formed to be thicker than the first anti-reflection film 501.

たとえば、第1の反射防止膜501と合計した膜厚が40〜80nmになるように成膜されたハフニウム酸化膜(HfO膜)が、第2の反射防止膜502として形成されている。 For example, a hafnium oxide film (HfO 2 film) formed so as to have a total thickness of 40 to 80 nm in total with the first antireflection film 501 is formed as the second antireflection film 502.

第1の反射防止膜501,第2の反射防止膜502については、上記のハフニウム酸化膜(HfO膜)の他に、種々の材料を用いることが可能である。 Various materials can be used for the first antireflection film 501 and the second antireflection film 502 in addition to the above-described hafnium oxide film (HfO 2 film).

ここでは、シリコン酸化膜(SiO膜)よりもフラットバンド電圧が大きい材料を用いて、第1の反射防止膜501を形成することが好適である。 Here, it is preferable to form the first anti-reflection film 501 using a material having a higher flat band voltage than a silicon oxide film (SiO 2 film).

たとえば、下記の高誘電体(High−k)材料を用いて、第1の反射防止膜501を形成することが好適である。なお、下記において、ΔVfbは、High−k材料のフラットバンド電圧Vfb(High−k)からSiOのフラットバンド電圧Vfb(SiO)を差分した値を示している(つまり、ΔVfb=Vfb(High−k)−Vfb(SiO))。
・Al(ΔVfb=4〜6V)
・HfO(ΔVfb=2〜3V)
・ZrO(ΔVfb=2〜3V)
・TiO(ΔVfb=3〜4V)
・Ta(ΔVfb=3〜4V)
・MgO(ΔVfb=1.5〜2.5V)
For example, it is preferable to form the first antireflection film 501 using the following high dielectric (High-k) material. In the following, Delta] Vfb is a flat-band voltage Vfb of High-k material (High-k) indicates a value obtained SiO 2 of the flat band voltage Vfb of (SiO 2) and the difference (i.e., Delta] Vfb = Vfb (High -k) -Vfb (SiO 2)) .
・ Al 2 O 3 (ΔVfb = 4 to 6 V)
・ HfO 2 (ΔVfb = 2-3V)
・ ZrO 2 (ΔVfb = 2-3V)
・ TiO 2 (ΔVfb = 3-4V)
・ Ta 2 O 5 (ΔVfb = 3-4V)
・ MgO 2 (ΔVfb = 1.5-2.5V)

また、上記の材料の他に、下記の材料を用いて、第2の反射防止膜502を形成することが好適である。
・SiN
・SiON
In addition, it is preferable to form the second antireflection film 502 using the following materials in addition to the above materials.
・ SiN
・ SiON

上記では、第1の反射防止膜501,第2の反射防止膜502の両者について、ハフニウム酸化膜(HfO膜)を用いる場合について説明したが、これに限定されない。上記のような種々の材料を、適宜、組み合わせて用いることが可能である。 In the above, the case where the hafnium oxide film (HfO 2 film) is used for both the first antireflection film 501 and the second antireflection film 502 has been described, but the present invention is not limited to this. Various materials as described above can be used in appropriate combination.

たとえば、下記のような材料の組み合わせで、第1の反射防止膜501,第2の反射防止膜502を形成することが好適である。なお、下記では、左側が、第1の反射防止膜501を形成する際に用いる材料を示しており、右側が、第2の反射防止膜502を形成する際に用いる材料を示している。
(第1の反射防止膜501の材料,第2の反射防止膜502の材料)=
(HfO,HfO
(HfO,Ta
(HfO,Al
(HfO,ZrO
(HfO,TiO
(MgO,HfO
(Al,SiN)
(HfO,SiON)
For example, it is preferable to form the first antireflection film 501 and the second antireflection film 502 using a combination of the following materials. In the following, the left side shows a material used for forming the first anti-reflection film 501, and the right side shows a material used for forming the second anti-reflection film 502.
(Material of the first antireflection film 501, material of the second antireflection film 502) =
(HfO 2 , HfO 2 )
(HfO 2 , Ta 2 O 5 )
(HfO 2 , Al 2 O 3 )
(HfO 2 , ZrO 2 )
(HfO 2 , TiO 2 )
(MgO 2 , HfO 2 )
(Al 2 O 3 , SiN)
(HfO 2 , SiON)

(e)遮光膜60について
固体撮像装置1において、遮光膜60は、図3に示すように、半導体層101の裏面(図3では上面)の側に設けられている。
(E) Light-Shielding Film 60 In the solid-state imaging device 1, the light-shielding film 60 is provided on the back surface (the upper surface in FIG. 3) of the semiconductor layer 101 as shown in FIG.

遮光膜60は、半導体層101の上方から半導体層101の裏面へ向かう入射光Hの一部を、遮光するように構成されている。   The light shielding film 60 is configured to shield a part of the incident light H traveling from above the semiconductor layer 101 to the back surface of the semiconductor layer 101.

図3に示すように、遮光膜60は、半導体層101の内部に設けられた画素分離部101pbの上方に設けられている。これに対して、半導体層101の内部に設けられたフォトダイオード21の上方においては、フォトダイオード21に入射光Hが入射するように、遮光膜60は、設けられておらず、開口している。   As shown in FIG. 3, the light-shielding film 60 is provided above the pixel separating portion 101pb provided inside the semiconductor layer 101. On the other hand, above the photodiode 21 provided inside the semiconductor layer 101, the light-shielding film 60 is not provided but is open so that the incident light H enters the photodiode 21. .

つまり、図4では図示をしていないが、遮光膜60は、画素分離部101pbと同様に、平面形状が格子状になるように形成されている。   That is, although not shown in FIG. 4, the light-shielding film 60 is formed so that the planar shape becomes a lattice shape, similarly to the pixel separating portion 101pb.

本実施形態においては、図3に示すように、遮光膜60は、第1の反射防止膜501の上面において、凸形状に突き出るように設けられている。そして、遮光膜60は、第2の反射防止膜502によって、上面が被覆されていると共に、凸形状の側部が、第2の反射防止膜502で接触されるように設けられている。   In the present embodiment, as shown in FIG. 3, the light shielding film 60 is provided on the upper surface of the first antireflection film 501 so as to protrude in a convex shape. The light-shielding film 60 is provided such that the upper surface is covered with the second anti-reflection film 502 and the convex side portion is in contact with the second anti-reflection film 502.

遮光膜60は、光を遮光する遮光材料で形成されている。たとえば、膜厚が100〜400nmになるように成膜されたタングステン(W)膜が、遮光膜60として形成されている。この他に、窒化チタン(TiN)膜と、タングステン(W)膜とを積層することで、遮光膜60を形成しても好適である。   The light shielding film 60 is formed of a light shielding material that blocks light. For example, a tungsten (W) film formed to have a thickness of 100 to 400 nm is formed as the light shielding film 60. In addition, it is also preferable to form the light shielding film 60 by laminating a titanium nitride (TiN) film and a tungsten (W) film.

(f)その他
この他に、図3に示すように、半導体層101の裏面側においては、反射防止膜50の上面に平坦化膜HTが設けられている。そして、その平坦化膜HTの上面には、カラーフィルタCFと、マイクロレンズMLが設けられている。
(F) Others In addition, as shown in FIG. 3, on the back surface side of the semiconductor layer 101, a flattening film HT is provided on the upper surface of the antireflection film 50. The color filter CF and the microlens ML are provided on the upper surface of the flattening film HT.

カラーフィルタCFは、たとえば、赤色フィルタ層(図示なし)、緑色フィルタ層(図示なし)、青色フィルタ層(図示なし)を含み、ベイヤー配列で、その3原色の各フィルタ層が、各画素Pに対応するように配置されている。つまり、カラーフィルタCFは、水平方向xと水力方向yとにおいて隣接して並ぶ画素Pの間で、異なる色の光を透過するように、カラーフィルタCFが構成されている。   The color filter CF includes, for example, a red filter layer (not shown), a green filter layer (not shown), and a blue filter layer (not shown), and each filter layer of the three primary colors is provided in each pixel P in a Bayer arrangement. It is arranged to correspond. That is, the color filter CF is configured such that light of different colors is transmitted between the pixels P adjacent to each other in the horizontal direction x and the hydraulic direction y.

マイクロレンズMLは、各画素Pに対応するように複数が配置されている。マイクロレンズMLは、半導体層101の裏面側において凸状に突き出した凸レンズであり、各画素Pのフォトダイオード21へ入射光Hを集光するように構成されている。たとえば、マイクロレンズMLは、樹脂などの有機材料を用いて形成されている。   A plurality of micro lenses ML are arranged so as to correspond to each pixel P. The micro lens ML is a convex lens that protrudes in a convex shape on the back surface side of the semiconductor layer 101, and is configured to collect incident light H to the photodiode 21 of each pixel P. For example, the micro lens ML is formed using an organic material such as a resin.

(2)製造方法
上記の固体撮像装置1を製造する製造方法の要部について説明する。
(2) Manufacturing Method A main part of a manufacturing method of manufacturing the solid-state imaging device 1 will be described.

図6〜図10は、本発明にかかる実施形態1において、固体撮像装置の製造方法を示す図である。   6 to 10 are diagrams illustrating a method of manufacturing a solid-state imaging device according to the first embodiment of the present invention.

図6〜図10は、図3と同様に、断面を示しており、各図に示す工程を順次経て、図3等に示した固体撮像装置1について製造をする。   FIGS. 6 to 10 show cross sections, as in FIG. 3, and the solid-state imaging device 1 shown in FIG.

(2−1)フォトダイオード21等の形成
まず、図6に示すように、フォトダイオード21等の形成を実施する。
(2-1) Formation of Photodiode 21, etc. First, as shown in FIG. 6, the formation of the photodiode 21 and the like are performed.

ここでは、単結晶シリコン半導体からなる半導体基板の表面から不純物をイオン注入することで、フォトダイオード21,画素分離部101pbを形成する。そして、その半導体基板の表面に、画素トランジスタTr(図6では図示なし)を形成後、その画素トランジスタTrを被覆するように、配線層111を形成する。そして、配線層111の表面に支持基板SSを貼り合わせる。   Here, the photodiode 21 and the pixel separation portion 101pb are formed by ion-implanting impurities from the surface of a semiconductor substrate formed of a single crystal silicon semiconductor. Then, after forming a pixel transistor Tr (not shown in FIG. 6) on the surface of the semiconductor substrate, a wiring layer 111 is formed so as to cover the pixel transistor Tr. Then, the support substrate SS is attached to the surface of the wiring layer 111.

この後、半導体基板を、たとえば、10〜20μm程度の厚みになるように薄膜化することで、上述した半導体層101が形成される。たとえば、CMP法によって研磨することで薄膜化を実施する。   Thereafter, the semiconductor substrate 101 is formed by thinning the semiconductor substrate so as to have a thickness of, for example, about 10 to 20 μm. For example, thinning is performed by polishing by a CMP method.

(2−2)第1の反射防止膜501の形成
つぎに、図7に示すように、第1の反射防止膜501を形成する。
(2-2) Formation of First Anti-Reflection Film 501 Next, as shown in FIG. 7, a first anti-reflection film 501 is formed.

ここでは、図7に示すように、半導体層101の裏面(上面)を被覆するように、第1の反射防止膜501を形成する。   Here, as shown in FIG. 7, the first antireflection film 501 is formed so as to cover the back surface (upper surface) of the semiconductor layer 101.

具体的には、図3に示すように、半導体層101の裏面において、フォトダイオード21が形成された部分、および、画素分離部101pbが形成された部分を被覆するように、第1の反射防止膜501を設ける。   Specifically, as shown in FIG. 3, the first anti-reflection coating is formed on the back surface of the semiconductor layer 101 so as to cover the portion where the photodiode 21 is formed and the portion where the pixel separation portion 101pb is formed. A film 501 is provided.

たとえば、ALD(Atomic Layer Deposition)法によって、200〜300℃の成膜温度の条件下で、1〜20nmの膜厚になるようにハフニウム酸化膜(HfO膜)を成膜することで、第1の反射防止膜501を設ける。 For example, a hafnium oxide film (HfO 2 film) is formed by an ALD (Atomic Layer Deposition) method at a film formation temperature of 200 to 300 ° C. so as to have a film thickness of 1 to 20 nm. One anti-reflection film 501 is provided.

(2−3)遮光膜60の形成
つぎに、図8に示すように、遮光膜60を形成する。
(2-3) Formation of Light Shielding Film 60 Next, as shown in FIG. 8, the light shielding film 60 is formed.

ここでは、図8に示すように、半導体層101の内部に設けられた画素分離部101pbの上方に位置するように、第1の反射防止膜501の上面に、遮光膜60を形成する。   Here, as shown in FIG. 8, the light-shielding film 60 is formed on the upper surface of the first antireflection film 501 so as to be located above the pixel separation portion 101pb provided inside the semiconductor layer 101.

たとえば、スパッタリング法で、膜厚が100〜400nmになるように、第1の反射防止膜501の上面にタングステン(W)膜(図示なし)を成膜後、そのタングステン膜についてパターン加工することで、遮光膜60を形成する。具体的には、ドライエッチング処理を実施することで、タングステン膜から遮光膜60を形成する。   For example, a tungsten (W) film (not shown) is formed on the upper surface of the first antireflection film 501 by a sputtering method so as to have a thickness of 100 to 400 nm, and then the tungsten film is patterned. Then, the light shielding film 60 is formed. Specifically, the light-shielding film 60 is formed from a tungsten film by performing a dry etching process.

(2−4)第2の反射防止膜502の形成
つぎに、図9に示すように、第2の反射防止膜502を形成する。
(2-4) Formation of Second Anti-Reflection Film 502 Next, as shown in FIG. 9, a second anti-reflection film 502 is formed.

ここでは、図9に示すように、第2の反射防止膜502が第1の反射防止膜501と遮光膜60との少なくとも一方を介在して、半導体層101の裏面(上面)を被覆するように、第2の反射防止膜502を形成する。   Here, as shown in FIG. 9, the second anti-reflection film 502 covers the back surface (upper surface) of the semiconductor layer 101 with at least one of the first anti-reflection film 501 and the light shielding film 60 interposed therebetween. Next, a second anti-reflection film 502 is formed.

具体的には、図9に示すように、フォトダイオード21の形成部分では、第1の反射防止膜501のみが介在し、画素分離部101pbの形成部分では、第1の反射防止膜501と遮光膜60との両者が介在するように、第2の反射防止膜502を形成する。   Specifically, as shown in FIG. 9, only the first anti-reflection film 501 is interposed in the portion where the photodiode 21 is formed, and the first anti-reflection film 501 and the light-shielding portion are formed in the portion where the pixel separation portion 101pb is formed. A second anti-reflection film 502 is formed so that both the film 60 and the film 60 are interposed.

たとえば、第1の反射防止膜501と合計した膜厚が40〜80nmになるように物理的気相成長(PVD)法でハフニウム酸化膜(HfO膜)を成膜することで、第2の反射防止膜502を形成する。PVD法による成膜は、ALD法の場合と比較して、成膜速度が速いので、短時間で厚い膜を形成することが可能になる。 For example, a hafnium oxide film (HfO 2 film) is formed by a physical vapor deposition (PVD) method so that the total thickness of the first antireflection film 501 and the first anti-reflection film 501 is 40 to 80 nm. An anti-reflection film 502 is formed. The film formation rate by the PVD method is higher than that of the ALD method, so that a thick film can be formed in a short time.

(2−5)平坦化膜HTの形成
つぎに、図10に示すように、平坦化膜HTを形成する。
(2-5) Formation of Flattening Film HT Next, as shown in FIG. 10, a flattening film HT is formed.

ここでは、図10に示すように、第2の反射防止膜502上において、上面が平坦になるように、平坦化膜HTを形成する。   Here, as shown in FIG. 10, a flattening film HT is formed over the second antireflection film 502 so that the upper surface becomes flat.

たとえば、樹脂などの有機材料を、スピンコート法で塗布することで、この平坦化膜HTを形成する。   For example, the flattening film HT is formed by applying an organic material such as a resin by a spin coating method.

この後、図3で示したように、半導体層101の裏面側に、カラーフィルタCF、マイクロレンズMLを設ける。このようにすることで、裏面照射型のCMOS型イメージセンサを完成させる。   Thereafter, as shown in FIG. 3, a color filter CF and a microlens ML are provided on the back surface side of the semiconductor layer 101. In this manner, a backside illumination CMOS image sensor is completed.

(3)まとめ
以上のように、本実施形態では、入射光Hを受光面JSで受光する複数のフォトダイオード21が、複数の画素Pに対応するように、半導体層101の内部に設けられている。そして、半導体層101にて入射光Hが入射する裏面(上面)の側には、入射光Hの反射を防止する反射防止膜50が設けられている。また、半導体層101の裏面の側には、入射光Hが受光面JSへ通過する開口が形成されている遮光膜60が設けられている。
(3) Conclusion As described above, in the present embodiment, the plurality of photodiodes 21 that receive the incident light H on the light receiving surface JS are provided inside the semiconductor layer 101 so as to correspond to the plurality of pixels P. I have. An anti-reflection film 50 for preventing reflection of the incident light H is provided on the back surface (upper surface) of the semiconductor layer 101 on which the incident light H is incident. Further, on the back surface side of the semiconductor layer 101, there is provided a light shielding film 60 in which an opening through which the incident light H passes to the light receiving surface JS is formed.

ここで、反射防止膜50は、第1の反射防止膜501と第2の反射防止膜502との複数の膜を含み、第1の反射防止膜501が、裏面において受光面JSおよび遮光膜60が設けられた部分を被覆するように設けられている。これと共に、反射防止膜50においては、第2の反射防止膜502が、裏面において受光面JSが設けられた部分を被覆するように第1の反射防止膜501の上に形成されている。第1の反射防止膜501は、第2の反射防止膜502よりも膜厚が薄い。そして、遮光膜60は、第2の反射防止膜502の上に設けられておらず、第1の反射防止膜501の上に設けられている(図3参照)。   Here, the anti-reflection film 50 includes a plurality of films of a first anti-reflection film 501 and a second anti-reflection film 502, and the first anti-reflection film 501 has a light-receiving surface JS and a light-shielding film Is provided so as to cover the portion provided with. At the same time, in the anti-reflection film 50, the second anti-reflection film 502 is formed on the first anti-reflection film 501 so as to cover the portion on the back surface where the light receiving surface JS is provided. The thickness of the first anti-reflection film 501 is smaller than that of the second anti-reflection film 502. The light-shielding film 60 is not provided on the second anti-reflection film 502 but is provided on the first anti-reflection film 501 (see FIG. 3).

このように本実施形態では、半導体層101と遮光膜60との間には、薄い第1の反射防止膜501のみが形成されている。このため、遮光膜60の下方を入射光Hが透過することを抑制可能であるので、その画素Pに入射した入射光Hが、隣接する他の画素Pのフォトダイオード21に入射することを防止できる。つまり、入射光Hが直下の受光面JSに入射し、他の色の光を受光する他の画素Pの受光面JSへ入射することを防止することができる。   As described above, in the present embodiment, only the thin first anti-reflection film 501 is formed between the semiconductor layer 101 and the light shielding film 60. Therefore, it is possible to prevent the incident light H from transmitting below the light-shielding film 60, and thus prevent the incident light H that has entered the pixel P from entering the photodiode 21 of another adjacent pixel P. it can. That is, it is possible to prevent the incident light H from being incident on the light receiving surface JS immediately below and from being incident on the light receiving surface JS of another pixel P that receives light of another color.

よって、本実施形態においては、「混色」が発生することを防止し、撮像したカラー画像において色再現性を向上可能である   Therefore, in the present embodiment, it is possible to prevent “color mixture” from occurring and to improve color reproducibility in a captured color image.

したがって、本実施形態は、画像品質を向上させることができる。   Therefore, the present embodiment can improve image quality.

また、本実施形態では、負の固定電荷を有する高誘電体を用いて第1の反射防止膜501を形成している。このため、フォトダイオード21の受光面JSに正電荷蓄積(ホール)蓄積領域が形成されるので、暗電流の発生を抑制できる。   In the present embodiment, the first anti-reflection film 501 is formed using a high dielectric having a negative fixed charge. For this reason, a positive charge accumulation (hole) accumulation region is formed on the light receiving surface JS of the photodiode 21, so that generation of dark current can be suppressed.

また、本実施形態では、屈折率が1.5以上の材料を用いて反射防止膜50を形成している。このため、シリコン(Si)との屈折率差が小さくなるので、そのシリコンの受光面における反射防止の効果を奏することができる。特に、下層のSiの屈折率(3.6)と上層のSiOの屈折率(1.45)の中間の屈折率の材料を用いることが好適である。具体的には、SiN膜(屈折率が2程度)を、反射防止膜50を形成することが好適である。その他、TiOのような高屈折率膜(屈折率2.5程度)を用いても良い。よって、屈折率が1.5以上であって、2.6以下の材料を用いて、反射防止膜50を形成することが好適である。
また、本実施形態では、ALD法で第1の反射防止膜501を成膜している。このため、界面準位の少ない良好なシリコン界面を形成できるので、暗電流低減の効果を奏することができる。
In this embodiment, the antireflection film 50 is formed using a material having a refractive index of 1.5 or more. For this reason, the difference in the refractive index from silicon (Si) is reduced, so that the effect of preventing reflection of the silicon on the light receiving surface can be obtained. In particular, it is preferable to use a material having an intermediate refractive index between the lower layer Si (3.6) and the upper layer SiO 2 (1.45). Specifically, it is preferable to form the SiN film (having a refractive index of about 2) and the antireflection film 50. In addition, a high refractive index film such as TiO 2 (refractive index of about 2.5) may be used. Therefore, it is preferable to form the antireflection film 50 using a material having a refractive index of 1.5 or more and 2.6 or less.
In this embodiment, the first antireflection film 501 is formed by the ALD method. For this reason, a good silicon interface with few interface states can be formed, and the effect of dark current reduction can be obtained.

<2.実施形態2>
(1)装置構成など
図11は、本発明にかかる実施形態2において、固体撮像装置1bの要部を示す図である。
<2. Embodiment 2>
(1) Device Configuration, etc. FIG. 11 is a diagram illustrating a main part of a solid-state imaging device 1b according to the second embodiment of the present invention.

図11は、図3と同様に、画素Pの断面を示している。   FIG. 11 shows a cross section of the pixel P, similarly to FIG.

図11に示すように、本実施形態においては、絶縁膜Z1が設けられている。これと共に、遮光膜60bの材料が実施形態1の場合と異なる。これらの点を除き、本実施形態は、実施形態1と同様である。このため、重複する部分については、記載を省略する。   As shown in FIG. 11, in the present embodiment, an insulating film Z1 is provided. At the same time, the material of the light shielding film 60b is different from that of the first embodiment. Except for these points, the present embodiment is the same as the first embodiment. Therefore, the description of the overlapping portions will be omitted.

本実施形態では、遮光膜60bは、実施形態1と異なり、チタン(Ti)膜が用いられて形成されている。   In the present embodiment, unlike the first embodiment, the light shielding film 60b is formed using a titanium (Ti) film.

チタン膜は、密着性に優れる。しかしながら、チタン膜は、還元作用が強い。   Titanium films have excellent adhesion. However, the titanium film has a strong reducing action.

第1の反射防止膜501として形成されたハフニウム酸化膜(HfO膜)上に、直接、遮光膜60bとしてチタン膜を形成した場合には、両者の膜の間で反応が生ずる。このため、この場合には、界面準位に起因した暗電流の発生を効果的に抑制することが困難な場合がある。 When a titanium film is directly formed as the light shielding film 60b on the hafnium oxide film (HfO 2 film) formed as the first anti-reflection film 501, a reaction occurs between the two films. For this reason, in this case, it may be difficult to effectively suppress the generation of the dark current due to the interface state.

このような不具合の発生を防止するために、本実施形態では、図11に示すように、第1の反射防止膜501として形成されたハフニウム酸化膜(HfO膜)と、遮光膜60bとして形成されたチタン膜との間に、絶縁膜Z1を中間層として設けている。 In order to prevent such a problem from occurring, in the present embodiment, as shown in FIG. 11, a hafnium oxide film (HfO 2 film) formed as a first antireflection film 501 and a light shielding film 60b are formed. An insulating film Z1 is provided as an intermediate layer between the formed titanium film.

つまり、本実施形態では、絶縁膜Z1は、遮光膜60bよりも第1の反射防止膜501との間の反応が生じにくい材料を用いて形成されている。   That is, in the present embodiment, the insulating film Z1 is formed using a material that does not easily react with the first antireflection film 501 than the light-shielding film 60b.

たとえば、絶縁膜Z1は、シリコン酸化膜であり、膜厚が、10nm〜50nmになるように形成されている。   For example, the insulating film Z1 is a silicon oxide film, and is formed to have a thickness of 10 nm to 50 nm.

(2)製造方法
上記の固体撮像装置を製造する製造方法の要部について説明する。
(2) Manufacturing Method A main part of a manufacturing method for manufacturing the solid-state imaging device will be described.

図12〜図14は、本発明にかかる実施形態2において、固体撮像装置1bの製造方法を示す図である。   12 to 14 are diagrams illustrating a method of manufacturing the solid-state imaging device 1b according to the second embodiment of the present invention.

図12〜図14は、図11と同様に、断面を示しており、図12〜図14に示す各工程を順次経て、図11に示した固体撮像装置について製造をする。   FIGS. 12 to 14 show cross sections in the same manner as FIG. 11, and the solid-state imaging device shown in FIG. 11 is manufactured through the respective steps shown in FIGS.

本実施形態の場合においても、実施形態1の場合と同様に、図6,図7に示すように、フォトダイオード21等の形成、第1の反射防止膜501の形成を実施する。   Also in the case of the present embodiment, the formation of the photodiode 21 and the like and the formation of the first antireflection film 501 are performed as shown in FIGS.

(2−1)絶縁膜Z1,遮光膜60bの形成
つぎに、図12に示すように、絶縁膜Z1,遮光膜60bを形成する。
(2-1) Formation of Insulating Film Z1 and Light-Shielding Film 60b Next, as shown in FIG. 12, the insulating film Z1 and the light-shielding film 60b are formed.

ここでは、図12に示すように、半導体層101の内部に設けられた画素分離部101pbの上方に位置するように、第1の反射防止膜501の上面に、絶縁膜Z1と遮光膜60とを形成する。   Here, as shown in FIG. 12, the insulating film Z1 and the light shielding film 60 are formed on the upper surface of the first anti-reflection film 501 so as to be located above the pixel separation portion 101pb provided inside the semiconductor layer 101. To form

たとえば、プラズマCVD法で、膜厚が10nm〜50nmになるように、第1の反射防止膜501の上面にシリコン酸化膜を形成する。その後、たとえば、スパッタリング法で、膜厚が10〜50nmになるように、そのシリコン酸化膜の上面に密着層としてチタン(Ti)膜を成膜する。その後、遮光膜としてタングステン(W)膜を100〜400nmの厚みになるように成膜する。   For example, a silicon oxide film is formed on the upper surface of the first antireflection film 501 by a plasma CVD method so that the film thickness becomes 10 nm to 50 nm. Thereafter, a titanium (Ti) film is formed as an adhesion layer on the upper surface of the silicon oxide film by, for example, a sputtering method so that the film thickness becomes 10 to 50 nm. Thereafter, a tungsten (W) film is formed as a light-shielding film so as to have a thickness of 100 to 400 nm.

そして、シリコン酸化膜とタングステン・チタン膜とのそれぞれについてパターン加工することで、絶縁膜Z1,遮光膜60bを形成する。具体的には、シリコン酸化膜についてドライエッチング処理を実施することで、絶縁膜Z1にパターン加工する。また、タングステン・チタン膜についてドライエッチング処理を実施することで、遮光膜60bにパターン加工する。   Then, the insulating film Z1 and the light shielding film 60b are formed by patterning each of the silicon oxide film and the tungsten / titanium film. Specifically, the silicon oxide film is subjected to dry etching to pattern the insulating film Z1. Further, by performing dry etching on the tungsten / titanium film, pattern processing is performed on the light shielding film 60b.

(2−2)第2の反射防止膜502の形成
つぎに、図13に示すように、第2の反射防止膜502を形成する。
(2-2) Formation of Second Anti-Reflection Film 502 Next, as shown in FIG. 13, a second anti-reflection film 502 is formed.

ここでは、図13に示すように、絶縁膜Z1と遮光膜60bとが形成された第1の反射防止膜501の上面を被覆するように、第2の反射防止膜502を形成する。   Here, as shown in FIG. 13, the second anti-reflection film 502 is formed so as to cover the upper surface of the first anti-reflection film 501 on which the insulating film Z1 and the light shielding film 60b are formed.

たとえば、実施形態1の場合と同様に、物理的気相成長(PVD)法でハフニウム酸化膜(HfO膜)を成膜することで、第2の反射防止膜502を形成する。 For example, as in the case of Embodiment 1, the second anti-reflection film 502 is formed by forming a hafnium oxide film (HfO 2 film) by a physical vapor deposition (PVD) method.

これにより、フォトダイオード21の形成部分では、第1の反射防止膜501のみが介在し、画素分離部101pbの形成部分では、第1の反射防止膜501と絶縁膜Z1と遮光膜60bとが介在するように、第2の反射防止膜502が形成される。   Accordingly, only the first anti-reflection film 501 is interposed in the portion where the photodiode 21 is formed, and the first anti-reflection film 501, the insulating film Z1, and the light-shielding film 60b are interposed in the portion where the pixel separation portion 101pb is formed. As a result, a second anti-reflection film 502 is formed.

(2−3)平坦化膜HTの形成
つぎに、図14に示すように、平坦化膜HTを形成する。
(2-3) Formation of Flattening Film HT Next, as shown in FIG. 14, a flattening film HT is formed.

ここでは、図14に示すように、実施形態1の場合と同様に、第2の反射防止膜502上において、上面が平坦になるように、平坦化膜HTを形成する。   Here, as shown in FIG. 14, as in the case of the first embodiment, a flattening film HT is formed on the second antireflection film 502 so that the upper surface becomes flat.

この後、図11で示したように、半導体層101の裏面側に、カラーフィルタCF、マイクロレンズMLを設ける。このようにすることで、裏面照射型のCMOS型イメージセンサを完成させる。   Thereafter, as shown in FIG. 11, a color filter CF and a microlens ML are provided on the back surface side of the semiconductor layer 101. In this manner, a backside illumination CMOS image sensor is completed.

(3)まとめ (3) Summary

本実施形態では、実施形態1の場合と同様に、半導体層101と遮光膜60bとの間には、薄い第1の反射防止膜501のみが形成されている(図11参照)。   In this embodiment, only the thin first anti-reflection film 501 is formed between the semiconductor layer 101 and the light-shielding film 60b as in the case of the first embodiment (see FIG. 11).

よって、「混色」が発生することを防止し、撮像したカラー画像において色再現性を向上可能である。
また、本実施形態においては、実施形態1と異なり、第1の反射防止膜501と遮光膜60bとの間に絶縁膜Z1が設けられている(図11参照)。
Therefore, it is possible to prevent “color mixture” from occurring and to improve color reproducibility in a captured color image.
Further, in the present embodiment, unlike the first embodiment, an insulating film Z1 is provided between the first antireflection film 501 and the light shielding film 60b (see FIG. 11).

このため、本実施形態では、第1の反射防止膜501と遮光膜60bとの間の反応が防止される。よって、密着性の向上のために、還元作用が強いチタンなどの材料を遮光膜60bに用いた場合でも、第1の反射防止膜501に含まれる負の固定電荷の作用によって、界面準位に起因した暗電流の発生を効果的に抑制できる。   For this reason, in the present embodiment, a reaction between the first antireflection film 501 and the light shielding film 60b is prevented. Therefore, even when a material such as titanium having a strong reducing action is used for the light-shielding film 60b in order to improve the adhesion, the effect of the negative fixed charges included in the first antireflection film 501 causes the interface state to be reduced. Generation of the resulting dark current can be effectively suppressed.

したがって、本実施形態は、画像品質を向上させることができる。   Therefore, the present embodiment can improve image quality.

なお、上記の他に、下記に示す材料の組み合わせで第1の反射防止膜501と遮光膜60bとを形成する場合には、本実施形態のように、絶縁膜Z1を中間層として設けることが好適である。
(第1の反射防止膜501の材料,遮光膜60bの材料)=
(HfO,Ti)、(Al,Ti)、(ZrO,Ti)
In addition, in addition to the above, when the first antireflection film 501 and the light-shielding film 60b are formed by a combination of the following materials, the insulating film Z1 may be provided as an intermediate layer as in the present embodiment. It is suitable.
(Material of the first antireflection film 501 and material of the light shielding film 60b) =
(HfO 2 , Ti), (Al 2 O 3 , Ti), (ZrO 2 , Ti)

<3.実施形態3>
(1)装置構成など
図15は、本発明にかかる実施形態3において、固体撮像装置1cの要部を示す図である。
<3. Third Embodiment>
(1) Device Configuration, etc. FIG. 15 is a diagram illustrating a main part of a solid-state imaging device 1c according to the third embodiment of the present invention.

図15は、図3と同様に、画素Pの断面を示している。   FIG. 15 shows a cross section of the pixel P, similarly to FIG.

図15に示すように、本実施形態においては、反射防止膜50cと遮光膜60cの構成が、実施形態1と異なる。この点を除き、本実施形態は、実施形態1と同様である。このため、重複する部分については、記載を省略する。   As shown in FIG. 15, in the present embodiment, the configurations of the antireflection film 50c and the light shielding film 60c are different from those of the first embodiment. Except for this point, the present embodiment is the same as the first embodiment. Therefore, the description of the overlapping portions will be omitted.

(a)反射防止膜50cについて
反射防止膜50cは、図15に示すように、実施形態1と同様に、第1の反射防止膜501と、第2の反射防止膜502cとの複数の膜を含む。
(A) Regarding anti-reflection film 50c As shown in FIG. 15, the anti-reflection film 50c is composed of a plurality of first and second anti-reflection films 501 and 502c as in the first embodiment. Including.

反射防止膜50cにおいて、第1の反射防止膜501は、実施形態1の場合と同様に、半導体層101の裏面(図15では上面)上に設けられている。そして、第2の反射防止膜502cは、図15に示すように、半導体層101の裏面にて、フォトダイオード21が形成された部分で第1の反射防止膜501が介在するように設けられている。   In the antireflection film 50c, the first antireflection film 501 is provided on the back surface (the upper surface in FIG. 15) of the semiconductor layer 101, as in the first embodiment. Then, as shown in FIG. 15, the second anti-reflection film 502c is provided on the back surface of the semiconductor layer 101 so that the first anti-reflection film 501 is interposed at the portion where the photodiode 21 is formed. I have.

しかしながら、半導体層101の裏面において、画素分離部101pbが形成された部分では、実施形態1の場合と異なり、第2の反射防止膜502cが設けられていない。   However, unlike the first embodiment, the second anti-reflection film 502c is not provided on the back surface of the semiconductor layer 101 where the pixel separation portion 101pb is formed.

(b)遮光膜60cについて
図15に示すように、遮光膜60cは、実施形態1と同様に、第1の反射防止膜501の上面のうち、半導体層101にて画素分離部101pbが設けられた部分に形成されている。しかし、この遮光膜60cを被覆するように、第2の反射防止膜502cが設けられていない。
(B) Light-Shielding Film 60c As shown in FIG. 15, the light-shielding film 60c has a pixel isolation portion 101pb provided on the semiconductor layer 101 on the upper surface of the first anti-reflection film 501, as in the first embodiment. It is formed in the part. However, the second antireflection film 502c is not provided so as to cover the light shielding film 60c.

(c)その他(製造方法など)
本実施形態では、第1の反射防止膜501を成膜後、遮光膜60cの形成前に、第2の反射防止膜502cを形成する。ここでは、第1の反射防止膜501の上面に、第2の反射防止膜502cを形成するための材料膜を成膜した後に、その材料膜をパターン加工することで、第2の反射防止膜502cを形成する。つまり、第1の反射防止膜501の上面のうち、遮光膜60cが形成される部分の表面が露出するように、第2の反射防止膜502cを形成するための材料膜をエッチングし、溝TRを形成することによって、第2の反射防止膜502cを形成する。
(C) Others (manufacturing method, etc.)
In this embodiment, after forming the first antireflection film 501 and before forming the light shielding film 60c, the second antireflection film 502c is formed. Here, after a material film for forming the second anti-reflection film 502c is formed on the upper surface of the first anti-reflection film 501, the material film is patterned to form the second anti-reflection film. Form 502c. That is, the material film for forming the second anti-reflection film 502c is etched so that the surface of the upper surface of the first anti-reflection film 501 where the light shielding film 60c is formed is exposed, and the trench TR is etched. Is formed to form the second antireflection film 502c.

つぎに、その溝TRの内部を埋め込むように、遮光膜60cを形成するための材料膜を、第2の反射防止膜502c上に成膜する。そして、第2の反射防止膜502cの上面が露出するように、平坦化処理をすることで、遮光膜60cを形成する。   Next, a material film for forming the light shielding film 60c is formed on the second antireflection film 502c so as to fill the inside of the trench TR. Then, the light shielding film 60c is formed by performing a flattening process so that the upper surface of the second antireflection film 502c is exposed.

上記のように各部を形成して、固体撮像装置1cを完成させる。   The components are formed as described above to complete the solid-state imaging device 1c.

本実施形態においては、上記のように各部を形成するため、第1の反射防止膜501と、第2の反射防止膜502cとについては、両者の間のエッチング選択比が大きくなる材料で形成することが好適である。また、遮光膜60cについては、溝TRに容易に埋め込むことが可能な材料で形成することが好適である。   In this embodiment, since each part is formed as described above, the first antireflection film 501 and the second antireflection film 502c are formed of a material having a large etching selectivity between them. Is preferred. Further, the light-shielding film 60c is preferably formed of a material that can be easily embedded in the trench TR.

(2)まとめ
本実施形態では、実施形態1の場合と同様に、半導体層101と遮光膜60cとの間には、薄い第1の反射防止膜501のみが形成されている(図15参照)。
(2) Conclusion In the present embodiment, as in the case of the first embodiment, only the thin first anti-reflection film 501 is formed between the semiconductor layer 101 and the light shielding film 60c (see FIG. 15). .

よって、「混色」が発生することを防止し、撮像したカラー画像において色再現性を向上可能である。   Therefore, it is possible to prevent “color mixture” from occurring and to improve color reproducibility in a captured color image.

本実施形態においては、実施形態1の場合と異なり、第2の反射防止膜502は、遮光膜60cの上面を被覆するように形成されていない。遮光膜60cは、第2の反射防止膜502に設けられた溝TRの内部に埋め込まれるように形成されている(図15参照)。   In the present embodiment, unlike the first embodiment, the second antireflection film 502 is not formed so as to cover the upper surface of the light shielding film 60c. The light-shielding film 60c is formed so as to be embedded in the trench TR provided in the second anti-reflection film 502 (see FIG. 15).

このため、本実施形態では、遮光膜60cと第2の反射防止膜502との表面が平坦になっている(図15参照)。よって、その上層に積層する平坦化膜HTを薄膜化可能であって、受光面JSへ入射する光Hの強度を向上可能であるために、高感度化を実現することができる。   Therefore, in the present embodiment, the surfaces of the light shielding film 60c and the second antireflection film 502 are flat (see FIG. 15). Therefore, the planarization film HT stacked thereover can be made thinner and the intensity of the light H incident on the light receiving surface JS can be improved, so that higher sensitivity can be realized.

したがって、本実施形態は、画像品質が向上させることができる。   Therefore, in the present embodiment, the image quality can be improved.

<4.実施形態4>
(1)装置構成など
図16は、本発明にかかる実施形態4において、固体撮像装置1dの要部を示す図である。
<4. Embodiment 4>
(1) Device Configuration, etc. FIG. 16 is a diagram illustrating a main part of a solid-state imaging device 1d according to the fourth embodiment of the present invention.

図16は、図3と同様に、画素Pの断面を示している。   FIG. 16 shows a cross section of the pixel P, similarly to FIG.

図16に示すように、本実施形態においては、反射防止膜50dと遮光膜60dの構成が、実施形態1と異なる。この点を除き、本実施形態は、実施形態1と同様である。このため、重複する部分については、記載を省略する。   As shown in FIG. 16, in the present embodiment, the configurations of the antireflection film 50d and the light shielding film 60d are different from those of the first embodiment. Except for this point, the present embodiment is the same as the first embodiment. Therefore, the description of the overlapping portions will be omitted.

(a)反射防止膜50dについて
反射防止膜50dは、図16に示すように、実施形態1と同様に、第1の反射防止膜501dと、第2の反射防止膜502dとの複数の膜を含む。
(A) Regarding anti-reflection film 50d As shown in FIG. 16, the anti-reflection film 50d includes a plurality of first and second anti-reflection films 501d and 502d as in the first embodiment. Including.

反射防止膜50dにおいて、第1の反射防止膜501dは、図16に示すように、実施形態1と同様に、半導体層101の裏面(上面)側を被覆するように形成されている。つまり、第1の反射防止膜501dは、半導体層101の裏面側において、フォトダイオード21が形成された部分、および、画素分離部101pbが形成された部分を被覆するように設けられている。   In the antireflection film 50d, the first antireflection film 501d is formed so as to cover the back surface (upper surface) side of the semiconductor layer 101, as in the first embodiment, as shown in FIG. That is, the first antireflection film 501d is provided on the back surface side of the semiconductor layer 101 so as to cover the portion where the photodiode 21 is formed and the portion where the pixel separation portion 101pb is formed.

しかしながら、本実施形態では、実施形態1と異なり、半導体層101の裏面側は、平坦でなく、溝TRdが設けられて凹凸面になっており、第1の反射防止膜501dは、この凹凸面を被覆するように一定の厚みで形成されている。   However, in the present embodiment, unlike the first embodiment, the back surface side of the semiconductor layer 101 is not flat, but is provided with a trench TRd and has an uneven surface, and the first antireflection film 501d has the uneven surface. Is formed to have a constant thickness so as to cover.

反射防止膜50dにおいて、第2の反射防止膜502dは、図16に示すように、第1の反射防止膜501dと遮光膜60dとの少なくとも一方を介在して、半導体層101の裏面(上面)を被覆するように形成されている。   In the antireflection film 50d, as shown in FIG. 16, the second antireflection film 502d has a back surface (upper surface) of the semiconductor layer 101 with at least one of the first antireflection film 501d and the light shielding film 60d interposed therebetween. It is formed so as to cover.

具体的には、図16に示すように、半導体層101の裏面においてフォトダイオード21が形成された部分では、実施形態1と同様に、第1の反射防止膜501dが半導体層101との間に介在するように、第2の反射防止膜502dが設けられている。   Specifically, as shown in FIG. 16, in the portion where the photodiode 21 is formed on the back surface of the semiconductor layer 101, the first antireflection film 501 d is placed between the semiconductor layer 101 and the semiconductor layer 101 as in the first embodiment. A second antireflection film 502d is provided so as to be interposed.

また、半導体層101の裏面において画素分離部101pbが形成された部分では、第1の反射防止膜501dと遮光膜60dとの両者が半導体層101との間に介在するように、第2の反射防止膜502が設けられている。   In the portion where the pixel separation portion 101pb is formed on the back surface of the semiconductor layer 101, the second reflection layer 501d and the light-shielding film 60d are so formed that the second reflection layer 501d and the light-shielding film 60d are interposed between the semiconductor layer 101. The prevention film 502 is provided.

本実施形態では、図16に示すように、実施形態1と異なり、半導体層101の裏面側は、溝TRdが設けられており、第1の反射防止膜501dが溝TRdの面を被覆すると共に、その溝TRdの内部に遮光膜60dが設けられている。このため、このように形成された遮光膜60dを介在するように、第1の反射防止膜501dの上面に、第2の反射防止膜502dが設けられている。つまり、第1の反射防止膜501dと遮光膜60dとが設けられた平坦な面に沿うように、第2の反射防止膜502dが一定の厚みで設けられている。   In the present embodiment, as shown in FIG. 16, unlike the first embodiment, a groove TRd is provided on the back surface side of the semiconductor layer 101, and the first antireflection film 501d covers the surface of the groove TRd. A light shielding film 60d is provided inside the trench TRd. Therefore, a second anti-reflection film 502d is provided on the upper surface of the first anti-reflection film 501d so as to interpose the light-shielding film 60d thus formed. That is, the second anti-reflection film 502d is provided with a constant thickness along the flat surface on which the first anti-reflection film 501d and the light shielding film 60d are provided.

(b)遮光膜60dについて
遮光膜60dは、図16に示すように、半導体層101の内部に設けられた画素分離部101pbの上方に設けられている。
(B) About the light-shielding film 60d The light-shielding film 60d is provided above the pixel separating portion 101pb provided inside the semiconductor layer 101, as shown in FIG.

本実施形態においては、図16に示すように、半導体層101の裏面側において画素分離部101pbが設けられた部分には、溝TRdが設けられており、その溝TRdの面を被覆するように、第1の反射防止膜501dが設けられている。そして、遮光膜60dは、その第1の反射防止膜501dが被覆された溝TRdの内部に埋め込まれるように設けられている。   In the present embodiment, as shown in FIG. 16, a trench TRd is provided in a portion where the pixel separating portion 101pb is provided on the back surface side of the semiconductor layer 101, and the trench TRd is provided so as to cover the surface of the trench TRd. , A first anti-reflection film 501d. The light-shielding film 60d is provided so as to be embedded in the trench TRd covered with the first anti-reflection film 501d.

そして、遮光膜60dは、第2の反射防止膜502dによって、上面が被覆されている。   The upper surface of the light shielding film 60d is covered with the second antireflection film 502d.

(c)その他(製造方法など)
本実施形態では、第1の反射防止膜501の成膜前に、半導体層101の裏面側において、画素分離部101pbが設けられた部分に、溝TRdを形成する。そして、その溝TRdを被覆するように、半導体層101の裏面に第1の反射防止膜501を成膜する。
(C) Others (manufacturing method, etc.)
In the present embodiment, before the first anti-reflection film 501 is formed, a trench TRd is formed on the back surface side of the semiconductor layer 101 in a portion where the pixel separation portion 101pb is provided. Then, a first antireflection film 501 is formed on the back surface of the semiconductor layer 101 so as to cover the trench TRd.

つぎに、その溝TRの内部を埋め込むように、遮光膜60dを形成するための材料膜を、第1の反射防止膜501d上に成膜する。そして、第1の反射防止膜501dの上面が露出するように、平坦化処理をすることで、遮光膜60dを形成する。   Next, a material film for forming the light shielding film 60d is formed on the first antireflection film 501d so as to fill the inside of the trench TR. Then, a flattening process is performed so that the upper surface of the first anti-reflection film 501d is exposed, thereby forming the light-shielding film 60d.

そして、第1の反射防止膜501dおよび遮光膜60dを被覆するように、第2の反射防止膜502dを形成する。   Then, a second anti-reflection film 502d is formed so as to cover the first anti-reflection film 501d and the light shielding film 60d.

上記のように各部を形成して、固体撮像装置1dを完成させる。   The components are formed as described above to complete the solid-state imaging device 1d.

(2)まとめ
本実施形態では、画素分離部101pbの形成部分に設けられた溝TRdの内部に、遮光膜60dが設けられている(図16参照)。
(2) Conclusion In the present embodiment, the light-shielding film 60d is provided inside the trench TRd provided in the portion where the pixel separation portion 101pb is formed (see FIG. 16).

このため、その画素Pから隣接する他の画素Pのフォトダイオード21に入射する光を、遮光膜60dが遮ることが可能である。よって、「混色」が発生することを防止し、撮像したカラー画像において色再現性を向上可能である。   For this reason, it is possible for the light-shielding film 60d to block light incident on the photodiode 21 of another pixel P adjacent to the pixel P. Therefore, it is possible to prevent “color mixture” from occurring and to improve color reproducibility in a captured color image.

また、本実施形態では、半導体層101の表面が平坦になっているので、その上方に積層する平坦化膜HTを薄膜化することが可能であり、受光面JSへ入射する光Hの強度を向上可能である。よって、高感度化を実現することができる。   Further, in the present embodiment, since the surface of the semiconductor layer 101 is flat, it is possible to reduce the thickness of the flattening film HT laminated thereon, and to reduce the intensity of the light H incident on the light receiving surface JS. Can be improved. Therefore, high sensitivity can be realized.

<5.その他>
本発明の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形例を採用することができる。
<5. Others>
When implementing the present invention, the present invention is not limited to the above-described embodiment, and various modifications can be adopted.

たとえば、上記の実施形態では、反射防止膜50を、2つの膜で構成する場合について説明したが、これに限定されない。入射光が入射する面のうち、受光面と遮光膜の形成部分を被覆する第1の反射防止部と、その第1の反射防止部の上において、受光面JSの形成部分を被覆する第2の反射防止部とを反射防止膜50が含むように構成すれば、膜の数は、限定されない。   For example, in the above embodiment, the case where the anti-reflection film 50 is configured by two films has been described, but the present invention is not limited to this. Among the surfaces on which the incident light is incident, a first antireflection portion covering the light receiving surface and the portion where the light shielding film is formed, and a second antireflection portion covering the portion where the light receiving surface JS is formed on the first antireflection portion. The number of films is not limited as long as the antireflection film 50 includes the antireflection portions.

上記の実施形態では、「裏面照射型」の場合について説明したが、これに限定されない。「表面照射型」の場合において、本発明を適用しても良い。   In the above embodiment, the case of the “backside illumination type” has been described, but the present invention is not limited to this. The present invention may be applied to the case of “surface irradiation type”.

上記の実施形態では、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとの4種を、画素トランジスタとして設ける場合について説明したが、これに限定されない。たとえば、転送トランジスタと増幅トランジスタとリセットトランジスタとの3種を、画素トランジスタとして設ける場合に適用しても良い。   In the above-described embodiment, the case where four types of the transfer transistor, the amplification transistor, the selection transistor, and the reset transistor are provided as the pixel transistors has been described. However, the invention is not limited thereto. For example, the present invention may be applied to a case where three types of transfer transistors, amplification transistors, and reset transistors are provided as pixel transistors.

上記の実施形態では、1つのフォトダイオードに対して、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとのそれぞれを1つずつ設ける場合について説明したが、これに限定されない。たとえば、複数のフォトダイオードに対して、増幅トランジスタと選択トランジスタとリセットトランジスタのそれぞれを1つずつ設ける場合に適用しても良い。   In the above embodiment, the case where one transfer transistor, one amplification transistor, one selection transistor, and one reset transistor are provided for one photodiode has been described, but the present invention is not limited to this. For example, the present invention may be applied to a case where one amplification transistor, one selection transistor, and one reset transistor are provided for a plurality of photodiodes.

また、上記の実施形態においては、カメラに本発明を適用する場合について説明したが、これに限定されない。スキャナーやコピー機などのように、固体撮像装置を備える他の電子機器に、本発明を適用しても良い。   Further, in the above embodiment, the case where the present invention is applied to the camera has been described, but the present invention is not limited to this. The present invention may be applied to other electronic devices including a solid-state imaging device, such as a scanner and a copier.

なお、上記の実施形態において、固体撮像装置1,1b,1c,1dは、本発明の固体撮像装置に相当する。また、上記の実施形態において、フォトダイオード21は、本発明の光電変換部に相当する。また、上記の実施形態において、カメラ40は、本発明の電子機器に相当する。また、上記の実施形態において、半導体層101は、本発明の半導体層に相当する。また、上記の実施形態において、反射防止膜50,50c,50dは、本発明の反射防止膜に相当する。また、上記の実施形態において、第1の反射防止膜501,501dは、本発明の第1の反射防止部に相当する。また、上記の実施形態において、第2の反射防止膜502,502c,502dは、本発明の第2の反射防止部に相当する。
また、上記の実施形態において、遮光膜60,60b,60c,60dは、本発明の遮光膜に相当する。また、上記の実施形態において、受光面JSは、本発明の受光面に相当する。また、上記の実施形態において、画素Pは、本発明の画素に相当する。また、上記の実施形態において、絶縁層Z1は、本発明の中間層に相当する。
In the above embodiment, the solid-state imaging devices 1, 1b, 1c, and 1d correspond to the solid-state imaging device of the present invention. In the above embodiment, the photodiode 21 corresponds to the photoelectric conversion unit of the present invention. Further, in the above embodiment, the camera 40 corresponds to the electronic device of the present invention. Further, in the above embodiment, the semiconductor layer 101 corresponds to the semiconductor layer of the present invention. In the above embodiment, the antireflection films 50, 50c, and 50d correspond to the antireflection films of the present invention. In the above embodiments, the first anti-reflection films 501 and 501d correspond to a first anti-reflection unit of the present invention. In the above embodiment, the second antireflection films 502, 502c, and 502d correspond to the second antireflection section of the present invention.
In the above embodiment, the light shielding films 60, 60b, 60c, and 60d correspond to the light shielding film of the present invention. Further, in the above embodiment, the light receiving surface JS corresponds to the light receiving surface of the present invention. Further, in the above embodiment, the pixel P corresponds to the pixel of the present invention. Further, in the above embodiment, the insulating layer Z1 corresponds to the intermediate layer of the present invention.

1,1b,1c,1d:固体撮像装置、13:垂直駆動回路、14:カラム回路、15:水平駆動回路、17:外部出力回路、17a:AGC回路、17b:ADC回路、18:タイミングジェネレータ、19:シャッター駆動回路、21:フォトダイオード、22:転送トランジスタ、23:増幅トランジスタ、24:選択トランジスタ、25:リセットトランジスタ、26:転送線、27:垂直信号線、28:アドレス線、29:リセット線、40:カメラ、42:光学系、43:制御部、44:信号処理回路、50,50c,50d:反射防止膜、501,501d:第1の反射防止膜、502,502c,502d:第2の反射防止膜、60,60b,60c,60d:遮光膜、101:半導体層、101pb:画素分離部、111:配線層、111h:配線、111z:絶縁層、CF:カラーフィルタ、FD:フローティング・ディフュージョン、HT:平坦化膜、JS:受光面、P:画素、PA:画素領域、SA:周辺領域、SS:支持基板、SZ:層間絶縁膜、TR,TRd:溝、Tr:画素トランジスタ、Z1:絶縁層 1, 1b, 1c, 1d: solid-state imaging device, 13: vertical drive circuit, 14: column circuit, 15: horizontal drive circuit, 17: external output circuit, 17a: AGC circuit, 17b: ADC circuit, 18: timing generator, 19: shutter drive circuit, 21: photodiode, 22: transfer transistor, 23: amplification transistor, 24: selection transistor, 25: reset transistor, 26: transfer line, 27: vertical signal line, 28: address line, 29: reset Line, 40: camera, 42: optical system, 43: control unit, 44: signal processing circuit, 50, 50c, 50d: anti-reflection film, 501, 501d: first anti-reflection film, 502, 502c, 502d: 2, an anti-reflection film, 60, 60b, 60c, 60d: a light-shielding film, 101: a semiconductor layer, 101pb: a pixel separation portion, 111 Wiring layer, 111h: Wiring, 111z: Insulating layer, CF: Color filter, FD: Floating diffusion, HT: Flattening film, JS: Light receiving surface, P: Pixel, PA: Pixel region, SA: Peripheral region, SS: Support substrate, SZ: interlayer insulating film, TR, TRd: groove, Tr: pixel transistor, Z1: insulating layer

Claims (22)

入射光側としての第1サイドと、当該第1サイドと対向する第2サイドとを有する半導体層を具備する画像装置であって、
前記半導体層は、入射光を受け入れる受光面、および、前記受光面に入射した光を電気に変換する複数の光電変換素子を有し、
各光電変換素子が画素分離部で分離されており、
当該画像装置は、
前記受光面に接し、前記光電変換素子および前記画素分離部が形成された部分を覆って配設され、負の固定電荷を有する高誘電体の第1の反射防止膜と、
前記受光面において前記第1の反射防止膜に接して積層され、窒化物または負の固定電荷を有する高誘電体の第2の反射防止膜と、
前記画素分離部に対応する位置において、前記第1の反射防止膜と前記第2の反射防止膜との間に凸状に形成されて配設された遮光膜と、
前記半導体層の前記第2サイドの近傍に配設された配線層と
を含み、
前記遮光膜は、前記画素分離部に対応する位置において、光入射側から前記画素分離部の内側に延びるように凸状に配設され、
前記第1の反射防止膜と前記第2の反射防止膜とが積層されて構成される反射防止膜の屈折率は、前記半導体層の屈折率との差が小さい、1.5以上2.6以下である、
画像装置。
An image device comprising a semiconductor layer having a first side as an incident light side and a second side opposed to the first side,
The semiconductor layer has a light receiving surface that receives incident light, and a plurality of photoelectric conversion elements that convert light incident on the light receiving surface into electricity.
Each photoelectric conversion element is separated by a pixel separation unit,
The imaging device is
A first antireflection film made of a high dielectric substance having a negative fixed charge, which is provided in contact with the light receiving surface, and is disposed so as to cover a portion where the photoelectric conversion element and the pixel separation portion are formed;
A second antireflection film made of nitride or a high dielectric substance having a negative fixed charge, which is laminated on the light receiving surface in contact with the first antireflection film;
At a position corresponding to the pixel separating portion, a light-shielding film disposed so as to be formed in a convex shape between the first antireflection film and the second antireflection film;
And a wiring layer disposed near the second side of the semiconductor layer.
The light-shielding film is disposed in a convex shape so as to extend from the light incident side to the inside of the pixel separation portion at a position corresponding to the pixel separation portion,
The refractive index of the antireflection film formed by stacking the first antireflection film and the second antireflection film has a small difference from the refractive index of the semiconductor layer, that is, 1.5 to 2.6. Is the following,
Imaging device.
前記第1サイドからみて前記遮光膜の下部に位置する前記第1の反射防止膜の厚さは、前記第2の反射防止膜の厚さより薄く、前記第1の反射防止膜は、前記遮光膜の下方を通過し隣接する他の画素の光電変換素子に光が入射することを防止する、
請求項1に記載の画像装置。
The thickness of the first anti-reflection film located below the light-shielding film when viewed from the first side is smaller than the thickness of the second anti-reflection film, and the first anti-reflection film is formed of the light-shielding film. To prevent light from being incident on the photoelectric conversion element of another adjacent pixel that passes below the
The image device according to claim 1.
前記第2の反射防止膜は、前記画素分離部の領域において前記第1の反射防止膜および前記遮光膜を覆って配設されている、
請求項1または2に記載の画像装置。
The second anti-reflection film is provided so as to cover the first anti-reflection film and the light-shielding film in a region of the pixel separation unit.
The image device according to claim 1.

前記画素分離部において、前記第1の反射防止膜と前記遮光膜との間に、前記遮光膜よりも前記第1の反射防止膜との間の反応が生じにくい材料で形成された絶縁膜が設けられている、
請求項3に記載の画像装置。

In the pixel separating section, an insulating film formed of a material that is less likely to react with the first anti-reflection film than the light-shielding film is provided between the first anti-reflection film and the light-shielding film. Provided,
The image device according to claim 3.
当該画像装置は、前記画素分離部に配設されているトレンチ(溝)を含み、
前記遮光膜が当該トレンチの内側に配設されている、
請求項1〜4のいずれかに記載の画像装置。
The image device includes a trench (groove) provided in the pixel separation unit,
The light shielding film is disposed inside the trench,
The image device according to claim 1.
前記第1の反射防止膜は、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイドの元素の酸化物の少なくとも1つを含む、
請求項1〜5のいずれかに記載の画像装置。
The first antireflection film includes at least one of hafnium, zirconium, aluminum, tantalum, titanium, magnesium, yttrium, and an oxide of a lanthanoid element.
The image device according to claim 1.
前記第2の反射防止膜は、窒化物、または、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイドの元素の酸化物の少なくとも1つを含む、
請求項1〜5のいずれかに記載の画像装置。
The second antireflection film includes at least one of a nitride or an oxide of an element of hafnium, zirconium, aluminum, tantalum, titanium, magnesium, yttrium, and a lanthanoid.
The image device according to claim 1.
前記第1の反射防止膜と前記第2の反射防止膜とが積層した反射防止膜の厚さは、40〜80nmである、
請求項1〜7いずれかに記載の画像装置。
The thickness of the antireflection film in which the first antireflection film and the second antireflection film are stacked is 40 to 80 nm.
The image device according to claim 1.
ハフニウム酸化物で形成された前記第1の反射防止膜の厚さは、1〜20nmである、 請求項6に記載の画像装置。   The image device according to claim 6, wherein a thickness of the first antireflection film formed of hafnium oxide is 1 to 20 nm. 前記第1の反射防止膜の屈折率は1.5以上である、
請求項1〜のいずれかに記載の画像装置。
The refractive index of the first antireflection film is 1.5 or more;
Image apparatus according to any one of claims 1-9.
前記第2の反射防止膜の屈折率は1.5以上である、
請求項1〜10のいずれかに記載の画像装置。
The refractive index of the second antireflection film is 1.5 or more;
Image apparatus according to any one of claims 1-10.
当該画像装置は、前記半導体層の前記第2サイドの近傍に配設された複数のトランジスタを具備する、
請求項1〜11のいずれかに記載の画像装置。
The image device includes a plurality of transistors disposed near the second side of the semiconductor layer.
Image apparatus according to any one of claims 1 to 11.
前記複数のトランジスタは、前記光電変換素子からフローティング拡散部に電荷を転送する転送トランジスタを含む、
請求項12に記載の画像装置。
The plurality of transistors include a transfer transistor that transfers charge from the photoelectric conversion element to a floating diffusion unit,
The image device according to claim 12 .
前記複数のトランジスタは、ゲート端子が前記光電変換素子からフローティング拡散部に接続された増幅トランジスタを含む、
請求項12に記載の画像装置。
The plurality of transistors include an amplification transistor having a gate terminal connected to the floating diffusion unit from the photoelectric conversion element,
The image device according to claim 12 .
前記複数のトランジスタは、前記フローティング拡散部に接続されたゲート端子を有する増幅トランジスタを含む、
請求項12に記載の画像装置。
The plurality of transistors include an amplification transistor having a gate terminal connected to the floating diffusion,
The image device according to claim 12 .
前記複数のトランジスタは、前記フローティング拡散部に接続された第1の端子および所定の電源に接続された第2端子を有するリセットトランジスタを含む、
請求項12に記載の画像装置。
The plurality of transistors include a reset transistor having a first terminal connected to the floating diffusion and a second terminal connected to a predetermined power supply.
The image device according to claim 12 .
前記複数のトランジスタは、信号線に作動的に接続された選択トランジスタを含む、
請求項12に記載の画像装置。
The plurality of transistors include a select transistor operatively connected to a signal line,
The image device according to claim 12 .
前記信号線は少なくともCDS回路およびADC回路を含むコラム回路に電気的に接続されている、
請求項17に記載の画像装置。
The signal line is electrically connected to a column circuit including at least a CDS circuit and an ADC circuit;
The image device according to claim 17 .
前記遮光膜がタングステンまたは窒化チタンを含む、
請求項1〜18のいずれかに記載の画像装置。
The light shielding film contains tungsten or titanium nitride,
Image apparatus according to any one of claims 1 to 18.
前記第1の反射防止膜の材料は酸化ハフニウムであり、
前記遮光膜はチタンを含む
請求項1〜19のいずれかに記載の画像装置。
The material of the first antireflection film is hafnium oxide,
Image apparatus according to any one of claims 1 to 19, wherein said light-shielding film containing titanium.
マイクロレンズが前記半導体層の前記第1サイドの近傍に配設されており、
カラーフィルタが前記マイクロレンズと前記半導体層の前記第1サイドとの間に配設されている、
請求項1〜20のいずれかに記載の画像装置。
A microlens is disposed near the first side of the semiconductor layer;
A color filter is disposed between the microlens and the first side of the semiconductor layer;
Image apparatus according to any one of claims 1 to 20. FIG.
前記配線層が前記半導体層の前記第2サイドと支持基板との間に配設されている、
請求項1〜21のいずれかに記載の画像装置。
The wiring layer is disposed between the second side of the semiconductor layer and a support substrate;
Image apparatus according to any one of claims 1 to 21.
JP2017135390A 2017-07-11 2017-07-11 Solid-state imaging device, manufacturing method thereof, and electronic device Active JP6663887B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017135390A JP6663887B2 (en) 2017-07-11 2017-07-11 Solid-state imaging device, manufacturing method thereof, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017135390A JP6663887B2 (en) 2017-07-11 2017-07-11 Solid-state imaging device, manufacturing method thereof, and electronic device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015235718A Division JP6176313B2 (en) 2015-12-02 2015-12-02 Solid-state imaging device, manufacturing method thereof, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2017212453A JP2017212453A (en) 2017-11-30
JP6663887B2 true JP6663887B2 (en) 2020-03-13

Family

ID=60474962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017135390A Active JP6663887B2 (en) 2017-07-11 2017-07-11 Solid-state imaging device, manufacturing method thereof, and electronic device

Country Status (1)

Country Link
JP (1) JP6663887B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230261022A1 (en) * 2020-07-20 2023-08-17 Sony Semiconductor Solutions Corporation Solid-state imaging device
US12062679B2 (en) 2021-04-27 2024-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure for image sensor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330440A (en) * 1998-05-11 1999-11-30 Nec Corp Solid-state image-pickup device and its manufacture
JP2006324339A (en) * 2005-05-17 2006-11-30 Sony Corp Photoelectric conversion device
TWI436474B (en) * 2007-05-07 2014-05-01 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus
JP4751865B2 (en) * 2007-09-10 2011-08-17 富士フイルム株式会社 Back-illuminated solid-state imaging device and manufacturing method thereof
JP4609497B2 (en) * 2008-01-21 2011-01-12 ソニー株式会社 Solid-state imaging device, manufacturing method thereof, and camera
JP5422914B2 (en) * 2008-05-12 2014-02-19 ソニー株式会社 Method for manufacturing solid-state imaging device
JP5374941B2 (en) * 2008-07-02 2013-12-25 ソニー株式会社 Solid-state imaging device and electronic device

Also Published As

Publication number Publication date
JP2017212453A (en) 2017-11-30

Similar Documents

Publication Publication Date Title
KR101861964B1 (en) Solid-state imaging device, method of manufacturing the same, and electronic equipment
US9871071B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus
US9412776B2 (en) Solid-state imaging device and method of manufacturing the same, and imaging apparatus
JP6663887B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic device
JP6176313B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus
JP6048483B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170807

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20171116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20171116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190301

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190308

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200217

R150 Certificate of patent or registration of utility model

Ref document number: 6663887

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150