JP6505466B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6505466B2
JP6505466B2 JP2015033595A JP2015033595A JP6505466B2 JP 6505466 B2 JP6505466 B2 JP 6505466B2 JP 2015033595 A JP2015033595 A JP 2015033595A JP 2015033595 A JP2015033595 A JP 2015033595A JP 6505466 B2 JP6505466 B2 JP 6505466B2
Authority
JP
Japan
Prior art keywords
insulating film
gate insulating
degrees
deuterium
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015033595A
Other languages
English (en)
Other versions
JP2016157761A (ja
Inventor
輝之 大橋
輝之 大橋
祐一郎 三谷
祐一郎 三谷
清水　達雄
達雄 清水
良介 飯島
良介 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015033595A priority Critical patent/JP6505466B2/ja
Priority to US15/048,112 priority patent/US9755064B2/en
Publication of JP2016157761A publication Critical patent/JP2016157761A/ja
Application granted granted Critical
Publication of JP6505466B2 publication Critical patent/JP6505466B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
次世代の半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失且つ高温動作可能な半導体デバイスを実現することができる。
しかし、ＳｉＣを用いてＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を形成する場合、半導体と絶縁膜との間に存在する界面準位の量がＳｉと比較して大きくなる。このため、電荷の移動度が低下し、ＭＩＳＦＥＴ（Ｍｅａｔｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）のオン抵抗が高くなるという問題がある。
特開２０１２−１８６４９０号公報
本発明が解決しようとする課題は、高い移動度の半導体装置及びその製造方法を提供することにある。
実施形態の半導体装置は、｛０００−１｝面に対し０度以上１０度以下傾斜した表面、又は、法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した表面を有するＳｉＣ層と、ゲート電極と、前記表面と前記ゲート電極との間に設けられるゲート絶縁膜と、前記表面と前記ゲート絶縁膜との間に設けられ、重水素（Ｄ）の最大濃度が１×１０２０ｃｍ−３以上、水素（Ｈ）の最大濃度が１×１０１９ｃｍ−３以下の領域と、を備え、前記領域中の重水素の濃度分布がピークを有し、前記ピークの半値全幅が１０ｎｍ以下である。
第１の実施形態の半導体装置を示す模式断面図である。 第１の実施形態のＳｉＣの結晶構造を示す図である。 第１の実施形態の半導体装置の第１の製造方法において、製造途中の半導体装置を示す模式断面図である。 第１の実施形態の半導体装置の第１の製造方法において、製造途中の半導体装置を示す模式断面図である。 第１の実施形態の半導体装置の第１の製造方法において、製造途中の半導体装置を示す模式断面図である。 第１の実施形態の半導体装置の第１の製造方法において、製造途中の半導体装置を示す模式断面図である。 第１の実施形態の半導体装置の第２の製造方法において、製造途中の半導体装置を示す模式断面図である。 第１の実施形態の作用及び効果の説明図である。 第１の実施形態の作用及び効果の説明図である。 第１の実施形態の作用及び効果の説明図である。 第２の実施形態の半導体装置を示す模式断面図である。 第３の実施形態の半導体装置を示す模式断面図である。 第４の実施形態の半導体装置を示す模式断面図である。 第５の実施形態の半導体装置を示す模式断面図である。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
本実施形態の半導体装置は、｛０００−１｝面に対し０度以上１０度以下傾斜した表面を有するＳｉＣ層と、ゲート電極と、上記表面とゲート電極との間に設けられるゲート絶縁膜と、上記表面とゲート絶縁膜との間に設けられ、重水素（Ｄ）の最大濃度が１×１０２０ｃｍ−３以上、水素（Ｈ）の最大濃度が１×１０１９ｃｍ−３以下の領域と、を備える。
以下、便宜上、上記領域を界面領域と称する。
図１は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ１００は、ｐウェル領域とソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。
このＭＩＳＦＥＴ１００は、第１と第２の面を有するｎ＋型のＳｉＣ基板１２を備えている。図１においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
このＳｉＣ基板１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
図２は、ＳｉＣの結晶構造を示す図である。ＳｉＣの代表的な結晶構造は、４Ｈ−ＳｉＣのような六方晶系である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面と等価な面を、シリコン面（Ｓｉ面）と称し｛０００１｝面と表記する。シリコン面にはＳｉ（シリコン）が配列している。
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００−１）面である。（０００−１）面と等価な面を、カーボン面（Ｃ面）と称し｛０００−１｝面と表記する。カーボン面にはＣ（炭素）が配列している
一方、六角柱の側面（柱面）が、（１−１００）面と等価な面であるｍ面、すなわち｛１−１００｝面である。また、隣り合わない一対の稜線を通る面が（１１−２０）面と等価な面であるａ面、すなわち｛１１−２０｝面である。ｍ面及びａ面は、法線方向が＜０００−１＞方向に対し垂直である。ｍ面及びａ面には、Ｓｉ（シリコン）及びＣ（炭素）の双方が配列している。
以下、ＳｉＣ基板１２の第１の面がカーボン面に対し０度以上１０度以下傾斜した面、第２の面がシリコン面に対し０度以上１０度以下傾斜した面である場合を例に説明する。カーボン面に対し０度以上１０度以下傾斜した面、及び、シリコン面に対し０度以上１０度以下傾斜した面は、それぞれ、特性上、カーボン面、シリコン面とほぼ同等とみなすことができる。
ＳｉＣ基板１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のドリフト層（ＳｉＣ層）１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１２上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。
ドリフト層１４の表面も、カーボン面に対し０度以上１０度以下傾斜した面である。ドリフト層１４の膜厚は、例えば、５μｍ以上１００μｍ以下である。
ドリフト層１４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１８ｃｍ−３以下のｐ型のｐウェル領域１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
ｐウェル領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のソース領域１８が形成されている。ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
また、ｐウェル領域１６の一部表面であって、ソース領域１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
ＭＩＳＦＥＴ１００は、ドリフト層１４及びｐウェル領域１６の表面に連続的に、これらの層及び領域を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８は、｛０００−１｝面に対し０度以上１０度以下傾斜した表面に形成されている。
ゲート絶縁膜２８には、例えば、シリコン酸化膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。ゲート絶縁膜２８のリーク電流を抑制する観点からは、ｈｉｇｈ−ｋ絶縁膜と比較して、バンドギャップの大きいシリコン酸化膜を適用することが望ましい。
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えば、ドーピングされたポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
ゲート電極３０下の、ソース領域１８とドリフト層１４とに挟まれるｐウェル領域１６がＭＩＳＦＥＴ１００のチャネル領域として機能する。
ゲート絶縁膜２８は、ゲート電極３０とドリフト層１４との間に設けられる。そして、ドリフト層１４とゲート絶縁膜２８との間の界面には、界面領域４０が設けられる。界面領域４０は、重水素（Ｄ）を含有する。界面領域４０の重水素（Ｄ）の最大濃度は１×１０２０ｃｍ−３以上である。界面領域４０の重水素（Ｄ）の最大濃度は１×１０２１ｃｍ−３以上であることが望ましい。界面領域４０の重水素（Ｄ）の最大濃度は、例えば、５×１０２２ｃｍ−３以下である。
また、界面領域４０の水素（Ｈ）の最大濃度は１×１０１９ｃｍ−３以下である。界面領域４０の水素（Ｈ）の最大濃度は１×１０１８ｃｍ−３以下であることが望ましい。
重水素は、例えば、ドリフト層１４とゲート絶縁膜２８との間の界面に偏析している。例えば、界面領域４０中の重水素の濃度分布がピークを有する。重水素のピークの半値全幅が１０ｎｍ以下であることが望ましい。
界面領域４０の重水素や水素の濃度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で、測定することが可能である。界面領域４０の元素の濃度の測定は、ＳｉＣを感度基準として用いる。
界面領域４０の重水素は、ドリフト層（ＳｉＣ層）１４の最上層のダングリングボンドに結合し、いわゆる終端構造を形成している。重水素は、界面に存在することでエネルギー的に安定となる。
ＭＩＳＦＥＴ１００は、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のソース電極３４を備えている。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
ソース電極３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
また、ＳｉＣ基板１２のドリフト層１４と反対側、すなわち、第２の面側には、導電性のドレイン電極３６が形成されている。ドレイン電極３６は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）あるいはＳｂ（アンチモン）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
次に、本実施形態の半導体装置の第１の製造方法について説明する。第１の製造方法は、｛０００−１｝面に対し０度以上１０度以下傾斜した表面を有するＳｉＣ層の表面上に、ゲート絶縁膜を形成し、ゲート絶縁膜形成後に、重水素を含む雰囲気中で第１の熱処理を行い、第１の熱処理後に、ゲート絶縁膜上にゲート電極を形成する。
図３−図６は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
まず、カーボン面に対し０度以上１０度以下傾斜した第１の面と、シリコン面に対し０度以上１０度以下傾斜した第２の面を有するｎ＋型のＳｉＣ基板１２を準備する。次に、ＳｉＣ基板１２の第１の面上に、エピタキシャル成長法により、ｎ−型のドリフト層（ＳｉＣ層）１４を形成する。ドリフト層１４の表面も、カーボン面に対し０度以上１０度以下傾斜した面となる。
次に、公知のフォトリソグラフィー法とイオン注入法により、ｐ型のｐウェル領域１６、ｎ＋型のソース領域１８、及び、ｐ＋型のｐウェルコンタクト領域２０を形成する（図３）。
次に、ｎ−型のドリフト層（ＳｉＣ層）１４の表面に、ゲート絶縁膜２８を形成する（図４）。ゲート絶縁膜２８は、例えば、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により堆積されるシリコン酸化膜である。なお、ゲート絶縁膜２８は熱酸化法により形成される熱酸化膜であってもかまわない。
ゲート絶縁膜２８の形成後に、ゲート絶縁膜２８のデンシファイのためのアニールを行っても構わない。アニールは、例えば、窒素やアルゴン等の不活性ガス雰囲気下で、１０００℃以上１３００℃以下の温度で行われる。
次に、ゲート絶縁膜２８形成後に、重水素を含む雰囲気中でアニール（第１の熱処理）を行う。アニールは、例えば、重水素１００％の雰囲気で、９００℃以上１２００℃以下の温度で行う。界面領域４０の重水素濃度を高くする観点から、アニールの温度は９００℃以上であることが望ましい。
このアニールによりゲート絶縁膜２８中に導入された重水素は、ドリフト層１４とゲート絶縁膜２８との界面に偏析して界面領域４０を形成する（図５）。より具体的には、重水素は、ドリフト層１４とゲート絶縁膜２８との界面のダングリングボンドに結合して、界面に高い濃度で分布する。
次に、公知のプロセスにより、ゲート絶縁膜２８上にゲート電極３０を形成する（図６）。ゲート電極３０は、例えば、ＬＰＣＶＤ法により形成されるドーピングされたポリシリコンである。
その後、公知のプロセスにより、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を形成し、図１に示す本実施形態のＭＩＳＦＥＴ１００が製造される。
なお、重水素を含む雰囲気でのアニールによる界面領域４０の形成後に、８００℃以上の第２の熱処理が行われる。第２の熱処理は、例えば、ドーピングされたポリシリコンのドーパントの活性化アニールである。また、第２の熱処理は、例えば、ソース電極３４やドレイン電極３６をシリサイドで形成する場合のシリサイド化アニールである。また、第２の熱処理は、例えば、層間絶縁膜３２のデンシファイのためのアニールである。第２の熱処理は、例えば、１０００℃以上１２００℃以下である。
次に、本実施形態の半導体装置の第２の製造方法について説明する。第２の製造方法は、｛０００−１｝面に対し０度以上１０度以下傾斜した表面を有するＳｉＣ層の表面上に、重水素及び酸素を含む雰囲気中で表面を熱酸化することによりゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成する。
図７は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
まず、カーボン面に対し０度以上１０度以下傾斜した第１の面と、シリコン面に対し０度以上１０度以下傾斜した第２の面を有するｎ＋型のＳｉＣ基板１２を準備する。次に、ＳｉＣ基板１２の第１の面上に、エピタキシャル成長法により、ｎ−型のドリフト層（ＳｉＣ層）１４を形成する。ドリフト層１４の表面も、カーボン面に対し０度以上１０度以下傾斜した面となる。
次に、公知のフォトリソグラフィー法とイオン注入法により、ｐ型のｐウェル領域１６、ｎ＋型のソース領域１８、及び、ｐ＋型のｐウェルコンタクト領域２０を形成する。
次に、ｎ−型のドリフト層（ＳｉＣ層）１４の表面を、重水素及び酸素を含む雰囲気中で熱酸化する。例えば、重水の水蒸気（Ｄ２Ｏ）の雰囲気中で、ドリフト層１４の表面を熱酸化する。酸化温度は、例えば、８００℃以上１２００℃以下である。界面領域４０の重水素濃度を高くする観点から、酸化温度は９００℃以上であることが望ましい。
熱酸化により、ゲート絶縁膜２８が形成される。重水素がドリフト層１４とゲート絶縁膜２８との界面に偏析して界面領域４０を形成する（図７）。より具体的には、雰囲気中の重水素は、ドリフト層１４とゲート絶縁膜２８との界面のダングリングボンドに結合して、界面に高い濃度で分布する。
なお、表面を熱酸化した後、更に、絶縁膜を追加して堆積することによりゲート絶縁膜２８を形成しても構わない。この場合の絶縁膜は、例えば、ＬＰＣＶＤ法により堆積されるシリコン酸化膜である。
次に、公知のプロセスにより、ゲート絶縁膜２８上にゲート電極３０を形成する。ゲート電極３０は、例えば、ＬＰＣＶＤ法により形成されるドーピングされたポリシリコンである。
その後、公知のプロセスにより、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を形成し、図１に示す本実施形態のＭＩＳＦＥＴ１００が製造される。
以下、本実施形態の半導体装置の作用及び効果について説明する。
ＳｉＣを用いたのＭＩＳ構造において、高い移動度が実現できない原因の一つは、界面のダングリングボンドが終端されず、界面準位を形成することにあると考えられる。
本実施形態では、ＳｉＣ層とゲート絶縁膜との界面のダングリングボンドを、重水素で終端する。したがって、ＭＩＳ構造の界面の界面準位が低減され、チャネル部で高い移動度が得られる。よって、オン抵抗が低いＭＩＳＦＥＴ１００が実現できる。
ダングリングボンドを終端した重水素は、その後の高温熱処理や高電界の印加によっても脱離しにくい。言い換えれば、ダングリングボンドを終端した重水素は、耐熱性、電気ストレス耐性が高い。したがって、例えば、水素でダングリングボンドを終端する場合に比べ、特性の変動が小さく高い信頼性を備えるＭＩＳＦＥＴ１００が実現できる。
更に、本実施形態では、高温熱処理や高電界の印加で脱離しやすい水素の界面領域における濃度を抑制することで、特性の変動が小さく高い信頼性を備えるＭＩＳＦＥＴ１００が実現できる。
図８、図９は、本実施形態の作用及び効果の説明図である。図８及び図９は、ＭＩＳ構造の界面準位の面密度の測定結果である。図８、図９に示す面密度は、伝導帯端からのエネルギー準位（Ｅｃ−Ｅｉｔ）が０．２ｅＶと浅い準位の面密度である。伝導帯端からのエネルギー準位の浅い界面準位の面密度は、移動度との相関が強いと考えられる。
図８はＣ面、図９はＳｉ面の場合を示す。Ｃ面、Ｓｉ面それぞれについて、シリコン酸化膜を５０ｎｍ堆積した後に、重水素雰囲気で９００℃のアニールした場合と、水素雰囲気で９００℃のアニールした場合とを示す。また、それぞれの場合で、界面領域を形成した後のアニール（ポストアニール）の有無、及びアニールの温度をパラメータとしている。
図８に示すように、Ｃ面では、１０００℃でアニールした場合は、重水素の場合の方が、水素の場合よりも界面準位の面密度が低い。これは、水素よりも重水素の方が、ダングリングボンドとの結合が強く、熱による結合の切断が生じにくいためと考えられる。
一方、図９に示すように、Ｓｉ面では重水素の場合と水素の場合とで、界面準位の面密度とポストアニール条件との相関に明瞭な差異が見られない。以上の結果より、重水素による界面の終端は、特に、Ｃ面で効果的であることが分かる。その理由は、重水素と炭素の結合が、水素と炭素の結合よりも強く、耐熱性が高いためであると考えられる。
図１０は、本実施形態の作用及び効果の説明図である。ＭＩＳ構造に電気ストレスを印加した後のフラットバンド電圧（Ｖｆｂ）のシフト量を示す。重水素雰囲気でアニールした場合と、水素雰囲気でアニールした場合とを示す。電気ストレスの印加時間をパラメータとしている。また、界面領域を形成した後のアニール（ポストアニール）の無い場合、及びアニール温度が８００℃と１０００℃の場合を示す。印加電圧はゲート電極に対して＋２０Ｖ、ＳｉＣの面はＣ面である。
重水素の場合と水素の場合とを比較すると、特に、長時間ストレスを印加した場合に、フラットバンド電圧のシフト量に差がでることが分かる。水素よりも重水素の方が、ダングリングボンドとの結合が強く、電気的ストレスによっても結合が切断されにくいためと考えられる。以上より、重水素と炭素の結合が、水素と炭素の結合よりも強く、電気ストレス耐性も高いと考えられる。
なお、本実施形態では、界面領域４０の重水素（Ｄ）の最大濃度は１×１０２０ｃｍ−３以上である。ＳｉＣ層とシリコン酸化膜との界面の界面準位の面密度（＠Ｅｃ−Ｅｉｔ＝０．２ｅＶ）は、通常１×１０１２ｃｍ−２程度である。重水素による終端で界面準位を低減させるためには、少なくともこの面密度以上の重水素が存在することが望ましいと考えられる。
上記、面密度に相当する重水素が、厚さ１ｎｍの界面領域４０に分布していると仮定すると、重水素の濃度は１×１０１９ｃｍ−３となる。ダングリングボンドを十分終端させる観点から、界面領域４０の重水素の最大濃度は１×１０２０ｃｍ−３以上であることが望ましい。また、界面準位を更に低減させる観点から、界面領域４０の重水素の最大濃度が１×１０２１ｃｍ−３以上であることがより望ましい。
なお、本実施形態では、界面領域４０及び絶縁膜２８中の水素（Ｈ）の最大濃度が１×１０１９ｃｍ−３以下である。上述のように、水素とダングリングボンドとの結合は、重水素とダングリングボンドとの結合より弱く、界面の水素は、高温の熱処理や、電気ストレスにより脱離しやすい。これは絶縁膜中の水素についても同様である。本実施形態では、高温での重水素処理及びその後のポストアニールにより、重水素をダングリングボンドに結合した状態で、界面領域４０及び絶縁膜２８中の水素（Ｈ）の最大濃度を抑制できる。そのため、界面及び絶縁膜中からの水素の脱離によるＭＩＳＦＥＴ１００の特性変動を抑制することが可能となる。
以上、本実施形態によれば、ＳｉＣ層とゲート絶縁膜との間の界面準位が低減され、高い移動度を備えたＭＩＳＦＥＴ１００が実現される。また、炭素との結合の強い重水素を終端構造に適用し、且つ、界面領域の水素量を抑制することで、高い信頼性を備えたＭＩＳＦＥＴ１００が実現される。
（第２の実施形態）
本実施形態の半導体装置は、ＳｉＣ層の表面が法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した表面であること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１１は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ２００は、ｐウェル領域とソース領域をイオン注入で形成する、ＤＩＭＯＳＦＥＴである。
本実施形態のＭＩＳＦＥＴ２００では、ＳｉＣ基板１２の第１の面及びドリフト層１４の表面が、法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した表面である。例えば、ＳｉＣ基板１２の第１の面及びドリフト層１４の表面が、｛１−１００｝面（ｍ面）、又は、｛１１−２０｝面（ａ面）に対し０度以上１０度以下傾斜した表面である。
界面領域４０は、重水素（Ｄ）を含有する。界面領域４０の重水素（Ｄ）の最大濃度は１×１０２０ｃｍ−３以上である。また、界面領域４０の水素（Ｈ）の最大濃度は１×１０１９ｃｍ−３以下である。
法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜したドリフト層１４の表面は、Ｓｉ（シリコン）及びＣ（炭素）の双方が配列している。表面の炭素に重水素が結合されることで界面準位が低減する。
本実施形態によれば、第１の実施形態同様、ＳｉＣ層とゲート絶縁膜との間の界面準位が低減され、高い移動度を備えたＭＩＳＦＥＴが実現される。また、炭素との結合の強い重水素を終端構造に適用し、且つ、界面領域の水素量を抑制することで、高い信頼性を備えたＭＩＳＦＥＴ２００が実現される。
（第３の実施形態）
本実施形態の半導体装置は、トレンチゲート型のＭＩＳＦＥＴである点で、第１の実施形態と異なる。第１の実施形態と重複する内容については記述を省略する。
図１２は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ３００は、ゲート絶縁膜及びゲート電極がトレンチ内に設けられたトレンチゲート型のＭＩＳＦＥＴである。
このＭＩＳＦＥＴ３００は、第１と第２の面を有するｎ＋型のＳｉＣ基板１２を備えている。図１２においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。ＳｉＣ基板１２の第１の面はシリコン面に対し０度以上１０度以下傾斜した面、第２の面がカーボン面に対し０度以上１０度以下傾斜した面である。
このＳｉＣ基板１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
ＳｉＣ基板１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のＳｉＣ層（ドリフト層）１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１２上にエピタキシャル成長により形成されたエピタキシャル成長層である。
ドリフト層１４の表面は、シリコン面に対し０度以上１０度以下傾斜した面である。ドリフト層１４の膜厚は、例えば、５μｍ以上１００μｍ以下である。
ドリフト層１４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１８ｃｍ−３以下のｐ型のｐウェル領域１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＭＩＳＦＥＴ３００のチャネル領域として機能する。
ｐウェル領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のソース領域１８が形成されている。ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
また、ｐウェル領域１６の一部表面であって、ソース領域１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
ドリフト層１４の表面からＳｉＣ基板１２に向かう方向にトレンチ５０が設けられる。トレンチ５０の内壁面は、例えば、ｍ面又はa面となっている。
ＭＩＳＦＥＴ３００は、トレンチ５０内のドリフト層１４、ｐウェル領域１６及びソース領域１８の表面に連続的に、これらの層及び領域を跨ぐように形成されたゲート絶縁膜２８を有している。
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。トレンチ５０側面のソース領域１８とドリフト層１４とに挟まれるｐウェル領域１６がＭＩＳＦＥＴ３００のチャネル領域として機能する。
ゲート絶縁膜２８は、ゲート電極３０とｐウェル領域１６との間に設けられる。そして、ｐウェル領域１６とゲート絶縁膜２８との間の界面には、界面領域４０が設けられる。界面領域４０は、重水素（Ｄ）を含有する。界面領域４０の重水素（Ｄ）の最大濃度は１×１０２０ｃｍ−３以上である。また、界面領域４０の水素（Ｈ）の最大濃度は１×１０１９ｃｍ−３以下である。
ＭＩＳＦＥＴ３００は、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のソース電極３４を備えている。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。また、ＳｉＣ基板１２のドリフト層１４と反対側、すなわち、第２の面側には、導電性のドレイン電極３６が形成されている。
本実施形態によれば、界面領域４０が存在することにより第１及び第２の実施形態と同様の効果を得ることが可能である。さらに、トレンチゲート構造を採用することにより、ＭＩＳＦＥＴ３００の集積度を向上させることが可能となる。また、ＪＦＥＴ領域を無くしたことにより導電損失を低減することが可能となり、オン抵抗の小さいＭＩＳＦＥＴ３００が実現される。
（第４の実施形態）
本実施形態の半導体装置は、ＭＩＳＦＥＴではなく、ＩＧＢＴであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１３は、本実施形態の半導体装置であるＩＧＢＴの構成を示す模式断面図である。
このＩＧＢＴ４００は、第１と第２の面を有するｐ＋型のＳｉＣ基板１１２を備えている。図１３においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
このＳｉＣ基板１１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＡｌ（アルミニウム）をｐ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
以下、ＳｉＣ基板１１２の第１の面がカーボン面に対し０度以上１０度以下傾斜した面、第２の面がシリコン面に対し０度以上１０度以下傾斜した面である場合を例に説明する。カーボン面に対し０度以上１０度以下傾斜した面、及び、シリコン面に対し０度以上１０度以下傾斜した面は、それぞれ、特性上、カーボン面、シリコン面とほぼ同等とみなすことができる。
ＳｉＣ基板１１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のドリフト層（ＳｉＣ層）１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１１２上にエピタキシャル成長により形成されたエピタキシャル成長層である。
ドリフト層１４の表面も、カーボン面に対し０度以上１０度以下傾斜した面である。ドリフト層１４の膜厚は、例えば、５μｍ以上１００μｍ以下である。
ドリフト層１４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下のｐ型のｐウェル領域１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＩＧＢＴ４００のチャネル領域として機能する。
ｐウェル領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のエミッタ領域１１８が形成されている。エミッタ領域１１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
また、ｐウェル領域１６の一部表面であって、エミッタ領域１１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
ＩＧＢＴ４００は、ドリフト層１４及びｐウェル領域１６の表面に連続的に、これらの層及び領域を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８には、例えば、シリコン酸化膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。ゲート絶縁膜２８のリーク電流を抑制する観点からは、ｈｉｇｈ−ｋ絶縁膜と比較して、バンドギャップの大きいシリコン酸化膜を提供することが望ましい。
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えばポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
ゲート電極３０下のソース領域１８とドリフト層１４とに挟まれるｐウェル領域１６がＩＧＢＴ４００のチャネル領域として機能する。
ゲート絶縁膜２８は、ゲート電極３０とドリフト層１４との間に設けられる。そして、ドリフト層１４とゲート絶縁膜２８との間の界面には、界面領域４０が設けられる。界面領域４０は、重水素（Ｄ）を含有する。界面領域４０の重水素（Ｄ）の最大濃度は１×１０２０ｃｍ−３以上である。界面領域４０の重水素（Ｄ）の最大濃度は１×１０２１ｃｍ−３以上であることが望ましい。界面領域４０の重水素（Ｄ）の最大濃度は、例えば、５×１０２２ｃｍ−３以下である。
また、界面領域４０の水素（Ｈ）の最大濃度は１×１０１９ｃｍ−３以下である。界面領域４０の水素（Ｈ）の最大濃度は１×１０１８ｃｍ−３以下であることが望ましい。
重水素は、例えば、ドリフト層１４とゲート絶縁膜２８との間の界面に偏析している。例えば、界面領域４０中の重水素の濃度分布がピークを有する。ピークの半値全幅が１０ｎｍ以下であることが望ましい。
界面領域４０の重水素や水素の濃度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で、測定することが可能である。
界面領域４０の重水素は、ドリフト層（ＳｉＣ層）１４の最上層のダングリングボンドに結合し、いわゆる終端構造を形成している。重水素は、界面に存在することでエネルギー的に安定となる。
そして、エミッタ領域１１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のエミッタ電極１３４を備えている。エミッタ電極１３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
エミッタ電極１３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
また、ＳｉＣ基板１１２のドリフト層１４と反対側、すなわち、第２の面側には、導電性のコレクタ電極１３６が形成されている。コレクタ電極１３６は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
本実施形態によれば、界面領域４０が存在することにより第１の実施形態と同様の作用及び効果を得ることが可能である。したがって、高い動作性能及び高い信頼性を備えたＩＧＢＴ４００が実現される。
（第５の実施形態）
本実施形態の半導体装置は、｛０００１｝面に対し０度以上１０度以下傾斜した表面を有するＳｉＣ層と、ゲート電極と、表面とゲート電極との間に設けられるゲート絶縁膜と、ＳｉＣ層とゲート絶縁膜との間に設けられ、重水素（Ｄ）の最大濃度が１×１０１９ｃｍ−３以上、窒素（Ｎ）又はリン（Ｐ）の最大濃度が１×１０２１ｃｍ−３以上の領域と、を備える。
以下、便宜上、上記領域を界面領域と称する。
図１４は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ５００は、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。
このＭＩＳＦＥＴ５００は、第１と第２の面を有するｎ＋型のＳｉＣ基板１２を備えている。図１４においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
このＳｉＣ基板１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
以下、ＳｉＣ基板１２の第１の面がシリコン面に対し０度以上１０度以下傾斜した面、第２の面がカーボン面に対し０度以上１０度以下傾斜した面である場合を例に説明する。シリコン面に対し０度以上１０度以下傾斜した面、及び、カーボン面に対し０度以上１０度以下傾斜した面は、それぞれ、特性上、シリコン面、カーボン面とほぼ同等とみなすことができる。
ＳｉＣ基板１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のドリフト層（ＳｉＣ層）１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１２上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。
ドリフト層１４の表面も、シリコン面に対し０度以上１０度以下傾斜した面である。ドリフト層１４の膜厚は、例えば、５μｍ以上１００μｍ以下である。
ドリフト層１４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１８ｃｍ−３以下のｐ型のｐウェル領域１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＭＯＳＦＥＴ５００のチャネル領域として機能する。
ｐウェル領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のソース領域１８が形成されている。ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
また、ｐウェル領域１６の一部表面であって、ソース領域１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
ドリフト層１４及びｐウェル領域１６の表面に連続的に、これらの層及び領域を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８は、｛０００１｝面に対し０度以上１０度以下傾斜した表面に形成されている。
ゲート絶縁膜２８には、例えば、シリコン酸化膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。ゲート絶縁膜２８のリーク電流を抑制する観点からは、ｈｉｇｈ−ｋ絶縁膜と比較して、バンドギャップの大きいシリコン酸化膜を適用することが望ましい。
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えば、ドーピングされたポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
ゲート電極３０下の、ソース領域１８とドリフト層１４とに挟まれるｐウェル領域１６がＭＩＳＦＥＴ５００のチャネル領域として機能する。
ゲート絶縁膜２８は、ゲート電極３０とドリフト層１４との間に設けられる。そして、ドリフト層１４とゲート絶縁膜２８との間の界面には、界面領域６０が設けられる。界面領域６０は、重水素（Ｄ）を含有する。界面領域６０は、窒素（Ｎ）又はリン（Ｐ）を含有する。
界面領域６０の重水素（Ｄ）の最大濃度は１×１０１９ｃｍ−３以上である。界面領域６０の重水素（Ｄ）の最大濃度は１×１０２０ｃｍ−３以上であることが望ましい。
また、界面領域６０の窒素（Ｎ）又はリン（Ｐ）の最大濃度は１×１０２１ｃｍ−３以上である。界面領域６０の窒素（Ｎ）又はリン（Ｐ）の最大濃度は３×１０２１ｃｍ−３以上であることが望ましい。
重水素及び窒素又はリンは、例えば、ドリフト層１４とゲート絶縁膜２８との間の界面に偏析している。例えば、界面領域６０中の重水素及び窒素又はリンの濃度分布がピークを有する。重水素及び窒素又はリンのピークの半値全幅が１０ｎｍ以下であることが望ましい。
界面領域６０の重水素及び窒素又はリンのピーク濃度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で、測定することが可能である。
界面領域６０の重水素及び窒素又はリンは、ドリフト層（ＳｉＣ層）１４の最上層のダングリングボンドに結合し、いわゆる終端構造を形成している。
ＭＩＳＦＥＴ５００は、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のソース電極３４を備えている。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
ソース電極３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
また、ＳｉＣ基板１２のドリフト層１４と反対側、すなわち、第２の面側には、導電性のドレイン電極３６が形成されている。ドレイン電極３６は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）あるいはＳｂ（アンチモン）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
次に、本実施形態の半導体装置の第１の製造方法について図１４を参照しつつ、説明する。第１の製造方法は、｛０００１｝面に対し０度以上１０度以下傾斜した表面を有するＳｉＣ層の表面上を窒化処理し、窒化処理後に、ゲート絶縁膜を形成し、ゲート絶縁膜形成後に、重水素を含む雰囲気中で第１の熱処理を行い、第１の熱処理後に、ゲート絶縁膜上にゲート電極を形成する。
窒化処理は、例えば、熱窒化である。例えば、ＮＯ、Ｎ２Ｏ、ＮＨ３等の窒化ガスを用いる。この熱窒化により、窒素（Ｎ）がドリフト層１４表面のシリコンを置換して終端構造を形成する。ゲート絶縁膜２８は、例えば、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により堆積されるシリコン酸化膜である。なお、ゲート絶縁膜２８は熱酸化法により形成される熱酸化膜であってもかまわない。
第１の熱処理は、例えば、アニールである。アニールは、例えば、重水素１００％の雰囲気で、９００℃以上１２００℃以下の温度で行う。
このアニールによりゲート絶縁膜２８中に導入された重水素は、ドリフト層１４とゲート絶縁膜２８との界面に偏析して界面領域６０を形成する。より具体的には、重水素は、ドリフト層１４とゲート絶縁膜２８との界面の炭素のダングリングボンドに結合して、界面に分布する。
次に、公知のプロセスにより、ゲート絶縁膜２８上にゲート電極３０を形成する。ゲート電極３０は、例えば、ＬＰＣＶＤ法により形成されるドーピングされたポリシリコンである。
その後、公知のプロセスにより、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を形成し、図１４に示す本実施形態のＭＩＳＦＥＴ５００が製造される。
なお、重水素を含む雰囲気でのアニールによる界面領域６０の形成後に、８００℃以上の第２の熱処理が行われる。第２の熱処理は、例えば、ドーピングされたポリシリコンのドーパントの活性化アニールである。また、第２の熱処理は、例えば、ソース電極３４やドレイン電極３６をシリサイドで形成する場合のシリサイド化アニールである。また、第２の熱処理は、例えば、層間絶縁膜３２のデンシファイのためのアニールである。第２の熱処理は、例えば、１０００℃以上１２００℃以下である。
次に、本実施形態の半導体装置の第２の製造方法について図１４を参照しつつ説明する。第２の製造方法は、｛０００１｝面に対し０度以上１０度以下傾斜した表面を有するＳｉＣ層の表面上を窒化処理し、窒化処理後に、重水素及び酸素を含む雰囲気中で表面を熱酸化することによりゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成する。
窒化処理は、例えば、熱窒化である。例えば、ＮＯ、Ｎ２Ｏ、ＮＨ３等の窒化ガスを用いる。この熱窒化により、窒素（Ｎ）がドリフト層１４表面のシリコンを置換して終端構造を形成する。
窒化処理後に、ｎ−型のドリフト層（ＳｉＣ層）１４の表面を、重水素及び酸素を含む雰囲気中で熱酸化する。例えば、重水の水蒸気（Ｄ２Ｏ）の雰囲気中で、ドリフト層１４の表面を熱酸化する。酸化温度は、例えば、８００℃以上１２００℃以下である。
熱酸化により、ゲート絶縁膜２８が形成される。また、ゲート絶縁膜２８中に導入された重水素は、ドリフト層１４とゲート絶縁膜２８との界面に偏析して界面領域６０を形成する。より具体的には、重水素は、ドリフト層１４とゲート絶縁膜２８との界面の炭素のダングリングボンドに結合して、界面に分布する。
なお、表面を熱酸化した後、更に、絶縁膜を堆積することによりゲート絶縁膜２８を形成しても構わない。この場合の絶縁膜は、例えば、ＬＰＣＶＤ法により堆積されるシリコン酸化膜である。
次に、公知のプロセスにより、ゲート絶縁膜２８上にゲート電極３０を形成する。ゲート電極３０は、例えば、ＬＰＣＶＤ法により形成されるドーピングされたポリシリコンである。
その後、公知のプロセスにより、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を形成し、図１４に示す本実施形態のＭＩＳＦＥＴ５００が製造される。
なお、上記製造方法の窒化処理に代えて、ドリフト層１４の表面にリン（Ｐ）を供給する処理を行っても構わない。リン（Ｐ）を供給する処理は、例えば、リンガラスからの固相拡散である。リン（Ｐ）を供給する処理は、例えば、リンを含む雰囲気中でのアニールまたは酸化である。供給されたリンは、表面のシリコンを置換して終端構造を形成する。
本実施形態においては、シリコン面で支配的に存在するシリコン原子を窒素又はリンで置換して終端する。そして、炭素のダングリングボンドを炭素と強く結合する重水素で終端する。
第１の実施形態において説明したように、重水素と炭素のダングリングボンドの結合は、水素と炭素のダングリングボンドとの結合と比較して結合が強いため、熱耐性、電気ストレス耐性が高い。
したがって、例えば、窒素又はリンのみ、あるいは、窒素又はリンと水素で終端構造を形成する場合に比べ、特性の変動が小さく高い信頼性を備えるＭＩＳＦＥＴ５００が実現できる。
以上、本実施形態によれば、ＳｉＣ層とゲート絶縁膜との間の界面準位が低減され、高い移動度を備えたＭＩＳＦＥＴ５００が実現される。また、炭素との結合の強い重水素を終端構造に適用することで、高い信頼性を備えたＭＩＳＦＥＴ５００が実現される。
以上、実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１４ ドリフト層（ＳｉＣ層）
２８ ゲート絶縁膜
３０ ゲート電極
４０ 界面領域（領域）
６０ 界面領域（領域）
１００ ＭＩＳＦＥＴ（半導体装置）
２００ ＭＩＳＦＥＴ（半導体装置）
３００ ＭＩＳＦＥＴ（半導体装置）
４００ ＩＧＢＴ（半導体装置）
５００ ＭＩＳＦＥＴ（半導体装置）

Claims (12)

  1. ｛０００−１｝面に対し０度以上１０度以下傾斜した表面、又は、法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した表面を有するＳｉＣ層と、
    ゲート電極と、
    前記表面と前記ゲート電極との間に設けられるゲート絶縁膜と、
    前記表面と前記ゲート絶縁膜との間に設けられ、重水素（Ｄ）の最大濃度が１×１０２０ｃｍ−３以上、水素（Ｈ）の最大濃度が１×１０１９ｃｍ−３以下の領域と、
    を備え、
    前記領域中の重水素の濃度分布がピークを有し、前記ピークの半値全幅が１０ｎｍ以下である半導体装置。
  2. 前記領域中の重水素の最大濃度が１×１０２１ｃｍ−３以上である請求項１記載の半導体装置。
  3. 前記ゲート絶縁膜はシリコン酸化膜である請求項１又は請求項２記載の半導体装置。
  4. ｛０００−１｝面に対し０度以上１０度以下傾斜した表面、又は、法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した表面を有するＳｉＣ層の前記表面の上に、ゲート絶縁膜を形成し、
    前記ゲート絶縁膜の形成後に、重水素を含む雰囲気中で第１の熱処理を行い、
    前記第１の熱処理の後に、前記ゲート絶縁膜の上にゲート電極を形成し、
    前記第１の熱処理が９００℃以上である半導体装置の製造方法。
  5. 前記ゲート絶縁膜がシリコン酸化膜である請求項４記載の半導体装置の製造方法。
  6. 前記第１の熱処理の後に、８００℃以上の第２の熱処理を、更に行う請求項４又は請求項５記載の半導体装置の製造方法。
  7. 前記ゲート絶縁膜が堆積膜である請求項４乃至請求項６いずれか一項記載の半導体装置の製造方法。
  8. 前記ゲート絶縁膜が熱酸化膜である請求項４乃至請求項６いずれか一項記載の半導体装置の製造方法。
  9. ｛０００−１｝面に対し０度以上１０度以下傾斜した表面、又は、法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した表面を有するＳｉＣ層の前記表面の上に、重水素及び酸素を含む雰囲気中で前記表面を熱酸化することによりゲート絶縁膜を形成し、
    前記ゲート絶縁膜の上にゲート電極を形成する半導体装置の製造方法。
  10. 前記表面を熱酸化した後、絶縁膜を堆積することにより前記ゲート絶縁膜を形成する請求項９記載の半導体装置の製造方法。
  11. 前記絶縁膜がシリコン酸化膜である請求項１０記載の半導体装置の製造方法。
  12. 前記熱酸化が８００℃以上である請求項９乃至請求項１１いずれか一項記載の半導体装置の製造方法。
JP2015033595A 2015-02-24 2015-02-24 半導体装置及びその製造方法 Active JP6505466B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015033595A JP6505466B2 (ja) 2015-02-24 2015-02-24 半導体装置及びその製造方法
US15/048,112 US9755064B2 (en) 2015-02-24 2016-02-19 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015033595A JP6505466B2 (ja) 2015-02-24 2015-02-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016157761A JP2016157761A (ja) 2016-09-01
JP6505466B2 true JP6505466B2 (ja) 2019-04-24

Family

ID=56693264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015033595A Active JP6505466B2 (ja) 2015-02-24 2015-02-24 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US9755064B2 (ja)
JP (1) JP6505466B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160005871A1 (en) * 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107406966B (zh) 2015-03-03 2020-11-20 株式会社半导体能源研究所 氧化物半导体膜、包括该氧化物半导体膜的半导体装置以及包括该半导体装置的显示装置
JP6887244B2 (ja) * 2016-12-09 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN106847879B (zh) * 2017-01-19 2021-12-03 北京世纪金光半导体有限公司 一种斜面沟道的SiC MOSFET器件及制备方法
CN107508281B (zh) * 2017-08-10 2020-03-20 西南交通大学 一种同相供电系统潮流控制器动态可靠性评估方法
US10504735B2 (en) * 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a semiconductor device by high-pressure anneal and post-anneal treatment
CN109585556B (zh) * 2017-09-29 2022-01-04 台湾积体电路制造股份有限公司 半导体器件性能改进
JP6862384B2 (ja) * 2018-03-21 2021-04-21 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7072148B2 (ja) * 2018-09-14 2022-05-20 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7326227B2 (ja) * 2020-07-01 2023-08-15 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7476130B2 (ja) * 2021-03-18 2024-04-30 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20240079237A1 (en) 2022-08-29 2024-03-07 Stmicroelectronics S.R.L. Method of manufacturing ohmic contacts of an electronic device, with thermal budget optimization

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4091265B2 (ja) * 2001-03-30 2008-05-28 株式会社東芝 半導体装置及びその製造方法
US6979580B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Process for controlling performance characteristics of a negative differential resistance (NDR) device
JP2006196713A (ja) 2005-01-13 2006-07-27 National Institute Of Advanced Industrial & Technology 半導体装置及びその作製方法並びに重水素処理装置
JP2007180137A (ja) * 2005-12-27 2007-07-12 Seiko Epson Corp 半導体装置およびその製造方法
JP2008244455A (ja) 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2008244456A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP5433352B2 (ja) * 2009-09-09 2014-03-05 株式会社東芝 半導体装置の製造方法
KR102084274B1 (ko) * 2011-12-15 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2012186490A (ja) * 2012-05-07 2012-09-27 National Institute Of Advanced Industrial & Technology 半導体装置及び半導体基板の重水素処理装置
JP2014222735A (ja) * 2013-05-14 2014-11-27 パナソニック株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US9755064B2 (en) 2017-09-05
US20160247907A1 (en) 2016-08-25
JP2016157761A (ja) 2016-09-01

Similar Documents

Publication Publication Date Title
JP6505466B2 (ja) 半導体装置及びその製造方法
US9812529B2 (en) Semiconductor device and method for manufacturing the same
JP6305294B2 (ja) 半導体装置及びその製造方法
JP5920684B2 (ja) 半導体装置
JP6168945B2 (ja) 半導体装置およびその製造方法
US9269781B2 (en) Semiconductor device and method for manufacturing the same
JP6189261B2 (ja) 半導体装置およびその製造方法
JP6017127B2 (ja) 炭化珪素半導体装置
US9443937B2 (en) Semiconductor device
JP6552950B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20170033185A1 (en) Semiconductor device
US9978842B2 (en) Semiconductor device and method for manufacturing the same
US20170207311A1 (en) Silicon carbide semiconductor device and method for manufacturing same
JP2016127073A (ja) 半導体装置
US10147797B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP6582537B2 (ja) 半導体装置および半導体装置の製造方法
JP2017204644A (ja) 半導体装置およびその製造方法
JP5997746B2 (ja) 半導体装置
JP2017168603A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190327

R151 Written notification of patent or utility model registration

Ref document number: 6505466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151