JP6017127B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP6017127B2
JP6017127B2 JP2011217802A JP2011217802A JP6017127B2 JP 6017127 B2 JP6017127 B2 JP 6017127B2 JP 2011217802 A JP2011217802 A JP 2011217802A JP 2011217802 A JP2011217802 A JP 2011217802A JP 6017127 B2 JP6017127 B2 JP 6017127B2
Authority
JP
Japan
Prior art keywords
layer
region
silicon carbide
trench
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011217802A
Other languages
English (en)
Other versions
JP2013077761A (ja
Inventor
拓馬 鈴木
拓馬 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011217802A priority Critical patent/JP6017127B2/ja
Priority to US13/412,909 priority patent/US20130082282A1/en
Publication of JP2013077761A publication Critical patent/JP2013077761A/ja
Application granted granted Critical
Publication of JP6017127B2 publication Critical patent/JP6017127B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素（ＳｉＣ）を用いた半導体装置に関する。
次世代のパワー半導体デバイス材料として炭化珪素（以下、ＳｉＣとも記述する）が期待されている。ＳｉＣはＳｉと比較して、バンドギャップが３倍、破壊電界強度が約１０倍、及び熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば超低損失かつ高温動作可能なパワー半導体デバイスを実現することができる。
このような、ＳｉＣの特性を利用した高耐圧半導体デバイスとして例えば、縦型のＭＩＳＦＥＴやＩＧＢＴがあげられる。ＭＩＳＦＥＴやＩＧＢＴでは、デバイスの高性能化のために、チャネルの移動度を上げ、低オン抵抗を実現することが要求される。
特開２００１−２６７５７０号公報
デバイスの高性能化のためには、さらなるチャネル移動度の向上や、単位セルの縮小、単位セルあたりのゲート幅の増大が必要とされる。それとともに、ゲート絶縁膜の信頼性の向上も要求される。
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、ＳｉＣを用いた、低オン抵抗、かつ信頼性にも優れた半導体装置および半導体装置の製造方法を提供することにある。
この実施の形態の半導体装置は、炭化珪素層と、少なくとも一部に凸部を有し、前記炭化珪素層の第１の主面上に配置された炭化珪素のｎ−層と、前記ｎ − 層の一部に、前記炭化珪素のｎ − 層の凸部を挟むように対峙した炭化珪素の第１および第２のｐ−ウェル領域と、前記ｎ − 層と前記第１および第２のｐ − ウェル領域表面に、前記第１のｐ − ウェル領域から前記第２のｐ − ウェル領域に向かう方向に延在するトレンチ溝と、前記第１および第２のｐ−ウェル領域中の一部表面に、前記ｎ − 層の凸部に近接した炭化珪素の第１および第２のｎ＋領域と、前記第１および第２のｐ−ウェル領域中の一部表面に、前記炭化珪素の第１および第２のｎ ＋ 領域に隣接した炭化珪素の第１および第２のｐ＋領域と、前記ｎ−層の凸部上と、前記第１のｐ−ウェル領域と前記第２のｐ−ウェル領域と前記第１のｎ＋領域と前記第２のｎ＋領域表面上、トレンチ側壁面、およびトレンチ底部面にあるゲート絶縁膜と、前記ゲート絶縁膜上の第１の電極と、前記第１のｎ＋領域と前記第１のｐ＋領域の上表面、トレンチ側壁面、およびトレンチ底部面上の第２の電極と、前記第２のｎ＋領域と前記第２のｐ＋領域の上表面、トレンチ側壁面、およびトレンチ底部面上の第３の電極と、前記炭化珪素層の前記第１の主面とは反対の第２の主面側の第４の電極とを備えた半導体装置であって、駆動時に、前記第２の電極から前記第１のｐ ＋ 領域、前記第１のｎ ＋ 領域、前記ｎ − 層の凸部に至り、前記ｎ − 層の凸部、前記炭化珪素層、前記第４電極に向かって延在し、かつ前記第３の電極から前記第２のｐ ＋ 領域、前記第２のｎ ＋ 領域、前記前記ｎ − 層の凸部に至り、前記ｎ − 層の凸部、前記炭化珪素層、前記第４電極に向かって延在する、チャネルが形成され、前記トレンチ溝の側壁面が、｛１０−１０｝面、｛１１−２０｝面、｛０３−３８｝面の少なくとも一つを含むことを特徴とする。
図１は、実施例１のＭＩＳＦＥＴの構成を示す斜視図である。 図２は、実施例１の半導体装置の製造方法を示す工程斜視図である。 図３は、実施例１の半導体装置の製造方法を示す工程斜視図である。 図４は、実施例１の半導体装置の製造方法を示す工程斜視図である。 図５は、本実施の形態の半導体装置と従来の形態の半導体装置の単位セル構造と、単位セル面積あたりのチャネル幅と実効反転チャネル移動度の比較結果を示す模式図である。 図６は、実施例２の半導体装置であるＩＧＢＴの構成を示す斜視図である。
以下、本実施の形態を完成するに至った経緯について説明する。
上述のように、ＳｉＣを用いたＭＩＳＦＥＴやＩＧＢＴでは、デバイスの高性能化のために、チャネルの移動度を上げ低オン抵抗を実現することが要求されている。
もっとも、ＳｉＣ上に形成されるゲート絶縁膜とＳｉＣとの界面、特に熱酸化膜との界面には界面準位が形成されやすい。このため、チャネルの移動度が低下するという問題がある。
界面準位が形成されにくく、より高いチャネル移動度を達成できるＳｉＣ結晶面にチャネルを形成することで、低オン抵抗を実現することができる。このため、一般に市販されている（０００１）面のＳｉＣ基板や、（０００−１）面のＳｉＣ基板にトレンチ構造を設け、トレンチ側壁をチャネルとして利用したＳｉＣトレンチＭＩＳＦＥＴが、プレーナー型ＭＩＳＦＥＴよりも低オン抵抗である高耐圧半導体素子を実現する手段として用いられている。
ＳｉＣトレンチＭＩＳＦＥＴはチャネルを基板に対して垂直方向に形成するために、単位セルあたりの面積を低減することが可能であり、セルの高集積化による特性オン抵抗の低減にも有効な構造である。
一方、ＳｉＣ縦型パワー半導体デバイスは、前述したように大きなバンドギャップ、大きな破壊電界強度、及び優れた熱伝導率などの特性を有しており、これらの特性を活かすために、ドリフト層の厚さをＳｉの縦型パワー半導体デバイスの１０分の１程度にして用いる。
このため、従来のＳｉＣトレンチＭＩＳＦＥＴはＳｉトレンチＭＩＳＦＥＴと比較して、逆方向電圧を印加した際に、トレンチ底に接するゲート絶縁膜に高電界が印加され、ゲート絶縁膜の破壊や信頼性の低下などが生じやすいという、ＳｉＣ特有の課題がある。
上記課題を解決するために、トレンチ底のゲート絶縁膜が接するＳｉＣ部分にｐ型領域を設けることで、トレンチ底のゲート絶縁膜に印加される電界を緩和させる構造が検討されている。
すなわち、ＳｉＣトレンチＭＯＳＦＥＴのトレンチ底のゲート絶縁膜に接するＳｉＣ部分にｐ型領域を設けた半導体装置が知られている（特許文献１参照）。
また、上記課題を解決するために、ソース領域にトレンチ構造を設け、ソース領域の下部にｐ型領域を設けることで、トレンチ底のゲート絶縁膜に印加される電界を緩和させる構造がある。
さらに、ＳｉＣトレンチＭＯＳＦＥＴのソース領域にもトレンチ構造を設け、ソース領域の下部にｐ型領域を設けた半導体装置も知られている。
これらの構造は、いずれの場合もＪＦＥＴ領域として働くため、ゲート絶縁膜の電界強度を緩和させる一方、ＪＦＥＴ抵抗の寄生によりオン抵抗が増大するという、トレードオフが存在する。
本実施の形態は、上記事情を背景に完成されたものである。
本実施の形態の半導体装置は、炭化珪素層と、前記炭化珪素層上に形成され、トレンチ溝の側壁面にチャネルを有し、炭化珪素層の面に対して水平方向に電気伝導するチャネルを有することを特徴とする。
前記チャネルは、トレンチ溝の側壁面と、炭化珪素層の表面と、トレンチ溝の底面との少なくとも１つ以上に形成されることが望ましい。
前記トレンチ溝の側壁面は、｛１０−１０｝面、｛１１−２０｝面、｛０３−３８｝面の少なくとも一つを含むことが望ましい。
前記炭化珪素層の表面は｛０００１｝面であることが望ましい。
前記トレンチ溝の底面は｛０００１｝面であることが望ましい。
前記チャネルは、ＭＩＳＦＥＴまたはＩＧＢＴのチャネルであることが望ましい。
上記本実施の形態によれば、ＭＩＳＦＥＴの単位セル面積あたりのチャネル幅を、従来のＳｉＣトレンチ型ＭＩＳＦＥＴと同等、またはそれ以上にしつつ、従来のＳｉＣトレンチ型ＭＩＳＦＥＴのトレンチ溝底面のゲート絶縁膜の信頼性よりも、高い信頼性をもつＳｉＣ ＭＩＳＦＥＴが実現できる。
さらに、従来のＳｉＣプレーナー型ＭＯＳＦＥＴでチャネルとして用いられる結晶面に加えて、よりも高い反転チャネル移動度を実現可能な結晶面をチャネルとして併用することで、従来のＳｉＣプレーナー型ＭＩＳＦＥＴよりもオン抵抗の低いＳｉＣ ＭＩＳＦＥＴが実現できる。
これらの結果として、本実施の形態によれば、ＳｉＣを用いた、低オン抵抗、かつ信頼性にも優れた半導体装置および半導体装置の製造方法を提供することが可能となる。
以下、実施例により実施の形態を説明する。
（実施例１）
本実施例の半導体装置は、炭化珪素層と、炭化珪素層上に形成され、トレンチ溝の側壁面にチャネルを有し、炭化珪素層の面に対して水平方向に電気伝導するチャネルを有する。
ここでは、縦型のＭＩＳＦＥＴを例に説明する。上記構成を有することにより、単位セル面積あたりのチャネル幅が増大され、チャネル抵抗が低減する。したがって、オン抵抗が低く駆動力の高いＭＩＳＦＥＴが実現される。また、ゲート絶縁膜が従来のトレンチＭＩＳＦＥＴのようにドリフト層に突き出ていないため、逆方向電圧印加時のトレンチ溝底面付近のゲート絶縁膜の電界強度が緩和され、信頼性が向上し、信頼性の高いＭＩＳＦＥＴが実現される。
図１は、本実施の形態の半導体装置であるＭＩＳＦＥＴの構成を示す斜視図である。このＭＩＳＦＥＴ１００は、第１と第２の主面を有するＳｉＣ基板１２を備えている。図１においては、第１の主面とは図の上側の面であり、第２の主面とは図の下側の面である。このＳｉＣ基板１２は、不純物濃度５×１０１８〜１×１０１９ｃｍ−３程度の、例えば窒素（Ｎ）をｎ型不純物として含む六方晶の４Ｈ−ＳｉＣ基板（ｎ＋基板）である。
このＳｉＣ基板１２は第１の主面として（０００１）面を備えている。この第１の主面上には、ｎ型不純物の不純物濃度５×１０１５〜２×１０１６ｃｍ−３程度のｎ型のｎ−層１４が形成されている。ｎ−層１４の膜厚は、例えば５〜１０μｍ程度である。
ｎ−層１４とｐウェル領域１６の一部表面には、トレンチ溝４０が形成されている。トレンチ溝は深さが、例えば１μｍ程度である。また、トレンチ溝の幅は例えば１μｍ程度であり、トレンチ溝同士の間隔は例えば１μｍ程度である。
トレンチ溝４０の深さをさらに深くすることで、単位セルあたりのゲート幅が増加し、チャネル抵抗を低減することが出来る。
トレンチ溝４０の側壁は、例えば（１１−２０）面が露出している。トレンチ溝４０の底面には例えば（０００１）面が露出している。
ｎ−層１４の一部表面には、ｐ型不純物の不純物濃度１×１０１６〜５×１０１７ｃｍ−３程度のｐ型のｐウェル領域１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。
ｐウェル領域１６の一部表面には、ｎ型不純物の不純物濃度１×１０２０程度のｎ型のソース領域１８が形成されている。ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である
また、ｐウェル領域１６の一部表面であって、ｎ型のソース領域１８の側方に、ｐ型不純物の不純物濃度１×１０１９〜１×１０２０ｃｍ−３程度のｐ型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
さらに、ｐウェル領域１６、ｎ−層１４の表面に連続的に、これらの領域および層を跨ぐように形成されたゲート絶縁膜２８を有している。すなわち、ＳｉＣ層１４の（０００１）面上にゲート絶縁膜２８が形成されている。
このゲート絶縁膜２８は、例えばＣＶＤ法によって堆積したＳｉＯ２を主成分とする膜である。
ゲート絶縁膜２８の膜厚は、３０ｎｍ以上１００ｎｍ以下であることが望ましい。３０ｎｍ未満ではゲート絶縁膜の初期耐圧や信頼性が劣化する恐れがある。また、１００ｎｍより大きいとＭＩＳＦＥＴの駆動力が劣化する恐れがある。
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えばポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
そして、ソース領域１８と、ｐウェルコンタクト領域２０と電気的に接続されるソース・ｐウェル共通電極２４を備えている。ソース・ｐウェル共通電極２４は、例えば、Ｎｉのバリアメタル層２４ａと、バリアメタル層２４ａ上のＡｌのメタル層２４ｂとで構成される。Ｎｉのバリアメタル層２４ａとＡｌのメタル層２４ｂとは反応により合金を形成していてもよい。また、ＳｉＣ基板１２の第２の主面上には、ドレイン電極３６が形成されている。
なお、本実施の形態において、ｎ型不純物は例えば、窒素（Ｎ）が好ましいが、リン（Ｐ）、またはヒ素（Ａｓ）等を適用することも可能である。また、ｐ型不純物は例えば、アルミニウム（Ａｌ）が好ましいがボロン（Ｂ）等を適用することも可能である。
（製造方法）
次に本実施例の半導体装置の製造方法について説明する。図２〜図４は、本実施の形態の半導体装置の製造方法を示す工程斜視図である。

まず、図２（ａ）に示すように、ｎ型不純物としてリンまたは窒素を不純物濃度１×１０１９ｃｍ−３程度含み、例えば、厚さ３００μｍであり、六方晶系の結晶格子を有する低抵抗の４Ｈ−ＳｉＣ基板１２を準備する。そして、ＳｉＣ基板１２の一方の主面である（０００−１）面上にエピタキシャル成長法により、ｎ型不純物として、例えば窒素を不純物濃度５×１０１５ｃｍ−３程度含み、厚さが１０μｍ程度の高抵抗のＳｉＣ層１４を成長させる。
次に、図２（ｂ）に示すように、適切なマスク材を用いてＳｉＣ層１４にトレンチ溝４０をドライエッチングにて形成する。トレンチ溝の深さは、例えば１μｍ程度である。また、トレンチ溝の幅は例えば１μｍ程度であり、トレンチ溝同士の間隔は例えば１μｍ程度である。
トレンチ溝４０の深さをさらに深くすることで、単位セルあたりのゲート幅が増加し、チャネル抵抗を低減することが出来る。
次に、図２（ｃ）に示すように、適切なマスク材を用いてｐ型不純物であるアルミニウムをＳｉＣ層１４にイオン注入し、ｐウェル領域１６を形成する。
次に、図３（ｄ）に示すように、適切なマスク材を用いてｎ型不純物であるリンをＳｉＣ層１４にイオン注入し、ソース領域１８を形成する。その後、図３（ｅ）に示すように、適切なマスク材を用いてｐ型不純物であるアルミニウムをＳｉＣ層１４にイオン注入し、ｐウェルコンタクト領域２０を形成する。この後、例えば１８００℃程度の熱処理によりイオン注入した不純物を活性化する。
次に、図３（ｆ）に示すように、ＴＥＯＳ（テトラエトキシシラン）と酸素ガスを用いたＬＰ−ＣＶＤ法により、ＳｉＣ層１４の（０００１）面に酸化物膜２８ａを形成する。形成する酸化物膜２８ａの膜厚は例えば、６０ｎｍである。
次に、いわゆるＰＯＡ（Ｐｏｓｔ Ｏｘｉｄａｔｉｏｎ Ａｎｎｅａｌｉｎｇ）処理を行う。例えば、１２００℃の温度で、アンモニアガスを含む雰囲気中で熱処理（アンモニアアニールまたはＮＨ３アニール）し、アンモニア熱窒化を行うことで、界面準位密度が減少しＭＩＳＦＥＴのチャネル駆動力が向上する。
このとき、ＰＯＡ処理は例えば水素（Ｈ２）、水蒸気（Ｈ２Ｏ）雰囲気等で処理を行えば、水素終端の効果によって界面準位密度が減少し、また、アンモニア（ＮＨ３）、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）雰囲気等で処理を行えば、窒素終端の効果によって界面準位密度が減少する。
次に、図４（ｇ）に示すように、ゲート絶縁膜２８上にポリシリコンを堆積し、適切なマスク材を用いてポリシリコンをパターニングしてゲート電極３０を形成する。
その後、公知の半導体プロセスにより、層間絶縁膜３２、ソース・ｐウェル共通電極２４、ドレイン電極３６を形成し、図１に示す縦型のＭＩＳＦＥＴが製造される。
本実施の形態の製造方法によれば、単位セル面積あたりのチャネル幅が増大され、チャネル抵抗が低減する。したがって、オン抵抗が低く駆動力の高いＭＩＳＦＥＴが実現される。また、ゲート絶縁膜が従来のトレンチＭＩＳＦＥＴのようにドリフト層に突き出ていないため、ゲート絶縁膜の信頼性が向上し、信頼性の高いＭＩＳＦＥＴが実現される。
図５、及び表１に、本実施の形態の半導体装置と従来の形態の半導体装置の単位セル構造と、単位セル面積あたりのチャネル幅と実効反転チャネル移動度の比較結果を示す。

Figure 0006017127
本実施の形態の半導体装置の単位セル構造においては、単位セル面積あたりのチャネル幅が０．６７μｍと最も高い。
また、実効的な反転チャネル移動度は従来構造１に示したプレーナー型ＭＩＳＦＥＴ、よりも高く、従来構造２に示したトレンチ型ＭＩＳＦＥＴ値よりも低い。
従って、従来例１のプレーナー型ＭＩＳＦＥＴよりも低オン抵抗で、かつ従来例２のトレンチＭＩＳＦＥＴよりも信頼性が高い、ＭＩＳＦＥＴが実現される。
（実施例２）
実施例１の半導体装置においては、ＳｉＣ基板がｎ型であるのに対し、本実施例２の半導体装置は、ｐ型でありＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を構成する。ＳｉＣ基板の不純物タイプが異なる点以外は実施例１と同様であるので、重複する記載を省略する。
図６は、本実施の形態の半導体装置であるＩＧＢＴの構成を示す斜視図である。このＩＧＢＴ３００は、第１と第２の主面を有するＳｉＣ基板５２を備えている。図６においては、第１の主面とは図の上側の面であり、第２の主面とは図の下側の面である。このＳｉＣ基板５２は、不純物濃度５×１０１８〜１×１０１９ｃｍ−３程度の、例えばＡｌをｐ型不純物として含む六方晶の４Ｈ−ＳｉＣ基板（ｐ＋基板）である。
また、本実施の形態の半導体装置の製造方法は、準備するＳｉＣ基板が、例えばＡｌをｐ型不純物として含む六方晶の４Ｈ−ＳｉＣ基板（ｐ＋基板）であること以外は実施例１と同様である。したがって、本実施例の半導体装置によれば、オン抵抗が低く駆動力の高いＩＧＢＴが実現される。また、ゲート絶縁膜の信頼性が向上し、信頼性の高いＩＧＢＴが実現される。低オン抵抗、かつ信頼性にも優れたＩＧＢＴを製造することが可能となる。
（変形例）
以上の説明では、トレンチ形状として、断面矩形の例を示したが、必ずしも断面矩形である必要はなく、断面三角形、あるいは台形のような形状であっても良い。トレンチ壁面もしくは底面が、ＳｉＣの電荷移動性に優れた面で形成されていることが必要であり、この条件を満たすことによって断面形状は適宜設計可能である。
（変形例）
以上、本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１２…ＳｉＣ基板
１６…ｐウエル領域
１８…ソース領域
２０…ウェルコンタクト領域
２４…ソース・ｐウェル共通電極
２８…ゲート絶縁膜
３０…ゲート電極
３６…ドレイン電極
４０…トレンチ溝

Claims (5)

  1. 炭化珪素層と、
    少なくとも一部に凸部を有し、前記炭化珪素層の第１の主面上に配置された炭化珪素のｎ−層と、
    前記ｎ − 層の一部に、前記炭化珪素のｎ − 層の凸部を挟むように対峙した炭化珪素の第１および第２のｐ−ウェル領域と、
    前記ｎ − 層と前記第１および第２のｐ − ウェル領域表面に、前記第１のｐ − ウェル領域から前記第２のｐ − ウェル領域に向かう方向に延在するトレンチ溝と、
    前記第１および第２のｐ−ウェル領域中の一部表面に、前記ｎ − 層の凸部に近接した炭化珪素の第１および第２のｎ＋領域と、
    前記第１および第２のｐ−ウェル領域中の一部表面に、前記炭化珪素の第１および第２のｎ ＋ 領域に隣接した炭化珪素の第１および第２のｐ＋領域と、
    前記ｎ−層の凸部上と、前記第１のｐ−ウェル領域と前記第２のｐ−ウェル領域と前記第１のｎ＋領域と前記第２のｎ＋領域表面上、トレンチ側壁面、およびトレンチ底部面にあるゲート絶縁膜と、
    前記ゲート絶縁膜上の第１の電極と、
    前記第１のｎ＋領域と前記第１のｐ＋領域の上表面、トレンチ側壁面、およびトレンチ底部面上の第２の電極と、
    前記第２のｎ＋領域と前記第２のｐ＋領域の上表面、トレンチ側壁面、およびトレンチ底部面上の第３の電極と、
    前記炭化珪素層の前記第１の主面とは反対の第２の主面側の第４の電極とを備えた半導体装置であって、
    駆動時に、前記第２の電極から前記第１のｐ ＋ 領域、前記第１のｎ ＋ 領域、前記ｎ − 層の凸部に至り、前記ｎ − 層、前記炭化珪素層、前記第４電極に向かって延在し、かつ前記第３の電極から前記第２のｐ ＋ 領域、前記第２のｎ ＋ 領域、前記前記ｎ − 層の凸部に至り、前記ｎ − 層、前記炭化珪素層、前記第４電極に向かって延在する、チャネルが形成され、
    前記トレンチ溝の側壁面が、｛１０−１０｝面、｛１１−２０｝面、｛０３−３８｝面の少なくとも一つを含むことを特徴とする半導体装置。
  2. 前記炭化珪素層の表面が、｛０００１｝面であることを特徴とする請求項１に記載の半導体装置。
  3. 前記トレンチ溝の底面が、｛０００１｝面であることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記チャネルが、ＭＩＳＦＥＴまたはＩＧＢＴのチャネルであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記トレンチ溝の深さは、前記ｎ−層の厚さより浅いことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
JP2011217802A 2011-09-30 2011-09-30 炭化珪素半導体装置 Active JP6017127B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011217802A JP6017127B2 (ja) 2011-09-30 2011-09-30 炭化珪素半導体装置
US13/412,909 US20130082282A1 (en) 2011-09-30 2012-03-06 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011217802A JP6017127B2 (ja) 2011-09-30 2011-09-30 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2013077761A JP2013077761A (ja) 2013-04-25
JP6017127B2 true JP6017127B2 (ja) 2016-10-26

Family

ID=47991738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011217802A Active JP6017127B2 (ja) 2011-09-30 2011-09-30 炭化珪素半導体装置

Country Status (2)

Country Link
US (1) US20130082282A1 (ja)
JP (1) JP6017127B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5718585B2 (ja) * 2010-05-19 2015-05-13 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法、並びにデータ処理システム
US9240352B2 (en) * 2012-10-24 2016-01-19 Globalfoundries Inc. Bulk finFET well contacts with fin pattern uniformity
US9024328B2 (en) * 2013-07-02 2015-05-05 General Electric Company Metal-oxide-semiconductor (MOS) devices with increased channel periphery and methods of manufacture
US9748341B2 (en) * 2013-07-02 2017-08-29 General Electric Company Metal-oxide-semiconductor (MOS) devices with increased channel periphery
WO2015146161A1 (ja) 2014-03-24 2015-10-01 キヤノンアネルバ株式会社 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム
WO2015177910A1 (ja) * 2014-05-22 2015-11-26 三菱電機株式会社 半導体装置
JP6100233B2 (ja) 2014-12-26 2017-03-22 株式会社東芝 半導体装置
JP2016157762A (ja) * 2015-02-24 2016-09-01 株式会社東芝 半導体装置及びその製造方法
DE102017122634B4 (de) 2017-09-28 2024-09-12 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung mit Graben-Gatestruktur und vertikalem Pn-Übergang zwischen einem Bodygebiet und einer Driftstruktur
JP6556892B2 (ja) * 2018-03-12 2019-08-07 株式会社日立製作所 半導体装置、半導体装置の製造方法、電力変換装置、３相モータシステム、自動車、および鉄道車両
JP6992021B2 (ja) * 2019-03-18 2022-01-13 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237965A (ja) * 1985-08-13 1987-02-18 Tdk Corp 縦形半導体装置およびその製造方法
JPH0323674A (ja) * 1989-06-21 1991-01-31 Mitsubishi Electric Corp 半導体装置
US6218701B1 (en) * 1999-04-30 2001-04-17 Intersil Corporation Power MOS device with increased channel width and process for forming same
JP3356162B2 (ja) * 1999-10-19 2002-12-09 株式会社デンソー 半導体装置及びその製造方法
SE525574C2 (sv) * 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
CN100539184C (zh) * 2004-02-16 2009-09-09 富士电机电子技术株式会社 双方向元件及其制造方法、半导体装置
US7598517B2 (en) * 2006-08-25 2009-10-06 Freescale Semiconductor, Inc. Superjunction trench device and method
JP2008311406A (ja) * 2007-06-14 2008-12-25 Toyota Motor Corp 溝ゲート型ＳｉＣ半導体装置の製造方法
JP5271515B2 (ja) * 2007-07-13 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置
JP5298691B2 (ja) * 2008-07-31 2013-09-25 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
US8124983B2 (en) * 2008-08-28 2012-02-28 Infineon Technologies Ag Power transistor
KR20110133542A (ko) * 2009-03-27 2011-12-13 스미토모덴키고교가부시키가이샤 Ｍｏｓｆｅｔ 및 ｍｏｓｆｅｔ의 제조 방법
JP2010238738A (ja) * 2009-03-30 2010-10-21 Toshiba Corp 半導体装置および半導体装置の製造方法
JP5463725B2 (ja) * 2009-04-28 2014-04-09 富士電機株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20130082282A1 (en) 2013-04-04
JP2013077761A (ja) 2013-04-25

Similar Documents

Publication Publication Date Title
JP6017127B2 (ja) 炭化珪素半導体装置
US8354715B2 (en) Semiconductor device and method of fabricating the same
JP5920684B2 (ja) 半導体装置
US9755064B2 (en) Semiconductor device and method for manufacturing the same
JP5002693B2 (ja) 半導体装置
WO2009101668A1 (ja) 炭化珪素半導体装置
CN108028282A (zh) 半导体装置和半导体装置的制造方法
JP6848316B2 (ja) 半導体装置および半導体装置の製造方法
JP2012164707A (ja) 半導体装置およびその製造方法
US8941120B2 (en) Semiconductor device and method for manufacturing the same
US20200144412A1 (en) Semiconductor device
JP2016157762A (ja) 半導体装置及びその製造方法
WO2014112233A1 (ja) 炭化珪素半導体装置およびその製造方法
WO2014083943A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6100233B2 (ja) 半導体装置
JP5579216B2 (ja) 半導体装置及びその製造方法
WO2015015926A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2017092355A (ja) 半導体装置および半導体装置の製造方法
JP2015056644A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2014112214A1 (ja) 炭化珪素半導体装置
JP6250938B2 (ja) 半導体装置及びその製造方法
JP7204547B2 (ja) 半導体装置
JP2004311815A (ja) 半導体装置およびその製造方法
JP6265278B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5997746B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150602

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150609

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160928

R151 Written notification of patent or utility model registration

Ref document number: 6017127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151