JP6445111B2 - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP6445111B2
JP6445111B2 JP2017199362A JP2017199362A JP6445111B2 JP 6445111 B2 JP6445111 B2 JP 6445111B2 JP 2017199362 A JP2017199362 A JP 2017199362A JP 2017199362 A JP2017199362 A JP 2017199362A JP 6445111 B2 JP6445111 B2 JP 6445111B2
Authority
JP
Japan
Prior art keywords
thin film
layer
film transistor
wiring
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017199362A
Other languages
English (en)
Other versions
JP2018019099A (ja
Inventor
山崎　舜平
舜平 山崎
秋元　健吾
健吾 秋元
敦司 梅崎
敦司 梅崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018019099A publication Critical patent/JP2018019099A/ja
Application granted granted Critical
Publication of JP6445111B2 publication Critical patent/JP6445111B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Shift Register Type Memory (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Description

本発明は、酸化物半導体を用いる表示装置及びその製造方法に関する。
液晶表示装置に代表されるように、ガラス基板等の平板に形成される薄膜トランジスタは
、アモルファスシリコン、多結晶シリコンによって作製されている。アモルファスシリコ
ンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対
応することができ、一方、結晶シリコンを用いた薄膜トランジスタは電界効果移動度が高
いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には必ず
しも適応しないといった特性を有している。
これに対し、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイ
スに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、Ｉｎ−Ｇ
ａ−Ｚｎ−Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッ
チング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
酸化物半導体にチャネル形成領域を設ける薄膜トランジスタは、アモルファスシリコンを
用いた薄膜トランジスタよりも高い電界効果移動度が得られている。酸化物半導体膜はス
パッタリング法などによって３００℃以下の温度で膜形成が可能であり、多結晶シリコン
を用いた薄膜トランジスタよりも製造工程が簡単である。
このような酸化物半導体を用いてガラス基板、プラスチック基板等に薄膜トランジスタを
形成し、液晶ディスプレイ、エレクトロルミネセンスディスプレイ又は電子ペーパ等への
応用が期待されている。
表示装置の高精細化に伴い、画素数が増加し、ゲート線数、及び信号線数が増加する。ゲ
ート線数、及び信号線数が増加すると、それらを駆動するための駆動回路を有するＩＣチ
ップをボンディング等により実装することが困難となり、製造コストが増大するという問
題がある。
また、駆動回路において、高速駆動を図るために、素子間を繋ぐ配線間の接触抵抗などを
低減することも課題の一とする。例えば、ゲート配線と上層配線との接触抵抗が高いと、
入力された信号が歪む恐れがある。
また、コンタクトホールの数を少なくし、駆動回路の占有面積を縮小化できる表示装置の
構造を提供することも課題の一とする。
同一基板上に画素部と、画素部を駆動する駆動回路とを有し、駆動回路の少なくとも一部
の回路を、酸化物半導体を用い、かつゲート電極層と重なる酸化物半導体層上にチャネル
保護層が設けられたた逆スタガ型薄膜トランジスタで構成する。同一基板上に画素部に加
え、駆動回路を設けることによって製造コストを低減する。
本明細書中で用いる酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄
膜を形成し、その薄膜を半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは
、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（
Ｃｏ）から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの場
合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる
場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純
物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれている
ものがある。本明細書においてはこの薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ
。
誘導結合プラズマ質量分析法（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ
Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＩＣＰ−ＭＳ分析法）により代表的な測定例を
表１に示す。Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲット（Ｉｎ：Ｇ
ａ：Ｚｎ＝１：１：０．５）を用い、スパッタ法でのアルゴンガス流量を４０ｓｃｃｍと
した条件１で得られる酸化物半導体膜は、ＩｎＧａ０．９５Ｚｎ０．４１Ｏ３．３３であ
る。また、スパッタ法でのアルゴンガス流量を１０ｓｃｃｍ、酸素を５ｓｃｃｍとした条
件２で得られる酸化物半導体膜は、ＩｎＧａ０．９４Ｚｎ０．４０Ｏ３．３１である。
Figure 0006445111
また、測定方法をラザフォード後方散乱分析法（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａ
ｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＲＢＳ分析法）に変えて定量化した結果を
表２に示す。
Figure 0006445111
条件１の試料をＲＢＳ分析で測定した結果、酸化物半導体膜は、ＩｎＧａ０．９３Ｚｎ０
．４４Ｏ３．４９である。また、条件２の試料をＲＢＳ分析で測定した結果、酸化物半導
体膜は、ＩｎＧａ０．９２Ｚｎ０．４５Ｏ３．８６である。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の結晶構造は、スパッタ法で成膜した後、２００℃〜
５００℃、代表的には３００〜４００℃で１０分〜１００分行っているため、アモルファ
ス構造がＸＲＤ（Ｘ線回析）の分析では観察される。また、薄膜トランジスタの電気特性
もゲート電圧±２０Ｖにおいて、オンオフ比が１０９以上、移動度が１０以上のものを作
製することができる。
このような電気特性を有する薄膜トランジスタを駆動回路に用いることは有用である。例
えば、ゲート線駆動回路は、ゲート信号を順次転送するシフトレジスタ回路と、バッファ
回路などで構成され、ソース線駆動回路は、ゲート信号を順次転送するシフトレジスタ回
路と、バッファ回路と、画素への映像信号の転送のオンオフを切り替えるアナログスイッ
チなどにより構成される。アモルファスシリコンを用いたＴＦＴに比べ高い移動度を有す
る酸化物半導体膜を用いたＴＦＴは、シフトレジスタ回路を高速駆動させることができる
。
また、画素部を駆動する駆動回路の少なくとも一部の回路を酸化物半導体を用いた薄膜ト
ランジスタで構成する場合、全てｎチャネル型ＴＦＴで形成され、図１（Ｂ）に示した回
路を基本単位として形成する。また、駆動回路において、ゲート電極とソース配線、或い
はドレイン配線を直接接続させることにより、良好なコンタクトを得ることができ、接触
抵抗を低減することができる。駆動回路において、ゲート電極とソース配線、或いはドレ
イン配線を他の導電膜、例えば透明導電膜を介して接続する場合、コンタクトホールの数
の増加、コンタクトホールの数の増加による占有面積の増大、または接触抵抗及び配線抵
抗の増大、さらには工程の複雑化を招く恐れがある。
本明細書で開示する発明の構成の一形態は、画素部と駆動回路とを有し、画素部は、少な
くとも第１の酸化物半導体層、及び第１の酸化物半導体層に接する第１のチャネル保護層
を有する第１の薄膜トランジスタを有し、駆動回路は、少なくとも第２の酸化物半導体層
、及び第２の酸化物半導体層に接する第２のチャネル保護層を有する第２の薄膜トランジ
スタと、第３の酸化物半導体層、及び第３の酸化物半導体層に接する第３のチャネル保護
層を有する第３の薄膜トランジスタとを有する表示装置である。第２の酸化物半導体層の
下方に設けられた第２の薄膜トランジスタのゲート電極と直接接する配線が、第３の酸化
物半導体層の上方に設けられ、配線は、第３の酸化物半導体層と電気的に接続する第３の
薄膜トランジスタのソース配線又はドレイン配線である。
本発明の一形態は、上記課題の少なくとも一つを解決する。
また、本発明の一形態に用いる薄膜トランジスタにおいて、ソース配線とチャネル形成領
域となる酸化物半導体層（上記構成においては第３の酸化物半導体層）の間、ドレイン配
線とチャネル形成領域となる酸化物半導体層（上記構成においては第３の酸化物半導体層
）の間に、第３の酸化物半導体層の膜厚よりも薄く、且つ、第３の酸化物半導体層の導電
率よりも高い導電率を有する第４の酸化物半導体層を有する構成としてもよい。
第４の酸化物半導体層は、ｎ型の導電型を示し、ソース領域及びドレイン領域として機能
する。
また第３の酸化物半導体層は非晶質構造を有し、第４の酸化物半導体層は非晶質構造の中
に結晶粒（ナノクリスタル）を含む場合がある。この第４の酸化物半導体層中の結晶粒（
ナノクリスタル）は直径１ｎｍ〜１０ｎｍ、代表的には２ｎｍ〜４ｎｍ程度である。
また、ソース領域及びドレイン領域（ｎ＋層）として機能する第４の酸化物半導体層とし
てＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いることができる。また、Ｉｎ、Ｇａ、及びＺ
ｎのいずれか一をタングステン、モリブデン、チタン、ニッケル、又はアルミニウムと置
換してもよい。
表示装置に含まれる第１の薄膜トランジスタ、第２の薄膜トランジスタ、及び第３の薄膜
トランジスタを覆い、かつ第１のチャネル保護層、第２のチャネル保護層、及び第３のチ
ャネル保護層に接する絶縁層を有する構成としてもよい。
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路
は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
また、駆動回路を有する表示装置としては、液晶表示装置の他に、発光素子を用いた発光
表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる
。
発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画
素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或
いはドレイン配線を直接接続させる箇所を有している。また、発光素子を用いた発光表示
装置の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソ
ース配線、或いはドレイン配線を直接接続させる箇所を有している。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
ゲート線駆動回路またはソース線駆動回路で酸化物半導体を用いた薄膜トランジスタで形
成することにより、製造コストを低減する。そして駆動回路に用いる薄膜トランジスタの
ゲート電極とソース配線、或いはドレイン配線を直接接続させることでコンタクトホール
の数を少なくし、駆動回路の占有面積を縮小化できる表示装置を提供することができる。
従って、本発明の一形態により、電気特性が高く信頼性のよい表示装置を低コストで提供
することができる。
半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図。 信号線駆動回路の動作を説明するタイミングチャート。 信号線駆動回路の動作を説明するタイミングチャート。 シフトレジスタの構成を説明する図。 図１８に示すフリップフロップの接続構成を説明する図。 半導体装置の画素等価回路を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 電子ペーパーの使用形態の例を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯電話機の一例を示す外観図。 半導体装置を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の一形態の構
成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略する。
（実施の形態１）
ここでは、２つのｎチャネル型の薄膜トランジスタを用いてインバータ回路を構成する例
を基に本発明の一形態を以下に説明する。
画素部を駆動するための駆動回路は、インバータ回路、容量、抵抗などを用いて構成する
。２つのｎチャネル型ＴＦＴを組み合わせてインバータ回路を形成する場合、エンハンス
メント型トランジスタとデプレッション型トランジスタとを組み合わせて形成する場合（
以下、ＥＤＭＯＳ回路という）と、エンハンスメント型ＴＦＴ同士で形成する場合（以下
、ＥＥＭＯＳ回路という）がある。なお、ｎチャネル型ＴＦＴのしきい値電圧が正の場合
は、エンハンスメント型トランジスタと定義し、ｎチャネル型ＴＦＴのしきい値電圧が負
の場合は、デプレッション型トランジスタと定義し、本明細書を通してこの定義に従うも
のとする。
画素部と駆動回路は、同一基板上に形成し、画素部においては、マトリクス状に配置した
エンハンスメント型トランジスタを用いて画素電極への電圧印加のオンオフを切り替える
。この画素部に配置するエンハンスメント型トランジスタは、酸化物半導体を用いており
、その電気特性は、ゲート電圧±２０Ｖにおいて、オンオフ比が１０９以上であるため、
リーク電流が少なく、低消費電力駆動を実現することができる。
駆動回路のインバータ回路の断面構造を図１（Ａ）に示す。なお、図１に示す第１の薄膜
トランジスタ４３０、第２の薄膜トランジスタ４３１は、チャネル保護層を有する逆スタ
ガ型薄膜トランジスタであり、半導体層上にソース領域又はドレイン領域を介して配線が
設けられている薄膜トランジスタの例である。
図１（Ａ）において、基板４００上に第１のゲート電極４０１及び第２のゲート電極４０
２を設ける。第１のゲート電極４０１及び第２のゲート電極４０２の材料は、モリブデン
、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウ
ム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成す
ることができる。
例えば、第１のゲート電極４０１及び第２のゲート電極４０２の２層の積層構造としては
、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブ
デン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層し
た二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。
３層の積層構造としては、タングステン層または窒化タングステンと、アルミニウムとシ
リコンの合金またはアルミニウムとチタンの合金と、窒化チタンまたはチタン層とを積層
した積層とすることが好ましい。
また、第１のゲート電極４０１及び第２のゲート電極４０２を覆うゲート絶縁層４０３上
には、第１の酸化物半導体層４０５と、第２の酸化物半導体層４０７とを設ける。
第１のゲート電極４０１と重なる第１の酸化物半導体層４０５上には第１のチャネル保護
層４１８を接して設け、第２のゲート電極４０２と重なる第２の酸化物半導体層４０７上
には第２のチャネル保護層４１９を接して設ける。
第１の酸化物半導体層４０５のチャネル形成領域上に第１のチャネル保護層４１８を設け
、第２の酸化物半導体層４０７のチャネル形成領域上に第２のチャネル保護層４１９を設
ける構造であるため、第１の酸化物半導体層４０５及び第２の酸化物半導体層４０７のチ
ャネル形成領域に対する工程時におけるダメージ（エッチング時のプラズマやエッチング
剤による膜減りや、酸化など）を防ぐことができる。従って第１の薄膜トランジスタ４３
０、第２の薄膜トランジスタ４３１の信頼性を向上させることができる。
第１の酸化物半導体層４０５上には第１配線４０９、及び第２配線４１０を設け、第２の
配線４１０は、ゲート絶縁層４０３に形成されたコンタクトホール４０４を介して第２の
ゲート電極４０２と直接接続する。また、第２の酸化物半導体層４０７上には第３配線４
１１を設ける。
第１の薄膜トランジスタ４３０は、第１のゲート電極４０１と、ゲート絶縁層４０３を介
して第１のゲート電極４０１と重なる第１の酸化物半導体層４０５とを有し、第１配線４
０９は、接地電位の電源線（接地電源線）である。この接地電位の電源線は、負の電圧Ｖ
ＤＬが印加される電源線（負電源線）としてもよい。
また、第２の薄膜トランジスタ４３１は、第２のゲート電極４０２と、ゲート絶縁層４０
３を介して第２のゲート電極４０２と重なる第２の酸化物半導体層４０７とを有し、第３
配線４１１は、正の電圧ＶＤＤが印加される電源線（正電源線）である。
また、第１の酸化物半導体層４０５と第１配線４０９との間にはｎ＋層４０６ａを設け、
第１の酸化物半導体層４０５と第２配線４１０との間にはｎ＋層４０６ｂを設ける。また
、第２の酸化物半導体層４０７と第２配線４１０との間にはｎ＋層４０８ａを設け、第２
の酸化物半導体層４０７と第３配線４１１との間にはｎ＋層４０８ｂを設ける。
本実施の形態では、ソース領域又はドレイン領域として機能するｎ＋層４０６ａ、４０６
ｂ、４０８ａ、４０８ｂは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜であり、第１の酸化物半
導体層４０５、第２の酸化物半導体層４０７の成膜条件とは異なる成膜条件で形成され、
より低抵抗な酸化物半導体層である。例えば上記表１に記載の、スパッタ法でのアルゴン
ガス流量を４０ｓｃｃｍとした条件１で得られる酸化物半導体膜で形成したｎ＋層４０６
ａ、４０６ｂ、４０８ａ、４０８ｂは、ｎ型の導電型を有し、活性化エネルギー（ΔＥ）
が０．０１ｅＶ以上０．１ｅＶ以下である。なお、本実施の形態では、ｎ＋層４０６ａ、
４０６ｂ、４０８ａ、４０８ｂは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜であり、少なくと
もアモルファス成分を含んでいるものとする。ｎ＋層４０６ａ、４０６ｂ、４０８ａ、４
０８ｂは非晶質構造の中に結晶粒（ナノクリスタル）を含む場合がある。このｎ＋層４０
６ａ、４０６ｂ、４０８ａ、４０８ｂ中の結晶粒（ナノクリスタル）は直径１ｎｍ〜１０
ｎｍ、代表的には２ｎｍ〜４ｎｍ程度である。
ｎ＋層４０６ａ、４０６ｂ、４０８ａ、４０８ｂを設けることにより、金属層である第１
配線４０９、第２配線４１０、第３配線４１１と、第１の酸化物半導体層４０５、第２の
酸化物半導体層４０７との間を良好な接合としてショットキー接合に比べて熱的にも安定
動作を有せしめる。また、チャネルのキャリアを供給する（ソース側）、またはチャネル
のキャリアを安定して吸収する（ドレイン側）、または抵抗成分を配線との界面に作らな
いためにも積極的にｎ＋層を設けると効果的である。また低抵抗化により、高いドレイン
電圧でも良好な移動度を保持することができる。
図１（Ａ）に示すように、第１の酸化物半導体層４０５と第２の酸化物半導体層４０７の
両方に電気的に接続する第２の配線４１０は、ゲート絶縁層４０３に形成されたコンタク
トホール４０４を介して第２の薄膜トランジスタ４３１の第２のゲート電極４０２と直接
接続する。直接接続させることにより、良好なコンタクトを得ることができ、接触抵抗を
低減することができる。第２のゲート電極４０２と第２配線４１０を他の導電膜、例えば
透明導電膜を介して接続する場合に比べて、コンタクトホールの数の低減、コンタクトホ
ールの数の低減による占有面積の縮小を図ることができる。
また、駆動回路のインバータ回路の平面図を図１（Ｃ）に示す。図１（Ｃ）において、鎖
線Ｚ１−Ｚ２で切断した断面が図１（Ａ）に相当する。
また、ＥＤＭＯＳ回路の等価回路を図１（Ｂ）に示す。図１（Ａ）及び図１（Ｃ）示す回
路接続は、図１（Ｂ）に相当し、第１の薄膜トランジスタ４３０をエンハンスメント型の
ｎチャネル型トランジスタとし、第２の薄膜トランジスタ４３１をデプレッション型のｎ
チャネル型トランジスタとする例である。
同一基板上にエンハンスメント型のｎチャネル型トランジスタとデプレッション型のｎチ
ャネル型トランジスタとを作製する方法は、例えば、第１の酸化物半導体層４０５と第２
の酸化物半導体層４０７とを異なる材料や異なる成膜条件を用いて作製する。また、酸化
物半導体層の上下にゲート電極を設けてしきい値制御を行い、一方のＴＦＴがノーマリー
オンとなるようにゲート電極に電圧をかけ、もう一方のＴＦＴがノーマリーオフとなるよ
うにしてＥＤＭＯＳ回路を構成してもよい。
（実施の形態２）
実施の形態１は、ＥＤＭＯＳ回路の例を示したが、本実施の形態では、ＥＥＭＯＳ回路の
等価回路を図２（Ａ）に示す。図２（Ａ）の等価回路においては、どちらもエンハンスメ
ント型のｎチャネル型トランジスタとする組み合わせを用いた駆動回路である。
どちらも同じエンハンスメント型のｎチャネル型トランジスタとする組み合わせで作製で
きる図２（Ａ）の回路構成を駆動回路に用いることは、画素部に用いるトランジスタも同
じエンハンスメント型のｎチャネル型トランジスタとするため作製工程が増大せず、好ま
しいと言える。また、平面図を図２（Ｂ）に示す。図２（Ｂ）において、鎖線Ｙ１−Ｙ２
で切断した断面が図３（Ｃ）に相当する。
なお、図２に示す第１の薄膜トランジスタ４６０、第２の薄膜トランジスタ４６１は、チ
ャネル保護層を有する逆スタガ型薄膜トランジスタであり、半導体層上にソース領域又は
ドレイン領域を介して配線が設けられている薄膜トランジスタの例である。
また、インバータ回路の作製工程の一例を図３（Ａ）、図３（Ｂ）、及び図３（Ｃ）に示
す。
基板４４０上に、スパッタ法により第１の導電膜を形成し、第１のフォトマスクを用いて
選択的に第１の導電膜のエッチングを行い、第１のゲート電極４４１及び第２のゲート電
極４４２を形成する。次いで、第１のゲート電極４４１及び第２のゲート電極４４２を覆
うゲート絶縁層４４３をプラズマＣＶＤ法またはスパッタ法を用いて形成する。ゲート絶
縁層４４３は、ＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコ
ン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層して形成することが
できる。また、ゲート絶縁層４４３として、有機シランガスを用いたＣＶＤ法により酸化
シリコン層を形成することも可能である。有機シランガスとしては、珪酸エチル（ＴＥＯ
Ｓ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３
）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテト
ラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラ
ン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２
）３）等のシリコン含有化合物を用いることができる。
次いで、第２のフォトマスクを用いてゲート絶縁層４４３を選択的にエッチングして第２
のゲート電極４４２に達するコンタクトホール４４４を形成する。ここまでの段階での断
面図が図３（Ａ）に相当する。
次いで、酸化物半導体膜をスパッタ法により成膜し、さらにその上に第１のチャネル保護
層４５８、第２のチャネル保護層４５９を形成する。第１のチャネル保護層４５８、第２
のチャネル保護層４５９は、酸化物半導体膜上に絶縁層を形成し、第３のフォトマスクを
用いて選択的に、エッチングを行って形成する。
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁層４４３の表面及びコンタクトホール４４
４の底面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側
に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板
にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、
ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、Ｎ２Ｏなどを加えた
雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行
ってもよい。
次いで、酸化物半導体膜、第１のチャネル保護層４５８、及び第２のチャネル保護層４５
９上にｎ＋層を成膜する。
次いで、第４のフォトマスクを用いて選択的に、酸化物半導体膜及びｎ＋層のエッチング
を行い、第１の酸化物半導体層４４５、第２の酸化物半導体層４４７を形成する。次いで
、スパッタ法により第２の導電膜を形成し、第５のフォトマスクを用いて選択的に第２の
導電膜のエッチングを行い、第１配線４４９、第２配線４５０、及び第３配線４５１を形
成する。第３配線４５１は、コンタクトホール４４４を介して第２のゲート電極４４２と
直接接する。なお、第２の導電膜をスパッタ法により成膜する前に、アルゴンガスを導入
してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４４３の表面、ｎ＋層の表面
、及びコンタクトホール４４４の底面に付着しているゴミを除去することが好ましい。逆
スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源
を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、ア
ルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素
、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、Ｃ
Ｆ４などを加えた雰囲気で行ってもよい。
なお、第２の導電膜のエッチングの際に、さらに、ｎ＋層の一部をエッチングして、ｎ＋
層４４６ａ、４４６ｂ、４４８ａ、４４８ｂを形成する。このエッチングが終了した段階
で、第１の薄膜トランジスタ４６０と第２の薄膜トランジスタ４６１が完成する。ここま
での段階での断面図が図３（Ｂ）に相当する。
次いで大気雰囲気下または窒素雰囲気下で２００℃〜６００℃の加熱処理を行う。なお、
この加熱処理を行うタイミングは限定されず、酸化物半導体膜の成膜後であればいつ行っ
てもよい。
次いで、保護層４５２を形成し、第６のフォトマスクを用いて保護層４５２を選択的にエ
ッチングしてコンタクトホールを形成した後、第３の導電膜を形成する。最後に第７のフ
ォトマスクを用いて第３の導電膜を選択的にエッチングして第２配線４１０と電気的に接
続する接続配線４５３を形成する。ここまでの段階での断面図が図３（Ｃ）に相当する。
発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画
素部においても、ある一つの薄膜トランジスタのゲート電極と他のトランジスタのソース
配線、或いはドレイン配線を直接接続させるためのコンタクトホールを有している。この
コンタクト部は、第２のフォトマスクを用いてゲート絶縁膜にコンタクトホールを形成す
る際に同じマスクを用いて形成することができる。
また、液晶表示装置や電子ペーパーにおいては、ＦＰＣなどの外部端子と接続するための
端子部において、ゲート配線に達するコンタクトホールを形成する際、第２のフォトマス
クを用いてゲート絶縁膜にコンタクトホールを形成する際に同じマスクを用いて形成する
ことができる。
なお、上述した工程順序は一例であって特に限定されない。例えば、フォトマスク数が１
枚増えるが、第２の導電膜をエッチングするフォトマスクと、ｎ＋層の一部をエッチング
するフォトマスクを別々に用いてエッチングを行ってもよい。
（実施の形態３）
本実施の形態では、インバータ回路の作製において、実施の形態２とは異なる作製工程の
例を図４（Ａ）、図４（Ｂ）、図４（Ｃ）、及び図４（Ｄ）を用いて説明する。
基板４４０上に、スパッタ法により第１の導電膜を形成し、第１のフォトマスクを用いて
選択的に第１の導電膜のエッチングを行い、第１のゲート電極４４１及び第２のゲート電
極４４２を形成する。次いで、第１のゲート電極４４１及び第２のゲート電極４４２を覆
うゲート絶縁層４４３をプラズマＣＶＤ法またはスパッタ法を用いて形成する。
次いで、酸化物半導体膜をスパッタ法により成膜し、さらにその上に第１のチャネル保護
層４５８、第２のチャネル保護層４５９を形成する。第１のチャネル保護層４５８、第２
のチャネル保護層４５９は、酸化物半導体膜上に絶縁層を形成し、第２のフォトマスクを
用いて選択的に、エッチングを行って形成する。
次いで、酸化物半導体膜、第１のチャネル保護層４５８、及び第２のチャネル保護層４５
９上にｎ＋層を成膜する。
次いで、第３のフォトマスクを用いて選択的に、酸化物半導体膜及びｎ＋層のエッチング
を行い、第１の酸化物半導体層４４５、第２の酸化物半導体層４４７、ｎ＋層４５５、４
５７を形成する。こうして、第１のゲート電極４４１とゲート絶縁層４４３を介して重な
る第１の酸化物半導体層４４５、第１のチャネル保護層４５８、及びｎ＋層４５５が形成
され、第２のゲート電極４４２とゲート絶縁層４４３を介して重なる第２の酸化物半導体
層４４７、第２のチャネル保護層４５９、及びｎ＋層４５７が形成される。ここまでの段
階での断面図が図４（Ａ）に相当する。
次いで、第４のフォトマスクを用いてゲート絶縁層４４３を選択的にエッチングして第２
のゲート電極４４２に達するコンタクトホール４４４を形成する。ここまでの段階での断
面図が図４（Ｂ）に相当する。
次いで、スパッタ法により第２の導電膜を形成し、第５のフォトマスクを用いて選択的に
第２の導電膜のエッチングを行い、第１配線４４９、第２配線４５０、及び第３配線４５
１を形成する。なお、第２の導電膜をスパッタ法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４４３の表面、ｎ＋層４５
５、４５７の表面、及びコンタクトホール４４４の底面に付着しているゴミを除去するこ
とが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で
基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法
である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アル
ゴン雰囲気に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰
囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
本実施の形態の工程においては、コンタクトホール４４４を形成した後、他の成膜を行う
ことなく第２の導電膜を形成することができるため、実施の形態２に比べてコンタクトホ
ールの底面が曝される工程数が少ないため、ゲート電極の材料の材料選択の自由度が広が
る。実施の形態２においては、コンタクトホール４４４で露出しているゲート電極面に接
して酸化物半導体膜が成膜されるため、酸化物半導体膜のエッチング工程でゲート電極の
材料がエッチングされないエッチング条件またはゲート電極の材料を選択する必要がある
。
なお、第２の導電膜のエッチングの際に、さらに、ｎ＋層の一部をエッチングしてｎ＋層
４４６ａ、４４６ｂ、４４８ａ、４４８ｂを形成する。このエッチングが終了した段階で
第１の薄膜トランジスタ４６０と第２の薄膜トランジスタ４６１が完成する。
第１の薄膜トランジスタ４６０は、第１のゲート電極４４１と、ゲート絶縁層４４３を介
して第１のゲート電極４４１と重なる第１の酸化物半導体層４４５とを有し、第１配線４
４９は、接地電位の電源線（接地電源線）である。この接地電位の電源線は、負の電圧Ｖ
ＤＬが印加される電源線（負電源線）としてもよい。
また、第２の薄膜トランジスタ４６１は、第２のゲート電極４４２と、ゲート絶縁層４４
３を介して第２のゲート電極４４２と重なる第２の酸化物半導体層４４７とを有し、第３
配線４５１は、正の電圧ＶＤＤが印加される電源線（正電源線）である。
また、第１の酸化物半導体層４４５と第１配線４４９との間にはｎ＋層４４６ａを設け、
第１の酸化物半導体層４４５と第２配線４５０との間にはｎ＋層４４６ｂを設ける。また
、第２の酸化物半導体層４４７と第２配線４５０との間にはｎ＋層４４８ａを設け、第２
の酸化物半導体層４４７と第３配線４５１との間にはｎ＋層４４８ｂを設ける。
ここまでの段階での断面図が図４（Ｃ）に相当する。
次いで大気雰囲気下または窒素雰囲気下で２００℃〜６００℃の加熱処理を行う。なお、
この加熱処理を行うタイミングは限定されず、酸化物半導体膜の成膜後であればいつ行っ
てもよい。
次いで、保護層４５２を形成し、第６のフォトマスクを用いて保護層４５２を選択的にエ
ッチングしてコンタクトホールを形成した後、第３の導電膜を形成する。最後に第７のフ
ォトマスクを用いて第３の導電膜を選択的にエッチングして第２配線４５０と電気的に接
続する接続配線４５３を形成する。ここまでの段階での断面図が図４（Ｄ）に相当する。
発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画
素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或
いはドレイン配線を直接接続させるためのコンタクトホールを有している。このコンタク
ト部は、第４のフォトマスクを用いてゲート絶縁膜にコンタクトホールを形成する際に同
じマスクを用いて形成することができる。
また、液晶表示装置や電子ペーパーにおいては、ＦＰＣなどの外部端子と接続するための
端子部において、ゲート配線に達するコンタクトホールを形成する際、第４のフォトマス
クを用いてゲート絶縁膜にコンタクトホールを形成する際に同じマスクを用いて形成する
ことができる。
なお、上述した工程順序は一例であって特に限定されない。例えば、フォトマスク数が１
枚増えるが、第２の導電膜をエッチングするフォトマスクと、ｎ＋層の一部をエッチング
するフォトマスクを別々に用いてエッチングを行ってもよい。
（実施の形態４）
本実施の形態では、本発明の一形態の薄膜トランジスタを含む表示装置の作製工程につい
て、図５乃至図１２を用いて説明する。
図５（Ａ）において、透光性を有する基板１００にはバリウムホウケイ酸ガラスやアルミ
ノホウケイ酸ガラスなどのガラス基板を用いることができる。
次いで、導電層を基板１００全面に形成した後、第１のフォトリソグラフィー工程を行い
、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲー
ト電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する
。このとき少なくともゲート電極層１０１の端部にテーパー形状が形成されるようにエッ
チングする。この段階での断面図を図５（Ａ）に示した。なお、この段階での平面図が図
７に相当する。
ゲート電極層１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、
アルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形成することが望ましいが
、Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料
と組み合わせて形成する。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ
）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、ス
カンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金か、上述し
た元素を組み合わせた合金、または上述した元素を成分とする窒化物で形成する。
次いで、ゲート電極層１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１
０２はスパッタ法などを用い、膜厚を５０〜２５０ｎｍとする。
例えば、ゲート絶縁層１０２としてスパッタ法により酸化シリコン膜を用い、１００ｎｍ
の厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に限定される
ものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタル
膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても
良い。
なお、酸化物半導体膜を成膜する前に、アルゴンガスを導入してプラズマを発生させる逆
スパッタを行い、ゲート絶縁層の表面に付着しているゴミを除去することが好ましい。な
お、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気
に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ
２、ＣＦ４などを加えた雰囲気で行ってもよい。
次に、ゲート絶縁層１０２上に、第１の酸化物半導体膜（本実施の形態では第１のＩｎ−
Ｇａ−Ｚｎ−Ｏ系非単結晶膜）を成膜する。プラズマ処理後、大気に曝すことなく第１の
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜することは、ゲート絶縁層と半導体膜の界面に
ゴミや水分を付着させない点で有用である。ここでは、直径８インチのＩｎ、Ｇａ、及び
Ｚｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を
用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電
源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を
用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。第１のＩｎ−Ｇａ−
Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ〜２００ｎｍとする。本実施の形態では第１のＩ
ｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、１００ｎｍとする。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
次に第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜のチャネル形成領域と重畳する領域にチャ
ネル保護層１３３を形成する。チャネル保護層１３３も第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非
単結晶膜と大気に触れさせずに連続成膜することによって形成してもよい。積層する薄膜
を大気に曝さずに連続的に成膜すると生産性が向上する。
チャネル保護層１３３としては、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸
化珪素など）を用いることができる。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法な
どの気相成長法やスパッタリング法を用いることができる。チャネル保護層１３３は成膜
後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化シリコン膜を形
成し、フォトリソグラフィーによるマスクを用いてエッチング加工することでチャネル保
護層１３３を形成する。
次いで、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜及びチャネル保護層１３３上に、第２
の酸化物半導体膜（本実施の形態では第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をスパ
ッタ法で成膜する。ここでは、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたター
ゲットを用い、成膜条件は、圧力を０．４Ｐａとし、電力を５００Ｗとし、成膜温度を室
温とし、アルゴンガス流量４０ｓｃｃｍを導入してスパッタ成膜を行う。Ｉｎ２Ｏ３：Ｇ
ａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを意図的に用いているにも関わらず、成
膜直後で大きさ１ｎｍ〜１０ｎｍの結晶粒を含むＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜が形
成されることがある。なお、ターゲットの成分比、成膜圧力（０．１Ｐａ〜２．０Ｐａ）
、電力（２５０Ｗ〜３０００Ｗ：８インチφ）、温度（室温〜１００℃）、反応性スパッ
タの成膜条件などを適宜調節することで結晶粒の有無や、結晶粒の密度や、直径サイズは
、１ｎｍ〜１０ｎｍの範囲で調節されうると言える。第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単
結晶膜の膜厚は、５ｎｍ〜２０ｎｍとする。勿論、膜中に結晶粒が含まれる場合、含まれ
る結晶粒のサイズが膜厚を超える大きさとならない。本実施の形態では第２のＩｎ−Ｇａ
−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍとする。
第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜
の成膜条件と異ならせる。例えば、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件
における酸素ガス流量とアルゴンガス流量の比よりも第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単
結晶膜の成膜条件における酸素ガス流量の占める比率が多い条件とする。具体的には、第
２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、希ガス（アルゴン、又はヘリウム
など）雰囲気下（または酸素ガス１０％以下、アルゴンガス９０％以上）とし、第１のＩ
ｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、酸素雰囲気下（又は酸素ガス流量がアル
ゴンガス流量と同量か、それ以上）とする。
第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜は、先に逆スパッタを行ったチャンバー
と同一チャンバーを用いてもよいし、先に逆スパッタを行ったチャンバーと異なるチャン
バーで成膜してもよい。
次に、第３のフォトリソグラフィー工程を行い、レジストマスクを形成し、第１のＩｎ−
Ｇａ−Ｚｎ−Ｏ系非単結晶膜及び第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜をエッチング
する。ここではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、不要
な部分を除去して第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜である半導体層１０３、第２
のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜である酸化物半導体膜１１１を形成する。なお、こ
こでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい
。この段階での断面図を図５（Ｂ）に示した。なお、この段階での平面図が図８に相当す
る。
次いで、第４のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチング
により不要な部分を除去してゲート電極層と同じ材料の配線や電極層に達するコンタクト
ホールを形成する。このコンタクトホールは後に形成する導電膜と直接接続するために設
ける。例えば、駆動回路において、ゲート電極層とソース電極層或いはドレイン電極層と
直接接する薄膜トランジスタや、端子部のゲート配線と電気的に接続する端子を形成する
場合にコンタクトホールを形成する。
次に、半導体層１０３及び酸化物半導体膜１１１上に金属材料からなる導電膜１３２をス
パッタ法や真空蒸着法で形成する。この段階での断面図を図５（Ｃ）に示した。
導電膜１３２の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、ま
たは上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられ
る。また、２００℃〜６００℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導
電膜に持たせることが好ましい。Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題
点があるので耐熱性導電性材料と組み合わせて形成する。Ａｌと組み合わせる耐熱性導電
性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン
（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素
、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または
上述した元素を成分とする窒化物で形成する。
ここでは、導電膜１３２としてチタン膜の単層構造とする。また、導電膜１３２は、２層
構造としてもよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜１３２
としてＴｉ膜と、そのＴｉ膜上に重ねてＮｄを含むアルミニウム（Ａｌ−Ｎｄ）膜を積層
し、さらにその上にＴｉ膜を成膜する３層構造としてもよい。導電膜１３２は、シリコン
を含むアルミニウム膜の単層構造としてもよい。
次に、第５のフォトリソグラフィー工程を行い、レジストマスク１３１を形成し、エッチ
ングにより不要な部分を除去してソース電極層又はドレイン電極層１０５ａ、１０５ｂ、
及びソース領域又はドレイン領域１０４ａ、１０４ｂを形成する。この際のエッチング方
法としてウェットエッチングまたはドライエッチングを用いる。例えば導電膜１３２とし
てアルミニウム膜、又はアルミニウム合金膜を用いる場合は、燐酸と酢酸と硝酸を混ぜた
溶液を用いたウェットエッチングを行うことができる。ここでは、アンモニア過水（過酸
化水素：アンモニア：水＝５：２：２）を用いたウェットエッチングにより、Ｔｉ膜の導
電膜１３２をエッチングしてソース電極層又はドレイン電極層１０５ａ、１０５ｂを、酸
化物半導体膜１１１をエッチングしてソース領域又はドレイン領域１０４ａ、１０４ｂを
形成する。このエッチング工程において、チャネル保護層１３３は半導体層１０３のエッ
チングストッパーとして機能するため、半導体層１０３はエッチングされない。図６（Ａ
）においては、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ、ソース領域又はド
レイン領域１０４ａ、１０４ｂのエッチングをアンモニア過水のエッチング材によって一
度に行うため、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ及びソース領域又は
ドレイン領域１０４ａ、１０４ｂの端部は一致し、連続的な構造となっている。またウェ
ットエッチングを用いるために、エッチングが等方的に行われ、ソース電極層又はドレイ
ン電極層１０５ａ、１０５ｂの端部はレジストマスク１３１より後退している。以上の工
程で半導体層１０３をチャネル形成領域とし、かつ該チャネル形成領域上にチャネル保護
層１３３を有する薄膜トランジスタ１７０が作製できる。この段階での断面図を図６（Ａ
）に示した。なお、この段階での平面図が図９に相当する。
半導体層１０３のチャネル形成領域上にチャネル保護層１３３を設ける構造であるため、
半導体層１０３のチャネル形成領域に対する工程時におけるダメージ（エッチング時のプ
ラズマやエッチング剤による膜減りや、酸化など）を防ぐことができる。従って薄膜トラ
ンジスタ１７０の信頼性を向上させることができる。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ま
しい。ここでは炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理
によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配列が行われる。この熱処理
によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含
む）は重要である。なお、熱処理を行うタイミングは、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非
単結晶膜の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。
また、この第５のフォトリソグラフィー工程において、ソース電極層又はドレイン電極層
１０５ａ、１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端
子１２２はソース配線（ソース電極層又はドレイン電極層１０５ａ、１０５ｂを含むソー
ス配線）と電気的に接続されている。
また、端子部において、接続電極１２０は、ゲート絶縁膜に形成されたコンタクトホール
を介して端子部の第１の端子１２１と直接接続される。なお、ここでは図示しないが、上
述した工程と同じ工程を経て駆動回路の薄膜トランジスタのソース配線あるいはドレイン
配線とゲート電極が直接接続される。
また、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジ
ストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低
コスト化が図れる。
次いで、レジストマスク１３１を除去し、薄膜トランジスタ１７０を覆う保護絶縁層１０
７を形成する。保護絶縁層１０７はスパッタ法などを用いて得られる窒化シリコン膜、酸
化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などを用いる
ことができる。
次に、第６のフォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁層１
０７のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成
する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２
７、接続電極１２０に達するコンタクトホール１２６も同じレジストマスクで形成するこ
とが好ましい。この段階での断面図を図６（Ｂ）に示す。
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料として
は、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ
２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このよう
な材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは
残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合
金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
次に、第７のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングに
より不要な部分を除去して画素電極層１１０を形成する。
また、この第７のフォトリソグラフィー工程において、容量部におけるゲート絶縁層１０
２及び保護絶縁層１０７を誘電体として、容量配線１０８と画素電極層１１０とで保持容
量が形成される。
また、この第７のフォトリソグラフィー工程において、第１の端子及び第２の端子をレジ
ストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明導電膜１２
８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子１２１と直
接接続された接続電極１２０上に形成された透明導電膜１２８は、ゲート配線の入力端子
として機能する接続用の端子電極となる。第２の端子１２２上に形成された透明導電膜１
２９は、ソース配線の入力端子として機能する接続用の端子電極である。
次いで、レジストマスクを除去し、この段階での断面図を図６（Ｃ）に示す。なお、この
段階での平面図が図１０に相当する。
また、図１１（Ａ１）、図１１（Ａ２）は、この段階でのゲート配線端子部の断面図及び
平面図をそれぞれ図示している。図１１（Ａ１）は図１１（Ａ２）中のＣ１−Ｃ２線に沿
った断面図に相当する。図１１（Ａ１）において、保護絶縁膜１５４上に形成される透明
導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１１（Ａ１
）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソー
ス配線と同じ材料で形成される接続電極１５３とがゲート絶縁層１５２を介して重なり直
接接して導通させている。また、接続電極１５３と透明導電膜１５５が保護絶縁膜１５４
に設けられたコンタクトホールを介して直接接して導通させている。
また、図１１（Ｂ１）、及び図１１（Ｂ２）は、ソース配線端子部の断面図及び平面図を
それぞれ図示している。また、図１１（Ｂ１）は図１１（Ｂ２）中のＤ１−Ｄ２線に沿っ
た断面図に相当する。図１１（Ｂ１）において、保護絶縁膜１５４上に形成される透明導
電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１１（Ｂ１）
において、端子部では、ゲート配線と同じ材料で形成される電極１５６が、ソース配線と
電気的に接続される第２の端子１５０の下方にゲート絶縁層１５２を介して重なる。電極
１５６は第２の端子１５０とは電気的に接続しておらず、電極１５６を第２の端子１５０
と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のた
めの容量または静電気対策のための容量を形成することができる。また、第２の端子１５
０は、保護絶縁膜１５４を介して透明導電膜１５５と電気的に接続している。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
こうして７回のフォトリソグラフィー工程により、７枚のフォトマスクを使用して、ボト
ムゲート型のｎチャネル型薄膜トランジスタである薄膜トランジスタ１７０を有する画素
薄膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素
に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型
の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このよ
うな基板をアクティブマトリクス基板と呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子
部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定す
るための端子である。
また、本発明の一形態は、図１０の画素構成に限定されず、図１０とは異なる平面図の例
を図１２に示す。図１２では容量配線を設けず、画素電極層を隣り合う画素のゲート配線
と保護絶縁膜及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、
容量配線及び容量配線と接続する第３の端子は省略することができる。なお、図１２にお
いて、図１０と同じ部分には同じ符号を用いて説明する。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、通常の垂直周期を１．５倍若しくは２倍以上にすることで応答速度を改善する、所
謂、倍速駆動と呼ばれる駆動技術もある。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム間内で間欠点灯駆動する駆動技術もある。面光源として
、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複
数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤ
の発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯す
ることができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には
、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
本実施の形態で得られるｎチャネル型のトランジスタは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結
晶膜をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を
組み合わせることができる。
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は
、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電
位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示
装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従
って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
ゲート線駆動回路またはソース線駆動回路で酸化物半導体を用いた薄膜トランジスタで形
成することにより、製造コストを低減する。そして駆動回路に用いる薄膜トランジスタの
ゲート電極とソース配線、或いはドレイン配線を直接接続させることでコンタクトホール
の数を少なくし、駆動回路の占有面積を縮小化できる表示装置を提供することができる。
従って、本実施の形態により、電気特性が高く信頼性のよい表示装置を低コストで提供す
ることができる。
（実施の形態５）
ここでは、実施の形態１において、配線と半導体層とが接する構成の薄膜トランジスタを
有する表示装置の例を図３０に示す。
駆動回路のインバータ回路の断面構造を図３０に示す。なお、図３０に示す第１の薄膜ト
ランジスタ４３０、第２の薄膜トランジスタ４３１は、チャネル保護層を有する逆スタガ
型薄膜トランジスタであり、第１の酸化物半導体層４０５に接して第１のチャネル保護層
４１８、第１配線４０９、第２配線４１０が設けられ、第２の酸化物半導体層４０７に接
して第２のチャネル保護層４１９、第２配線４１０、第３配線４１１が設けられている例
である。
第１の薄膜トランジスタ４３０、第２の薄膜トランジスタ４３１において、第１の酸化物
半導体層４０５と、第１配線４０９、第２配線４１０との接触領域、及び第２の酸化物半
導体層４０７と、第２配線４１０、第３配線４１１との接触領域はプラズマ処理によって
改質されていることが好ましい。本実施の形態では、配線となる導電膜を形成する前に、
酸化物半導体層（本実施の形態ではＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）にアルゴン雰囲
気下でプラズマ処理を行う。
プラズマ処理は、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、ア
ルゴン雰囲気に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン
雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
プラズマ処理により改質された第１の酸化物半導体層４０５、第２の酸化物半導体層４０
７に接して導電膜を形成し、第１配線４０９、第２配線４１０、第３配線４１１を形成す
ることによって、第１の酸化物半導体層４０５、第２の酸化物半導体層４０７と第１配線
４０９、第２配線４１０、第３配線４１１とのコンタクト抵抗を低減することができる。
以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
本実施の形態では、本発明の半導体装置の一例である表示装置において、同一基板上に少
なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以
下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態４又は実施の形態５に従って形成する
。また、実施の形態４又は実施の形態５に示す薄膜トランジスタはｎチャネル型ＴＦＴで
あるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部
を画素部の薄膜トランジスタと同一基板上に形成する。
本発明の半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一
例を図１４（Ａ）に示す。図１４（Ａ）に示す表示装置は、基板５３００上に表示素子を
備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と
、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号
線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路
５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により
走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応し
てマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信
号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうち
いずれか一）と接続される。
また、実施の形態４又は実施の形態５に示す薄膜トランジスタは、ｎチャネル型ＴＦＴで
あり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図１５を用いて説明する。
図１５に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６
０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６
２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、
第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜
トランジスタ５６０３ｃを有する。
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３
及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜
５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１
３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５
６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の
薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トラン
ジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１
＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２
＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及
び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓ
ｊ＋１に接続される。
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信
号が入力される。
なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに
、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されていること
が望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿
ＭとはＦＰＣなどを介して接続するとよい。
次に、図１５に示した信号線駆動回路の動作について、図１６のタイミングチャートを参
照して説明する。なお、図１６のタイミングチャートは、ｉ行目の走査線Ｇｉが選択され
ている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間
は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分
割されている。さらに、図１５の信号線駆動回路は、他の行の走査線が選択されている場
合でも図１６と同様の動作をする。
なお、図１６のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジ
スタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０
３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について
示している。
なお、図１６のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第
１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トラ
ンジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６
０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される
信号５７２１＿Ｊを示している。
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選
択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される
。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は
信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力さ
れるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１
＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期
間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿
Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋
１とする。
図１６に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３
ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃ
がオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜
トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２
では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ
及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力
されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力さ
れる。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１
の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。この
とき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６
０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図１５の信号線駆動回路は、１ゲート選択期間を３つに分割することで
、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力するこ
とができる。したがって、図１５の信号線駆動回路は、ドライバＩＣ５６０１が形成され
る基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にする
ことができる。接続数が約１／３になることによって、図１５の信号線駆動回路は、信頼
性、歩留まりなどを向上できる。
なお、図１５のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選
択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力
することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それ
ぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御する
ための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分
割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は
３つのサブ選択期間に分割されることが望ましい。
別の例として、図１７のタイミングチャートに示すように、１ゲート選択期間をプリチャ
ージ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３の選択期間Ｔ３
に分割してもよい。さらに、図１７のタイミングチャートは、ｉ行目の走査線Ｇｉが選択
されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８０
３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３の
薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５６
２１＿Ｊに入力される信号５８２１＿Ｊを示している。図１７に示すように、プリチャー
ジ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０
３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊに
入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トラ
ンジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓｊ
−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第１
の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の
薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａ
ｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力され
る。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の
薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このと
き、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂ
を介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジス
タ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ
５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、
第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図１７のタイミングチャートを適用した図１５の信号線駆動回路は、サ
ブ選択期間の前にプリチャージ期間を設けることによって、信号線をプリチャージできる
ため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１７において
、図１６と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有
する部分の詳細な説明は省略する。
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バ
ッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動
回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ
）が入力されることによって、選択信号が生成される。生成された選択信号はバッファに
おいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のト
ランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを
一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが
用いられる。
走査線駆動回路の一部に用いるシフトレジスタの一形態について図１８及び図１９を用い
て説明する。
図１８にシフトレジスタの回路構成を示す。図１８に示すシフトレジスタは、フリップフ
ロップ５７０１＿ｉ〜５７０１＿ｎという複数のフリップフロップで構成される。また、
第１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力さ
れて動作する。
図１８のシフトレジスタの接続関係について説明する。図１８のシフトレジスタは、ｉ段
目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのう
ちいずれか一）は、図１９に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に
接続され、図１９に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され
、図１９に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図１９に示
した第６の配線５５０６が第５の配線５７１５に接続される。
また、図１９に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線
５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、
図１９に示した第５の配線５５０５が第４の配線５７１４に接続される。
ただし、１段目のフリップフロップ５７０１＿１の図１９に示す第１の配線５５０１は第
１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図１９に示す第
２の配線５５０２は第６の配線５７１６に接続される。
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７
１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでも
よい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第
２の電源線と呼んでもよい。
次に、図１８に示すフリップフロップの詳細について、図１９に示す。図１９に示すフリ
ップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、
第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トラン
ジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及
び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、
第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トラン
ジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、
第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型
トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回
ったとき導通状態になるものとする。
図１９において、第３の薄膜トランジスタ５５７３のゲート電極は、電源線と電気的に接
続されている。また、第３の薄膜トランジスタ５５７３と第４の薄膜トランジスタ５５７
４の接続させた回路（図１９中鎖線で囲んだ回路）は、図２（Ａ）に示す回路構成に相当
すると言える。ここでは全ての薄膜トランジスタは、エンハンスメント型のｎチャネル型
トランジスタとする例を示すが、特に限定されず、例えば、第３の薄膜トランジスタ５５
７３は、デプレッション型のｎチャネル型トランジスタを用いても駆動回路を駆動させる
こともできる。
次に、図１９に示すフリップフロップの接続構成について、以下に示す。
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）
が第４の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソー
ス電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の
薄膜トランジスタ５５７２第２の電極が第３の配線５５０３に接続される。
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の
薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続
される。
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の
薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５
５７１のゲート電極に接続される。
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の
薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続
される。
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の
薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５
５７２のゲート電極に接続される。
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の
薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続
される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され
、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲ
ート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０
１に接続される。
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４
のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ
５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノ
ード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄
膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、
第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第
２の電極の接続箇所をノード５５４４とする。
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５
５０４を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んで
もよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源
線と呼んでもよい。
また、信号線駆動回路及び走査線駆動回路を実施の形態４に示すｎチャネル型ＴＦＴのみ
で作製することも可能である。実施の形態４に示すｎチャネル型ＴＦＴはトランジスタの
移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。また、実施の
形態４に示すｎチャネル型ＴＦＴはＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜であるソース領域
又はドレイン領域により寄生容量が低減されるため、周波数特性（ｆ特性と呼ばれる）が
高い。例えば、実施の形態４に示すｎチャネル型ＴＦＴを用いた走査線駆動回路は、高速
に動作させることができるため、フレーム周波数を高くすること、または、黒画面挿入を
実現することなども実現することができる。
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線
駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することができ
る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動
回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配
置することにより、フレーム周波数を高くすることを実現することができる。また、複数
の走査線駆動回路により、同じ走査線に信号を出力すると、表示装置の大型化に有利であ
る。
また、本発明の半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する
場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路
を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一
例を図１４（Ｂ）に示す。
図１４（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有す
る画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線
駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５
４０３とを有する。
図１４（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場
合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態と
なる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面
積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆
動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光す
る期間を制御することによって、階調表示を行う駆動法である。
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、
１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制
御することができ、階調を表示することができる。
なお、図１４（Ｂ）に示す発光表示装置では、一つの画素に２つのスイッチング用ＴＦＴ
を配置する場合、一方のスイッチング用ＴＦＴのゲート配線である第１の走査線に入力さ
れる信号を第１の走査線駆動回路５４０２で生成し、他方のスイッチング用ＴＦＴのゲー
ト配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成して
いる例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信
号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、１つの
画素が有するスイッチング用ＴＦＴの数によって、スイッチング素子の動作を制御するの
に用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の走査
線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線
駆動回路で生成しても良い。
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することが
できる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる
。また、信号線駆動回路及び走査線駆動回路を実施の形態４又は実施の形態５に示すｎチ
ャネル型ＴＦＴのみで作製することも可能である。
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と
電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。
電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ
読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利
点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置には必要な偏光板、対向基板も必要なく、厚さや重さが半減する。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態４又は実施の形態
５の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる
。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
本発明の一形態の薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆
動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができ
る。また、本発明の一形態の薄膜トランジスタを駆動回路の一部または全体を、画素部と
同じ基板上に一体形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明の一形態は、該表
示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関
し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子
基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素
電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態で
あっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、本発明の半導体装置の一形態に相当する液晶表示パネルの外観及び断
面について、図２２を用いて説明する。図２２（Ａ１）（Ａ２）は、第１の基板４００１
上に形成された実施の形態４で示したＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層とし
て含む信頼性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第
２の基板４００６との間にシール材４００５によって封止した、パネルの平面図であり、
図２２（Ｂ）は、図２２（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２２（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２２（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図２２（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２
１が設けられている。
薄膜トランジスタ４０１０、４０１１は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層
として含む信頼性の高い実施の形態４に示す薄膜トランジスタを適用することができる。
また実施の形態５に示す薄膜トランジスタを適用してもよい。本実施の形態において、薄
膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続され
る。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０
３１と共通電位線とを電気的に接続させることができる。なお、導電性粒子はシール材４
００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜
１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さ
い。
なお本実施の形態は透過型液晶表示装置の例であるが、本発明の一形態は反射型液晶表示
装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に
着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設
けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び
着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスと
して機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トラン
ジスタの信頼性を向上させるため、実施の形態４で得られた薄膜トランジスタを保護膜や
平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成とな
っている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物
の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、
酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化
アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積
層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に
限定されず種々の方法で形成すればよい。
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜
を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防
止に効果がある。
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目とし
て、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用いると、ナ
トリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させること
を抑制することができる。
また、保護膜を形成した後に、半導体層のアニール（３００℃〜４００℃）を行ってもよ
い。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層
４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。置換基としては有機基（例えばアルキル基やアリール基）
やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶
縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製
することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０
３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０
１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図２２においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
図２３は、本発明の一形態を適用して作製されるＴＦＴ基板２６００を用いて半導体装置
として液晶表示モジュールを構成する一例を示している。
図２３は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃ
ｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅ
ｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃ
ｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）などを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態８）
本実施の形態では、本発明の一形態の半導体装置として電子ペーパーの例を示す。
図１３は、本発明の一形態を適用した半導体装置の例としてアクティブマトリクス型の電
子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形
態４で示す薄膜トランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半
導体層として含む信頼性の高い薄膜トランジスタである。また、実施の形態５で示す薄膜
トランジスタも本実施の薄膜トランジスタ５８１として適用することもできる。
図１３の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又
はドレイン電極層によって第１の電極層５８７と、絶縁層５８５に形成する開口で接して
おり電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領
域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４
を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５
で充填されている（図１３参照。）。本実施の形態においては、第１の電極層５８７が画
素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄
膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。共通
接続部を用いて、一対の基板間に配置される導電性粒子を介して第２の電極層５８８と共
通電位線とを電気的に接続させることができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備
する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
本実施の形態では、本発明の一形態の半導体装置として発光表示装置の例を示す。表示装
置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を
用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物で
あるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は
無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図２０は、本発明の一形態を適用した半導体装置の例としてデジタル時間階調駆動を適用
可能な画素構成の一例を示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をチャネル形成領域に用いるｎ
チャネル型のトランジスタを１つの画素に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続され、その接続部分を共通接続部として、
図１（Ａ）、図２（Ａ）、或いは図３（Ａ）に示す構造とすればよい。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図２０と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図２０に示す画素構成は、これに限定されない。例えば、図２０に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図２１を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図２１（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実
施の形態４で示す薄膜トランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶
膜を半導体層として含む信頼性の高い薄膜トランジスタである。また、実施の形態５で示
す薄膜トランジスタをＴＦＴ７００１、７０１１、７０２１として適用することもできる
。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、本発明の一形態の画素構成は
どの射出構造の発光素子にも適用することができる。
上面射出構造の発光素子について図２１（Ａ）を用いて説明する。
図２１（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発
せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図２１（Ａ）では、
発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続さ
れており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極
７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いる
ことができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして
発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成され
ていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層
、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を
全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて
形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むイン
ジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫
酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図２１（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図２１（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の
、画素の断面図を示す。図２１（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された
透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており
、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７
０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
膜７０１６が成膜されていてもよい。陰極７０１３は、図２１（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜
厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７
０１４は、図２１（Ａ）と同様に、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図
２１（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして
遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定さ
れない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図２１（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図２１（Ｃ）を用いて説明する。図２１（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図２１（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として
用いることができる。そして発光層７０２４は、図２１（Ａ）と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０
２５は、図２１（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図２１（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と
発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
なお本実施の形態で示す半導体装置は、図２１に示した構成に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。
次に、本発明の半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の
外観及び断面について、図２４を用いて説明する。図２４（Ａ）は、第１の基板上に形成
された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した
、パネルの平面図であり、図２４（Ｂ）は、図２４（Ａ）のＨ−Ｉにおける断面図に相当
する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図２４（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層
として含む信頼性の高い実施の形態４に示す薄膜トランジスタを適用することができる。
また実施の形態５に示す薄膜トランジスタを適用してもよい。本実施の形態において、薄
膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の
構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４
５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４
５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなけ
ればならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたは
アクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒
素を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２４の構成に
限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１０）
本発明の一形態の半導体装置は、電子ペーパーとして適用することができる。電子ペーパ
ーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。
例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物
の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。
電子機器の一例を図２５、図２６に示す。
図２５（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一形態を適用
した電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩
れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成
としてもよい。
また、図２５（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一形態を適
用した電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えるこ
とができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線
で情報を送受信できる構成としてもよい。
また、図２６は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２６では表示部２７０５）に文章を表示し、左側の表示部
（図２６では表示部２７０７）に画像を表示することができる。
また、図２６では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
（実施の形態１１）
本発明の一形態の半導体装置は、さまざまな電子機器（遊技機も含む）に適用することが
できる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受
信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ
、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲ
ーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる
。
図２７（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２７（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２８（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２８（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明の
一形態の半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成と
することができる。図２８（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプロ
グラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を
行って情報を共有する機能を有する。なお、図２８（Ａ）に示す携帯型遊技機が有する機
能はこれに限定されず、様々な機能を有することができる。
図２８（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも本発明の一形態の半導体装置を備えた構成であればよく、
その他付属設備が適宜設けられた構成とすることができる。
図２９（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体
１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１０
０４、スピーカ１００５、マイク１００６などを備えている。
図２９（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情
報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部
１００２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図２９（Ｂ）も携帯電話機の一例である。図２９（Ｂ）の携帯電話機は、筐体９４１１に
、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に
操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び
着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有
する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能で
ある。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表
示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機
能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置
９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通
信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッ
テリーを有する。

Claims (4)

  1. 第１のバッテリーと操作ボタンとを有する第１の装置と、
    第２のバッテリーと表示装置とを有する第２の装置と、を有し、
    前記第２の装置は、前記第１の装置と脱着可能であり、
    前記表示装置は、画素部と、駆動回路とを有し、
    前記画素部は、第１のゲート電極と、第１の酸化物半導体層とを有する第１のトランジスタを有し、
    前記駆動回路部は、第２のトランジスタと、第３のトランジスタとを有し、
    前記第２のトランジスタは、第２のゲート電極と、前記第２のゲート電極上方の第２の酸化物半導体層とを有し、
    前記第３のトランジスタは、第３のゲート電極と、前記第３のゲート電極上方の第３の酸化物半導体層とを有し、
    前記第２のゲート電極と電気的に接続する導電層は、前記第３の酸化物半導体層の上方に設けられ、且つ前記第３のゲート電極と重なる領域を有し、
    前記導電層は、前記第３の酸化物半導体層と電気的に接続することを特徴とする電子機器。
  2. 第１のバッテリーと操作ボタンとを有する第１の装置と、
    第２のバッテリーと表示装置とを有する第２の装置と、を有し、
    前記第２の装置は、前記第１の装置と脱着可能であり、
    前記表示装置は、画素部と、駆動回路とを有し、
    前記画素部は、第１のゲート電極と、第１の酸化物半導体層とを有する第１のトランジスタを有し、
    前記駆動回路部は、第２のトランジスタと、第３のトランジスタとを有し、
    前記第２のトランジスタは、第２のゲート電極と、前記第２のゲート電極上方の第２の酸化物半導体層とを有し、
    前記第３のトランジスタは、第３のゲート電極と、前記第３のゲート電極上方の第３の酸化物半導体層とを有し、
    前記第２の酸化物半導体層は、第１の導電層を介して、前記第３の酸化物半導体層と電気的に接続され、
    前記第３のゲート電極は、第２の導電層を介して、前記第３の酸化物半導体層と電気的に接続されることを特徴とする電子機器。
  3. 請求項１又は２において、
    前記第１の装置は、無線通信により、前記第２の装置へ入力情報を受け渡すことができる機能を有することを特徴とする電子機器。
  4. 請求項１乃至３のいずれか一において、
    前記第１の装置は電話機能を有し、前記第２の装置は表示機能を有することを特徴とする電子機器。
JP2017199362A 2008-10-03 2017-10-13 電子機器 Active JP6445111B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008259031 2008-10-03
JP2008259031 2008-10-03

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016033058A Division JP6228617B2 (ja) 2008-10-03 2016-02-24 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018222002A Division JP2019071421A (ja) 2008-10-03 2018-11-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2018019099A JP2018019099A (ja) 2018-02-01
JP6445111B2 true JP6445111B2 (ja) 2018-12-26

Family

ID=41510919

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2009229211A Active JP5601811B2 (ja) 2008-10-03 2009-10-01 半導体装置
JP2014166582A Active JP5860512B2 (ja) 2008-10-03 2014-08-19 半導体装置
JP2015247006A Withdrawn JP2016096352A (ja) 2008-10-03 2015-12-18 半導体装置
JP2016033058A Active JP6228617B2 (ja) 2008-10-03 2016-02-24 半導体装置
JP2017199362A Active JP6445111B2 (ja) 2008-10-03 2017-10-13 電子機器
JP2018222002A Withdrawn JP2019071421A (ja) 2008-10-03 2018-11-28 半導体装置
JP2021064694A Active JP7064634B2 (ja) 2008-10-03 2021-04-06 表示装置
JP2022070502A Active JP7404434B2 (ja) 2008-10-03 2022-04-22 半導体装置
JP2023209783A Active JP7564321B2 (ja) 2008-10-03 2023-12-13 半導体装置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2009229211A Active JP5601811B2 (ja) 2008-10-03 2009-10-01 半導体装置
JP2014166582A Active JP5860512B2 (ja) 2008-10-03 2014-08-19 半導体装置
JP2015247006A Withdrawn JP2016096352A (ja) 2008-10-03 2015-12-18 半導体装置
JP2016033058A Active JP6228617B2 (ja) 2008-10-03 2016-02-24 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2018222002A Withdrawn JP2019071421A (ja) 2008-10-03 2018-11-28 半導体装置
JP2021064694A Active JP7064634B2 (ja) 2008-10-03 2021-04-06 表示装置
JP2022070502A Active JP7404434B2 (ja) 2008-10-03 2022-04-22 半導体装置
JP2023209783A Active JP7564321B2 (ja) 2008-10-03 2023-12-13 半導体装置

Country Status (6)

Country Link
US (5) US9324874B2 (ja)
EP (1) EP2172977A1 (ja)
JP (9) JP5601811B2 (ja)
KR (6) KR101785688B1 (ja)
CN (2) CN101714547B (ja)
TW (6) TWI790599B (ja)

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2270583B1 (en) 2005-12-05 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
KR20160113329A (ko) 2008-10-03 2016-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
CN101714546B (zh) 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
CN101719493B (zh) * 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102378956B1 (ko) * 2008-10-24 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101914404B1 (ko) 2008-11-21 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101642620B1 (ko) * 2009-07-10 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN105449119B (zh) * 2009-09-04 2018-03-23 株式会社半导体能源研究所 发光装置及其制造方法
WO2011034012A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
KR20210048590A (ko) 2009-09-16 2021-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP3217435A1 (en) * 2009-09-16 2017-09-13 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101914026B1 (ko) 2009-09-24 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011043176A1 (en) 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor layer and semiconductor device
CN102648524B (zh) 2009-10-08 2015-09-23 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
KR101396096B1 (ko) 2009-10-09 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2494692B1 (en) 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102691611B1 (ko) 2009-11-06 2024-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101931206B1 (ko) 2009-11-13 2018-12-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102117506B1 (ko) 2009-12-04 2020-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN105609509A (zh) 2009-12-04 2016-05-25 株式会社半导体能源研究所 显示装置
JP5453303B2 (ja) * 2010-02-22 2014-03-26 パナソニック株式会社 発光装置とその製造方法
JP5714973B2 (ja) * 2010-05-21 2015-05-07 株式会社半導体エネルギー研究所 半導体装置
JP5852793B2 (ja) * 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9473714B2 (en) * 2010-07-01 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Solid-state imaging device and semiconductor display device
US8614474B2 (en) 2010-07-05 2013-12-24 Sharp Kabushiki Kaisha Thin film transistor memory and display unit including the same
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012256821A (ja) * 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR20140054465A (ko) * 2010-09-15 2014-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
KR20200052993A (ko) 2010-12-03 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
TWI420672B (zh) * 2011-06-13 2013-12-21 Au Optronics Corp 主動元件及具有此主動元件的電泳顯示器
CN105590897A (zh) * 2011-07-26 2016-05-18 群创光电股份有限公司 显示面板及其制作方法
TWI455104B (zh) * 2011-08-15 2014-10-01 Innolux Corp 藍相液晶顯示裝置及其驅動方法
CN102937757B (zh) * 2011-08-15 2015-07-08 群康科技(深圳)有限公司 蓝相液晶显示装置及其驱动方法
US9082663B2 (en) * 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013084333A (ja) 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102128369B1 (ko) 2011-09-29 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013054933A1 (en) 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013061895A1 (en) 2011-10-28 2013-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI445168B (zh) 2011-11-16 2014-07-11 E Ink Holdings Inc 光感測元件
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
US9076871B2 (en) 2011-11-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101950834B1 (ko) * 2012-03-06 2019-02-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 이의 제조 방법
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
DE112013007567B3 (de) 2012-11-08 2018-11-15 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtungen mit einem Metalloxidfilm
US9231111B2 (en) * 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
JP6083089B2 (ja) * 2013-03-27 2017-02-22 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
KR102178766B1 (ko) * 2013-03-29 2020-11-13 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101640192B1 (ko) 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
CN104183608B (zh) * 2014-09-02 2017-05-03 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
KR102322014B1 (ko) * 2014-10-24 2021-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US10109659B2 (en) * 2015-03-04 2018-10-23 Shenzhen China Star Optoelectronics Technology Co., Ltd TFT backplate structure comprising transistors having gate isolation layers of different thicknesses and manufacture method thereof
CN104867959B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
WO2016175034A1 (ja) * 2015-04-28 2016-11-03 三菱電機株式会社 トランジスタ、薄膜トランジスタ基板および液晶表示装置
CN108369724A (zh) * 2015-12-08 2018-08-03 柯尼卡美能达株式会社 光学式指纹认证装置
JP6785563B2 (ja) * 2016-02-19 2020-11-18 三菱電機株式会社 非線形素子、アレイ基板、およびアレイ基板の製造方法
KR102477989B1 (ko) * 2018-01-10 2022-12-16 삼성디스플레이 주식회사 표시 장치 및 본딩 저항 검사 방법
JP7109928B2 (ja) * 2018-01-31 2022-08-01 キオクシア株式会社 トランジスタ及び半導体記憶装置並びにトランジスタの製造方法
KR20200019308A (ko) 2018-08-13 2020-02-24 삼성디스플레이 주식회사 유기 발광 표시 장치
CN110858035B (zh) * 2018-08-24 2022-12-02 夏普株式会社 液晶显示装置
KR102469187B1 (ko) 2018-09-04 2022-11-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI699892B (zh) * 2018-09-21 2020-07-21 友達光電股份有限公司 電子裝置及其製造方法
CN109166542B (zh) * 2018-09-26 2024-05-07 合肥鑫晟光电科技有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN110767106B (zh) * 2018-09-30 2020-09-08 云谷（固安）科技有限公司 显示面板、显示屏及显示终端
JP7065147B2 (ja) * 2020-04-28 2022-05-11 株式会社ジャパンディスプレイ 半導体装置
CN115885389A (zh) 2020-08-27 2023-03-31 株式会社半导体能源研究所 半导体装置、显示装置以及电子设备
TWI758872B (zh) * 2020-09-17 2022-03-21 大陸商北京集創北方科技股份有限公司 顯示器之過驅動補償方法及利用其之顯示裝置和手持裝置
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Family Cites Families (186)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58191461A (ja) 1982-05-04 1983-11-08 Toshiba Corp 半導体装置の製造方法
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63301565A (ja) 1987-05-30 1988-12-08 Matsushita Electric Ind Co Ltd 薄膜集積回路
JPH02156676A (ja) 1988-12-09 1990-06-15 Fuji Xerox Co Ltd 薄膜半導体装置
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) * 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2875844B2 (ja) * 1990-03-27 1999-03-31 キヤノン株式会社 薄膜トランジスタ型光センサの駆動方法及び駆動装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2572003B2 (ja) * 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
JPH06202156A (ja) 1992-12-28 1994-07-22 Sharp Corp ドライバーモノリシック駆動素子
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
CN100414411C (zh) * 1995-10-03 2008-08-27 精工爱普生株式会社 有源矩阵基板的制造方法和薄膜元件的制造方法
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10290012A (ja) 1997-04-14 1998-10-27 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方法
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3415508B2 (ja) * 1999-09-27 2003-06-09 エヌイーシーマイクロシステム株式会社 ドライバ回路及びその出力安定化方法
JP4963140B2 (ja) 2000-03-02 2012-06-27 株式会社半導体エネルギー研究所 半導体装置
JP3903209B2 (ja) * 2000-03-27 2007-04-11 株式会社 東北テクノアーチ 酸化亜鉛半導体材料
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP2001324725A (ja) 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
US7633471B2 (en) * 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6730538B1 (en) * 2000-06-22 2004-05-04 The University Of Tennessee Research Corporation Fabricating electronic devices using actinide oxide semiconductor materials
JP3813463B2 (ja) * 2000-07-24 2006-08-23 シャープ株式会社 液晶表示装置の駆動回路及びそれを用いた液晶表示装置並びにその液晶表示装置を用いた電子機器
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6549071B1 (en) * 2000-09-12 2003-04-15 Silicon Laboratories, Inc. Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3686845B2 (ja) * 2001-05-21 2005-08-24 埼玉日本電気株式会社 折り畳み型携帯電話機
WO2003001671A2 (en) * 2001-06-21 2003-01-03 Amberwave Systems Corporation Improved enhancement of p-type metal-oxide-semiconductor field-effect transistors
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP4069648B2 (ja) 2002-03-15 2008-04-02 カシオ計算機株式会社 半導体装置および表示駆動装置
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP2003280034A (ja) 2002-03-20 2003-10-02 Sharp Corp Ｔｆｔ基板およびそれを用いる液晶表示装置
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003309266A (ja) 2002-04-17 2003-10-31 Konica Minolta Holdings Inc 有機薄膜トランジスタ素子の製造方法
US20030198008A1 (en) 2002-04-18 2003-10-23 Gateway, Inc. Computer having detachable wireless independently operable computer
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100870522B1 (ko) * 2002-09-17 2008-11-26 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4984369B2 (ja) 2002-12-10 2012-07-25 株式会社ジャパンディスプレイイースト 画像表示装置及びその製造方法
JP4314843B2 (ja) * 2003-03-05 2009-08-19 カシオ計算機株式会社 画像読取装置及び個人認証システム
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004349583A (ja) 2003-05-23 2004-12-09 Sharp Corp トランジスタの製造方法
TW576602U (en) * 2003-05-30 2004-02-11 Hon Hai Prec Ind Co Ltd Multi-functional handset
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4605690B2 (ja) * 2003-06-24 2011-01-05 株式会社アマダ ワーク切断方法
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7633470B2 (en) * 2003-09-29 2009-12-15 Michael Gillis Kane Driver circuit, as for an OLED display
US20070171157A1 (en) 2003-10-15 2007-07-26 Samsung Electronics Co., Ltd Display apparatus having photo sensor
KR100957585B1 (ko) * 2003-10-15 2010-05-13 삼성전자주식회사 광 감지부를 갖는 전자 디스플레이 장치
KR101019045B1 (ko) * 2003-11-25 2011-03-04 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
CN100533808C (zh) * 2004-01-26 2009-08-26 株式会社半导体能源研究所 显示器件及其制造方法以及电视设备
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR20050104800A (ko) 2004-04-29 2005-11-03 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조방법
KR101116816B1 (ko) 2004-06-05 2012-02-28 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4906039B2 (ja) 2004-08-03 2012-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP5053537B2 (ja) * 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5036173B2 (ja) 2004-11-26 2012-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8003449B2 (en) * 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
JP4761981B2 (ja) * 2005-01-28 2011-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP5238132B2 (ja) * 2005-02-03 2013-07-17 株式会社半導体エネルギー研究所 半導体装置、モジュール、および電子機器
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) * 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP5164383B2 (ja) 2006-01-07 2013-03-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5128102B2 (ja) 2006-02-23 2013-01-23 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5317392B2 (ja) * 2006-04-06 2013-10-16 三菱電機株式会社 デコード回路および表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
CN100533803C (zh) 2006-05-10 2009-08-26 财团法人工业技术研究院 具双闸极有机薄膜晶体管的电路结构及其应用
JP2007316104A (ja) 2006-05-23 2007-12-06 Casio Comput Co Ltd 表示装置
KR100847640B1 (ko) 2006-05-23 2008-07-21 가시오게산키 가부시키가이샤 표시장치
KR100801961B1 (ko) 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US20070298753A1 (en) * 2006-06-22 2007-12-27 Tom Tary Rechargeable cellular telephone
KR101217555B1 (ko) * 2006-06-28 2013-01-02 삼성전자주식회사 접합 전계 효과 박막 트랜지스터
KR101295192B1 (ko) * 2006-06-29 2013-08-09 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
TW200803416A (en) * 2006-06-30 2008-01-01 Inventec Corp Portable electronic system
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
KR100790761B1 (ko) 2006-09-29 2008-01-03 한국전자통신연구원 인버터
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR100816498B1 (ko) 2006-12-07 2008-03-24 한국전자통신연구원 표면 처리된 층을 포함하는 유기 인버터 및 그 제조 방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4420032B2 (ja) * 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP4910779B2 (ja) * 2007-03-02 2012-04-04 凸版印刷株式会社 有機ｅｌディスプレイおよびその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4888199B2 (ja) 2007-04-06 2012-02-29 株式会社デンソー 負荷駆動装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101490112B1 (ko) * 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
TWI570937B (zh) 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5258467B2 (ja) * 2008-09-11 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
CN101714546B (zh) 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
KR20160113329A (ko) 2008-10-03 2016-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102378956B1 (ko) 2008-10-24 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101914404B1 (ko) 2008-11-21 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
TWI517336B (zh) 2016-01-11
US20230343791A1 (en) 2023-10-26
TW201027702A (en) 2010-07-16
JP6228617B2 (ja) 2017-11-08
KR20140127785A (ko) 2014-11-04
TWI790599B (zh) 2023-01-21
JP7404434B2 (ja) 2023-12-25
US20200219904A1 (en) 2020-07-09
JP2016129242A (ja) 2016-07-14
KR20100038145A (ko) 2010-04-13
JP2016096352A (ja) 2016-05-26
TWI677953B (zh) 2019-11-21
CN104064563A (zh) 2014-09-24
JP2018019099A (ja) 2018-02-01
US20180226434A1 (en) 2018-08-09
TW202027244A (zh) 2020-07-16
JP7064634B2 (ja) 2022-05-10
JP5601811B2 (ja) 2014-10-08
JP2015019086A (ja) 2015-01-29
US10685985B2 (en) 2020-06-16
JP2021122045A (ja) 2021-08-26
US9978776B2 (en) 2018-05-22
KR20170117977A (ko) 2017-10-24
JP2010109357A (ja) 2010-05-13
TW202133377A (zh) 2021-09-01
JP2022107594A (ja) 2022-07-22
TW201733067A (zh) 2017-09-16
US20100084650A1 (en) 2010-04-08
US9324874B2 (en) 2016-04-26
KR20200004452A (ko) 2020-01-13
TW201605008A (zh) 2016-02-01
KR20190042531A (ko) 2019-04-24
CN104064563B (zh) 2017-04-12
KR101785688B1 (ko) 2017-10-16
US20160218120A1 (en) 2016-07-28
TWI582935B (zh) 2017-05-11
JP7564321B2 (ja) 2024-10-08
TWI632658B (zh) 2018-08-11
KR101785711B1 (ko) 2017-11-06
JP5860512B2 (ja) 2016-02-16
JP2024036318A (ja) 2024-03-15
EP2172977A1 (en) 2010-04-07
CN101714547A (zh) 2010-05-26
TW201901901A (zh) 2019-01-01
JP2019071421A (ja) 2019-05-09
TWI726479B (zh) 2021-05-01
KR102378244B1 (ko) 2022-03-23
CN101714547B (zh) 2014-06-25
KR102270638B1 (ko) 2021-06-28
KR20210080327A (ko) 2021-06-30

Similar Documents

Publication Publication Date Title
JP6445111B2 (ja) 電子機器
JP6710256B2 (ja) 半導体装置
JP6391870B2 (ja) 表示装置
JP6154919B2 (ja) 表示装置
JP6091532B2 (ja) 半導体装置の作製方法
JP6005773B2 (ja) 半導体装置の作製方法
JP5775628B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181128

R150 Certificate of patent or registration of utility model

Ref document number: 6445111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250