JP6305605B1 - モータ制御装置 - Google Patents

Abstract

【課題】過電圧異常の発生を抑制して回路部品の損傷を防止する。【解決手段】電力変換部の上流及び下流開閉素子は、演算制御部が発生する上閉路及び下閉路指令信号により個別に閉路駆動され、信号経路に設けられた上又は下選択回路と貫通防止回路では、過電流異常又は過電圧異常の発生に応動して上三相又は下三相短絡指令信号或いは上下６相遮断指令信号が選択されるとともに、貫通防止タイマにより上下の開閉素子の同時閉路が禁止されていて、過電圧異常が発生すると、先行遮断操作を行わないで直ちに三相短絡指令信号を発生して、回路部品の過電圧破損を防止する。【選択図】図２

Description

この発明は、車両走行用の車載エンジンと協働する三相交流モータに対するモータ制御装置、特には、感電防止のために低電圧系の車載バッテリを使用したモータ制御装置の改良に関するものである。

内燃エンジンと電動モータを用いたハイブリッド車両において、トランジスタによる三相全波ブリッジ回路を構成する電力変換部を介して、車載バッテリから給電される三相交流モータに対する駆動制御を行う演算制御部は、上位マイクロプロセッサから指令されたモータ回転速度と、エンジンとの分担負荷トルクに対応した駆動電流が設定されてモータの力行駆動制御を行うとともに、車載バッテリに対する回生充電制御を行って、車載バッテリの充電電圧が適正であれば回生充電を停止する空転制御（力行トルクをゼロにした回転同期運転）を行うように構成されている。

そして、演算制御部の異常、或いは電力変換部に設けられたトランジスタの断線又は短絡異常発生に伴う過電流異常や過電圧異常が発生すると、上下６相遮断指令信号により全てのトランジスタを遮断し、又は、三相全波ブリッジ回路の上アーム又は下アームのトランジスタに対する三相短絡指令信号を発生して、モータの発電電圧を抑制する制御が行われている。

例えば、特許文献１の図２によれば、インバータ１０３内のスイッチング素子に対するゲート駆動部１０９と信号生成部２０６との間には、前段の上アームと下アームの６相遮断回路となる第１保護回路２０１と、中段の上アームと下アームの各三相短絡回路となる第２保護回路２０２ａ、２０２ｂと、後段の上アームと下アームの６相遮断回路となる第３保護回路２０３とが設けられている。

そして、過電流検出信号ＯＣが発生すると、第１保護回路２０１が作動し、過電圧検出信号ＯＶが発生すると、一旦は第１保護回路２０１で６相遮断を行った後に三相全波ブリッジ回路の下アーム側（又は上アーム側）の第２保護回路２０２ｂ（又は２０２ａ）が作動して、下アーム側（又は上アーム側）の三相短絡が行われる。インバータ異常検知部１０８が異常検出信号を発生すると、第３保護回路２０３が作動し、第２保護回路２０２ａ、２０２ｂによる三相短絡は無効となる。

従って、三相全波ブリッジ回路の上アーム側又は下アーム側の三相短絡を行うときには、予め第１保護回路２０１により全相遮断を行っているので、上アームと下アームの６相の短絡異常の発生が防止され、インバータ異常に対するフェールセーフ手段としては、第３保護回路２０３が最優先されるように構成されている。

特開２０１２−００５２２９号公報

前述の特許文献１による「電力変換装置」では、３階層の優先保護回路２０１〜２０３が用いられていて、その選択指令信号は、ＰＷＭ信号生成部２０６の外部に設けられたハードウエアであるタイマ回路２０５、三相短絡制御ロジック２０４、インバータ異常検知部１０８により行われるように構成されている。

従って、全体回路構成が複雑高価となるとともに、スイッチング素子の一部に断線異常又は短絡異常が発生した場合に、これに適した三相全波ブリッジ回路の上アーム側又は下アーム側の三相短絡制御を選択することが困難であり、この場合には第３保護回路２０３により全素子の遮断が行われることになるものであり、上アームと下アームの６相遮断を行った結果として発生する過電圧異常に対し、スイッチング素子や電源コンデンサなどの回路部品の耐圧を高くしておく必要がある。

この発明は、感電被害を軽減するために電源電圧を低減した例えばＤＣ４８［Ｖ］系の車載バッテリから、三相交流モータに交流電力を供給する電力変換部を備えたモータ制御装置、特には、過電圧保護を優先して大電流低耐圧の回路部品が適用できるようにした簡易な回路構成のモータ制御装置を提供することである。

この発明によるモータ制御装置は、
車両に搭載された車載エンジンと一体に連結された永久磁石式の回転磁極と回転磁界を生成する三相電機子巻線とを有する三相交流モータを制御するモータ制御装置であって、
前記車両に搭載された車載バッテリから電力開閉素子を介して給電され、前記車載バッテリと前記三相交流モータとの間の電力変換を行う電力変換部と、
前記電力変換部を制御する演算制御部と、
前記モータ制御装置の異常の有無を監視する異常監視部と、
を備え、
前記電力変換部は、三相の各相毎に設けられた上流開閉素子と下流開閉素子により構成された三相ブリッジ回路と、前記三相ブリッジ回路に並列接続された電源コンデンサとを備え、
前記演算制御部は、前記上流開閉素子と下流開閉素子の開閉制御を行なう制御信号を生成し、前記三相交流モータの駆動制御と前記車載バッテリに対する充電制御とを行うマイクロプロセッサと、前記マイクロプロセッサと協働する不揮発性のプログラムメモリとを備え、
前記異常監視部は、前記電源コンデンサ又は前記車載バッテリの電圧に対する過電圧異常を検出する過電圧検出部と、前記上流開閉素子と下流開閉素子の個々の素子異常を検出する素子異常検出部と、前記三相電機子巻線のうちの少なくとも２相の電機子巻線に流れる電流と前記上流開閉素子と下流開閉素子の個々に流れる電流とのうちの少なくとも一方の電流に対する過電流異常を検出する過電流検出部とを備え、
前記マイクロプロセッサは、前記各相毎に設けられた上流開閉素子に対するパルス幅変調信号と、前記各相毎に設けられた下流開閉素子に対する前記パルス幅変調信号の論理反転信号である反転パルス幅変調信号とを発生するとともに、上側貫通防止手段と下側貫通防止手段とを備え、
前記上側貫通防止手段は、前記パルス幅変調信号が発生されたとき、所定の遅延時間の後に上閉路指令信号を発生するように構成され、
前記下側貫通防止手段は、前記反転パルス幅変調信号が発生されたとき、所定の遅延時間の後に下閉路指令信号を発生するように構成され、
前記上流開閉素子は、上選択回路と、貫通防止回路とを介して供給される前記上閉路指令信号に基づいて閉路するように駆動され、
前記下流開閉素子は、下選択回路と、前記貫通防止回路とを介して供給される前記下閉路指令信号に基づいて閉路するように駆動され、
前記上側貫通防止手段と前記下側貫通防止手段は、前記上閉路指令信号と前記下閉路指令信号とが同時に発生することを禁止するソフトウェア手段となり、
前記貫通防止回路は、前記上閉路指令信号と前記下閉路指令信号とが同時に発生するこ
とを禁止するハードウェア手段となる上側貫通防止タイマ及び下側貫通防止タイマを備えており、
前記マイクロプロセッサは、
前記過電流検出部からの過電流異常検出信号に応動して、前記上流開閉素子と下流開閉素子の全てを遮断させる上下６相遮断指令信号と、前記上流開閉素子のみを遮断させる上三相遮断第１指令信号と、前記下流開閉素子のみを遮断させる下三相遮断第１指令信号と、のうちの何れか一つを発生するか、又は、
前記過電圧検出部からの過電圧異常検出信号に応動して、前記上流開閉素子のみを短絡させる上三相短絡指令信号と、前記下流開閉素子のみを短絡させる下三相短絡指令信号と、のうちの何れか一つを発生する、
ように構成され、
前記上選択回路は、前記上閉路指令信号に代えて前記上三相短絡指令信号が入力されたときは、前記貫通防止回路を介して各相毎に設けられた全ての前記上流開閉素子を一斉に閉路させ、前記上閉路指令信号に代えて前記上三相遮断第１指令信号が入力されたときは、前記貫通防止回路を介して各相毎に設けられた全ての前記上流開閉素子を一斉に開路させるように構成され、
前記下選択回路は、前記下閉路指令信号に代えて前記下三相短絡指令信号が入力されたときは、前記貫通防止回路を介して各相毎に設けられた全ての前記下流開閉素子を一斉に閉路させ、前記下閉路指令信号に代えて前記下三相遮断第１指令信号が入力されたときは、前記貫通防止回路を介して各相毎に設けられた全ての前記上流開閉素子を一斉に開路させるように構成されている、
ことを特徴とするモータ制御装置。

以上のとおり、この発明によるモータ制御装置は、
車両に搭載された車載バッテリから電力開閉素子を介して給電され、前記車載バッテリと前記三相交流モータとの間の電力変換を行う電力変換部と、
前記電力変換部を制御する演算制御部と、
前記モータ制御装置の異常の有無を監視する異常監視部と、
を備え、
前記電力変換部は、三相の各相毎に設けられた上流開閉素子と下流開閉素子により構成された三相ブリッジ回路と、前記三相ブリッジ回路に並列接続された電源コンデンサとを備え、
前記演算制御部は、前記上流開閉素子と下流開閉素子の開閉制御を行なう制御信号を生成し、前記三相交流モータの駆動制御と前記車載バッテリに対する充電制御とを行うマイクロプロセッサと、前記マイクロプロセッサと協働する不揮発性のプログラムメモリとを備え、
前記異常監視部は、前記電源コンデンサ又は前記車載バッテリの電圧に対する過電圧異常を検出する過電圧検出部と、前記上流開閉素子と下流開閉素子の個々の素子異常を検出する素子異常検出部と、前記三相電機子巻線のうちの少なくとも２相の電機子巻線に流れる電流と前記上流開閉素子と下流開閉素子の個々に流れる電流とのうちの少なくとも一方の電流に対する過電流異常を検出する過電流検出部とを備え、
前記マイクロプロセッサは、前記各相毎に設けられた上流開閉素子に対するパルス幅変調信号と、前記各相毎に設けられた下流開閉素子に対する前記パルス幅変調信号の論理反転信号である反転パルス幅変調信号とを発生するとともに、上側貫通防止手段と下側貫通防止手段とを備え、
前記上側貫通防止手段は、前記パルス幅変調信号が発生されたとき、所定の遅延時間の後に上閉路指令信号を発生するように構成され、
前記下側貫通防止手段は、前記反転パルス幅変調信号が発生されたとき、所定の遅延時間の後に下閉路指令信号を発生するように構成され、
前記上流開閉素子は、上選択回路と、貫通防止回路とを介して供給される前記上閉路指令信号に基づいて閉路するように駆動され、
前記下流開閉素子は、下選択回路と、前記貫通防止回路とを介して供給される前記下閉路指令信号に基づいて閉路するように駆動され、
前記上側貫通防止手段と前記下側貫通防止手段は、前記上閉路指令信号と前記下閉路指令信号とが同時に発生することを禁止するソフトウェア手段となり、
前記貫通防止回路は、前記上閉路指令信号と前記下閉路指令信号とが同時に発生することを禁止するハードウェア手段となる上側貫通防止タイマ及び下側貫通防止タイマを備えており、
前記マイクロプロセッサは、
前記過電流検出部からの過電流異常検出信号に応動して、前記上流開閉素子と下流開閉素子の全てを遮断させる上下６相遮断指令信号と、前記上流開閉素子のみを遮断させる上三相遮断第１指令信号と、前記下流開閉素子のみを遮断させる下三相遮断第１指令信号と、のうちの何れか一つを発生するか、又は、
前記過電圧検出部からの過電圧異常検出信号に応動して、前記上流開閉素子のみを短絡させる上三相短絡指令信号と、前記下流開閉素子のみを短絡させる下三相短絡指令信号と、のうちの何れか一つを発生する、
ように構成され、
前記上選択回路は、前記上閉路指令信号に代えて前記上三相短絡指令信号が入力されたときは、前記貫通防止回路を介して各相毎に設けられた全ての前記上流開閉素子を一斉に閉路させ、前記上閉路指令信号に代えて前記上三相遮断第１指令信号が入力されたときは、前記貫通防止回路を介して各相毎に設けられた全ての前記上流開閉素子を一斉に開路させるように構成され、
前記下選択回路は、前記下閉路指令信号に代えて前記下三相短絡指令信号が入力されたときは、前記貫通防止回路を介して各相毎に設けられた全ての前記下流開閉素子を一斉に閉路させ、前記下閉路指令信号に代えて前記下三相遮断第１指令信号が入力されたときは、前記貫通防止回路を介して各相毎に設けられた全ての前記上流開閉素子を一斉に開路させるように構成されている。
従って、通常運転時には、マイクロプロセッサが発生する上閉路指令信号及び下閉路指令信号に対する貫通防止は、マイクロプロセッサによるソフトウエア手段と、選択回路の後段に設けられた貫通防止回路内の上下の貫通防止タイマによるハードウエア手段が協働し、ノイズ誤動作等による一時的な上下短絡異常の発生を防止することができる効果がある。
また、通常運転状態から上三相又は下三相短絡指令信号への切換を直接行うことができ、この場合には貫通防止回路により上下短絡異常の発生が防止されるので、三相短絡指令信号の発生前に一時的に上下６相遮断指令信号を発生しておく必要がなく、制御手順が簡略化されてマイクロプロセッサの制御負担を軽減することができるとともに、三相短絡指令信号を上下６相遮断指令信号よりも優先作動させて、電力変換部における回路部品の過電圧破損を防止することができる効果がある。

この発明の実施の形態１によるモータ制御装置の全体回路ブロック図である。 この発明の実施の形態１によるモータ制御装置の一部分の詳細ブロック図である。 この発明の実施の形態１によるモータ制御装置における、選択回路が発生する制御信号の論理状態を示す説明図である。 この発明の実施の形態１によるモータ制御装置における、上アームと下アームの選択回路に対する入力信号の論理一覧を示す説明図である。 この発明の実施の形態１によるモータ制御装置における、貫通防止回路に対する入出力信号の論理一覧を示す説明図である。 この発明の実施の形態１及び２によるモータ制御装置の制御動作を示すフローチャートの前半である。 この発明の実施の形態１及び２によるモータ制御装置の制御動作を示すフローチャートの後半である。 この発明の実施の形態２によるモータ制御装置の全体回路ブロック図である。 この発明の実施の形態２によるモータ制御装置の一部分の詳細ブロック図である。 この発明の実施の形態２によるモータ制御装置における、後段選択回路に対する前半入出力信号の論理一覧を示す説明図である。 この発明の実施の形態２によるモータ制御装置における、後段選択回路に対する後半入出力信号の論理一覧を示す説明図である。

実施の形態１．
（１）構成の詳細な説明
以下、この発明の実施の形態１によるモータ制御装置について、図を用いて詳細に説明する。図１は、この発明の実施の形態１によるモータ制御装置の全体回路ブロック図である。図１において、モータ制御装置１００Ａは、電力変換部１１０と演算制御部１２０Ａと異常監視部２００を備え、正側電源端子Ｐと負側電源端子Ｎには電力開閉素子１０３を介して例えばＤＣ４８［Ｖ］の低電圧系の車載バッテリ１０２が接続されている。なお、この車載バッテリ１０２の最大充電電圧はＤＣ６０［Ｖ］未満であり、これは接触感電に対する危険性がないとされる限界電圧と構成されている。

電力変換部１１０に設けられた交流端子Ｕ、Ｖ、Ｗには、三相交流モータ１０１の三相電機子巻線が接続されている。なお、この三相交流モータ１０１は、図示してない車載エンジンと一体に連結された永久磁石式の回転磁極と、回転磁界を生成する三相電機子巻線により構成されている。

上位ＣＰＵ１０は、モータ制御装置１００Ａを含む図示していないエンジン制御装置、及び変速機制御装置などの関連装置を統括制御する。この上位ＣＰＵ１０は、三相交流モータ１０１の発電電圧により、充電回路１１を介して充電される例えばＤＣ１２［Ｖ］系の補助バッテリ１２から給電されて動作し、車両の運転開始に伴って手動閉路される電源スイッチ１３が閉路されると、電力開閉素子１０３を閉路するように駆動するとともに、モータ制御装置１００Ａの内部に設けられた電源開閉素子２０８を閉路するように駆動するように動作する。

なお、電源開閉素子２０８の一端は、制御電源端子ＰＷを介して補助バッテリ１２に接続され、電源開閉素子２０８の他端は、制御電源回路１１４を構成する降圧回路１１４ａと安定化電源回路１１４ｂとの接続点に接続されている。降圧回路１１４ａは、正側電源端子Ｐから給電される。電源開閉素子２０８は、上位ＣＰＵ１０が発生する電源投入指令信号ＳＧにより閉路するように駆動される。

一方、演算制御部１２０Ａを構成するマイクロプロセッサＣＰＵは、安定化電源回路１１４ｂが発生する制御電圧Ｖｃｃにより制御動作を開始する。そして、例えばウォッチドッグタイマであるＣＰＵ動作検出回路２０９は、マイクロプロセッサＣＰＵのウォッチドッグ信号を監視して、マイクロプロセッサＣＰＵが正常にサイクリック演算を行っているときに出力許可信号ＯＵＴＥを発生する。電源開閉素子２０８は、ＣＰＵ動作検出回路２０９からの出力許可信号ＯＵＴＥにより閉路し、その閉路状態を自己保持するように構成されている。

なお、ＣＰＵ動作検出回路２０９としては、運転中のマイクロプロセッサＣＰＵに対して質問情報を送信し、マイクロプロセッサＣＰＵからの回答が正しいかどうかを判定するＱ＆Ａ方式、若しくはウォッチドッグタイマと併用する方式が使用される。従って、上位ＣＰＵ１０が電源投入指令信号ＳＧを発生して補助バッテリ１２から給電されるか、又は電力開閉素子１０３が閉路して車載バッテリ１０２から給電される。或いは電力開閉素子１０３が開路しているときであっても、三相交流モータ１０１の発電電圧によりマイクロプロセッサＣＰＵが起動して、出力許可信号ＯＵＴＥにより電源開閉素子２０８が閉路し、マイクロプロセッサＣＰＵが制御動作を自己停止するまでは、少なくとも補助バッテリ１２からの電源供給によりマイクロプロセッサＣＰＵは制御動作を持続することができるように構成されている。

但し、補助バッテリ１２の負担を軽減するために、演算制御部１２０Ａは車載バッテリ１０２から得られる制御電力により動作するように構成されていて、降圧回路１１４ａの出力電圧は、補助バッテリ１２の電源電圧よりも若干高い値に設定されており、この降圧回路１１４ａから補助バッテリ１２への逆流が発生しないようにするために、電源開閉素子２０８は逆流阻止機能を有するか、逆流防止ダイオードが直列接続されている。

電力変換部１１０は、互いに直列接続された一対の上流開閉素子１１２ｕと下流開閉素子１１２ｄとの３対を、互いに並列接続した三相全波ブリッジ回路により構成されている。なお、３個の上流開閉素子１１２ｕは、上アーム素子、３個の下流開閉素子１１２ｄは下アーム素と称することがある。これ等の開閉素子は、例えば転流ダイオードとなる内部寄生ダイオードを含む電界効果型のトランジスタであり、３対の直列トランジスタ回路には、例えば複数個の誘導性高分子個体アルミ電解コンデンサ又は誘導性高分子ハイブリッドアルミ電解コンデンサを並列接続して構成された電源コンデンサ１１１が並列接続されている。

３個の上流開閉素子１１２ｕのゲート端子とソース端子との間には、それぞれ上ゲート回路１１３ｕが接続され、この上ゲート回路１１３ｕの入力信号である上閉路指令信号Ｕｘ２が論理レベルＬであるときに上流開閉素子１１２ｕが閉路するように駆動される。同様に、３個の下流開閉素子１１２ｄのゲート端子とソース端子との間には、それぞれ下ゲート回路１１３ｄが接続され、この下ゲート回路１１３ｄの入力信号である下閉路指令信号Ｄｘ２が論理レベルＬであるときに下流開閉素子１１２ｄが閉路するように駆動される。

又、演算制御部１２０Ａは、マイクロプロセッサＣＰＵと、例えばフラッシュメモリである不揮発性のプログラムメモリＰＭＥＭと、不揮発性のデータメモリＤＭＥＭと、演算処理用のＲＡＭメモリＲＭＥＭを主体として構成されている。そして、マイクロプロセッサＣＰＵにより実行される制御信号発生手段１２１は、パルス幅変調信号ＰＷＭｘ（ｘ＝Ｕ、Ｖ、Ｗ）を発生し、このパルス幅変調信号ＰＷＭｘは論理反転手段１２３により論理反転されて反転ＰＷＭ信号ＰＷＮｘ（ｘ＝Ｕ、Ｖ、Ｗ）を発生する。

マイクロプロセッサＣＰＵにより実行される上側貫通防止手段１２２は、パルス幅変調信号ＰＷＭｘの信号立上り時に所定時間ΔＴだけ遅延して立上り、信号立下り時には即時に立下がる上閉路指令信号Ｕｘ０を発生する。又、マイクロプロセッサＣＰＵにより実行される下側貫通防止手段１２４は、論理反転手段１２３によりパルス幅変調信号ＰＷＭｘが反転された反転ＰＷＭ信号ＰＷＮｘの信号立上り時に、所定時間ΔＴだけ遅延して立上り、信号立下り時には即時に立下がる下閉路指令信号Ｄｘ０を発生する。

上閉路指令信号Ｕｘ０は、論理レベルがＨであるときにｘ（ｘ＝Ｕ、Ｖ、Ｗ）相の上流開閉素子１１２ｕを閉路するように駆動するための信号である。また、下閉路指令信号Ｄｘ０は、論理レベルがＨであるときにｘ（ｘ＝Ｕ、Ｖ、Ｗ）相の下流開閉素子１１２ｄを閉路するように駆動するための信号である。上閉路指令信号Ｕｘ０と下閉路指令信号Ｄｘ０とは、同時に論理レベルＨとなることがないように、上側貫通防止手段１２２、下側貫通防止手段１２４が作用して、上開閉素子と下開閉素子による電源短絡が発生しないように構成されている。

なお、パルス幅変調信号ＰＷＭｘは、上アーム素子に対して相互に１２０度の位相差を有する疑似正弦波交流電圧を印可する。この疑似正弦波交流電圧の周波数は、三相交流モータ１０１の回転速度に相当するものであるとともに、パルス幅変調信号ＰＷＭｘの通電デューティは、目標とするモータ電流と正弦波の位相角に応じて可変設定されるように構成されている。

マイクロプロセッサＣＰＵは、後述の過電圧検出部２０１が過電圧検出信号を発生すると、上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳを発生して、上アーム素子又は下アーム素子を閉路するように駆動する。又、マイクロプロセッサＣＰＵは、後述の過電流検出部２０３が過電流検出信号を発生すると、上下６相遮断指令信号ＵＤＯを発生して上アーム素子及び下アーム素子の全てを遮断するように構成されている。

なお、マイクロプロセッサＣＰＵが発生するこれらの制御信号と、選択回路２１０や上選択回路１３０ｕ、下選択回路１３０ｄ、及び貫通防止回路１４０で扱う上三相第１指令信号ＵＯ、下三相第１指令信号ＤＯ、上閉路指令信号Ｕｘ１、下閉路指令信号Ｄｘ１については図２において詳細に説明する。

マイクロプロセッサＣＰＵには、異常監視部２００が発生するさまざまな異常検出信号ＥＲが入力されている。異常監視部２００を構成する過電圧検出部２０１は、電源コンデンサ１１１の両端電圧を検出して、これが所定の判定閾値電圧（例えばＤＣ６０［Ｖ］）以上であるときに過電圧検出信号を発生する。

又、素子異常検出部２０２は、上流開閉素子１１２ｕ及び下流開閉素子１１２ｄの全てについて、その断線異常の有無と短絡異常の有無を判定して、閉路指令信号であるのに開路しているときには断線異常検出信号を発生し、開路指令信号であるのに閉路しているときには短絡異常検出信号を発生する。

又、過電流検出部２０３は、三相交流モータ１０１の三相電機子巻線の中の少なくとも２相の巻線に流れる電流を電流センサにより検出して、これが第１の判定閾値電流（例えば６００［Ａ］）以上であることにより負荷短絡異常検出信号を発生するとともに、上流開閉素子１１２ｕ及び下流開閉素子１１２ｄの個々に流れる電流が、第２の判定閾値電流（例えば２０００［Ａ］）以上でることにより、同相の上下の開閉素子が貫通導通し、少なくとも一方の開閉素子が短絡異常である短絡過電流検出信号を発生する。

なお、開閉素子に流れる電流は、閉路された開閉素子の両端電圧を測定することによって検出されるものである。上素子短絡検出記憶回路２０５ｕは、上流開閉素子１１２ｕのどれかに短絡異常が発生したときに、短絡異常検出信号を記憶して、下三相遮断第２指令信号ＤＯＯを発生して下選択回路１３０ｄに入力するためのものである。下素子短絡検出記憶回路２０５ｄは、下流開閉素子１１２ｄのどれかに短絡異常が発生したときに、短絡異常検出信号を記憶して、上三相遮断第２指令信号ＵＯＯを発生して上選択回路１３０ｕに入力するためのものである。

図２は、この発明の実施の形態１によるモータ制御装置の一部分の詳細ブロック図であって、選択回路２１０、上選択回路１３０ｕ、下選択回路１３０ｄ、貫通防止回路１４０の詳細を示している。図２において、上選択回路１３０ｕと下選択回路１３０ｄの前段部には、共用の選択回路２１０が設けられている。選択回路２１０を構成する上閉路合成回路２１１ｕは、演算制御部１２０Ａが発生する上閉路指令信号Ｕｘ０と上三相短絡指令信号ＵＳに対する論理和素子であって、その論理和出力Ａは論理積ゲート素子となる上選択回路１３０ｕを介して上閉路指令信号Ｕｘ１となって貫通防止回路１４０に入力されている。

同様に、下閉路合成回路２１１ｄは、演算制御部１２０Ａが発生する下閉路指令信号Ｄｘ０と下三相短絡指令信号ＤＳに対する論理和素子であって、その論理和出力Ｂは論理積ゲート素子となる下選択回路１３０ｄを介して下閉路指令信号Ｄｘ１となって貫通防止回路１４０に入力される。

短絡指令信号優先回路２１２は、上三相短絡指令信号ＵＳと下三相短絡指令信号ＤＳが共に論理レベルＬであって短絡指令信号が発生しておらず、しかも上下６相遮断指令信号ＵＤＯが論理レベルＨでるときに、出力論理レベルが「Ｈ」となって、論理和否定素子である上遮断合成回路２１０ｕと下遮断合成回路２１０ｄを介して、それぞれ上選択回路１３０ｕと下選択回路１３０ｄに入力される。これにより、上選択回路１３０ｕと下選択回路１３０ｄの出力である上閉路指令信号Ｕｘ１と下閉路指令信号Ｄｘ１の論理レベルがＬに確定され、その結果、全ての上流開閉素子１１２ｕ及び下流開閉素子１１２ｄに対して開路指令信号が発生することになる。

しかし、上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳのどちらかの論理レベルＨになって、三相短絡指令信号が発生すると、例え、上下６相遮断指令信号ＵＤＯの論理レベルがＨであっても短絡指令信号優先回路２１２により遮断指令信号は無視されるように構成されている。なお、ハードウエアで構成されている短絡指令信号優先回路２１２と上遮断合成回路２１０ｕ及び下遮断合成回路２１０ｄについては、これをマイクロプロセッサＣＰＵにより実行して、マイクロプロセッサＣＰＵは上下６相遮断指令信号ＵＤＯに代わって、上三相遮断第１指令信号ＵＯ又は下三相遮断第１指令信号ＤＯを発生するようにしてもよい。

一方、上三相短絡指令信号ＵＳが発生して、その論理レベルがＨになると、下遮断合成回路２１０ｄを介して下選択回路１３０ｄに入力される下三相遮断第１指令信号ＤＯの論理レベルがＬとなる。従って下閉路指令信号Ｄｘ１の論理レベルがＬとなって下流開閉素子１１２ｄの全てが開路指令信号となる。

同様に、下三相短絡指令信号ＤＳが発生して、その論理レベルがＨになると、上遮断合成回路２１０ｕを介して上選択回路１３０ｕに入力される上三相遮断第１指令信号ＵＯの論理レベルがＬとなる。従って上閉路指令信号Ｕｘ１の論理レベルがＬとなって上流開閉素子１１２ｕの全てが開路指令信号となる。

上素子短絡検出記憶回路２０５ｕが、下三相遮断第２指令信号ＤＯＯを発生して、下選択回路１３０ｄに入力されると、下閉路指令信号Ｄｘ１の論理レベルがＬとなって、下流開閉素子１１２ｄの全てが開路指令信号となり、開閉素子の上下短絡が防止されるように構成されている。又、下素子短絡検出記憶回路２０５ｄが、上三相遮断第２指令信号ＵＯＯを発生して、上選択回路１３０ｕに入力されると、上閉路指令信号Ｕｘ１の論理レベルがＬとなって、上流開閉素子１１２ｕの全てが開路指令信号となり、開閉素子の上下短絡が防止されるように構成されている。

但し、マイクロプロセッサＣＰＵには異常検出信号ＥＲが入力されていて、上下短絡が発生しないように上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳを発生するように構成されている。従って、下三相遮断第２指令信号ＤＯＯと上三相遮断第２指令信号ＵＯＯは、二重系の保護対策として構成されている。

即ち、マイクロプロセッサＣＰＵは、素子異常検出部２０２による素子異常検出信号に応動して、上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳのどちらかを選択する。上流開閉素子１１２ｕ又は下流開閉素子１１２ｄが断線異常開閉素子を含む場合には、この断線異常素子を含まない側に上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳを適用し、上流開閉素子１１２ｕ又は下流開閉素子１１２ｄが短絡異常開閉素子を含む場合には、この短絡異常素子を含む側に上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳを適用するように構成されている。

図３Ａは、この発明の実施の形態１によるモータ制御装置における、選択回路が発生する制御信号の論理状態を示す説明図であって、マイクロプロセッサＣＰＵが発生する上三相短絡指令信号ＵＳ、下三相短絡指令信号ＤＳ、上下６相遮断指令信号ＵＤＯと、選択回路２１０が発生する上三相遮断第１指令信号ＵＯ、下三相遮断第１指令信号ＤＯの各論理レベルに対応した論理和出力Ａ、Ｂの論理レベルを示したものである。

図３Ｂは、この発明の実施の形態１によるモータ制御装置における、上アームと下アームの選択回路に対する入力信号の論理一覧を示す説明図であって、上選択回路１３０ｕに入力される論理和出力Ａと、上三相遮断第１指令信号ＵＯと上三相遮断第２指令信号ＵＯＯとの論理結合出力である上閉路指令信号Ｕｘ１と、下選択回路１３０ｄに入力される論理和出力Ｂと下三相遮断第１指令信号ＤＯと下三相遮断第２指令信号ＤＯＯとの論理結合出力である下閉路指令信号Ｄｘ１との関係を示している。

図３Ａと図３Ｂから明らかなとおり、上三相短絡指令信号ＵＳと下三相短絡指令信号ＤＳと上下６相遮断指令信号ＵＤＯの論理レベルが全てＬであって、短絡指令信号、遮断指令信号がないときには、初段の上と中間の上閉路指令信号Ｕｘ１とは同一論理となり、初段の下閉路指令信号Ｄｘ０と中間の下閉路指令信号Ｄｘ１とは同一論理となる。

しかし、上三相遮断第２指令信号ＵＯＯが論理レベルＨであれば、中間の上閉路指令信号Ｕｘ１の論理レベルはＬに確定して上アーム素子は遮断され、下三相遮断第２指令信号ＤＯＯが論理レベルＨであれば、中間の下閉路指令信号Ｄｘ１の論理レベルはＬに確定して上アーム素子は遮断されるように構成されている。又、上三相遮断第２指令信号ＵＯＯと下三相遮断第２指令信号ＤＯＯと上下６相遮断指令信号ＵＤＯとの論理レベルが全てＬであるときには、上三相短絡指令信号ＵＳの論理レベルがＨであれば、中間の上閉路指令信号Ｕｘ１の論理レベルがＨに確定して上アーム素子が短絡駆動され、下三相短絡指令信号ＤＳの論理レベルがＨであれば、中間の下閉路指令信号Ｄｘ１の論理レベルがＨに確定して上アーム素子が短絡駆動されるように構成されている。

しかし、上三相短絡指令信号ＵＳと下三相短絡指令信号ＤＳとがともに論理レベルＬであって、短絡指令信号がなく、しかも上下６相遮断指令信号ＵＤＯが論理レベルＨであって遮断指令信号が発生しているときには、中間の上閉路指令信号Ｕｘ１と中間の下閉路指令信号Ｄｘ１との論理レベルは共にＬとなって、上アーム素子及び下アーム素子の全てが遮断されるように構成されている。

一方、貫通防止回路１４０においては、上反転結合回路１４１ｕには中間の上閉路指令信号Ｕｘ１の論理反転信号と、中間の下閉路指令信号Ｄｘ１とが入力され、その論理和出力Ｃは上側貫通防止タイマ１４２ｕを介して後段の上閉路指令信号Ｕｘ２が出力されてい
る。同様に、下反転結合回路１４１ｄには中間の下閉路指令信号Ｄｘ１の論理反転信号と、中間の上閉路指令信号Ｕｘ１とが入力され、その論理和出力Ｄは下側貫通防止タイマ１４２ｄを介して後段の下閉路指令信号Ｄｘ２が出力されている。

なお、上側貫通防止タイマ１４２ｕは、論理和出力Ｃの立下りに対して遅延時間Δｔをおいて立下り、立上り時には即時に立上がるハードウエアタイマであって、論理反転されている後段の上閉路指令信号Ｕｘ２と後段の下閉路指令信号Ｄｘ２とが同時に論理レベルＬとなるのを防止している。同様に、下側貫通防止タイマ１４２ｄは、論理和出力Ｄの立下りに対して遅延時間Δｔをおいて立下り、立上り時には即時に立上がるハードウエアタイマであって、論理反転されている後段の上閉路指令信号Ｕｘ２と後段の下閉路指令信号Ｄｘ２とが同時に論理レベルＬとなるのを防止している。

図３Ｃは、この発明の実施の形態１によるモータ制御装置における、貫通防止回路に対する入出力信号の論理一覧を示す説明図であって、貫通防止回路１４０に入力される中間の上閉路指令信号Ｕｘ１と中間の下閉路指令信号Ｄｘ１との論理レベルに対応した、論理和出力Ｃ、Ｄの出力論理を示している。図３Ｃに示すように、上閉路指令信号Ｕｘ２と後段の下閉路指令信号Ｄｘ２の論理レベルは、論理和出力Ｃ、Ｄの出力論理よりも遅延時間Δｔをおいて論理レベルＬに変化するように構成されている。

図３Ｃから明らかなとおり、後段の上閉路指令信号Ｕｘ２は中間の上閉路指令信号Ｕｘ１の論理反転信号となり、後段の下閉路指令信号Ｄｘ２は中間の下閉路指令信号Ｄｘ１となっていて、後段の上閉路指令信号Ｕｘ２の論理レベルがＬになると、上流開閉素子１１２ｕが閉路するように駆動される。同様に、後段の上閉路指令信号Ｕｘ２は中間の上閉路指令信号Ｕｘ１の論理反転信号となり、後段の下閉路指令信号Ｄｘ２は中間の下閉路指令信号Ｄｘ１となっていて、後段の下閉路指令信号Ｄｘ２の論理レベルがＬになると、下流開閉素子１１２ｄが閉路駆動されるように構成されている。

又、上閉路指令信号Ｕｘ１と下閉路指令信号Ｄｘ１とが共に論理レベルＨとなる不適合な指令信号があった場合には、上閉路指令信号Ｕｘ２と下閉路指令信号Ｄｘ２とは共に論理レベルＨとなって、上流開閉素子１１２ｕ又は下流開閉素子１１２ｄが遮断されるように構成されている。

又、マイクロプロセッサＣＰＵによる上側貫通防止手段１２２と下側貫通防止手段１２４との作用により、上閉路指令信号Ｕｘ１と下閉路指令信号Ｄｘ１との論理レベルが共にＬとなっている期間においても、上閉路指令信号Ｕｘ２と下閉路指令信号Ｄｘ２の論理レベルはＨとなって、上流開閉素子１１２ｕ又は下流開閉素子１１２ｄが遮断されるように構成されている。

（２）作用・動作の詳細な説明
以下、前述の図１、図２のとおりに構成されたこの発明の実施の形態１によるモータ制御装置１００Ａについてその作用・動作を詳細に説明する。図４Ａは、この発明の実施の形態１及び後述の実施の形態２によるモータ制御装置の制御動作を示すフローチャートの前半である。図４Ｂは、この発明の実施の形態１及び後述の実施の形態２によるモータ制御装置の制御動作を示すフローチャートの後半である。

先ず、全体回路ブロック図を示す図１において、電源スイッチ１３が手動閉路されると、上位ＣＰＵ１０により電力開閉素子１０３が閉路されて、正側電源端子Ｐと負側電源端子Ｎとの間に車載バッテリ１０２による例えばＤＣ４８［Ｖ］の直流電圧が印可されるとともに、上位ＣＰＵ１０からの電源投入指令信号ＳＧによりモータ制御装置１００Ａ内の電源開閉素子２０８が閉路駆動される。

その結果、安定化電源回路１１４ｂは、降圧回路１１４ａ又は電源開閉素子２０８を介して、車載バッテリ１０２又は補助バッテリ１２から給電されて制御電圧Ｖｃｃを発生する。これによりマイクロプロセッサＣＰＵが起動し、ＣＰＵ動作検出回路２０９が出力許可信号ＯＵＴＥを発生する。これにより、電源開閉素子２０８が閉路し、その閉路様態を自己保持する。マイクロプロセッサＣＰＵは、上位ＣＰＵ１０との間で信号交信を行いながら、三相交流モータ１０１の力行駆動制御と、車載バッテリ１０２に対する回生充電制御を行うように構成されている。

図４Ａにおいて、制御動作の準備開始点となる中継端子Ｂに続くステップ４０１ａは、電源スイッチ１３が閉路されたかどうかに注目し、閉路されておればＹＥＳの判定を行ってステップ４０２へ移行し、閉路されていなければＮＯの判定を行ってステップ４０１ｂへ移行する第１点検ステップである。

ステップ４０１ｂは、電力開閉素子１０３が閉路されているかどうかに注目し、閉路又は短絡異常であれば、ＹＥＳの判定を行ってステップ４０２へ移行し、閉路されていなければＮＯの判定を行ってステップ４０１ｃへ移行する第２点検ステップである。なお、電力開閉素子１０３は、電源スイッチ１３が閉路されたことに伴って閉路動作を行うが、電源スイッチ１３が開路しても自己保持閉路動作を行っているか短絡異常であれば、ステップ４０１ｂの判定はＹＥＳとなるものである。

ステップ４０１ｃは、例えば電力開閉素子１０３の断線異常により車載バッテリ１０２から三相交流モータ１０１への給電は停止しているが、車載エンジンの単独動作で車両走行が行われているとき、或いは、車両の走行中に電源スイッチ１３が開路されて惰性走行又は降坂走行が行われているときに、三相交流モータ１０１による発電電圧がある場合にＹＥＳの判定を行ってステップ４０２へ移行し、発電電圧がないときはＮＯの判定を行ってステップ４０１ａへ復帰する第３判定ステップである。

ステップ４０２は、ステップ４０１ａにより補助バッテリ１２から制御電源が供給されているか、或いは、ステップ４０１ｂにより車載バッテリ１０２から制御電源が供給されているか、或いは、ステップ４０１ｃにより、三相交流モータ１０１から制御電源が供給されていて、安定化電源回路１１４ｂが制御電圧Ｖｃｃを発生しているかどうかを判定し、制御電圧Ｖｃｃを発生していなければＮＯの判定を行ってステップ４０１ａへ復帰し、制御電圧Ｖｃｃを発生しておればＹＥＳの判定を行ってステップ４１０ａへ移行する第４点検ステップである。

なお、ステップ４０１ａからステップ４０２は、マイクロプロセッサＣＰＵに対する給電がどこから行われているかを明確にしておくための仮想の参考ステップであり、マイクロプロセッサＣＰＵによって実行されるものではない。

ステップ４１０ａは、マイクロプロセッサＣＰＵが制御動作を開始し、続くステップ４１１により電源スイッチ１３が閉路されているかどうかを判定し、閉路されていることが認知されるとＹＥＳの判定を行ってステップ４１３へ移行し、電源スイッチ１３が閉路されていることが認知されなかったときにはＮＯの判定を行ってステップ４１２ａへ移行する。

ステップ４１２ａでは、ＣＰＵ動作検出回路２０９が出力許可信号ＯＵＴＥを発生することにより電源開閉素子２０８が閉路されて、補助バッテリ１２から安定した電源が供給されるとともに、マイクロプロセッサＣＰＵは上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳを発生して、三相交流モータ１０１の発電電圧が抑制される。

続くステップ４１２ｂでは、車載エンジンの回転速度、即ち三相交流モータ１０１の回転速度が所定の閾値回転速度以下になったかどうかを判定し、回転低下していなければＮＯの判定を行ってステップ４１１へ復帰して、以下はステップ４１１、ステップ４１２ａ、ステップ４１２ｂの循環動作を行い、やがて、ステップ４１２ｂがＹＥＳの判定を行うとステップ４１２ｃへ移行するように構成されている。

なお、ステップ４１２ｂにおける閾値回転速度は、電力開閉素子１０３と上流開閉素子１１２ｕ及び下流開閉素子１１２ｄの全てが開路した無負荷回転状態における、三相交流モータ１０１の発電電圧がＤＣ６０［Ｖ］未満となる複数サンプルによる実測統計値となっている。

ステップ４１２ｃでは、マイクロプロセッサＣＰＵが自己停止して、その結果、ＣＰＵ動作検出回路２０９が出力許可信号ＯＵＴＥの発生を停止して、電源開閉素子２０８が開路するように構成されている。点線で示されたステップ４１２ｄは、後述する実施の形態２に関連するものでありここでは説明を省略するが、ステップ４１２ｃに続いてステップ４０１ａによる仮想判定ステップに移行する。

一方、電源スイッチ１３が開路していても、電力開閉素子１０３が閉路又は短絡異常である場合には、ステップ４０１ａ、ステップ４０１ｂ、ステップ４０２、ステップ４１０ａ、ステップ４１１、ステップ４１２ａ、ステップ４１２ｂ、ステップ４１２ｃを経てステップ４０１ａに復帰する循環ステップが生成されることになり、図示していないステップにより上位ＣＰＵ１０に対する異常報知が行われる。従って、ステップ４１１からステップ４１２ｃに至るステップは、電源スイッチ１３がまだ閉路されていない状態の制御フローであって、マイクロプロセッサＣＰＵは三相交流モータ１０１による過電圧異常の発生を防止して、電力変換部１１０の回路部品が過電圧破損しないように構成されている。

電源スイッチ１３が閉路した後のステップ４１３では、ＣＰＵ動作検出回路２０９が出力許可信号ＯＵＴＥを発生することにより電源開閉素子２０８が閉路されて、マイクロプロセッサＣＰＵは補助バッテリ１２から安定した電源が供給されてステップ４１４へ移行する。但し、電力開閉素子１０３が閉路されているときは、マイクロプロセッサＣＰＵは車載バッテリ１０２側の電源で動作することになるが、この場合でもステップ４１１は電源スイッチ１３が閉路された車両運転状態であるかどうかを判定していることになる。

続くステップ４１４は、電源スイッチ１３が閉路された後の初回の制御動作であるかどうかを判定し、初回動作であればＹＥＳの判定を行ってステップ４１５へ移行し、初回動作でなければＮＯの判定を行って、中継端子Ａを介して図４Ｂで示されたステップ４２０へ移行する判定ステップである。

ステップ４１５は、後述のステップ４２７においてデータメモリＤＭＥＭに保存された開閉素子の短絡異常履歴の有無を判定し、短絡記憶があればＹＥＳの判定を行ってステップ４１６へ移行し、短絡記憶がなければＮＯの判定を行って図４Ｂのステップ４２０へ移行する判定ステップである。

ステップ４１６では、図４Ｂのステップ４２７で書込み保存された短絡異常の履歴情報に基づいて、上素子短絡検出記憶回路２０５ｕ又は下素子短絡検出記憶回路２０５ｄを再セットしてから、図４Ｂのステップ４２０へ移行する。図４Ｂにおいて、ステップ４２０は、電源スイッチ１３が閉路されているかどうかを再確認し、依然として閉路されておればＹＥＳの判定を行ってステップ４２１へ移行し、電源スイッチ１３が開路から閉路に変更された運転停止状態であれば、ＮＯの判定を行ってステップ４２５へ移行する判定ステ
ップである。

ステップ４２５では、過電圧検出部２０１が過電圧異常検出信号を発生しておれば、上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳを発生して三相交流モータ１０１の発電電圧を抑制する。続くステップ４２６では、三相交流モータ１０１の回転速度がステップ４１２ｂで前述した所定の閾値回転速度以下に低下して電圧が減衰するまで待機する。

続くステップ４２７では、後述のステップ４２２ｂで記憶された上素子短絡検出記憶回路２０５ｕ又は下素子短絡検出記憶回路２０５ｄの短絡記憶情報を、不揮発性のデータメモリＤＭＥＭに転送保存するとともに、ＲＡＭメモリＲＭＥＭに書き込まれていたその他の学習情報或いは異常記憶情報をデータメモリＤＭＥＭに転送保存する。

続くステップ４２８では、マイクロプロセッサＣＰＵが自己停止し、その結果、ＣＰＵ動作検出回路２０９が出力許可信号ＯＵＴＥの発生を停止して、電源開閉素子２０８が開路され、補助バッテリ１２からの給電が停止されるようになっていて、その後は中継端子Ｂを介して図４Ａのステップ４０１ａへ移行するように構成されている。

なお、点線で示されたステップ４２９は、実施の形態２に関連するものでありここでは説明を省略する。

ステップ４２０からステップ４２８は、電源スイッチ１３が開路されてから、マイクロプロセッサＣＰＵが自己停止するまでの処理ステップである。

ステップ４２０が電源スイッチ１３の閉路状態を検出したことにより実行されるステップブロック４２１では、図示していないモータ回転センサ（又はエンジン回転センサ）により三相交流モータ１０１の回転速度を検出し、三相電機子巻線による回転磁界の回転速度を決定するとともに、上位ＣＰＵ１０から送信された目標電流に対応して、Ｕ、Ｖ、Ｗ相に対応したパルス幅変調信号ＰＷＭｘと、反転ＰＷＭ信号ＰＷＮｘと、上側貫通防止手段１２２及び下側貫通防止手段１２４により、上閉路指令信号Ｕｘ０と下閉路指令信号Ｄｘ０を発生する。

続くステップ４２２ａは、過電流検出部２０３が過電流異常検出信号を発生するか、又は素子異常検出部２０２が開閉素子の短絡異常検出信号を発生したかどうかを判定し、異常発生すればＹＥＳの判定を行ってステップ４２２ｂへ移行し、異常がなければＮＯの判定を行ってステップ４２３ａへ移行する判定ステップである。

ステップ４２２ｂでは、短絡異常の開閉素子がある場合には、それが上下アームのどちらに属するものであるかを区分して、上流開閉素子短絡異常又は下流素子短絡異常に分類してＲＡＭメモリＲＭＥＭで記憶してステップ４２２ｃへ移行する。

ステップ４２２ｃでは、上下６相遮断指令信号ＵＤＯを発生し、過電流の減少待機を行って動作終了ステップ４１０ｂへ移行する。ステップ４２３ａは、素子異常検出部２０２が開閉素子の断線異常検出信号を発生したかどうかを判定し、異常発生すればＹＥＳの判定を行ってステップ４２３ｂへ移行し、異常がなければＮＯの判定を行ってステップ４２４ａへ移行する判定ステップである。

ステップ４２３ｂでは、断線異常の開閉素子が上下アームのどちらに属するものであるかを区分して、上流開閉素子断線異常又は下流素子断線異常に分類してＲＡＭメモリＲＭＥＭで記憶してステップ４２４ｂへ移行する。

ステップ４２４ａは、過電圧検出部２０１が過電圧異常検出信号を発生したかどうかを判定し、異常発生すればＹＥＳの判定を行ってステップ４２４ｂへ移行し、異常がなければＮＯの判定を行って動作終了ステップ４１０ｂへ移行する判定ステップである。ステップ４２４ｂでは、上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳを所定時間だけ発生して検出電圧の低下を待ってステップ４２５ａへ移行する。

ステップ４２５ａでは、過電圧検出部２０１の検出電圧が車載バッテリ１０２の最小電圧以下に低下したかどうかを判定し、以下であればＹＥＳの判定を行ってステップ４２５ｂへ移行し、過電圧検出部２０１の検出電圧が車載バッテリ１０２の最小電圧以下でなければＮＯの判定を行って動作終了ステップ４１０ｂへ移行する。ここで、ステップ４２５ａの判定が車載バッテリ１０２の最小電圧以下であるということは、電力開閉素子１０３が開路又は断線異常であることを示している。ステップ４２５ｂでは、上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳを継続発生して動作終了ステップ４１０ｂへ移行する。

なお、ステップ４２４ｂとステップ４２５ｂにおいては、上流開閉素子１１２ｕ又は下流開閉素子１１２ｄが短絡異常開閉素子を含む場合には、この短絡異常素子を含む側に上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳが適用され、上流開閉素子１１２ｕ又は下流開閉素子１１２ｄが断線異常開閉素子を含む場合には、この断線異常素子を含まない側に上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳが適用されるように構成されている。

動作終了ステップ４１０ｂでは、マイクロプロセッサＣＰＵは他の制御プログラムを実行し、例えば５［ｍｓｅｃ］以内には動作開始ステップ４１０ａへ復帰して、一連の制御プログラムを繰り返して実行するように構成されている。

（３）実施の形態１の要点と特徴
以上の説明で明らかなとおりこの発明の実施の形態１によるモータ制御装置は、車載エンジンと一体連結された永久磁石式の回転磁極と、回転磁界を生成する三相電機子巻線を有する三相交流モータ１０１に対し、ＤＣ６０［Ｖ］未満の低圧系の車載バッテリ１０２から、電力開閉素子１０３を介して給電される電力変換部１１０と、これに対する演算制御部１２０Ａと、異常監視部２００とを備えたモータ制御装置１００Ａであって、
前述の電力変換部１１０は、転流ダイオード１１２ｆが並列接続されているトランジスタである３対の上流開閉素子１１２ｕと下流開閉素子１１２ｄと、電源コンデンサ１１１とが並列接続され、
前述の演算制御部１２０Ａは、トランジスタの断続制御を行って、三相交流モータ１０１の駆動制御と、車載バッテリ１０２に対する充電制御を行う制御信号を生成するマイクロプロセッサＣＰＵと、互いに協働する不揮発性のプログラムメモリＰＭＥＭとを備え、
前述の異常監視部２００は、電源コンデンサ１１１に対する過電圧検出部２０１と、前述のトランジスタの断線異常又は短絡異常を個々に検出する素子異常検出部２０２と、三相電機子巻線のうちの少なくとも２相巻線に流れる電流、又は前述の上流開閉素子１１２ｕ及び下流開閉素子１１２ｄの個々に流れる電流に対する過電流検出部２０３とを備えている。

そして、前述のマイクロプロセッサＣＰＵは、前述の三相交流モータ１０１における相互に１２０度の位相差を有するＵ相とＶ相とＷ相の各相巻線に接続された前述の上流開閉素子１１２ｕのそれぞれに対するパルス幅変調信号ＰＷＭｘ（ｘ＝Ｕ、又はＶ、又はＷ）と、前述の下流開閉素子１１２ｄのそれぞれに対するパルス幅変調信号ＰＷＭｘの論理反転信号である反転ＰＷＭ信号ＰＷＮｘとを発生し、
前述のマイクロプロセッサＣＰＵは更に、上側貫通防止手段１２２及び下側貫通防止手
段１２４を備え、
前述の上側貫通防止手段１２２は、前述のパルス幅変調信号ＰＷＭｘが発生したときに遅延時間ΔＴを置いて上閉路指令信号Ｕｘ０を発生し、
前述の上流開閉素子１１２ｕは、上選択回路１３０ｕと貫通防止回路１４０を介して、前述の上閉路指令信号Ｕｘ０により閉路するように駆動されるとともに、
前述の下側貫通防止手段１２４は、前述の反転ＰＷＭ信号ＰＷＮｘが発生したときに遅延時間ΔＴを置いて下閉路指令信号Ｄｘ０を発生し、
前述の下流開閉素子１１２ｄは、下選択回路１３０ｄと前述の貫通防止回路１４０を介して前述の下閉路指令信号Ｄｘ０により閉路するように駆動され、
前述の上側貫通防止手段１２２及び下側貫通防止手段１２４は、前述の上流開閉素子１１２ｕと前述の下流開閉素子１１２ｄとに対して同時に閉路指令信号が発生することを禁止するように構成されている。
そして、前述の上側貫通防止手段１２２及び下側貫通防止手段１２４は、マイクロプロセッサＣＰＵにより処理が実行されるソフトウエア手段により構成されている。

前述の貫通防止回路１４０は、上側貫通防止タイマ１４２ｕ及び下側貫通防止タイマ１４２ｄを含み、この貫通防止タイマは前述の上流開閉素子１１２ｕ又は下流開閉素子１１２ｄへの閉路指令信号が同時発生することを禁止するハードウエア手段となり、
前述のマイクロプロセッサＣＰＵは更に、前述の異常監視部２００から入力された異常検出信号ＥＲにより、過電流異常に応動する上下６相遮断指令信号ＵＤＯ又は上三相遮断第１指令信号ＵＯ及び下三相遮断第１指令信号ＤＯであるか、或いは、過電圧異常に応動する上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳのいずれか一方を発生し、
前述の上選択回路１３０ｕは、上閉路指令信号Ｕｘ０に代わる前述の上三相短絡指令信号ＵＳ又は上三相遮断第１指令信号ＵＯが入力されて、前述の貫通防止回路１４０を介して前述の上流開閉素子１１２ｕの全てが一斉閉路又は一斉開路され、
前述の下選択回路１３０ｄは、下閉路指令信号Ｄｘ０に代わる前述の下三相短絡指令信号ＤＳ又は下三相遮断第１指令信号ＤＯが入力されて、前述の貫通防止回路１４０を介して前述の下流開閉素子１１２ｄの全てが一斉閉路又は一斉開路されるように構成されている。

前述の６相遮断指令信号ＵＤＯでは、過電流検出部２０３による過電流異常検出信号の発生が一時記憶され、前述の上流開閉素子１１２ｕの全てと前述の下流開閉素子１１２ｄの全てが遮断されて、過電流状態の脱出待機後に前述の一時記憶と前述の上下６相遮断指令信号ＵＤＯが解除され、
前述の上選択回路１３０ｕと前述の下選択回路１３０ｄとの前段部には、共通の選択回路２１０が設けられているとともに、
前述の上三相短絡指令信号ＵＳでは、前述の過電圧検出部２０１による過電圧異常検出信号に応動して、前述の上流開閉素子１１２ｕの全てが閉路駆動されとともに、
前述の選択回路２１０は、前述の下流開閉素子１１２ｄの全てを遮断して、三相交流モータ１０１の発電電圧を抑制し、
前述の下三相短絡指令信号ＤＳは、前述の過電圧検出部２０１による過電圧異常検出信号に応動して、前述の下流開閉素子１１２ｄの全てを閉路駆動するとともに、
前述の選択回路２１０は、前述の上流開閉素子１１２ｕの全てを遮断して、三相交流モータ１０１の発電電圧を抑制し、
前述のマイクロプロセッサＣＰＵは、前述の素子異常検出部２０２による素子異常検出信号に応動して、前述の上三相短絡指令信号ＵＳ又は前述の下三相短絡指令信号ＤＳのどちらかを選択し、
前述の上流開閉素子１１２ｕ又は下流開閉素子１１２ｄが断線異常開閉素子を含む場合には、この断線異常素子を含まない側に前述の上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳが適用され、
前述の上流開閉素子１１２ｕ又は下流開閉素子１１２ｄが短絡異常開閉素子を含む場合には、この短絡異常素子を含む側に前述の上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳが適用されるように構成されている。

以上のとおり、請求項２に記載の発明に関連し、マイクロプロセッサＣＰＵが発生する上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳは、上流開閉素子或いは下流開閉素子の断線又は短絡素子異常の有無により、どちらか一方の指令信号が発生するように構成されている。
従って、上流開閉素子或いは下流開閉素子の断線又は短絡異常素子を含む場合であっても、上三相又は下三相短絡指令信号を有効にして、過電圧発生を抑制し、低電圧系の電力変換部における過電圧素子破壊の拡大を防止することができる特徴がある。これは、後述する実施の形態２についても同様である。

前述の選択回路２１０は、前述の過電流異常の発生記憶に伴って前述の上下６相遮断指令信号ＵＤＯが発生している期間であっても、前述の過電圧異常が発生すると、これを優先して前述の上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳを有効にする短絡指令信号優先回路２１２を備えている。

以上のとおり、請求項３に記載の発明に関連し、上下６相遮断指令信号ＵＤＯよりも、上三相短絡指令信号又は下三相短絡指令信号を優先する短絡指令信号優先回路を備えている。
従って、上下６相遮断指令信号ＵＤＯの適用に伴って過電圧異常が発生した場合には、過電流異常状態の一時記憶が解除され、速やかに三相短絡を適用して、過大電圧の発生を抑制し、低電圧系の電力変換部における過電圧素子破壊を防止することができる特徴がある。これは、実施の形態２についても同様である。

前述の素子異常検出部２０２は、３対の前述の上流開閉素子１１２ｕ及び下流開閉素子１１２ｄの個々に対して開路指令信号であるのに閉路状態となっている短絡異常の有無と、閉路指令信号であるのに開路状態となっている断線状態の有無を判定するとともに、
前述の上流開閉素子１１２ｕのどれかに前述の短絡異常が検出されたときに、これを記憶して、下三相遮断第２指令信号ＤＯＯを発生する上素子短絡検出記憶回路２０５ｕと、
前述の下流開閉素子１１２ｄのどれかに前述の短絡異常が検出されたときにこれを記憶して、上三相遮断第２指令信号ＵＯＯを発生する下素子短絡検出記憶回路２０５ｄとを備え、
前述の上選択回路１３０ｕの出力信号である中間の上閉路指令信号Ｕｘ１は、前述の上三相遮断第２指令信号ＵＯＯの発生に応動して閉路指令信号が解除され、
前述の下選択回路１３０ｄの出力信号である中間の下閉路指令信号Ｄｘ１は、前述の下三相遮断第２指令信号ＤＯＯの発生に応動して閉路指令信号が解除されるように構成されている。

以上のとおり、請求項４に記載の発明の関連し、素子異常検出部の検出信号に応動する上素子短絡検出記憶回路又は下素子短絡検出記憶回路は、下三相遮断第２指令信号ＤＯＯ又は上三相遮断第２指令信号ＵＯＯを発生して、中間の上閉路指令信号Ｕｘ１又は下閉路指令信号Ｄｘ１の閉路指令信号が解除されるようになっている。
従って、マイクロプロセッサが異常監視部からの異常検出信号ＥＲに応動して、上下短絡を防止するための遮断処理を行うのを待たないで、速やかに上下短絡防止処理を行うことができる特徴がある。これは、実施の形態２についても同様である。

前述のマイクロプロセッサＣＰＵでは、その作動停止を行う前に、前述の上素子短絡検出記憶回路２０５ｕ及び下素子短絡検出記憶回路２０５ｄの短絡記憶情報が読出されて、
不揮発性のデータメモリＤＭＥＭに転送保存されるとともに、作動開始時には、前述のデータメモリＤＭＥＭに格納されている短絡記憶情報が前述の上素子短絡検出記憶回路２０５ｕ及び下素子短絡検出記憶回路２０５ｄに再転送されるように構成されている。

以上のとおり、請求項５に記載の発明の関連し、上素子短絡検出記憶回路及び下素子短絡検出記憶回路の短絡記憶情報は、マイクロプロセッサの作動停止前に不揮発性のデータメモリに転送保存され、マイクロプロセッサの作動開始時には上素子短絡検出記憶回路及び下素子短絡検出記憶回路に復元転送されるように構成されている。
従って、運転開始直後から、過去の異常状態を反映した開閉素子の開閉制御を行って、上下開閉素子の同時閉路による開閉素子の損傷を防止することができる特徴がある。これは、実施の形態２についても同様である。

前述の演算制御部１２０Ａに対して安定化された制御電圧Ｖｃｃを供給する制御電源回路１１４は、前述の車載バッテリ１０２から前述の電力開閉素子１０３を介して給電される降圧回路１１４ａと、この降圧回路１１４ａと直列接続された安定化電源回路１１４ｂとにより構成され、
前述の安定化電源回路１１４ｂには、逆流阻止機能を含む電源開閉素子２０８を介して、外部接続された補助バッテリ１２が接続されており、
前述の電源開閉素子２０８と前述の電力開閉素子１０３とは、車両の運転開始に伴って閉路される電源スイッチ１３の動作に応動して閉路駆動されるとともに、
前述のマイクロプロセッサＣＰＵは、前述の電源開閉素子２０８又は前述の電力開閉素子１０３が閉路して、前述の安定化電源回路１１４ｂが前述の制御電圧Ｖｃｃを発生したことに応動して制御動作を開始する。

そして、前述のマイクロプロセッサＣＰＵには、ウォッチドッグタイマで代表されるＣＰＵ動作検出回路２０９が設けられて、このＣＰＵ動作検出回路２０９は、前述のマイクロプロセッサＣＰＵの正常動作中において出力許可信号ＯＵＴＥを発生し、
前述の電源開閉素子２０８は、前述の出力許可信号ＯＵＴＥの動作により閉路してその閉路状態が自己保持されており、
前述のマイクロプロセッサＣＰＵは更に、前述の電源スイッチ１３と前述の電力開閉素子１０３とが開路されて、前述の三相交流モータ１０１が無負荷回転状態で発電している状態においては、その発電電圧の大小にかかわらず、前述の上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳを発生するとともに、前述の車載エンジンの回転速度が所定の閾値回転速度以下に低下したときには自己停止して、前述の出力許可信号ＯＵＴＥの発生が停止されて前述の電源開閉素子２０８が開路し、
前述の閾値回転速度は、前述の電力開閉素子１０３と前述の上流開閉素子１１２ｕ及び下流開閉素子１１２ｄの全てが開路した無負荷回転状態における、三相交流モータ１０１の発電電圧がＤＣ６０［Ｖ］未満となる複数サンプルによる実測統計値となっている。

以上のとおり、請求項６に記載の発明の関連し、マイクロプロセッサＣＰＵは、モータ駆動用の車載バッテリと制御用の補助バッテリとを電源として動作する安定化電源回路が発生する制御電圧Ｖｃｃにより制御動作を行い、
マイクロプロセッサが正常動作を行っているときには、出力許可信号により補助バッテリからの給電を自己保持継続し、
電源スイッチと電力開閉素子とが共に開路されて、三相交流モータが無負荷回転状態で発電している状態においては、上三相短絡指令信号又は下三相短絡指令信号を発生してその発電電圧を抑制し、エンジン回転速度が低下してからマイクロプロセッサが自己停止するように構成されている。
従って、無負荷回転時の三相短絡指令信号の発生中は、マイクロプロセッサは三相モータの発電電圧には依存せず、補助バッテリを電源として安定動作することができるので、
エンジン回転速度が十分に低下して自己停止するまでは三相短絡指令信号の発生を持続することができる特徴がある。

実施の形態２．
（１）構成と作用の詳細な説明
以下、この発明の実施の形態２によるモータ制御装置について詳細に説明する。図５は、この発明の実施の形態２によるモータ制御装置の全体回路ブロック図、図６は、この発明の実施の形態２によるモータ制御装置の一部分の詳細ブロック図である。なお、各図において同一符号は同一又は相当部分を示しているが、前述の実施の形態１におけるモータ制御装置１００Ａは、実施の形態２ではモータ制御装置１００Ｂとして表示され、符号末尾の大文字の英字により実施の形態の区分を示している。

図５において、図５と図１との主な相違点は、図５におけるモータ制御装置１００Ｂには、図１における貫通防止回路１４０と電力変換部１１０との間に、図６に示す後段選択回路１５０が付加されていて、図１の演算制御部１２０Ａは図５では演算制御部１２０Ｂとして構成されていることだけである。図６は付加された後段選択回路１５０の詳細構成を示している。

図６において、後段選択回路１５０を構成する上選択回路１５３ｕ及び下選択回路１５３ｄは、貫通防止回路１４０が発生する上閉路指令信号Ｕｘ２及び下閉路指令信号Ｄｘ２の反転論理信号と、仲介信号Ｅ及び仲介信号Ｆとの論理和出力Ｇ及び論理和出力Ｍを発生する論理和回路素子となっていて、短絡防止回路１５６は論理和出力Ｇと論理和出力Ｍとの論理積出力である仲介信号Ｑを発生する。

仲介信号Ｅを発生する上振分回路１５４ｕは、ＣＰＵ動作検出回路２０９が発生する出力許可信号ＯＵＴＥの反転論理信号を一方の入力とし、下素子短絡検出記憶回路２０５ｄが発生する上３相遮断第２指令信号ＵＯＯの論理反転信号と、上素子短絡検出記憶回路２０５ｕが発生する下三相遮断第２指令信号ＤＯＯの論理信号との論理積出力を発生する下優先回路１５５の出力信号を他方の入力とする論理積回路素子である。

又、仲介信号Ｆを発生する下振分回路１５４ｄは、ＣＰＵ動作検出回路２０９が発生する出力許可信号ＯＵＴＥの反転論理信号を一方の入力とし、上素子短絡検出記憶回路２０５ｕが発生する下三相遮断第２指令信号ＤＯＯの論理反転信号との論理積出力を他方の入力とする論理積回路素子である。

上反転結合回路１５１ｕは、論理和出力Ｇの論理反転信号と仲介信号Ｑとの論理和出力Ｊを発生して、上側第２貫通防止タイマ１５２ｕを介して終段の上閉路指令信号Ｕｘ３を発生する。下反転結合回路１５１ｄは、論理和出力Ｍの論理反転信号と仲介信号Ｑとの論理和出力Ｋを発生して、下側第２貫通防止タイマ１５２ｄを介して下閉路指令信号Ｄｘ３を発生する。

なお、上側第２貫通防止タイマ１５２ｕ又は下側第２貫通防止タイマ１５２ｄは、入力信号の論理レベルがＨからＬに変化したときに、所定の遅延時間Δｔをおいて出力信号の論理レベルがＨからＬに変化し、入力信号の論理レベルがＬからＨに変化したときには、即時に出力信号の論理レベルがＬからＨに変化するハードウエアタイマと構成されている。

そして、初段の上閉路指令信号Ｕｘ０と中間の上閉路指令信号Ｕｘ１は、その論理レベルがＨであるときに、上流開閉素子１１２ｕが閉路するように駆動される正論理信号であるのに対し、後段の上閉路指令信号Ｕｘ２と終段の上閉路指令信号Ｕｘ３は、その論理レ
ベルがＬであるときに、上流開閉素子１１２ｕが閉路するように駆動される負論理信号である。

同様に、初段の下閉路指令信号Ｄｘ０と中間の下閉路指令信号Ｄｘ１は、その論理レベルがＨであるときに、下流開閉素子１１２ｄが閉路駆動される正論理信号であるのに対し、後段の下閉路指令信号Ｄｘ２と終段の下閉路指令信号Ｄｘ３は、その論理レベルがＬであるときに、下流開閉素子１１２ｄが閉路するように駆動される負論理信号である。

図７Ａは、この発明の実施の形態２によるモータ制御装置における、後段選択回路に対する前半入出力信号の論理一覧を示す説明図であって、後段選択回路１５０の前半部分の信号の論理変化を示している。図７Ｂは、この発明の実施の形態２によるモータ制御装置における、後段選択回路に対する後半入出力信号の論理一覧を示す説明図であって、後段選択回路１５０の後半部分の信号の論理変化を示している。

図７Ａにおいて、出力許可信号ＯＵＴＥの論理レベルがＨのときには、仲介信号Ｅ、Ｆの論理レベルがＬに確定するので、論理和出力Ｇ、Ｍと閉路指令信号との関係は、
Ｇ＝Ｄｘ２、Ｍ＝Ｄｘ２
となる。しかし、出力許可信号ＯＵＴＥの論理レベルがＬのときには、仲介信号Ｅ、Ｆの論理レベルに応じて論理和出力Ｇ、Ｍが変化して、上三相遮断第２指令信号ＵＯＯ又は下三相遮断第２指令信号ＤＯＯが発生していない側の上アーム素子又は下アーム素子の三相短絡が行われるように構成されている。但し、上三相遮断第２指令信号ＵＯＯ又は下三相遮断第２指令信号ＤＯＯの両方が発生していなければ、下アーム素子に三相短絡指令信号が発生し、上三相遮断第２指令信号ＵＯＯ又は下三相遮断第２指令信号ＤＯＯの両方が発生しておれば、下アーム素子及び下アーム素子に対する三相短絡指令信号は発生しない。

図７Ｂにおいて、論理和出力Ｇ、Ｍと論理和出力Ｊ、Ｋとは、相互に論理反転されていて、その結果として後段の上閉路指令信号Ｕｘ２と後段の下閉路指令信号Ｄｘ２、及び終段の上閉路指令信号Ｕｘ３と終段の下閉路指令信号Ｄｘ３との論理関係は一致している。そして、終段の上閉路指令信号Ｕｘ３又は終段の下閉路指令信号Ｄｘ３が論理レベルＬであるときに、上ゲート回路１１３ｕ又は下ゲート回路１１３ｄを介して上流開閉素子１１２ｕ又は下流開閉素子１１２ｄが閉路駆動されるように構成されている。

なお、上流開閉素子１１２ｕに対する一連の上閉路指令信号Ｕｘ０、Ｕｘ１、Ｕｘ２、Ｕｘ３の論理を正論理とするか負論理とするかは、自由に変更することができる。これは、下流開閉素子１１２ｄに対する一連の下閉路指令信号Ｄｘ０、Ｄｘ１、Ｄｘ２、Ｄｘ３の以上の説明で明らかなとおり、ハードウエアで構成された後段選択回路１５０では、上流開閉素子１１２ｕ又は下流開閉素子１１２ｄに対して作用する共通の三相短絡指令信号となる出力許可信号ＯＵＴＥの論理反転信号は、上三相遮断第２指令信号ＵＯＯ又は下三相遮断第２指令信号ＤＯＯの指令信号状態に応じて上流開閉素子１１２ｕ又は下流開閉素子１１２ｄのどちらかに振り分けられていて、上流開閉素子１１２ｕ及び下流開閉素子１１２ｄが同時に閉路するように駆動されることがないように選択されている。

これに対し、前述の図２における選択回路２１０では、マイクロプロセッサＣＰＵが予め上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳに区分して短絡指令信号を発生し、この三相短絡指令信号は上流開閉素子１１２ｕ又は下流開閉素子１１２ｄが同時閉路されないように考慮された指令信号とされている。しかし、マイクロプロセッサＣＰＵは、上流開閉素子１１２ｕ又は下流開閉素子１１２ｄに対して共通の三相短絡指令信号を発生し、上三相遮断第２指令信号ＵＯＯ又は下三相遮断第２指令信号ＤＯＯの指令信号状態に応じて、上流開閉素子１１２ｕ又は下流開閉素子１１２ｄのどちらかに振り分けを行う選択回路を付加することも可能である。

次に、マイクロプロセッサの前半制御動作と後半制御動作のフローチャートである図４Ａと図４Ｂに基づいてこの発明の実施の形態２によるモータ制御装置の動作を説明する。なお、図４Ａと図４Ｂに示すフローチャートは、前述の図１に示す実施の形態１におけるモータ制御装置と共用されており、前述したように、図４Ａのステップ４１２ｄと図４Ｂのステップ４２９のみが図１の実施の形態１の場合とは相違するものとなっている。

図４Ａのステップ４１２ｄでは、ステップ４１２ｃにより出力許可信号ＯＵＴＥが停止したことにより、図６の後段選択回路１５０による上流開閉素子１１２ｕ又は下流開閉素子１１２ｄに対する三相短絡指令信号が発生する。その結果、マイクロプロセッサＣＰＵが停止していても、電力開閉素子１０３が閉路しているか又は三相交流モータ１０１が発電しておれば、その電源電圧が後段選択回路１５０に供給されて三相短絡が行われる。

但し、電力開閉素子１０３が開路しているときには、三相短絡を行ったことにより三相交流モータ１０１の発電電圧が低下して、三相短絡を行うためのゲート電圧が減少すると三相短絡は自動的に解除されることになる。しかし、三相短絡の解除により三相交流モータ１０１の発電電圧が上昇すれば、再び三相短絡が有効となり、マイクロプロセッサＣＰＵの停止状態においても過電圧異常の発生を防止するように構成されている。これは、図４Ｂのステップ４２９の場合も同様である。

又、ステップ４１２ｄとステップ４２９は、電源スイッチ１３が開路している状態でマイクロプロセッサＣＰＵが自己停止したときの三相短絡について説明したものであるが、電源スイッチ１３が閉路しているときであっても、マイクロプロセッサＣＰＵ自体の異常によりＣＰＵ動作検出回路２０９が出力許可信号ＯＵＴＥの発生を停止したときであっても、後段選択回路１５０による三相短絡指令信号は有効である。

（２）実施の形態２の要点と特徴
以上の説明で明らかなとおりこの発明の実施の形態２によるモータ制御装置は、
車載エンジンと一体連結された永久磁石式の回転磁極と、回転磁界を生成する三相電機子巻線を有する三相交流モータ１０１に対し、ＤＣ６０［Ｖ］未満の低圧系の車載バッテリ１０２から、電力開閉素子１０３を介して給電される電力変換部１１０と、これに対する演算制御部１２０Ｂと、異常監視部２００とを備えたモータ制御装置１００Ｂであって、
前述の電力変換部１１０は、転流ダイオード１１２ｆが並列接続されているトランジスタである３対の上流開閉素子１１２ｕと下流開閉素子１１２ｄと、電源コンデンサ１１１とが並列接続され、
前述の演算制御部１２０Ｂは、前述のトランジスタの断続制御を行って、前述の三相交流モータ１０１の駆動制御と、前述の車載バッテリ１０２に対する充電制御を行う制御信号を生成するマイクロプロセッサＣＰＵと、互いに協働する不揮発性のプログラムメモリＰＭＥＭとを備え、
前述の異常監視部２００は、前述の電源コンデンサ１１１に対する過電圧検出部２０１と、前述のトランジスタの断線異常又は短絡異常を個々に検出する素子異常検出部２０２と、前述の三相電機子巻線のうちの少なくとも２相の電機子巻線に流れる電流、又は前述の上流開閉素子１１２ｕ及び下流開閉素子１１２ｄの個々に流れる電流に対する過電流検出部２０３とを備えている。

そして、前述のマイクロプロセッサＣＰＵは、前述の三相交流モータ１０１における相互に１２０度の位相差を有するＵ相とＶ相とＷ相の各相の電機子巻線に接続された前述の上流開閉素子１１２ｕのそれぞれに対するパルス幅変調信号ＰＷＭｘ（ｘ＝Ｕ、又はＶ、
又はＷ）と、前述の下流開閉素子１１２ｄのそれぞれに対する前述のパルス幅変調信号ＰＷＭｘの論理反転信号である反転ＰＷＭ信号ＰＷＮｘとを発生し、
前述のマイクロプロセッサＣＰＵは更に、上側貫通防止手段１２２及び下側貫通防止手段１２４を備え、
前述の上側貫通防止手段１２２は、前述のパルス幅変調信号ＰＷＭｘが発生したときに遅延時間ΔＴを置いて上閉路指令信号Ｕｘ０を発生して、前述の上流開閉素子１１２ｕは上選択回路１３０ｕと貫通防止回路１４０を介して、前述の上閉路指令信号Ｕｘ０により閉路駆動されるとともに、
前述の下側貫通防止手段１２４は、前述の反転ＰＷＭ信号ＰＷＮｘが発生したときに遅延時間ΔＴを置いて下閉路指令信号Ｄｘ０を発生し、
前述の下流開閉素子１１２ｄは下選択回路１３０ｄと前述の貫通防止回路１４０を介して前述の下閉路指令信号Ｄｘ０により閉路するように駆動され、
前述の上側貫通防止手段１２２及び下側貫通防止手段１２４は、前述の上流開閉素子１１２ｕと前述の下流開閉素子１１２ｄとに対して同時に閉路指令信号が発生することを禁止する。
前述の上側貫通防止手段１２２及び下側貫通防止手段１２４は、前述のマイクロプロセッサＣＰＵにより処理が実行されるソフトウエア手段により構成されている。

そして、前述の貫通防止回路１４０は、上側貫通防止タイマ１４２ｕ及び下側貫通防止タイマ１４２ｄを含み、この貫通防止タイマは前述の上流開閉素子１１２ｕ又は下流開閉素子１１２素子１１２ｄへの閉路指令信号が同時発生することを禁止るハードウエア手段であり、
前述のマイクロプロセッサＣＰＵは更に、前述の異常監視部２００から入力された異常検出信号ＥＲにより、過電流異常に応動する上下６相遮断指令信号ＵＤＯ又は上三相遮断第１指令信号ＵＯ及び下三相遮断第１指令信号ＤＯであるか、或いは、過電圧異常に応動する上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳのいずれか一方を発生し、
前述の上選択回路１３０ｕには、前述の上閉路指令信号Ｕｘ０に代わる前述の上三相短絡指令信号ＵＳ又は前述の上三相遮断第１指令信号ＵＯが入力されて、前述の貫通防止回路１４０を介して前述の上流開閉素子１１２ｕの全てが一斉閉路又は一斉開路され、
前述の下選択回路１３０ｄには、前述の下閉路指令信号Ｄｘ０に代わる前述の下三相短絡指令信号ＤＳ又は下三相遮断第１指令信号ＤＯが入力されて、前述の貫通防止回路１４０を介して前述の下流開閉素子１１２ｄの全てが一斉閉路又は一斉開路されるように構成されている。

前述の演算制御部１２０Ｂに対して安定化された制御電圧Ｖｃｃを供給する制御電源回路１１４は、前述の車載バッテリ１０２から前述の電力開閉素子１０３を介して給電される降圧回路１１４ａと、この降圧回路１１４ａと直列接続された安定化電源回路１１４ｂとにより構成され、
前述の安定化電源回路１１４ｂには、逆流阻止機能を含む電源開閉素子２０８を介して、外部接続された補助バッテリ１２が接続されており、
前述の電源開閉素子２０８と前述の電力開閉素子１０３とは、車両の運転開始に伴って閉路される電源スイッチ１３の動作に応動して閉路駆動されるとともに、
前述のマイクロプロセッサＣＰＵは、前述の電源開閉素子２０８又は前述の電力開閉素子１０３が閉路して、前述の安定化電源回路１１４ｂが前述の制御電圧Ｖｃｃを発生したことに応動して制御動作を開始する。

そして、前述のマイクロプロセッサＣＰＵには、ウォッチドッグタイマで代表されるＣＰＵ動作検出回路２０９が設けられおり、
前述のＣＰＵ動作検出回路２０９は、前述のマイクロプロセッサＣＰＵの正常動作中において出力許可信号ＯＵＴＥを発生し、
前述の電源開閉素子２０８は、前述の出力許可信号ＯＵＴＥの動作により閉路してその閉路状態が自己保持されており、
前述のマイクロプロセッサＣＰＵは更に、前述の電源スイッチ１３と前述の電力開閉素子１０３とが開路されて、前述の三相交流モータ１０１が無負荷回転状態で発電している状態においては、その発電電圧の大小にかかわらず、前述の上三相短絡指令信号ＵＳ又は下三相短絡指令信号ＤＳを発生するとともに、前述の車載エンジンの回転速度が所定の閾値回転速度以下に低下したときには自己停止して前述の出力許可信号ＯＵＴＥの発生を停止して前述の電源開閉素子２０８を開路し、
前述の閾値回転速度は、前述の電力開閉素子１０３と前述の上流開閉素子１１２ｕ及び下流開閉素子１１２ｄの全てが開路した無負荷回転状態における、前述の三相交流モータ１０１の発電電圧がＤＣ６０［Ｖ］未満となる複数サンプルによる実測統計値となっている。

以上のとおり、請求項６に記載の発明に関連し、マイクロプロセッサＣＰＵは、モータ駆動用の車載バッテリと制御用の補助バテリとを電源として動作する安定化電源回路が発生する制御電圧Ｖｃｃにより制御動作を行い、マイクロプロセッサが正常動作を行っているときには、出力許可信号により補助バッテリからの給電を自己保持を継続する。そして、電源スイッチと電力開閉素子とが共に開路されて、三相交流モータが無負荷回転状態で発電している状態においては、上三相短絡指令信号又は下三相短絡指令信号を発生してその発電電圧を抑制し、エンジン回転速度が低下してからマイクロプロセッサが自己停止するように構成されている。
従って、無負荷回転時の三相短絡指令信号の発生中は、マイクロプロセッサは三相モータの発電電圧には依存せず、補助バッテリを電源として安定動作することができるので、エンジン回転速度が十分に低下して自己停止するまでは三相短絡指令信号の発生を持続することができる特徴がある。これは、実施の形態１の場合と同様である。

前述の貫通防止回路１４０の後段位置には後段選択回路１５０が設けられており、
前述の後段選択回路１５０は、前述の出力許可信号ＯＵＴＥが発生していないときに、前述の上流開閉素子１１２ｕ又は前述の下流開閉素子１１２ｄの全てに対する上三相短絡指令信号Ｅ又は下三相短絡指令信号Ｆを発生して、前述のマイクロプロセッサＣＰＵの不作動状態において、前述の三相交流モータ１０１の発生電圧が過大となることを抑制するように構成されている。

以上のとおり、請求項７に記載の発明に関連し、マイクロプロセッサの作動状態を検出する出力許可信号が不作動であるときには、後段選択回路により三相短絡指令信号が発生するように構成されている。
従って、運転中にマイクロプロセッサの制御動作が停止したとき、或いは、マイクロプロセッサの動作停止中に車載エンジンの単独運転又は車両の降坂惰行運転により発生する三相交流モータの発電電圧が抑制され、回路部品の過電圧破損の発生を防止することができる特徴がある。
なお、三相交流モータの回転速度が低下して、その発電電圧により三相短絡を行うことができない状態においては、全ての上流及び下流開閉素子が開路状態となっても、この状態における発電電圧によりは回路部品の過電圧破損は発生しない状態となっているが、三相短絡の解除により発電電圧が上昇して、三相短絡が可能になれば再び三相短絡により発電電圧の抑制が行われることになる。
また、マイクロプロセッサの動作中においては、マイクロプロセッサにより三相短絡指令信号や６相遮断指令信号を発生してハードウエア負担を軽減し、マイクロプロセッサが動作停止しているときにはハードウエアによる簡易な三相短絡指令信号のみを発生することによる二重系の制御が行える特徴がある。

前述の素子異常検出部２０２により検出された前述の上流開閉素子１１２ｕ又は下流開閉素子１１２ｄの短絡異常検出信号は、上素子短絡検出記憶回路２０５ｕ又は下素子短絡検出記憶回路２０５ｄにより記憶されており、
前述の後段選択回路１５０は、前述の上素子短絡検出記憶回路２０５ｕ又は下素子短絡検出記憶回路２０５ｄが前述の上流開閉素子１１２ｕ又は下流開閉素子１１２ｄの短絡状態を記憶しているときには、短絡異常が発生している側の前述の上三相短絡指令信号Ｅ又は前述の下三相短絡指令信号Ｆを発生するように構成されている。

以上のとおり、請求項８に記載の発明に関連し、後段選択回路は上素子短絡検出記憶回路又は下素子短絡検出記憶回路が、上流開閉素子又は下流開閉素子の短絡状態を記憶しているときには、短絡異常が発生している側の上三相短絡指令信号又は下三相短絡指令信号を発生するように構成されている。
従って、上下短絡異常が発生しないようにしながら、過電圧異常の発生を防止することができる特徴がある。

前述の後段選択回路１５０は、上側第２貫通防止タイマ１５２ｕ及び下側第２貫通防止タイマ１５２ｄを含んでいる。この上側第２貫通防止タイマ１５２ｕ及び下側第２貫通防止タイマ１５２ｄは、前述の上流開閉素子１１２ｕ又は下流開閉素子１１２ｄへの閉路指令信号が同時発生することを禁止するハードウエア手段となっており、前述の上側第２貫通防止タイマ１５２ｕ及び下側第２貫通防止タイマ１５２ｄを設けた場合には、前述の貫通防止回路１４０に設けられた前述の上側貫通防止タイマ１４２ｕ及び下側貫通防止タイマ１４２ｄが削除されるようになっている。

以上のとおり、請求項９に記載の発明に関連し、前段部の貫通防止回路に設けられた上側貫通防止タイマ及び下側貫通防止タイマは削除されて、後段段選択回路には、上側第２貫通防止タイマ及び下側第２貫通防止タイマが代替設置されている。
従って、上流開閉素子及び下流開閉素子を駆動する上ゲート回路と下ゲート回路の直近位置において、ノイズ誤動作による上流開閉素子及び下流開閉素子の同時閉路を防止することができる特徴がある。

尚、この発明は、前述の実施の形態１及び２によるモータ制御装置に限定されるものではなく、この発明の趣旨を逸脱しない範囲において、実施の形態１及び２の構成を適宜組み合わせたり、その構成に一部変形を加えたり、構成を一部省略することが可能である。

１００Ａ、１００Ｂ モータ制御装置、１２ 補助バッテリ、１３ 電源スイッチ、１０１ 三相交流モータ、１０２ 車載バッテリ、１０３ 電力開閉素子、１１０ 電力変換部、１１１ 電源コンデンサ、１１２ｕ 上流開閉素子、１１２ｄ 下流開閉素子、１１２ｆ 転流ダイオード、１１３ｕ 上ゲート回路、１１３ｄ 下ゲート回路、１１４ 制御電源回路、１１４ａ 降圧回路、１１４ｂ 安定化電源回路、１２０Ａ、１２０Ｂ 演算制御部、１２２ 上側貫通防止手段、１２４ 下側貫通防止手段、１３０ｕ 上選択回路、１３０ｄ 下選択回路、１４０ 貫通防止回路、１４２ｕ 上側貫通防止タイマ、１４２ｄ 下側貫通防止タイマ、１５０ 後段選択回路、１５２ｕ 上側第２貫通防止タイマ、１５２ｄ 下側第２貫通防止タイマ、２００ 異常監視部、２０１ 過電圧検出部、２０２ 素子異常検出部、２０３ 過電流検出部、２０５ｕ 上素子短絡検出記憶回路、２０５ｄ 下素子短絡検出記憶回路、２０８ 電源開閉素子、２０９ ＣＰＵ動作検出回路、２１０ 選択回路、２１２ 短絡指令信号優先回路、ＣＰＵ マイクロプロセッサ、ＤＭＥＭ データメモリ、ＤＯ 下三相遮断第１指令信号、ＤＯＯ 下三相遮断第２指令信号、ＤＳ 下三相短絡指令信号、Ｄｘ０ 初段の下閉路指令信号、Ｄｘ１ 中間の下閉路指令信号、Ｅ 上三相短絡指令信号、ＥＲ 異常検出信号、Ｆ 下三相短絡指令信号、ＯＵＴＥ 出力許可信号、ＰＭＥＭ プログラムメモリ、ＰＷＭｘ パルス幅変調信号、ＰＷＮｘ 反転ＰＷＭ信号、ＲＭＥＭ ＲＡＭメモリ、ＵＤＯ 上下６相遮断指令信号、ＵＯ 上三相遮断第１指令信号、ＵＯＯ 上三相遮断第２指令信号、ＵＳ 上三相短絡指令信号、Ｕｘ０ 初段の上閉路指令信号、Ｕｘ１ 中間の上閉路指令信号、Ｕｘ２ 後段の上閉路指令信号、Ｖｃｃ 制御電圧

Claims (9)

1. 車両に搭載された車載エンジンと一体に連結された永久磁石式の回転磁極と回転磁界を生成する三相電機子巻線とを有する三相交流モータを制御するモータ制御装置であって、
   前記車両に搭載された車載バッテリから電力開閉素子を介して給電され、前記車載バッテリと前記三相交流モータとの間の電力変換を行う電力変換部と、
   前記電力変換部を制御する演算制御部と、
   前記モータ制御装置の異常の有無を監視する異常監視部と、
   を備え、
   前記電力変換部は、三相の各相毎に設けられた上流開閉素子と下流開閉素子により構成された三相ブリッジ回路と、前記三相ブリッジ回路に並列接続された電源コンデンサとを備え、
   前記演算制御部は、前記上流開閉素子と下流開閉素子の開閉制御を行なう制御信号を生成し、前記三相交流モータの駆動制御と前記車載バッテリに対する充電制御とを行うマイクロプロセッサと、前記マイクロプロセッサと協働する不揮発性のプログラムメモリとを備え、
   前記異常監視部は、前記電源コンデンサ又は前記車載バッテリの電圧に対する過電圧異常を検出する過電圧検出部と、前記上流開閉素子と下流開閉素子の個々の素子異常を検出する素子異常検出部と、前記三相電機子巻線のうちの少なくとも２相の電機子巻線に流れる電流と前記上流開閉素子と下流開閉素子の個々に流れる電流とのうちの少なくとも一方の電流に対する過電流異常を検出する過電流検出部とを備え、
   前記マイクロプロセッサは、前記各相毎に設けられた上流開閉素子に対するパルス幅変調信号と、前記各相毎に設けられた下流開閉素子に対する前記パルス幅変調信号の論理反転信号である反転パルス幅変調信号とを発生するとともに、上側貫通防止手段と下側貫通防止手段とを備え、
   前記上側貫通防止手段は、前記パルス幅変調信号が発生されたとき、所定の遅延時間の後に上閉路指令信号を発生するように構成され、
   前記下側貫通防止手段は、前記反転パルス幅変調信号が発生されたとき、所定の遅延時間の後に下閉路指令信号を発生するように構成され、
   前記上流開閉素子は、上選択回路と、貫通防止回路とを介して供給される前記上閉路指令信号に基づいて閉路するように駆動され、
   前記下流開閉素子は、下選択回路と、前記貫通防止回路とを介して供給される前記下閉路指令信号に基づいて閉路するように駆動され、
   前記上側貫通防止手段と前記下側貫通防止手段は、前記上閉路指令信号と前記下閉路指令信号とが同時に発生することを禁止するソフトウェア手段となり、
   前記貫通防止回路は、前記上閉路指令信号と前記下閉路指令信号とが同時に発生することを禁止するハードウェア手段となる上側貫通防止タイマ及び下側貫通防止タイマを備えており、
   前記マイクロプロセッサは、
   前記過電流検出部からの過電流異常検出信号に応動して、前記上流開閉素子と下流開閉素子の全てを遮断させる上下６相遮断指令信号と、前記上流開閉素子のみを遮断させる上三相遮断第１指令信号と、前記下流開閉素子のみを遮断させる下三相遮断第１指令信号と、のうちの何れか一つを発生するか、又は、
   前記過電圧検出部からの過電圧異常検出信号に応動して、前記上流開閉素子のみを短絡させる上三相短絡指令信号と、前記下流開閉素子のみを短絡させる下三相短絡指令信号と、のうちの何れか一つを発生する、
   ように構成され、
   前記上選択回路は、前記上閉路指令信号に代えて前記上三相短絡指令信号が入力されたときは、前記貫通防止回路を介して各相毎に設けられた全ての前記上流開閉素子を一斉に閉路させ、前記上閉路指令信号に代えて前記上三相遮断第１指令信号が入力されたときは
   、前記貫通防止回路を介して各相毎に設けられた全ての前記上流開閉素子を一斉に開路させるように構成され、
   前記下選択回路は、前記下閉路指令信号に代えて前記下三相短絡指令信号が入力されたときは、前記貫通防止回路を介して各相毎に設けられた全ての前記下流開閉素子を一斉に閉路させ、前記下閉路指令信号に代えて前記下三相遮断第１指令信号が入力されたときは、前記貫通防止回路を介して各相毎に設けられた全ての前記上流開閉素子を一斉に開路させるように構成されている、
   ことを特徴とするモータ制御装置。
2. 前記上選択回路の前段部と、前記下選択回路の前段部と、に共通に接続された選択回路を備え、
   前記上下６相遮断指令信号が発生されたときは、前記上下６相遮断指令信号が一時記憶されるとともに、前記上下６相遮断指令信号が前記選択回路に入力され、
   前記上選択回路に前記上下６相遮断指令信号が入力されたときは、前記上選択回路は、各相毎に設けられた全ての前記上流開閉素子を一斉に開路させてその開路状態を前記過電流異常から脱出するまで待機させるとともに、前記下選択回路は、各相毎に設けられた全ての前記下流開閉素子を一斉に開路させてその開路状態を前記過電流異常から脱出するまで待機させ、
   前記過電流異常から脱出したときは、前記一時記憶は解除されて前記選択回路への前記上下６相遮断指令信号の入力は停止され、
   前記上三相短絡指令信号が発生されたときは、各相毎に設けられた全ての前記上流開閉素子が前記一斉に閉路されるとともに、前記選択回路は、各相毎に設けられた全ての前記下流開閉素子を開路するように駆動して前記三相交流モータの発電電圧を抑制し、
   前記下三相短絡指令信号が発生されたときは、各相毎に設けられた全ての前記下流開閉素子が前記一斉に閉路されるとともに、前記選択回路は、各相毎に設けられた全ての前記上流開閉素子を開路するように駆動して前記三相交流モータの発電電圧を抑制し、
   前記マイクロプロセッサは、
   前記素子異常検出部からの素子異常検出信号に応動して、前記上流開閉素子のみを短絡させる上三相短絡指令信号と、前記下流開閉素子のみを短絡させる下三相短絡指令信号と、のうちの何れか一つを発生するように構成されるとともに、
   前記各相毎の上流側開閉素子に断線異常の上流開閉素子を含むときは、前記下三相短絡指令信号を発生し、前記各相毎の下流側開閉素子に断線異常の下流開閉素子を含むときは前記上三相短絡指令信号を発生し、
   前記各相毎の上流側開閉素子に短絡異常の上流開閉素子を含むときは、前記上三相短絡指令信号を発生し、前記各相毎の下流側開閉素子に短絡異常の下流開閉素子を含むときは前記下三相短絡指令信号を発生するように構成されている、
   ことを特徴とする請求項１に記載のモータ制御装置。
3. 前記選択回路は、前記上下６相遮断指令信号が一時記憶されて前記上下６相遮断指令信号が入力されている期間であっても、前記過電圧異常が発生すると、前記上三相短絡指令信号を優先して前記上選択回路に入力させ又は前記下三相短絡指令信号を優先して前記下選択回路に入力させる短絡指令信号優先回路を備えている、
   ことを特徴とする請求項２に記載のモータ制御装置。
4. 前記上流開閉素子に短絡による素子異常が検出されたときは、この短絡による素子異常を記憶するとともに、前記下流開閉素子に対する下三相遮断第２指令信号を発生する上素子短絡検出記憶回路と、
   前記下流開閉素子に短絡による素子異常が検出されたときは、この短絡による素子異常を記憶するとともに、前記上流開閉素子に対する上三相遮断第２指令信号を発生する下素子短絡検出記憶回路と、
   を備え、
   前記上選択回路の出力信号である前記上閉路指令信号は、前記上三相遮断第２指令信号の発生に応動して解除され、
   前記下選択回路の出力信号である前記下閉路指令信号は、前記下三相遮断第２指令信号の発生に応動して解除される、
   ことを特徴とする請求項１から３のうちの何れか一項に記載のモータ制御装置。
5. 前記上素子短絡検出記憶回路及び前記下素子短絡検出記憶回路に記憶されており短絡記憶情報は、前記マイクロプロセッサがその制御動作の停止を行う前に読出されて不揮発性のデータメモリに転送保存されるとともに、
   前記データメモリに転送保存された前記短絡記憶情報は、前記マイクロプロセッサが制御動作を開始するときに、前記上素子短絡検出記憶回路及び前記下素子短絡検出記憶回路に再転送される、
   ことを特徴とする請求項４に記載のモータ制御装置。
6. 前記演算制御部に対して制御電圧を供給する制御電源回路と、
   前記マイクロプロセッサの動作を検出し、前記マイクロプロセッサの正常動作中において出力許可信号を発生するマイクロプロセッサ動作検出回路と、
   を備え、
   前記制御電源回路は、前記車載バッテリから前記電力開閉素子を介して給電される降圧回路と、前記降圧回路に直列接続された安定化電源回路とにより構成され、
   前記安定化電源回路には、逆流阻止機能を含む電源開閉素子を介して、外部接続された補助バッテリが接続され、
   前記電源開閉素子と前記電力開閉素子は、前記車両の運転開始に伴って閉路される電源スイッチの動作に応動して閉路するように駆動され、
   前記マイクロプロセッサは、前記電源開閉素子又は前記電力開閉素子が閉路して前記安定化電源回路が前記制御電圧を発生したことに応動して制御動作を開始し、
   前記電源開閉素子は、前記マイクロプロセッサ動作検出回路が発生する前記出力許可信号に基づいて閉路するとともにその閉路状態が自己保持され、
   前記マイクロプロセッサは更に、前記電源スイッチと前記電力開閉素子とが開路されて前記三相交流モータが無負荷回転状態で発電している状態においては、その発電電圧の大小にかかわらず、前記上三相短絡指令信号又は前記下三相短絡指令信号を発生するとともに、前記車載エンジンの回転速度が所定の閾値回転速度以下に低下したときには自己停止し、
   前記マイクロプロセッサ動作検出回路は、前記マイクロプロセッサが前記自己停止したことを検出して前記出力許可信号の発生を停止し、
   前記電源開閉素子は、前記マイクロプロセッサ動作検出回路が前記出力許可信号の発生を停止したことにより、閉路し、
   前記閾値回転速度は、前記電力開閉素子と前記上流開閉素子及び前記下流開閉素子の全てが開路した無負荷回転状態における前記三相交流モータの発電電圧が、所定の電圧未満となる複数サンプルによる実測統計値である、
   ことを特徴とする請求項１から５のうちの何れか一項に記載のモータ制御装置。
7. 前記貫通防止回路の後段位置には後段選択回路が設けられており、
   前記後段選択回路は、前記出力許可信号が発生していないときに、前記上流開閉素子の全てに対する上三相短絡指令信号又は前記下流開閉素子の全てに対する下三相短絡指令信号を発生して、前記マイクロプロセッサの不作動状態において、前記三相交流モータの発生電圧が過大となることを抑制するように構成されている、
   ことを特徴とする請求項６に記載のモータ制御装置。
8. 前記素子異常検出部により検出された前記上流開閉素子の短絡異常検出信号を記憶する上素子短絡検出記憶回路、又は前記下流開閉素子の短絡異常検出信号を記憶する下素子短絡検出記憶回路を備え、
   前記上素子短絡検出記憶回路が前記上流開閉素子の短絡状態を記憶しているときは、前記後段選択回路は、前記上三相短絡指令信号を発生し、
   前記下素子短絡検出記憶回路が前記下流開閉素子の短絡状態を記憶しているときは、前記後段選択回路は、前記下三相短絡指令信号を発生するように構成されている、
   ことを特徴とする請求項７に記載のモータ制御装置。
9. 前記貫通防止回路の後段位置には後段選択回路が設けられており、
   前記後段選択回路は、前記上閉路指令信号と前記下閉路指令信号とが同時に発生することを禁止するハードウェア手段となる上側第２貫通防止タイマ及び下側第２貫通防止タイマを含み、
   前記上側第２貫通防止タイマ及び下側第２貫通防止タイマ防止タイマを設けた場合には、前記貫通防止回路に設けられた前記上側貫通防止タイマ及び前記下側貫通防止タイマは削除される、
   ことを特徴とする請求項６から８のうちの何れか一項に記載のモータ制御装置。

Images