JP6237440B2 - 物理量センサおよびその製造方法 - Google Patents

物理量センサおよびその製造方法 Download PDF

Info

Publication number
JP6237440B2
JP6237440B2 JP2014089318A JP2014089318A JP6237440B2 JP 6237440 B2 JP6237440 B2 JP 6237440B2 JP 2014089318 A JP2014089318 A JP 2014089318A JP 2014089318 A JP2014089318 A JP 2014089318A JP 6237440 B2 JP6237440 B2 JP 6237440B2
Authority
JP
Japan
Prior art keywords
substrate
insulating film
recess
forming
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014089318A
Other languages
English (en)
Other versions
JP2015205387A (ja
Inventor
雅也 田中
雅也 田中
阿部 竜一郎
竜一郎 阿部
曽根 弘樹
曽根  弘樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014089318A priority Critical patent/JP6237440B2/ja
Publication of JP2015205387A publication Critical patent/JP2015205387A/ja
Application granted granted Critical
Publication of JP6237440B2 publication Critical patent/JP6237440B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)

Description

本発明は、センシング部が形成された第1基板に第2基板が接合され、第2基板に貫通孔が形成されると共に当該貫通孔にセンシング部と電気的に接続される貫通電極が形成された物理量センサおよびその製造方法に関するものである。
従来より、この種の物理量センサとして、次のものが提案されている(例えば、特許文献1参照)。
具体的には、この物理量センサでは、第1基板に物理量に応じたセンサ信号を出力するセンシング部および当該センシング部と電気的に接続される配線部が形成されている。また、第2基板は、第1基板の一面のうちのセンシング部と対向する部分に、センシング部が第2基板と接触することを防止するための窪み部が形成されている。そして、この第2基板は、第1基板と窪み部との間を含む空間にてセンシング部を封止する気密室が構成されるように、第1基板に接合されている。
また、第2基板には、第1、第2基板の積層方向に第2基板を貫通して配線部を露出させる貫通孔が形成されている。そして、貫通孔には、絶縁膜を介して配線部(センシング部)と電気的に接続される貫通電極が形成されている。
このような物理量センサは、次のように製造される。すなわち、まず、第1基板にセンシング部および配線部を形成すると共に、第2基板に窪み部を形成する。そして、第1基板と窪み部との間を含む空間にてセンシング部を封止する気密室が構成されるように、第1基板と第2基板とを接合する。次に、第2基板に、第1、第2基板を積層方向に貫通して配線部を露出させる貫通孔をドライエッチング等で形成する。そして、貫通孔の壁面に、CVD(Chemical Vapor Deposition)法等によって絶縁膜を成膜すると共にスパッタ法や蒸着法等で金属膜を成膜して貫通電極を形成することにより、製造される。
特開2005−251898号公報
しかしながら、上記物理量センサでは、第2基板に窪み部を形成しており、第2基板が厚くなり易い。そして、貫通孔にCVD法や蒸着法等によって絶縁膜および金属膜を成膜する場合、貫通孔が長くなるほど貫通孔の底部側で絶縁膜および金属膜が成膜(堆積)し難くなり、絶縁膜および金属膜の被覆率(カバレッジ)が小さくなる。つまり、第2基板が厚いほど貫通孔の底部側で絶縁膜および金属膜が成膜(堆積)し難くなり、絶縁膜および金属膜の被覆率が小さくなる。
本発明は上記点に鑑みて、貫通孔の底部側の絶縁膜および金属膜の被覆率が低下することを抑制できる物理量センサおよびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、一面(11a)を有し、物理量に応じたセンサ信号を出力するセンシング部(17)およびセンシング部と電気的に接続される配線部(25、32、42)が形成された第1基板(11)と、第1基板の一面側に配置され、第1基板との間に気密室(70)を構成して当該気密室にセンシング部を封止する第2基板(61)と、を備え、第2基板に第1、第2基板の積層方向に貫通して配線部を露出させる貫通孔(81)が形成されていると共に、貫通孔に絶縁膜(82)を介して配線部と電気的に接続される貫通電極(83)が形成された物理量センサの製造方法において、以下の点を特徴としている。
すなわち、第1基板にセンシング部および配線部を形成する工程と、第1基板の一面に第2基板を接合して気密室を構成する工程と、第2基板に配線部を露出させる貫通孔を形成する工程と、貫通孔に絶縁膜を成膜する工程と、絶縁膜上に金属膜を成膜することにより、配線部と電気的に接続される貫通電極を形成する工程と、を行い、第1基板として、支持基板(12)、絶縁膜(13)、半導体層(14)が順に積層され、半導体層のうちの絶縁膜側の部分に第2凹部(18)が形成された半導体基板を用意し、センシング部および配線部を形成する工程の前に、第1基板の一面を構成する半導体層のうちの第2凹部と対向する部分に第1凹部(16)を形成する工程を行い、センシング部を形成する工程では、第1凹部の底面を含む部分に、可動電極(24)と、可動電極と対向して配置される固定電極(31、41)とを有するセンシング部を形成し、貫通孔を形成する工程の前に、第2基板を薄膜化する薄膜化工程を行うことを特徴としている。
これによれば、第1基板に第1凹部を形成し、第1凹部の底面を含む部分にセンシング部を形成している。これにより、第2基板のうちのセンシング部と対向する部分に窪み部を形成しなくても、センシング部が第2基板に接触することが防止される。そして、第2基板に窪み部を形成しないため、第2基板を薄膜化でき、第2基板を薄膜化した後に貫通孔を形成して絶縁膜および金属膜を成膜している。このため、貫通孔の底部側において、絶縁膜および金属膜の被覆率が低下することを抑制できる。
また、請求項3に記載の発明では、一面(11a)を有し、物理量に応じたセンサ信号を出力するセンシング部(17)およびセンシング部と電気的に接続される配線部(25、32、42)が形成された第1基板(11)と、第1基板の一面側に配置され、第1基板との間に気密室(70)を構成して当該気密室にセンシング部を封止する第2基板(61)と、を備え、第2基板に第1、第2基板の積層方向に貫通して配線部を露出させる貫通孔(81)が形成されていると共に、貫通孔に絶縁膜(82)を介して配線部と電気的に接続される貫通電極(83)が形成された物理量センサにおいて、以下の点を特徴としている。
すなわち、第1基板は、支持基板(12)、絶縁膜(13)、半導体層(14)が順に積層された半導体基板を用いて構成され、半導体層のうちの絶縁膜側と反対側の一面側から第1凹部(16)が形成され、半導体層のうちの絶縁膜側から第1凹部と対向する部分に第2凹部(18)が形成され、第2基板は、第1基板側の一面(61a)側が平坦な面とされており、センシング部は、第1凹部の底面を含む部分であって、半導体層のうちの第1凹部と第2凹部との間の部分に形成された可動電極(24)と、可動電極(24)と対向して配置される固定電極(31、41)とを有し、第2基板から所定距離離間していることを特徴としている。
これによれば、第2基板に窪み部が形成されていないため、第2基板を薄膜化できる。このため、貫通孔の底部側において、絶縁膜および金属膜の被覆率が低下することを抑制できる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態における加速度センサの断面図である。 図1中のセンサ基板の平面図である。 図1に示す加速度センサの製造工程を示す断面図である。 図3に続く製造工程を示す断面図である。 図4に続く製造工程を示す断面図である。 図5に続く製造工程を示す断面図である。 本発明の第2実施形態における加速度センサの断面図である。 本発明の第3実施形態における加速度センサの断面図である。 本発明の第4実施形態における加速度センサの製造工程を示す断面図である。 図9に続く製造工程を示す断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
本発明の第1実施形態について図面を参照しつつ説明する。なお、本実施形態では、本発明の物理量センサを車両の加速度等を検出する加速度センサに適用した例について説明する。
図1に示されるように、加速度センサは、センサ部10とキャップ部60とが接合されて構成されている。まず、センサ部10の構成について説明する。なお、図1は、図2中のI−I断面に相当している。
センサ部10は、一面11aを有するセンサ基板11を用いて構成されている。本実施形態では、センサ基板11は、支持基板12、絶縁膜13、半導体層14が順に積層されたSOI(Silicon on Insulator)基板(半導体基板)で構成されている。
なお、本実施形態では、センサ基板11が本発明の第1基板に相当している。また、支持基板12および半導体層14はシリコン基板で構成され、絶縁膜13は酸化膜等で構成されている。そして、センサ基板11の一面11aは、半導体層14のうちの絶縁膜13側と反対側の一面にて構成されている。
支持基板12には、半導体層14側に窪み部12aが形成されている。そして、絶縁膜13は、窪み部12aの壁面にも形成されている。なお、窪み部12aは、後述する可動電極24および固定電極31、41(センシング部17)が支持基板12および絶縁膜13に接触することを防止するためのものであり、可動電極24および固定電極31、41と対向する部分に形成されている。
センサ基板11には、半導体層14に周知のマイクロマシン加工が施されて溝部15が形成されている。そして、溝部15によって可動部20および固定部30、40を有する櫛歯形状の梁構造体が区画形成されている。
具体的には、図1および図2に示されるように、半導体層14(センサ基板11)には、一面11a側に第1凹部16が形成されている。そして、第1凹部16の底面を含む部分に溝部15が形成されることにより、可動部20および固定部30、40が形成されている。
詳述すると、可動部20は、窪み部12a上を横断するように配置された矩形状の錘部21を有し、当該錘部21における長手方向の両端が梁部22を介してアンカー部23a、23bに一体に連結した構成とされている。なお、錘部21および梁部22は、半導体層14のうちの第1凹部16の底面と絶縁膜13との間の部分にて構成され、アンカー部23a、23bは、半導体層14のうちの第1凹部16の外側の部分を含むように構成されている。そして、アンカー部23a、23bは、窪み部12aの開口縁部で絶縁膜13を介して支持基板12に支持されている。これにより、錘部21および梁部22は、窪み部12aに臨んだ状態となっている。また、アンカー部23bは、後述する貫通電極83と接続される配線部25と連結されている。
梁部22は、平行な2本の梁がその両端で連結された矩形枠状とされており、2本の梁の長手方向と直交する方向に変位するバネ機能を有している。具体的には、梁部22は、錘部21の長手方向の成分を含む加速度を受けたとき、錘部21を長手方向(図2中紙面左右方向)へ変位させると共に、加速度の消失に応じて元の状態に復元させるようになっている。したがって、このような梁部22を介して支持基板12に連結された錘部21は、加速度の印加に応じて、窪み部12a上にて梁部22の変位方向(錘部21の長手方向)へ変位可能となっている。
また、可動部20は、錘部21の長手方向と直交した方向に、錘部21の両側面から互いに反対方向へ一体的に突出形成された複数個の可動電極24を備えている。図2では、可動電極24は、錘部21の下側および上側に各々4個ずつ突出して形成されており、窪み部12aに臨んだ状態となっている。また、各可動電極24は、錘部21および梁部22と一体的に形成されており、梁部22が変位することによって錘部21と共に錘部21の長手方向に変位可能となっている。
なお、可動電極24は、半導体層14のうちの第1凹部16の底面と絶縁膜13との間の部分にて構成されている。
固定部30、40は、窪み部12aの開口縁部のうち、アンカー部23a、23bが支持されている部分以外にて、絶縁膜13を介して支持基板12に支持されている。すなわち、固定部30、40は、可動部20を挟むように配置されている。図2では、固定部30が可動部20に対して紙面下側に配置され、固定部40が可動部20に対して紙面上側に配置されている。そして、固定部30、40は互いに電気的に独立している。
また、固定部30、40は、可動電極24の側面と所定の検出間隔を有するように平行した状態で対向配置された複数個の固定電極31、41、および絶縁膜13を介して支持基板12に支持された配線部32、42を有している。
固定電極31、41は、図2では4個ずつ形成されており、可動電極24における櫛歯の隙間に噛み合うように櫛歯状に配列されている。そして、各配線部32、42に片持ち状に支持されることにより、窪み部12aに臨んだ状態となっている。
なお、固定電極31、41は、半導体層14のうちの第1凹部16の底面と絶縁膜13との間の部分にて構成されている。また、配線部32、42は、半導体層14のうちの第1凹部16の外側を含むように形成されている。
このようにして、本実施形態では、可動電極24と固定電極31、41との間に容量が構成される。そして、錘部21の長手方向に沿った方向の加速度が印加されると可動電極24と固定電極31、41との間の容量が変化するため、この容量変化に基づいて加速度の検出が行われる。つまり、本実施形態では、加速度に応じたセンサ信号(容量変化)を出力するセンシング部17は、錘部21、梁部22、可動電極24および固定電極31、41を有する構成とされている。そして、センシング部17は、第1凹部16の底面を含む部分(半導体層14のうちの第1凹部16の底面と絶縁膜13との間の部分)に形成されている。
また、半導体層14のうちの可動電極24および固定電極31、41の外側に位置する外周部は、周辺部50として構成されている。そして、この周辺部50は、絶縁膜13を介して支持基板12に固定されて支持されている。
以上が本実施形態におけるセンサ部10の構成である。次に、キャップ部60の構成について説明する。キャップ部60は、図1に示されるように、センサ部10との間に気密室70を構成してセンシング部17を封止することにより、上記センシング部17への水や異物の混入等を防止するものである。
本実施形態のキャップ部60は、一面61aおよび他面61bを有する基板61と、基板61の一面61a側に形成された絶縁膜62と、基板61の他面61b側に形成された絶縁膜63とを有している。そして、絶縁膜62がセンサ部10(半導体層14)と接合されることにより、センサ部10との間に気密室70を構成している。
なお、可動電極24および固定電極31、41を有するセンシング部17は、半導体層14のうちの第1凹部16の底面と絶縁膜13との間の部分にて構成され、キャップ部60(基板61)と所定距離離間している。つまり、第1凹部16によってセンシング部17がキャップ部60(基板61)に接触することが防止されるため、キャップ部60(基板61)には窪み部が形成されていない。すなわち、キャップ部60(基板61)は、半導体層14側が平坦な一面とされている。また、本実施形態では、基板61が本発明の第2基板に相当している。そして、基板61はシリコン基板で構成され、絶縁膜62は酸化膜等で構成され、絶縁膜63はTEOS(Tetra ethyl ortho silicate)等で構成されている。
また、キャップ部60には、当該キャップ部60をセンサ部10とキャップ部60との積層方向に貫通する4つの貫通孔81が形成されている。具体的には、この貫通孔81は、配線部25、32、42および周辺部50の所定箇所を露出させるように形成されている。なお、図2中の点線で囲まれる領域は、貫通孔81から露出する部分を示している。
そして、貫通孔81の壁面には、TEOS等で構成される絶縁膜82が成膜され、絶縁膜82上にはAl等で構成される貫通電極83が適宜配線部25、32、42および周辺部50と電気的に接続されるように形成されている。また、絶縁膜63上には、貫通電極83と電気的に接続されるパッド部84が形成されている。
さらに、キャップ部60は、絶縁膜63上に形成された保護膜90を有している。そして、この保護膜90には、パッド部84の一部を露出させるコンタクトホール90aが形成されている。
なお、キャップ部60には、図1とは別断面において、基板61を所定電位に維持することでセンサ部10との間に構成される寄生容量が変動することを抑制する電極が形成されていてもよい。
以上が本実施形態における加速度センサの構成である。次に、上記加速度センサの製造方法について説明する。
まず、図3(a)に示されるように、支持基板12を用意する。そして、図示しないレジスト等をマスクとして支持基板12にドライエッチング等を行い、窪み部12aを形成する。
次に、図3(b)に示されるように、支持基板12に絶縁膜13を形成する。この絶縁膜13は、例えば、熱酸化やCVD法等で形成することにより、窪み部12aの壁面にも形成される。
そして、図3(c)に示されるように、絶縁膜13と半導体層14とを接合してセンサ基板11を形成する。絶縁膜13と半導体層14との接合は、特に限定されるものではないが、例えば、次のように行うことができる。すなわち、まず、絶縁膜13の表面(接合面)および半導体層14の表面(接合面)にNプラズマ、Oプラズマ、またはArイオンビームを照射し、絶縁膜13および半導体層14の各表面(接合面)を活性化させる。次に、適宜形成されたアライメントマークを用いて赤外顕微鏡等によりアライメントを行い、室温〜550℃の低温で絶縁膜13および半導体層14をいわゆる直接接合により接合する。
なお、ここでは直接接合を例に挙げて説明したが、絶縁膜13と半導体層14とは、陽極接合や中間層接合等の接合技術によって接合されてもよい。また、接合後に、高温アニール等の接合品質を向上させる処理を行ってもよい。
次に、図4(a)に示されるように、図示しないレジスト等をマスクとしてセンサ基板11(半導体層14)にドライエッチング等を行い、一面11aに、第1凹部16を形成すると共に第1凹部16の底面に形成されない溝部15の一部を形成する。なお、第1凹部16の底面に形成されない溝部15とは、アンカー部23a、23bおよび配線部25、32、42と、周辺部50とを区画する溝部15のことである。また、この工程における溝部15の一部は、第1凹部16と同じ深さまで形成される。
続いて、図4(b)に示されるように、図示しないレジスト等をマスクとして第1凹部16の底面にドライエッチング等を行い、錘部21、梁部22、可動電極24、固定電極31、41を有するセンシング部17を形成する。また、図4(a)の工程で形成した溝部15の底面にドライエッチング等を行い、溝部15を絶縁膜13に到達させることによってアンカー部23a、23bおよび配線部25、32、42と周辺部50とを区画する。
次に、図4(c)に示されるように、上記工程とは別工程において、基板61を用意し、基板61の一面61aに絶縁膜62を形成する。なお、この絶縁膜62は、熱酸化やCVD法等で形成される。
続いて、図5(a)に示されるように、半導体層14(センサ基板11)と絶縁膜62(基板61)とを接合する。半導体層14(センサ基板11)と絶縁膜62(基板61)との接合は、上記図3(c)と同様に、直接接合等によって行うことができる。
そして、図5(b)に示されるように、基板61の他面61b側から研削、研磨を行い、例えば、基板61を20μm程度まで薄くする。このとき、基板61にはセンシング部17と対向する部分に窪み部が形成されていないため、基板61に窪み部が形成されている場合と比較して、基板61を薄くできる。また、基板61に窪み部が形成されている場合には、研削、研磨を行うと、窪み部の底面と窪み部の側面との間の連結部に応力集中が発生してしまい、基板61が割れてしまうことがある。これに対し、本実施形態では、基板61に窪み部が形成されていないため、研削、研磨を行っても応力集中が発生することを抑制でき、基板61が割れることを抑制できる。
なお、この研削、研磨工程は、半導体層14(センサ基板11)と基板61(絶縁膜62)とを接合する前に行ってもよい。つまり、予め薄くした基板61を半導体層14と接合するようにしてもよい。
次に、図5(c)に示されるように、図示しないレジスト等をマスクとして基板61の他面61bにドライエッチング等を行い、配線部25、32、42および周辺部50の所定箇所を露出させる貫通孔81を形成する。
続いて、図6(a)に示されるように、各貫通孔81の壁面にTEOS等の絶縁膜82を成膜する。このとき、基板61の他面61bに形成された絶縁膜にて絶縁膜63が構成される。続いて、各貫通孔81の底部に形成された絶縁膜82を除去した後、スパッタ法や蒸着法等によって各貫通孔81にAlやAl−Si等の金属膜を成膜することにより、配線部25、32、42(可動電極24および固定電極31、41)、および周辺部50とそれぞれ電気的に接続される貫通電極83を形成する。また、絶縁膜63上の金属膜をパターニングしてパッド部84を形成する。
その後は、図6(b)に示されるように、絶縁膜63上に保護膜90を形成し、当該保護膜90をパターニングしてパッド部84を露出させるコンタクトホール90aを形成することにより、上記加速度センサが製造される。
なお、上記では、1つの加速度センサの製造方法について説明したが、ウェハ状のセンサ基板11と基板61とを用意し、ウェハ状のまま上記各工程を行った後にこのものをダイシングカットしてチップ単位に分割するようにしてもよい。
以上説明したように、本実施形態では、センサ基板11に第1凹部16を形成し、第1凹部16の底面にセンシング部17を形成している。これにより、基板61のうちのセンシング部17と対向する部分に窪み部を形成しなくても、センシング部17が基板61(キャップ部60)に接触することが防止される。そして、基板61を薄膜化した後、貫通孔81を形成して絶縁膜82および貫通電極83を形成している。このとき、基板61には、窪み部が形成されていないため、基板61に窪み部が形成されている場合より薄膜化できる。したがって、基板61に貫通孔81を形成した後に絶縁膜82および貫通電極83を構成する金属膜を成膜する際、貫通孔81の底部側において、絶縁膜82および貫通電極83を構成する金属膜の被覆率が低下することを抑制できる。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して半導体層14に第2凹部を形成したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図7に示されるように、半導体層14に第2凹部18が形成されている。具体的には、第2凹部18は、半導体層14のうちの絶縁膜13側から第1凹部16と対向する部分に形成されている。そして、センシング部17は、半導体層14のうちの第1凹部16の底面と第2凹部18の底面との間の部分にて構成されている。
なお、このような加速度センサは、上記図3(c)の工程を行う前に、半導体層14のうちの絶縁膜13側の部分に第2凹部18を形成することによって製造される。
これによれば、センシング部17と絶縁膜13との間の距離を長くすることができる。このため、半導体層14と絶縁膜13との間に応力が発生した際、当該応力がセンシング部17に伝達される経路が長くなり、当該経路によって応力を緩和できる。したがって、検出精度が低下することを抑制できる。
なお、本実施形態では、第2凹部18によって可動電極24および固定電極31、41(センシング部17)が支持基板12および絶縁膜13に接触することが防止されるため、支持基板12には窪み部12aが形成されていない。
(第3実施形態)
本発明の第3実施形態について説明する。本実施形態は、第2実施形態に対して第1、第2凹部16、18の深さを等しくすると共に支持基板12と基板61の厚さとを等しくしたものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図8に示されるように、第1、第2凹部16、18の深さが等しくされている。つまり、センシング部17と絶縁膜13との間の距離と、センシング部17と絶縁膜62との間の距離とが等しくされている。
また、支持基板12の厚さが基板61の厚さと等しくされている。本実施形態では、支持基板12および基板61は、それぞれ厚さが20μmとされている。
そして、上記のように、支持基板12および基板61はシリコン基板で構成されている。つまり、支持基板12および基板61は、同じ材料で構成されている。
これによれば、支持基板12から絶縁膜13を介して半導体層14に印加される応力と、基板61から絶縁膜62を介して半導体層14に印加される応力とを等しくできる。例えば、支持基板12から絶縁膜13を介して半導体層14に引張応力が印加される場合には、基板61から絶縁膜62を介して半導体層14にほぼ同じ大きさの引張応力が印加される。このため、これらの応力を互いに相殺することができ、検出精度が低下することを抑制できる。
(第4実施形態)
本発明の第4実施形態について説明する。本実施形態は、第1実施形態に対してウェハ状態で気密性を検査するものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図9(a)に示されるように、ウェハ状のセンサ基板11を形成する。そして、図4(a)の第1凹部16を形成する工程において、半導体層14のうちのダイシングライン100となる部分に第1検査孔85aの一部を形成する。
次に、図9(b)に示されるように、図4(b)のセンシング部17を形成する工程において、図9(a)の工程で形成した第1検査孔85aの底面にドライエッチング等を行い、第1検査孔85aを絶縁膜13に到達させることによって絶縁膜13と半導体層14との接合面の端部を第1検査孔85aに露出させる。
続いて、図10(a)に示されるように、ウェハ状の基板61を用意して絶縁膜62を形成した後、図5(a)と同様の工程を行って基板61をセンサ基板11に接合する。
そして、図10(b)に示されるように、図5(c)の貫通孔81を形成する工程において、基板61のうちのダイシングライン100となる部分に、第1検査孔85aと連通する第2検査孔85bを形成し、半導体層14と絶縁膜62との接合面の端部を露出させる。
次に、図6(a)と同様の工程を行って絶縁膜63および貫通電極83を形成した後、ウェハ状態のまま、半導体層14と絶縁膜62との接合面の接合性、および半導体層14と絶縁膜13との接合面の接合性を検査する。つまり、気密室70の気密性を検査する。この検査は、例えば、外部雰囲気を陽圧または負圧にした状態でセンシング部17の特性検査を行えばよい。半導体層14と絶縁膜62との接合面、および半導体層14と絶縁膜13との接合面に隙間が存在する場合には、外部雰囲気に応じて特性検査の値が変化するためである。
その後は、特に図示しないが、上記図6(b)の工程を行った後、センサ基板11および基板61をダイシングライン100に沿って分割することにより、上記加速度センサが製造される。
これによれば、半導体層14と絶縁膜62との接合面の接合性、および半導体層14と絶縁膜13との接合面の接合性をウェハ状態のまま検査している。つまり、複数の加速度センサにおける気密室70の気密性の検査を同時に行っている。このため、加速度センサ毎に、半導体層14と絶縁膜62との接合面の接合性、および半導体層14と絶縁膜13との接合面の接合性を検査する場合と比較して、検査工程を容易にできる。
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記各実施形態では、本発明を加速度センサに適用した例について説明したが、例えば、本発明を角速度を検出する角速度センサや圧力を検出する圧力センサに適用することもできる。
また、上記各実施形態において、基板61としてガラス等の絶縁体を用いてもよい。この場合は、基板61と半導体層14とを接合すればよいため、絶縁膜62を備えなくてもよい。
そして、上記各実施形態において、センサ基板11として、SOI基板ではなく、シリコン基板等を用いてもよい。
さらに、上記第1実施形態において、絶縁膜13は、窪み部12aの壁面に形成されていなくてもよい。また、支持基板12に窪み部12aが形成されていなくてもよい。この場合は、センシング部17を絶縁膜13からリリース(浮遊)させるための開口部を絶縁膜13に形成すればよい。
11 センサ基板(第1基板)
16 第1凹部
17 センシング部
25、32、42 配線部
61 基板(第2基板)
70 気密室
81 貫通孔
82 絶縁膜
83 貫通電極

Claims (4)

  1. 一面(11a)を有し、物理量に応じたセンサ信号を出力するセンシング部(17)および前記センシング部と電気的に接続される配線部(25、32、42)が形成された第1基板(11)と、
    前記第1基板の一面側に配置され、前記第1基板との間に気密室(70)を構成して当該気密室に前記センシング部を封止する第2基板(61)と、を備え、
    前記第2基板に前記第1、第2基板の積層方向に貫通して前記配線部を露出させる貫通孔(81)が形成されていると共に、前記貫通孔に絶縁膜(82)を介して前記配線部と電気的に接続される貫通電極(83)が形成された物理量センサの製造方法において、
    前記第1基板に前記センシング部および前記配線部を形成する工程と、
    前記第1基板の一面に前記第2基板を接合して前記気密室を構成する工程と、
    前記第2基板に前記配線部を露出させる貫通孔を形成する工程と、
    前記貫通孔に前記絶縁膜を成膜する工程と、
    前記絶縁膜上に金属膜を成膜することにより、前記配線部と電気的に接続される前記貫通電極を形成する工程と、を行い、
    前記第1基板として、支持基板(12)、絶縁膜(13)、半導体層(14)が順に積層され、前記半導体層のうちの前記絶縁膜側の部分に第2凹部(18)が形成された半導体基板を用意し、
    前記センシング部および前記配線部を形成する工程の前に、前記第1基板の一面を構成する前記半導体層のうちの前記第2凹部と対向する部分に第1凹部(16)を形成する工程を行い、
    前記センシング部を形成する工程では、前記第1凹部の底面を含む部分に、可動電極(24)と、前記可動電極と対向して配置される固定電極(31、41)とを有する前記センシング部を形成し、
    前記貫通孔を形成する工程の前に、前記第2基板を薄膜化する薄膜化工程を行うことを特徴とする物理量センサの製造方法。
  2. 前記第1、第2基板として、ウェハ状のものを用意し、
    前記第1凹部を形成する工程および前記センシング部を形成する工程では、前記第1基板のうちのダイシングライン(100)に第1検査孔(85a)を形成し、
    前記貫通孔を形成する工程では、前記第2基板のうちのダイシングライン(100)に前記第1検査孔と連通する第2検査孔(85b)を形成することにより、前記第1、第2基板の接合面の端部を前記第1、第2検査孔に露出させ、
    前記貫通孔を形成する工程の後、前記第1、第2検査孔を介して前記第1、第2基板の接合面を検査する検査工程を行い、
    前記検査工程の後、前記第1、第2基板を前記ダイシングラインに沿ってチップ単位に分割することを特徴とする請求項1に記載の物理量センサの製造方法。
  3. 一面(11a)を有し、物理量に応じたセンサ信号を出力するセンシング部(17)および前記センシング部と電気的に接続される配線部(25、32、42)が形成された第1基板(11)と、
    前記第1基板の一面側に配置され、前記第1基板との間に気密室(70)を構成して当該気密室に前記センシング部を封止する第2基板(61)と、を備え、
    前記第2基板に前記第1、第2基板の積層方向に貫通して前記配線部を露出させる貫通孔(81)が形成されていると共に、前記貫通孔に絶縁膜(82)を介して前記配線部と電気的に接続される貫通電極(83)が形成された物理量センサにおいて、
    前記第1基板は、支持基板(12)、絶縁膜(13)、半導体層(14)が順に積層された半導体基板を用いて構成され、前記半導体層のうちの前記絶縁膜側と反対側の前記一面側から第1凹部(16)が形成され、前記半導体層のうちの前記絶縁膜側から前記第1凹部と対向する部分に第2凹部(18)が形成され、
    前記第2基板は、前記第1基板側の一面(61a)側が平坦な面とされており、
    前記センシング部は、前記第1凹部の底面を含む部分であって、前記半導体層のうちの前記第1凹部と前記第2凹部との間の部分に形成された可動電極(24)と、前記可動電極(24)と対向して配置される固定電極(31、41)とを有し、前記第2基板から所定距離離間していることを特徴とする物理量センサ。
  4. 前記第1凹部と前記第2凹部とは、深さが等しくされ、
    前記支持基板と前記第2基板とは、同じ材料で構成されていると共に、厚さが等しくされていることを特徴とする請求項に記載の物理量センサ。
JP2014089318A 2014-04-23 2014-04-23 物理量センサおよびその製造方法 Expired - Fee Related JP6237440B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014089318A JP6237440B2 (ja) 2014-04-23 2014-04-23 物理量センサおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014089318A JP6237440B2 (ja) 2014-04-23 2014-04-23 物理量センサおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2015205387A JP2015205387A (ja) 2015-11-19
JP6237440B2 true JP6237440B2 (ja) 2017-11-29

Family

ID=54602677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014089318A Expired - Fee Related JP6237440B2 (ja) 2014-04-23 2014-04-23 物理量センサおよびその製造方法

Country Status (1)

Country Link
JP (1) JP6237440B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6892353B2 (ja) * 2017-08-21 2021-06-23 ローム株式会社 Mems検出素子の製造方法およびmems検出素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06289049A (ja) * 1993-04-02 1994-10-18 Hitachi Ltd 加速度センサ
DE10104868A1 (de) * 2001-02-03 2002-08-22 Bosch Gmbh Robert Mikromechanisches Bauelement sowie ein Verfahren zur Herstellung eines mikromechanischen Bauelements
JP4736420B2 (ja) * 2004-12-22 2011-07-27 パナソニック電工株式会社 微小電気機械デバイス
FI119728B (fi) * 2005-11-23 2009-02-27 Vti Technologies Oy Menetelmä mikroelektromekaanisen komponentin valmistamiseksi ja mikroelektromekaaninen komponentti
WO2010104064A1 (ja) * 2009-03-13 2010-09-16 アルプス電気株式会社 Memsセンサ
JP5874609B2 (ja) * 2012-03-27 2016-03-02 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2015205387A (ja) 2015-11-19

Similar Documents

Publication Publication Date Title
JP4793496B2 (ja) 半導体装置およびその製造方法
KR102217083B1 (ko) 압력 센서
JP5783297B2 (ja) 力学量センサ
TWI634069B (zh) 混合整合構件及其製造方法
JP6020341B2 (ja) 容量式物理量センサおよびその製造方法
US20160016788A1 (en) Soi substrate, physical quantity sensor, soi substrate manufacturing method, and physical quantity sensor manufacturing method
US10338092B2 (en) Physical quantity sensor and method for manufacturing the same
JP6237440B2 (ja) 物理量センサおよびその製造方法
JP6221965B2 (ja) 半導体装置およびその製造方法
JP7147650B2 (ja) 半導体装置およびその製造方法
JP5617801B2 (ja) 半導体装置およびその製造方法
JP5939168B2 (ja) 半導体装置
JP5392296B2 (ja) 半導体装置およびその製造方法
US20180095106A1 (en) Physical quantity sensor and manufacturing method therefor
JP5999027B2 (ja) 物理量センサ
JP5929645B2 (ja) 物理量センサ
JP5884667B2 (ja) 半導体装置の製造方法
JP2018004448A (ja) 半導体装置
JP6897703B2 (ja) 半導体装置の製造方法
WO2014208043A1 (ja) 物理量センサ
JP2018025530A (ja) 力学量センサおよびその製造方法
JP2016066648A (ja) 半導体装置およびその製造方法
WO2018003353A1 (ja) 半導体装置
WO2019208578A1 (ja) 半導体装置の製造方法
JP2016099234A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171016

R151 Written notification of patent or utility model registration

Ref document number: 6237440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees