JP6897703B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6897703B2
JP6897703B2 JP2019055127A JP2019055127A JP6897703B2 JP 6897703 B2 JP6897703 B2 JP 6897703B2 JP 2019055127 A JP2019055127 A JP 2019055127A JP 2019055127 A JP2019055127 A JP 2019055127A JP 6897703 B2 JP6897703 B2 JP 6897703B2
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
discharge path
gas discharge
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019055127A
Other languages
English (en)
Other versions
JP2019191158A (ja
Inventor
愛美 鈴木
愛美 鈴木
明石　照久
照久 明石
山本　康雄
康雄 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to PCT/JP2019/017268 priority Critical patent/WO2019208578A1/ja
Priority to CN201980027259.6A priority patent/CN112041688B/zh
Publication of JP2019191158A publication Critical patent/JP2019191158A/ja
Priority to US17/030,874 priority patent/US11915924B2/en
Application granted granted Critical
Publication of JP6897703B2 publication Critical patent/JP6897703B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Pressure Sensors (AREA)
  • Gyroscopes (AREA)
  • Micromachines (AREA)

Description

本発明は、内部に空間が形成された半導体装置の製造方法に関するものである。
この種の半導体装置としては、例えば、支持基板に形成された固定電極と、支持基板に対して変位可能とされた可動電極とが内部の空間に配置され、可動電極が変位したときの電極間の静電容量の変化を用いて加速度を検出する加速度センサが挙げられる。また、基板の一部を変形可能な可動部として内部の空間において振動させ、角速度が印加されたときの可動部の変位量を検出することにより角速度を検出する角速度センサが挙げられる。
これらのセンサの性能を向上させるためには、可動電極等が配置される空間の圧力を用途に適した圧力とすることが重要である。
これについて、例えば特許文献１では、内部の空間を広くすることにより、製造プロセスに起因する残留ガスによる圧力のばらつきを抑制する方法が提案されている。
特開２０１４−１７３９６１号公報
しかしながら、特許文献１に記載の方法では、内部の空間にガスが残留したままであるため、内部の空間を１００Ｐａ以下、例えば１０Ｐａ程度の低圧にすることが困難である。
本発明は上記点に鑑みて、内部の空間を従来よりも低圧にすることができる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、内部に空間（３０）が形成された半導体装置の製造方法であって、複数のシリコン基板（１１、１３、２１）を用意することと、複数のシリコン基板のうち少なくとも１つに、凹部（１４、２３）を形成することと、複数のシリコン基板のうち少なくとも１つに、空間の形成予定領域から離れた部分に、該形成予定領域を囲みつつ複数のシリコン基板の外周に至る溝部（１７、２８）が形成されたシリコン酸化膜（１２、２２）を形成することと、溝部を覆うように、複数のシリコン基板のうちのシリコン酸化膜が形成されたものと複数のシリコン基板のうちの他の１つとをシリコン酸化膜を介した直接接合にて接合し、ガス排出路（４０）を形成すると共に複数のシリコン基板およびシリコン酸化膜の積層構造を形成し、凹部によって積層構造の内部に空間を形成することと、空間を形成することの後、熱処理によって、空間の内部のガスを、ガス排出路を通して積層構造の外部に排出することと、を備える。
これによれば、基板を接合して積層構造と積層構造の内部の空間を形成した後に、空間の内部のガスがガス排出路を通って積層構造の外部に排出されるので、内部の空間を従来よりも低圧にすることができる。そして、このような製造方法によって、請求項４に記載したように、支持層、第１シリコン酸化膜、活性層、第２シリコン酸化膜およびキャップ層による積層構造が構成され、空間内にエレメント部が備えられる半導体装置が製造される。このような半導体装置は、ガス排出路を通じて残留ガスが排出された状態となっていることから、半導体装置の性能を向上させることができる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態にかかる半導体装置の断面図である。 図１のII部分の拡大図である。 センサ部の製造工程を示す断面図である。 キャップ部の製造工程を示す断面図である。 絶縁層の平面図である。 接合工程を示す断面図である。 図６のVII部分の拡大図である。 ガス排出路の有無と空間内の残留ガスの排出効率について実験により調べた結果を示す図である。 第２実施形態にかかる半導体装置の断面図であって、図２に相当する図である。 第２実施形態におけるキャップ部の製造工程を示す断面図である。 第２実施形態における半導体装置の製造工程を示す断面図であって、図７に相当する図である。 他の実施形態における半導体装置の製造工程を示す断面図であって、図７に相当する図である。 他の実施形態における半導体装置の製造工程を示す断面図であって、図７に相当する図である。 他の実施形態における半導体装置の製造工程を示す断面図であって、図７に相当する図である。 他の実施形態における半導体装置の製造工程を示す断面図であって、図７に相当する図である。 他の実施形態における半導体装置の製造工程を示す断面図であって、図７に相当する図である。 他の実施形態における半導体装置の製造工程を示す断面図であって、図７に相当する図である。 他の実施形態における半導体装置の製造工程を示す断面図であって、図７に相当する図である。 他の実施形態における絶縁層の平面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について説明する。本実施形態の半導体装置は、ＭＥＭＳ（Micro Electro Mechanical Systems）を用いて製造される物理量センサであって、図１に示すように、センサ部１０と、センサ部１０に直接接合されたキャップ部２０とを備えている。
センサ部１０は、シリコン（Ｓｉ）で構成された支持層１１と、シリコン酸化膜（ＳｉＯ２）で構成された絶縁層１２と、Ｓｉで構成された活性層１３とが順に積層されたＳＯＩ（Silicon on Insulator）構造とされている。支持層１１は、絶縁層１２によって活性層１３と電気的に絶縁されている。
支持層１１の表面には凹部１４が形成されており、絶縁層１２は、支持層１１の表面と、凹部１４の内壁面を覆うように形成されている。活性層１３は、絶縁層１２を介した表面活性化接合によって、支持層１１の表面に接合されている。このように、本実施形態のセンサ部１０は、支持層１１および絶縁層１２と活性層１３との間に空間が形成されたキャビティＳＯＩ構造とされている。
活性層１３のうち凹部１４の上方に位置する部分は、一部が除去されており、残された部分はエレメント部１５とされている。エレメント部１５は、活性層１３のうち支持層１１に接合された部分に対して変位可能とされている。
例えばエレメント部１５に可動電極を形成し、凹部１４内に形成された絶縁層１２または後述する凹部２３内に固定電極を形成して、これらの電極間の静電容量の変化を検出可能な構成とすることにより、半導体装置を加速度センサとして用いることができる。また、エレメント部１５を振動させ、エレメント部１５に角速度が印加されたときのエレメント部１５の変位量を検出可能な構成とすることにより、半導体装置を角速度センサとして用いることができる。
キャップ部２０は、エレメント部１５を保護するためのものであり、Ｓｉで構成された基板２１を備えている。基板２１の裏面には、ＳｉＯ２で構成された絶縁層２２が形成されている。基板２１は、絶縁層２２を介した表面活性化接合により、活性層１３に接合されている。活性層１３と基板２１は、絶縁層２２によって電気的に絶縁されている。
キャップ部２０のうち凹部１４に対向する部分においては、絶縁層２２および基板２１の一部が除去され、凹部２３が形成されている。半導体装置の内部には、凹部１４と凹部２３とによって空間３０が形成されており、エレメント部１５は空間３０内に配置されている。
図２に示すように、絶縁層２２のうち空間３０の外側の部分には、ガス排出路４０が形成されている。ガス排出路４０は、空間３０内のガスを半導体装置の外部へ排出するためのものであり、空間３０を囲み、半導体装置の外部へ至るように形成されている。
図１に示すように、キャップ部２０には、エレメント部１５に電気信号を印加するとともに、エレメント部１５の出力を取得するための貫通電極が形成されている。
具体的には、基板２１の表面には絶縁膜２４が形成されており、キャップ部２０のうち空間３０の外側の部分には、基板２１、絶縁層２２、絶縁膜２４を貫通する貫通孔２５が形成されている。貫通孔２５の内壁面には、絶縁膜２６が形成されている。貫通孔２５の底部においては絶縁膜２６が除去されており、絶縁膜２６から露出した活性層１３の表面、および、絶縁膜２６の表面を覆い、絶縁膜２４の上部に至るように、電極膜２７が形成されている。
電極膜２７はエレメント部１５に電気的に接続されており、電極膜２７を介してエレメント部１５に電気信号を印加し、エレメント部１５の出力を取得することが可能とされている。なお、図１では貫通電極を１つのみ図示しているが、キャップ部２０には、エレメント部１５を機能させるために必要な数の貫通電極が形成される。
半導体装置の製造方法について説明する。まず、図３を用いて、センサ部１０の製造方法について説明する。図３（ａ）に示す工程では、支持層１１を構成するＳｉウェハを用意し、支持層１１の表面に、フォトリソグラフィを用いて、凹部１４に対応する形状のレジスト５１を形成する。そして、レジスト５１をマスクとしたＤＲＩＥ（Deep Reactive Ion Etching）によって、支持層１１の一部を除去し、凹部１４を形成する。
図３（ｂ）に示す工程では、レジスト５１をアッシングによって剥離し、ウェハを洗浄する。そして、支持層１１を熱酸化して、支持層１１の表面にＳｉＯ２で構成された絶縁層１２を形成するとともに、支持層１１の裏面にＳｉＯ２で構成された絶縁膜１６を形成する。
図３（ｃ）に示す工程では、活性層１３を構成するＳｉウェハを用意し、支持層１１と活性層１３とを表面活性化接合を用いて接合する。具体的には、酸素プラズマによって支持層１１と活性層１３の接合面を活性化させた後に、支持層１１および活性層１３を大気に暴露して、大気中の水分を支持層１１および活性層１３の接合面に吸着させ、ＯＨ基を修飾させる。そして、支持層１１と活性層１３とを貼り合わせる。なお、必要に応じて熱処理を行うことで、接合強度を高めることができる。
図３（ｄ）に示す工程では、活性層１３を研磨して薄くした後に、ウェハを洗浄する。そして、活性層１３の表面に、フォトリソグラフィによって、エレメント部１５に対応する形状のレジスト５２を形成する。
図３（ｅ）に示す工程では、レジスト５２をマスクとしたＤＲＩＥにより、活性層１３の一部を除去する。そして、レジスト５２をアッシングによって剥離し、ウェハを洗浄する。これにより、活性層１３のうち凹部１４の上方に位置する部分に、エレメント部１５が形成される。
つぎに、図４を用いてキャップ部２０の製造方法について説明する。図４（ａ）に示す工程では、基板２１を構成するＳｉウェハを用意し、基板２１を熱酸化して基板２１の裏面にＳｉＯ２で構成された絶縁層２２を形成するとともに、基板２１の表面にＳｉＯ２で構成された絶縁膜２４を形成する。その後、絶縁層２２に、フォトリソグラフィによって、ガス排出路４０に対応する形状のレジスト５３を形成する。そして、レジスト５３をマスクとしたＲＩＥ（Reactive Ion Etching）により、絶縁層２２の一部を除去し、溝部２８を形成する。溝部２８は、凹部２３の形成予定領域を囲み、ウェハの外周に至るように、ウェハ全面にわたって形成される。
図４（ｂ）に示す工程では、レジスト５３を酸素アッシングにより除去し、ウェハを洗浄する。これにより、絶縁層２２が露出する。図４（ｃ）に示す工程では、絶縁層２２に、フォトリソグラフィによって、凹部２３に対応する形状のレジスト５４を形成する。そして、レジスト５４をマスクとしたエッチングにより、絶縁層２２の一部を除去する。これにより、基板２１の一部が露出する。
図４（ｄ）に示す工程では、レジスト５４をマスクとしたＤＲＩＥにより、基板２１の一部を除去し、凹部２３を形成する。図４（ｅ）に示す工程では、レジスト５４を酸素アッシングにより除去し、ウェハを洗浄する。これにより、絶縁層２２が露出する。
レジスト５４が除去された後の絶縁層２２の平面図は、図５に示すようになる。すなわち、格子状に複数の凹部２３が並んでおり、各凹部２３の周囲を囲むように溝部２８が形成されている。本実施形態では、隣り合う２つの凹部２３の間に、直線状の２つの溝部２８が形成されている。
図３および図４に示す工程の後、図６に示す工程によって、センサ部１０とキャップ部２０を接合する。図６（ａ）に示す工程では、ＷＬＰ（Wafer Level Packaging）を行う。具体的には、真空中での表面活性化接合により、活性層１３と絶縁層２２を接合する。これにより、凹部１４と凹部２３とに囲まれた空間３０が形成され、空間３０内にエレメント部１５が封止される。
なお、表面活性化処理を行うと、大気暴露後にウェハ表面に水分と大気中の窒素が吸着する。そして、接合後に熱処理をすると、吸着された水は水素と酸素とに分解され、酸素は酸化膜中に取り込まれ、水素は空間３０内に残る。また、窒素は熱処理によって空間３０の内壁面から離脱し、空間３０中に放出される。このようにして、空間３０には、製造プロセスに起因する水素、窒素等を含む残留ガスが封止される。
また、図６（ａ）に示す工程では、図７に示すように、溝部２８が活性層１３によって覆われて、空間３０の外側に、活性層１３、基板２１、絶縁層２２に囲まれた微細な空隙が形成される。この空隙が残留ガスを排出するためのガス排出路４０となる。
図６（ｂ）に示す工程では、空間３０の壁面の内部や壁面近傍にあるガス成分を窒素雰囲気中の高温アニールで活性化させて、空間３０の壁面から離脱させる。その後も窒素雰囲気中の高温アニールを続け、残留ガスを活性化させて、エネルギー障壁が最も低いＳｉとＳｉＯ２の接合界面に沿って、ガス排出路４０まで移動させる。ガス排出路４０に到達した残留ガスは、ガス排出路４０を通ってウェハの外へ排出される。これにより、空間３０の圧力が低下し、空間３０内が高真空となる。なお、残留ガスの排出量は、熱処理条件によって制御することができる。
その後、酸素雰囲気中のアニールを行い、ウェハ内部の酸素ガスによって、ガス排出路４０に露出している活性層１３および基板２１に酸化膜を形成する。これにより、図２に示すようにガス排出路４０が塞がれ、外部からのガスの流入が抑制される。なお、ここでいうガス排出路４０が塞がるとは、ガス排出路４０が部分的に完全に塞がれる場合もあり得るが、活性層１３や基板２１がガス排出路４０に露出した状態にならずに、これらの露出表面が絶縁層２２によって覆われる状態を意味している。換言すれば、ガス排出路４０が活性層１３や基板２１から離れた位置に形成された状態となる。このため、ガス排出路４０が塞がれた後でも、赤外線顕微鏡観察や電子顕微鏡観察を行えば、ガス排出路４０を確認することはできる。また、最終的にダイシングカットによってチップ単位に分割されるが、その切断面ではガス排出路４０内にシリコンやガラス片などが入り込むことでガス排出路４０を肉眼で視認できないこともあり得るが、その場合でも赤外線顕微鏡観察や電子顕微鏡観察によればガス排出路４０を確認できる。つまり、ダイシングカット後にも、ガス排出路４０は基板２１等の外周に至るように形成された状態となっている。
ガス排出路４０を塞いだ後、絶縁膜１６をエッチングにより除去する。また、キャップ部２０に貫通電極を形成する。具体的には、絶縁膜２４の表面に貫通孔２５に対応する形状のレジストを形成し、このレジストをマスクとしたエッチングにより、基板２１、絶縁層２２、絶縁膜２４を貫通する貫通孔２５を形成する。そして、熱酸化により貫通孔２５の内壁面に絶縁膜２６を形成した後、貫通孔２５の底部に形成された絶縁膜２６をエッチングにより除去し、活性層１３を露出させる。その後、スパッタリング等を用いて、活性層１３および絶縁膜２６を覆い、絶縁膜２４の上部に至るように、電極膜２７を形成する。これにより貫通電極が形成され、エレメント部１５への信号の印加等が可能となる。
絶縁膜１６の除去および貫通電極の形成の後、ダイシングカットを行い、ウェハをチップ単位に分割する。このようにして、半導体装置が製造される。
以上説明したように、本実施形態では、空間３０内の残留ガスを排出するためのガス排出路４０を形成し、センサ部１０とキャップ部２０の接合後に熱処理を行うことにより、空間３０内の残留ガスをウェハの外に排出し、空間３０を高真空とすることができる。また、空間３０の内壁面に吸着したガスの離脱による圧力の変動を抑制することができる。
また、残留ガスの排出量を熱処理条件によって制御することで、空間３０の内部を所望の圧力とし、半導体装置の性能を向上させることができる。例えば、加速度センサ、角速度センサ等において、感度を向上させることができる。
また、残留ガスの排出後にガス排出路４０を塞ぐことにより、ガスの流入および流出を抑制し、内圧を長期間安定して維持することができる。これにより、半導体装置の性能を長期間にわたって安定させることができる。
一方で、図７のガス排出路４０で残留ガスをウェハの外へ排出できるので、酸素雰囲気中のアニールは必要に応じて実施すれば良く、図７のガス排出路４０の形態でも図２のガス排出路４０と同様の効果を得ることができる。その場合、ガス排出路４０が形成された位置において、キャップ部２０と活性層１３が露出し、キャップ部２０と活性層１３および絶縁層２２によってガス排出路４０が構成されることになる。
また、本実施形態では残留ガスを除去するためにゲッター膜を用いていないので、ゲッター膜を用いる場合に比べて半導体装置の製造コストを低減することができる。
実験により、ガス排出路４０の有無と空間３０内の残留ガスの排出効率について調べた。その結果、図８に示す結果となった。この実験では、温度１０５０℃で最長２０時間アニールを行って空間３０内の圧力の変化を調べている。図中の圧力比については、最も空間３０内の内圧が高かった場合を１００％とし、そのときの圧力に対する比として示してある。
この図に示すように、ガス排出路４０が有る場合には、圧力の低下率が高く、アニール前と比較して１０％程度まで減圧できている。このことから、残留ガスを的確に排出できていることが判る。そして、１０５０℃で２０時間のアニールを行ったときの空間３０内の圧力は９４Ｐａとなっていた。したがって、ガス排出路４０を備えることにより、空間３０内の圧力を１００Ｐａ以下にでき、高真空状態とすることが可能となる。空間３０内の圧力を１００Ｐａ以下にできると、エレメント部１５での物理量検出を行うときのＱ値が５０００よりも高い値となり、１００Ｐａを超える場合のＱ値よりも１桁程度高くなる。このため、エレメント部１５の振動特性を良好にすることが可能となり、漏れ振動（ノイズ）も低減できるため、精度良い物理量検出が可能となる。
これに対して、ガス排出路４０が無い場合には、圧力の低下率が低く、アニールを行ってもあまり圧力変化が無かった。このことから、残留ガスを的確に排出できていないことが判る。このように、ガス排出路４０を備えていないと、残留ガスの排出が十分に行えない。このため、精度良い物理量検出を行うことが困難になる。
なお、ガス排出路４０が無い場合については、アニールを５時間行った時が最も空間３０内の圧力が高かったため、このときの圧力を１００％とした圧力の比として示してある。アニールを行うことで的確に残留ガスを排出できていれば、アニール前が最も圧力が高くなるのであるが、ガス排出路４０が無い場合には、的確に残留ガスが排出されないために、圧力の変動が少なく、このような誤差が発生したと考えられる。
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対してキャップ部２０の構成を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図９に示すように、本実施形態では、基板２１に断面が半円形状の下地となる溝部２９が形成されている。絶縁層２２は基板２１の裏面および溝部２９の内部に形成されており、溝部２９に形成された絶縁層２２には、溝部２９の形状が反映されて、断面が半円形状の溝部２８が形成されている。
本実施形態では、図１０に示す工程でキャップ部２０を製造する。図１０（ａ）に示す工程では、基板２１を構成するＳｉウェハを用意し、基板２１のうちセンサ部１０と接合される裏面に、フォトリソグラフィによって、ガス排出路４０に対応する形状のレジスト５５を形成する。そして、レジスト５５をマスクとした等方性のエッチングにより、基板２１に断面が半円形状の溝部２９を形成する。溝部２９は、凹部２３の形成予定領域を囲み、基板２１の外周に至るように形成される。
図１０（ｂ）に示す工程では、レジスト５５を酸素アッシングにより除去し、ウェハを洗浄して基板２１の裏面を露出させる。そして、基板２１を熱酸化して基板２１の裏面および溝部２９の内部にＳｉＯ２で構成された絶縁層２２を形成するとともに、基板２１の表面にＳｉＯ２で構成された絶縁膜２４を形成する。このとき、溝部２９の内部に形成された絶縁層２２に、溝部２９の形状が反映されて、断面が半円形状の溝部２８が形成される。
図１０（ｃ）に示す工程では、絶縁層２２に、フォトリソグラフィによって、凹部２３に対応する形状のレジスト５６を形成する。そして、レジスト５６をマスクとしたＲＩＥにより、絶縁層２２の一部を除去する。これにより、基板２１の一部が露出する。
図１０（ｄ）に示す工程では、レジスト５６をマスクとしたＤＲＩＥにより、基板２１の一部を除去し、凹部２３を形成する。図１０（ｅ）に示す工程では、レジスト５６を酸素アッシングにより除去し、ウェハを洗浄する。これにより、絶縁層２２が露出する。
図１０に示す工程の後、ＷＬＰを行い、活性層１３と絶縁層２２を接合する。これにより、第１実施形態と同様に空間３０が形成され、空間３０内にエレメント部１５および残留ガスが封止される。また、空間３０の外側に、図１１に示すように活性層１３と絶縁層２２に囲まれた微細なガス排出路４０が形成される。
活性層１３と絶縁層２２を接合した後、第１実施形態と同様に、ガス排出路４０を通して空間３０内の残留ガスをウェハ外に排出する。そして、酸素雰囲気中のアニールを行い、ウェハ内部の酸素ガスによって、ガス排出路４０に露出している活性層１３に酸化膜を形成する。これにより、図９に示すようにガス排出路４０が塞がれ、外部からのガスの流入が抑制される。
このように基板２１に溝部２９を形成し、溝部２９内に形成された絶縁層２２と活性層１３との間の空隙でガス排出路４０を構成する本実施形態においても、第１実施形態と同様の効果が得られる。
一方で、図１１のガス排出路４０で残留ガスをウェハの外へ排出できるので、酸素雰囲気中のアニールは必要に応じて実施すれば良く、図１１のガス排出路４０の形態でも図９のガス排出路４０と同様の効果を得ることができる。
（他の実施形態）
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、図１２に示すように、絶縁層１２の一部を除去して溝部１７を形成し、支持層１１、絶縁層１２、活性層１３に囲まれた空隙でガス排出路４０を構成してもよい。このようなガス排出路４０は、図３（ｂ）に示す工程の後、フォトリソグラフィおよびエッチングにより、絶縁層１２のうちガス排出路４０に対応する部分を除去し、絶縁層１２と活性層１３を接合することで形成される。勿論、このような構成とする場合にも、必要に応じて酸素雰囲気中のアニール処理を行うようにして、絶縁層１２によって活性層１３や支持層１１の表面が覆われることで、ガス排出路４０が支持層１１や活性層１３から離れた位置に形成されるようにしても良い。
また、上記第１実施形態では、絶縁層２２を貫通するように溝部２８を形成したが、図１３に示すように、溝部２８を絶縁層２２の厚さ方向の途中までの深さとなるように形成し、ガス排出路４０を絶縁層２２および活性層１３に囲まれた空隙で構成してもよい。このようなガス排出路４０は、図４（ａ）に示す工程で、絶縁層２２をハーフエッチングして溝部２８を形成した後、第１実施形態と同様に図４（ｂ）〜（ｅ）、図６（ａ）に示す工程を行うことで形成される。例えばウェットの等方性エッチングで溝部２８を形成することにより、図１３に示すように断面が半円形状のガス排出路が形成される。
また、図１４に示すように、図１３と同様のガス排出路４０が、絶縁層１２と活性層１３との間に形成されていてもよい。このようなガス排出路４０は、図３（ｂ）に示す工程の後、図示しないマスクを用いて絶縁層１２をハーフエッチングし、図３（ｃ）に示す工程を行うことで形成される。
また、図１５に示すように、上記第２実施形態と同様のガス排出路４０がセンサ部１０に形成されていてもよい。すなわち、支持層１１の表面に断面が半円形状の溝部１８が形成され、溝部１８の内部に形成された絶縁層１２と活性層１３とに囲まれた空隙でガス排出路４０が構成されていてもよい。このようなガス排出路４０は、図３（ａ）に示す工程の後、図示しないマスクを用いた等方性エッチングにより、支持層１１のうち凹部１４の外側の部分に溝部１８を形成し、図３（ｃ）に示す工程を行うことで形成される。
また、図１６に示すように、溝部２９内に形成された絶縁層２２と活性層１３とで囲まれたガス排出路４０と、溝部１８内に形成された絶縁層１２と活性層１３とで囲まれたガス排出路４０の両方が形成されていてもよい。
また、上記第２実施形態ではガス排出路４０の断面が半円形状とされているが、ガス排出路４０の断面が他の形状とされていてもよい。例えば、ＲＩＥ等の異方性エッチングを用いて、図１７に示すように、断面が矩形状の溝部２９およびガス排出路４０を形成してもよい。
さらに、図１８に示すように、ガス排出路４０を基板２１に形成した溝部２９のみにより構成し、その位置には、絶縁層２２が無い状態となっていても良い。勿論、支持層１１側に形成した溝部のみによりガス排出路４０を構成し、その位置には、絶縁層１２が配置されていない状態としても良い。
また、図１９に示すように、各凹部２３を囲む矩形状の溝と、隣り合う矩形状の溝を接続する直線状の溝とで溝部２８を構成してもよい。
また、図５や図１９では、各凹部２３を全周囲むように四角枠形状で溝部２８を構成したが、各凹部２３を全周囲んでいる必要はなく、例えば、四角形状とされた各凹部２３の３辺と対向するＵ字状で溝部２８を構成しても良い。
さらに、支持層１１や基板２１に加えて、もしくはこれらに代えて、活性層１３に対して溝部を形成することで、ガス排出路４０を構成しても良い。
また、上記の他の実施形態で示したガス排出路４０で残留ガスをウェハの外へ排出できるので、酸素雰囲気中のアニールは必要に応じて実施すれば良く、実施しなくとも同様の効果を得ることができる。
また、センサ部１０を、キャビティが形成されていない通常のＳＯＩ構造としてもよい。この場合、絶縁層１２の一部が、エレメント部１５を形成する際のエッチングによって除去されて、エレメント部１５の下部に空間が形成され、エレメント部１５が変位可能とされる。そして、空間３０の壁面のうち、センサ部１０で構成される部分にはＳｉＯ２膜は形成されず、凹部２３で囲まれた空間と、エレメント部１５を形成する際のエッチングで形成された空間とによって、空間３０が構成される。
また、上記第１、第２実施形態では、Ｓｉ基板の接合に用いられる絶縁層を複数備える半導体装置について説明したが、このような絶縁層を１つのみ備える半導体装置に本発明を適用してもよい。また、センサ以外の半導体装置に本発明を適用してもよい。さらに、センサとして、静電容量の変化に基づいて加速度を検出する静電容量型の加速度センサや、エレメント部１５を振動させて印加された角速度を検出する振動型の角速度センサに適用可能であることについて説明した。しかしながら、これらも一例を示したに過ぎず、他の物理量センサ、例えば、エレメント部１５を振動させて印加された加速度を検出する振動型の加速度センサにも適用可能である。
１１ 支持層
１２ 絶縁層
１３ 活性層
１４ 凹部
２１ 基板
２２ 絶縁層
２３ 凹部
２８ 溝部
３０ 空間
４０ ガス排出路

Claims (10)

  1. 内部に空間（３０）が形成された半導体装置の製造方法であって、
    複数のシリコン基板（１１、１３、２１）を用意することと、
    前記複数のシリコン基板のうち少なくとも１つに、凹部（１４、２３）を形成することと、
    前記複数のシリコン基板のうち少なくとも１つに、前記空間の形成予定領域から離れた部分に、該形成予定領域を囲みつつ前記複数のシリコン基板の外周に至る溝部（１７、２８）が形成されたシリコン酸化膜（１２、２２）を形成することと、
    前記溝部を覆うように、前記複数のシリコン基板のうちの前記シリコン酸化膜が形成されたものと前記複数のシリコン基板のうちの他の１つとを前記シリコン酸化膜を介した直接接合にて接合し、ガス排出路（４０）を形成すると共に前記複数のシリコン基板および前記シリコン酸化膜の積層構造を形成し、前記凹部によって前記積層構造の内部に前記空間を形成することと、
    前記空間を形成することの後、熱処理によって、前記空間の内部のガスを、前記ガス排出路を通して前記積層構造の外部に排出することと、を備える半導体装置の製造方法。
  2. 前記溝部が形成された前記シリコン酸化膜を形成することは、
    前記複数のシリコン基板のうちの少なくとも１つに、前記シリコン酸化膜を形成したのち、前記シリコン酸化膜の一部をエッチングして前記溝部を形成することである、請求項１に記載の半導体装置の製造方法。
  3. 前記溝部が形成された前記シリコン酸化膜を形成することは、
    前記複数のシリコン基板のうちの前記シリコン酸化膜が形成される少なくとも１つに、下地となる溝部（２９）を形成することと、
    前記下地となる溝部を形成することの後に、前記複数のシリコン基板のうちの少なくとも１つの上に、前記下地となる溝部の形状が反映されることで前記溝部が形成された前記シリコン酸化膜を形成することと、を含んでいる請求項１に記載の半導体装置の製造方法。
  4. 内部に空間（３０）が形成された半導体装置であって、
    シリコンで構成された支持層（１１）と、
    シリコンで構成され、エレメント部（１５）を有すると共に、前記支持層の上に第１シリコン酸化膜（１２）を介して接合された活性層（１３）と、
    シリコンで構成され、前記活性層の上に第２シリコン酸化膜（２２）を介して接合されていると共に、前記エレメント部と対応する位置に凹部（２３）が形成されたキャップ部（２０）と、を有し、
    前記支持層、前記第１シリコン酸化膜、前記活性層、前記第２シリコン酸化膜および前記キャップ部による積層構造が構成されていると共に、前記凹部によって前記積層構造の内部に前記空間が形成されており、
    前記第１シリコン酸化膜と前記第２シリコン酸化膜の少なくとも１つには、前記空間を囲みつつ前記活性層の外周に至るガス排出路（４０）が形成されている、半導体装置。
  5. 前記ガス排出路は、前記第１シリコン酸化膜と前記第２シリコン酸化膜の少なくとも１つに設けられた空隙によって構成されている、請求項４に記載の半導体装置。
  6. 前記ガス排出路は、前記第１シリコン酸化膜に形成されており、
    前記ガス排出路が形成された位置において前記支持層と前記活性層が前記第１シリコン酸化膜から露出していて、前記ガス排出路が前記支持層と前記活性層および前記第１シリコン酸化膜に囲まれた空隙で構成されている、請求項４に記載の半導体装置。
  7. 前記ガス排出路は、前記第２シリコン酸化膜に形成されており、
    前記ガス排出路が形成された位置において前記活性層と前記キャップ部が前記第２シリコン酸化膜から露出していて、前記ガス排出路が前記活性層と前記キャップ部および前記第２シリコン酸化膜に囲まれた空隙で構成されている、請求項４に記載の半導体装置。
  8. 前記ガス排出路は、前記第１シリコン酸化膜に形成されており、
    前記ガス排出路が形成された位置においても前記支持層と前記活性層が前記第１シリコン酸化膜によって覆われることで、前記ガス排出路が前記支持層および前記活性層から離れた位置に形成されている、請求項４に記載の半導体装置。
  9. 前記ガス排出路は、前記第２シリコン酸化膜に形成されており、
    前記ガス排出路が形成された位置においても前記活性層と前記キャップ部が前記第２シリコン酸化膜によって覆われることで、前記ガス排出路が前記活性層および前記キャップ部から離れた位置に形成されている、請求項４に記載の半導体装置。
  10. 前記空間内の圧力が１００Ｐａ以下となっており、該空間内にゲッター膜が備えられていない、請求項４ないし９のいずれか１つに記載の半導体装置。
JP2019055127A 2018-04-24 2019-03-22 半導体装置の製造方法 Active JP6897703B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2019/017268 WO2019208578A1 (ja) 2018-04-24 2019-04-23 半導体装置の製造方法
CN201980027259.6A CN112041688B (zh) 2018-04-24 2019-04-23 半导体装置的制造方法
US17/030,874 US11915924B2 (en) 2018-04-24 2020-09-24 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018083050 2018-04-24
JP2018083050 2018-04-24

Publications (2)

Publication Number Publication Date
JP2019191158A JP2019191158A (ja) 2019-10-31
JP6897703B2 true JP6897703B2 (ja) 2021-07-07

Family

ID=68390067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019055127A Active JP6897703B2 (ja) 2018-04-24 2019-03-22 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11915924B2 (ja)
JP (1) JP6897703B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6499354B1 (en) * 1998-05-04 2002-12-31 Integrated Sensing Systems (Issys), Inc. Methods for prevention, reduction, and elimination of outgassing and trapped gases in micromachined devices
JP4161432B2 (ja) * 1998-10-28 2008-10-08 株式会社デンソー 半導体圧力センサおよびその製造方法
CN1751232A (zh) * 2003-03-10 2006-03-22 丹佛斯公司 在所测量的压力和参考室之间的压力均衡减少的硅压力传感器
JP5771921B2 (ja) * 2010-08-26 2015-09-02 大日本印刷株式会社 封止型デバイス及びその製造方法
JP5622105B2 (ja) * 2010-12-28 2014-11-12 セイコーエプソン株式会社 機能素子、機能素子の製造方法、物理量センサー及び電子機器
JP5953252B2 (ja) 2013-03-08 2016-07-20 日立オートモティブシステムズ株式会社 物理量センサの構造
FR3028508B1 (fr) * 2014-11-13 2016-12-30 Commissariat Energie Atomique Structure d'encapsulation comportant une cavite couplee a canal d'injection de gaz forme par un materiau permeable
US20160325984A1 (en) * 2015-05-06 2016-11-10 Invensense, Inc. Chip scale package

Also Published As

Publication number Publication date
JP2019191158A (ja) 2019-10-31
US11915924B2 (en) 2024-02-27
US20210035799A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
JP4793496B2 (ja) 半導体装置およびその製造方法
TWI533438B (zh) 半導體設備、半導體結構、以及半導體結構之形成方法
KR101892776B1 (ko) 면외 이격체로 형성된 전극
JP5874609B2 (ja) 半導体装置およびその製造方法
TW201429863A (zh) 微機械構件及製造方法
EP3606868A1 (en) Method for manufacturing a micro electro-mechanical system
TWI634069B (zh) 混合整合構件及其製造方法
TW202312378A (zh) 在微機電系統中提供吸氧劑的系統和方法
WO2016129230A1 (ja) 半導体装置およびその製造方法
TWI652728B (zh) 用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止
JP2018202556A (ja) Ｍｅｍｓデバイス
JP2009178778A (ja) 微小電気機械装置
JP6897703B2 (ja) 半導体装置の製造方法
US7531424B1 (en) Vacuum wafer-level packaging for SOI-MEMS devices
CN112041688B (zh) 半导体装置的制造方法
JP5392296B2 (ja) 半導体装置およびその製造方法
JP5617801B2 (ja) 半導体装置およびその製造方法
JP5999027B2 (ja) 物理量センサ
JP6237440B2 (ja) 物理量センサおよびその製造方法
TW201423073A (zh) 電容式壓力感測器及方法
JP6142736B2 (ja) 半導体圧力センサ
JP6142735B2 (ja) 半導体圧力センサ
JP6643206B2 (ja) 物理量センサ
JP2016022550A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210524

R150 Certificate of patent or registration of utility model

Ref document number: 6897703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250