JP5967211B2 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法 Download PDF

Info

Publication number
JP5967211B2
JP5967211B2 JP2014541447A JP2014541447A JP5967211B2 JP 5967211 B2 JP5967211 B2 JP 5967211B2 JP 2014541447 A JP2014541447 A JP 2014541447A JP 2014541447 A JP2014541447 A JP 2014541447A JP 5967211 B2 JP5967211 B2 JP 5967211B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
support substrate
wafer
silane
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014541447A
Other languages
English (en)
Other versions
JPWO2014163188A1 (ja
Inventor
正明 立岡
正明 立岡
中嶋　経宏
経宏 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Application granted granted Critical
Publication of JP5967211B2 publication Critical patent/JP5967211B2/ja
Publication of JPWO2014163188A1 publication Critical patent/JPWO2014163188A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • C09J183/06—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • C09J183/08—Polysiloxanes containing silicon bound to organic groups containing atoms other than carbon, hydrogen, and oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体ウエハに支持基板を接着する方法を用いた半導体デバイスの製造方法に関する。
近年、半導体デバイスの小型化や高密度化が急速に進んでいる。これに伴い、デバイスに使用される半導体素子の薄膜化が求められており、半導体ウエハの厚さを１００μｍ以下にする必要性が生じている。半導体ウエハの厚さを１００μｍ以下に研削することや、１００μｍ以下の半導体ウエハを用いてデバイス形成する場合、半導体ウエハの強度が不十分であることにより反りが生じてしまうため、半導体ウエハ単体で、研削することや、デバイス形成することは不可能であった。そこで、半導体ウエハの強度を補って反りが生じることを防止するため、支持基板を半導体ウエハに貼り合わせ、研削やデバイス形成を行う技術が開発されてきた。
支持基板を半導体ウエハに貼り合わせる技術としては、例えば、ポリイミドやエポキシ樹脂等の有機系接着剤や、低融点ワックスを用いて、半導体ウエハを支持基板に接着する技術がある（特許文献１、２）。この技術では、半導体ウエハを有機系接着剤や低融点ワックスによって支持基板に固定し、研削やデバイス形成して薄膜化を行う。研削後やデバイス形成後は、光照射によって有機系接着剤を分解させたり、熱を印加することでワックスを融解させたりして、支持基板から半導体ウエハを剥離する。
支持基板を半導体ウエハに貼り合わせる技術としては、上記有機系接着剤や低融点ワックスの他、保護テープにより半導体ウエハを支持基板に固定する技術も挙げられる。
特開２００４−６４０４０号公報 特開平６−２９３８５号公報 特開２００６−４３７１３号公報
有機系接着剤として用いられるポリイミドの耐熱温度は４００℃以下、エポキシ樹脂の耐熱温度は２００℃程度である。また、低融点ワックスの耐熱温度は、１００℃以下である。したがって、拡散温度として１０００℃程度の高温プロセスを含む工程を経て半導体デバイスを作製する必要がある場合には、このような有機系接着剤や低融点ワックスは、上記高温プロセスにて半導体ウエハを支持基板に接着したままの状態を保持することができないため、使用することができない。
一方、保護テープについても、接着剤と同様に耐熱性に問題があり、上記のような高温プロセスを含む半導体デバイスの作製には適していない。また、保護テープの場合は、保護テープを剥離する際に、その粘着力により半導体ウエハに割れや欠けを生じさせるおそれがある。
本発明は、以上説明した点に鑑みてなされたものであり、本発明の目的は、高温プロセスにて半導体ウエハを支持基板に接着したままの状態を保持することが可能な、半導体ウエハに支持基板を接着する方法、および半導体デバイスの製造方法を提供することを目的とする。
上記の問題を解決するために、本発明者は、高温プロセスに適用可能な、半導体デバイスの製造方法について鋭意検討を行った。その結果、シランカップリング剤を用いて半導体ウエハに支持基板を接着すれば、高温プロセスに適用可能であることがわかった。また、半導体ウエハと支持基板との接着界面にレーザー光を照射すれば、半導体ウエハから支持基板を剥離することが可能であり、シランカップリング剤による半導体ウエハへの支持基板の接着および剥離により、高温プロセスを含む工程を経て半導体デバイスを製造することが可能となることがわかった。本発明者は、これらの知見を得て、本発明を想到するに至った。
すなわち、本発明は、半導体デバイスの製造方法であって、シランカップリング剤を用いて、半導体ウエハの裏面の少なくとも一部と、支持基板とを接着する裏面接着工程と、前記半導体ウエハのおもて面に機能構造を形成する機能構造形成工程と、前記半導体ウエハと前記支持基板との接着界面に、半導体ウエハを透過するレーザー光の集光点を合わせて照射して、前記接着界面の外周部の少なくとも一部に破断層を形成する破断層形成工程と、前記破断層を剥離する破断層剥離工程と、前記接着界面を剥離する接着界面剥離工程と、前記半導体ウエハの裏面に裏面処理をする裏面処理工程とを少なくとも含む半導体デバイスの製造方法、である。
本発明によれば、１０００℃程度の高温プロセスに適用可能な半導体ウエハに支持基板を接着する方法を用いた半導体デバイスの製造方法を提供することができる。
本発明の半導体デバイスの製造方法の一例を示すプロセスフローである。 第１実施形態とは異なる本発明の半導体デバイスの製造方法の一例を示すプロセスフローである。 本発明の製造方法のうち、裏面接着工程を示す断面図である。 本発明の製造方法のうち、機能構造形成工程、破断層形成工程、破断層剥離工程、および接着界面剥離工程を示す断面図である。 本発明にかかる破断層剥離工程と接着界面剥離工程を説明する半導体ウエハの断面図と平面図である。 本発明の製造方法のうち、おもて面接着工程を示す断面図である。 支持基板３ｂの斜視図である。 機能構造形成工程後の半導体ウエハのおもて面を表す平面図である。 おもて面側の破断層形成工程、おもて面側の破断層剥離工程、おもて面側の接着界面剥離工程を示す断面図である。 半導体ウエハと支持基板との接着界面にボイドが存在する半導体ウエハおよび支持基板の断面図（ａ）（ｂ）、および超音波影像写真（ｃ）である。 本発明にかかる破断層剥離工程と接着界面剥離工程の一実施形態を示す断面図である。 図１１とは異なる本発明にかかる破断層剥離工程と接着界面剥離工程の一実施形態を示す断面図である。
以下に、本発明の実施の形態について、その一態様を説明する。ただし、本発明は、以下に説明する実施の形態によって限定されるものではない。
本発明の半導体デバイスの製造方法は、裏面接着工程と、機能構造形成工程と、破断層形成工程と、破断層剥離工程と、接着界面剥離工程と、裏面処理工程とを少なくとも含む。裏面接着工程は、シランカップリング剤を用いて、半導体ウエハの裏面の少なくとも一部と、支持基板とを接着する工程である。機能構造を形成する際の高温加熱等により、半導体ウエハに変形や反りが生じないよう、支持基板を接着する。また、機能構造を形成する過程においても、半導体ウエハと支持基板との接着性を十分に確保するべく、シランカップリング剤を使用する。シランカップリング剤は、半導体ウエハおよび支持基板のいずれにも塗付することが可能であり、半導体ウエハと支持基板の両方に塗付することもできる。裏面接着工程では、機能構造の形成を阻害することや、形成した機能構造を損傷することなく、半導体ウエハに支持基板を十分に接着することが要求される。このような接着が出来るのであれば、半導体ウエハの裏面の全面と支持基板とを接着する必要は無く、裏面の少なくとも一部と支持基板とを接着すれば足りる。なお、シランカップリング剤とは、分子内に反応性官能基と加水分解性基を併せ持ち、有機物質と無機物質を結合する性質を持つ有機ケイ素化合物である。反応性官能基としては、アミノ基、エポキシ基、ビニル基などがあり、加水分解性基としては、メトキシ基、エトキシ基などがある。反応性官能基を介して有機物質と結合し、また、加水分解性基は、加水分解して無機物質と結合する。
シランカップリング剤の塗付は、通常の方法により行うことができる。シランカップリング剤は主に純水を含む溶液に希釈して用いられ、例えば、刷毛、ローラー、スプレー、スピンコーター等によって塗付される。また、シランカップリング剤は、加熱により半導体ウエハおよび支持基板と結合する。シランカップリング剤の結合は、通常の方法により行うことができる。例えば、９０℃〜２００℃で１０分〜６時間加熱することによりシランカップリング剤が半導体ウエハと支持基板を接着することができる。
ここで、本発明の半導体デバイスの製造方法にかかる製造工程において、工程に投入する半導体ウエハの厚さが、設計上の仕上がりの厚さより厚い場合は、裏面接着工程後、半導体ウエハの厚さを減じるための薄化工程を設けることができる。薄化工程は、半導体ウエハの支持基板が接着されていないおもて面を研削や研磨を行って、半導体ウエハの厚さを初期の厚さより薄くするものである。半導体ウエハの支持基板が接着されていないおもて面は、次の機能構造形成工程で機能構造を形成できるように、平坦に加工される。
機能構造形成工程は、半導体ウエハのおもて面に機能構造を形成する工程である。この工程としては、例えば、Ｐｗｅｌｌや酸化膜を形成するガードリング形成工程、チャネル領域イオン注入および熱処理、酸化膜の除去、トレンチの形成、ゲート酸化膜の形成、ポリシリコン層の形成を行うゲート形成工程、Ｎ型不純物イオン注入および熱処理を行うエミッタ形成工程、およびＰ型不純物イオン注入および熱処理、層間絶縁膜の形成、電極の形成を行うコンタクト形成工程等を含む工程が挙げられる。
破断層形成工程は、半導体ウエハと支持基板との接着界面に、半導体ウエハを透過するレーザー光の集光点を合わせて照射して、接着界面の外周部の少なくとも一部に破断層を形成する工程である。破断層は、レーザー光により改質された層であり、支持基板を剥離する際の起点となる層である。なお、前記接着界面とは、半導体ウエハと支持基板の界面であり、シランカップリング剤層を含むものである。
レーザーによる切断方法は、Ｓｉ半導体ウエハのダイシング技術として既に知られている（例えば特許文献３）。この切断方法は、半導体ウエハ内部にレーザーの焦点を合わせるとともにチップ化切断線に沿って格子状にレーザー照射を走査させる。これにより、半導体ウエハ内部に破断層を有する切断部をチップ化切断線に沿って格子状に形成する。その後、半導体ウエハを半導体ウエハに貼り合わせたダイシングテープごと機械的にエキスパンドすることにより分割しチップ化する方法である。この方法はステルスダイシングとも呼ばれている。従来のようにＳｉ半導体ウエハ表面にＳｉ材料に吸収性の高い波長のレーザー光の焦点を合わせるレーザースクライブ方式ではアブレーションが生じ易く、Ｓｉの一部が溶融微粒子となって飛び散り、特に切断部エッジ周辺にはＳｉの溶融微粒子が固まり、Ｓｉのデブリが発生するため綺麗な切断面にならない。そのため、半導体ウエハを透過するレーザー光を用いて、半導体ウエハ内部に前記レーザー光の焦点を合わせる。そうすることにより、半導体ウエハ表面にはレーザー光の痕跡を残さずに、半導体ウエハ内部のみに破断層を形成することができる。前記破断層は、前記レーザー光によって半導体ウエハの単結晶構造が壊された状態にされているので、半導体ウエハ自体の機械的強度に比べて、破断層の機械的強度は弱くなっている。それゆえ、破断層を境に剥離され易い状態になる。本発明においては、半導体ウエハと支持基板との接着界面に集光点を合わせて、半導体ウエハを透過するレーザー光を照射する。そして、接着界面の一部に破断層を形成する。破断層は、接着界面の外周部全体に形成してもよく、外周部の一部に形成してもよい。
具体的には、半導体ウエハを透過するレーザー光を、支持基板の外周へ半導体ウエハの側面方向から接着界面内部に焦点を合わせるように照射し、外周に沿ってある程度以上の長さでリング状にまたは半導体ウエハ外周の一部領域に所要の範囲に照射することにより、それぞれ破断層を形成する。形成された破断層は機械的強度が弱いので、その破断層は容易に剥離でき、その剥離を起点に半導体ウエハの中心部に向かって亀裂が生じる。この亀裂は、結合の弱い接着界面に沿って走るので、半導体ウエハと支持基板とを徐々に引き離すと剥離することができる。
破断層剥離工程は、前記破断層形成工程にてレーザー光により改質された破断層を剥離する工程である。半導体ウエハと支持基板とをそれぞれ固定し、接着界面の破断層を破断する方向、例えば接着界面と平行な方向や接着界面と垂直な方向へ力を加えることにより、破断層が剥離する。半導体ウエハおよび支持基板の固定方法としては、例えば半導体ウエハのおもて面と支持基板の裏面をそれぞれ吸着装置やウエハ固定ステージを用いて真空チャック、静電チャックする方法等が挙げられる。
接着界面剥離工程は、レーザー光により改質されていない接着界面を剥離する工程である。破断層剥離工程と同様に接着界面を破断する方向、例えば接着界面と平行な方向や接着界面と垂直な方向へ力を加えることにより、破断層の剥離を起点に接着界面に沿って亀裂が生じ、剥離することができる。破断層剥離工程と同様に、半導体ウエハと支持基板とを別々に固定して接着界面を剥離する。接着界面剥離工程は、破断層の形成状態に応じて、破断層剥離工程後あるいは破断層剥離工程と同時に行う工程である。
本発明の半導体デバイスの製造方法は、上記工程の他、半導体ウエハのおもて面を真空チャック、静電チャック等で固定しながら半導体ウエハを冷却し、一方で、支持基板をランプ、レーザー、ホットプレート等で加熱する事により、半導体ウエハと支持基板の熱膨張差で剥離するといった工程を含んでもよい。
裏面処理工程は、半導体ウエハの裏面に裏面処理をする工程である。この工程としては、イオン注入および熱処理、電極の形成等を含む工程が挙げられる。
本発明の半導体装置の製造方法は、上記工程の他、半導体ウエハを個々のチップに分割するダイシング工程や、半導体ウエハのおもて面のＡｌ電極上にＡｕ/Ｎｉ膜を形成するめっき工程、といった工程を含むことができる。
本発明の半導体デバイスの製造方法において、前記裏面処理工程の前に、前記半導体ウエハのおもて面の機能構造を形成しない外周領域に、リング状の支持基板を接着するおもて面接着工程を含むことができる。この工程により、裏面処理によって生じるおそれのある半導体ウエハの変形や反りを防止することができる。半導体ウエハのおもて面には機能構造が形成されている領域があり、この領域に支持基板を接着すると、機能構造が破壊されるおそれがある。そこで、半導体ウエハの機能構造を形成しない外周領域に、リング状の支持基板を接着することで、半導体ウエハを補強する。
上記おもて面接着工程において、前記リング状の支持基板の接着は、シランカップリング剤を用いて行うことができる。シランカップリング剤であれば、高温プロセスを有する裏面処理の過程においても、半導体ウエハと支持基板との接着性を十分に確保することができる。シランカップリング剤は、半導体ウエハおよび支持基板のいずれにも塗付することが可能であり、半導体ウエハと支持基板の両方に塗付することもできる。
本発明の半導体デバイスの製造方法では、前記半導体ウエハと前記支持基板との接着界面にボイドが存在してもよい。接着界面に未接着部分としてボイドのような隙間があることにより、接着界面剥離工程において接着界面の剥離が容易となる。ボイドは、ボイドを形成する処理により形成することができる。また、自然発生的に存在する場合がある。
本発明の半導体装置の製造方法では、破断層形成工程において、前記レーザー光が、前記支持基板が接着した半導体ウエハの側面から前記接着界面に照射されることが好ましい。半導体ウエハ表面には、酸化膜、Ｐｏｌｙ−Ｓｉ膜、金属膜等から成るデバイスが形成されている場合があり、この場合にはレーザー光が透過されずに前記接着界面に照射されない。また、レーザー光の照射によりデバイスの機能を阻害してしまう場合がある。半導体ウエハの側面は、半導体ウエハの外周部を形成する面である。
本発明の半導体装置の製造方法では、前記レーザー光が、前記接着界面と垂直な方向から前記接着界面に照射されることも好ましい。その場合、半導体ウエハ側からでも支持基板側からでもかまわない。半導体ウエハ側の場合はデバイスに影響を与えない程度のレーザー出力であればよい。ただし、垂直方向から傾いた斜め方向からレーザー光を照射した場合、支持基板表面で反射し十分なエネルギーを接着界面に伝える事ができない場合がある。またレーザー照射装置内外に損傷を与えてしまう可能性がある。Ｓｉウエハ表面には、酸化膜、Ｐｏｌｙ−Ｓｉ膜，金属膜等から成るデバイスが形成されているため、レーザー光が透過されないからである。
本発明の半導体デバイスの製造方法において、半導体ウエハとしては、Ｓｉウエハを用いることができるが、これに限定されることなく、ＳｉＣウエハ、およびＧａＮウエハを採用することができる。
本発明の半導体デバイスの製造方法では、支持基板に高耐熱ガラス、Ｓｉウエハ、表面にＳｉＯ２層を有するＳｉウエハ、およびＳｉＣウエハから選択されるいずれかの基板を用いることが好ましい。なお、高耐熱ガラスとしては、石英ガラス、ホウ珪酸ガラス、アルミノ珪酸ガラスなどがある。これらの基板であれば、シランカップリング剤との接着性が良好であり、また、半導体ウエハの強度を十分に補うことができるからである。表面にＳｉＯ２層を有するＳｉウエハは、半導体ウエハと接着する接着面または当該接着面の裏面の少なくとも一方にＳｉＯ２層を有するＳｉウエハである。
ここで、支持基板の厚みは、厚い方が半導体ウエハの強度を補うことができるが、過剰に厚い支持基板は製造装置間の搬送や製造装置内での取り扱いの支障となることがある。したがって、半導体ウエハと支持基板の貼り合わせ後の厚さが、一般的な半導体ウエハの投入時の厚さ（例えば６００μｍ〜７００μｍ）となるものを使用することができる。また、接着界面剥離工程により半導体ウエハと分離する支持基板は、半導体ウエハの補強に繰り返し用いることができる。
本発明の半導体装置の製造方法において、シランカップリング剤が、ビニルシラン、エポキシシラン、スチリルシラン、メタクリルシラン、アクリルシラン、アミノシラン、ウレイドシラン、メルカプトシラン、スルフィドシラン、イソシアネートシランから選択される少なくとも１種であることが好ましい。これらのシランカップリング剤は、半導体ウエハや支持基板への密着性が良好であり、また、１０００℃程度の高温プロセスに適用可能な耐熱性を有するからである。
Ｓｉウエハを半導体ウエハとして用いる場合には、シランカップリング剤のメトキシ基等の加水分解性の官能基が加水分解されて生じた水酸基と、Ｓｉウエハ表面の水酸基が引き合い、加熱によって脱水して、Ｓｉ−Ｏ−Ｓｉ−Ｃができ、シランカップリング剤とＳｉウエハは結合する。その他の半導体ウエハも同様の機構で結合する。また、同様の機構でシランカップリング剤と支持基板も結合する。そして、シランカップリング剤は半導体ウエハ上で分子長よりも充分厚い膜厚で塗布されている。したがって、シランカップリング剤には、半導体ウエハと結合していない加水分解性の官能基も多く存在しており、これが支持基板と結合する。半導体ウエハと支持基板に存在するシランカップリング剤の反応性官能基同士が共重合反応を起こすことにより、半導体ウエハと支持基板は結合する。つまり、加熱により、シランカップリング剤を介して、半導体ウエハと支持基板は結合し、半導体ウエハ、シランカップリング剤、支持基板の積層構造とすることができる。したがって、シランカップリング剤の塗布前にはＵＶ、オゾン処理などの前処理をおこなってもよい。
ビニルシランとしては、ビニルトリエトキシシラン、ビニルトリメトキシシラン、ビニルトリス（２−メトキシエトキシ）シラン、およびビニルメチルジメトキシシランが、エポキシシランとしては、２−（３，４−エポキシシクロへキシル）エチルトリメトキシシラン、３−グリシドキシプロピルトリメトキシシラン、３−グリシドキシプロピルトリエトキシシラン、３−グリシドキシプロピルメチルジエトキシシラン、および３−グリシドキシプロピルトリエトキシシランが、スチリルシランとしては、ｐ−スチリルトリメトキシシランが、メタクリルシランとしては、３−メタクリロキシプロピルメチルジメトキシシラン、３−メタクリロキシプロピルトリメトキシシラン、３−メタクリロキシプロピルメチルジエトキシシラン、および３−メタクリロキシプロピルトリエトキシシランが、アクリルシランとしては、３−アクリロキシプロピルトリメトキシシランが、アミノシランとしては、Ｎ−２−（アミノエチル）−３−アミノプロピルメチルジメトキシシラン、Ｎ−２−（アミノエチル）−３−アミノプロピルトリメトキシシラン、Ｎ−２−（アミノエチル）−３−アミノプロピルトリエトキシシラン、３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリエトキシシラン、３−トリエトキシシリル-Ｎ-（１，３−ジメチル-ブチリデン）プロピルアミン、Ｎ−フェニル−３−アミノプロピルトリメトキシシラン、およびＮ−（ビニルベンジル）−２−アミノエチル−３−アミノプロピルトリメトキシシランの塩酸塩が、ウレイドシランとしては、３−ウレイドプロピルトリエトキシシランが、メルカプトシランとしては、3-メルカプトプロピルメチルジメトキシシラン、および3-メルカプトプロピルトリメトキシシランが、スルフィドシランとしては、ビス（トリエトキシシリルプロピル）テトラスルフィドが、イソシアネートシランとしては、３−イソシアネートプロピルトリエトキシシランが挙げられる。
本発明の半導体デバイスの製造方法において、前記裏面接着工程前の前記半導体ウエハの厚さは６インチ径で３００μｍ未満、８インチ径で４００μｍ未満であることが好ましい。これらの厚さであれば、研削や化学機械的研磨等により半導体ウエハを薄くする際に破棄する部分を減らすことができるため、半導体ウエハコストを充分に低減することができる。また、半導体デバイスの仕上がり時点での半導体ウエハの厚さは、半導体デバイスの所望の特性に対応して選択されるものである。例えば、数１０μｍ〜２００μｍである。
次いで、本発明の半導体デバイスの製造方法の実施の形態について、図面を参照してさらに具体的に説明する。この場合において、本発明は図面を参照した実施形態に限定されるものではない。
〈第１実施形態〉
図１は、本発明の半導体デバイスの製造方法の一例を示すプロセスフローである。図１のステップＳ１０１において、半導体ウエハを製造工程に投入する。この半導体ウエハは、Ｓｉ製のウエハであり、その厚さは、６インチ径で厚さ５００μｍである。次のステップＳ１０２の裏面接着工程で半導体ウエハに支持基板を貼り合わせるため、製造工程への投入時の半導体ウエハの厚さは５００μｍより薄くすることができる。例えば３００μｍ程度の厚さの半導体ウエハを投入することができる。このように、製造工程への投入時の厚さが薄い半導体ウエハを用いることで、後述する薄化工程で除去するＳｉの量を減らすことができる。
次にステップＳ１０２の裏面接着工程において、シランカップリング剤を用いて、半導体ウエハの裏面の全面もしくは一部分と支持基板とを接着する。機能構造を形成する際の高温加熱等により、半導体ウエハに変形や反りが生じないよう、支持基板を接着する。支持基板は、半導体ウエハと接着する面が、例えば半導体ウエハと同じ断面を有する形状のものを使用することができる。ここで、シランカップリング剤は、半導体ウエハの裏面のみに塗布してもよく、支持基板のみに塗布してもよい。また、半導体ウエハの裏面と支持基板の双方に塗布してもよい。また、シランカップリング剤は、半導体ウエハおよび支持基板の塗布面の全面に塗布してもよいし、接着面の一部分でもよい。すなわち、所望の接着強度が得られ、後述の半導体デバイスの製造工程に支障がなければ、接着対象面の一部分を接着すればよい。
半導体ウエハと支持基板との接着は、例えば、シランカップリング剤を介して半導体ウエハと支持基板とを積層して積層体とし、１００℃で２時間の熱処理を行うことにより、完了することができる。また、1．５気圧から５気圧の範囲で加圧してもよい。
次に、ステップＳ１０３の薄化工程において、半導体ウエハを薄化する。半導体ウエハに半導体デバイスが形成された仕上がり時点の半導体ウエハの厚さは、半導体デバイスの耐圧に応じて４０μｍ〜１２０μｍ程度である。ここで、半導体ウエハの厚さは、製造工程への投入時の半導体ウエハの厚さより薄くする（薄化する）必要がある。薄化工程では、製造工程への投入時の半導体ウエハの厚さを所定の厚さへ薄くするための加工を行う。加工方法としては、半導体ウエハの支持基板が接着されていない面に砥石を当てて研削してもよいし、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学機械研磨）を用いてもよい。ただし、半導体ウエハの支持基板が接着されていない面は、次の工程で機能構造を形成できるように平坦に加工する必要がある。
次に、ステップＳ１０４の機能構造形成工程において、半導体ウエハのおもて面に機能構造を形成する。この工程としては、例えば、深い拡散層を形成する工程がある。例えば、半導体デバイスとしてＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を形成する場合、半導体ウエハのおもて面側にｐ型の拡散層（ｐベース領域）を形成する。このような拡散層の形成領域に選択的に不純物イオンの注入を行い、続いて１０００℃，数時間の熱処理を行って不純物を拡散させる。このｐ型の拡散層は、半導体ウエハのおもて面側の表面から１０μｍ程度の深さまで拡散する必要があり、高温・長時間の熱処理が必要となる。
本発明では、薄化した半導体ウエハがシランカップリング剤で支持基板に固定されているため、イオン注入や熱処理の際、各製造装置間を搬送する場合にも、半導体ウエハが破損する等の問題はない。また、シランカップリング剤は耐熱性があるため、１０００℃を超える熱処理を行っても、半導体ウエハが剥離することはない。
ステップＳ１０４の機能構造形成工程では、ほかに、チャネル領域を形成するためのイオン注入および熱処理や、トレンチの形成、ゲート酸化膜の形成、ｎ型不純物イオン注入および熱処理によるエミッタ領域の形成、層間絶縁膜の形成、電極の形成等の工程が挙げられる。
半導体ウエハのおもて面側に機能構造が形成されると、次に半導体ウエハの裏面の工程に進むのであるが、その前に、ステップＳ１０５〜Ｓ１０７の工程により、半導体ウエハから支持基板を剥離する。まず、ステップＳ１０５の破断層形成工程において、半導体ウエハと支持基板とを接着するシランカップリング剤層に対して、半導体ウエハを透過するレーザー光の集光点を合わせて照射して、接着界面の外周部の少なくとも一部に破断層を形成する。レーザー光により改質された破断層は、支持基板を剥離する際の起点となる。
ステップＳ１０６の破断層剥離工程では、ステップＳ１０５にて形成した破断層を剥離し、ステップＳ１０７の接着界面剥離工程は、レーザー光により改質されていない接着界面を剥離する。破断層剥離工程と接着界面剥離工程は、連続した工程であり、破断層の剥離に続いて接着界面の剥離を連続して行うことが可能である。また、破断層を半導体ウエハの外周に沿ってリング状に設けた場合等、破断層の形成部分の形状によっては、破断層の剥離と接着界面の剥離を同時に行う場合がある。ステップＳ１０５〜Ｓ１０７の工程により、破断層を起点として、半導体ウエハから支持基板を剥離することができる。
次に、好ましくは、ステップＳ１０８のおもて面接着工程において、半導体ウエハのおもて面側に支持基板を貼り合わせて接着する。このおもて面側の支持基板は、後述の工程で裏面構造を形成する際に、半導体ウエハのおもて面を製造装置に固定するにあたり、すでに形成済みのおもて面側の機能構造の損傷を防ぐためのものである。おもて面側の支持基板は、裏面構造を形成する工程に耐えられる素材を用いればよい。また、支持基板は、半導体ウエハと接着する面が、例えば半導体ウエハと同じ断面を有する形状のものを使用することができる。また、支持基板は、リング状であってもかまわない。なお、おもて面側の支持基板の接着には、裏面構造を形成する工程で用いる温度や薬品に耐えられれば、樹脂等の有機系接着剤を用いることができる。
次に、ステップＳ１０９の裏面処理工程において、裏面構造を形成する。裏面構造を形成する工程としては、裏面の半導体領域（例えばコレクタ領域を形成するためのイオン注入および熱処理や、電極の形成等の工程が挙げられる。裏面の半導体領域の形成では、おもて面側に深い拡散層を形成するときのような高温・長時間のプロセスを行わないため、半導体ウエハのおもて面に支持部材を接着する際に樹脂等の有機系接着剤を用いることができる。
次に、好ましくは、ステップＳ１１０のおもて面側の支持基板剥離工程において、おもて面側の支持基板を剥離する。例えば、紫外線の照射によって粘着力を除去できる接着剤や、加熱によって粘着力を除去できる接着剤を用いることができる。
次に、好ましくは、ステップＳ１１１のダイシングにおいて、ダイシングソー等により半導体ウエハを切断して、半導体デバイスを個片化する。また、ダイシングしてから支持基板を剥離してもかまわない。ダイシングしてから支持基板を剥離する場合、支持基板にキズが入る恐れがあるため、剥離後にダイシングすることが望ましい。
上記第１実施形態により、従来と比べて半導体ウエハ投入時の半導体ウエハの厚さが薄い半導体ウエハを使用することができるため、薄化工程等の研削による半導体ウエハ材料の廃棄量を低減することができる。また、ウエハ厚さの薄い半導体ウエハを用いても、支持基板の補強効果により、おもて面の拡散工程の熱処理温度に耐えることができ、半導体ウエハの変形や反りを防止することができる。
〈第２実施形態〉
図２は、第１実施形態とは異なる本発明の半導体デバイスの製造方法の一例を示すプロセスフローである。ステップＳ１０１〜Ｓ１０７までの工程、およびＳ１０９の裏面処理工程は、第１実施形態（図１）と同じであるので、説明を省略する。第２実施形態では、第１実施形態とは異なり、ステップＳ１１８、およびＳ１１９〜Ｓ１２１の工程を経て、ステップＳ１１１のダイシングの工程へ移る。
ステップＳ１１８のおもて面接着工程では、例えばリング状の支持基板（例えば、耐熱ガラス製）にシランカップリング剤を塗布し、機能構造が形成された半導体ウエハのおもて面側に支持基板を接着する。リング状の支持基板の外径は、半導体ウエハの外径と同じである。半導体ウエハのおもて面には、デバイス形成領域の外周にデバイスが形成されない外周領域があり、リング状の支持基板のリング状の接着面の幅は、この外周領域の幅と同程度とする。また、リング状の支持基板の厚さは、半導体ウエハの強度を保てる程度の厚さであればよく、例えば３００μｍである。
シランカップリング剤を介して、リング状の支持基板を半導体ウエハのおもて面に密着させ、１００℃で２時間程度熱処理して、半導体ウエハに支持基板を接着する。リング状の支持基板は、半導体ウエハのデバイスが形成されない外周領域に接着されるので、リング状の支持基板の接着によって、すでに形成されているおもて面側の機能構造を損傷することはない。
ステップＳ１０９の裏面処理工程後、ステップＳ１１９のおもて面側の破断層形成工程、ステップＳ１２０のおもて面側の破断層剥離工程、およびステップＳ１２１のおもて面側の接着界面剥離工程により、半導体ウエハのおもて面に接着したリング状の支持基板を剥離する。これらの工程は、ステップＳ１０５〜Ｓ１０７と同様であり、まず、半導体ウエハとリング状の支持基板とを接着するシランカップリング剤層に対して、レーザー光を照射して、破断層を形成する。続いて、破断層を起点として、支持基板を半導体ウエハから剥離する。
最後に、ステップＳ１１１のダイシングにおいて、半導体ウエハを切断して、半導体デバイスを個片化する。また、ダイシングしてから支持基板を剥離してもかまわない。ダイシングしてから支持基板を剥離する場合、支持基板にキズが入る恐れがあるため、剥離後にダイシングすることが望ましい。
〈第３実施形態〉
第２実施形態で説明したリング状の支持基板を用いる実施形態として、例えば次のような実施形態にも適用することができる。
ここでは、図１のステップＳ１０１において、おもて面側が鏡面研磨処理された半導体ウエハを製造工程に投入する。この半導体ウエハは、Ｓｉ製のウエハであり、その厚さは、６インチ径で３００μｍである。おもて面側が鏡面研磨処理されているので、製造工程へ投入後、直ちにおもて面側のプロセスを開始することができる。
ステップＳ１０２の裏面接着工程において、半導体ウエハに支持基板を貼り合わせるため、製造工程への投入時の半導体ウエハの厚さを薄くすることができる。このように、製造工程への投入時の厚さが薄い半導体ウエハを用いることで、後述する薄化工程で除去するＳｉの量を減らすことができる。
次に、半導体ウエハの裏面を支持基板と接着する。第１実施形態のステップＳ１０２の裏面接着工程で説明した工程により接着してもよいが、半導体ウエハのおもて面側がすでに鏡面研磨処理されているので、これを損傷しないために、支持基板側にシランカップリング剤を塗布したのちに半導体ウエハの裏面をシランカップリング剤層上に載置することができる。なお、半導体ウエハと支持基板とをシランカップリング剤を用いて接着する点については、第１実施形態のステップＳ１０２と同様であるので、重複する説明は省略する。
機能構造形成工程において、第３実施形態では、半導体ウエハのおもて面が当初から鏡面研磨処理されているため、支持基板を接着した後、機能構造を形成する。機能構造形成工程としては、図１のステップＳ１０４と同様であるので、重複する説明は省略する。
半導体ウエハのおもて面側に機能構造を形成後、半導体ウエハの裏面処理工程に進むのであるが、その前に、半導体ウエハから支持基板を剥離する。支持基板の剥離は、ステップＳ１０５〜Ｓ１０７と同様であるので、重複する説明は省略する。
次に、おもて面接着工程により、半導体ウエハのおもて面にリング状の支持基板を接着する。この工程は、第２実施形態のステップＳ１１８のおもて面接着工程と同様の工程である。
おもて面接着工程により、半導体ウエハのおもて面にリング状の支持基板を接着して半導体ウエハを補強した後、半導体ウエハを所望の厚さに薄化する。第１実施形態では、半導体ウエハのおもて面側から薄化したが、第３実施形態では、半導体ウエハの裏面側から薄化する。半導体ウエハの薄化工程では、製造工程への投入時の半導体ウエハの厚さを所定の厚さへ薄くするための加工を行う。加工方法としては、半導体ウエハの支持基板が接着されていない面に砥石を当てて研削してもよいし、ＣＭＰを用いてもよい。半導体ウエハに半導体デバイスが形成された仕上がり時点の半導体ウエハの厚さは、半導体デバイスの耐圧に応じて４０μｍ〜１２０μｍ程度である。
なお、半導体ウエハのおもて面側は、外周領域にリング状の支持基板が接着している状態である。つまり、機能構造等が形成されているチップ形成領域の部分は半導体ウエハの厚さであり、外周領域は半導体ウエハの厚さに支持基板の厚さを加えた厚さとなる。この状態では、半導体ウエハのおもて面側を吸着固定して裏面の薄化を行うことが難しいので、支持基板の厚さによって生じる段差部に剥離可能な樹脂を充填して、おもて面側全面を平坦にしてから吸着固定する。あるいは、支持基板の厚さによって生じる段差と同形状の段差を有するステージに半導体ウエハを吸着してもよい。
次に、第１実施形態のステップＳ１０９の裏面処理工程により、裏面構造を形成する。そして、第２実施形態のステップＳ１１９〜Ｓ１２１の各工程により、おもて面側の支持基板を剥離する。最後、第１実施形態のステップＳ１１１のダイシングにより、半導体デバイスを個片化する。
〈第４実施形態〉
第２実施形態で説明したリング状の支持基板を用いる実施形態として、さらに次のような実施形態にも適用することができる。
第３実施形態では、半導体ウエハのおもて面側が鏡面研磨処理された半導体ウエハを製造工程に投入したが、第４実施形態では、図１のステップＳ１０１において、このような鏡面研磨処理前の半導体ウエハを投入してもよい。第３実施形態のように、半導体ウエハの裏面に支持基板を接着した後、半導体ウエハのおもて面を研磨する研磨工程を追加すればよい。このように研磨工程を追加することで、鏡面研磨処理前の安価な半導体ウエハを適用することができる。なお、裏面処理工程において、高温でかつ長時間のプロセスを伴う場合には、上記の第２、第３、第４実施形態を用いることができる。
図３〜図１２を参照して、本発明の半導体デバイスの製造方法の第２実施形態について説明する。図３は、本発明の製造方法のうち、裏面接着工程を示す断面図である。半導体ウエハ１のおもて面を１ａ、裏面を１ｂとし、裏面１ｂの実質的に全面にシランカップリング剤２を塗付する（図３ａ）。シランカップリング剤は所定の濃度になるように純水等で希釈して用いられる。シランカップリング剤の濃度は、半導体ウエハと支持基板の接着強度と剥離のし易さに影響を与える。濃度が高くなるに従い、結合に寄与するシランカップリング剤の分子が増えるために、接着強度は増加する。一方で、剥離はしにくくなる。したがって、研磨や機能構造の形成などに必要な強度と剥離のしやすさを共に満たす濃度範囲は０．１質量％から２．０質量％が好ましい。続いて、支持基板３ａの表面の実質的に全面にもシランカップリング剤２を塗付し（図３ｂ）、半導体ウエハ１と支持基板３ａを貼り合わせる（図３ｃ）。その後、例えば、９０℃〜２００℃で１０分〜６時間加熱してシランカップリング剤を反応させることにより、半導体ウエハ１に支持基板３ａを接着することができる。なお、半導体ウエハ１に支持基板３ａを接着することができるのであれば、半導体ウエハ１の裏面１ｂの一部分のみにシランカップリング剤を塗付し、半導体ウエハ１と支持基板３ａを貼り合わせることもできる。
図４は、本発明の製造方法のうち、機能構造形成工程、破断層形成工程、破断層剥離工程、および接着界面剥離工程を示す断面図である。図３の工程により支持基板３ａを接着した半導体ウエハ１に対し（図４（ａ））、ガードリング形成工程、ゲート形成工程、エミッタ形成工程、およびコンタクト形成工程等を経て、おもて面側機能構造５を形成する（図４（ｂ））。おもて面側機能構造５を形成した後、図４（ｃ）の矢印で示すように、半導体ウエハ１のおもて面１ａと平行となるように、半導体ウエハ１の裏面１ｂの接着界面の外周端から内側にかけて焦点を結ぶように、レーザー光６を照射して破断層を形成する（図４（ｃ））。このレーザー光６の照射は、半導体ウエハ１から支持基板３ａを剥離するための準備工程である。
半導体ウエハ１から支持基板３ａを剥離するための準備工程を含めた剥離工程について、図５を参照してさらに説明する。図５（ｂ）に示すように、おもて面側機能構造５の形成処理を終えた半導体ウエハ１と支持基板３ａとの接着界面の外周部端部から内側にかけて、レーザー光の焦点を結ぶようにレーザー光６を照射し、走査して、接着界面に破断層７を設ける。その際、レーザー光は、深い位置からの照射である事が望ましいので接着層内側から外周部端部に移動させることが望ましい。まず、内部に破断層を設ける。そして、結合の無い、開放されている外周部端部に向けて、破断層を形成することにより、均一な破断層を形成することができる。前記外周端部から内側にかけての破断層７の長さはウエハ直径でもよいが、好ましくは外周端部から距離は１ｍｍから２０ｍｍであり、さらに好ましくは外周端部からの距離は２ｍｍから５ｍｍである。１ｍｍから２０ｍｍの長さがあれば剥離は可能であり、短い方が処理時間は短いため好ましい。破断層７は、１ｍｍから２０ｍｍの幅を起点とした界面剥離が発生すれば接着界面に沿って剥離させる事が可能である。その起点を作るのに図１１ｃの様にウエハを吸着し持ち上げる必要があるため、その機構の制限により２０ｍｍ程度の破断層７を形成させる場合がある。
破断層７の円周方向の長さは全周（図５（ｃ））でもよいし、全周の全てに必ずしも破断層７を設けなくてもよいが、半円周程度の長さに形成することが好ましい。破断層７を全周に形成するには図５（ｃ）に示すようにレーザー光を照射しながらウエハを矢印の向きに回転させることが好ましい。また、必ずしも、円周方向でなくとも、半導体ウエハ１の接着界面の外周端の一部に外周端から中心方向に、内側まで、照射し、走査して破断層７を形成することができる。この場合、円周方向の破断層７の長さを短くすることもできる（図５（ｄ））。また、半導体ウエハ１の外周部の接着界面にレーザー光を照射する際に、前述の説明では、ウエハ１のおもて面１ａと平行となるように半導体ウエハ１の側面からレーザー光を照射したが、ウエハ面に垂直な方向からレーザー光を照射することにより、接着界面の外周部端部から外周部端部の内側にかけて焦点を結ぶようにレーザー光を照射してもよい。照射する方向は、デバイスの機能を損なわない範囲で、半導体ウエハ側からでも支持基板側からでもかまわない。
以下に、レーザー照射方法について説明する。光子のエネルギーｈνが材料の吸収のバンドギャップＥＧよりも小さいと、光学的に透明となる。よって、材料に吸収が生じる条件は、ｈν＞ＥＧである。しかし、光学的に透明でも、レーザー光の強度を非常に大きくすると、ｎｈν＞ＥＧの条件（ｎ＝２、３、４・・・）で材料に吸収が生じる。この現象を多光子吸収という。パルス波の場合、レーザー光の強度はレーザー光の集光点のピークパワー密度（Ｗ／ｃｍ２）で決まる。一般的にはピークパワー密度が１×１０８（Ｗ／ｃｍ２）以上の条件で多光子吸収が生じる。ピークパワー密度は、（集光点におけるレーザー光の１パルス当たりのエネルギー）÷（レーザー光のビームスポット断面積×パルス幅）により求められる。また、連続波の場合、レーザー光の強度はレーザー光の集光点の電界強度（Ｗ／ｃｍ２）で決まる。本発明の接着界面の場合、良好に破断層が形成されるピークパワー密度は1×1010 W/cm2から1×1012 W/cm2である。なお、集光点はレンズ等を用いて実際に光が集光された点を示す。使用した光学系で最も集光された点の場合、集光点と焦点は一致する。
本発明の破断層形成工程では、多光子吸収が生じる条件で接着界面に焦点を合わせてレーザー光を照射して破断層７を形成する。本発明では、半導体ウエハがレーザー光を吸収することにより半導体ウエハが発熱して破断層が形成されるのではなく、レーザー光は半導体ウエハを透過して接着界面に多光子吸収を発生させて破断層を形成する。レーザー光は半導体ウエハに吸収されないので、半導体ウエハの表面が溶融することはない。
なお、本発明においては破断層とは、シランカップリング剤による結合状態が解消された層であり、シランカップリング剤により結合した半導体ウエハと支持基板の接着界面に生じる。具体的には、ＣＯ2レーザー等を吸収したＳｉ-Ｏ-Ｓｉ結合が乖離し、ウエハと支持基板の結合が解消される。レーザー光の集光点での多光子吸収がシランカップリング剤を含む前記接着界面で生じやすく、そのため破断層が形成しやすい。つまり、前記接着界面では、ガラスやシリコンに比べて、低いエネルギーで結合が乖離し、破断層を形成しやすい。また、半導体ウエハと支持基板の結合は、シランカップリング剤を介しているため、Ｓｉウエハやガラスなどのバルク自体の結合よりはるかに弱いと考えられる。
本発明の破断層形成工程において、レーザー光およびレーザー光の照射条件は、例えば次のとおりとすることができる。
（Ａ）レーザー光
光源：ＣＯ２レーザー
波長：１０．６μｍ
レーザー光スポット断面積：３．１４×１０−８ｃｍ２
発振形態：Ｑスイッチパルス
繰り返し周波数：１００ｋＨｚ
パルス幅：３０ｎｓ
出力：出力＜１ｍＪ／パルス
レーザー光品質：ＴＥＭ００
偏光特性：直線偏光
（Ｂ）集光用レンズ
レーザー光波長に対する透過率：６０％
（Ｃ）支持基板を接着した半導体ウエハを載置する載置台の移動速度：１００ｍｍ／秒
ピークパワー密度：1×1012 W/cm2
なお、レーザー光源については、ＣＯ２レーザーに限定されるものではなく、波長についても支持基板および半導体ウエハを透過する波長領域であればよい。具体的には、Ｓｉウエハの場合は赤外域の光でなければ吸収するため（近赤外以下の波長は吸収）ＣＯ２レーザーが該当する。また、ＳｉＣウエハなどのバンドギャップの広い基板は、可視光も透過するので３５５ｎｍ以上の波長をもつレーザー光であれば可能である。例えば、Ｎｄ：ＹＡＧやＹＬＦレーザーの３倍波、２倍波、基本波が、レーザー光源として挙げられる。
なお、レーザー光品質がＴＥＭ００とは、集光性が高くレーザー光の波長程度まで集光可能であることを意味する。
支持基板３ａを半導体ウエハ１から剥離する際は、半導体ウエハ１の外周部分の一部を持ち上げ、まず、半導体ウエハ外周部に設けられている破断層７を剥離させて剥離のきっかけを作り、次に半導体ウエハ１全体を持ち上げるまで徐々に順に引き上げて全体を剥離する方法をとることができる（図４（ｃ）、図５（ｂ））。また、その持ちあげを数段に分けてもよい。持ち上げる角度を制限すれば、持ち上げられる半導体ウエハ１の厚みが薄くなっていても、割れない程度に反り上がる結果、貼り合せた支持基板３ａを剥離することができる。これらの工程により、半導体ウエハ１のおもて面１ａを加工することができる。
図６は、本発明の製造方法のうち、おもて面接着工程を示す断面図である。半導体ウエハ１のおもて面１ａには、おもて面側機能構造５が形成されている（図６ａ）。このおもて面機能構造５にシランカップリング剤が付着しないように、おもて面機能構造５が形成されていない半導体ウエハ１のおもて面１ａの外周部分、例えば、半導体ウエハの外周部端部から３ｍｍ程度内側の部分の全体にシランカップリング剤２を塗付する（図６ａ）。続いて、おもて面機能構造を被覆しないようにリング状となっている支持基板３ｂの表面全面にシランカップリング剤２を塗付し（図６ｂ）、半導体ウエハ１と支持基板３ｂを貼り合わせる（図６ｃ）。その後、例えば、９０℃〜２００℃で１０分〜６時間加熱してシランカップリング剤を反応させることにより、半導体ウエハ１に支持基板３ｂを接着することができる。なお、半導体ウエハ１に支持基板３ｂを接着することができるのであれば、半導体ウエハ１のおもて面１ａの外周部分の一部分のみにシランカップリング剤を塗付し、半導体ウエハ１と支持基板３ｂを貼り合わせることもできる。
図７は、支持基板３ｂの斜視図である。支持基板３ｂの外径は半導体ウエハの外径と同じであり、例えば外径が６インチの半導体ウエハには、外径が６インチの支持基板３ｂを用いることが好ましい。半導体ウエハと接着する面およびこれとは反対側の面は平坦であり、幅ａは約２ｍｍ〜５ｍｍとすることができる。
図８は、機能構造形成工程後の半導体ウエハのおもて面を表す平面図である。半導体ウエハ１のおもて面１ａは、機能構造を形成する領域となる機能構造形成領域１ｃと、機能構造が形成されない外周領域１ｄに分類することができる。おもて面機能構造５は、機能構造形成領域１ｃに形成される。支持基板３ｂの幅ａは、外周領域の幅ｂと同程度であることが好ましい。
図９は、おもて面側の破断層形成工程、おもて面側の破断層剥離工程、おもて面側の接着界面剥離工程を示す断面図である。図４の工程により半導体ウエハ１のおもて面１ａにおもて面側機能構造５を加工し、その後、図６の工程により支持基板３ｂを接着した半導体ウエハ１に対し（図９（ａ））、イオン注入および熱処理、電極の形成等を含む工程を経て、裏面デバイス構造８を形成する（図９（ｂ））。裏面デバイス構造８を形成した後、図４および図５で説明したように、接着界面へレーザー光を照射して破断層を形成し、支持基板３ｂを半導体ウエハ１から剥離する（図９（ｃ））。これらの工程により、半導体ウエハ１の裏面１ｂを加工することができる。
図１０は、半導体ウエハと支持基板との接着界面にボイドが存在する半導体ウエハおよび支持基板の断面図（ａ）（ｂ）、および超音波影像写真（ｃ）である。半導体ウエハ１に対し、同径の支持基板３ｃを用意する（図１０（ａ））。ここで、支持基板３ｃは、半導体ウエハ１との接着面に部分的にボイド９を有する。ボイド９は、支持基板３ｃを半導体ウエハ１と接着する前に、支持基板３ｃの表面にアルゴンプラズマ等を全面的または、部分的に照射することにより、形成することができる。アルゴンプラズマを基板表面に照射することにより、支持基板材料はアルゴンイオンによりスパッタリングされ、支持基板表面に微細な凹凸を形成する。これにより、前記微細な凹凸にシランカップリング剤が入り込まず、結合しない個所を形成するため、ボイドが形成される。前記微細な凹凸はシランカップリング剤の分子の大きさに比べて小さくてもよく、１０ｎｍから１０μｍの大きさが好ましい。なお、前記アルゴンプラズマは、ネオン、クリプトンなどの不活性ガスのプラズマであってもよく、水素プラズマ、窒素プラズマであってもよい。また、一般的にドライエッチングで用いられる装置であってもよい。好ましくは、イオンビームスパッタリングのように特定のイオンを特定方向に加速し、支持基板表面をエッチングする方法である。しかし、支持基板乃至、半導体ウエハに微細な凹凸を形成できるものであれば、前記方法に限定されるものではない。また、自然発生的に、ボイドが存在する場合もある。いずれも、支持基板あるいは半導体ウエハの接着面に、均一にシランカップリング剤が形成されず、局部的にシランカップリング剤が十分に無い場合に生じる。半導体ウエハ１と支持基板３ａを接着した場合に、接着界面にボイドが存在する（図１０（ｂ））。接着界面に未接着部分としてボイドのような隙間があることにより、接着界面剥離工程において接着界面の剥離が容易となる。図１０（ｃ）は、半導体ウエハと支持基板との接着界面の超音波影像写真である。半導体ウエハ１の表面方向から撮った写真であり、接着界面で白い斑点状に分布しているボイドを確認することができる。なお、前記ボイド大きさは５μｍ〜５ｍｍであり、深さは１００ｎｍ以下が好ましい。
図１１は、本発明にかかる破断層剥離工程と接着界面剥離工程の一実施形態を示す断面図である。おもて面側に機能構造５を形成した半導体ウエハ１と支持基板３ｃを接着し、ボイド９を有する場合を例とする（図１１（ａ））。この半導体ウエハ１の側面から接着界面へレーザー光６を照射し、図５（ｃ）にて説明したように、接着界面の全周の全てに破断層７を形成する（図１１（ａ））。次に、おもて面側機能構造５を形成した半導体ウエハ１のおもて面１ａを吸着装置１１、および吸着装置１２で固定する。支持基板３ｃの裏面はウエハ固定ステージ１３でバキュームチャックまたは静電チャックすることにより、固定する（図１１（ｂ））。これらの吸着装置およびウエハ固定ステージを用いて破断層および接着界面を剥離する。吸着装置１１は、破断層７を剥離のきっかけを作るための吸着装置であり、半導体ウエハ１のおもて面１ａの外周端部を固定する。また、吸着装置１２は、接着界面および吸着装置１１により剥離されなかった破断層７を剥離するための吸着装置であり、吸着装置１１で固定されなかった半導体ウエハ１のおもて面１ａを固定する。ウエハ固定ステージ１３は、吸着装置１１および吸着装置１２による剥離を補助するべく、支持基板３ｃが動かないように支持基板３ｃの裏面を固定する。吸着装置１１の吸着面と吸着装置１２の吸着面を面一の状態で同時に可動し、さらに、吸着装置１２とは独立して吸着装置１１のみでも可動できるように構成されている。そして、破断層７を剥離するために、吸着装置１２は静止した状態で（図１１（ｂ））、吸着装置１１を半導体ウエハ１の端部を持ち上げる方向（図１１（ｃ）の矢印の方向）へ持ち上げる。そして、半導体ウエハ１と支持基板３ｃの接着界面端部（各ウエハの外周端部）の破断層７を剥離し、接着界面全体を剥離するきっかけ（剥離部）を作る（図１１（ｃ））。このときの半導体ウエハ１の端部を持ち上げる方向は、吸着装置１１、１２の吸着面に垂直の方向よりやや角度を持つように、傾斜した方向である。具体的には１°から１０°が好ましい。内側への傾斜が大きいと、接着界面の端部の剥離のきっかけを作りやすいが、吸着装置１１と吸着装置１２との境界付近に大きな応力がかかってしまう。したがって、半導体ウエハ１が割れない程度に傾けて、半導体ウエハ１の外周を持ち上げるとよい。その後、吸着装置１１の吸着面を吸着装置１２の吸着面と面一の状態に戻し、続いて、吸着装置１１、１２の吸着面を面一に保ったまま、先に吸着装置１１によって形成された剥離部から連続して剥離する方向（図１１（ｄ）の矢印の方向）に持ち上げる。吸着装置１１、１２の吸着面を徐々に傾けていき、接着界面全体を剥離する（図１１（ｄ））。吸着装置１１と吸着装置１２を段階的に引っ張ることにより、破断層７の剥離を起点にして接着界面に沿って亀裂が生じることで、接着界面にて剥離することができる。この例では、接着界面にはボイド９があり、ボイド９の部分ではシランカップリング剤による接着がされていないため、剥離が容易である。ここで、吸着装置１１によって吸着するのは、図５（ｄ）のように、ウエハの一部にのみレーザーを照射した場合は、そのレーザーを照射した箇所とするのがよい。図１２に示したように、吸着装置１１、１２を備えた剥離装置は、接着界面にボイド９のある場合に限らず用いることができる。たとえば、ボイド９を設けずに半導体ウエハと支持基板とを接着し、図５（ｃ）（ｄ）のようにレーザーを照射した半導体基板に対しても適用できる。なお、上記「面一」とは吸着装置１１が剥離開始の位置、吸着装置１２と同じ高さ（おもて面側機能構造５との吸着面）のことである。
図１２は、図１１とは異なる本発明にかかる破断層剥離工程と接着界面剥離工程の一実施形態を示す断面図である。おもて面側に機能構造５を形成した半導体ウエハ１と支持基板３ｃを接着し、ボイド９を有する場合を例とする（図１２（ａ））。前記半導体ウエハ１のおもて面１ａに、接着剤１４でサポート材１５を貼り付ける（図１２（ａ））。サポート材１５は、Ｓｉ、ＳｉＣおよびガラス等を素材とすることができる。この支持基板３ｃの側面または裏面から接着界面へレーザー光６を照射し、接着界面の全周の全てに破断層７を形成する（図１２（ｂ））。次に、サポート材１５の裏面および支持基板３ｃの裏面を、それぞれウエハ固定ステージ１６、１３でバキュームチャックまたは静電チャックすることにより、固定する（図１２（ｃ））。そして、ウエハ固定ステージ１６を吸着面に垂直の方向よりやや角度を持つように、たとえば５°程度傾斜した方向（図１２（ｄ）の矢印の方向）へ引っ張ることにより、半導体ウエハ１を端部から持ち上げ、接着界面端部と当該端部の破断層７を剥離し、接着界面全体を剥離するきっかけを作る（図１２（ｄ））。その後、ウエハ固定ステージ１６をさらに図１２（ｄ）の矢印の方向へ引っ張ることにより持ち上げ、接着界面全体を剥離する（図１２（ｄ））。図１２に示した構成は、接着界面にボイド９のある場合に限らず用いることができる。たとえば、ボイド９を設けずに接着し、図５（ｃ）（ｄ）のようにレーザーを照射した半導体基板に対しても適用できる。
以上の図３〜図１２にて説明した方法により、半導体デバイスを製造することができる。なお、図５、および図１０〜図１２では、半導体ウエハ１の裏面１ｂと支持基板３ａ、３ｃとの接着を例として説明したが、半導体ウエハ１のおもて面１ａと支持基板３ｂとを接着する場合においても、同様の説明をすることができる。図３〜図１２にて説明した方法によれば、おもて面側機能構造５や裏面デバイス構造８を形成する際に、拡散温度として１０００℃程度の高温プロセスを含む場合であっても、問題なく半導体デバイスを製造することができる。
以下、本発明を実施例及び比較例に基づき説明するが、本発明は実施例及び比較例に限定されるものではない。
〈支持基板の接着〉
[実施例１]
６インチ径で厚さ５００μｍのＳｉウエハを半導体ウエハとし、この半導体ウエハの裏面と支持基板（高耐熱ガラス製、外径６インチ、幅３ｍｍ、厚さ３００μｍ）の表面にシランカップリング剤をマスクとスキージを使用して塗布した。なお前記スキージとは合成ゴムで作製された塗布用治具である。シランカップリング剤として、エポキシシランである3-グリシドキシプロピルトリメトキシシラン（信越シリコーン社製「KBM-403」）を用いた。純水で希釈し、3-グリシドキシプロピルトリメトキシシランの濃度を０．１質量％として用いた。その後、半導体ウエハの裏面と支持基板を貼り合わせ、接着した。塗布して貼り合わせた後、10分間放置し、140℃で２時間加熱して硬化させた。
[実施例２]
エポキシシランに代えてアミン系シランの3-トリエトキシシリル-Ｎ-（1,3-ジメチル-ブチリデン）プロピルアミン（信越シリコーン社製「KBE-9103」）をシランカップリング剤として使用する以外は、実施例１と同様の方法により、半導体ウエハの裏面と支持基板を貼り合わせた。
〈耐熱性試験〉
実施例１〜実施例２の支持基板を接着した半導体ウエハが、１０００℃の高温プロセスへ適用可能であるか確認するべく、耐熱性試験およびヒートサイクル試験を実施した。耐熱性試験は、実施例１〜実施例２の半導体ウエハを、１１００℃条件下において２時間曝露する条件により行い、シランカップリング剤の接着性および半導体ウエハの異常の有無について評価した。結果として、実施例１〜実施例２のいずれの半導体ウエハについても、シランカップリング剤の接着性および半導体ウエハに異常はみられなかった。
以上説明した実施例によれば、本発明によれば、１０００℃程度の高温プロセスに適用可能な半導体ウエハに支持基板を接着する方法、および半導体デバイスの製造方法を提供することができる。
１ 半導体ウエハ
１ａ 半導体ウエハのおもて面
１ｂ 半導体ウエハの裏面
２ シランカップリング剤
３ａ、３ｂ、３ｃ 支持基板
５ おもて面側機能構造
６ レーザー光
７ 破断層
８ 裏面デバイス構造
９ ボイド
１１、１２ 吸着装置
１３、１６ ウエハ固定ステージ
１４ 接着剤
１５ サポート材

Claims (10)

  1. 半導体デバイスの製造方法であって、
    シランカップリング剤を用いて、半導体ウエハの裏面の少なくとも一部と、支持基板とを接着する裏面接着工程と、
    前記半導体ウエハのおもて面に機能構造を形成する機能構造形成工程と、
    前記半導体ウエハと前記支持基板との接着界面に、半導体ウエハを透過するレーザー光の集光点を合わせて照射して、前記接着界面の外周部の一部に破断層を形成する破断層形成工程と、
    前記破断層を剥離する破断層剥離工程と、
    前記接着界面を剥離する接着界面剥離工程と、
    前記半導体ウエハの裏面に裏面処理をする裏面処理工程と
    を含み、前記裏面接着工程において、前記シランカップリング剤が前記半導体ウエハと前記支持基板との両方に結合する、半導体デバイスの製造方法。
  2. 前記裏面処理工程の前に、前記半導体ウエハのおもて面の機能構造を形成しない外周領域に、リング状の支持基板を接着するおもて面接着工程を含む請求項１記載の半導体デバイスの製造方法。
  3. 前記リング状の支持基板の接着は、シランカップリング剤を用いて行う請求項２記載の半導体デバイスの製造方法。
  4. 前記半導体ウエハと前記支持基板との接着界面にボイドが存在する請求項１〜請求項３のいずれかに記載の半導体デバイスの製造方法。
  5. 前記レーザー光が、前記支持基板が接着した半導体ウエハの側面から前記接着界面に照射される請求項１〜請求項４のいずれかに記載の半導体デバイスの製造方法。
  6. 前記レーザー光が、前記接着界面と垂直な方向から前記接着界面に照射される請求項１〜請求項５のいずれかに記載の半導体デバイスの製造方法。
  7. 前記半導体ウエハがＳｉウエハ、ＳｉＣウエハ、およびＧａＮウエハから選ばれるいずれかのウエハである請求項１〜請求項６のいずれかに記載の半導体デバイスの製造方法。
  8. 前記支持基板が高耐熱ガラス、Ｓｉウエハ、表面にＳｉＯ２層を有するＳｉウエハ、およびＳｉＣウエハから選択されるいずれかの基板である請求項１〜請求項７のいずれかに記載の半導体デバイスの製造方法。
  9. 前記シランカップリング剤が、ビニルシラン、エポキシシラン、スチリルシラン、メタクリルシラン、アクリルシラン、アミノシラン、ウレイドシラン、メルカプトシラン、スルフィドシラン、イソシアネートシランから選択される少なくとも１種である請求項１〜請求項８のいずれかに記載の半導体デバイスの製造方法。
  10. 前記裏面接着工程前の前記半導体ウエハの厚さが６インチ径で３００μｍ未満、８インチ径で４００μｍ未満である請求項１〜請求項９のいずれかに記載の半導体デバイスの製造方法。
JP2014541447A 2013-04-04 2014-04-04 半導体デバイスの製造方法 Expired - Fee Related JP5967211B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013078570 2013-04-04
JP2013078570 2013-04-04
PCT/JP2014/059989 WO2014163188A1 (ja) 2013-04-04 2014-04-04 半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP5967211B2 true JP5967211B2 (ja) 2016-08-10
JPWO2014163188A1 JPWO2014163188A1 (ja) 2017-02-16

Family

ID=51658475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014541447A Expired - Fee Related JP5967211B2 (ja) 2013-04-04 2014-04-04 半導体デバイスの製造方法

Country Status (5)

Country Link
US (1) US9728441B2 (ja)
JP (1) JP5967211B2 (ja)
CN (1) CN105009253B (ja)
DE (1) DE112014001822T5 (ja)
WO (1) WO2014163188A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102165162B1 (ko) * 2014-03-12 2020-10-14 삼성디스플레이 주식회사 기판 박리 장치 및 이를 이용한 소자 제조 방법
JP6298393B2 (ja) * 2014-10-30 2018-03-20 東京応化工業株式会社 支持体分離方法
JP2018507539A (ja) * 2015-01-14 2018-03-15 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板スタックから基板を剥離するための方法および装置
WO2016143583A1 (ja) * 2015-03-10 2016-09-15 日本電気硝子株式会社 半導体用支持ガラス基板及びこれを用いた積層基板
JP2017097059A (ja) * 2015-11-19 2017-06-01 日本電気硝子株式会社 パターニング基板の製造方法、及び積層体
JP6463664B2 (ja) * 2015-11-27 2019-02-06 信越化学工業株式会社 ウエハ加工体及びウエハ加工方法
US11020092B2 (en) 2015-12-22 2021-06-01 Koninklijke Philips N.V. Multi-site concurrent ultrasound blood flow velocity measurement for continuous hemodynamic management
US10373830B2 (en) * 2016-03-08 2019-08-06 Ostendo Technologies, Inc. Apparatus and methods to remove unbonded areas within bonded substrates using localized electromagnetic wave annealing
JP2018144052A (ja) * 2017-03-02 2018-09-20 株式会社ブイ・テクノロジー レーザリフトオフ装置及びレーザリフトオフ方法
JP6777243B2 (ja) * 2017-10-19 2020-10-28 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN114127032B (zh) 2019-07-25 2023-04-28 Ａｇｃ株式会社 层叠构件
JP7537434B2 (ja) 2019-07-25 2024-08-21 Ａｇｃ株式会社 積層部材
JP7477835B2 (ja) * 2020-04-15 2024-05-02 株式会社デンソー 半導体チップの製造方法
US11362038B2 (en) 2020-05-28 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography alignment process for bonded wafers
DE102020126211A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Photolithographie-Ausrichtungsprozess für gebondete Wafer
JP2023045431A (ja) * 2021-09-22 2023-04-03 株式会社東芝 基板用仮接着剤及び基板加工方法
IT202200007052A1 (it) * 2022-04-08 2023-10-08 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo semiconduttore a canale verticale e dispositivo semiconduttore a canale verticale
CN115223851B (zh) * 2022-09-21 2022-12-09 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种机械式晶片分离方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163338A (ja) * 2001-08-22 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
JP2004064040A (ja) * 2002-06-03 2004-02-26 Three M Innovative Properties Co 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
JP2004179649A (ja) * 2002-11-12 2004-06-24 Sony Corp 超薄型半導体装置の製造方法および製造装置
JP2013026247A (ja) * 2011-07-15 2013-02-04 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2013033814A (ja) * 2011-08-01 2013-02-14 Jsr Corp 基材の処理方法、半導体装置および仮固定用組成物

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629385A (ja) 1992-07-09 1994-02-04 Fujitsu Ltd 半導体ウエハの接着方法
US6455443B1 (en) * 2001-02-21 2002-09-24 International Business Machines Corporation Method of fabricating low-dielectric constant interlevel dielectric films for BEOL interconnects with enhanced adhesion and low-defect density
US7534498B2 (en) 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
CN1703773B (zh) 2002-06-03 2011-11-16 3M创新有限公司 层压体以及用该层压体制造超薄基片的方法和设备
JP4634089B2 (ja) 2004-07-30 2011-02-16 浜松ホトニクス株式会社 レーザ加工方法
KR101436115B1 (ko) * 2007-04-27 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법, 및 반도체장치의 제조방법
US20080314446A1 (en) * 2007-06-25 2008-12-25 General Electric Company Processes for the preparation of solar-grade silicon and photovoltaic cells
JP5437626B2 (ja) * 2007-12-28 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
WO2013080495A1 (ja) * 2011-11-29 2013-06-06 シャープ株式会社 表示装置用基板およびそれを備えた表示装置
US9324449B2 (en) * 2012-03-28 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, signal processing unit having the driver circuit, method for manufacturing the signal processing unit, and display device
US20140116615A1 (en) * 2012-10-25 2014-05-01 Central Glass Company, Limited Adhesive Composition, Bonding Method Using Adhesive Composition, and Separation Method After Bonding
US9315696B2 (en) * 2013-10-31 2016-04-19 Dow Global Technologies Llc Ephemeral bonding

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163338A (ja) * 2001-08-22 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
JP2004064040A (ja) * 2002-06-03 2004-02-26 Three M Innovative Properties Co 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
JP2004179649A (ja) * 2002-11-12 2004-06-24 Sony Corp 超薄型半導体装置の製造方法および製造装置
JP2013026247A (ja) * 2011-07-15 2013-02-04 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2013033814A (ja) * 2011-08-01 2013-02-14 Jsr Corp 基材の処理方法、半導体装置および仮固定用組成物

Also Published As

Publication number Publication date
US20150380292A1 (en) 2015-12-31
US9728441B2 (en) 2017-08-08
CN105009253A (zh) 2015-10-28
CN105009253B (zh) 2017-11-14
JPWO2014163188A1 (ja) 2017-02-16
WO2014163188A1 (ja) 2014-10-09
DE112014001822T5 (de) 2015-12-24

Similar Documents

Publication Publication Date Title
JP5967211B2 (ja) 半導体デバイスの製造方法
JP5725430B2 (ja) 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
TWI240965B (en) Semiconductor wafer dividing method and apparatus
US8969177B2 (en) Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
JP5599342B2 (ja) 半導体装置の製造方法
TWI605953B (zh) 層積體之分離方法
US9779968B2 (en) Method for processing semiconductor substrate and method for manufacturing semiconductor device in which said processing method is used
TW201231290A (en) Laminate and separation method of same
JP5610328B1 (ja) 半導体デバイスの製造方法
CN105190844A (zh) 半导体装置的制造方法
KR20150016115A (ko) 적층 웨이퍼의 가공 방법
JP2006080237A (ja) 半導体装置及びその製造方法
JP2009212439A (ja) 半導体装置の製造方法および半導体製造装置
JP4826290B2 (ja) 半導体素子の製造方法
JP2012038932A (ja) 半導体ウェーハの薄厚化方法および貼り合せウェーハの製造方法
JP2005129653A (ja) 半導体装置の製造方法
JP2004140266A (ja) 薄膜層ウェハ製造方法、及び薄膜層ウェハ
JP7182105B2 (ja) Ｉｉｉ族窒化物半導体デバイスの製造方法
TWI835575B (zh) 半導體晶圓的製造方法
JP4697014B2 (ja) 半導体装置の製造方法および半導体製造装置。
JP2006032598A (ja) 半導体装置の製造方法および半導体装置
TW202437366A (zh) 半導體晶圓的製造方法
CN117334572A (zh) 晶圆切割方法
JP2009111146A (ja) 半導体チップ及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160620

R150 Certificate of patent or registration of utility model

Ref document number: 5967211

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees