JP2006080237A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006080237A
JP2006080237A JP2004261567A JP2004261567A JP2006080237A JP 2006080237 A JP2006080237 A JP 2006080237A JP 2004261567 A JP2004261567 A JP 2004261567A JP 2004261567 A JP2004261567 A JP 2004261567A JP 2006080237 A JP2006080237 A JP 2006080237A
Authority
JP
Japan
Prior art keywords
region
semiconductor
semiconductor substrate
layer
separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004261567A
Other languages
English (en)
Other versions
JP4838504B2 (ja
Inventor
Nobuhiko Sato
信彦 佐藤
Shigeru Kido
滋 木戸
Kazutaka Momoi
一隆 桃井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004261567A priority Critical patent/JP4838504B2/ja
Priority to US11/222,895 priority patent/US7696065B2/en
Publication of JP2006080237A publication Critical patent/JP2006080237A/ja
Application granted granted Critical
Publication of JP4838504B2 publication Critical patent/JP4838504B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/3167—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation
    • H01L21/31675—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

【課題】 デバイス形成工程での剥離を抑えること。
【解決手段】 半導体装置の製造方法であって、分離領域１０３と分離領域１０３の全体を覆う半導体領域１０２とを有する半導体基板１０１を準備し、半導体領域１０２に１又は複数の回路素子１０９を形成し、半導体基板１０１を分離領域１０３で分離する。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に関する。
LSIチップを薄層化するため、シリコン基板に集積回路等を形成した後、基板裏面側からグラインダーにより薄層化する技術が知られている。しかしながら、集積回路等が形成される部分はシリコン基板の表面のみであり、大部分の領域が研削されて捨てられてしまう。これでは資源を有効活用することができない。
一方、半導体装置の微細化・高集積化に伴い、チップの発熱量が飛躍的に大きくなることが懸念され、LSIチップを薄層化する技術の確立が求められている。また、通常の半導体チップは、柔軟性がないため、ICカード等の薄型デバイスに搭載する際には、曲げ強度を高める必要がある。ICカードのように携帯して使用される場合には、収容時に曲げ応力が加わる場合があるからである。従って、薄型デバイスに搭載されるLSIチップ等にも、放熱性及び柔軟性の点から薄層化が求められている。半導体装置を薄膜化する技術としては、以下のものが開示されている。
特許文献１は、多孔質層の表面に形成された半導体層上にデバイスを形成し、デバイスが形成された半導体層を多孔質層で分離することによって、薄膜半導体装置又はＩＣカードを形成する薄膜形成技術を開示している。
特許文献２は、多孔質層表面に形成された半導体層の周辺部を除去することによって、半導体基板を多孔質層で分離する際にひび割れが起こりにくくする薄膜形成技術を開示している。
特許文献３は、半導体基板上に多孔質層を形成しない領域を設けることによって、多孔質の表面に形成された半導体層を支持部材側に移設する前に半導体層が分離することを防止する薄膜形成技術を開示している。ここで、半導体基板の周辺部に多孔質層が露出している場合には、露出した多孔質層を除去する。
特許文献４は、半導体基板表面の周辺部以外の領域に第１の電流密度で第１の多孔質層を形成した後に、半導体基板表面全体に第２の電流密度で第２の多孔質層を形成し、その後、半導体基板表面の周辺部以外の領域に結晶薄膜を形成する薄膜形成技術を開示している。
特開平９−３１２３４９号公報（第２図−第４図） 特開２０００−３４９０６６号公報（第１図） 特開２００１−２８４６２２号公報（第３図及び第４図） 特開２００２−１４１３２７号公報（第１図−第３図）
しかし、従来の薄膜形成技術では、分離領域としての多孔質層が露出した状態で半導体基板に１又は複数の回路素子を形成するので、その工程（以下「デバイス形成工程」という。）において、半導体基板が剥離されやすいという問題があった。
例えば、特許文献１に記載の発明では、半導体層上にデバイスを形成する工程において、多孔質層の周辺部が露出しているため、基板を装置に配置する際や基板を搬送する時等に、基板の周辺部が装置や搬送部材と接触し、基板周辺部に形成された多孔質層から半導体層の剥離が生じうる。
また、特許文献２に記載の発明では、多孔質層を形成してから多孔質層で半導体層を分離するまで、多孔質層の周辺部が露出した状態にあるため、特許文献１と同様に、露出した多孔質層から半導体層の剥離が生じうる。
また、特許文献３に記載の発明では、多孔質を形成しない領域を設けることによって、半導体層の分離が生じにくくなっているものの、多孔質層を形成してから多孔質層で半導体層を分離するまで、多孔質層の周辺部が露出した状態にあるため、特許文献１、２と同様に、露出した多孔質層から半導体層の剥離が生じうる。
また、特許文献４に記載の発明では、第２の多孔質層を形成してから第１の多孔質層で半導体層を分離するまで、第２の多孔質層が露出しており、特許文献１〜３と同様に、基板周辺部に形成された第２の多孔質層から結晶薄膜の剥離が生じうる。
このように、従来の技術では、多孔質層が露出しているため、基板を装置に配置する際や基板を搬送する時等に、基板の周辺部が装置や搬送部材と接触し、基板周辺部に形成された多孔質層から予期せぬ剥離が生じるという問題点があった。デバイス形成工程で半導体基板が剥離されると、剥離片が他の半導体基板上に落下して、落下部のデバイスに動作不良を起こし、結果として、チップの歩留まりが低下しうる。また、半導体基板が剥離されると、剥離片を完全に除去するために、製造装置を停止して装置内の部品を洗浄する必要があり、デバイス形成工程の稼働率の低下、メンテナンス工数の発生等、デバイス形成に悪影響を及ぼす。
本発明は上記の問題点に鑑みてなされたものであり、デバイス形成工程での剥離を抑えることを目的とする。
本発明の第１の側面は、半導体装置の製造方法に係り、分離領域と該分離領域の全体を覆う半導体領域とを有する半導体基板を準備する工程と、前記半導体領域に１又は複数の回路素子を形成する工程と、前記半導体基板を前記分離領域で分離する工程と、を含むことを特徴とする。
本発明の第２の側面は、半導体装置の製造方法に係り、半導体領域を有する半導体基板を準備する工程と、前記半導体領域に１又は複数の回路素子を形成する工程と、前記半導体基板に前記半導体領域によって全体が覆われた分離領域を形成する工程と、前記半導体基板を前記分離領域で分離する工程と、を含むことを特徴とする。
本発明の第３の側面は、半導体装置に係り、分離領域と、前記分離領域の全体を覆う半導体領域と、前記半導体領域に形成された１又は複数の回路素子と、を含み、前記分離領域は、少なくとも前記１又は複数の回路素子が形成される領域の下方に形成されることを特徴とする。
本発明によれば、デバイス形成工程での剥離を抑えることができる。
本発明は、デバイス形成工程においては分離領域を露出させないことを特徴とする半導体基板及びその製造方法によって、デバイス形成工程では剥離又は分離が生じにくく、半導体基板の分離工程では容易に分離可能である半導体基板及びその製造方法を提供するものである。
Ｍａｓｚａｒａらは、ウェーハの貼り合わせに際する接着強度の測定方法（以下「Ｍａｓｚａｒａ法」という。）を開示している（W.P. Maszara, J. Appl. Phys. 64 (1988) p.4943.を参照）。具体的には、貼り合わせたウェーハの周辺部からブレードを挿入し、ブレード端から剥離した領域の最大距離を測定することによって、貼り合わせ面の接着強度指標としての表面エネルギーを測定する方法である。
本発明者らは、上記のＭａｓｚａｒａ法を用いて、半導体膜／分離領域／基板構造の一例として、シリコン単結晶膜／第１多孔質層／第２多孔質層（分離領域）／シリコン単結晶基板の構造を持つウェーハにおいて、剥離に要する強度を測定した。上記のウェーハは、表面を洗浄した後に、シリコンウェーハと重ね合わせて、１０００℃で２時間の熱処理を施すことによって、強固な結合強度が得られた。なお、貼り合わせ面よりも分離領域において半導体層が優先して剥離されることは予め確認されている。
図５Ａ（ａ）は、貼り合わせウェーハにブレードを挿入し、赤外線カメラで剥離領域を観察した像を示す図である。図中の色の濃い領域は、剥離された領域を示す。この場合、分離領域中に形成された剥離面の表面エネルギーは、Ｍａｓｚａｒａ法の計算式によって、１６５０ｅｒｇ／ｃｍ２という値が得られた。一方、ブレード挿入時にウェーハ外周部の位置において、剥離領域と未剥離領域の境界となるであろう部位付近に予めブレードを軽く挿入して、ウェーハ周辺部のみで半導体層を剥離した後にブレードを挿入したのが図５Ａ（ｂ）である。この方式で剥離強度を測定したところ、分離領域に形成された剥離面の表面エネルギーは１１９０ｅｒｇ／ｃｍ２であった。この差を解析したところ、図５Ａ（ａ）の場合には、ウェーハ周辺部を剥離する際に、図５Ｂに示すように剥離面が半導体膜及び第１の多孔質層を破って分離領域に到達しなければならず、半導体膜及び第１の多孔質層を破らなければならないため、図５Ａ（ａ）においてウェーハ周辺部での剥離領域が狭くなっており、表面エネルギー値が高く測定されたことが分かった。一方、図５Ａ（ｂ）では、予めブレードを挿入することによって、図５Ｂに示すように半導体膜及び第１の多孔質層を破ってあるので、上記の測定で得られる表面エネルギーは分離領域に形成された剥離面のものである。この実験結果は、デバイス形成工程で基板の周辺部が他の部材等に接触して分離領域が露出すると、分離領域中に形成された場合には、半導体膜及び第１の多孔質層を破る必要がないため、上述の場合と比べれば剥離され易く、本来の剥離面の表面エネルギーが測定されている。
本発明は上記の知見に基づくものであり、デバイス形成工程において分離領域を露出させないことが可能な半導体基板及びその製造方法を提供するものである。本発明の好適な実施の形態に係る半導体基板は、半導体領域と、半導体領域の内部に形成された分離領域と、半導体領域の表面に形成された１又は複数の回路素子と、を備える。半導体基板は、少なくとも１又は複数の回路素子を形成することができる程度に十分に平坦な主面を有する。半導体膜及び分離領域は、半導体基板の主面上に膜を堆積することによって形成されてもよいし、半導体基板の主面の表層を改質することによって形成されてもよいし、半導体基板の主面の下方にイオン注入等の方法によって分離領域を形成し、その表層を半導体膜とすることによって形成されてもよい。半導体基板の形状は、板状であることが好ましく、円板状であることが更に好ましい。なお、半導体基板が円板状である場合には、ウェーハと呼ばれる。
半導体膜は、１又は複数の回路素子の形成に適した材料を用いることが望ましい。このような材料としては、例えば、Si、SiGe、Ge等のIV族半導体、ＧａＡｓ、ＩｎＰ、ＧａＮ等の化合物半導体、ＩｎＧａＡｓ、ＨｇＣｄＴｅ等の混昌半導体等の半導体等を用いることができる。また、これらの半導体は、単結晶の半導体であることが望ましい。
半導体膜の形成方法としては、例えば、以下の（１）、（２）が挙げられる。
（１）分離領域の形成領域に分離領域を形成した後に、堆積法によって分離領域を覆う半導体膜を形成する方法
（２）半導体基板の表面層を半導体層として、半導体基板の内部に分離領域を形成する方法
（２）の場合には、付加的に半導体膜を形成してもよい。半導体膜を形成する方法は特に限定されないが、例えば、ＣＶＤ（熱ＣＶＤ，プラズマＣＶＤ、光ＣＶＤ等）、ＭＢＥ法等を用いることができる。陽極化成によって多孔質層を形成した場合には、多孔質層上へ半導体膜を成長させる前に、多孔質の孔の内壁に窒化膜又は酸化膜等の保護膜を設ける保護膜形成工程や水素を含む雰囲気中で熱処理をする熱処理工程を行うことが好ましい。また、上記の保護膜形成工程の後に、熱処理工程を行ってもよい。その後、ＣＶＤ法等により多孔質層上に半導体膜を形成し、通常の半導体製造プロセスを経て、半導体膜に１又は複数の回路素子を形成する。以下、本発明の好適な実施の形態について述べる。
（第１の実施形態）
図１は、本発明の好適な第１の実施形態に係る半導体基板の製造工程を示す図である。
[分離領域の形成]
まず、図１（ａ）に示す工程では、半導体基板１０１の内部に分離領域１０３を形成する。半導体基板１０１は、１又は複数の回路素子が形成される主面１０５と、その裏側に位置する裏面１０６と、主面１０５の主面端１０８の外側に位置する周辺部１０４と、を有する。周辺部１０４は、略平坦な面を有する主面１０５の輪郭線にある主面端１０８の外側に位置する。周辺部１０４には、面取り加工が施された面取り部１０７が形成されうる。面取り加工の方法としては、Ｒ加工やＣ加工等が挙げられるが、本発明はこれらの方法には限定されない。分離領域１０３は、その全体が半導体領域１０２で覆われ、外部に露出していない。分離領域１０３は、半導体基板１０１の主面１０５の下方近傍に形成される。したがって、半導体基板１０１の周辺部１０４は、分離領域が形成されない部分である。分離領域１０３は、半導体基板１０１にデバイスを形成した後の分離工程において、外力又はエネルギー等を外部から印加した際に、半導体領域１０２が優先的に剥離されるように、分離工程の前に半導体領域１０２とは構造、組成、欠陥密度等が異なる部位を形成したものである。分離領域１０３としては、例えば、（１）多孔質層、（２）高欠陥密度層、（３）歪み蓄積層及び（４）物理特性の異なる層が挙げられる。これらの作製方法、構造、組成等は、特に限定されないが、例えば、以下の（１）〜（４）が例示される。
（１）多孔質層
多孔質層は、半導体基板中にスポンジ状に微小な空洞が形成された層である。多孔質層を多層構造にして、この中の特定の層を分離領域としてもよい。多孔質層の形成方法としては、例えば、陽極化成法、ステインエッチ法、希ガス（水素、ヘリウム等）のイオン注入、熱処理によるマイクロキャビティの形成等が挙げられる。ここでは、多孔質層の形成方法の一例として、シリコン基板を多孔質化して多孔質シリコンを形成する方法について述べる。多孔質シリコンの形成方法は特に限定されないが、例えば、陽極化成法が好適に用いられる。陽極化成法を用いてシリコン基板の主面を多孔質化する場合は、概略以下の方法による。
まず、シリコン基板を弗化水素（ＨＦ）を含む溶液に漬ける。そして、シリコン基板の主面側と裏面側の溶液を電気的に絶縁し、両方の溶液の間に直流電源を接続し、シリコン基板の主面が陽極となるように電流を流す。この際、シリコン基板の主面側の液を化成液、シリコン基板の裏面側の液を導電液とする。このとき、電気化学反応で水素が発生するので、水素が脱離しやすいようにアルコール等の界面活性剤を添加してもよい。導電液は電流が流れるものであれば特に限定されないが、シリコン基板の場合には、酸化被膜が容易に形成されるので、酸化被膜をエッチングする弗化水素を含む溶液が好適に用いられる。電流を流すことにより、シリコン基板の主面側の溶液に曝された部分に多孔質層が形成される。多孔質層の構造は、液組成、電流密度、基板の導電型、比抵抗等を変えることによって可変する。シリコン基板の裏面側は、導電液を用いる他、直接電極材料と接触させることによって、電流経路を確保してもよい。なお、シリコン基板の裏面側は、ショットキー障壁があると電流が流れにくいので、ｐ＋層又はｎ＋層を裏面の表面に形成することが好ましい。
（２）高欠陥密度層
高欠陥密度層は、ミスフィット転位、刃状転位等の結晶欠陥が他の領域と比べて高密度に導入された層である。結晶欠陥部分には、半導体基板のダングリングボンドが存在するので、外力等を加えたときに優先的に分離される。高欠陥密度層の作製方法としては、例えば、ヘテロエピタキシャル成長によって、ヘテロエピタキシャル層と基板との界面に格子定数差に起因する応力を集中させ、ミスフィット転位を導入する方法が挙げられる。ヘテロエピタキシャル成長による場合には、例えば、以下の方法を用いることができる。すなわち、Si基板上にSiGe層（Ge濃度が例えば２０％）を５０ｎｍ形成した後に、半導体基板の外周部に形成されたSiGe層をエッチングにより除去して分離領域が形成されない部分を形成する。この分離領域が形成されない部分は、半導体基板の周辺部にマスクを被覆した状態で半導体基板をエッチングすることによって形成されてもよいし、枚葉スピン式のウェットエッチング装置で半導体基板の周辺部のみにエッチング液を供給して半導体基板をエッチングすることによって形成されてもよい。次いで、半導体基板全面にSi層をエピタキシャル成長し、このSi層に１又は複数の回路素子を形成する。
また、半導体基板にイオン注入を行って、注入されたイオンの投影飛程近傍に結晶欠陥を導入してもよい。イオン注入による分離領域の形成は、半導体膜の形成前に行うことが好適であるが、半導体膜形成後に行ってもよい。
デバイス形成前にイオン注入する場合には、半導体基板の表面から所定の深さにイオン注入層を形成する。注入されるイオン種としては、水素又はヘリウムが好適である。イオン注入量が多い場合には、デバイス形成工程で熱処理により剥離現象が生じることがあるので、デバイス形成工程中に剥離が生じないように注入量を少なく設定することが望ましい。また、イオン注入の前に、チャネリングを防止するために、半導体基板の表面に熱酸化シリコン膜等のアモルファス膜を形成することが望ましい。また、イオン注入装置において、半導体基板を保持する冶具の形状を、半導体基板の周辺部にイオン注入されないように設計することによって本方法が実現される。また、イオン注入におけるイオンビームのスキャン領域を制御することによって、半導体基板の周辺部にはイオン注入されないようにしてもよいし、半導体基板の周辺部に予めイオン注入の投影飛程よりも厚い膜を形成した後にイオン注入を行ってもよい。
デバイス形成後にイオン注入する場合には、シリコン基板（又はエピタキシャル半導体基板）表面に形成された１又は複数の回路素子の表面上に、必要に応じて保護膜を形成した後に、所望の深さに水素等のイオンを注入して、分離領域として機能するイオン注入層を形成する。このように、デバイス形成後にイオン注入して、分離領域を形成することもできる。
（３）歪み蓄積層
歪み蓄積層は、格子定数の異なる層の界面、又は、半導体基板と格子定数の異なる層である。上記の高欠陥密度層のように、ミスフィット転位等の欠陥が導入されれば歪みが開放されるが、欠陥が導入されない程度に層が薄ければ、格子定数差に起因する歪みが層に蓄積される。このような歪みは、分離面に引き剥がし力を与えたときに、歪みが蓄積されている分だけ優先的に分離される。歪み蓄積層の作製方法としては、例えば、ヘテロエピタキシャル成長が挙げられる。この場合には、ミスフィット転位が導入される臨界膜厚以下に膜厚を設定する。また、多孔質シリコンは表面積が大きく、表面張力、孔の内壁に形成された酸化膜又は孔壁に吸収された水素によって、格子定数がシリコンと比べて１０−３〜４程度異なるので、半導体基板がシリコンである場合に歪み蓄積層として好適である。
（４）物理特性の異なる層
物理特性の異なる層は、例えば、熱膨張係数、熱伝導係数、光吸収率、比熱等が異なる層である。物理特性が異なる層の作製方法としては、例えば、Ｓｉに対してＳｉＧｅ、サファイア基板に対してＧａＮ膜等を堆積する方法が挙げられる。前者は熱伝導率が、後者は光吸収率がそれぞれ異なる。分離領域での分離は、このような物理特性の差を利用したものである。例えば、光吸収係数が異なれば、光照射による温度上昇速度が異なるので、基板と分離領域との間に熱膨張量の差が生じる。すなわち、基板と分離領域との界面近傍に内部応力が集中して優先的に分離される。
[分離領域の形成領域]
次に、分離領域の形成領域について述べる。本発明の好適な実施の形態では、半導体基板の端部で分離領域が露出しないように、分離領域の形成領域を規定する。デバイス形成工程での予期せぬ剥離の主原因は、デバイス形成工程において、半導体基板を装置に設置する際や搬送時に、半導体基板の端部が装置や搬送部材と接触することによって、半導体基板の端部に露出した分離領域から剥離が生じることである。半導体基板の端部で分離領域が露出しなければ、分離領域より上部の層が剥離防止被膜として機能する。
本実施形態では、装置や搬送部材と接触しうる半導体基板の端部に分離領域を設けず、本来分離すべき半導体基板の主面の１又は複数の回路素子が形成される領域（以下「素子形成領域」という。）の下部に分離領域を設置する。したがって、半導体基板の主面のうち、半導体基板の外周端から通常１〜３ｍｍ程度の領域にはデバイスを形成しない。これは、デバイス形成工程で半導体基板を保持するときに、半導体基板の周辺部に冶具が接したり、半導体基板の周辺部の平坦度が良好でなかったり等の理由により、デバイス形成に適さない領域だからである。
上述のように、分離領域の作製方法としては、半導体基板の表層を改質させてもよいし、半導体基板内に結晶欠陥を導入してもよいし、半導体基板の表面からイオンを注入してもよいし、半導体基板内に歪みを蓄積させてもよいし、半導体基板に物理特性の異なる膜を堆積してもよい。分離領域の形成領域を規定する方法としては、例えば、以下の（１）〜（３）の方法が挙げられる。
（１）多孔質層の非形成領域では、化成液が接しないようにし、多孔質層の形成領域では、化成液が接するようにする。このような方法としては、例えば、以下の（ａ）、（ｂ）の方法が考えられる。
（ａ）多孔質層の非形成領域を化成装置内の構成部品で被覆し、多孔質層の形成領域を化成液に露出する。この場合、弗化水素耐性のある樹脂（フッ素系樹脂）又はフッ素ゴム等で非形成領域を被覆してもよいし、化成液に溶解しない材料で非形成領域を被覆してもよいし、気圧によって化成領域と非形成領域とを限定してもよい。
（ｂ）多孔質層の非形成領域に化成防止膜を形成し、多孔質層の形成領域を化成液に露出する。例えば、熱CVD法でSiN膜を形成し，基板裏面と主面の化成層を形成すべき領域のみSiN膜を除去する。化成防止膜としては、SiN膜、レジスト、SiO2膜等の他、導電型、比抵抗の異なるシリコン表層であってもよい。この場合には、化成領域と非化成領域の組み合わせとしては、以下に示す化成されやすさに基づき、化成領域に対して非化成領域が化成されにくい材料で構成されるように設定すればよい。
化成されやすさ ｐ＋＞ｐ−＞ｎ＋＞ｎ−（左に行くほど化成され易い）、
ただし、＋、−は 導電率の大小を示す。
（２）多孔質層を形成した後に、多孔質層の非形成領域における多孔質層を除去し、多孔質層の形成領域における多孔質層を残す。この方法は、多孔質のみならず、他の方式で形成する分離領域についても、同様に適用可能である。
（３）多孔質層が複数形成される場合は、複数の多孔質層のうち半導体層の形成に適した半導体基板の表面に最も近い多孔質層を除いた層が分離領域となるため、例えば、多孔質層が、第１多孔質層と第１多孔質層の下に位置する分離に好適な第２多孔質層との少なくとも２層で構成される場合には、第２の多孔質層が分離領域となり、第２多孔質層が形成されない領域が分離領域が形成されない領域となる。すなわち、半導体基板の周辺部の分離領域が形成されない領域に第１多孔質層が形成されていてもよい。このような構造は、例えば、分離領域が形成されない領域での化成時の電流密度を分離領域が形成される領域に比べて小さくすることによって形成されうる。例えば、図４は、このような陽極化成装置の概略構成を示す図である。陽極化成装置の化成槽４０５は、電解質溶液４３５に対して耐性を有する材料（例えば、四弗化エチレン樹脂）等によって構成されうる。化成槽４０５内には、処理対象の基板１０１が配置される。基板１０１の表面は、分離領域が形成される領域（主面）１０５と、分離領域が形成されない領域（周辺部）１０４と、に分けられる。電極４１５は、分離領域が形成される領域１０５に対向して配置され、絶縁部材４１０は、分離領域が形成されない領域１０４に対向して配置される。より好ましくは、絶縁部材４１０と分離領域が形成されない領域１０４との間の距離を、電極４１５と分離領域が形成される領域１０５との間の距離より小さく配置する。
Pits and Pores II:Formation PropertiesandSignificance for Advanced Materials, P.Schumki, D. J. Lockwood, Y. H. Ogata,H.S. Isaacs, PV 2000-25, Phoenix,Arizona, Fall 2000 に掲載されている坂口らの報告（ｐ.318-）(表題「MechanismofPore-Enlargement in DoublePorous Si Layers」）によれば、図６に示すように、第１多孔質層の厚みが厚くなるにつれて第２多孔質層の多孔度（Porosity）が大きくなることが示されている。電流密度を小さくすると多孔質層の厚みは薄くなるので、上記設定によれば、分離領域が形成されない領域においては、第１多孔質層の膜厚は薄くなる。分離領域による分離性は、概ね多孔質層の多孔度が高い方が高いことが知られている。すなわち、上記したように電流密度分布を設定すれば、分離領域が形成されない領域には分離領域が形成される領域よりも低い多孔度（Porosity）の第２多孔質層が形成されるため、電流密度分布、弗化水素濃度等を適切に設定することによって、分離領域が形成されない領域には実質的に分離領域となる第２多孔質層が形成されない。
半導体基板１０１の材料は、特に限定されないが、半導体素子形成工程での熱処理等に耐えうるものが望ましい。このような材料としては、例えば、（１）Si、SiGe、Ge等のIV族半導体、ＧａＡｓ、ＩｎＰ、ＧａＮ等の化合物半導体、ＩｎＧａＡｓ、ＨｇＣｄＴｅ等の混昌半導体等の半導体、（２）シリカ、石英、ガラス、サファイア等の絶縁体、（３）ステンレス等の金属が挙げられる。また、これらの半導体としては、ＣＺ法、ＭＣＺ法、ＦＺ法等で作製された単結晶の半導体だけでなく、表面が水素アニール処理された半導体、エピタキシャル成長法により形成された半導体等を用いることができる。
[回路素子の形成]
次いで、図１（ｂ）に示す工程では、半導体基板１０１の半導体領域１０２に１又は複数の回路素子を形成する。１又は複数の回路素子は、半導体基板１０１の露光領域（素子領域）１０９に形成される。図３（ａ）は、露光領域１０９と半導体基板１０１の主面端１０８との関係を示す図である。半導体基板の主面端１０８の内側には、露光装置の露光領域１０９が存在し、露光領域１０９に１又は複数の回路素子が形成される。露光領域１０９の外接円は、図１に示した分離領域１０３の上方に位置する。分離領域１０３は、半導体基板１０１の主面の全面に必ずしも形成される必要はなく、例えば、露光領域１０９よりも外側でかつ主面端１０８の内側の領域に形成されてもよいし、露光領域１０９の下方に形成されてもよい。好適には、分離領域１０３は、図２に示すように露光領域１０９の直下に形成される。
上記の露光領域１０９には、ステッパー又はスキャナーと呼ばれる縮小投影型露光装置又は等倍投影型露光装置等によって、１又は複数の回路素子のパターンが焼き付けられる。例えば、ステッパーの場合、１回の最大露光領域は、例えば、２６ｘ３３ｍｍ２である。この露光領域を１つの露光マスクで露光する。この際、露光領域１０９に形成される集積回路、デバイスチップは１つに限定されず、複数個含まれる。例えば、１１ｘ１１ｍｍ２のチップの場合には、図３（ａ）に示すように２ｘ３＝６個のチップが一括で露光され、露光領域は２２ｘ３３に設定される。また、図３（ｂ）に示すように１個のチップを一つづつ露光してもよい。このように、半導体基板上の露光領域１０９を順次移動させることによって、半導体基板全面に露光領域１０９が形成される。
また、半導体基板の主面端の近傍は、半導体基板上の主面であっても、例えば、以下の（１）〜（３）の理由から、素子又は集積回路が形成できない領域（周辺除外領域）が存在しうる。
（１）製造装置内で半導体基板を保持するときに、半導体基板の裏面又は周辺部では保持しきれないため、半導体基板の表面にも半導体基板を保持するための冶具が接する。
（２）半導体基板の主面は、半導体基板の周辺部近傍では平坦度が低く、被露光面を露光装置の焦点深度内に収まるように制御できないため、パターンの加工精度が低い。
（３）半導体基板の主面は、半導体基板の周辺部では、成膜、エッチング、イオン注入等の均一性を確保することが難しい。
その結果、半導体基板の外周端から概ね２〜５ｍｍの領域が周辺除外領域となる。周辺除外領域は、半導体基板端を含む主面内の領域であって、半導体基板端から１０ｍｍ以内、より好ましくは５ｍｍ以内、さらに好ましくは３ｍｍ以内の領域である。周辺除外領域は、より好ましくは、素子又は集積回路形成領域の外接円と主面端とで囲まれた領域と定義される。より好ましくは、分離領域は、主面内において素子形成に用いるステッパー等の縮小投影型露光装置の露光領域に形成され、かつ、周辺部には形成されない。なお、素子又は集積回路が形成できない領域（周辺除外領域）とは、素子又は集積回路を形成しても、出荷時の使用を満たし実質的に動作可能な素子又は集積回路が形成されない領域をいう。
図３（ｂ）に示すように、１１ｘ１１ｍｍチップを配置した場合には、周辺除外領域を２．５ｍｍとすることが好適である。さらに、最近では、上記したような課題を排して、周辺除外領域を縮小する傾向にある。いずれにしても、半導体基板主面の周辺部近傍に周辺除外領域が存在する。
[分離領域の露出]
次いで、図１（ｃ）に示す工程では、半導体基板１０１の周辺部１０４を除去して分離領域１０３の一部を露出させる。すなわち、図１（ｂ）に示すデバイス形成工程の後に、分離領域１０３が形成されていない領域にある半導体基板１０１の周辺部１０４を予め除去し、分離領域１０３の一部を露出させる。デバイス形成層等の分離領域１０３よりも上部の層は、分離防止被膜として作用して剥離を抑制するが、図１（ｃ）に示す工程で分離領域１０３を意図的に露出させることによって、分離領域１０３が本来有する分離性を発揮することができる。このような露出領域は、半導体基板１０２の周辺部１０４全体である必要はなく、分離開始点のみを露出させることによっても、所望の目的を達することができる。図１（ｃ）に示す工程は、図１（ｂ）に示すデバイス形成工程より後であり、かつ、図１（ｄ）に示す分離工程より前に行われる。
このように、分離領域の周辺部の一部を露出させることにより、上記のような半導体膜等の分離領域上の膜を破る必要がなくなるため、分離工程において容易に分離できるようになる。分離領域の端面の露出工程は、特に限定されないが、例えば、以下の（１）〜（３）の方法が選択されうる。
（１）研削、研磨等の機械的除去方法によって、半導体基板外周部を研削し、分離領域を露出させる。
（２）エッチング等の化学的除去方法、特に、第２の部材と貼り合わせた後に分離する方法において、貼り合わせ後にエッチングを施して、半導体基板の周辺部を選択的にエッチングする。
（３）その他の方法としては、レーザー照射等を用いることができる。
[半導体基板の分離]
次いで、図１（ｄ）に示す工程では、半導体基板１０１を分離領域１０３で分離する。分離領域１０３での分離方法は特に限定されないが、例えば、固体のクサビを半導体基板の周辺部から挿入して剥離する方法や半導体基板の周辺部の分離領域１０３の露出部に流体により圧力を印加する方法等が挙げられる。圧力を印加する方法としては、例えば、液体又は気体からなる流体を高圧のジェットとして分離領域１０３の側面に噴きつけたり、分離領域１０３に静圧を印加したり、流体のクサビを半導体基板周辺部から分離領域１０３に挿入したりする方法がある。また、半導体基板の両面を冶具等で固定して、両面から引っ張り力を印加して引き剥がす方法を用いてもよい。また、超音波等の振動エネルギーを分離面に印加して分離したり、加熱又は冷却によってデバイス形成層と半導体基板との間の熱膨張係数差による内部応力を利用して引き剥がしたりしてもよい。
流体で分離する場合には、水、エッチング液、アルコール等の液体、又は、空気、窒素ガス、アルゴンガス等の気体を用いることができる。静圧下（実質的に静止した流体による圧力下）で分離するには、例えば、次のような圧力印加機構を用いることができる。即ち、部材の周辺部の少なくとも一部を取り囲んで密閉空間を構成するための密閉空間構成部材、及び、前記密閉空間内に外部の空間よりも高い圧力が印加できる圧力印加機構である。
分離領域１０３を水素、窒素、ヘリウム、希ガス等のイオン注入により作製した場合には、400℃〜600℃程度の熱処理を施すことによって、イオン注入により形成される微小気泡層（マイクロバブル層、マイクロキャビティ層）が凝集するので、流体による圧力に加えて斯かる現象を利用して分離することもできる。また、ＣＯ２レーザー等により加熱してもよい。
分離に際し、半導体基板１０１に支持部材を接着層を介して貼り合わせておいてもよい。勿論、支持部材に貼り合わせる工程は省略してもよい。接着層としては、エポキシ系接着剤や他の接着剤を用いることができる。この際、接着する領域は、分離領域１０３を形成していない領域を含まないことが好ましい。また、予め分離領域１０３を露出させた場合には、露出領域が接着剤で覆われないようにすることが好ましい。
分離後には、１又は複数の回路素子が形成された半導体基板を砥石又はレーザーによりダイシングして、１又は複数の回路素子毎に所望のサイズにチップ化することによって、単数或いは複数の薄膜半導体装置が得られる。なお、ダイシングによる切り込み溝の先端は、必ずしも接着層まで達しなくてもよい。このチップ化の際に切り込み溝を支持部材まで到達させておけば、支持部材に貼り合せたまま薄膜半導体装置をパッケージ台に載せ、その後、支持部材を取り除くことも可能である。薄膜半導体装置に残留した分離領域は、必要に応じて除去してもよい。
チップ化後には、他の回路との接続或いはパッケージングを行うことができる。即ち、支持基体上に薄膜半導体装置を載置したり、プラスチックカード上に移設することもできる。また、残留した分離領域は、ゲッタリングサイトになり得るので、プロセス中の金属汚染耐性が増す。なお、デバイス層をパッケージ台に対して上面に配置してもよいし、デバイス層側を貼り合わせ面にしてもよい。
分離領域側から行うチップ化は、通常用いられるダイシング装置を用いることができる他、エッチングやレーザーアブレーション、超音波カッター、高圧ジェット（例えば、ウォータージェット）等も用いることができる。エッチングにより行う場合は、ＨＦ＋Ｈ２Ｏ２、ＨＦ＋ＨＮＯ３、アルカリ溶液等のエッチング液を用いることができる。レーザーとしては、ＹＡＧレーザー、ＣＯ２レーザー、エキシマレーザー等を用いることができる。
チップ化工程は、分離工程前に実施してもよいし、分離工程後に実施してもよい。また、それぞれのチップ間にＬＯＣＯＳを形成したりメサエッチングしたりして、チップ間に半導体膜が存在しないようにしてもよい。このようにして、部材は分離領域１０３で分離される。
なお、分離、チップ化の工程としては、特開平５−２１８３６５号公報、特開２００２−２３１９１２号公報及び特開２００２−２３１９０９号公報等に開示された方法等を適用できるが、本発明は特にこれらに限定されない。
以上のように、図１（ａ）〜（ｄ）に示す工程によって、本発明の好適な実施の形態に係る半導体基板を作製することができる。本発明によれば、デバイスが形成されない半導体基板周辺部における分離領域の露出を排除し、分離領域より上部の層が剥離防止被膜として機能することによって、デバイス形成工程において、基板を装置に設置する際や搬送時に半導体基板周辺部が装置や搬送部材と接触することによって、半導体基板周辺部に不用意に露出した分離領域から予期せぬ剥離が生じることを抑えることができる。
また、デバイス形成後に、分離工程の前に予め分離領域が形成されていない半導体基板周辺部の一部を除去し、分離領域の一部を意図的に露出させることによって、デバイス形成層等の分離領域より上部の層が分離防止被膜として機能することによる剥離の抑制を低減し、本来分離領域が有する分離性を発揮することが可能となる。さらに、予期せぬ分離を抑制することで、分離領域の分離性をより高めておくことが可能となる。
（第２の実施形態）
次に、本発明の好適な第２の実施形態について説明する。図７（ａ）〜（ｄ）は、本発明の好適な第２の実施形態に係る半導体基板の製造工程を示す図である。図７（ａ）に示す工程では、半導体領域１０２に分離領域１０３’を形成する。第１の実施形態と同様に、半導体基板１０１’の周辺部１０４には分離領域１０３’が形成されないが、図７（ｃ）に示す工程でダイシングを行う部分に分離領域１０３’を形成しない点で、第１の実施形態とは相違する。すなわち、分離領域１０３’は、１又は複数の回路素子が形成される領域に含まれる複数のチップ領域１１０の各々の下方にのみ形成されている。図７（ｂ）に示す工程では、半導体領域１０２に１又は複数の回路素子を形成する。必要に応じて半導体基板１０１’を接着層を介して支持部材に貼り合わせる。図７（ｃ）に示す工程では、半導体領域１０２のうち分離領域１０３’が形成されていない領域をダイシングして切り込み溝を入れ、分離領域１０３’を露出させるチップ化を行う。切り込み溝の先端は、半導体領域と支持部材の界面付近又は接着層付近まで到達していることが望ましい。そして、図７（ｄ）に示す工程では、半導体基板１０１’からチップ化された微小半導体領域を分離領域１０３’で分離する。
このようして薄膜半導体装置が製造される。分離化工程でチップ化した後は、シリコン半導体基板に比べて分離面積が非常に小さくなっているので、引っ張り、圧縮、剪断等の外力を用いてもよいが、好ましくは上述の流体を用いて分離することが望ましい。また、分離領域に熱を加えることによって分離してもよい。特に、分離領域が水素等のイオン注入層により形成されている場合には、レーザー等により局所的な加熱を行ってもよい。なお、分離領域、半導体膜、半導体基板、１又は複数の回路素子に関しては、上記の第１の実施形態で説明したことをそのまま適用することができる。
本実施形態においても、分離領域を半導体基板の周辺部に形成しないことによって、デバイス形成工程中での剥離を防止することができる。また、分離工程での分離性については、切り込み溝を入れて分離領域を露出させることにより高く維持することができる。
以下に本発明を実施例に基づき説明するが、本発明はこれらの実施例に限定されない。
比抵抗０．０１Ω・ｃｍ、Ｐ型の２００ｍｍφ単結晶Ｓｉ半導体基板を用意した、次いで、弗化水素溶液中において基板表面の陽極化成を行い、多孔質層を形成した。陽極化成条件は表１の通りであった。このとき、半導体基板周辺部に多孔質層が形成されないように、半径９８ｍｍの位置でフッ素樹脂（例えば、ＰＴＦＥ材）を接触させ、半導体基板の表面側の化成液と裏面側の化成液とが混ざらないように仕切りをした。これによって、半導体基板表面側の化成液と接触する面のみに多孔質層を形成することができる。なお、半導体基板の裏面側の化成液は、導電性であれば化成液でなくともよく、弗化水素を含むと酸化物を除去できるのでより好適である。
形成された多孔質層を断面ＳＥＭで観察したところ、半径９８ｍｍの位置を境に、半導体基板の中心に近い側には多孔質層が形成され、それより外側、周辺部及び半導体基板裏面には、多孔質層は形成されなかった。また、多孔質層を斜め研磨したのち、ＳＥＭで観察し、孔面積を計測して多孔度を求めたところ、第１層は多孔度２０％、第２層は多孔度４０％であった。次いで、この単結晶Si基板を400℃の酸素雰囲気中で１時間酸化した。これによって、多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。その後、この多孔質Ｓｉ層の表面をフッ酸に浸漬し、孔の内壁の酸化膜を残して、多孔質Ｓｉ層の表面の酸化膜のみ除去した。次に多孔質Ｓｉ層上にＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉ層を3μｍエピタキシャル成長した。成長条件は表２の通りである。
エピタキシャル成長に先立って、水素含有雰囲気中の熱処理を行った。これは、表面孔を封止するためである。この熱処理に加えて、微小なSi原子を原料ガス等により添加し、その表面孔封止用の原子を補ってもよい。こうして得られる部材は、通常用いられているエピ半導体基板と同一の半導体基板として扱うことが出来る。異なるのは、エピタキシャル層の下に多孔質Si層が形成されていることである。このエピタキシャル層に、マイクロプロセッサー、ロジックIC、メモリ等の回路を作製した。LSIの作製は、通常の工程を適用することにより、従来と同一の性能を持つLSIを作製できた。こうして出来たLSIを通常は裏面研削およびダイシングによるチップ化を行う。分離に先立ち、半導体基板の表面側の周辺部半径９７．５ｍｍより外側に砥石をあて、研削を行い、第２多孔質層を露出させた。この後、ここでは、前もって作製してあった第２多孔質層で半導体基板全面を、基板側とLSI側に分離する。分離は流体の圧力を利用した。具体的には、多孔質Si層側面に高圧のウォータージェットを噴きつけて分離を行った。
なお、流体としては以下のものを用いることができる。気体、液体、或いは、それらに固体の粒体・粉体を含有したものがある。この実施例では、ウォータージェット（以下「WJ」と記述する）用いたが、エアージェット、窒素ガスジェット、その他気体ジェット、水以外の液体ジェット、氷やプラスチック片、研磨材の混ざった流体ジェット、或いはこれらの静圧をかけることも可能である。流体は非常に微小な隙間へも流入し内部の圧力を上げることが可能で、外圧を分散して印加できることが特徴である。また、一部に極端に圧力がかからないことから、もっとも分離しやすい個所を選択的に分離させるという特徴がある。本発明のように、半導体デバイスがすでに作製されている薄層全面を分離するには、最適の手段である。なお、分離の際には表面側を他の支持部材で支えた方が好ましい。
たとえば、フレキシブルなシート、ガラス基板、プラスチック基板、金属基板、他の半導体基板がある。これらの支持部材を接着剤でデバイス形成した基板の表面側と貼りあわせる。支持部材で支えた第1の基板のエッジ付近に流体を印加し、多孔質Si層を全面で分離する。流体を印加する際には、第1の基板エッジに多孔質Siを表出させておいた方が好ましい。さらには、多孔質Si部が凹状になるように表出させておくと、より流体の圧力を多孔質Si層に効率よく印加することができる。デバイス層側に残留した多孔質Siは、除去してもしなくてもよい。その後、デバイス層側をダイシングによってチップサイズに切り、それぞれのチップのパッケージングを行った。分離面をパッケージ台に乗せて、表面側からワイアーボンディングしてもよいし、表面を伏せてパッケージしてもよい。プラスチックカードに直接設置することで、ICカードを作製できる。
比抵抗０．０１Ω・ｃｍ、Ｐ型の２００ｍｍφ単結晶Ｓｉ半導体基板を用意し、弗化水素溶液中において基板表面の陽極化成を行い、多孔質層を形成した。陽極化成条件は表１に示す実施例１と同じ条件であった。この際,半導体基板周辺部に半径９８ｍｍの位置より外側で、半導体基板から０．１ｍｍ離れた位置にフッ素樹脂（例えばＰＴＦＥ材）からなる部材を設置した。また、表面側の化成液と半導体基板裏面側の化成液が混ざらないように、半導体基板を裏面側の外周でフッ素ゴムからなるハ゜ット゛で保持した。かかるハ゜ット゛には同心円状の溝があり、この溝内を真空引きすることでハ゜ット゛と半導体基板を密着させている。
形成された多孔質層を断面ＳＥＭで観察したところ、半径９８ｍｍの位置を境に半導体基板の中心に近い側には上記した第１多孔質層と第２層が形成されていた。多孔度について、多孔質層を斜め研磨したのち、ＳＥＭで観察し、孔面積を計測したところ、第１層は多孔度２０％、第２層は多孔度４０％であった。
しかし、それより外側、ならびに周辺部には、第１多孔質層とほぼ同様な構造の多孔質層がおおよそ０．２μｍの厚みで形成されているのみで第２多孔質層に相当する多孔度の層は形成されていなかった。これは半導体基板外周部において、半導体基板表面に近接する位置に部材を配置することで、該当部における電流密度を実質的に低下させたため、第１多孔質層の厚みが薄くなった。この結果、第２多孔質層を形成する際にも、第１多孔質層が薄いために第２多孔質層の多孔度があがらなかったためである。なお、半導体基板裏面には多孔質層は形成されていなかった。
以後、実施例１と同様の方法でエピタキシャル成長層を形成し、デバイスを作製した。この後、第２の支持部材と接着材で張り合わせた。支持部材としては石英半導体基板を用いた。引き続いて、かかる貼り合わせ組をフッ硝酸の薬液に漬け、半導体基板外周部のおいて、デバイス形成層、エピタキシャルシリコン層等を除去し、第２多孔質層を露出させた。以後の工程は実施例１と同様とした。
抵抗率１４Ω・ｃｍ、Ｐ型の単結晶Ｓｉ基板を用意した。面方位は＜１００＞であった。回路を形成する主面側から、所定の深さ（本実施例では、表面側から3μmの深さ）に水素イオンを注入してイオン注入層を形成した。注入量は、１×１０１６〜１×１０１７/ｃｍ２であった。注入に際して、最表面にCVD法によりＳｉＯ2保護膜を形成しておいてもよい。この際、半導体基板外周部半径９９ｍｍより外側はイオンが照射されないように冶具で保護した。この単結晶Ｓｉ基板表面に、マイクロプロセッサー、ロジックIC、メモリ等の回路形成層を作製した。次に、半導体基板の外周部に常圧プラズマを照射し、デバイス形成層、ならびに、単結晶Ｓｉ層をエッチングした。デバイス形成層と支持部材としてのプラスチック基板（或いはガラス基板、Si基板、フレキシブルフィルム、接着テープでもよい。）を接着剤で貼り合わせた。その後、窒素ガスをイオン注入層側面に噴きつけて分離工程を行った。そして、実施例１と同様にチップ化工程を行いICカードを作製した。
本発明の好適な第１の実施形態に係る半導体基板の製造工程を示す図である。 本発明の好適な第１の実施形態に係る他の半導体基板を示す図である。 露光領域と半導体基板の主面端との関係を示す図である。 陽極化成装置の概略構成を示す図である。 貼り合わせウェーハにブレードを挿入し、赤外線カメラで剥離領域を観察した像を示す図である。 図５Ａの像を模式的に示す図である。 第１多孔質層の膜厚をパラメータとして第１多孔質層と第２多孔質層の間の多孔度の関係を示す図である。 本発明の好適な第２の実施形態に係る半導体基板の製造工程を示す図である。

Claims (15)

  1. 分離領域と該分離領域の全体を覆う半導体領域とを有する半導体基板を準備する工程と、
    前記半導体領域に１又は複数の回路素子を形成する工程と、
    前記半導体基板を前記分離領域で分離する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 半導体領域を有する半導体基板を準備する工程と、
    前記半導体領域に１又は複数の回路素子を形成する工程と、
    前記半導体基板に前記半導体領域によって全体が覆われた分離領域を形成する工程と、
    前記半導体基板を前記分離領域で分離する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  3. 前記分離領域は、多孔質層であることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記半導体基板は、複数の多孔質層を有し、
    前記分離領域は、前記複数の多孔質層のうち前記半導体基板の表面に最も近い多孔質層を除いた層であることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記分離領域は、イオン注入により形成されることを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
  6. 前記半導体基板は、格子定数が異なる複数の単結晶層を有し、
    前記分離領域は、前記格子定数が異なる単結晶層の界面であることを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記分離工程の前に、前記半導体基板の周辺部の前記半導体領域を除去して前記分離領域を露出させる工程を含むことを特徴とする請求項１乃至請求項６のいずれか１項に記載の半導体装置の製造方法。
  8. 前記分離領域は、少なくとも前記１又は複数の回路素子が形成される領域の下方に形成されることを特徴とする請求項１乃至請求項７のいずれか１項に記載の半導体装置の製造方法。
  9. 前記分離工程の前に、前記半導体基板を他の部材と結合させる工程を含むことを特徴とする請求項１乃至請求項８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記結合工程では、前記分離領域が形成される領域内において、前記半導体基板の表面と前記他の部材とを結合させることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記分離領域は、１又は複数の回路素子を形成できない前記半導体基板の周辺部の領域よりも内側に形成されることを特徴とする請求項１乃至請求項１０のいずれか１項に記載の半導体装置の製造方法。
  12. 前記分離工程の前に、前記半導体領域をチップ化する工程を含むことを特徴とする請求項１乃至請求項１１のいずれか１項に記載の半導体装置の製造方法。
  13. 前記１又は複数の回路素子が形成される領域は、複数のチップ領域を含み、
    前記分離領域は、前記複数のチップ領域の各々の下方に形成され、
    前記チップ化する工程では、前記半導体領域のうち前記分離層が形成されていない領域をダイシングして前記分離領域を露出させることを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 分離領域と、
    前記分離領域の全体を覆う半導体領域と、
    前記半導体領域に形成された１又は複数の回路素子と、
    を含み、
    前記分離領域は、少なくとも前記１又は複数の回路素子が形成される領域の下方に形成されることを特徴とする半導体装置。
  15. 前記分離領域は、前記１又は複数の回路素子が形成される領域の外接円と当該半導体装置の主面端とに囲まれた領域に形成されることを特徴とする請求項１４に記載の半導体装置。
JP2004261567A 2004-09-08 2004-09-08 半導体装置の製造方法 Expired - Fee Related JP4838504B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004261567A JP4838504B2 (ja) 2004-09-08 2004-09-08 半導体装置の製造方法
US11/222,895 US7696065B2 (en) 2004-09-08 2005-09-08 Method of manufacturing a semiconductor device by forming separation regions which do not extend to the peripherals of a substrate, and structures thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004261567A JP4838504B2 (ja) 2004-09-08 2004-09-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006080237A true JP2006080237A (ja) 2006-03-23
JP4838504B2 JP4838504B2 (ja) 2011-12-14

Family

ID=35995356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004261567A Expired - Fee Related JP4838504B2 (ja) 2004-09-08 2004-09-08 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7696065B2 (ja)
JP (1) JP4838504B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054661A (ja) * 2007-08-24 2009-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び製造装置
JP2009053630A (ja) * 2007-08-29 2009-03-12 Semiconductor Energy Lab Co Ltd 表示装置及び当該表示装置を具備する電子機器
JP2009065015A (ja) * 2007-09-07 2009-03-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010141303A (ja) * 2008-11-13 2010-06-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR20190102990A (ko) * 2018-02-27 2019-09-04 가부시기가이샤 디스코 박리 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007083570A1 (ja) * 2006-01-16 2007-07-26 Matsushita Electric Industrial Co., Ltd. 半導体小片の製造方法ならびに電界効果トランジスタおよびその製造方法
US20070241351A1 (en) * 2006-04-14 2007-10-18 Applied Materials, Inc. Double-sided nitride structures
US7575982B2 (en) * 2006-04-14 2009-08-18 Applied Materials, Inc. Stacked-substrate processes for production of nitride semiconductor structures
US8119501B2 (en) * 2007-05-17 2012-02-21 Agere Systems Inc. Method for separating a semiconductor wafer into individual semiconductor dies using an implanted impurity
JP2010527513A (ja) * 2007-05-17 2010-08-12 アギア システムズ インコーポレーテッド 注入された不純物を用いて半導体ウエハを個々の半導体ダイに分離する方法
US8347814B2 (en) * 2008-01-22 2013-01-08 Raytheon Canada Limited Method and apparatus for coating a curved surface
US20090258151A1 (en) * 2008-04-10 2009-10-15 Raytheon Company Method and Apparatus for Coating Curved Surfaces
US8398776B2 (en) * 2008-05-12 2013-03-19 Raytheon Canada Limited Method and apparatus for supporting workpieces in a coating apparatus
US8246748B2 (en) * 2008-07-09 2012-08-21 Raytheon Canada Limited Method and apparatus for coating surfaces
US20110020623A1 (en) * 2009-07-22 2011-01-27 Raytheon Company Method and Apparatus for Repairing an Optical Component Substrate Through Coating
JP6116476B2 (ja) * 2010-05-20 2017-04-19 エーファウ・グループ・エー・タルナー・ゲーエムベーハー チップスタックを製造するための方法及びその方法を実施するためのキャリア
US8669166B1 (en) * 2012-08-15 2014-03-11 Globalfoundries Inc. Methods of thinning and/or dicing semiconducting substrates having integrated circuit products formed thereon
US8946052B2 (en) * 2012-09-26 2015-02-03 Sandia Corporation Processes for multi-layer devices utilizing layer transfer
US10096472B2 (en) * 2015-12-21 2018-10-09 The United States Of America As Represented By The Administrator Of Nasa Single crystal rhombohedral epitaxy of SiGe on sapphire at 450° C.-500° C. substrate temperatures
JP6636377B2 (ja) * 2016-04-08 2020-01-29 株式会社ディスコ パッケージウェーハの製造方法及びデバイスチップの製造方法
US11081393B2 (en) * 2019-12-09 2021-08-03 Infineon Technologies Ag Method for splitting semiconductor wafers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263291A (ja) * 1994-01-26 1995-10-13 Commiss Energ Atom 薄膜で構成された集積部品のための基板とその製造法
JPH09312349A (ja) * 1996-03-18 1997-12-02 Sony Corp 薄膜半導体装置およびｉｃカードの製造方法
JPH10326883A (ja) * 1997-03-26 1998-12-08 Canon Inc 基板及びその作製方法
JPH11317577A (ja) * 1997-12-02 1999-11-16 Commiss Energ Atom 第一基板上に形成された微細構造部の最終基板への選択的なトランスファープロセス
WO2002084721A2 (fr) * 2001-04-13 2002-10-24 Commissariat A L'energie Atomique Substrat ou structure demontable et procede de realisation

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3194612B2 (ja) 1992-01-31 2001-07-30 キヤノン株式会社 半導体素子の作製方法及び貼り合わせ基板
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6664169B1 (en) 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
JP3542521B2 (ja) 1999-06-08 2004-07-14 キヤノン株式会社 半導体基体及び太陽電池の製造方法と陽極化成装置
JP2001284622A (ja) 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法
JP2002050749A (ja) * 2000-07-31 2002-02-15 Canon Inc 複合部材の分離方法及び装置
JP2002141327A (ja) 2000-10-31 2002-05-17 Canon Inc 結晶薄膜の製造方法
US6774010B2 (en) * 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
JP4708577B2 (ja) 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP4803884B2 (ja) 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
FR2842649B1 (fr) * 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263291A (ja) * 1994-01-26 1995-10-13 Commiss Energ Atom 薄膜で構成された集積部品のための基板とその製造法
JPH09312349A (ja) * 1996-03-18 1997-12-02 Sony Corp 薄膜半導体装置およびｉｃカードの製造方法
JPH10326883A (ja) * 1997-03-26 1998-12-08 Canon Inc 基板及びその作製方法
JPH11317577A (ja) * 1997-12-02 1999-11-16 Commiss Energ Atom 第一基板上に形成された微細構造部の最終基板への選択的なトランスファープロセス
WO2002084721A2 (fr) * 2001-04-13 2002-10-24 Commissariat A L'energie Atomique Substrat ou structure demontable et procede de realisation

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054661A (ja) * 2007-08-24 2009-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び製造装置
JP2009053630A (ja) * 2007-08-29 2009-03-12 Semiconductor Energy Lab Co Ltd 表示装置及び当該表示装置を具備する電子機器
US8730419B2 (en) 2007-08-29 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance including the display device
JP2009065015A (ja) * 2007-09-07 2009-03-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010141303A (ja) * 2008-11-13 2010-06-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR20190102990A (ko) * 2018-02-27 2019-09-04 가부시기가이샤 디스코 박리 방법
KR102670600B1 (ko) 2018-02-27 2024-05-29 가부시기가이샤 디스코 박리 방법

Also Published As

Publication number Publication date
US7696065B2 (en) 2010-04-13
US20060049487A1 (en) 2006-03-09
JP4838504B2 (ja) 2011-12-14

Similar Documents

Publication Publication Date Title
US7696065B2 (en) Method of manufacturing a semiconductor device by forming separation regions which do not extend to the peripherals of a substrate, and structures thereof
KR100448423B1 (ko) 반도체부재의 제조방법
US6342433B1 (en) Composite member its separation method and preparation method of semiconductor substrate by utilization thereof
JP3352340B2 (ja) 半導体基体とその製造方法
JP4803884B2 (ja) 薄膜半導体装置の製造方法
US6054363A (en) Method of manufacturing semiconductor article
US6613678B1 (en) Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure
JP7256120B2 (ja) 半導体装置の製造方法およびウエハ貼着構造体
US20080315349A1 (en) Method for Manufacturing Bonded Wafer and Bonded Wafer
JP2000349264A (ja) 半導体ウエハの製造方法、使用方法および利用方法
KR101446517B1 (ko) Ｓｏｉ 웨이퍼의 제조방법
JP2002134375A (ja) 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法
EP0843346A2 (en) Method of manufacturing a semiconductor article
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
KR20110052456A (ko) 웨이퍼 접합 방법
CN113097124A (zh) 异质集成GaN薄膜及GaN器件的制备方法
JP3697052B2 (ja) 基板の製造方法及び半導体膜の製造方法
JP3031904B2 (ja) 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
JP2011049384A (ja) 半導体装置の製造方法
JP2008166646A (ja) 半導体基板の製造方法
JP2008159692A (ja) 半導体基板の製造方法
JP3293767B2 (ja) 半導体部材の製造方法
JP3754818B2 (ja) 半導体基板の作製方法
JP5425122B2 (ja) 薄膜半導体装置の製造方法
JP2008205061A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070813

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110926

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110930

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees