JP5138927B2 - フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ - Google Patents

フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ Download PDF

Info

Publication number
JP5138927B2
JP5138927B2 JP2006348405A JP2006348405A JP5138927B2 JP 5138927 B2 JP5138927 B2 JP 5138927B2 JP 2006348405 A JP2006348405 A JP 2006348405A JP 2006348405 A JP2006348405 A JP 2006348405A JP 5138927 B2 JP5138927 B2 JP 5138927B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
tft
electrode
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006348405A
Other languages
English (en)
Other versions
JP2008159935A (ja
Inventor
忠宏 古川
静士 時任
敏裕 山本
宜樹 中嶋
好英 藤崎
達哉 武井
誠 水上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyodo Printing Co Ltd
JVCKenwood Corp
Japan Broadcasting Corp
Original Assignee
Kyodo Printing Co Ltd
JVCKenwood Corp
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyodo Printing Co Ltd, JVCKenwood Corp, Japan Broadcasting Corp filed Critical Kyodo Printing Co Ltd
Priority to JP2006348405A priority Critical patent/JP5138927B2/ja
Publication of JP2008159935A publication Critical patent/JP2008159935A/ja
Application granted granted Critical
Publication of JP5138927B2 publication Critical patent/JP5138927B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

本発明はフレキシブルTFT基板及びその製造方法とフレキシブルディスプレイに係り、さらに詳しくは、プラスチックフィルム上に有機TFT素子を備えて構成されるフレキシブルTFT基板及びその製造方法とそのTFT基板を用いて構成される有機ELディスプレイや液晶ディスプレイなどのフレキシブルディスプレイに関する。
有機EL(Electroluminescence)ディスプレイや液晶ディスプレイなどの表示装置は、情報機器などへ急速にその用途を拡大している。近年、プラスチックフィルムを基板として使用するフレキシブルディスプレイが注目されている。そのようなフレキシブルディスプレイは、丸めて収納できて持ち運びに便利な超薄型・軽量のモバイル用ばかりではなく、大型ディスプレイ用としても利用できる。
しかし、プラスチックフィルムは、剛性が弱く、また熱変形温度が低いため、熱処理を伴う製造工程において反りや膨張収縮のような熱変形が生じ易い。このため、プラスチックフィルム上に直接各種素子を形成する製造方法では、熱処理を伴う製造工程などの条件が制限され、また高精度の位置合わせが困難になるので、所望の特性を有する素子基板を製造できなくなる場合がある。
このような問題を回避するために、耐熱性で剛性のガラス基板の上に製造条件が制限されないでアモルファスシリコンTFT素子やカラーフィルタなどを高精度で位置合わせして形成して転写層とした後、その転写層をプラスチックフィルム上に転写・形成することにより、液晶表示装置用素子基板を製造する方法がある(特許文献1)。
また、フレキシブルディプレイには曲げに追随できる柔軟なTFT素子が必要であり、従来の駆動用トランジスタとしてのアモルファスシリコンTFTや低温ポリシリコンTFTでは十分な信頼性が得られないおそれがある。このため、フレキシブルディスプレイの駆動用トランジスタとして、曲げに追随できる柔軟な有機半導体を活性層として用いる有機TFTが注目されている。
特許文献2には、プラスチック基板などの上に、ゲート電極、ゲート絶縁膜、有機半導体層、及びソース・ドレイン電極を順次形成し、ドレイン電極に接続された陽極上に有機EL素子を形成することにより、有機ELディスプレイを製造する方法が記載されている。
また、特許文献3には、高温プロセスを必要としない高分子包接錯体から半導体層を形成することにより、ガラス基板だけではなくプラスチック基板上にも有機TFT素子を容易に形成できることが記載されている。
また、特許文献4には、有機TFTの製造において、ゲート電極をタンタルから形成し、ゲート電極を陽極酸化することにより、高い比誘電率を有する薄膜で緻密なゲート絶縁層を形成することが記載されている。
特開2001−356370号公報 特開2003−255857号公報 特開2003−298067号公報 特開2003−258261号公報
ところで、有機半導体層及び有機EL層は、有機溶剤、水、プラズマ、電子線又は熱処理などの処理を伴うフォトリソグラフィ及びエッチング工程でその性能が劣化したり、ひいてはほとんど機能しなくなったりする問題がある。
上記した特許文献2では、有機半導体層を形成した後に、ソース・ドレイン電極などをパターニングする必要があるので、フォトリソグラフィ工程での有機半導体層の性能劣化が問題になるおそれがある。このように、プラスチックフィルムを基板として使用する、有機TFTを備えたフレキシブルTFT基板の製造方法は十分に確立されておらず、プラスチックフィルム上に所望の有機TFTを高歩留りで安定して形成する方法が切望されている。
さらには、プラスチックフィルムの上に信頼性の高い高性能な有機TFT素子を形成する際には、特にゲート絶縁層の材料やその形成方法が重要なファクターとなり、その最適化が求められている。特許文献4では、ゲート電極を陽極酸化してゲート絶縁層を形成することで有機TFTの特性を改善することが記載されているものの、有機半導体層を形成した後にソース・ドレイン電極を形成するので、特許文献2と同様に、ソース・ドレイン電極を形成するためのフォトリソグラフィ工程で有機半導体層の性能が劣化するおそれがある。
本発明は上記した問題点を鑑みて創作されたものであり、プラスチックフィルムの上に所望の有機TFT素子が何ら不具合が発生することなく形成されると共に、信頼性の高い高性能な有機TFT素子を有するフレキシブルTFT基板及びその製造方法とそれを用いたフレキシブルディスプレイを提供することを目的とする。
上記した課題を解決するため、本発明はフレキシブルTFT基板に係り、画素ごとにTFTが設けられたアクティブマトリクス型のフレキシブルTFT基板であって、プラスチックフィルムと、前記プラスチックフィルムの上に形成された接着層と、前記接着層の上に形成された下側絶縁層と、前記下側絶縁層に埋設された前記TFTであって、下から順に、有機活性層と、ソース電極及びドレイン電極と、ゲート絶縁層と、ゲート電極とが形成されて構成される前記TFTと、前記TFTのドレイン電極に電気的に接続されて、前記画素内に設けられた画素電極とを有し、前記TFTの前記ゲート絶縁層は、前記ゲート電極を構成する金属パターン層の表層部が陽極酸化されて得られた金属酸化層からなることを特徴とする。
本発明のフレキシブルTFT基板は、仮基板(ガラス基板など)の上に剥離できる状態で画素電極とそれにドレイン電極が電気接続されたTFT及びそれを被覆する絶縁層が形成された後に、それらがプラスチックフィルムの上に接着層を介して転写・形成されて得られる。このため、TFTは仮基板上に形成された構造と上下反転した状態でプラスチックフィルムの上に転写され、下から順に、有機活性層、ソース電極とドレイン電極、ゲート絶縁層、及びゲート電極が形成されて構成される。
本発明では、仮基板の上にゲート電極とゲート絶縁層及びソース電極とドレイン電極を形成した後に有機活性層を形成するので、フォトリソグラフィによって有機活性層の性能が劣化するおそれがない。本発明に係わるTFTでは、仮基板上に形成されたTFTが上下反転してプラスチックフィルム上に形成されるので、ゲート電極及びゲート絶縁層の下にソース電極及びドレイン電極が配置され、その下に有機活性層が配置されている。
本発明のフレキシブルTFT基板のTFTのゲート絶縁層は、金属パターン層(タンタル層など)の表層部が陽極酸化されて得られた金属酸化層(タンタル酸化層など)からなる。陽極酸化によって得られるタンタル酸化層などはシリコン酸化層などよりも大きな比誘電率を有するので、低いVgをもちかつ高い相互コンダクタンスが得られる高性能なTFTを構成することができる。しかも、陽極酸化によって得られるタンタル酸化層などはその表面の平坦性が優れているので、信頼性の高いTFTを構成することができる。
本発明に係わるTFTでは、仮基板上に形成されたTFTが上下反転してプラスチックフィルム上に形成されるので、ゲート電極の表層部が陽極酸化されて形成されるゲート絶縁層がゲート電極の下に配置されている。
本発明の一つ好適な態様では、TFTの上に上側絶縁層が形成されており、画素電極が上側絶縁層に埋設されている。そして、TFTは画素電極のパターン領域に重なる位置に配置され、上側絶縁層に設けられたビアホールを介してTFTのドレイン電極が画素電極に接続されている。
この態様では、画素電極の配置領域がTFTによって制限されなくなるので、画素電極を各画素部の全体領域に配置することができるようになり、有機ELディスプレイや液晶ディスプレイに適用する際に、開口率(発光部の占有比率)を大きくすることが可能になる。これにより、有機ELディスプレイや液晶ディスプレイなどにおいて、高輝度・高精細化が可能になり、表示特性を向上させることができる。
あるいは、高い開口率を考慮しない場合は、上側絶縁層を省略し、画素電極が下側絶縁層に埋設されてTFTの横方向に配置されるようにしてもよい。
本発明のフレキシブルTFT基板の画素電極の上に、有機EL層と、対向電極と、封止層とを順に形成することにより、フレキシブル有機ELディスプレイが構成される。また、本発明のフレキシブルTFT基板の画素電極の上に配向膜を形成し、それに対向基板を貼り合わせてそれらの間に液晶を封入することにより、フレキシブル液晶ディスプレイが構成される。
また、上記課題を解決するため、本発明はフレキシブルTFT基板の製造方法に係り、画素ごとにTFTが設けられたアクティブマトリクス型のフレキシブルTFT基板の製造方法であって、仮基板の上に剥離層を形成する工程と、前記剥離層の上方に、下から順に、金属パターン層からなるゲート電極と、前記金属パターン層の上面及び側面が陽極酸化されて得られる金属酸化層よりなるゲート絶縁層と、ソース電極及びドレイン電極と、有機活性層とから構成される前記TFTを形成すると共に、前記TFTの前記ドレイン電極に電気的に接続される画素電極を形成する工程と、前記TFTの上に絶縁層を形成する工程と、前記絶縁層の上に接着層を介してプラスチックフィルムを接着する工程と、前記仮基板を前記剥離層との界面から剥離することにより、前記プラスチックフィルム上に、前記接着層を介して、前記絶縁層、前記TFT、前記画素電極、及び前記剥離層を転写・形成する工程と、前記剥離層を除去することにより、前記画素電極を露出させる工程とを有することを特徴とする。
本発明の製造方法を使用することにより、上記した発明のフレキシブルTFT基板を容易に製造することができる。また、本発明のフレキシブルTFT基板の製造方法では、フォトリソグラフィを使用する工程(ゲート電極、ソース電極とドレイン電極、及びビアホールの形成工程)は有機活性層を形成する前に仮基板の上で行うので、位置合わせ精度よくTFTを形成できると共に、有機活性層がフォトリソグラフィの工程でその性能が劣化するおそれがない。
さらには、画素電極の上に、フォトリソグラフィを使用することなくマスク蒸着法やインクジェット法などで有機EL層を形成できるので、有機EL層の性能劣化も防止されて、信頼性の高いフレキシブル有機ELディスプレイを製造することができる。
以上のように、本発明では、プラスチックフィルムの上に所望の有機TFT素子が何ら不具合が発生することなく形成されると共に、比誘電率が高く平坦性の優れたゲート絶縁層を使用できるので信頼性の高い高性能な有機TFT素子を有するフレキシブルディスTFT基板が構成される。
以下、本発明の実施の形態について、添付の図面を参照しながら説明する。
(第1の実施の形態)
図1〜図7は本発明の第1実施形態のフレキシブルTFT基板の製造方法を示す断面図、図8は同じくフレキシブルTFT基板を示す断面図である。
本実施形態のフレキシブルTFT基板の製造方法は、図1(a)に示すように、まず、仮基板としてガラス基板10を用意し、そのガラス基板10の上にポリイミド樹脂などからなる剥離層22を形成する。その後に、図1(b)に示すように、CVD法やスパッタ法などにより、剥離層22の上に窒化シリコン(SiNX)などの無機絶縁層からなる下地バリア層24を形成する。さらに、下地バリア層24の上に、画素電極を構成するための膜厚が50〜300nmの導電層26aをスパッタ法により形成する。
次いで、図1(c)に示すように、導電層26aの上にレジストパターン(不図示)を形成し、それをマスクにして導電層26aをエッチングすることにより、画素電極26を得る。その後に、レジストパターンが除去される。画素電極26は、ITO(Indium Tin Oxide)層やIZO(Indium Zinc Oxide)などの透明導電層から形成してもよいし、金(Au)層、白金(Pt)層又は銀(Ag)層などの不透明導電層から形成してもよい。あるいは、画素電極26が下から順にクロム(Cr)層/ITO層が形成されて構成されるようにしてもよい。
本実施形態では、ガラス基板10上に画素電極26を形成するので、プラスチックフィルム上に形成する場合と違って成膜温度などのプロセス条件が限定されることがない。例えば、画素電極26としてITO層を使用する場合は、成膜温度が200℃程度のスパッタ法などを採用することができる。これにより、画素電極26(ITO)は低抵抗(比抵抗値:3×10-4Ω・cm以下)な電気特性をもって形成される。
なお、下地バリア層24を省略し、剥離層22の上に画素電極26を直接形成してもよい。
続いて、図1(d)に示すように、画素電極26の上にポリイミド樹脂などをスピンコート法によって塗布することにより、画素電極26の段差を埋め込む層間絶縁層28を形成する。これにより、画素電極26の段差が解消されて層間絶縁層28はその上面が平坦となって形成される。さらに、層間絶縁層28の上に、CVD法やスパッタ法などにより無機絶縁層(窒化シリコン(SiNX)など)のガスバリア機能を有するバリア絶縁層30を形成する。本実施形態では、層間絶縁層28及びバリア絶縁層30によって第1絶縁層が構成される。
次いで、図2(a)に示すように、膜厚が250nm程度のタンタル(Ta)層32を蒸着法やスパッタ法などによりバリア絶縁層30の上に形成する。タンタル層32の成膜条件の一例としては、印加電力が200W、スパッタ圧力が0.6PaのRFスパッタ法が採用される。さらに、フォトリソグラフィによってレジストパターン33をタンタル層32の上に形成する。続いて、レジストパターン33をマスクにしてタンタル層32をエッチングした後にレジストパターン33を除去する。これにより、図2(b)に示すように、バリア絶縁層30の上にゲート電極を構成するためのタンタルパターン層32xが得られる。
続いて、タンタルパターン層32xの露出面を陽極酸化する。陽極酸化の条件の一例としては、ホウ酸アンモニウム1%水溶液を電解液として用い、タンタルパターン層32xが形成されたガラス基板10をその電解液に浸漬させ、タンタルパターン層32xを陽極に接続し,電圧が90〜100V、電流密度が1mA/cm2の条件で通電する。
これにより、図3(a)に示すように、タンタルパターン層32xの表層部(上面及び側面)にタンタル酸化層(Ta25)が自己整合的に形成されてゲート絶縁層34が得られる。ゲート絶縁層34(タンタル酸化層)の膜厚は例えば150nmに設定される。
このとき、ゲート絶縁層34の下に残るタンタルパターン層32xがゲート電極32a、32bとなる。このようにして、スイッチング用TFT(Thin Film Transistor)(以下、Sw−TFTと記す)用のゲート電極32a及びそれを被覆するゲート絶縁層34がバリア絶縁層30の上に形成される。これと同時に、駆動用TFT(以下、Dr−TFTと記す)用のゲート電極32b及びそれを被覆するゲート絶縁層34がバリア絶縁層30の上に形成される。陽極酸化によって得られるタンタル酸化層の比誘電率は24程度であり、シリコン酸化層(SiO2(比誘電率:3.9))やシリコン窒化層(SiNX(比誘電率:7))を使用する場合よりも高い誘電率をもつゲート絶縁層34が得られる。
本願発明者は、原子間力顕微鏡(AFM)を用いて、上記した条件で形成したタンタル層とタンタル酸化層の各表面の粗さについて調査した。図10に示すように、陽極酸化する前のタンタル層の表面は比較的粗く20nm程度のミクロな凹凸が発生していることが分った。これに対して、図11に示すように、陽極酸化によって得られるタンタル酸化層の表面はタンタル層の表面より格段に凹凸が少なく、平坦性が優れていることが分った。
このように、タンタルパターン層を陽極酸化して得られるタンタル酸化層はその表面の平坦性が優れているので、信頼性の高い高性能なTFT用のゲート絶縁層として利用できる。
陽極酸化によって酸化皮膜で覆われる金属としては、タンタルの他に、アルミニウム(Al)、ニオブ(Nb)、チタン(Ti)、ハフニウム(Hf)又はジルコニウム(Zr)などがあり、いわゆるバルブ金属と呼ばれている。本実施形態では、タンタルの他に上記したようなバルブ金属層を陽極酸化して、ゲート絶縁層34とゲート電極32a、32bを形成することも可能である。
次いで、図3(b)に戻ってその後の製造方法を説明すると、画素電極26の所要部上の層間絶縁層28及びバリア絶縁層30の部分を加工することにより、画素電極26に到達する深さのビアホールVHを形成する。ビアホールVHは、開口部が設けられたレジストパターン(不図示)がバリア絶縁層30の上に形成された後に、その開口部を通してバリア絶縁層30及び層間絶縁層28がドライエッチングなどでエッチングされて形成される。
続いて、図4(a)に示すように、図3(b)の構造体の上面側(バリア絶縁層30及びゲート絶縁層34の上とビアホールVH内)に、クロム(Cr)層及び金(Au)層を順次成膜して金属層を形成した後に、フォトリソグラフィ及びエッチングにより金属層をパターニングする。これにより、Sw−TFT用のソース電極36a及びドレイン電極36bがゲート電極32aを被覆するゲート絶縁層34の上面端側から側面にかけてそれぞれ延在して形成される。
これと同時に、Dr−TFT用のソース電極36x及びドレイン電極36yがゲート電極32bを被覆するゲート絶縁層34の上面端側から側面にかけてそれぞれ延在して形成される。さらに、Dr−TFT用のドレイン電極36yはビアホールVHを介して画素電極26に電気的に接続されて形成される。
次いで、図4(b)に示すように、図4(a)の構造体の上面全体に、真空蒸着法などにより膜厚が50nm程度の有機半導体からなる有機活性層38を形成する。有機活性層38の材料としては、ペンタセン、セキシチオフェン、又はポリチオフェンなどが好適に使用される。
さらに、図4(c)に示すように、有機活性層38の上に真空蒸着法などによってパリレン(ポリパラキシリレン)樹脂層40を形成する。続いて、図5(a)に示すように、パリレン樹脂層40の上にシリコン酸化層(SiO2)などからなる無機絶縁層42を形成する。
続いて、図5(b)に示すように、無機絶縁層42の上に、Sw−TFT用及びDr−TFT用のゲート絶縁層34に対応するレジストパターン15を形成する。さらに、図5(c)に示すように、そのレジストパターン15をマスクにして、無機絶縁層42、パリレン樹脂層40及び有機活性層38をエッチングした後に、レジストパターン15を除去する。
これにより、Sw−TFT用のソース電極36a、ドレイン電極36b及びゲート絶縁層34の上に、Sw−TFT用の有機活性層38a、パリレン樹脂層40からなるキャップ保護層40a及び無機絶縁層42からなるキャップバリア層42aがパターン化されて得られる。それと同時に、Dr−TFT用のソース電極36x、ドレイン電極36y及びゲート絶縁層34の上に、Dr−TFT用の有機活性層38b、キャップ保護層40b及びキャップバリア層42bがパターニングされて得られる。
このとき、各有機活性層38a,38bは、キャップバリア層42a,42b(無機絶縁層)及びキャップ保護層40a,40b(パリレン樹脂層)によって被覆されて保護されるので、フォトリソグラフィ工程でのウェット処理やプラズマなどによる性能劣化が防止される。なお、レジストパターン15を除去せずに残したままにしても差し支えない。
これによって、ゲート電極32a、ゲート絶縁層34、ソース電極36aとドレイン電極36b、及びソース電極36aとドレイン電極36bに電気的に接続された有機活性層38aにより構成されるSw−TFT5が得られる。また、ゲート電極32b、ゲート絶縁層34、ソース電極36xとドレイン電極36y、及びソース電極36xとドレイン電極36yに電気的に接続される有機活性層38bにより構成されるDr−TFT6が得られる。そして、Dr−TFT6のドレイン電極36yがビアホールVHを介してDr−TFT6の下側に配置された画素電極26に電気的に接続される。
本実施形態では、耐熱性のガラス基板10の上にSw−TFT5及びDr−TFT6を形成するので、プラスチックフィルム上に直接形成する場合と違って、位置合わせ精度よく所望のTFTを得ることができる。また、前述したようにゲート絶縁層34の表面の平坦性が優れているので、信頼性の高い高性能なSw−TFT5及びDr−TFT6を得ることができる。
例えば、Sw−TFT5のチャネル長(ソース電極とドレイン電極の間隔)が50μmに設定され、チャネル幅(チャネル長に直交する方向の長さ)が100μmに設定される。また、Dr−TFT6のチャネル長が50μmに設定され、チャネル幅が1000μmに設定される。
なお、有機活性層38a,38b、キャップ保護層40a,40b及びキャップバリア層42a、42bをマスク蒸着法によりパターン化して成膜してもよい。マスク蒸着法は、真空蒸着装置の中でシャドーマスクを高精度で移動させることによって成膜と同時にパターンを形成する方法であり、フォトリソグラフィを使用することなく、パターン化された有機活性層38a,38b、キャップ保護層40a、40b及びキャップバリア層42a,42bを順次積層して形成することができる。
このため、フォトリソグラフィ工程で有機活性層38a,38bの性能が劣化するおそれは全くない。あるいは、インクジェット方式により有機活性層38a,38bをパターン化して形成してもよい。
ここで、本願発明者は、本実施形態の陽極酸化によって得られるタンタル酸化層(比誘電率:24)をゲート絶縁層に使用したTFTのドレイン電流(Id)−ドレイン電圧(Vd)特性を調査した(図12)。また、比較例として、シリコン酸化層(比誘電率:3.9)をゲート絶縁層に使用したTFTのドレイン電流(Id)−ドレイン電圧(Vd)特性を調査した(図13)。図12及図13において、ゲート電圧(Vg)変えたときのドレイン電流(Id)−ドレイン電圧(Vd)特性が示されている。なお、TFTの有機活性層として移動度の高いペンタセンを使用した。
図12及び図13の比較から明らかなように、本実施形態のTFTは比較例のTFTよりも低いドレイン電圧で大きなドレイン電流が得られることが分る。本実施形態のTFTでは比較例のTFTに比べて、1/5のドレイン電圧で2桁大きなドレイン電流が得られている。このように、本実施形態に係るTFTでは、誘電率の高いゲート絶縁層を使用できることから、動作電圧が低減されて低いVgを使用できると共に、増幅特性の指標になる相互コンダクタンスを大きくすることができるので、高性能なTFTを構成することができる。
続いて、製造方法の説明に戻って図5(c)の後の製造方法を説明すると、図6(a)に示すように、Sw−TFT5及びDr−TFT6の上にそれを被覆する保護絶縁層44(第2絶縁層)を形成する。保護絶縁層44としては、パリレン層と、水蒸気やガスの侵入をブロックできるシリコン酸化層(SiOX)、シリコン窒化層(SiNX)又はシリコン酸化窒化層(SiON)などの無機絶縁層との積層膜が好適に使用され、CVD法や真空蒸着法によって形成される。あるいは、保護絶縁層44をパリレン以外のポリイミド樹脂、エポキシ樹脂、アクリル樹脂、ポリビニルアルコール又はポリパラキシレンなどの有機樹脂層から形成してもよい。
その後に、図6(b)に示すように、図6(a)の保護絶縁層44の上面に接着層46を介してプラスチックフィルム20を対向させて配置する。さらに、熱処理することにより接着層46を硬化させて、図6(a)の構造体の上にプラスチックフィルム20を接着する。プラスチックフィルム20としては、膜厚が100〜200μmのポリエーテルスルホンフィルムやポリカーボネートフィルムなどが好適に使用される。
なお、保護絶縁層44をCVD法や真空蒸着法で形成する場合、Sw−TFT5及びDr−TFT6の段差を平坦化するには工程が複雑になることから、保護絶縁層44はその上面に段差が発生して形成される場合が多い。しかしながら、保護絶縁層44の段差は接着層46で埋め込んで解消できるので、接着層46の上面が平坦になった状態でプラスチックフィルム20が接着される。
続いて、図7(a)に示すように、プラスチックフィルム20の一端にロール17を固定し、そのロール17を回転させながらガラス基板10を剥離する。このとき、ガラス基板10と剥離層22との界面(図7(a)のA部)に沿って剥離され、ガラス基板10が廃棄される。
図7(b)には、図7(a)の構造体からガラス基板10が除去されたものを上下反転させた状態が示されている。図7(b)に示すように、プラスチックフィルム20の上に、下から順に、接着層46、保護絶縁層44、下側にキャップバリア層42a,42b及びキャップ保護層40a,40bが設けられたSw−TFT5とDr−TFT6、バリア絶縁層30、層間絶縁層28、画素電極26、下地バリア層24、及び剥離層22が転写・形成される。
その後に、図8に示すように、酸素ガスのプラズマなどで剥離層22を除去することにより下地バリア層24を露出させる。さらに、CF4プラズマなどで下地バリア層24をエッチングして除去することにより、画素電極26を露出させる。
以上により、本実施形態のフレキシブルTFT基板1が得られる。
図8に示すように、本実施形態のフレキシブルTFT基板1では、プラスチックフィルム20の上に接着層46及び保護絶縁層44(下側絶縁層)が順に形成されている。保護絶縁層44の中にはSw−TFT5とDr−TFT6が埋設されており、その上にバリア絶縁層30が形成されている。
Sw−TFT5は、下から順に、有機活性層38a、ソース電極36aとドレイン電極36b、ゲート絶縁層34、及びゲート電極32aが形成されて構成されており、有機活性層38aの下面にはキャップ保護層40a及びキャップバリア層42a(キャップ絶縁層)が設けられている。Dr−TFT6においても、同様に、下から順に、有機活性層38b、ソース電極36xとドレイン電極36y、ゲート絶縁層34、及びゲート電極32bが形成されて構成されており、有機活性層38bの下面にはキャップ保護層40b及びキャップバリア層42bが設けられている。
Sw−TFT5とDr−TFT6の各ゲート絶縁層34はゲート電極32a、32bを構成するタンタルパターン層32xが陽極酸化されて得られたものであり、タンタルパターン層32xの陽極酸化されずに残った部分がゲート電極32a、32bとなっている。
本実施形態では、前述したように、ゲート絶縁層34として陽極酸化によって得られるタンタル酸化層を使用するので、高性能なTFT5,6が構成される。
また、本実施形態では、前述した転写技術を採用するので、Sw−TFT5とDr−TFT6は、バリア絶縁層30の上に形成されたSw−TFT5及びDr−TFT6が上下反転した状態となって配置されている。
このため、Sw−TFT5とDr−TFT6において、ゲート電極32a,32bはその上面が保護絶縁層44の上面と同一面となった状態でバリア絶縁層30の下面から下側に突出して配置されている。そして、ゲート電極32a,32bの下面及び側面がゲート絶縁層34で被覆されている。さらに、ソース電極36a、36x及びドレイン電極36b、36yは、有機活性層38a、38bとゲート絶縁層34との間からゲート電極32a,32bの側方にかけて上側にそれぞれ延在している。
また、ソース電極36a、36x及びドレイン電極36b、36yの下側には有機活性層38a,38bが配置されており、ソース電極36a、36xとドレイン電極36b、36yとの間の有機活性層38a、38bの部分がゲート絶縁層34に接触するTFTのチャネル部となっている。
さらに、バリア絶縁層30の上に層間絶縁層28が形成され、画素電極26がその上面が露出した状態で層間絶縁層28に埋設されて形成されている。画素電極26及び層間絶縁層28の各上面は同一面となって平坦化されている。本実施形態では、層間絶縁層28及びバリア絶縁層30により上側絶縁層が構成される。また、画素電極26の所要部下の層間絶縁層28及びバリア絶縁層30の部分にはビアホールVHが設けられている。そして、Dr−TFT6のドレイン電極36yがビアホールVHを介して画素電極26に電気的に接続されている。
このような構成とすることにより、画素電極26の配置領域がSw−TFT5及びDr−TFT6によって制限されることなく、各画素部の全体領域に画素電極26を配置することができるので、画素部の全体領域に画素電極26を配置してその面積を大きくすることができる。
また、有機活性層38a,38bは、バリア絶縁層30と保護絶縁層44との間に配置されるので、外気からの水蒸気やプラスチックフィルム20内の水分が有機活性層38a、38bに侵入ことが防止され、信頼性の高いフレキシブルTFT基板が構成される。
図9には、本実施形態の変形例のフレキシブルTFT基板1xが示されている。図9に示すように、図8のフレキシブルTFT基板1と違って高い開口率を必要としない場合は、画素電極26がSw−TFT5及びDr−TFT6の横方向に配置されて、保護絶縁層44(下側絶縁層)に埋設されて形成されるようにしてもよい。そして、同様に、画素電極26がDr−TFT6のドレイン電極36yに接続される。
変形例のフレキシブルTFT基板1xを採用する場合は、前述したフレキシブルTFT1の製造方法の図4(a)において、層間絶縁層28及びバリア絶縁層30を省略し、下地バリア層24の上に、ゲート電極32a、32bと、ゲート絶縁層34と、ソース電極36a、36x及びドレイン電極36b,36yと、ドレイン電極36yに接続される画素電極26とを形成する。
このように、画素電極26はDr−TFT6のドレイン電極36yに電気的に接続された状態で画素内に配置されていればよく、TFT5,6の上方にそれら重なるように配置してもよいし、TFT5,6の横方向にそれらに重ならないように配置してもよい。
次に、本実施形態のフレキシブルTFT基板1を使用して有機ELディスプレイを製造する方法について説明する。図14は本発明の第1実施形態のフレキシブル有機ELディスプレイの製造方法を示す断面図、図15は同じくフレキシブル有機ELディスプレイを示す断面図である。
図14に示すように、まず、図8のフレキシブルTFT基板1の上面側に露出する画素電極26の上に、マスク蒸着法によって膜厚が例えば30nmの正孔輸送層52を選択的に形成する。正孔輸送層52としては、芳香族3級アミン誘導体であるα-NPDなどが好適に使用される。さらに、同じく図14に示すように、正孔輸送層52上にマスク蒸着法によって膜厚が例えば70nmの低分子系の発光層54を選択的に形成する。
本実施形態では、3原色の発光層54を形成してフルカラー化する形態を例示するので、後に図16で説明するように、3原色(赤色(R)、緑色(G)、青色(B))の各画素部の正孔輸送層52上に赤色発光層、緑色発光層及び青色発光層がそれぞれ形成される。低分子系の発光層54としては、ホスト材料にドーピング材料が混合されたものが使用され、そのドーピング材料(分子)が発光する。ホスト材料では、例えばAlq3やジスチリルアリーレン誘導体(DPVBi)があり、ドーピング材料では、例えば緑色発光のクマリン6や赤色発光のDCJTBなどがある。
続いて、同じく図14に示すように、マスク蒸着法によって発光層54上に電子輸送層56を形成する。電子輸送層56としては、キノリノールアルミ錯体(Alq3)などが好適に使用される。
あるいは、インクジェット方式によって、正孔輸送層52、発光層54及び電子輸送層56を形成してもよい。
これにより、正孔輸送層52、発光層54及び電子輸送層56により構成される有機EL層50が得られる。
なお、正孔輸送層52及び電子輸送層56のうちのいずれか一方のみが形成された形態としてもよいし、正孔輸送層52及び電子輸送層56の両者を省略した形態としてもよい。
さらに、同じく図14に示すように、電子輸送層56上にマスク蒸着法によって画素電極26に対向する対向電極58を形成する。対向電極58は共通電極として形成される。
対向電極58としては、ITO層などの透明電極を使用してもよいし、フッ化リチウム/アルミニウム(LiF/Al)積層膜などの不透明電極を使用してもよい。対向電極58を透明電極から形成する場合は、ITO層の下にBCP層、CSを含むBCP層、又は極薄Al層などが形成されたものが好適に使用される。
本実施形態では、図14の上側に発光させる形態を示すので、画素電極26が不透明電極から形成され、対向電極58が透明電極から形成される。逆に、図14の下側に発光させる場合は、画素電極26が透明電極から形成され、対向電極58が不透明電極から形成される。これにより、画素電極26、有機EL層50及び対向電極58により構成される有機EL素子2が得られる。
このように、本実施形態では、有機活性層38a,38bを形成する工程では、有機活性層38a,38bがキャップ保護層40a,40bやキャップバリア層42a,42bで保護されているため、フォトリソグラフィを用いても有機活性層38a,38bの性能が劣化するおそれがない。また、有機EL層50はフォトリソグラフィを使用せずに形成されるので、有機EL層50の性能劣化も生じない。
その後に、図15に示すように、有機EL素子2の上にそれを被覆する封止層59を形成する。封止層59としては、シリコン酸化層(SiOX)やシリコン窒化層(SiNX)などが使用され、例えば成膜温度が100℃程度の低温CVDにより形成される。あるいは、防湿層が形成された樹脂フィルムを貼着して封止層59としてもよい。
以上により、本発明の第1実施形態に係るフレキシブル有機ELディスプレイ3が完成する。
図16には、第1実施形態のフレキシブル有機ELディスプレイ3の3原色の画素部(赤色画素部(R)、緑色画素部(G)、及び青色画素部(B))が描かれている。図16に示すように、3原色の各画素部(R),(G),(B)に、前述したSw−TFT5とドレイン電極36yがビアホールVHを介して画素電極26に接続されたDr−TFT6とがそれぞれ配置されている。
そして、各画素部(R),(G),(B)の画素電極26の上には前述した有機EL層50がそれぞれ形成されており、各画素部(R),(G),(B)に、赤色発光層54R、緑色発光層54G及び青色発光層54Bがそれぞれ対応して設けられている。これらの発光層54R,54G,54Bはマスク蒸着法によって順次形成されて得られる。あるいは、インクジェット方式によって赤色発光層54R、緑色発光層54G及び青色発光層54Bを塗り分けしてもよい。そして、3原色の画素部(サブピクセル)が表示単位であるピクセルを構成する。他の要素は図15と同一であるので、同一符号を付してその説明を省略する。
図17は本発明の第1実施形態のフレキシブル有機ELディスプレイの画素部の等価回路を示す図、図18は本発明の第1実施形態のフレキシブルディスプレイにおける画素部のレイアウトの一例を示す平面図である。
図18の平面図を適宜参照しながら図17の等価回路を説明すると、有機EL素子2の対向電極58(陰極)がグランド(GND)66に接続され、有機EL素子2の画素電極26(陽極)がビアホールVHを介してDr−TFT6のドレイン電極36yに接続されている。Dr−TFT6のソース電極36xは電源(Vdd)線60に接続されている。
また、Dr−TFT6のゲート電極32bと電源(Vdd)線60との間には保持容量Csが形成されている。また、Dr−TFT6のゲート電極32bにSw−TFT5のドレイン電極36bが接続され、Sw−TFT5のソース電極36aがデータ線62に接続されている。さらに、Sw−TFT5のゲート電極32aが走査線64に接続されている。
図17の等価回路では以下のように動作する。まず、走査線64の電位を選択状態とし、走査線64に書き込み電位を印加すると、Sw−TFT5が導通して保持容量Csが充電又は放電され、Dr−TFT6のゲート電位は書き込み電位となる。次に、走査線64の電位を非選択状態とすると、走査線64とDr−TFT6とは電気的に切り離されるが、Dr−TFT6のゲート電位は保持容量Csによって安定に保持される。
そして、Dr−TFT6及び有機EL素子2に流れる電流は、Dr−TFT6のゲート・ソース間電圧に応じた値となり、有機EL素子2はその電流値に応じた輝度で発光し続ける。
このような構成の画素をマトリクス状に複数並べ、走査線64を順次選択しながら、データ線62を通して書き込みを繰り返すことにより、アクティブマトリクス型の有機ELディスプレイを構成することができる。このようにして、各画素部(R),(G),(B)の各発光層54R,54G,54Bから外部に所定の色の光がそれぞれ放出されてカラー画像が得られる(図16の矢印の方向)。
本実施形態では、図18に示すように、走査線64、データ線62及び電源(Vdd)線60によって画定される各画素部の全体に画素電極26(太線で囲まれた領域)がそれぞれ配置され、Sw−TFT5及びDr−TFT6が画素電極26のパターン領域の下に重なった状態で配置されている。
特に、図16のようにディスプレイの上側に発光させる場合は、Sw−TFT5とDr−TFT6の配置によって光量が全く影響されない構造となるため、開口率(発光部の占有比率)を格段に向上させることができる。これにより、フレキシブル有機ELディスプレイの高輝度・高精細化が可能になる。
なお、図18の画素部のレイアウトはディスプレイの開口率を向上させるためのレイアウトであって、前述したように、高い開口率を考慮しない場合は、図9に示した変形例のフレキシブルTFT基板1xが使用され、画素電極26(有機EL素子2)がSw−TFT5及びDr−TFT6に重ならないように、それらの横方向に配置される。
また、発光層54として白色発光層を形成し、後述する第2実施形態のように画素電極26とSw−TFT5及びDr−TFT6との間(層間絶縁層28とバリア絶縁層30の間)にカラーフィルタ層を形成してフルカラー化してもよい。この場合、ビアホールVHは、層間絶縁層28、カラーフィルタ層及びバリア絶縁層30の部分に形成される。また、この形態では、図16の下側(矢印の方向と反対側)に光が放出されるように設計する必要があるので、画素電極26が透明導電層から形成され、かつ対向電極58が不透明導電層から形成される。
(第2の実施の形態)
図19〜図22は本発明の第2実施形態のフレキシブル液晶ディスプレイの製造方法を示す断面図、図23は同じくフレキシブル液晶ディスプレイを示す断面図である。第2実施形態では、本発明の実施形態のフレキシブルTFT基板を液晶ディスプレイに適用する形態を例示する。第2実施形態では、第1実施形態と同一工程についてはその詳しい説明を省略する。また、同一要素には同一符号を付してその説明を省略する。
図19(a)に示すように、まず、ガラス基板10の上に剥離層22、下地バリア層24及び画素電極26を形成して、第1実施形態の図1(c)と同一の構造体を得る。次いで、図19(b)に示すように、画素電極26を被覆する層間絶縁層28を形成した後に、画素電極26に対応する層間絶縁層28の上にカラーフィルタ層29を形成する。
本実施形態ではカラーフィルタ層29でフルカラー化する形態を例示している。図19(b)には1つの画素部のみが示されているが、第1実施形態の図16のような3原色の画素部(R),(G),(B)の各画素電極26の上に赤色(R)カラーフィルタ層、緑色(G)カラーフィルタ層、及び青色(B)カラーフィルタ層がそれぞれ形成される。
そして、3原色の画素部(サブピクセル)が表示単位であるピクセルを構成する。3原色の各カラーフィルタ層29は、例えば顔料分散タイプの感光性塗布膜がフォトリソグラフィによって順次パターニングされて形成される。さらに、カラーフィルタ層29の上にバリア絶縁層30が形成される。
なお、カラーフィルタ層29を設けずに、時分割でバックライトの3原色を切り替えてフルカラー表示を行うフィールド色順次駆動方式の液晶ディスプレイとしてもよい。
次いで、図19(c)に示すように、第1実施形態と同様な方法により、バリア絶縁層30の上にタンタルパターン層を形成した後に、その表層部を陽極酸化することにより、TFT用のゲート電極32及びそれを被覆するゲート絶縁層34を形成する。さらに、図19(d)に示すように、画素電極26の所要部上の層間絶縁層28、カラーフィルタ層29及びバリア絶縁層30の部分にフォトリソグラフィ及びエッチングによりビアホールVHを形成する。
続いて、図20(a)に示すように、第1実施形態と同様な方法により、TFT用のソース電極36a及びドレイン電極36bをゲート絶縁層34の上面端側から側面にかけて形成する。ドレイン電極36bはビアホールVHを介して画素電極26に電気的に接続される。さらに、第1実施形態と同様な方法により、ゲート電極32に対応する部分上に有機活性層38、キャップ保護層40及びキャップバリア層42を形成する。
これにより、第1実施形態と同様に、ゲート電極32、ゲート絶縁層34、ソース電極36aとドレイン電極36b、及び有機活性層38により構成されるスイッチング用のTFT7が形成される。第2実施形態では、液晶ディスプレイを構成するので各画素部に1つのTFT7がそれぞれ設けられる。さらに、TFT7を埋設する保護絶縁層44を形成する。
次いで、図20(b)に示すように、第1実施形態と同様な方法により、保護絶縁層44の上に接着層46を介してプラスチックフィルム20を接着する。さらに、図21(a)に示すように、第1実施形態と同様に、ガラス基板10と剥離層22との界面から剥離し、ガラス基板10を破棄する。図21(a)には、ガラス基板10が破棄された構造体を上下反転させた様子が示されている。
続いて、図21(b)に示すように、第1実施形態と同様な方法により、剥離層22及び下地バリア層24を除去することにより、画素電極26を露出させる。さらに、図22に示すように、画素電極26の上に液晶を配向させるための配向膜25を形成する。これにより、液晶ディスプレイ用のプレキシブルTFT基板1aが得られる。
図22に示すように、液晶ディスプレイ用のフレキシブルTFT基板1aでは、基板としてプラスチックフィルム20が使用され、その上に、接着層46及び保護絶縁層44が順に形成されている。保護絶縁層44の中には第1実施形態と同様な構成のTFT7が埋設されている。例えば、TFT7のチャネル長は20μmに設定され、チャネル幅は400μmに設定される。
さらに、TFT7の上にはバリア絶縁層30、カラーフィルタ層29、層間絶縁層28及び画素電極26が順に設けられている。そして、TFT7のドレイン電極36bはバリア絶縁層30、カラーフィルタ層29及び層間絶縁層28に設けられたビアホールVHを介して画素電極26に電気的に接続されている。また、画素電極26の上には配向膜25が設けられている。
このようにして、液晶ディスプレイ用のフレキシブルTFT基板1aにおいても、第1実施形態の図18と同様に、画素電極26が各画素部の全体領域に配置され、TFT7が画素電極26に重なった状態でその下側に配置されて、高い開口率が得られるようになっている。
なお、第2実施形態においても、第1実施形態の変形例のフレキシブルTFT基板1xと同様に、画素電極26がTFT7の横方向に配置され、保護絶縁層44に埋設された形態としてもよい。
続いて、図23に示すように、フレキシブルTFT基板1aに対向して配置される対向基板1bを用意する。対向基板1bは、プラスチックフィルム20aと、その上に形成されたITOなどからなるコモン電極26aと、その上に形成された配向膜25aとによって基本構成される。
そして、フレキシブルTFT基板1aと対向基板1bとがスペーサで所定間隔が確保された状態で、周辺部に設けられるシール材(不図示)によって対向して接着され、さらにフレキシブルTFT基板1aと対向基板1bとの隙間に液晶23が封入される。
以上により、第2実施形態のフレキシブル液晶ディスプレイ4が完成する。
第2実施形態のフレキシブル液晶ディスプレイ4では、第1実施形態と同様に、TFT7のゲート絶縁層34として、タンタルパターン層の表層部を陽極酸化して得られるタンタル酸化層を使用するので、信頼性の高い高性能なTFTを構成することができる。
なお、本実施形態のフレキシブルTFT基板を有機ELディスプレイや液晶ディスプレイに適用する例を説明したが、電気泳動方式などを使用した電子ペーパーなどの各種のディスプレイに適用することができる。
図1(a)〜(d)は本発明の第1実施形態のフレキシブルTFT基板の製造方法を示す断面図(その1)である。 図2(a)及び(b)は本発明の第1実施形態のフレキシブルTFT基板の製造方法を示す断面図(その2)である。 図3(a)及び(b)は本発明の第1実施形態のフレキシブルTFT基板の製造方法を示す断面図(その3)である。 図4(a)〜(c)は本発明の第1実施形態のフレキシブルTFT基板の製造方法を示す断面図(その4)である。 図5(a)〜(c)は本発明の本発明の第1実施形態のフレキシブルTFT基板の製造方法を示す断面図(その5)である。 図6(a)及び(b)は本発明の第1実施形態のフレキシブルTFT基板の製造方法を示す断面図(その6)である。 図7(a)及び(b)は本発明の第1実施形態のフレキシブルTFT基板の製造方法を示す断面図(その7)である。 図8は本発明の本発明の第1実施形態のフレキシブルTFT基板を示す断面図である。 図9は本発明の本発明の第1実施形態の変形例のフレキシブルTFT基板を示す断面図である 図10はタンタル酸化層の表面の平坦性を示す図である。 図11は陽極酸化によって得られたタンタル酸化層の平坦性を示す図である。 図12は本実施形態のTFTのドレイン電流(Id)/ドレイン電圧(Vd)特性を示す図である。 図13は比較例のTFTのドレイン電流(Id)/ドレイン電圧(Vd)特性を示す図である。 図14は本発明の第1実施形態のフレキシブルTFT基板に有機EL素子が形成された様子を示す断面図である。 図15は本発明の第1実施形態のフレキシブル有機ELディスプレイを示す断面図である。 図16は本発明の第1実施形態のフレキシブル有機ELディスプレイの赤色画素部(R)、緑色画素部(G)及び青色画素部(B)を示す断面図である。 図17は発明の第1実施形態のフレキシブル有機ELディスプレイの一つの画素部の等価回路を示す図である。 図18は発明の第1実施形態のフレキシブル有機ELディスプレイにおける画素部のレイアウトの一例を示す平面図である。 図19(a)〜(d)は本発明の第2実施形態のフレキシブル液晶ディスプレイの製造方法を示す断面図(その1)である。 図20(a)及び(b)は本発明の第2実施形態のフレキシブル液晶ディスプレイの製造方法を示す断面図(その2)である。 図21(a)及び(b)は本発明の第2実施形態のフレキシブル液晶ディスプレイの製造方法を示す断面図(その3)である。 図22は本発明の第2実施形態のフレキシブル液晶ディスプレイの製造方法を示す断面図(その4)である。 図23は本発明の第2実施形態のフレキシブル液晶ディスプレイを示す断面図である。
符号の説明
1,1x…フレキシブルTFT基板(有機ELディスプレイ用)、1a…フレキシブルTFT基板(液晶ディスプレイ用)、1b…対向基板、2…有機EL素子、3…フレキシブル有機ELディスプレイ、4…フレキシブル液晶ディスプレイ、5…Sw−TFT、6…Dr−TFT、7…TFT、10…ガラス基板、15,33…レジストパターン、17…ロール、20,20a…プラスチックフィルム、22…剥離層、23…液晶、24…下地バリア層、25,25a…配向膜、26…画素電極、26a…コモン電極、28…層間絶縁層、29…カラーフィルタ層、30…バリア絶縁層、32…タンタル層、32x…タンタルパターン層、32a、32b…ゲート電極、34…ゲート絶縁層、36a,36x…ソース電極、36b,36y…ドレイン電極、38a,38b…有機活性層、40a,40b…キャップ保護層(パリレン樹脂層)、42a、42b…キャップバリア層(無機絶縁層)、44…保護絶縁層、46…接着層、50…有機EL層、52…正孔輸送層、54…発光層、56…電子輸送層、VH…ビアホール。

Claims (17)

  1. 画素ごとにTFTが設けられたアクティブマトリクス型のフレキシブルTFT基板であって、
    プラスチックフィルムと、
    前記プラスチックフィルムの上に形成された接着層と、
    前記接着層の上に形成された下側絶縁層と、
    前記下側絶縁層に埋設された前記TFTであって、下から順に、有機活性層と、ソース電極及びドレイン電極と、ゲート絶縁層と、ゲート電極とが形成されて構成される前記TFTと、
    前記TFTのドレイン電極に電気的に接続されて、前記画素内に設けられた画素電極とを有し、
    前記TFTの前記ゲート絶縁層は、前記ゲート電極を構成する金属パターン層の表層部が陽極酸化されて得られた金属酸化層からなることを特徴とするフレキシブルTFT基板。
  2. 前記ゲート電極を構成する前記金属パターン層はタンタル層であり、前記ゲート絶縁層はタンタル酸化層であることを特徴とする請求項1に記載のフレキシブルTFT基板。
  3. 前記TFTの上に形成された上側絶縁層をさらに有し、
    前記画素電極は前記上側絶縁層に埋設されて形成されて、前記TFTは前記画素電極のパターン領域に重なる位置に配置されており、前記画素電極は前記上側絶縁層に設けられたビアホールを介して前記TFTのドレイン電極に電気的に接続されていることを特徴とする請求項1に記載のフレキシブルTFT基板。
  4. 前記TFTの前記ゲート電極は、その上面が前記下側絶縁層の上面と同一面となって配置されており、前記ソース電極及び前記ドレイン電極は、前記有機活性層と前記ゲート絶縁層との間から前記ゲート電極の側方にかけて上側にそれぞれ延在していることを特徴とする請求項1乃至3のいずれか一項に記載のフレキシブルTFT基板。
  5. 前記画素電極及び前記上側絶縁層の各上面は同一面となって平坦化されていることを特徴とする請求項3に記載のフレキシブルTFT基板。
  6. 前記下側絶縁層は無機絶縁層又は有機絶縁層からなる保護層であり、
    前記上側絶縁層は、無機絶縁層からなるバリア絶縁層と、該バリア絶縁層の上に形成された有機絶縁層からなる層間絶縁層とから構成され、
    前記画素電極は前記層間絶縁層に埋設されていることを特徴とする請求項3に記載のフレキシブルTFT基板。
  7. 前記TFTの前記有機活性層の下面には、前記有機活性層を保護するキャップ絶縁層が設けられていることを特徴とする請求項1乃至3のいずれか一項に記載のフレキシブルTFT基板。
  8. 請求項1乃至7のいずれか一項のフレキシブルTFT基板と、
    前記フレキシブルTFT基板の前記画素電極の上に形成された有機EL層と、
    前記有機EL層の上に形成された対向電極と、
    前記対向電極を被覆する封止層とを有することを特徴とするフレキシブルディスプレイ。
  9. 前記TFTは、スイッチング用TFTと、該スイッチング用TFTに接続された駆動用TFTとにより構成され、前記駆動用TFTの前記ドレイン電極が前記画素電極に接続されていることを特徴とする請求項8に記載のフレキシブルディスプレイ。
  10. 前記画素は、赤色画素部、緑色画素部及び青色画素部に画定されており、前記有機EL層は、前記赤色画素部に形成された赤色(R)発光層と、前記緑色画素部に形成された緑色(G)発光層と、前記青色画素部に形成された青色(B)発光層とを含むことを特徴とする請求項8又は9に記載のフレキシブルディスプレイ。
  11. 前記有機EL層は、
    発光層と、
    前記画素電極と前記発光層との間に形成される正孔輸送層、及び前記発光層と前記対向電極との間に形成される電子輸送層のうちの少なくとも一方とにより構成されることを特徴とする請求項8に記載のフレキシブルディスプレイ。
  12. 請求項1乃至7のいずれか一項のフレキシブルTFT基板の前記画素電極の上に第1配向膜を備えた構造のフレキシブルTFT基板と、
    前記フレキシブルTFT基板に所定間隔をもって貼り合わされて配置され、プラスチックフィルム上にコモン電極と第2の配向膜とを備えて構成される対向基板と、
    前記フレキシブルTFT基板と前記対向基板との間に封入された液晶とを有することを特徴とするフレキシブルディスプレイ。
  13. 画素ごとにTFTが設けられたアクティブマトリクス型のフレキシブルTFT基板の製造方法であって、
    仮基板の上に剥離層を形成する工程と、
    前記剥離層の上方に、下から順に、金属パターン層からなるゲート電極と、前記金属パターン層の表層部が陽極酸化されて得られる金属酸化層よりなるゲート絶縁層と、ソース電極及びドレイン電極と、有機活性層とから構成される前記TFTを形成すると共に、前記TFTの前記ドレイン電極に電気的に接続される画素電極を形成する工程と、
    前記TFTの上に第2絶縁層を形成する工程と、
    前記第2絶縁層の上に接着層を介してプラスチックフィルムを接着する工程と、
    前記仮基板を前記剥離層との界面から剥離することにより、前記プラスチックフィルム上に、前記接着層を介して、前記第2絶縁層、前記TFT、前記画素電極、及び前記剥離層を転写・形成する工程と、
    前記剥離層を除去することにより、前記画素電極を露出させる工程とを有することを特徴とするフレキシブルTFT基板の製造方法。
  14. 前記TFT及び画素電極を形成する工程は、
    前記剥離層の上方に前記画素電極を形成する工程と、
    前記画素電極の上に第1絶縁層を形成する工程と、
    前記第1絶縁層の上に前記金属パターン層を形成する工程と、
    前記金属パターン層の表層部を陽極酸化して金属酸化層を形成することにより、前記金属パターン層からなる前記ゲート電極と、前記金属酸化層からなり前記ゲート電極を被覆する前記ゲート絶縁層を得る工程と、
    前記第1絶縁層の所要部に前記画素電極に到達するビアホールを形成する工程と、
    前記ゲート電極を被覆する前記ゲート絶縁層の上に、前記ソース電極、及び前記ビアホールを介して前記画素電極に接続する前記ドレイン電極を形成する工程と、
    前記ソース電極及びドレイン電極の上に前記有機活性層を形成する工程とを含むことを特徴とする請求項13に記載のフレキシブルTFT基板の製造方法。
  15. 前記第1絶縁層を形成する工程は、
    前記画素電極の上に、該画素電極の段差を埋め込む層間絶縁層を形成する工程と、
    前記層間絶縁層の上にバリア絶縁層を形成する工程とを含むことを特徴とする請求項14に記載のフレキシブルTFT基板の製造方法。
  16. 前記画素電極を露出させる工程の後に、
    前記画素電極の上に、有機EL層、対向電極及び封止層を順に形成することにより、フレキシブル有機ELディスプレイが構成されることを特徴とする請求項13又は14に記載のフレキシブルTFT基板の製造方法。
  17. 前記画素電極を露出させる工程の後に、
    前記画素電極の上に配向膜を形成することにより、液晶ディスプレイ用のフレキシブルTFT基板が構成されることを特徴とする請求項13又は14に記載のフレキシブルTFT基板の製造方法。
JP2006348405A 2006-12-25 2006-12-25 フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ Active JP5138927B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006348405A JP5138927B2 (ja) 2006-12-25 2006-12-25 フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006348405A JP5138927B2 (ja) 2006-12-25 2006-12-25 フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ

Publications (2)

Publication Number Publication Date
JP2008159935A JP2008159935A (ja) 2008-07-10
JP5138927B2 true JP5138927B2 (ja) 2013-02-06

Family

ID=39660507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006348405A Active JP5138927B2 (ja) 2006-12-25 2006-12-25 フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ

Country Status (1)

Country Link
JP (1) JP5138927B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5358324B2 (ja) * 2008-07-10 2013-12-04 株式会社半導体エネルギー研究所 電子ペーパー
KR101588576B1 (ko) * 2008-07-10 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP2010153813A (ja) 2008-11-18 2010-07-08 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法、並びに、携帯電話機
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
WO2010095504A1 (ja) * 2009-02-23 2010-08-26 コニカミノルタホールディングス株式会社 薄膜トランジスタの製造方法
JP5483151B2 (ja) * 2009-03-05 2014-05-07 カシオ計算機株式会社 薄膜素子およびその製造方法
US20120050145A1 (en) * 2009-04-30 2012-03-01 Sharp Kabushiki Kaisha Method for manufacturing a display device, and display device manufactured using said method
KR101107178B1 (ko) * 2009-07-20 2012-01-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US20120044445A1 (en) 2010-08-17 2012-02-23 Semiconductor Energy Laboratory Co., Ltd. Liquid Crystal Device and Manufacturing Method Thereof
JP5224011B2 (ja) 2011-04-15 2013-07-03 東洋紡株式会社 積層体とその製造方法及びそれを用いたデバイス構造体の製造方法
US9604391B2 (en) 2011-04-15 2017-03-28 Toyobo Co., Ltd. Laminate, production method for same, and method of creating device structure using laminate
US20140124785A1 (en) * 2011-06-15 2014-05-08 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
WO2013191052A1 (ja) 2012-06-20 2013-12-27 東洋紡株式会社 積層体の作成方法および、積層体および、この積層体を利用したデバイス付き積層体の作成方法および、デバイス付き積層体
KR101476686B1 (ko) 2013-04-01 2014-12-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
AR100392A1 (es) * 2014-04-15 2016-10-05 Dow Global Technologies Llc Película de respuesta táctil y ópticamente translúcida mejorada para empaque
TWI709481B (zh) 2014-08-25 2020-11-11 日商東洋紡股份有限公司 矽烷偶合劑層疊層高分子膜及其製造方法、疊層體及其製造方法、可撓性電子器件之製造方法
CN104966737A (zh) * 2015-05-07 2015-10-07 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
US10741590B2 (en) 2016-04-12 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device
US10181424B2 (en) 2016-04-12 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device
JP6912913B2 (ja) * 2017-03-29 2021-08-04 株式会社Adeka 原子層堆積法による酸化イットリウム含有薄膜の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3862202B2 (ja) * 2000-06-16 2006-12-27 共同印刷株式会社 アクティブマトリックス層および転写方法
JP4360801B2 (ja) * 2001-12-25 2009-11-11 シャープ株式会社 トランジスタおよびそれを用いた表示装置
US6620657B2 (en) * 2002-01-15 2003-09-16 International Business Machines Corporation Method of forming a planar polymer transistor using substrate bonding techniques
JP2003255857A (ja) * 2002-02-28 2003-09-10 Nippon Hoso Kyokai <Nhk> 有機elディスプレイ
JP2004349539A (ja) * 2003-05-23 2004-12-09 Seiko Epson Corp 積層体の剥離方法、積層体の製造方法、電気光学装置及び電子機器
JP5057652B2 (ja) * 2004-03-24 2012-10-24 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPWO2005093695A1 (ja) * 2004-03-26 2008-02-14 パイオニア株式会社 サブピクセル
KR101182263B1 (ko) * 2005-04-22 2012-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유기 트랜지스터용 전극, 유기 트랜지스터, 및 반도체장치

Also Published As

Publication number Publication date
JP2008159935A (ja) 2008-07-10

Similar Documents

Publication Publication Date Title
JP5138927B2 (ja) フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ
JP5368013B2 (ja) フレキシブル有機elディスプレイの製造方法
JP5368014B2 (ja) フレキシブル有機elディスプレイの製造方法
US7825582B2 (en) Flexible display and manufacturing method thereof
US8168983B2 (en) Semiconductor device, method for manufacturing semiconductor device, display device, and method for manufacturing display device
US20100117072A1 (en) Light emitting apparatus and method of manufacturing the same
JP5372337B2 (ja) 有機薄膜トランジスタ基板及びその製造方法、並びに、画像表示パネル及びその製造方法
JP2005327674A (ja) 有機エレクトロルミネッセント表示素子、それを有する表示装置、及び、その製造方法
CN107079543A (zh) 有机el显示单元及其制造方法以及电子设备
JP5441374B2 (ja) 半導体素子の製造方法、半導体素子、発光装置、表示装置および駆動用基板
JP4707996B2 (ja) フレキシブルディスプレイ及びその製造方法
JP2008159934A (ja) フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ
JP4589830B2 (ja) フレキシブルディスプレイ及びその製造方法
JP2008277370A (ja) 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
JP2005166315A (ja) 有機el表示装置
JP5651961B2 (ja) 薄膜トランジスタおよびその製造方法、ならびに電子機器
JP4391451B2 (ja) 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置
JP4602920B2 (ja) 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法
JP2010287634A (ja) トランジスタを有するトランジスタ基板及びトランジスタを有するトランジスタ基板の製造方法
JP4273182B2 (ja) 有機電界発光表示装置の製造方法とそれによる表示装置
JP2007193267A (ja) 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
JP4263474B2 (ja) 表示装置用素子基板の製造方法及び転写体
TWI463669B (zh) 薄膜電晶體,製造薄膜電晶體的方法,顯示裝置及電子設備
JP2006243127A (ja) シートディスプレイ
US20230240122A1 (en) Method of manufacturing display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090825

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121115

R150 Certificate of patent or registration of utility model

Ref document number: 5138927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250