JP5043499B2 - Electronic device and method for manufacturing electronic device - Google Patents
Electronic device and method for manufacturing electronic device Download PDFInfo
- Publication number
- JP5043499B2 JP5043499B2 JP2007121932A JP2007121932A JP5043499B2 JP 5043499 B2 JP5043499 B2 JP 5043499B2 JP 2007121932 A JP2007121932 A JP 2007121932A JP 2007121932 A JP2007121932 A JP 2007121932A JP 5043499 B2 JP5043499 B2 JP 5043499B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- external force
- electronic device
- force application
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Dram (AREA)
Description
本発明は、酸化亜鉛を用いた電子素子及び電子素子の製造方法に関する。 The present invention relates to an electronic device using zinc oxide and a method for manufacturing the electronic device.
従来、多結晶を含む酸化亜鉛(ZnO)結晶は、結晶構造が中心対称性を有しないため圧電特性を有することが知られている。そこで、この圧電効果を利用し、ZnO結晶は各種アクチュエータに利用されている。一方、ZnOはワイドギャップ半導体としても近年注目されており、TFT(Thin Film Transistor)やLED(Light Emitting Diode)、更には透明導電膜等、ZnOを半導体材料として用いるための開発が進められている。また、特許文献1ではZnOを用いてp型半導体結晶を形成する方法が開示されている。
Conventionally, zinc oxide (ZnO) crystals including polycrystals are known to have piezoelectric properties because the crystal structure does not have central symmetry. Therefore, using this piezoelectric effect, ZnO crystals are used in various actuators. On the other hand, ZnO has attracted attention as a wide gap semiconductor in recent years, and development for using ZnO as a semiconductor material such as a thin film transistor (TFT), an LED (Light Emitting Diode), and a transparent conductive film is being promoted. .
ZnOを用いたTFTやLEDは研究が始まった段階であり、また透明導電膜としての利用も同様である。従って、ZnOの電子デバイスへの応用に関しては未解明な部分が多く、特に先に述べた圧電効果を発現するZnO膜をTFTや透明導電膜、LEDに適用した場合の問題点についてはほとんど議論されていない。このため、どのような因子を制御すれば、性能改善が図られるか、その方向性を探っている段階であるといえる。
ところで、TFT、LED等の電子デバイスでは、膜内のキャリア移動などの特性がその性能を左右する。従って、ZnOをTFT等の電子デバイスで用いる場合、ZnO膜内のキャリア移動度を良好なものとする必要がある。 By the way, in electronic devices such as TFT and LED, characteristics such as carrier movement in the film influence the performance. Therefore, when ZnO is used in an electronic device such as a TFT, it is necessary to improve the carrier mobility in the ZnO film.
また、このような要請はウルツ鉱型の結晶構造を有する膜に共通する問題である。 Such a request is a problem common to films having a wurtzite crystal structure.
本発明は上述した実情に鑑みてなされたものであり、良好なキャリア移動度を備えるウルツ鉱型結晶からなる半導体膜を用い、良好な電気的特性を有する電子素子と電子素子の製造方法を提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and provides an electronic device having good electrical characteristics and a method of manufacturing the electronic device using a semiconductor film made of a wurtzite crystal having good carrier mobility. The purpose is to do.
上記目的を達成するため、本発明の第1の観点に係る電子素子は、
ウルツ鉱型結晶からなる半導体膜と、
前記半導体膜の一面上に形成され、前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加える外力印加膜と、を備えることを特徴とする。
In order to achieve the above object, an electronic device according to the first aspect of the present invention includes:
A semiconductor film made of wurtzite crystal,
And an external force application film that is formed on one surface of the semiconductor film and applies an external force in a direction to pull the semiconductor film out of the semiconductor film.
前記半導体膜は、内部応力を有してもよい。 The semiconductor film may have internal stress.
前記半導体膜は、前記外力に沿った方向に、前記ウルツ鉱型結晶のc軸が配向してもよい。 In the semiconductor film, the c-axis of the wurtzite crystal may be oriented in a direction along the external force.
前記半導体膜は、前記外力印加膜が形成されていない場合と比較し、c軸長が大きくされ且つa軸長が小さくされてもよい。 The semiconductor film may have a larger c-axis length and a shorter a-axis length than when the external force application film is not formed.
前記半導体膜は、前記外力印加膜が形成されていない場合と比較し、単位胞体積が小さくされてもよい。 The semiconductor film may have a unit cell volume smaller than that in the case where the external force application film is not formed.
前記半導体膜は、前記外力印加膜が形成されていない場合と比較し、膜密度が大きくされてもよい。 The semiconductor film may have a higher film density than the case where the external force application film is not formed.
前記半導体膜は、前記外力印加膜が形成されていない場合と比較し、c/aが大きくされてもよい。 In the semiconductor film, c / a may be increased as compared with the case where the external force application film is not formed.
前記外力印加膜は凸状に形成されており、前記半導体膜を前記外力印加膜に沿わせることにより、前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加えてもよい。 The external force application film is formed in a convex shape, and an external force in a direction of pulling the semiconductor film out of the semiconductor film may be applied by placing the semiconductor film along the external force application film.
前記半導体膜上に形成された絶縁層をさらに備え、
前記絶縁層は、前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加えてもよい。
An insulating layer formed on the semiconductor film;
The insulating layer may apply an external force in a direction that pulls the semiconductor film out of the semiconductor film.
前記絶縁層上に形成された電極をさらに備え、
前記電極は、前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加えるような応力を有してもよい。
An electrode formed on the insulating layer;
The electrode may have a stress that applies an external force in a direction to pull the semiconductor film out of the semiconductor film.
前記外力印加膜は、絶縁材料から形成され、平面状に形成されてもよい。 The external force application film may be formed of an insulating material and may be formed in a planar shape.
前記外力印加膜上に形成された電極をさらに備え、
前記電極は、前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加えるような応力を有してもよい。
Further comprising an electrode formed on the external force application film,
The electrode may have a stress that applies an external force in a direction to pull the semiconductor film out of the semiconductor film.
前記外力印加膜は、凹状に形成された凹状部を有し、前記半導体膜を前記外力印加膜に沿わせることにより、前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加えてもよい。 The external force application film has a concave portion formed in a concave shape, and applying an external force in a direction to pull the semiconductor film out of the semiconductor film by causing the semiconductor film to follow the external force application film. Good.
前記外力印加膜と、前記半導体膜との間に形成された絶縁層をさらに備え、
前記絶縁層は前記前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加えるように、応力を有してもよい。
An insulating layer formed between the external force application film and the semiconductor film;
The insulating layer may have a stress so as to apply an external force in a direction to pull the semiconductor film out of the semiconductor film.
絶縁材料からなる保護膜をさらに備え、
前記保護膜は、前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加えるように、応力を有してもよい。
Further provided with a protective film made of an insulating material,
The protective film may have a stress so as to apply an external force in a direction to pull the semiconductor film out of the semiconductor film.
前記半導体膜は、ZnO膜であってもよい。 The semiconductor film may be a ZnO film.
上記目的を達成するため、本発明の第2の観点に係る電子素子の製造方法は、
ウルツ鉱型結晶からなる半導体膜を形成する半導体膜形成工程と、
前記半導体膜の一面側に形成され、前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加える外力印加膜を形成する外力印加膜形成工程と、を備えることを特徴とする。
In order to achieve the above object, a method of manufacturing an electronic device according to the second aspect of the present invention includes:
A semiconductor film forming step of forming a semiconductor film made of wurtzite crystal;
An external force application film forming step of forming an external force application film that is formed on one side of the semiconductor film and applies an external force in a direction of pulling the semiconductor film out of the semiconductor film.
前記半導体膜形成工程では、前記半導体膜が内部応力を有してもよい。 In the semiconductor film forming step, the semiconductor film may have an internal stress.
前記半導体膜は、前記外力に沿った方向に、前記ウルツ鉱型結晶のc軸が配向してもよい。 In the semiconductor film, the c-axis of the wurtzite crystal may be oriented in a direction along the external force.
前記外力印加膜は、前記半導体膜を前記外力印加膜に沿わせることにより、前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加えるように、凸状に形成されてもよい。 The external force application film may be formed in a convex shape so as to apply an external force in a direction of pulling the semiconductor film out of the semiconductor film by placing the semiconductor film along the external force application film.
前記外力印加膜は、絶縁材料からなり、平面状に形成され、
前記外力印加膜形成工程で、前記外力印加膜は前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加えるような応力が残存するように形成されてもよい。
The external force application film is made of an insulating material and is formed in a planar shape.
In the external force application film forming step, the external force application film may be formed such that a stress that applies an external force in a direction of pulling the semiconductor film out of the semiconductor film remains.
前記外力印加膜は、前記半導体膜を前記外力印加膜に沿わせることにより、前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加えるように、凹状に形成されてもよい。 The external force application film may be formed in a concave shape so as to apply an external force in a direction of pulling the semiconductor film out of the semiconductor film by bringing the semiconductor film along the external force application film.
前記半導体膜は、ZnO膜であってもよい。 The semiconductor film may be a ZnO film.
本発明によれば、半導体膜の膜外へ引っ張る向きの外力を加えることにより、良好なキャリア移動度を備え、良好な電気的特性を備える電子素子及び電子素子の製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, by applying the external force of the direction pulled | pulled out of a semiconductor film, it can provide the electronic device provided with the favorable carrier mobility and the favorable electrical property, and the manufacturing method of an electronic device. .
本発明の実施形態1に係る電子素子と電子素子の製造方法について、以下、図面を参照して説明する。
Hereinafter, an electronic device and a method for manufacturing the electronic device according to
(実施形態1)
本発明の実施形態1に係る電子素子10を図1に示す。図1は、電子素子10を示す断面図である。本実施形態では電子素子としてTFTを例に挙げて説明する。電子素子10は、例えば液晶表示装置の画素電極に信号を供給するために用いられる。
(Embodiment 1)
An
本実施形態に係る電子素子10は、図1に示すように基板11と、アンダーコート層12と、突起部13、半導体膜(ZnO膜)14と、チャネル領域15と、ソース領域16と、ドレイン領域17と、ゲート絶縁膜18と、層間絶縁膜19と、保護膜20と、ゲート電極31と、ソース電極32と、ドレイン電極33と、を備える。また、電子素子10には、電子素子10が設置される液晶表示装置(図示せず)に所定信号を供給するための透明電極(図示せず)が形成される。
As shown in FIG. 1, the
基板11は、例えば無アルカリガラス基板、樹脂基板等から構成される。基板11上にはアンダーコート層12が形成される。なお、基板11としては、サファイア基板、シリコン単結晶基板、その他の絶縁、半絶縁または半導体基板、プラスティックなどの樹脂フィルムならびにそれらの複合体を用いることも可能である。
The
アンダーコート層12は、基板11の主面上に形成される。アンダーコート層12は、例えば100nmの厚みに形成されたシリコン窒化膜12aと、例えば100nmの厚みでシリコン窒化膜12a上に形成されたシリコン酸化膜12bと、から構成される。アンダーコート層12を形成することによって、レーザ熱処理のような高温熱処理が加えられる場合等のプロセスにおいて基板に含有している不純物が半導体膜等に拡散することを抑止することができ、特性の安定性、良好な信頼性を得ることができる。
The
突起部13は、絶縁材料、例えばシリコン酸化膜からなり、アンダーコート層12の上面に形成される。突起部13の上面には、半導体膜(ZnO膜)14が形成される。突起部13は、平面形状が例えば略方形に形成され、厚みは例えば100nmに形成される。詳細に後述するように、本実施形態では突起部13をZnO膜14の下に形成し、ZnO膜14を凸状に変形させることによりZnO膜の法線に略平行となるように膜外へ引っ張る向きの外力をZnO膜に印加し、ZnO膜14のキャリア移動度を向上させることができる。なお、突起部13の形状はZnO膜14に所定の外力を加えることが可能であれば、形状、厚みは上述したものに限られない。
The
半導体膜(ZnO膜)14は、ZnO結晶からなる膜である。半導体膜14は、アンダーコート層12及び突起部13を覆うように形成され、半導体膜14の表面領域には、チャネル領域15とソース領域16とドレイン領域17とが形成される。ZnO膜14は、例えばスパッタ法によって基板上に形成される。この際、本実施形態ではZnO膜14内の残留応力が圧縮応力となるように形成する。ZnO結晶は、図2に示すようにウルツ鉱型結晶構造をとり、単位胞はc軸とa軸によって定義される。この際、ZnO膜は、基板面に対し垂直方向にc軸が配向し、水平方向にa軸が配向する傾向にある。このようなZnO膜14に対し、本実施形態では、圧縮残留応力が生じるようにZnO膜14を形成することによって、詳細に後述するように半導体膜14内のキャリア移動度を高めることができる。さらに、基板面に垂直方向にc軸が配向したZnO膜上に、基板面に垂直方向にZnO膜が凸状に変形し膜内に圧縮応力が生ずるように突起部13を形成することによりこれにより、詳細に後述するように半導体膜14内のキャリア移動度を高めることができる。
The semiconductor film (ZnO film) 14 is a film made of ZnO crystals. The
チャネル領域15は、半導体膜14の上面に形成される。チャネル領域15は、ゲート電極に所定の電圧が印加された際、導電型が反転し、チャネルが形成される領域であり、リンやボロン等の不純物が拡散されている。なお、所定の閾値電圧を実現するため、イオン注入法等によって、1013atoms/cm2〜1014atoms/cm2のオーダーのドーピングが施されている。
The
ソース領域16は、半導体膜14の表面領域に形成される。ソース領域16には、リン、ボロン等のn型又はp型の不純物が拡散されている。また、ソース領域16の上面にはソース電極32が形成される。
The
ドレイン領域17は、半導体膜14の表面領域に形成される。ドレイン領域17には、リン、ボロン等のn型又はp型の不純物が拡散されている。また、ドレイン領域17の上面にはドレイン電極33が形成される。
The
ゲート絶縁膜18は、絶縁材料、例えばシリコン酸化膜、シリコン窒化膜等から構成され、半導体膜14上に形成される。ゲート絶縁膜18上にはゲート電極31(ゲート電極配線)が形成される。また、ゲート絶縁膜18は、例えば100nmの厚みに形成される。また、ゲート絶縁膜18は、例えばスパッタ法、CVD法等によって形成され、残留応力が圧縮応力となるように形成される。このようにゲート絶縁膜18を形成することにより、更にZnO膜14に対してZnO膜14の法線に略平行となるように引っ張る向きの外力を印加することができ、好ましい。また、ゲート絶縁膜18には層間絶縁膜19のコンタクト孔と対応する形状に形成されたコンタクト孔18s、18dが形成されており、コンタクト孔18s、18dにはソース電極32とドレイン電極33とが形成される。
The
層間絶縁膜19は、絶縁材料、例えばシリコン酸化膜、シリコン窒化膜等から構成され、ゲート絶縁膜18とゲート電極31とを覆うように形成される。層間絶縁膜19には、ソース電極32を形成するためのコンタクト孔19sと、ドレイン電極33を形成するためのコンタクト孔19dと、ゲート引出電極34を形成するためのコンタクト孔19gと、が形成される。層間絶縁膜19は、例えば500nmの厚みに形成される。
The
保護膜20は、絶縁材料からなり、層間絶縁膜19と、ソース電極32と、ドレイン電極33と、ゲート引出電極34と、を覆うように形成される。保護膜20の膜厚は例えば500nmに形成される。本実施形態では、保護膜20が圧縮応力を持つように形成されることによって、ZnO膜14に生ずる応力をさらに高めることが可能である。
The
ゲート電極31は、導電材料、例えばAl,Ta,W,Mo等から形成され、ゲート絶縁膜18上に形成される。本実施形態では、ゲート電極は例えばスパッタ法で形成される。この際、アルゴンガス圧を10-1レベルと制御することにより、強い圧縮応力を持つ金属膜を形成することが出来る。これにより、ZnO膜に対して、ZnO膜14の法線に略平行となるように膜外へ引っ張る向きの外力を加えることができ好ましい。また、ゲート電極31は例えば150nmの厚みに形成される。このゲート電極31へは、層間絶縁膜19に設けたコンタクト孔19gに形成されたゲート引出電極34から、所定電圧が印加される。
The
ソース電極32は、導電材料、例えばアルミニウム等から形成され、層間絶縁膜19に設けられたコンタクト孔19sを充填するように形成される。また、ソース電極32は、例えば0.9μmの厚みに形成される。なお、コンタクト孔19sの側壁にはバリア層として、窒化チタン膜が形成されている。
The
ドレイン電極33は、導電材料、例えばアルミニウム等から形成され、層間絶縁膜19に設けられたコンタクト孔19dを充填するように形成される。また、ドレイン電極33は、例えば0.9μmの厚みに形成される。なお、コンタクト孔19dの側壁にはバリア層として、窒化チタン膜が形成されている。
The
ゲート引出電極34は、導電材料、例えばアルミニウム等から形成され、層間絶縁膜19に設けられたコンタクト孔19gを充填するように形成される。
The
本実施形態では半導体膜(ZnO膜)14上に、半導体膜14に対して法線に略平行となるように膜外へ引っ張る向きの外力を生ぜしめる絶縁膜を形成する。これにより、以下に述べるように半導体膜14内のキャリア移動度を高めることが可能である。
In the present embodiment, on the semiconductor film (ZnO film) 14, an insulating film that generates an external force in a direction of pulling out of the film is formed so as to be substantially parallel to the normal line to the
まず、ZnO結晶は、従来知られているように、図2に示すようなウルツ鉱型結晶構造を有する。ウルツ鉱型結晶構造では、結晶単位胞の格子定数cとaとを規定することによって結晶構造が規定される。また、ウルツ鉱型結晶構造の理想構造はc/a=1.633である。ここで、ウルツ鉱型結晶構造は六方晶構造をしており、単位胞はすなわち底面は1辺がaの正三角形でありc軸方向に伸びた柱状構造をしたものが6個集まって一個の単位胞を形成する。また、c軸長とa軸長を求めれば単位胞の容量(体積)を求めることが可能である。また、ウルツ鉱型結晶構造を有するZnO膜の膜密度は、通常の密度と同様に膜の厚さと面積を求めてその体積を求め、その値を膜の質量で割ることにより求められる。したがって膜密度には結晶粒内と粒界部分が含まれる。また結晶欠陥なども包含している。粒界の体積は粒内と比較すると無視できるレベルであるため、単位胞容量と膜密度は完全に対応しないもののほぼ相関する。 First, the ZnO crystal has a wurtzite crystal structure as shown in FIG. 2, as is conventionally known. In the wurtzite crystal structure, the crystal structure is defined by defining the lattice constants c and a of the crystal unit cell. The ideal structure of the wurtzite crystal structure is c / a = 1.633. Here, the wurtzite crystal structure has a hexagonal crystal structure, and the unit cell, that is, the bottom surface is an equilateral triangle with one side a, and six columnar structures extending in the c-axis direction are gathered to form one unit cell. Forms a unit cell. Further, if the c-axis length and the a-axis length are obtained, the capacity (volume) of the unit cell can be obtained. Further, the film density of a ZnO film having a wurtzite crystal structure is obtained by obtaining the thickness and area of the film, obtaining the volume thereof, and dividing the value by the mass of the film in the same manner as the normal density. Therefore, the film density includes the inside of crystal grains and the grain boundary portion. It also includes crystal defects. Since the volume of the grain boundary is negligible compared to the inside of the grain, the unit cell volume and the film density are almost completely correlated although they do not correspond completely.
また、一般にZnO膜はスパッタ法、パルスレーザ蒸着法、分子蒸着法あるいはCVD等の方法で形成される。このような方法で形成されたZnO膜は基板面に垂直な方向にc軸配向し、面内方向にa軸が配向した膜が成長しやすい傾向がある。 In general, the ZnO film is formed by a method such as sputtering, pulse laser vapor deposition, molecular vapor deposition, or CVD. A ZnO film formed by such a method has a c-axis orientation in a direction perpendicular to the substrate surface, and a film having an a-axis orientation in the in-plane direction tends to grow.
一方、先に述べたZnO膜を用いた電子デバイスでは、基板に略平行な面内方向(a軸方向)にキャリアを移動(電流を流す)させて所望の特性を得る。上述したようにZnO膜は基板面に対して垂直な方向にc軸が配向し、水平な方向にa軸が配向する傾向にある。従って、ZnO膜を用いた電子デバイスでは、電子や正孔などの情報担体であるキャリアは主としてc軸に垂直な方向、換言すればZn面内あるいはO面内を移動する。 On the other hand, in the electronic device using the ZnO film described above, desired characteristics are obtained by moving carriers (flowing current) in an in-plane direction (a-axis direction) substantially parallel to the substrate. As described above, the ZnO film tends to have the c-axis oriented in the direction perpendicular to the substrate surface and the a-axis oriented in the horizontal direction. Therefore, in an electronic device using a ZnO film, carriers that are information carriers such as electrons and holes move mainly in a direction perpendicular to the c-axis, in other words, in the Zn plane or the O plane.
従って、キャリアの移動をしやすくするには、Zn面あるいはO面内の各元素間距離を狭めて電子雲の重なりを多くすること、またZn−O間距離を広げて相手方分極元素からの面内移動キャリアへの影響を少なくすればよい。すなわち格子定数cを大きく、格子定数aを小さくすればよい。上述したように、ZnO膜は、基板面に対して垂直方向(法線方向)にc軸が、水平方向にa軸が配向しやすい傾向を有する。 Therefore, in order to facilitate the movement of carriers, the distance between each element in the Zn plane or O plane is reduced to increase the overlap of electron clouds, and the distance from the oppositely polarized element is increased by increasing the distance between Zn-O. The influence on the inner mobile carrier may be reduced. That is, the lattice constant c may be increased and the lattice constant a may be decreased. As described above, the ZnO film has a tendency that the c-axis is easily oriented in the vertical direction (normal direction) to the substrate surface and the a-axis is oriented in the horizontal direction.
そこで、本実施形態では、ZnO膜14に対して膜外へ引っ張る向きの外力、好ましくは基板面の法線方向に引っ張る向きの外力を印加するよう凸状に突起部13を形成する。換言すれば、突起部13は、基板面の法線方向、つまりc軸に略平行な方向に力を与える。一般に、膜に引張応力を与えるように外力を与えると膜は体積が膨らんで密度が低下すると考えられる。しかし、本実施の形態のようにc軸に略平行な方向に力を与えるよう突起部13を形成し、ZnO膜14を上に凸となるように変形させることにより、ZnO膜14に引張応力を生ぜしめると、c軸長が伸び、a軸長が縮み、c/aが増加することが明らかとなった。また、この際、ZnO膜の単位胞体積が減少し、膜密度が減少する。また、詳細に後述するようにc/aの値は、ZnO膜を変形させなかった場合と比較し、ウルツ鉱型結晶構造の理想値である1.633に近づく。このように、c軸長が伸び、a軸長が縮むことによってZn面、O面の隣接する原子間の原子雲の重なりが増加し、よりZn面、O面をキャリアが移動しやすくなる。つまりZnO膜の抵抗値を下げることができ、また換言すればキャリア移動度を高めることが可能となる。これは、抵抗率とキャリア移動度との間には、抵抗率ρ、キャリア密度n、キャリア移動度μ、電子の電荷eとした場合、
(式1)
1/ρ=n・e・μ
が成立する点からも明らかである。
Therefore, in the present embodiment, the protruding
(Formula 1)
1 / ρ = n ・ e ・ μ
It is clear from the point that
このように、本実施形態によればアンダーコート層12の上に凸状の突起部13を形成することによって、ZnO膜14の抵抗値を下げることができ、また換言すればキャリア移動度を高めることが可能となる。また、本実施形態ではZnO膜内に残留圧縮応力が生ずるように、ZnO膜を形成することにより、さらにキャリア移動度を高めることができる。さらに、本実施形態では、ゲート絶縁膜、ゲート電極、保護膜をZnO膜の膜外へ引っ張る向きの外力、好ましくは法線に略平行となる外力を印加できるように形成することにより、更にキャリア移動度を高めることができる。
Thus, according to this embodiment, by forming the
次に、本発明の実施形態1に係る電子素子の製造方法について、図3乃至図5を用いて説明する。
Next, a method for manufacturing an electronic element according to
まず、例えば図3(a)に示すように、無アルカリガラス基板からなる基板11を用意する。この基板11の一主面上に、例えばCVD(Chemical Vapor Deposition)法等によってシリコン窒化膜12aを、例えば100nmの厚みで形成する。さらにシリコン窒化膜12a上に、例えばCVD法等によってシリコン酸化膜12bを、例えば100nmの厚みで形成する。これにより図3(b)に示すように、アンダーコート層12が形成される。
First, for example, as shown in FIG. 3A, a
次に、アンダーコート層12の上面に、例えばCVD法によって、シリコン酸化膜を例えば150nmの厚みに形成する。続いて、フォトリソグラフィ、ウエットエッチング等によって、図3(c)に示すように突起部13を形成する。
Next, a silicon oxide film having a thickness of, for example, 150 nm is formed on the upper surface of the
続いて、アンダーコート層12及び突起部13上に、例えばスパッタ法によって、図4(d)に示すようにZnO膜14を例えば100nmの厚みに形成する。この際、スパッタ法で用いるアルゴンガスのガス圧を10-1Paレベルに設定することによって、ZnO膜14内に圧縮残留応力を生じさせる。なお、所望の圧縮残留応力を生じさせることができれば、ガス圧はこれに限られない。
Subsequently, a
次に、ZnO膜14の所定領域に、イオン注入法等を用い、不純物を導入しチャネル領域15と、ソース領域16と、ドレイン領域17とを形成する。
Next, an impurity is introduced into a predetermined region of the
次にZnO膜14上に、CVD法等によって、絶縁材料、例えばシリコン酸化膜、シリコン窒化膜、又はこれらの複合されたものからなるゲート絶縁膜18を図4(e)に示すように形成する。ゲート絶縁膜18は、例えば100nmの厚みに形成される。
Next, a
続いて、ゲート絶縁膜18上に、導電材料、例えばAl,Ta,W,Mo等からなる金属膜をスパッタ法等によって形成する。この際、スパッタ法で用いるアルゴンガスのガス圧を10-1Paレベルに設定することによって、金属膜中に圧縮応力を生ぜしめることが可能となる。続いて、フォトリソグラフィ、ドライエッチング又はウエットエッチング等によって、所定パターンに金属膜を加工し、図4(f)に示すようにゲート電極31を形成する。
Subsequently, a metal film made of a conductive material such as Al, Ta, W, or Mo is formed on the
次に、ゲート絶縁膜18及びゲート電極31上に、CVD法等によって、絶縁材料、例えばシリコン酸化膜、シリコン窒化膜、又はこれらの複合されたものからなる図5(g)に示すように層間絶縁膜19を形成する。層間絶縁膜19は、例えば150nmの厚みに形成される。
Next, as shown in FIG. 5G, an insulating material such as a silicon oxide film, a silicon nitride film, or a composite thereof is formed on the
次に、層間絶縁膜19の所定箇所に、フォトリソグラフィ、エッチング等によってコンタクト孔19s、19d、19gを形成する。これと同時に、ゲート絶縁膜18の所定箇所に、コンタクト孔18s、18dを形成する。続いて、スパッタ法等によって、導電材料、例えばアルミニウムからなる金属膜を、各コンタクト孔19s、19d、19g、18s、18dを充填するように形成する。次に、この金属膜を所定のパターンが残存するように除去し、ソース電極32と、ドレイン電極33と、ゲート引出電極34とを形成する。
Next,
続いて、層間絶縁膜19と、ソース電極32と、ドレイン電極33と、ゲート引出電極34と、を覆うように絶縁材料からなり、圧縮応力を有する保護膜20を形成する。
以上の工程から、図5(h)に示すように電子素子10が製造される。
Subsequently, a
From the above steps, the
上述したように、本実施形態では、突起部13を形成することにより、ZnO膜14を膜外へと引っ張る外力、より好ましくはZnO膜14の法線方向に略水平に膜外に引っ張る方向に力を印加することが可能となる。これにより、ZnO膜14のZnO結晶のc軸が延び、a軸が縮むことによってZnO膜14内のキャリア移動度を向上させることができる。
As described above, in the present embodiment, by forming the
また、本実施形態では、ZnO膜14を形成する際、ガス圧等を制御することによりZnO膜14に残留する応力を圧縮応力とすることができ、さらにZnO膜14のキャリア移動度を向上させることができる。さらに、ゲート絶縁膜18と、ゲート電極31と、保護膜20とを形成する際に成膜条件をコントロールし、ZnO膜14を膜外へと引っ張る外力、より好ましくはZnO膜14の法線方向に略水平に膜外に引っ張る方向に力を印加することが可能なように応力を残留させることにより、さらにZnO膜14のキャリア移動度を向上させることができる。
Further, in this embodiment, when the
(実施形態2)
本発明の実施形態2に係る電子素子40を図6に示す。本実施形態の電子素子40が上述した実施形態1と異なるのは、実施形態1の電子素子10では、ZnO膜14上にZnO膜に圧縮応力を生じさせる突起部13をZnO膜14上に備えているが、実施形態2では突起部13を省略する点にある。実施形態1と共通する部分については詳細な説明を省略する。
(Embodiment 2)
An
本実施形態の電子素子40は、図6に示すように、基板11と、アンダーコート層12と、半導体膜(ZnO膜)14と、チャネル領域15と、ソース領域16と、ドレイン領域17と、ゲート絶縁膜18と、層間絶縁膜19と、保護膜20と、ゲート電極31と、ソース電極32と、ドレイン電極33と、を備える。
As shown in FIG. 6, the
本実施形態の電子素子40では、ZnO膜14は平坦に形成されているが、ZnO膜14そのものに生ずる圧縮残留応力と、ZnO膜14の上面に形成されるゲート絶縁膜18の有する圧縮応力と、ゲート電極31に有する圧縮応力と、保護膜20の有する圧縮応力と、の少なくともいずれか一つ、またはこれらを組み合わせることによって、ZnO膜14を膜外へと引っ張る外力、より好ましくはZnO膜14の法線方向に略水平に膜外へ引っ張る力を加えることができ、ZnO膜14中のキャリア移動度を高めることができる。
In the
(実施形態3)
実施形態3に係る電子素子50を図7に示す。本実施形態の電子素子が実施形態1及び2と異なる点は、電子素子の製造方法にある。実施形態1と共通する部分については同一の引用番号を付し、詳細な説明は省略する。
(Embodiment 3)
An
電子素子50は、図7に示すように、基板11と、アンダーコート層12と、突起部13、半導体膜(ZnO膜)14と、チャネル領域15と、ソース領域16と、ドレイン領域17と、ゲート絶縁膜51と、層間絶縁膜19と、保護膜20と、ゲート電極31と、ソース電極52と、ドレイン電極53と、ゲート引き出し電極34と、ソース配線56と、ドレイン配線57と、を備える。
As shown in FIG. 7, the
本実施の形態では、詳細に後述するようにゲート電極と、ソース電極、ドレイン電極との形成の順序が異なる。このため、本実施形態の電子素子50では、ソース電極52は、ゲート絶縁膜51下に形成されており、ソース電極52にはゲート絶縁膜51に設けられたコンタクト孔51sを充填するように形成されたソース配線56を介して電圧が印加される。また、ドレイン電極53も、同様にゲート絶縁膜51下に形成されており、ドレイン電極53にはゲート絶縁膜51に設けられたコンタクト孔51dを充填するように形成されたドレイン配線57を介して電圧が印加される。
In this embodiment, as will be described in detail later, the order of formation of the gate electrode, the source electrode, and the drain electrode is different. For this reason, in the
また、ゲート絶縁膜51は、ZnO膜14及びソース電極52及びドレイン電極53を覆うように形成される。
The
次に、本発明の実施形態3にかかる電子素子の製造方法について図8及び9を用いて説明する。
Next, the manufacturing method of the electronic
まず、例えば無アルカリガラス基板からなる基板11を用意する。この基板11の一主面上に、シリコン窒化膜12aとシリコン酸化膜12bとを、形成しアンダーコート層12を形成する。次に、アンダーコート層12の上面に、例えばCVD法によって、シリコン酸化膜を例えば150nmの厚みに形成する。続いて、フォトリソグラフィ、ウエットエッチング等によって、図8(a)に示すように突起部13を形成する。
First, for example, a
続いて、アンダーコート層12及び突起部13上に、例えばスパッタ法によって、図8(b)に示すようにZnO膜14を例えば100nmの厚みに形成する。この際、スパッタ法で用いるアルゴンガスのガス圧を10-1Paレベルに設定することによって、ZnO膜14内に圧縮残留応力を生じさせる。なお、所望の圧縮残留応力を生じさせることができれば、ガス圧はこれに限られない。
Subsequently, a
次に、ZnO膜14の所定領域に、イオン注入法等を用い、不純物を導入しチャネル領域15と、ソース領域16と、ドレイン領域17とを形成する。
Next, an impurity is introduced into a predetermined region of the
次にZnO膜14上に、導電材料、例えばAl,Ta,W,Mo等からなる金属膜をスパッタ法等によって形成する。この際、スパッタ法で用いるアルゴンガスのガス圧を10-1Paレベルに設定することによって、金属膜中に圧縮応力を生ぜしめることが可能となる。続いて、フォトリソグラフィ、ドライエッチング又はウエットエッチング等によって、所定パターンに金属膜を加工し、図8(b)に示すようにソース電極52及びドレイン電極53を形成する。
Next, a metal film made of a conductive material such as Al, Ta, W, or Mo is formed on the
続いて、スパッタ法、CVD法等によって、絶縁材料、例えばシリコン酸化膜、シリコン窒化膜、又はこれらの複合されたものからなるゲート絶縁膜51を、図8(c)に示すようにソース電極52とドレイン電極53とZnO膜14を覆うように形成する。
Subsequently, a
続いて、ゲート絶縁膜18上に、導電材料、例えばAl,Ta,W,Mo等からなる金属膜をスパッタ法等によって形成する。この際、スパッタ法で用いるアルゴンガスのガス圧を10-1Paレベルに設定することによって、金属膜中に圧縮応力を生ぜしめることが可能となる。続いて、フォトリソグラフィ、ドライエッチング又はウエットエッチング等によって、所定パターンに金属膜を加工し、図9(d)に示すようにゲート電極31を形成する。
Subsequently, a metal film made of a conductive material such as Al, Ta, W, or Mo is formed on the
次に、ゲート絶縁膜51及びゲート電極31上に、CVD法等によって、絶縁材料、例えばシリコン酸化膜、シリコン窒化膜、又はこれらの複合されたものからなる層間絶縁膜19を形成する。
Next, an
次に、ゲート絶縁膜51の所定箇所及び層間絶縁膜19の所定箇所に、フォトリソグラフィ、エッチング等によってコンタクト孔51s、51d、19gを形成する。続いて、スパッタ法等によって、導電材料、例えばアルミニウムからなる金属膜を、各コンタクト孔51s、51d、19gを充填するように形成する。次に、この金属膜を所定のパターンが残存するように除去し、ソース配線56と、ドレイン配線57と、ゲート引出電極34とを形成する。
Next, contact holes 51 s, 51 d, and 19 g are formed at predetermined locations on the
続いて、層間絶縁膜19と、ソース電極52と、ドレイン電極53と、ゲート引出電極34と、を覆うように絶縁材料からなり、圧縮応力を有する保護膜20を形成する。
以上の工程から、図9(e)に示すように電子素子50が製造される。
Subsequently, a
From the above steps, the
(実施形態4)
本発明の実施形態4に係る電子素子60を図10を用いて説明する。本実施形態の電子素子が上述した実施形態1〜3と異なるのは、実施形態1〜3では電子素子としてトップゲート型のTFTを例に挙げて説明したが、本実施形態ではボトムゲート型のTFTである点にある。上述した各実施形態と共通する部分については同一の引用番号を付し、詳細な説明は省略する。
(Embodiment 4)
An
本実施形態に係る電子素子60は、図10に示すように基板11と、アンダーコート層12と、凹状部63と、ZnO膜64と、チャネル領域65と、ソース領域66と、ドレイン領域67と、ゲート絶縁膜68と、保護膜70と、ゲート電極71と、ソース電極72と、ドレイン電極73と、を備える。
As shown in FIG. 10, the
基板11は、例えば無アルカリガラス基板、樹脂基板等から構成される。基板11上には、シリコン酸化膜12aとシリコン窒化膜12bとを有するアンダーコート層12が形成される。
The
凹状部63は、アンダーコート層12の上に形成され、絶縁材料、例えばシリコン酸化膜からなる。凹状部63は、例えば150nmの厚みに形成される。また、凹状部63は、平面形状が例えば方形、断面形状が台形の開口63aを有する。また、開口63a内および凹状部63の上面に、例えばスパッタ法によって、Al,Ta,W,Moなどの金属膜を150nm堆積し、続いて、フォトリソグラフィ、ウエットエッチング等によって、ゲート電極71が形成される。
The
次に、ゲート電極71及び凹状部63上に、CVD法等によって、絶縁材料、例えばシリコン酸化膜、シリコン窒化膜、又はこれらの複合されたものからなるゲート絶縁膜68を図10に示すように形成する。ゲート絶縁膜68は、例えば100nmの厚みに形成される。また、ゲート絶縁膜68は、残留応力が引張応力となるように形成される。これにより、後述の凹状部63と併せて、ZnO膜64にさらに引張応力を生じさせることができる。
Next, a
本実施形態は、ボトムゲート型のTFTであるため、次に、ZnO結晶からなる半導体膜(ZnO膜)64が、例えばスパッタ法によって、ゲート絶縁膜68を覆うように形成される。また、半導体膜64の表面領域には、チャネル領域65とソース領域66とドレイン領域67とが形成される。この際、本実施形態では、実施形態1とは異なり、ZnO膜64内の残留応力が引張応力となるように形成する。なお、ZnO膜64のZnO結晶は基板面に対し垂直方向にc軸が水平方向にa軸が配向する点は実施形態1と同様である。
Since this embodiment is a bottom-gate TFT, a semiconductor film (ZnO film) 64 made of ZnO crystal is next formed to cover the
また、上述の凹状部63は、実施形態1の突起部13に対応するものであり、凹状部63上に形成されるゲート電極71並びにゲート絶縁膜68を凹状とし、この凹状とされたゲート絶縁膜68上に形成されるZnO膜64に引張応力を生じさせる機能を有する。このように、この凹状部63によりZnO膜64に引張応力を生じさせることができ、ZnO膜64内のキャリア移動度を向上させることができる。なお、凹状部63の形状はZnO膜64に所定の引張応力を生ぜしめることが可能であれば、形状、厚みは上述したものに限られない。
The
チャネル領域65は、半導体膜64の表面領域に形成される。チャネル領域65は、ゲート電極71に所定の電圧が印加された際、導電型が反転し、チャネルが形成される領域であり、リンやボロン等の不純物が拡散されている。なお、所定の閾値電圧を実現するため、イオン注入法等によって、1013atoms/cm2〜1014atoms/cm2のオーダーのドーピングが施されている。
The
ソース領域66は、半導体膜64の表面領域に形成される。ソース領域66には、リン、ボロン等のn型又はp型の不純物が拡散されている。また、ソース領域66の上面にはソース電極72が形成される。
The
ドレイン領域67は、半導体膜64の表面領域に形成される。ドレイン領域67には、リン、ボロン等のn型又はp型の不純物が拡散されている。また、ドレイン領域67の上面にはドレイン電極73が形成される。
The
保護膜70は、絶縁材料からなり、ZnO膜64と、ソース電極72と、ドレイン電極73と、を覆うように形成される。保護膜70の膜厚は例えば500nmに形成される。本実施形態では、保護膜70が引張応力を持つように形成されることによって、ZnO膜64に生ずる応力をさらに高めることが可能である。
The
ゲート電極71は、導電材料、例えばAl,Ta,W,Mo等から形成され、アンダーコート層12と凹状部63との上に形成される。本実施形態では、ゲート電極71は例えばスパッタ法で形成される。この際、例えば、アルゴンガス圧を10-1レベルと制御することにより、強い引張応力を持つ金属膜を形成することが出来る。これにより、ZnO膜64に生じる応力がさらに強くなる。また、ゲート電極71は例えば150nmの厚みに形成される。なお、本実施形態の構造では、ゲート電極71の有する残留応力にこだわらなくともよい。
The
ソース電極72は、導電材料、例えばアルミニウム等から形成され、ソース領域66上に形成される。また、ソース電極72は、例えば0.9μmの厚みに形成される。
The
ドレイン電極73は、導電材料、例えばアルミニウム等から形成され、ドレイン領域67上に形成される。また、ドレイン電極73は、例えば0.9μmの厚みに形成される。
The
本実施形態では、アンダーコート層12上に、開口63aを有する凹状部63を形成することにより、この上に形成されるZnO膜64を下に凸に変形させることができ、ZnO膜64を膜外へと引っ張る外力、より好ましくはZnO膜14の法線方向に略水平に引っ張る力を印加することができる。これにより上述した実施形態1と同様にZnO膜64内のキャリア移動度を高めることが可能である。
In the present embodiment, by forming the
また、本実施形態では、ZnO膜64を引張応力が残存するように形成することによって、ZnO膜64内のキャリア移動度をさらに高めることが可能である。ゲート絶縁膜68と保護膜70とを引張応力を有するように形成することにより、ZnO膜64を膜外へと引っ張る外力、より好ましくはZnO膜14の法線方向に略水平に引っ張る力を印加することができ、ZnO膜64内のキャリア移動度をさらに高めることが可能である。
In the present embodiment, the carrier mobility in the
次に、本発明の実施形態4に係る電子素子の製造方法について、図11乃至図13を用いて説明する。 Next, a method for manufacturing an electronic element according to Embodiment 4 of the present invention will be described with reference to FIGS.
まず、図11(a)に示すように例えば無アルカリガラス基板からなる基板11を用意する。この基板11の一主面上に、例えばCVD(Chemical Vapor Deposition)法等によってシリコン窒化膜12aを、例えば100nmの厚みで形成する。さらにシリコン窒化膜12a上に、例えばCVD法等によってシリコン酸化膜12bを、例えば100nmの厚みで形成する。これにより図11(b)に示すようにアンダーコート層12が形成される。
First, as shown in FIG. 11A, a
次に、アンダーコート層12の上面に、例えばスパッタ法、CVD法によって、シリコン酸化膜を例えば150nmの厚みに形成する。続いて、フォトリソグラフィ、ウエットエッチング等によって、図11(c)に示すように開口63aを有する凹状部63を形成する。
Next, a silicon oxide film having a thickness of, for example, 150 nm is formed on the upper surface of the
続いて、アンダーコート層12及び凹状部63上に、導電材料、例えばAl,Ta,W,Mo等からなる金属膜をスパッタ法等によって形成する。この際、スパッタ法で用いるアルゴンガスのガス圧を10-0Paレベルに設定することによって、金属膜中に引張応力を生ぜしめるようにしてもよい。続いて、フォトリソグラフィ、ドライエッチング又はウエットエッチング等によって、所定パターンに金属膜を加工し、図12(d)に示すようにゲート電極71を形成する。
Subsequently, a metal film made of a conductive material such as Al, Ta, W, Mo, or the like is formed on the
次に、アンダーコート層12及びゲート電極71を覆うように、CVD法等によって、絶縁材料、例えばシリコン酸化膜、シリコン窒化膜、又はこれらの複合されたものからなるゲート絶縁膜68を形成する。ゲート絶縁膜68は、例えば100nmの厚みに形成される。この際、ゲート絶縁膜68を引張応力を有するように形成するとよい。
Next, a
次に図12(e)に示すように、ゲート絶縁膜68を覆うように、ZnO膜64を例えば100nmの厚みに形成する。この際、スパッタ法で用いるアルゴンガスのガス圧を10-0Paレベルに設定することによって、ZnO膜64内に引張残留応力を生じさせる。なお、所望の圧縮残留応力を生じさせることができれば、ガス圧はこれに限られない。
Next, as shown in FIG. 12E, a
次に、ZnO膜64の所定領域に、イオン注入法等を用い、不純物を導入しチャネル領域65と、ソース領域66と、ドレイン領域67とを形成する。
Next, an impurity is introduced into a predetermined region of the
次に、ZnO膜64上に金属膜形成した上でパターニングすることにより、図13(f)に示すようにソース電極72及びドレイン電極73を形成する。
Next, a metal film is formed on the
続いて、ZnO膜64と、ソース電極72と、ドレイン電極73と、を覆うように、CVD法等により絶縁材料からなる保護膜70を形成する。この保護膜70を形成する際に、保護膜70が引張応力を有するように形成するとよい。
以上の工程から、図13(g)に示すように電子素子60が製造される。
Subsequently, a
From the above steps, the
上述したように、本実施形態では、アンダーコート層12上に、開口63aを有する凹状部63を形成することにより、この上に形成されるZnO膜64を下に凸に変形させることができ、ZnO膜64を膜外へと引っ張る外力、より好ましくはZnO膜14の法線方向に略水平に引っ張る力を印加することができる。これにより上述した実施形態1と同様にZnO膜64内のキャリア移動度を高めることが可能である。
As described above, in this embodiment, by forming the
また、本実施形態では、ZnO膜64をスパッタ法等によって形成する際、ガス圧等を制御することによりZnO膜64に残留する応力を引張応力とすることができ、さらにZnO膜64のキャリア移動度を向上させることができる。さらに、ゲート絶縁膜68と、ゲート電極71と、保護膜70とを形成する際に成膜条件をコントロールし、引張応力が残存するように形成し、ZnO膜64を膜外へと引っ張る外力、より好ましくはZnO膜14の法線方向に略水平に引っ張る方向に力を印加することが可能なように応力を残留させることにより、さらにZnO膜64のキャリア移動度を向上させることができる。
Further, in this embodiment, when the
(実施例)
以下、ZnO膜に対して外力を印加する膜を形成した場合の、ZnO膜を検証した結果を記す。ZnO膜に対して外力を印加する手段としては、SiN膜(絶縁膜)を形成する場合を例に挙げる。
(Example)
Hereinafter, the result of verifying the ZnO film when a film for applying an external force to the ZnO film is formed will be described. As a means for applying an external force to the ZnO film, a case where an SiN film (insulating film) is formed is taken as an example.
まず、ガラス基板上にZnO膜を形成する。ZnO膜は、RFマグネトロンスパッタ装置によって成膜する。成膜時の基板温度を175℃、Ar、O2雰囲気中で成膜する。ZnO膜は100nmの厚みに形成する。なお、本実施例では無添加のZnOを用いているが、Ga2O3を添加させた場合であってもほぼ同様の結果が得られる。次に、ZnO膜上に500〜700MPaの強い圧縮応力を有するシリコン窒化膜を250℃程度の低温でプラズマCVD法を用いて10nm、30nm、50nm厚に形成した。 First, a ZnO film is formed on a glass substrate. The ZnO film is formed by an RF magnetron sputtering apparatus. The substrate temperature during film formation is 175 ° C., and the film is formed in an Ar, O 2 atmosphere. The ZnO film is formed to a thickness of 100 nm. In this example, additive-free ZnO is used, but almost the same result can be obtained even when Ga 2 O 3 is added. Next, a silicon nitride film having a strong compressive stress of 500 to 700 MPa was formed on the ZnO film to a thickness of 10 nm, 30 nm, and 50 nm using a plasma CVD method at a low temperature of about 250 ° C.
このときのZnO膜のc/aをX線回折法で評価した。ZnO膜のc軸及びa軸は、リガク製の表面構造評価用多機能X線回折装置モデルATX−Gを用いて測定した。具体的に、a軸長はin-plane回折測定法で測定した。この方法ではX線を全反射角近傍の0.35度から入射し、試料と検出器を試料の面内近傍で回転させて測定する、いわゆる2qc-f光学配置で測定した。この測定で2qcが110度近傍で観察されるZnOの(300)回折ピークよりa軸を求めた。c軸は通常のX線回折測定、いわゆる2q-q光学配置測定におけるウルツ鉱型結晶構造ZnOにおいて2qが34度近傍で現れる(002)回折ピークから求めた。X線は銅のkα線を用いており、すなわち波長は0.154184nmである。 The c / a of the ZnO film at this time was evaluated by an X-ray diffraction method. The c-axis and a-axis of the ZnO film were measured using a multi-functional X-ray diffractometer model ATX-G for surface structure evaluation manufactured by Rigaku. Specifically, the a-axis length was measured by an in-plane diffraction measurement method. In this method, X-rays were incident from 0.35 degrees near the total reflection angle, and the measurement was performed with a so-called 2qc-f optical arrangement in which the sample and detector were rotated in the vicinity of the sample surface. In this measurement, the a-axis was obtained from the (300) diffraction peak of ZnO observed when 2qc was around 110 degrees. The c-axis was obtained from a (002) diffraction peak in which 2q appears in the vicinity of 34 degrees in a wurtzite crystal structure ZnO in ordinary X-ray diffraction measurement, so-called 2q-q optical configuration measurement. X-rays use copper kα rays, that is, the wavelength is 0.154184 nm.
これによって得られたc軸長およびa軸長を図14に示す。図14から明らかなようにSiN膜が形成されていない場合、c軸長は0.5216nm、a軸長が0.3260nmである。これに対し、SiN膜を10nmの厚みに形成すると、c軸長を0.5216nm、a軸長を0.3257nmとすることができ、SiN膜を30nmの厚みに形成すると、c軸長を0.5222nm、a軸長を0.3254nmとすることができ、SiN膜を50nmの厚みに形成するとc軸長を0.5232nm、a軸長を0.3244nmとすることができる。このようにSiN膜厚が高くなるほど、c軸長が伸び、a軸長が縮むことがわかる。 FIG. 14 shows the c-axis length and the a-axis length thus obtained. As is apparent from FIG. 14, when the SiN film is not formed, the c-axis length is 0.5216 nm and the a-axis length is 0.3260 nm. On the other hand, when the SiN film is formed with a thickness of 10 nm, the c-axis length can be 0.5216 nm and the a-axis length can be 0.3257 nm. When the SiN film is formed with a thickness of 30 nm, the c-axis length is 0. 5222 nm, the a-axis length can be 0.3254 nm, and when the SiN film is formed to a thickness of 50 nm, the c-axis length can be 0.5232 nm and the a-axis length can be 0.3244 nm. It can be seen that the c-axis length increases and the a-axis length decreases as the SiN film thickness increases.
また、c/aを求めると、SiN膜が形成されていない場合、c/aは1.600であるが、SiN膜を10nmの厚みに形成するとc/aは1.6015、30nmの厚みに形成すると1.6014、50nmの厚みにすると1.613とc/aを理想状態の1.633に近づけることが可能となる。 Further, when c / a is obtained, c / a is 1.600 when the SiN film is not formed. However, when the SiN film is formed with a thickness of 10 nm, c / a becomes 1.6015 and a thickness of 30 nm. When formed, the thickness is 1.6014, and when the thickness is 50 nm, 1.613 and c / a can be brought close to the ideal state of 1.633.
また、同様に、100nmのZnO膜上に10nm、30nm、50nmの膜厚のSiN膜を形成した場合の膜密度とセル体積(単位胞体積)の関係を図15に示す。膜密度はc軸及びa軸を求めたのと同じ装置を用い、通常のX線反射率測定法により膜上面反射X線と膜基板側界面で反射して試料表面から放射されるX線との干渉スペクトルを測定し、その波形に対して計算機シミュレーションによるフィティング解析を行い密度を求めた。なおX線源としてCuターゲット(ロータ式 50kV-300mA)を用いた。
Similarly, FIG. 15 shows the relationship between the film density and the cell volume (unit cell volume) when SiN films having a thickness of 10 nm, 30 nm, and 50 nm are formed on a 100 nm ZnO film. The film density is the same as the one used to obtain the c-axis and a-axis, and the X-ray reflected from the film top surface and the X-ray reflected from the film substrate side by the normal X-ray reflectivity measurement method The interference spectrum was measured, and the waveform was subjected to fitting analysis by computer simulation to obtain the density. A Cu target (
図15から明らかなように、SiN膜を形成した場合と形成しない場合とを比較すると、SiN膜を形成することによりセル体積は小さく膜密度は高くなることがわかる。また、SiN膜厚を高くするほど、徐々にセル体積は小さく膜密度は高くなるといえる。SiN膜を150nmの厚みに形成した場合と、SiN膜を形成しない場合とを比較すると、単位胞収縮を反映して、膜密度が約11%高くなっていることを確認した。また、単位胞容量(セル体積)は0.7%小さくなっていることを確認した。 As is clear from FIG. 15, comparing the case where the SiN film is formed and the case where the SiN film is not formed, it can be seen that the cell volume is reduced and the film density is increased by forming the SiN film. Further, it can be said that as the SiN film thickness increases, the cell volume gradually decreases and the film density increases. When comparing the case where the SiN film was formed with a thickness of 150 nm and the case where the SiN film was not formed, it was confirmed that the film density was increased by about 11% reflecting the unit cell contraction. It was also confirmed that the unit cell capacity (cell volume) was reduced by 0.7%.
本発明は上述した実施形態に限られず、様々な変形及び応用が可能である。
例えば、上述した実施形態2を実施形態3に適用することが可能である。
The present invention is not limited to the above-described embodiments, and various modifications and applications are possible.
For example, Embodiment 2 described above can be applied to
また、上述した実施形態ではZnO膜上に形成されるゲート絶縁膜、ゲート電極、保護膜等の膜それぞれに、ZnO膜を膜外へと引っ張る外力、より好ましくはZnO膜14の法線方向に略水平に引っ張るような応力を生じさせ、ZnO膜に外力を印加させているが、いずれの膜によってどの程度の外力を印加するかは適宜変更することが可能である。
In the above-described embodiment, an external force that pulls the ZnO film out of the film, such as a gate insulating film, a gate electrode, and a protective film formed on the ZnO film, more preferably in the normal direction of the
また、上述した実施形態では、ZnO膜、SiN膜等の膜を成膜する際、スパッタ法においてアルゴンガス圧を10-1Pa又は10-0Paとすることにより残留応力を制御する点を述べたがガス圧はこれに限られない。また、特にスパッタ法においては、ガス圧に限らず、基板温度、投入電力等により膜に生ずる応力を制御できるため、ガス圧以外を変化させることも可能である。 Further, in the above-described embodiment, it is described that the residual stress is controlled by setting the argon gas pressure to 10 −1 Pa or 10 −0 Pa in the sputtering method when forming a film such as a ZnO film or a SiN film. However, the gas pressure is not limited to this. In particular, in the sputtering method, not only the gas pressure but also the stress generated in the film can be controlled by the substrate temperature, input power, etc., it is possible to change other than the gas pressure.
また、上述した各実施形態では電子素子としてトップゲート型及びボトムゲート型のTFTを例に挙げて説明したが、これに限られない。例えば、ZnO膜を、LED、液晶表示装置、有機EL素子等の電極として用い、このZnO膜に圧縮応力又は引張応力を生じさせてもよく、また、このZnO膜に対して膜外へと引っ張る力を印加するように圧縮応力又は引張応力を有する膜を形成してもよい。 In each of the above-described embodiments, the top gate type and the bottom gate type TFT have been described as examples of the electronic element. However, the present invention is not limited to this. For example, a ZnO film may be used as an electrode of an LED, a liquid crystal display device, an organic EL element, etc., and a compressive stress or a tensile stress may be generated in the ZnO film, and the ZnO film is pulled out of the film. A film having a compressive stress or a tensile stress may be formed so as to apply a force.
上述した実施形態4では、凹状部63はアンダーコート層12が露出するように開口63a形成される場合を例に挙げて説明したが、これに限られない。例えば、凹状部63の上に形成されるZnO膜64に所定の引張応力を生じさせることができる程度に窪みを形成すれば、開口62aを形成しなくともよい。
In the above-described fourth embodiment, the case where the
また、上述した各実施形態では半導体膜としてZnO膜を用いる構成を例に挙げて説明したが、これに限られずウルツ鉱型結晶構造を有する化合物であれば、これに適用することも可能である。 In each of the above-described embodiments, the configuration using a ZnO film as a semiconductor film has been described as an example. However, the present invention is not limited to this, and any compound having a wurtzite crystal structure can be applied. .
10・・・電子素子、11・・・基板、12・・・アンダーコート層、13・・・突起部、14・・・半導体膜半導体膜(ZnO膜)、15・・・チャネル領域、16・・・ソース領域、17・・・ドレイン領域、18・・・ゲート絶縁膜、19・・・層間絶縁膜、20・・・保護膜、31・・・ゲート電極、32・・・ソース電極、33・・・ドレイン電極、34・・・ゲート引出電極
DESCRIPTION OF
Claims (23)
前記半導体膜の一面上に形成され、前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加える外力印加膜と、を備えることを特徴とする電子素子。 A semiconductor film made of wurtzite crystal,
An electronic device comprising: an external force application film that is formed on one surface of the semiconductor film and applies an external force in a direction to pull the semiconductor film out of the semiconductor film.
前記絶縁層は、前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加えるような応力を有することを特徴とする請求項8に記載の電子素子。 An insulating layer formed on the semiconductor film;
9. The electronic device according to claim 8, wherein the insulating layer has a stress that applies an external force in a direction of pulling the semiconductor film out of the semiconductor film.
前記電極は、前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加えるような応力を有することを特徴とする請求項8又は9に記載の電子素子。 An electrode formed on the insulating layer;
The electronic device according to claim 8, wherein the electrode has a stress that applies an external force in a direction of pulling the semiconductor film out of the semiconductor film.
前記電極は、前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加えるような応力を有することを特徴とする請求項11に記載の電子素子。 Further comprising an electrode formed on the external force application film,
The electronic device according to claim 11, wherein the electrode has a stress that applies an external force in a direction of pulling the semiconductor film out of the semiconductor film.
前記絶縁層は前記前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加えるように、応力を有することを特徴とする請求項13に記載の電子素子。 An insulating layer formed between the external force application film and the semiconductor film;
14. The electronic device according to claim 13, wherein the insulating layer has a stress so as to apply an external force in a direction of pulling the semiconductor film out of the semiconductor film.
前記保護膜は、前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加えるように、応力を有することを特徴とする請求項1乃至14のいずれか1項に記載の電子素子。 Further provided with a protective film made of an insulating material,
The electronic device according to claim 1, wherein the protective film has a stress so as to apply an external force in a direction of pulling the semiconductor film out of the semiconductor film.
前記半導体膜の一面側に形成され、前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加える外力印加膜を形成する外力印加膜形成工程と、を備えることを特徴とする電子素子の製造方法。 A semiconductor film forming step of forming a semiconductor film made of wurtzite crystal;
An external force application film forming step of forming an external force application film that is formed on one surface side of the semiconductor film and applies an external force in a direction of pulling the semiconductor film to the outside of the semiconductor film. Production method.
前記外力印加膜形成工程で、前記外力印加膜は前記半導体膜を該半導体膜の膜外へ引っ張る向きの外力を加えるような応力が残存するように形成されることを特徴とする請求項17乃至19のいずれか1項に記載の電子素子の製造方法。 The external force application film is made of an insulating material and is formed in a planar shape.
18. The external force application film is formed such that in the external force application film formation step, a stress that applies an external force in a direction of pulling the semiconductor film out of the semiconductor film remains. 20. The method for manufacturing an electronic device according to any one of 19 above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007121932A JP5043499B2 (en) | 2007-05-02 | 2007-05-02 | Electronic device and method for manufacturing electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007121932A JP5043499B2 (en) | 2007-05-02 | 2007-05-02 | Electronic device and method for manufacturing electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277665A JP2008277665A (en) | 2008-11-13 |
JP5043499B2 true JP5043499B2 (en) | 2012-10-10 |
Family
ID=40055251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007121932A Expired - Fee Related JP5043499B2 (en) | 2007-05-02 | 2007-05-02 | Electronic device and method for manufacturing electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5043499B2 (en) |
Families Citing this family (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5260342B2 (en) * | 2009-01-30 | 2013-08-14 | ローム株式会社 | MEMS sensor |
KR101519893B1 (en) * | 2009-09-16 | 2015-05-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Transistor |
KR101751908B1 (en) * | 2009-10-21 | 2017-06-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Voltage regulator circuit |
KR20220153647A (en) | 2009-10-29 | 2022-11-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
KR101788521B1 (en) | 2009-10-30 | 2017-10-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
WO2011055669A1 (en) * | 2009-11-06 | 2011-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR102138547B1 (en) | 2009-11-13 | 2020-07-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
KR102304078B1 (en) * | 2009-11-28 | 2021-09-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
EP2504855A4 (en) * | 2009-11-28 | 2016-07-20 | Semiconductor Energy Lab | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
KR102719739B1 (en) * | 2009-12-04 | 2024-10-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
KR101396102B1 (en) * | 2009-12-04 | 2014-05-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
WO2011070900A1 (en) * | 2009-12-08 | 2011-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
WO2011074590A1 (en) * | 2009-12-17 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, measurement apparatus, and measurement method of relative permittivity |
US9057758B2 (en) * | 2009-12-18 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for measuring current, method for inspecting semiconductor device, semiconductor device, and test element group |
WO2011074407A1 (en) | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
CN104700890B (en) * | 2009-12-18 | 2017-10-17 | 株式会社半导体能源研究所 | Non-volatile latch circuit and logic circuit and use their semiconductor devices |
KR20170142998A (en) * | 2009-12-25 | 2017-12-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
KR101434948B1 (en) * | 2009-12-25 | 2014-08-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
KR101773641B1 (en) | 2010-01-22 | 2017-09-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
KR20200124772A (en) * | 2010-02-05 | 2020-11-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method for manufacturing semiconductor device |
WO2011145633A1 (en) | 2010-05-21 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2012002040A1 (en) * | 2010-07-01 | 2012-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of liquid crystal display device |
DE112011102644B4 (en) | 2010-08-06 | 2019-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Integrated semiconductor circuit |
US8592879B2 (en) * | 2010-09-13 | 2013-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8871565B2 (en) * | 2010-09-13 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
TWI525818B (en) | 2010-11-30 | 2016-03-11 | 半導體能源研究所股份有限公司 | Semiconductor device and method for manufacturing semiconductor device |
CN103500712B (en) | 2010-12-03 | 2016-05-25 | 株式会社半导体能源研究所 | Semiconductor device |
WO2012090799A1 (en) | 2010-12-28 | 2012-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP5784479B2 (en) | 2010-12-28 | 2015-09-24 | 株式会社半導体エネルギー研究所 | Semiconductor device |
JP5731369B2 (en) * | 2010-12-28 | 2015-06-10 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
JP5975635B2 (en) | 2010-12-28 | 2016-08-23 | 株式会社半導体エネルギー研究所 | Semiconductor device |
US9048142B2 (en) * | 2010-12-28 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9443984B2 (en) | 2010-12-28 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8883556B2 (en) * | 2010-12-28 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2012209543A (en) * | 2011-03-11 | 2012-10-25 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
TWI538215B (en) * | 2011-03-25 | 2016-06-11 | 半導體能源研究所股份有限公司 | Field-effect transistor, and memory and semiconductor circuit including the same |
TWI567736B (en) * | 2011-04-08 | 2017-01-21 | 半導體能源研究所股份有限公司 | Memory element and signal processing circuit |
US9478668B2 (en) * | 2011-04-13 | 2016-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film and semiconductor device |
US9006803B2 (en) * | 2011-04-22 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing thereof |
US8916868B2 (en) * | 2011-04-22 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US8932913B2 (en) * | 2011-04-22 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US8809854B2 (en) | 2011-04-22 | 2014-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9111795B2 (en) | 2011-04-29 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with capacitor connected to memory element through oxide semiconductor film |
US8946066B2 (en) * | 2011-05-11 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
US8847233B2 (en) * | 2011-05-12 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film |
US9105749B2 (en) * | 2011-05-13 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
TWI595565B (en) * | 2011-06-17 | 2017-08-11 | 半導體能源研究所股份有限公司 | Semiconductor device and method for manufacturing the same |
US8643008B2 (en) * | 2011-07-22 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8716073B2 (en) * | 2011-07-22 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for processing oxide semiconductor film and method for manufacturing semiconductor device |
US9082663B2 (en) | 2011-09-16 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR102304125B1 (en) | 2011-09-29 | 2021-09-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
KR20130040706A (en) | 2011-10-14 | 2013-04-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method of manufacturing semiconductor device |
TWI567985B (en) * | 2011-10-21 | 2017-01-21 | 半導體能源研究所股份有限公司 | Semiconductor device and manufacturing method thereof |
KR102103913B1 (en) * | 2012-01-10 | 2020-04-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method for manufacturing semiconductor device |
JP5974800B2 (en) * | 2012-10-10 | 2016-08-23 | 富士通株式会社 | Zinc oxide semiconductor transistor |
CN105452949B (en) * | 2013-08-07 | 2019-02-19 | 夏普株式会社 | The manufacturing method of semiconductor device, display device and semiconductor device |
JP2015084418A (en) | 2013-09-23 | 2015-04-30 | 株式会社半導体エネルギー研究所 | Semiconductor device |
JP6570817B2 (en) | 2013-09-23 | 2019-09-04 | 株式会社半導体エネルギー研究所 | Semiconductor device |
US9773787B2 (en) | 2015-11-03 | 2017-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, memory device, electronic device, or method for driving the semiconductor device |
KR102458660B1 (en) | 2016-08-03 | 2022-10-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device and electronic device |
KR102578160B1 (en) * | 2017-12-21 | 2023-09-12 | 엘지디스플레이 주식회사 | Thin film transistor array substrate and method of manufacturing the same and organic light emitting display device comprising the same |
US20220376113A1 (en) * | 2019-11-08 | 2022-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and electronic device |
-
2007
- 2007-05-02 JP JP2007121932A patent/JP5043499B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008277665A (en) | 2008-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5043499B2 (en) | Electronic device and method for manufacturing electronic device | |
Park et al. | 42.3: Transparent ZnO thin film transistor for the application of high aperture ratio bottom emission AM‐OLED display | |
US9190509B2 (en) | High mobility, thin film transistors using semiconductor/insulator transition-metal dichalcogenide based interfaces | |
JP5439287B2 (en) | Thin film transistor and manufacturing method thereof | |
EP2195850B1 (en) | Oxide semiconductor thin-film transistor | |
CN109698240B (en) | Thin film transistor including two-dimensional semiconductor and display device including the same | |
US11189737B2 (en) | Laminated body | |
US10340356B2 (en) | Laminated article | |
US20090174012A1 (en) | Field Effect Transistor | |
US11411203B2 (en) | Barrier film, organic el device, flexible substrate, and method for manufacturing barrier film | |
JP2021185624A (en) | Structure, manufacturing method thereof, semiconductor element, and electronic circuit | |
TW201101488A (en) | Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device | |
TWI673881B (en) | Thin-film transistor including oxide semiconductor layer, method of manufacturing the same, and display apparatus including the same | |
US9076721B2 (en) | Oxynitride channel layer, transistor including the same and method of manufacturing the same | |
JP6975530B2 (en) | Semiconductor devices and electrical equipment using them | |
JP2010123913A (en) | Thin-film transistor and method of manufacturing the same | |
JP2012191025A (en) | Thin-film transistor array substrate, thin-film integrated circuit device, and method for manufacturing them | |
US9735294B2 (en) | Solar cell and manufacturing method thereof | |
US20150001467A1 (en) | Semiconductor device having superlattice thin film laminated by semiconductor layer and insulator layer | |
TWI769929B (en) | Semiconductor components and electrical equipment using the same | |
KR102154477B1 (en) | Multi-layer channel structure IZO resistive random access memory using solution process and fabrication method thereof | |
KR102069192B1 (en) | Method for forming nano crystalline and manufacturing of organic light emitting display device including the same | |
JP2016058554A (en) | Thin film transistor | |
WO2023248753A1 (en) | Gallium nitride-based semiconductor device on amorphous substrate and method for manufacturing same | |
Rezk et al. | ALD Al-doped ZnO thin film as semiconductor and piezoelectric material: characterization |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100301 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120712 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |