(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

(24) 登録日 平成24年1月13日 (2012.1.13)

特許第4899425号

(P4899425)

(45) 発行日 平成24年3月21日(2012.3.21)

(51) Int.Cl.	FI	
HO1L 29/78	(2006.01) HOIL	ν 29/78 3 O 1 W
HO1L 21/336	6 (2006.01) HOIL	29/78 3 O 1 V
	HO1L	29/78 653C
	HO1L	29/78 652J
	HOIL	29/78 652G
		請求項の数 24 (全 39 頁) 最終頁に続く
(21) 出願番号	特願2005-321225 (P2005-321225)	(73) 特許権者 000005234 宣士電響性 古会社
(22) 田願口	平成17年11月4日(2005.11.4)	目
(65)公開番号	特開2007-129097 (P2007-129097A)	神奈川県川崎市川崎区田辺新田1番1号
(43) 公開日	平成19年5月24日(2007.5.24)	(74)代理人 100104190
審査請求日	平成20年9月16日 (2008.9.16)	│ 弁理士 酒井 昭徳
		(72)発明者 杉 祥夫
		神奈川県横須賀市長坂二丁目2番1号 富
		士電機アドバンストテクノロジー株式会社
		内
		(72) 発明者 藤島 直人
		神奈川県横須賀市長坂二丁月2番1号 富
		+雪機アドバンストテクノロジー株式会社
		最終頁に続く

(54) 【発明の名称】半導体装置およびその製造方法

(57)【特許請求の範囲】

【請求項1】

半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第1メサ領 域と第2メサ領域に分割され、かつ第1メサ領域と第2メサ領域が交互に配置され、第1 メサ領域および第2メサ領域で電流の引き出しを行う半導体装置であって、

半導体基板の表面層に形成されたウェル領域と、

前記ウェル領域内で、前記ウェル領域内に形成されたトレンチの底部に設けられた第1 導電型のドレイン領域と、

第1メサ領域の表面層に設けられた第1導電型の第1ソース領域と、

前記第1ソース領域と前記ドレイン領域の間の前記第1メサ領域内で、前記トレンチの ¹⁰ 側壁に沿って設けられ、かつ前記第1ソース領域および前記ドレイン領域の両方に接する 第2導電型の第1チャネル領域と、

前記第1チャネル領域に沿って前記トレンチの側壁に設けられた第1ゲート絶縁膜と、 前記第1ゲート絶縁膜に沿って前記トレンチの内側に設けられた第1ゲート電極と、 第2メサ領域の表面層に設けられた第1導電型の第2ソース領域と、

前記第2ソース領域と前記ドレイン領域の間の前記第2メサ領域内で、前記トレンチの 側壁に沿って設けられ、かつ前記第2ソース領域および前記ドレイン領域の両方に接する 第2導電型の第2チャネル領域と、

前記第2チャネル領域に沿って前記トレンチの側壁に設けられた第2ゲート絶縁膜と、 前記第2ゲート絶縁膜に沿って前記トレンチの内側に設けられた第2ゲート電極と、

前記第1ソース領域と前記ドレイン領域の間の前記第1メサ領域内で、前記トレンチの 側壁に沿って設けられ、かつ前記第1ソース領域および前記ドレイン領域の両方に接する 第2導電型の第1チャネル領域と、 前記第1チャネル領域に沿って前記トレンチの側壁に設けられた第1ゲート絶縁膜と、 前記第1ゲート絶縁膜に沿って前記トレンチの内側に設けられた第1ゲート電極と、 第2メサ領域の表面層に設けられた第1導電型の第2ソース領域と、 前記第2ソース領域と前記ドレイン領域の間の前記第2メサ領域内で、前記トレンチの 側壁に沿って設けられ、かつ前記第2ソース領域および前記ドレイン領域の両方に接する 第2導電型の第2チャネル領域と、 前記第2チャネル領域に沿って前記トレンチの側壁に設けられた第2ゲート絶縁膜と、 50

(2)

前記ウェル領域内で、前記ウェル領域内に形成されたトレンチの底部に設けられた第1

導電型のドレイン領域と、

お

ľ

域

導

側 第

ン 両

よ

ľ

第1メサ領域の表面層に設けられた第1導電型の第1ソース領域と、

40

10

20

前記第2ゲート絶縁膜に沿って前記トレンチの内側に設けられた第2ゲート電極と、 前記ドレイン領域内で、前記トレンチの底部に設けられ、かつ前記第1チャネル領域お よび前記第2チャネル領域の両方から離れるとともに、上方から見て前記第1ゲート電極 に重なる第2導電型の第1フローティング領域と、

前記ドレイン領域内で、前記トレンチの底部に設けられ、かつ前記第1 チャネル領域お よび前記第2 チャネル領域の両方から離れるとともに、上方から見て前記第2 ゲート電極 に重なる第2 導電型の第2 フローティング領域と、

前記第1ソース領域に電気的に接続する第1ソース電極と、

前記第2ソース領域に電気的に接続する第2ソース電極と、

を備えることを特徴とする半導体装置。

【請求項4】

半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第1メサ領 域と第2メサ領域に分割され、かつ第1メサ領域と第2メサ領域が交互に配置され、第1 メサ領域でソース電流の引き出しを行い、第2メサ領域でドレイン電流の引き出しを行う 半導体装置であって、

半導体基板の表面層に形成されたウェル領域と、

前記ウェル領域内で、前記ウェル領域内に形成されたトレンチの底部に設けられた第1 導電型の第1ドレイン領域と、

第1メサ領域の表面層に設けられた第1導電型のソース領域と、

前記ソース領域と前記第1ドレイン領域の間の前記第1メサ領域内で、前記トレンチの ²⁰ 側壁に沿って設けられ、かつ前記ソース領域および前記第1ドレイン領域の両方に接する 第2導電型のチャネル領域と、

前記チャネル領域に沿って前記トレンチの側壁に設けられたゲート絶縁膜と、

前記ゲート絶縁膜に沿って前記トレンチの内側に設けられたゲート電極と、

第2メサ領域の表面層に設けられた第1導電型の第2ドレイン領域と、

前記第2ドレイン領域と前記第1ドレイン領域の間の前記第2メサ領域内で、前記トレンチの側壁に沿って設けられ、かつ前記第2ドレイン領域および前記第1ドレイン領域の 両方に接する第1導電型の第3ドレイン領域と、

前記第3ドレイン領域に沿って前記トレンチの側壁に設けられたフィールド絶縁膜と、 前記フィールド絶縁膜に沿って前記トレンチの内側に設けられたフィールド電極と、 前記第1ドレイン領域内で、前記トレンチの底部に設けられ、かつ前記チャネル領域お よび前記第3ドレイン領域の両方から離れるとともに、上方から見て前記ゲート電極に重 なる第2導電型の第1フローティング領域と、

30

40

10

前記第1ドレイン領域内で、前記トレンチの底部に設けられ、かつ前記チャネル領域お よび前記第3ドレイン領域の両方から離れるとともに、上方から見て前記フィールド電極 に重なる第2導電型の第2フローティング領域と、

前記ソース領域に電気的に接続するソース電極と、

前記第2ドレイン領域に電気的に接続する第2ドレイン電極と、

を備えることを特徴とする半導体装置。

【請求項5】

前記ウェル領域は第1導電型であることを特徴とする請求項1~4のいずれか一つに記載の半導体装置。

【請求項6】

前記ウェル領域は第2導電型であることを特徴とする請求項1~4のいずれか一つに記載の半導体装置。

【請求項7】

前記半導体基板は第1導電型であることを特徴とする請求項1~6のいずれか一つに記載の半導体装置。

【請求項8】

前記半導体基板は第2導電型であることを特徴とする請求項1~6のいずれか一つに記 50

(3)

載の半導体装置。

【請求項9】

半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第1メサ領 域と第2メサ領域に分割され、かつ第1メサ領域と第2メサ領域が交互に配置され、第1 メサ領域および第2メサ領域で電流の引き出しを行う半導体装置を製造するにあたって、 半導体基板の表面層にウェル領域を形成する工程と、

前記ウェル領域の表面層にトレンチを形成して、前記半導体基板の表面層を第1メサ領 域と第2メサ領域に分割する工程と、

前記第1メサ領域内の表面層、前記第2メサ領域内の表面層および前記トレンチの底部 にそれぞれ第2導電型の第1チャネル領域、第2導電型の第2チャネル領域および第1導 電型のドレイン領域の形成を行う工程と、

前記トレンチの、前記第1チャネル領域に沿う側壁および前記第2チャネル領域に沿う 側壁にそれぞれ第1ゲート絶縁膜および第2ゲート絶縁膜を形成する工程と、

前記第1ゲート絶縁膜および前記第2ゲート絶縁膜に沿って前記トレンチの内側にそれ ぞれ第1ゲート電極および第2ゲート電極を形成する工程と、

前記ドレイン領域内の前記トレンチの底部に、前記第1 チャネル領域および前記第2 チャネル領域の両方から離れるとともに、上方から見て前記第1 ゲート電極および前記第2 ゲート電極の両方に重なる第2 導電型のフローティング領域を、前記第1 ゲート電極および前記第2 ゲート電極をマスクとして不純物のイオン注入を行うことによって形成する工程と、

前記第1<u>チャネル</u>領域の表面層および前記第2<u>チャネル</u>領域の表面層にそれぞれ第1導 電型の第1ソース領域および第1導電型の第2ソース領域を形成する工程と、

前記トレンチを層間絶縁膜で埋める工程と、

前記層間絶縁膜にコンタクトホールを開口し、該コンタクトホールを介して前記第1ソ ース領域および前記第2ソース領域にそれぞれ電気的に接続する第1ソース電極および第 2ソース電極を形成する工程と、

を含むことを特徴とする半導体装置の製造方法。

半導体基板の表面層にウェル領域を形成する工程と、

【請求項10】

半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第1メサ領 域と第2メサ領域に分割され、かつ第1メサ領域と第2メサ領域が交互に配置され、第1 メサ領域および第2メサ領域で電流の引き出しを行う半導体装置を製造するにあたって、

30

20

前記ウェル領域内の表面層に第2導電型のチャネル領域の形成を行う工程と、

基板表面にトレンチパターンを有するエッチングマスクを形成し、該エッチングマスク を用いて前記ウェル領域の表面層にトレンチを形成して、前記半導体基板の表面層を第1 メサ領域と第2メサ領域に分割することによって、前記ウェル領域内に形成される前記チ ャネル領域の表面層を第1メサ領域における第1チャネル領域と第2メサ領域における第 2チャネル領域に分割する工程と、

前記トレンチの底部に第1導電型のドレイン領域の形成を行う工程と、

前記トレンチの、前記第1チャネル領域に沿う側壁および前記第2チャネル領域に沿う ⁴⁰ 側壁にそれぞれ第1ゲート絶縁膜および第2ゲート絶縁膜を形成する工程と、

前記第1ゲート絶縁膜および前記第2ゲート絶縁膜に沿って前記トレンチの内側にそれ ぞれ第1ゲート電極および第2ゲート電極を形成する工程と、

前記ドレイン領域内の前記トレンチの底部に、前記第1チャネル領域および前記第2チャネル領域の両方から離れるとともに、上方から見て前記第1ゲート電極および前記第2 ゲート電極の両方に重なる第2導電型のフローティング領域を、前記エッチングマスク、 前記第1ゲート電極および前記第2ゲート電極をマスクとして不純物のイオン注入を行う ことによって形成する工程と、

前記エッチングマスクを除去した後、前記第1<u>チャネル</u>領域の表面層および前記第2<u>チ</u> ャネル領域の表面層にそれぞれ第1導電型の第1ソース領域および第1導電型の第2ソー

ス領域を形成する工程と、

前記トレンチを層間絶縁膜で埋める工程と、

前記層間絶縁膜にコンタクトホールを開口し、該コンタクトホールを介して前記第1ソ ース領域および前記第2ソース領域にそれぞれ電気的に接続する第1ソース電極および第 2ソース電極を形成する工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項11】

半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第1メサ領 域と第2メサ領域に分割され、かつ第1メサ領域と第2メサ領域が交互に配置され、第1 メサ領域でソース電流の引き出しを行い、第2メサ領域でドレイン電流の引き出しを行う 半導体装置を製造するにあたって、

半導体基板の表面層にウェル領域を形成する工程と、

前記ウェル領域の表面層にトレンチを形成して、前記半導体基板の表面層を第1メサ領 域と第2メサ領域に分割する工程と、

前記第1メサ領域内の表面層に第2導電型のチャネル領域の形成を行う工程と、

前記第2メサ領域内の表面層に第1導電型の第1ドレイン領域の形成を行う工程と、

前記トレンチの底部に第1導電型の第2ドレイン領域の形成を行う工程と、

前記トレンチの、前記チャネル領域に沿う側壁および前記第1ドレイン領域に沿う側壁 にそれぞれゲート絶縁膜およびフィールド絶縁膜を形成する工程と、

前記ゲート絶縁膜および前記フィールド絶縁膜に沿って前記トレンチの内側にそれぞれ ²⁰ ゲート電極およびフィールド電極を形成する工程と、

前記第2ドレイン領域内の前記トレンチの底部に、前記チャネル領域および前記第1ド レイン領域の両方から離れるとともに、上方から見て前記ゲート電極および前記フィール ド電極の両方に重なる第2導電型のフローティング領域を、前記ゲート電極および前記フ ィールド電極をマスクとして不純物のイオン注入を行うことによって形成する工程と、

前記第1<u>チャネル</u>領域の表面層に第1導電型のソース領域を形成する工程と、

前記トレンチを層間絶縁膜で埋める工程と、

前記層間絶縁膜にコンタクトホールを開口し、該コンタクトホールを介して前記ソース 領域および前記第1ドレイン領域にそれぞれ電気的に接続するソース電極およびドレイン 電極を形成する工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項12】

半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第1メサ領 域と第2メサ領域に分割され、かつ第1メサ領域と第2メサ領域が交互に配置され、第1 メサ領域でソース電流の引き出しを行い、第2メサ領域でドレイン電流の引き出しを行う 半導体装置を製造するにあたって、

半導体基板の表面層にウェル領域を形成する工程と、

前記ウェル領域内の<u>前記第1メサ領域となる領域の</u>表面層に第2導電型のチャネル領域 <u>を形成し、前記ウェル領域内の前記第2メサ領域となる領域の表面層に</u>第1導電型の第1 ドレイン領域の形成を行う工程と、

基板表面にトレンチパターンを有するエッチングマスクを形成し、該エッチングマスク を用いて前記ウェル領域の表面層にトレンチを形成して、前記半導体基板の表面層を第1 メサ領域と第2メサ領域に分割することによって、第1メサ領域における<u>前記</u>チャネル領 域と第2メサ領域における前記第1ドレイン領域を分離する工程と、

前記トレンチの底部に第1導電型の第2ドレイン領域の形成を行う工程と、

前記トレンチの、前記チャネル領域に沿う側壁および前記第1ドレイン領域に沿う側壁 にそれぞれゲート絶縁膜およびフィールド絶縁膜を形成する工程と、

前記ゲート絶縁膜および前記フィールド絶縁膜に沿って前記トレンチの内側にそれぞれ ゲート電極およびフィールド電極を形成する工程と、

前記第2ドレイン領域内の前記トレンチの底部に、前記チャネル領域および前記第1ド 50

30

レイン領域の両方から離れるとともに、上方から見て前記ゲート電極および前記フィール ド電極の両方に重なる第2導電型のフローティング領域を、前記エッチングマスク、前記 ゲート電極および前記フィールド電極をマスクとして不純物のイオン注入を行うことによ って形成する工程と、 前記エッチングマスクを除去した後、前記第1チャネル領域の表面層に第1導電型のソ ース領域を形成する工程と、 前記トレンチを層間絶縁膜で埋める工程と、 前記層間絶縁膜にコンタクトホールを開口し、該コンタクトホールを介して前記ソース 領域および前記第1ドレイン領域にそれぞれ電気的に接続するソース電極およびドレイン 10 電極を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。 【請求項13】 前記トレンチの深さをD₁とし、前記第1ゲート電極と前記第2ゲート電極との間隔を L_{GG}とし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチル ト面と前記トレンチの側壁面に平行な面とのなす角度を とすると、 $-L_{GG}/(2 \cdot D_{t})$ tan $L_{GG}/(2 \cdot D_{t})$ であることを特徴とする請求項9または10に記載の半導体装置の製造方法。 【請求項14】 前記トレンチの深さをD,とし、前記第1ゲート電極と前記第2ゲート電極との間隔を L_{GG}とし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチル 20 ト面と前記トレンチの側壁面に平行な面とのなす角度を とすると、 $L_{GG} / (2 \cdot D_{t}) < |tan| L_{GG} / D_{t}$ であることを特徴とする請求項9または10に記載の半導体装置の製造方法。 【請求項15】 前記トレンチの深さをD,とし、前記第1ゲート電極と前記第2ゲート電極との間隔を L_{GG}とし、前記エッチングマスクの厚さをT₁とし、前記第1ゲート電極および前記第2 ゲート電極の厚さをそれぞれT₃とし、前記第1ゲート絶縁膜および前記第2ゲート絶縁 膜の厚さをそれぞれ T₄とし、前記フローティング領域を形成するために不純物のイオン 注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度を とし、前記 30 T₃と前記T₄の和をT₂とすると、 $T_{1} > (D_{t} \cdot T_{2}) / L_{GG}$ かつ $-(2 \cdot T_2 + L_{GG}) / \{2 \cdot (T_1 + D_t)\}$ tan $(2 \cdot T_2 + L_{GG}) / \{2 \cdot (T_1 + D_t)\}$ $T_1 + D_1$ } であることを特徴とする請求項10に記載の半導体装置の製造方法。 【請求項16】 前記トレンチの深さをD₊とし、前記第1ゲート電極と前記第2ゲート電極との間隔を L_{GG}とし、前記エッチングマスクの厚さをT₁とし、前記第1ゲート電極および前記第2 ゲート電極の厚さをそれぞれ T ₃とし、前記第1ゲート絶縁膜および前記第2ゲート絶縁 40 膜の厚さをそれぞれT₄とし、前記フローティング領域を形成するために不純物のイオン 注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度を とし、前記 T_3 と前記 T_4 の和を T_2 とすると、 $T_{1} > (D_{t} \cdot T_{2}) / L_{GG}$ かつ $(2 \cdot T_2 + L_{GG}) / \{2 \cdot (T_1 + D_1)\} < |tan| (2 \cdot T_2 + L_{GG}) / (T_1)$ + D ,) であることを特徴とする請求項10に記載の半導体装置の製造方法。 【請求項17】

前記トレンチの深さをD_tとし、前記ゲート電極と前記フィールド電極との間隔をL_{FG}とし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチルト面 ⁵⁰

と前記トレンチの側壁面に平行な面とのなす角度を とすると、 $-L_{FG}/(2 \cdot D_{t})$ tan $L_{FG}/(2 \cdot D_{t})$ であることを特徴とする請求項11または12に記載の半導体装置の製造方法。 【請求項18】 前記トレンチの深さをD,とし、前記ゲート電極と前記フィールド電極との間隔をL_{FG} とし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチルト面 と前記トレンチの側壁面に平行な面とのなす角度をとすると、 $L_{FG}/(2 \cdot D_t) < |tan| L_{FG}/D_t$ であることを特徴とする請求項11または12に記載の半導体装置の製造方法。 【請求項19】 前記トレンチの深さをD,とし、前記ゲート電極と前記フィールド電極との間隔をL_{FG} とし、前記エッチングマスクの厚さをT₁とし、前記ゲート電極および前記フィールド電 極の厚さをそれぞれT₃とし、前記ゲート絶縁膜および前記フィールド絶縁膜の厚さをそ れぞれT₄とし、前記フローティング領域を形成するために不純物のイオン注入を行う際 のチルト面と前記トレンチの側壁面に平行な面とのなす角度を とし、前記T₃と前記T₄ の和をT。とすると、 $T_{1} > (D_{t} \cdot T_{2}) / L_{FG}$ かつ $-(2 \cdot T_2 + L_{FG}) / \{2 \cdot (T_1 + D_1)\}$ tan $(2 \cdot T_2 + L_{FG}) / \{2 \cdot (T_1 + D_1)\}$ $T_1 + D_+$ } であることを特徴とする請求項12に記載の半導体装置の製造方法。 【請求項20】 前記トレンチの深さをD₁とし、前記ゲート電極と前記フィールド電極との間隔をL_{FG} とし、前記エッチングマスクの厚さをT₁とし、前記ゲート電極および前記フィールド電 極の厚さをそれぞれT。とし、前記ゲート絶縁膜および前記フィールド絶縁膜の厚さをそ れぞれてょとし、前記フローティング領域を形成するために不純物のイオン注入を行う際 のチルト面と前記トレンチの側壁面に平行な面とのなす角度をとし、前記工。と前記工。 の和をT₂とすると、 $T_{1} > (D_{t} \cdot T_{2}) / L_{FG}$ かつ $(2 \cdot T_2 + L_{FG}) / \{2 \cdot (T_1 + D_1)\} < |tan| (2 \cdot T_2 + L_{FG}) / (T_1)$ + D,) であることを特徴とする請求項12に記載の半導体装置の製造方法。 【請求項21】 前記ウェル領域は第1導電型であることを特徴とする請求項9~12のいずれか一つに 記載の半導体装置の製造方法。 【請求項22】 前記ウェル領域は第2導電型であることを特徴とする請求項9~12のいずれか一つに 記載の半導体装置の製造方法。 【請求項23】 前記半導体基板は第1導電型であることを特徴とする請求項9~22のいずれか一つに 記載の半導体装置の製造方法。 【請求項24】 前記半導体基板は第2導電型であることを特徴とする請求項9~22のいずれか一つに 記載の半導体装置の製造方法。 【発明の詳細な説明】 【技術分野】 [0001]この発明は、パワー集積回路(パワーIC)などの半導体装置およびその製造方法に関

する。

50

10

20

30

【背景技術】

[0002]

近年、携帯情報機器の急速な普及や通信技術の高度化などに伴い、パワーMOSFET (金属 - 酸化膜 - 半導体よりなる絶縁ゲート構造を有する電界効果トランジスタ)を内蔵 したパワーICの重要性が高まっている。横型パワーMOSFETと制御回路を集積した パワーICでは、従来のパワーMOSFET単体と制御駆動回路とを組み合わせてなる構 成に対し、小型化、低消費電力化、高信頼性化および低コスト化などが期待される。そこ で、CMOS(相補型MOS)回路よりなる制御駆動回路と横型パワーMOSFETとを 同一半導体基板上に集積するため、CMOSプロセスをベースにした高性能な横型パワー MOSFETの開発が活発に行われている。

【 0 0 0 3 】

ところで、デバイスピッチを縮小して集積度を高めるための技術として、トレンチ構造のMOSFETが知られている。上述した横型パワーMOSFETにおいても、さらなる 高集積化と低オン抵抗化を図るために、トレンチ技術が盛んに駆使されている。

【0004】

[0005]

[0006]

図59は、従来のトレンチ構造を適用した横型パワー素子の一例を示す断面図である。 図59に示すように、P型半導体基板1の内部にN型ウェル領域2が設けられている。N 型ウェル領域2の内部には、チャネル領域となるP型オフセット領域3が設けられている。 。P型オフセット領域3の内部には、2つのトレンチ4が形成されている。トレンチ4の 底部には、拡張Nドレイン領域5が設けられている。トレンチ4の内側には、トレンチ4 の底面および側壁面に沿って薄いゲート酸化膜6,7が設けられている。

20

30

40

10

ゲート酸化膜6,7の内側には、ゲート電極8,9が設けられている。ゲート電極8, 9のさらに内側には、層間絶縁膜10が埋められている。トレンチ4により分割されてで きた基板表面層の第1メサ領域には、N⁺型の第1ソース領域11とP⁺型の第1ソース領 域12が設けられている。トレンチ4により分割されてできた基板表面層の第2メサ領域

N⁺型の第1ソース領域11およびP⁺型の第1ソース領域12には、第1ソース電極1 5が電気的に接続している。N⁺型の第2ソース領域13およびP⁺型の第2ソース領域1 4には、第2ソース電極16が電気的に接続している。このように、第1ソース電極15 から第2ソース電極16へ電流を流すことができるとともに、第2ソース電極16から第 1ソース電極15へも電流を流すことができる双方向素子が公知である(例えば、特許文 献1参照。)。

には、N⁺型の第2ソース領域13とP⁺型の第2ソース領域14が設けられている。

[0007]

上述した双方向素子は、次のようにして製造される。まず、 P型半導体基板 1 の表面層 にN型ウェル領域 2 を形成し、そのN型ウェル領域 2 の表面層にトレンチ4 を形成する(このときの断面構成は図 3 に相当)。次いで、第 1 メサ領域と第 2 メサ領域の表面層に P 型不純物をイオン注入するとともに、トレンチ4の底面にN型不純物をイオン注入する(このときの断面構成は図 4 および図 5 に相当)。

[0008]

次いで、熱拡散を行って、第1メサ領域および第2メサ領域にP型オフセット領域3を 形成するとともに、トレンチ4の底部に拡張Nドレイン領域5を形成する。次いで、トレ ンチ4の内部にゲート酸化膜6,7を形成し、さらにその内側にゲート電極8,9を形成 する(このときの断面構成は図6に相当)。

【 0 0 0 9 】

次いで、 P型オフセット領域3の表面層に選択的にN型不純物とP型不純物をイオン注入する(このときの断面構成は図9および図10に相当)。次いで、熱拡散を行って、第 1メサ領域のP型オフセット領域3の表面層にN⁺型の第1ソース領域11とP⁺型の第1 ソース領域12を形成するとともに、第2メサ領域のP型オフセット領域3の表面層にN

[0010]次いで、層間絶縁膜10を堆積し、平坦化する(このときの断面構成は図11に相当) 。最後に、層間絶縁膜10にコンタクトホールを開口し、第1ソース電極15と第2ソー ス電極16を形成し、図59に示す半導体装置が完成する。 [0011]また、図60に示すように、上述した構成の横型パワー素子において、トレンチ4の底

⁺型の第 2 ソース領域 1 3 と P ⁺型の第 2 ソース領域 1 4 を形成する。

(9)

面に厚いLOCOS(Local Oxidation of Silicon)酸化膜 17を形成した素子が公知である(例えば、特許文献2参照。)。LOCOS酸化膜17 10 は、素子の上方から見て、ゲート電極8,9とその内側の酸化膜の界面が拡張Nドレイン 領域5と重なる部分で厚くなるように形成されている。以下、素子の上方から見て、トレ ンチ内の電極とその内側の絶縁膜(酸化膜を含む)の界面がトレンチ底部のドレイン領域 と重なる部分をオーバーラップ部分と称する。

[0012]

【特許文献1】特開2004-274039号公報

【特許文献 2 】特開 2 0 0 3 - 2 4 9 6 5 0 号公報

【発明の開示】

【発明が解決しようとする課題】

[0013]

20 しかしながら、図59に示す従来の素子では、第1ソース電極15とその側のゲート電 極8を接地電位とし、第2ソース電極16とその側のゲート電極9に耐圧未満の高電圧を 印加して信頼性試験を行うと、図61に破線で示す電界分布のように、オーバーラップ部 分で電界の集中が起こる。そして、拡張Nドレイン領域5の電子が薄い酸化膜に捕獲され 、拡張Nドレイン領域5が空乏化する。そのため、深刻な電流低下を招くという問題点が ある。

[0014]

上述したオーバーラップ部分での電界の集中を防ぐには、トレンチ4の幅を広げるか、 図60に示すように、トレンチ4の底面にLOCOS酸化膜17を形成して、オーバーラ ップ部分におけるゲート電極8,9と拡張Nドレイン領域5の間の酸化膜を厚くする必要 がある。しかし、トレンチ幅を広げると、デバイスピッチが大きくなり、素子の集積度が 低くなるため、十分なオン抵抗の低減効果が得られないという問題点がある。一方、LO COS酸化膜17によりオーバーラップ部分の酸化膜を厚くすると、LOCOS酸化膜1 7 に起因して応力歪みが発生するため、信頼性の低下を招くという問題点がある。 [0015]

この発明は、上述した従来技術による問題点を解消するため、トレンチ底部に厚いLO COS酸化膜を形成することなく、トレンチ底部において、トレンチ内に形成された電極 近傍の電界を緩和することができる半導体装置およびその製造方法を提供することを目的 とする。

【課題を解決するための手段】

[0016]

上述した課題を解決し、目的を達成するため、請求項1の発明にかかる半導体装置は、 半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第1メサ領域 と第2メサ領域に分割され、かつ第1メサ領域と第2メサ領域が交互に配置され、第1メ サ領域および第2メサ領域で電流の引き出しを行う半導体装置であって、半導体基板の表 面層に形成されたウェル領域と、前記ウェル領域内で、前記ウェル領域内に形成されたト レンチの底部に設けられた第1導電型のドレイン領域と、第1メサ領域の表面層に設けら れた第1導電型の第1ソース領域と、前記第1ソース領域と前記ドレイン領域の間の前記 第1メサ領域内で、前記トレンチの側壁に沿って設けられ、かつ前記第1ソース領域およ び前記ドレイン領域の両方に接する第2導電型の第1チャネル領域と、前記第1チャネル 領域に沿って前記トレンチの側壁に設けられた第1ゲート絶縁膜と、前記第1ゲート絶縁 30

40

膜に沿って前記トレンチの内側に設けられた第1ゲート電極と、第2メサ領域の表面層に 設けられた第1導電型の第2ソース領域と、前記第2ソース領域と前記ドレイン領域の間 の前記第2メサ領域内で、前記トレンチの側壁に沿って設けられ、かつ前記第2ソース領 域および前記ドレイン領域の両方に接する第2導電型の第2チャネル領域と、前記第2チ ャネル領域に沿って前記トレンチの側壁に設けられた第2ゲート絶縁膜と、前記第2ゲー ト絶縁膜に沿って前記トレンチの内側に設けられた第2ゲート電極と、前記ドレイン領域 内で、前記トレンチの底部に設けられ、かつ前記第1チャネル領域および前記第2チャネ ル領域の両方から離れるとともに、上方から見て前記第1ゲート電極および前記第2ゲー ト電極の両方に重なる第2導電型のフローティング領域と、前記第1ソース領域に電気的 に接続する第1ソース電極と、前記第2ソース領域に電気的に接続する第2ソース電極と 、を備えることを特徴とする。

(10)

[0017]

この請求項1の発明によれば、フローティング領域が設けられていることによって、ト レンチ底部における電界が緩和されるので、トレンチ底部において、第1ゲート電極およ び第2ゲート電極とそれらの間の絶縁膜との界面近傍での電界が緩和される。従って、ト レンチ底部の薄い絶縁膜に電子が捕獲されることによるドレイン領域の空乏化を抑制する ことができるので、オン電流が安定し、信頼性が向上する。

[0018]

請求項2の発明にかかる半導体装置は、半導体基板の表面層に形成されたトレンチによ 20 って該半導体基板の表面層が第1メサ領域と第2メサ領域に分割され、かつ第1メサ領域 と第2メサ領域が交互に配置され、第1メサ領域でソース電流の引き出しを行い、第2メ サ領域でドレイン電流の引き出しを行う半導体装置であって、半導体基板の表面層に形成 されたウェル領域と、前記ウェル領域内で、前記ウェル領域内に形成されたトレンチの底 部に設けられた第1導電型の第1ドレイン領域と、第1メサ領域の表面層に設けられた第 1 導電型のソース領域と、前記ソース領域と前記第1ドレイン領域の間の前記第1メサ領 域内で、前記トレンチの側壁に沿って設けられ、かつ前記ソース領域および前記第1ドレ イン領域の両方に接する第2導電型のチャネル領域と、前記チャネル領域に沿って前記ト レンチの側壁に設けられたゲート絶縁膜と、前記ゲート絶縁膜に沿って前記トレンチの内 側に設けられたゲート電極と、第2メサ領域の表面層に設けられた第1導電型の第2ドレ イン領域と、前記第2ドレイン領域と前記第1ドレイン領域の間の前記第2メサ領域内で 前記トレンチの側壁に沿って設けられ、かつ前記第2ドレイン領域および前記第1ドレ イン領域の両方に接する第1導電型の第3ドレイン領域と、前記第3ドレイン領域に沿っ て前記トレンチの側壁に設けられたフィールド絶縁膜と、前記フィールド絶縁膜に沿って 前記トレンチの内側に設けられたフィールド電極と、前記第1ドレイン領域内で、前記ト レンチの底部に設けられ、かつ前記チャネル領域および前記第3ドレイン領域の両方から 離れるとともに、上方から見て前記ゲート電極および前記フィールド電極の両方に重なる 第2導電型のフローティング領域と、前記ソース領域に電気的に接続するソース電極と、 前記第2ドレイン領域に電気的に接続する第2ドレイン電極と、を備えることを特徴とす る。

[0019]

この請求項2の発明によれば、フローティング領域が設けられていることによって、 ト レンチ底部における電界が緩和されるので、トレンチ底部において、ゲート電極およびフ ィールド電極とそれらの間の絶縁膜との界面近傍での電界が緩和される。従って、トレン チ底部の薄い絶縁膜に電子が捕獲されることによるドレイン領域の空乏化を抑制すること ができるので、オン電流が安定し、信頼性が向上する。

 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$

請求項3の発明にかかる半導体装置は、半導体基板の表面層に形成されたトレンチによ って該半導体基板の表面層が第1メサ領域と第2メサ領域に分割され、かつ第1メサ領域 と第2メサ領域が交互に配置され、第1メサ領域および第2メサ領域で電流の引き出しを 行う半導体装置であって、半導体基板の表面層に形成されたウェル領域と、前記ウェル領



域内で、前記ウェル領域内に形成されたトレンチの底部に設けられた第1導電型のドレイ ン領域と、第1メサ領域の表面層に設けられた第1導電型の第1ソース領域と、前記第1 ソース領域と前記ドレイン領域の間の前記第1メサ領域内で、前記トレンチの側壁に沿っ て設けられ、かつ前記第1ソース領域および前記ドレイン領域の両方に接する第2導電型 の第1チャネル領域と、前記第1チャネル領域に沿って前記トレンチの側壁に設けられた 第1ゲート絶縁膜と、前記第1ゲート絶縁膜に沿って前記トレンチの内側に設けられた第 1 ゲート電極と、第2 メサ領域の表面層に設けられた第1 導電型の第2 ソース領域と、前 記第2ソース領域と前記ドレイン領域の間の前記第2メサ領域内で、前記トレンチの側壁 に沿って設けられ、かつ前記第2ソース領域および前記ドレイン領域の両方に接する第2 導電型の第2チャネル領域と、前記第2チャネル領域に沿って前記トレンチの側壁に設け られた第2ゲート絶縁膜と、前記第2ゲート絶縁膜に沿って前記トレンチの内側に設けら れた第2ゲート電極と、前記ドレイン領域内で、前記トレンチの底部に設けられ、かつ前 記第1チャネル領域および前記第2チャネル領域の両方から離れるとともに、上方から見 て前記第1ゲート電極に重なる第2導電型の第1フローティング領域と、前記ドレイン領 域内で、前記トレンチの底部に設けられ、かつ前記第1チャネル領域および前記第2チャ ネル領域の両方から離れるとともに、上方から見て前記第2ゲート電極に重なる第2導電 型の第2フローティング領域と、前記第1ソース領域に電気的に接続する第1ソース電極 と、前記第2ソース領域に電気的に接続する第2ソース電極と、を備えることを特徴とす る。

[0021]

この請求項3の発明によれば、第1フローティング領域および第2フローティング領域 が設けられていることによって、トレンチ底部における電界が緩和されるので、トレンチ 底部において、第1ゲート電極および第2ゲート電極とそれらの間の絶縁膜との界面近傍 での電界が緩和される。従って、トレンチ底部の薄い絶縁膜に電子が捕獲されることによ るドレイン領域の空乏化を抑制することができるので、オン電流が安定し、信頼性が向上 する。

[0022]

請求項4の発明にかかる半導体装置は、半導体基板の表面層に形成されたトレンチによ って該半導体基板の表面層が第1メサ領域と第2メサ領域に分割され、かつ第1メサ領域 と第2メサ領域が交互に配置され、第1メサ領域でソース電流の引き出しを行い、第2メ サ領域でドレイン電流の引き出しを行う半導体装置であって、半導体基板の表面層に形成 されたウェル領域と、前記ウェル領域内で、前記ウェル領域内に形成されたトレンチの底 部に設けられた第1導電型の第1ドレイン領域と、第1メサ領域の表面層に設けられた第 1 導電型のソース領域と、前記ソース領域と前記第1ドレイン領域の間の前記第1メサ領 域内で、前記トレンチの側壁に沿って設けられ、かつ前記ソース領域および前記第1ドレ イン領域の両方に接する第2導電型のチャネル領域と、前記チャネル領域に沿って前記ト レンチの側壁に設けられたゲート絶縁膜と、前記ゲート絶縁膜に沿って前記トレンチの内 側に設けられたゲート電極と、第2メサ領域の表面層に設けられた第1導電型の第2ドレ イン領域と、前記第2ドレイン領域と前記第1ドレイン領域の間の前記第2メサ領域内で 、前記トレンチの側壁に沿って設けられ、かつ前記第2ドレイン領域および前記第1ドレ イン領域の両方に接する第1導電型の第3ドレイン領域と、前記第3ドレイン領域に沿っ て前記トレンチの側壁に設けられたフィールド絶縁膜と、前記フィールド絶縁膜に沿って 前記トレンチの内側に設けられたフィールド電極と、前記第1ドレイン領域内で、前記ト レンチの底部に設けられ、かつ前記チャネル領域および前記第3ドレイン領域の両方から 離れるとともに、上方から見て前記ゲート電極に重なる第2導電型の第1フローティング 領域と、前記第1ドレイン領域内で、前記トレンチの底部に設けられ、かつ前記チャネル 領域および前記第3ドレイン領域の両方から離れるとともに、上方から見て前記フィール ド電極に重なる第2導電型の第2フローティング領域と、前記ソース領域に電気的に接続 するソース電極と、前記第2ドレイン領域に電気的に接続する第2ドレイン電極と、を備 えることを特徴とする。

10

20

30

40

10

20

30

[0023]

この請求項4の発明によれば、第1フローティング領域および第2フローティング領域 が設けられていることによって、トレンチ底部における電界が緩和されるので、トレンチ 底部において、ゲート電極およびフィールドとそれらの間の絶縁膜との界面近傍での電界 が緩和される。従って、トレンチ底部の薄い絶縁膜に電子が捕獲されることによるドレイ ン領域の空乏化を抑制することができるので、オン電流が安定し、信頼性が向上する。 【0024】

請求項5の発明にかかる半導体装置は、請求項1~4のいずれか一つに記載の発明にお いて、前記ウェル領域は第1導電型であることを特徴とする。請求項6の発明にかかる半 導体装置は、請求項1~4のいずれか一つに記載の発明において、前記ウェル領域は第2 導電型であることを特徴とする。請求項7の発明にかかる半導体装置は、請求項1~6の いずれか一つに記載の発明において、前記半導体基板は第1導電型であることを特徴とす る。請求項8の発明にかかる半導体装置は、請求項1~6のいずれか一つに記載の発明に おいて、前記半導体基板は第2導電型であることを特徴とする。請求項5~8の発明によ れば、請求項1~4と同様の効果が得られる。

【0025】

また、請求項9の発明にかかる半導体装置の製造方法は、半導体基板の表面層に形成さ れたトレンチによって該半導体基板の表面層が第1メサ領域と第2メサ領域に分割され、 かつ第1メサ領域と第2メサ領域が交互に配置され、第1メサ領域および第2メサ領域で 電流の引き出しを行う半導体装置を製造するにあたって、半導体基板の表面層にウェル領 域を形成する工程と、前記ウェル領域の表面層にトレンチを形成して、前記半導体基板の 表面層を第1メサ領域と第2メサ領域に分割する工程と、前記第1メサ領域内の表面層、 前記第2メサ領域内の表面層および前記トレンチの底部にそれぞれ第2導電型の第1チャ ネル領域、第2導電型の第2チャネル領域および第1導電型のドレイン領域の形成を行う 工程と、前記トレンチの、前記第1チャネル領域に沿う側壁および前記第2チャネル領域 に沿う側壁にそれぞれ第1ゲート絶縁膜および第2ゲート絶縁膜を形成する工程と、前記 第1ゲート絶縁膜および前記第2ゲート絶縁膜に沿って前記トレンチの内側にそれぞれ第 1 ゲート電極および第 2 ゲート電極を形成する工程と、前記ドレイン領域内の前記トレン チの底部に、前記第1チャネル領域および前記第2チャネル領域の両方から離れるととも に、上方から見て前記第1ゲート電極および前記第2ゲート電極の両方に重なる第2導電 型のフローティング領域を、前記第1ゲート電極および前記第2ゲート電極をマスクとし て不純物のイオン注入を行うことによって形成する工程と、前記第1メサ領域の表面層お よび前記第2メサ領域の表面層にそれぞれ第1導電型の第1ソース領域および第1導電型 の第2ソース領域を形成する工程と、前記トレンチを層間絶縁膜で埋める工程と、前記層 間絶縁膜にコンタクトホールを開口し、該コンタクトホールを介して前記第1ソース領域 および前記第2ソース領域にそれぞれ電気的に接続する第1ソース電極および第2ソース 電極を形成する工程と、を含むことを特徴とする。

[0026]

請求項10の発明にかかる半導体装置の製造方法は、半導体基板の表面層に形成された トレンチによって該半導体基板の表面層が第1メサ領域と第2メサ領域に分割され、かつ 第1メサ領域と第2メサ領域が交互に配置され、第1メサ領域および第2メサ領域で電流 の引き出しを行う半導体装置を製造するにあたって、半導体基板の表面層にウェル領域を 形成する工程と、前記ウェル領域内の表面層に第2導電型のチャネル領域の形成を行う工 程と、基板表面にトレンチパターンを有するエッチングマスクを形成し、該エッチングマ スクを用いて前記ウェル領域の表面層にトレンチを形成して、前記半導体基板の表面層を 第1メサ領域と第2メサ領域に分割することによって、前記ウェル領域内に形成される前 記チャネル領域の表面層を第1メサ領域における第1チャネル領域と第2メサ領域におけ る第2チャネル領域に分割する工程と、前記トレンチの底部に第1導電型のドレイン領域 の形成を行う工程と、前記トレンチの、前記第1チャネル領域に沿う側壁および前記第2 チャネル領域に沿う側壁にそれぞれ第1ゲート絶縁膜および第2ゲート絶縁膜を形成する

(12)

工程と、前記第1ゲート絶縁膜および前記第2ゲート絶縁膜に沿って前記トレンチの内側 にそれぞれ第1ゲート電極および第2ゲート電極を形成する工程と、前記ドレイン領域内 の前記トレンチの底部に、前記第1チャネル領域および前記第2チャネル領域の両方から 離れるとともに、上方から見て前記第1ゲート電極および前記第2ゲート電極の両方に重 なる第2導電型のフローティング領域を、前記エッチングマスク、前記第1ゲート電極お よび前記第2ゲート電極をマスクとして不純物のイオン注入を行うことによって形成する 工程と、前記エッチングマスクを除去した後、前記第1メサ領域の表面層および前記第2 メサ領域の表面層にそれぞれ第1導電型の第1ソース領域および第1導電型の第2ソース 領域を形成する工程と、前記トレンチを層間絶縁膜で埋める工程と、前記層間絶縁膜にコ ンタクトホールを開口し、該コンタクトホールを介して前記第1ソース領域および前記第 2ソース領域にそれぞれ電気的に接続する第1ソース電極および第2ソース電極を形成す る工程と、を含むことを特徴とする。

【0027】

この請求項9または10の発明によれば、従来の製造プロセスに、フローティング領域 を形成するためのイオン注入工程を追加するだけで、請求項1または3の半導体装置を製 造することができる。また、請求項10の発明によれば、基板表面に残るエッチングマス クを利用して、フローティング領域を形成するためのイオン注入を行うので、請求項9の 発明に比べて、マスクが1枚減り、製造プロセスが簡略する。従って、請求項1または3 の半導体装置を製造する際の製造コストの増大を最小限に抑えることができる。 【0028】

請求項11の発明にかかる半導体装置の製造方法は、半導体基板の表面層に形成された トレンチによって該半導体基板の表面層が第1メサ領域と第2メサ領域に分割され、かつ 第1メサ領域と第2メサ領域が交互に配置され、第1メサ領域でソース電流の引き出しを 行い、第2メサ領域でドレイン電流の引き出しを行う半導体装置を製造するにあたって、 半導体基板の表面層にウェル領域を形成する工程と、前記ウェル領域の表面層にトレンチ を形成して、前記半導体基板の表面層を第1メサ領域と第2メサ領域に分割する工程と、 前記第1メサ領域内の表面層に第2導電型のチャネル領域の形成を行う工程と、前記第2 メサ領域内の表面層に第1導電型の第1ドレイン領域の形成を行う工程と、前記トレンチ の底部に第1導電型の第2ドレイン領域の形成を行う工程と、前記トレンチの、前記チャ ネル領域に沿う側壁および前記第1ドレイン領域に沿う側壁にそれぞれゲート絶縁膜およ びフィールド絶縁膜を形成する工程と、前記ゲート絶縁膜および前記フィールド絶縁膜に 沿って前記トレンチの内側にそれぞれゲート電極およびフィールド電極を形成する工程と 、前記第2ドレイン領域内の前記トレンチの底部に、前記チャネル領域および前記第1ド レイン領域の両方から離れるとともに、上方から見て前記ゲート電極および前記フィール ド電極の両方に重なる第2導電型のフローティング領域を、前記ゲート電極および前記フ ィールド電極をマスクとして不純物のイオン注入を行うことによって形成する工程と、前 記第1メサ領域の表面層に第1導電型のソース領域を形成する工程と、前記トレンチを層 間絶縁膜で埋める工程と、前記層間絶縁膜にコンタクトホールを開口し、該コンタクトホ ールを介して前記ソース領域および前記第1ドレイン領域にそれぞれ電気的に接続するソ ース電極およびドレイン電極を形成する工程と、を含むことを特徴とする。

【0029】

請求項12の発明にかかる半導体装置の製造方法は、半導体基板の表面層に形成された トレンチによって該半導体基板の表面層が第1メサ領域と第2メサ領域に分割され、かつ 第1メサ領域と第2メサ領域が交互に配置され、第1メサ領域でソース電流の引き出しを 行い、第2メサ領域でドレイン電流の引き出しを行う半導体装置を製造するにあたって、 半導体基板の表面層にウェル領域を形成する工程と、前記ウェル領域内の表面層に第2導 電型のチャネル領域および第1導電型の第1ドレイン領域の形成を行う工程と、基板表面 にトレンチパターンを有するエッチングマスクを形成し、該エッチングマスクを用いて前 記ウェル領域の表面層にトレンチを形成して、前記半導体基板の表面層を第1メサ領域と 第2メサ領域に分割することによって、第1メサ領域におけるチャネル領域と第2メサ領 10

20

30

域における第1ドレイン領域を分離する工程と、前記トレンチの底部に第1導電型の第2 ドレイン領域の形成を行う工程と、前記トレンチの、前記チャネル領域に沿う側壁および 前記第1ドレイン領域に沿う側壁にそれぞれゲート絶縁膜およびフィールド絶縁膜を形成 する工程と、前記ゲート絶縁膜および前記フィールド絶縁膜に沿って前記トレンチの内側 にそれぞれゲート電極およびフィールド電極を形成する工程と、前記第2ドレイン領域内 の前記トレンチの底部に、前記チャネル領域および前記第1ドレイン領域の両方から離れ るとともに、上方から見て前記ゲート電極および前記フィールド電極の両方に重なる第2 導電型のフローティング領域を、前記エッチングマスク、前記ゲート電極および前記フィ ールド電極をマスクとして不純物のイオン注入を行うことによって形成する工程と、前記 エッチングマスクを除去した後、前記第1メサ領域の表面層に第1導電型のソース領域を 形成する工程と、前記トレンチを層間絶縁膜で埋める工程と、前記層間絶縁膜にコンタク トホールを開口し、該コンタクトホールを介して前記ソース領域および前記第1ドレイン 領域にそれぞれ電気的に接続するソース電極およびドレイン電極を形成する工程と、を含 むことを特徴とする。

[0030]

この請求項11または12の発明によれば、従来の製造プロセスに、フローティング領 域を形成するためのイオン注入工程を追加するだけで、請求項2または4の半導体装置を 製造することができる。また、請求項12の発明によれば、基板表面に残るエッチングマ スクを利用して、フローティング領域を形成するためのイオン注入を行うので、請求項1 1の発明に比べて、マスクが1枚減り、製造プロセスが簡略する。従って、請求項2また は4の半導体装置を製造する際の製造コストの増大を最小限に抑えることができる。 【0031】

20

40

10

請求項13の発明にかかる半導体装置の製造方法は、請求項9または10に記載の発明 において、前記トレンチの深さをD_tとし、前記第1ゲート電極と前記第2ゲート電極と の間隔をL_{GG}とし、前記フローティング領域を形成するために不純物のイオン注入を行う 際のチルト面と前記トレンチの側壁面に平行な面とのなす角度を とすると、

- L_{GG}/(2・D_t) tan L_{GG}/(2・D_t) であることを特徴とする。 【0032】

請求項14の発明にかかる半導体装置の製造方法は、請求項9または10に記載の発明 ³⁰ において、前記トレンチの深さをD_tとし、前記第1ゲート電極と前記第2ゲート電極と の間隔をL_{GG}とし、前記フローティング領域を形成するために不純物のイオン注入を行う 際のチルト面と前記トレンチの側壁面に平行な面とのなす角度を とすると、

 $L_{GG}/(2 \cdot D_t) < |tan| L_{GG}/D_t$

であることを特徴とする。

【 0 0 3 3 】

請求項15の発明にかかる半導体装置の製造方法は、請求項10に記載の発明において、前記トレンチの深さをD₁とし、前記第1ゲート電極と前記第2ゲート電極との間隔を L_{GG}とし、前記エッチングマスクの厚さをT₁とし、前記第1ゲート電極および前記第2 ゲート電極の厚さをそれぞれT₃とし、前記第1ゲート絶縁膜および前記第2ゲート絶縁 膜の厚さをそれぞれT₄とし、前記フローティング領域を形成するために不純物のイオン 注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度を とし、前記 T₃と前記T₄の和をT₂とすると、

T₁>(D_t・T₂)/L_{GG} かつ - (2・T₂+L_{GG})/{2・(T₁+D_t)} tan (2・T₂+L_{GG})/{2・(T₁+D_t)} であることを特徴とする。 【0034】

請求項16の発明にかかる半導体装置の製造方法は、請求項10に記載の発明において 50

、前記トレンチの深さをD₁とし、前記第1ゲート電極と前記第2ゲート電極との間隔を L_{GG}とし、前記エッチングマスクの厚さをT₁とし、前記第1ゲート電極および前記第2 ゲート電極の厚さをそれぞれT₃とし、前記第1ゲート絶縁膜および前記第2ゲート絶縁 膜の厚さをそれぞれT₄とし、前記フローティング領域を形成するために不純物のイオン 注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度を とし、前記 T₃と前記T₄の和をT₂とすると、

 $T_1 > (D_t \cdot T_2) / L_{GG}$

かつ

 $(2 \cdot T_2 + L_{GG}) / \{2 \cdot (T_1 + D_t)\} < |tan| (2 \cdot T_2 + L_{GG}) / (T_1 + D_t)$

であることを特徴とする。

【 0 0 3 5 】

請求項17の発明にかかる半導体装置の製造方法は、請求項11または12に記載の発 明において、前記トレンチの深さをD_tとし、前記ゲート電極と前記フィールド電極との 間隔をL_{FG}とし、前記フローティング領域を形成するために不純物のイオン注入を行う際 のチルト面と前記トレンチの側壁面に平行な面とのなす角度を とすると、

 $-L_{FG}/(2 \cdot D_t)$ tan $L_{FG}/(2 \cdot D_t)$

であることを特徴とする。

【0036】

請求項18の発明にかかる半導体装置の製造方法は、請求項11または12に記載の発 ²⁰ 明において、前記トレンチの深さをD_tとし、前記ゲート電極と前記フィールド電極との 間隔をL_{FG}とし、前記フローティング領域を形成するために不純物のイオン注入を行う際 のチルト面と前記トレンチの側壁面に平行な面とのなす角度を とすると、

 $L_{FG} / (2 \cdot D_t) < |tan| L_{FG} / D_t$

であることを特徴とする。

【0037】

請求項19の発明にかかる半導体装置の製造方法は、請求項12に記載の発明において、前記トレンチの深さをD₁とし、前記ゲート電極と前記フィールド電極との間隔をL_{FG}とし、前記エッチングマスクの厚さをT₁とし、前記ゲート電極および前記フィールド電極の厚さをそれぞれT₃とし、前記ゲート絶縁膜および前記フィールド絶縁膜の厚さをそれぞれT₄とし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度をとし、前記T₃と前記T₄の和をT₂とすると、

の和を I_2 と9 ると、 T₁ > (D_t · T₂) / L_{FG}

かつ

- (2・T₂+L_{FG})/{2・(T₁+D_t)} tan (2・T₂+L_{FG})/{2・(T₁+D_t) } であることを特徴とする。

【 0 0 3 8 】

請求項20の発明にかかる半導体装置の製造方法は、請求項12に記載の発明において 40 、前記トレンチの深さをD₁とし、前記ゲート電極と前記フィールド電極との間隔をL_{FG} とし、前記エッチングマスクの厚さをT₁とし、前記ゲート電極および前記フィールド電 極の厚さをそれぞれT₃とし、前記ゲート絶縁膜および前記フィールド絶縁膜の厚さをそ れぞれT₄とし、前記フローティング領域を形成するために不純物のイオン注入を行う際 のチルト面と前記トレンチの側壁面に平行な面とのなす角度を とし、前記T₃と前記T₄ の和をT₂とすると、

 $T_{1} > (D_{t} \cdot T_{2}) / L_{FG}$ $\hbar \supset$ $(2 \cdot T_{2} + L_{FG}) / \{2 \cdot (T_{1} + D_{t})\} < |tan| (2 \cdot T_{2} + L_{FG}) / (T_{1} + D_{t})$

50

であることを特徴とする。

【0039】

請求項13~20の発明によれば、斜めイオン注入法によりフローティング領域を形成 することができる。特に、請求項14、16、18および20の発明によれば、斜めイオ ン注入法によりドレイン領域内に複数に分割されたフローティング領域を形成することが できる。

[0040]

請求項21の発明にかかる半導体装置の製造方法は、請求項9~12のいずれか一つに 記載の発明において、前記ウェル領域は第1導電型であることを特徴とする。請求項22 の発明にかかる半導体装置の製造方法は、請求項9~12のいずれか一つに記載の発明に おいて、前記ウェル領域は第2導電型であることを特徴とする。請求項23の発明にかか る半導体装置の製造方法は、請求項9~22のいずれか一つに記載の発明において、前記 半導体基板は第1導電型であることを特徴とする。請求項24の発明にかかる半導体装置 の製造方法は、請求項9~22のいずれか一つに記載の発明において、前記半導体基板は 第2導電型であることを特徴とする。

【発明の効果】

[0041]

本発明にかかる半導体装置およびその製造方法によれば、トレンチ底部に厚いLOCO S酸化膜を形成することなく、トレンチ底部において、トレンチ内に形成された電極近傍 の電界を緩和することができるという効果を奏する。

【発明を実施するための最良の形態】

【0042】

以下に添付図面を参照して、この発明にかかる半導体装置およびその製造方法の好適な 実施の形態を詳細に説明する。本明細書および添付図面においては、NまたはPを冠記し た領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、Nや Pに付す+は、それが付されていない領域よりも高不純物濃度であることを意味する。な お、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し 、重複する説明を省略する。

【0043】

実施の形態1.

図1は、本発明の実施の形態1にかかる半導体装置の構成を示す断面図である。図1に 示すように、P型半導体基板21の内部にN型ウェル領域22が設けられている。N型ウ ェル領域22の内部には、例えば2つのトレンチ24が形成されている。トレンチ24は 、N型ウェル領域22よりも浅い。

【0044】

これらのトレンチ24によって、P型半導体基板21の表面層は、第1メサ領域41と 第2メサ領域42に分割されている。第1メサ領域41と第2メサ領域42は、交互に配 置されており、例えば図1の例では、2つのトレンチ24に挟まれる領域が第1メサ領域 41であり、2つのトレンチ24の外側の領域が第2メサ領域42である。

【0045】

第1メサ領域41の表面層には、N⁺型の第1ソース領域31とP⁺型の第1ソース領域 32が設けられている。N⁺型の第1ソース領域31は、トレンチ24の一方の側壁に接 して設けられている。第2メサ領域42の表面層には、N⁺型の第2ソース領域33とP⁺ 型の第2ソース領域34が設けられている。N⁺型の第2ソース領域33は、トレンチ2 4のもう一方の側壁に接して設けられている。

[0046]

各トレンチ24の底部には、拡張Nドレイン領域25が設けられている。拡張Nドレイン領域25は、トレンチ24の底面全体と側面の一部を囲み、かつN型ウェル領域22よりも浅いが、N型ウェル領域22より深くても構わない。N型ウェル領域22がP型の場合は、拡張Nドレイン領域25は、P型ウェル領域より浅くなければならない。また、N

10

20



型ウェル領域22がP型の場合、第1チャネル領域43と第2チャネル領域44とを分離 するために隣り合う拡張Nドレイン領域25は互いに接続されるようにする。第1メサ領 域41において、拡張Nドレイン領域25とN⁺型およびP⁺型の第1ソース領域31,3 2との間には、P型の第1チャネル領域43が設けられている。また、第2メサ領域42 において、拡張Nドレイン領域25とN⁺型およびP⁺型の第2ソース領域33,34との 間には、P型の第2チャネル領域44が設けられている。

【0047】

各トレンチ24の内側には、薄い第1ゲート酸化膜26および第2ゲート酸化膜27が 設けられている。第1ゲート酸化膜26は、トレンチ24の底面およびP型の第1チャネ ル領域43に沿って設けられている。第2ゲート酸化膜27は、トレンチ24の底面およ びP型の第2チャネル領域44に沿って設けられている。各トレンチ24において、第1 ゲート酸化膜26および第2ゲート酸化膜27の内側には、それぞれ第1ゲート電極28 および第2ゲート電極29が設けられている。

【0048】

各拡張Nドレイン領域25の内部には、P型フローティング領域45が設けられている。P型フローティング領域45は、トレンチ24の底部の中央部に接しており、P型の第1チャネル領域43およびP型の第2チャネル領域44の両方から離れている。ただし、P型フローティング領域45は、素子の上方から見て、第1ゲート電極28および第2ゲート電極29とその間を埋める層間絶縁膜30の界面が拡張Nドレイン領域25と重なるオーバーラップ部分に、さらに重なるように形成されている。

【0049】

層間絶縁膜30は、第1メサ領域41および第2メサ領域42の上にも設けられている。層間絶縁膜30を貫通するコンタクトホールを介して、N⁺型の第1ソース領域31およびP⁺型の第1ソース領域32に第1ソース電極35が電気的に接続している。また、層間絶縁膜30を貫通するコンタクトホールを介して、N⁺型の第2ソース領域33およびP⁺型の第2ソース領域34に第2ソース電極36が電気的に接続している。そして、第1ソース電極35と第2ソース電極36の間で双方向に電流が流れる。

【 0 0 5 0 】

図2は、図1に示す半導体装置の信頼性試験における電界分布を示す図である。信頼性 試験は、第1ソース電極35と第1ゲート電極28を接地電位とし、第2ソース電極36 と第2ゲート電極29に耐圧未満の高電圧を印加することによりおこなった。図1に示す 半導体装置において、P型フローティング領域45の濃度を最適化することにより、トレ ンチ底面での電界が緩和される。それによって、図2に破線で示す電界分布のように、図 61と比べてオーバーラップ部分における電界が緩和される。従って、トレンチ底部の薄 い絶縁膜に電子が捕獲されることによる拡張Nドレイン領域25の空乏化を抑制すること ができるので、オン電流が安定し、信頼性が向上する。

【 0 0 5 1 】

次に、図1に示す半導体装置の製造プロセスについて図3~図11を参照しながら説明 する。図3~図11は、工程順に製造段階の半導体装置の要部を示す縦断面図である。ま ず、P型半導体基板21の表面層にN型ウェル領域22を形成する。続いて、基板表面に 例えば酸化膜からなるマスク51を形成し、トレンチエッチングを行って、N型ウェル領 域22の表面層にトレンチ24を形成する(図3)。

【0052】

マスク51を除去した後、バッファ酸化を行って、バッファ酸化膜52を形成する。そして、トレンチ24の内部と、基板表面におけるP型半導体基板21とN型ウェル領域2 2の境界部分の上に、マスク53を被せ、第1メサ領域41と第2メサ領域42の表面層 にP型不純物として例えばボロン(B₁₁)をイオン注入する(図4)。マスク53を除去 した後、第1メサ領域41と第2メサ領域42の上にマスク54を被せ、トレンチ24の 底面にN型不純物として例えばリン(P₃₁)をイオン注入する(図5)。なお、図4の工 程の前に図5の工程を行ってもよい。 10

20

30

[0053]

マスク54を除去した後、熱拡散を行って、第1メサ領域41内の表面層、第2メサ領 域42内の表面層およびトレンチ24の底部にそれぞれP型の第1チャネル領域43、P 型の第2チャネル領域44および拡張Nドレイン領域25を形成する。バッファ酸化膜5 2を除去した後、トレンチ24の内部に第1ゲート酸化膜26および第2ゲート酸化膜2 7となる酸化膜を形成し、さらにその内側に第1ゲート電極28と第2ゲート電極29を 形成する。そして、シャドウ酸化を行って、シャドウ酸化膜55を形成する(図6)。 【0054】

(18)

次いで、第1メサ領域41と第2メサ領域42の上にマスク56を被せ、第1ゲート電 極28と第2ゲート電極29をマスクとしてトレンチ24の底面にのみP型不純物として 例えばボロン(B₁₁)をイオン注入する(図7)。マスク56を除去した後、熱拡散を行 って、拡張Nドレイン領域25内のトレンチ24の底部にP型フローティング領域45を 形成する(図8)。

【0055】

ここで、第1ゲート電極28と第2ゲート電極29をマスクとするのは、図8に示すように、P型フローティング領域45と拡張Nドレイン領域25との接合端のマージンL_{df}を確保し、P型フローティング領域45がP型の第1チャネル領域43およびP型の第2 チャネル領域44とつながらないようにするためである。また、P型フローティング領域 45の両端が第1ゲート電極28および第2ゲート電極29の下側にまで伸びてオーバー ラップ部分に重なるようにするためである。

【0056】

次いで、第1メサ領域41と第2メサ領域42の上にマスク57を被せ、第1メサ領域 41の表面層および第2メサ領域42の表面層に選択的にN型不純物として例えば砒素(As₇₅)をイオン注入する(図9)。マスク57を除去した後、第1メサ領域41と第2 メサ領域42の上にマスク58を被せ、第1メサ領域41の表面層および第2メサ領域4 2の表面層に選択的にP型不純物として例えばボロン(B₁₁)をイオン注入する(図10)。なお、図9の工程の前に図10の工程を行ってもよい。

[0057]

マスク58を除去した後、熱拡散を行って、P型の第1チャネル領域43(第1メサ領 域41)の表面層にN⁺型の第1ソース領域31とP⁺型の第1ソース領域32を形成する とともに、P型の第2チャネル領域44(第2メサ領域42)の表面層にN⁺型の第2ソ ース領域33とP⁺型の第2ソース領域34を形成する。続いて、基板全体に層間絶縁膜 30を堆積し、トレンチ24を層間絶縁膜30で埋めるとともに、第1メサ領域41およ び第2メサ領域42の上にも層間絶縁膜30を堆積する。

[0058]

そして、CMP(Chemical Mechanical Polishing:化 学機械研磨)などにより層間絶縁膜30を平坦化する(図11)。最後に、層間絶縁膜3 0にコンタクトホールを開口し、N⁺型の第1ソース領域31とP⁺型の第1ソース領域3 2に電気的に接続する第1ソース電極35を形成するとともに、N⁺型の第2ソース領域 33とP⁺型の第2ソース領域34に電気的に接続する第2ソース電極36を形成する。 これによって、図1に示す半導体装置が完成する。

40

【 0 0 5 9 】

なお、図3~図6の工程に代えて、図12~図14の工程を行ってもよい。まず、P型 半導体基板21の表面層にN型ウェル領域22を形成する。そして、基板表面にバッファ 酸化膜63を形成する。続いて、基板表面におけるP型半導体基板21とN型ウェル領域 22の境界部分の上に、マスク59を被せ、N型ウェル領域22の全面にP型不純物とし て例えばボロン(B₁₁)をイオン注入する(図12)。

【0060】

バッファ酸化膜 63 およびマスク 59 を除去した後、基板表面に例えば酸化膜からなる マスク 60 を形成し、トレンチエッチングを行って、 N型ウェル領域 22 の表面層にトレ ⁵⁰

10

20

ンチ24を形成する。続いて、バッファ酸化を行って、トレンチ24の内部にバッファ酸 化膜61を形成する。そして、トレンチ24の底面にN型不純物として例えばリン(P₃₁)をイオン注入する(図13)。

(19)

【0061】

次いで、熱拡散を行って、第1メサ領域41内の表面層、第2メサ領域42内の表面層 およびトレンチ24の底部にそれぞれP型の第1チャネル領域43、P型の第2チャネル 領域44および拡張Nドレイン領域25を形成する。バッファ酸化膜61を除去した後、 トレンチ24の内部に第1ゲート酸化膜26および第2ゲート酸化膜27となる酸化膜を 形成し、さらにその内側に第1ゲート電極28と第2ゲート電極29を形成する(図14))。そして、図示省略するが、マスク60を除去し、シャドウ酸化を行って、シャドウ酸 化膜を形成した後、図7の工程へ進む。

【0062】

また、図7の工程に代えて、図15の工程を行ってもよい。すなわち、図6の工程に続いて、基板表面におけるP型半導体基板21とN型ウェル領域22とP型の第2チャネル 領域44の境界部分の上に、マスク62を被せ、第1ゲート電極28と第2ゲート電極2 9をマスクとしてトレンチ24の底面、P型の第1チャネル領域43の表面層およびP型 の第2チャネル領域44の表面層にP型不純物として例えばボロン(B₁₁)をイオン注入 する(図15)。そして、マスク62を除去し、図8の工程へ進む。

【 0 0 6 3 】

図15の工程を行う場合には、P型の第1チャネル領域43およびP型の第2チャネル 領域44の濃度は、図4と図15の両工程におけるP型不純物のイオン注入量によって制 御される。図15の工程を行うことによって、微細化したときにマスクずれの精度を懸念 することなく、イオン注入を行うことができるので、製造プロセスが簡便となる。 【0064】

さらに、図7の工程に代えて、図16と図17の工程を行ってもよいし、図15の工程 に代えて、図18と図19の工程を行ってもよい。つまり、図7または図15の工程では 、P型不純物のイオン注入角度は、鉛直方向(0度)である。それに対して、図16と図 17の工程、または図18と図19の工程では、斜めイオン注入法を適用しており、P型 不純物のイオン注入角度が鉛直方向から傾いている。

【0065】

この斜めイオン注入法においては、イオン注入を行う際のチルト面とトレンチ24の側 壁面に平行な面とのなす角度をとすると、 $= \pm_{1}($ ただし、 $_{1} > 0$)でイオン注入 を行う。その際、 $_{1}$ が、次の(1)式を満たすようにする。ただし、D₁は、トレンチ2 4の深さであり、L_{GG}は、第1ゲート電極28と第2ゲート電極29との間隔である。 0 < t a n _1 L_{GG} / (2 · D₁) · · · (1) 【0066】

そして、図16または図18に示す正方向の斜めイオン注入工程では、 = + 1の角 度でイオン注入を行い、図17または図19に示す負方向の斜めイオン注入工程では、正 方向のときと同じ濃度で、 = - 1の角度でイオン注入を行うのが好ましい。このよう にすれば、P型フローティング領域45のプロファイルがトレンチ24の中心線に対して 左右対称になるので、第1ソース電極35から第2ソース電極36へ電流が流れるときと 、その逆のときとで、同じオン・オフ特性が得られるからである。

【0067】

実施の形態1によれば、トレンチ24の側壁にトランジスタが形成されるので、単位面 積あたりのチャネル幅を増やすことができる。従って、集積度を高くすることができると ともに、単位面積あたりのオン抵抗を低減させることができる。また、トレンチ24の底 部における電界が緩和されることによって、電子の捕獲による拡張Nドレイン領域25の 空乏化を抑制することができるので、オン電流が安定し、信頼性が向上する。さらに、従 来の製造プロセスに、P型フローティング領域45を形成するためのイオン注入工程と熱 拡散工程を追加するだけで図1に示す半導体装置が得られるので、トレンチ底面にLOC 30

10

OS酸化膜を形成してトレンチ底部における電界を緩和する構成に比べて、製造プロセスが簡便である。

【 0 0 6 8 】

実施の形態2.

図20は、本発明の実施の形態2にかかる半導体装置の構成を示す断面図である。図2 0に示すように、実施の形態2の半導体装置は、図1に示す実施の形態1の半導体装置に おいて、次のように読み替えたものである。第1ゲート酸化膜26、第2ゲート酸化膜2 7、第1ゲート電極28および第2ゲート電極29をそれぞれゲート酸化膜76、フィー ルド酸化膜77、ゲート電極78およびフィールド電極79と読み替える。

【 0 0 6 9 】

また、N⁺型の第1ソース領域31およびP⁺型の第1ソース領域32をそれぞれN⁺型 ソース領域81およびP⁺型ソース領域82と読み替える。また、N⁺型の第2ソース領域 33およびP⁺型の第2ソース領域34をともにN⁺型ドレイン領域83と読み替える。つ まり、実施の形態2では、第2メサ領域42の表面層には、N⁺型ドレイン領域83が設 けられており、P型の領域はない。

【0070】

また、第1ソース電極35および第2ソース電極36をそれぞれソース電極85および ドレイン電極86と読み替える。また、P型の第1チャネル領域43およびP型の第2チ ャネル領域44をそれぞれP型チャネル領域93およびN型ドレイン領域94と読み替え る。その他の構成については、実施の形態1と同様であるので、詳細な説明を省略する。 実施の形態2の半導体装置では、ドレイン電極86からソース電極85へ向かう一方向に 電流が流れる。

【0071】

図20に示す半導体装置において、P型フローティング領域45の濃度を最適化し、ソ ース電極85とゲート電極78を接地電位とし、ドレイン電極86とフィールド電極79 に耐圧未満の高電圧を印加して信頼性試験を行うと、トレンチ底面での電界が緩和される 。従って、実施の形態1と同様に、オーバーラップ部分における電界が緩和され、トレン チ底部の薄い絶縁膜に電子が捕獲されることによる拡張Nドレイン領域25の空乏化を抑 制することができるので、オン電流が安定し、信頼性が向上する。

【0072】

次に、図20に示す半導体装置の製造プロセスについて図3および図21~図29を参照しながら説明する。図3および図21~図29は、工程順に製造段階の半導体装置の要部を示す縦断面図である。まず、実施の形態1と同様にして、P型半導体基板21の表面層にN型ウェル領域22を形成し、マスク51によりトレンチ24を形成する(図3)。 【0073】

マスク51を除去した後、バッファ酸化を行って、バッファ酸化膜101を形成する。 そして、トレンチ24の内部と第2メサ領域42の上にマスク102を被せ、第1メサ領 域41の表面層にP型不純物として例えばボロン(B₁₁)をイオン注入する(図21)。 マスク102を除去した後、トレンチ24の内部と第1メサ領域41の上と、基板表面に おけるP型半導体基板21とN型ウェル領域22の境界部分の上に、マスク103を被せ 、第2メサ領域42の表面層にN型不純物として例えばリン(P₃₁)をイオン注入する(図22)。

[0074]

マスク103を除去した後、第1メサ領域41と第2メサ領域42の上にマスク104 を被せ、トレンチ24の底面にN型不純物として例えばリン(P₃₁)をイオン注入する(図23)。マスク104を除去した後、熱拡散を行って、第1メサ領域41内の表面層、 第2メサ領域42内の表面層およびトレンチ24の底部にそれぞれP型チャネル領域93 、N型ドレイン領域94および拡張Nドレイン領域25を形成する。バッファ酸化膜10 1を除去した後、トレンチ24の内部にゲート酸化膜76およびフィールド酸化膜77と なる酸化膜を形成し、さらにその内側にゲート電極78とフィールド電極79を形成する 10

20

30

。そして、シャドウ酸化を行って、シャドウ酸化膜105を形成する(図24)。 【0075】

次いで、第1メサ領域41と第2メサ領域42の上にマスク106を被せ、ゲート電極78とフィールド電極79をマスクとしてトレンチ24の底面にのみP型不純物として例えばボロン(B₁₁)をイオン注入する(図25)。マスク106を除去した後、熱拡散を行って、拡張Nドレイン領域25内のトレンチ24の底部にP型フローティング領域45 を形成する(図26)。

【0076】

ここで、ゲート電極 7 8 とフィールド電極 7 9 をマスクとするのは、図 2 6 に示すよう に、 P 型フローティング領域 4 5 と拡張 N ドレイン領域 2 5 との接合端のマージン L_{df1} および L_{df2}を確保し、 P 型フローティング領域 4 5 が P 型チャネル領域 9 3 とつながら ないようにするためである。また、 P 型フローティング領域 4 5 の両端がゲート電極 7 8 およびフィールド電極 7 9 の下側にまで伸びてオーバーラップ部分に重なるようにするた めである。

【0077】

次いで、第1メサ領域41と第2メサ領域42の上にマスク107を被せ、第1メサ領 域41の表面層および第2メサ領域42の表面層に選択的にN型不純物として例えば砒素 (As₇₅)をイオン注入する(図27)。マスク107を除去した後、第1メサ領域41 と第2メサ領域42の上にマスク108を被せ、第1メサ領域41の表面層に選択的にP 型不純物として例えばボロン(B₁₁)をイオン注入する(図28)。

【0078】

マスク108を除去した後、熱拡散を行って、P型チャネル領域93(第1メサ領域4 1)の表面層にN⁺型ソース領域81とP⁺型ソース領域82を形成するとともに、N型ド レイン領域94(第2メサ領域42)の表面層にN⁺型ドレイン領域83を形成する。続 いて、基板全体に層間絶縁膜30を堆積し、CMP(Chemical Mechani cal Polishing:化学機械研磨)などにより層間絶縁膜30を平坦化する(図29)。

【0079】

最後に、層間絶縁膜30にコンタクトホールを開口し、N⁺型ソース領域81とP⁺型ソ ース領域82に電気的に接続するソース電極85を形成するとともに、N⁺型ドレイン領 域83に電気的に接続するドレイン電極86を形成する。これによって、図20に示す半 導体装置が完成する。

30

50

10

20

【0080】

なお、図3および図21~図24の工程に代えて、図30~図33の工程を行ってもよ い。まず、P型半導体基板21の表面層にN型ウェル領域22を形成する。そして、基板 表面にバッファ酸化膜109を形成する。続いて、第2メサ領域となる領域上に、マスク 110を被せ、第1メサ領域となる領域にP型不純物として例えばボロン(B₁₁)をイオ ン注入する(図30)。なお、図29の工程の前に図30の工程を行ってもよい。 【0081】

次いで、第1メサ領域となる領域上に、マスク111を被せ、第2メサ領域となる領域 ⁴⁰ にN型不純物として例えばリン(P₃₁)をイオン注入する(図31)。バッファ酸化膜1 09およびマスク111を除去した後、基板表面に例えば酸化膜からなるマスク112を 形成し、トレンチエッチングを行って、N型ウェル領域22の表面層にトレンチ24を形 成する。続いて、バッファ酸化を行って、トレンチ24の内部にバッファ酸化膜113を 形成する。そして、トレンチ24の底面にN型不純物として例えばリン(P₃₁)をイオン 注入する(図32)。

【0082】

次いで、熱拡散を行って、第1メサ領域41内の表面層、第2メサ領域42内の表面層 およびトレンチ24の底部にそれぞれP型チャネル領域93、N型ドレイン領域94およ び拡張Nドレイン領域25を形成する。バッファ酸化膜113を除去した後、トレンチ2 4の内部にゲート酸化膜76およびフィールド酸化膜77となる酸化膜を形成し、さらに その内側にゲート電極78とフィールド電極79を形成する(図33)。そして、図示省 略するが、マスク112を除去し、シャドウ酸化を行って、シャドウ酸化膜を形成した後 、図25の工程へ進む。

【 0 0 8 3 】

また、図25の工程に代えて、図34の工程を行ってもよい。すなわち、図24の工程 に続いて、第2メサ領域42の上に、マスク114を被せ、ゲート電極78とフィールド 電極79をマスクとしてトレンチ24の底面およびP型チャネル領域93の表面層にP型 不純物として例えばボロン(B₁₁)をイオン注入する(図34)。そして、マスク114 を除去し、図26の工程へ進む。

【0084】

図34の工程を行う場合には、P型チャネル領域93の濃度は、図21と図34の両工 程におけるP型不純物のイオン注入量によって制御される。図34の工程を行うことによ って、微細化したときにマスクずれの精度を懸念することなく、イオン注入を行うことが できるので、製造プロセスが簡便となる。

【0085】

さらに、図25の工程に代えて、図35と図36の工程を行ってもよいし、図34の工 程に代えて、図37と図38の工程を行ってもよい。つまり、図25または図34の工程 では、P型不純物のイオン注入角度は、鉛直方向(0度)である。それに対して、図35 と図36の工程、または図37と図38の工程では、斜めイオン注入法を適用しており、 P型不純物のイオン注入角度が鉛直方向から傾いている。

20

10

[0086]

この斜めイオン注入法においては、実施の形態1と同様に、 = ± 1 (ただし、 1 > 0)でイオン注入を行う。その際、 1が、次の(2)式を満たすようにする。ただし、 L_{FG}は、ゲート電極78とフィールド電極79との間隔である。

 $0 < tan_{1} L_{FG} / (2 \cdot D_{t}) \cdot \cdot (2)$

【0087】

そして、図35または図37に示す正方向と、図36または図38に示す負方向とで対称にイオン注入を行うのが好ましい。このようにすれば、どのトレンチストライプ断面をとってもP型フローティング領域45のプロファイルが同じになるので、デバイス特性のばらつきが小さくなるからである。実施の形態2によれば、実施の形態1と同様の効果が得られる。

30

40

【0088】

実施の形態3.

図39は、本発明の実施の形態3にかかる半導体装置の構成を示す断面図である。図3 9に示すように、実施の形態3の半導体装置は、図1に示す実施の形態1の半導体装置に おいて、P型フローティング領域45を複数、例えば2つのP型フローティング領域46 ,47に分割し、トレンチ24の底部の中央部にP型フローティング領域がないようにし たものである。これらP型フローティング領域46,47は、P型の第1チャネル領域4 3およびP型の第2チャネル領域44の両方から離れている。

【0089】

また、一方のP型フローティング領域46は、素子の上方から見て、第1ゲート電極2 8と層間絶縁膜30の界面が拡張Nドレイン領域25と重なるオーバーラップ部分に、さらに重なるように形成されている。他方のP型フローティング領域47は、素子の上方から見て、第2ゲート電極29と層間絶縁膜30の界面が拡張Nドレイン領域25と重なる オーバーラップ部分に、さらに重なるように形成されている。その他の構成については、 実施の形態1と同様であるので、詳細な説明を省略する。

[0090]

実施の形態3では、実施の形態1と同様に、オーバーラップ部分の電界緩和によってオン電流が安定し、信頼性が向上するのに加えて、実施の形態1よりもオン抵抗を低くする 50

(22)

10

40

ことができる。その理由は、次の通りである。実施の形態1では、図40に示すように、 P型フローティング領域45が、トレンチ24の底面と拡張Nドレイン領域25の界面の ほぼ全面を被っているため、オン電流は拡張Nドレイン領域25の高抵抗バルク領域(図 中、R1で示す部分)を流れることになる。

[0091]

それに対して、実施の形態3では、図41に示すように、P型フローティング領域46 ,47が分割されているので、拡張Nドレイン領域25の一部がトレンチ24の底面に接 する。このため、拡張Nドレイン領域25の抵抗成分として、高抵抗バルク領域の抵抗R 1に並列な抵抗成分R2が生じることになり、拡張Nドレイン領域25のドリフト抵抗が R1よりも低くなる。従って、実施の形態3の方が、実施の形態1よりもオン抵抗が低く なる。

[0092]

次に、図39に示す半導体装置の製造プロセスについて図42~図44を参照しながら 説明する。図42~図44は、工程順に製造段階の半導体装置の要部を示す縦断面図であ る。まず、実施の形態1と同様に、図3~図6の工程を行う。次いで、第1メサ領域41 と第2メサ領域42の上にマスク56を被せ、第1ゲート電極28と第2ゲート電極29 をマスクとしてトレンチ24の底面にのみP型不純物として例えばボロン(B₁₁)を斜め イオン注入する(図42、図43)。

【0093】

次いで、マスク56を除去した後、熱拡散を行って、拡張Nドレイン領域25内のトレ ²⁰ ンチ24の底部にP型フローティング領域46,47を形成する(図44)。これ以降は 、実施の形態1と同様に、図9~図11の工程を行い、第1ソース電極35と第2ソース 電極36を形成する。

【0094】

図42および図43の斜めイオン注入工程では、 = ± ₁(ただし、 ₁>0)でイオ ン注入を行う。その際、 ₁が、次の(3)式を満たすようにする。なお、マスク56の 厚みはシャドウ効果に寄与しないものとする。

 $L_{GG} / (2 \cdot D_t) < tan_1 L_{GG} / D_t \cdot \cdot \cdot (3)$

【0095】

(3) 式を満たす必要があるのは以下の理由による。 t a n ₁ L_{GG} / (2・D_t)と ³⁰ なる ₁で斜めイオン注入を行うと、図16および図17のようになり、2つのP型フロ ーティング領域46,47がトレンチ24の底面でつながってしまうからである。また、 t a n ₁ > L_{GG} / D_tとなる ₁で斜めイオン注入を行うと、シャドウ効果によりトレン チ24の底面にP型不純物が到達しないため、P型フローティング領域46,47を形成 することができないからである。

【0096】

実施の形態3によれば、実施の形態1と同様の効果が得られる。また、シャドウ効果を 利用してP型フローティング領域46,47を形成することができるので、P型フローテ ィング領域46,47を分けて形成するためにトレンチ24の底面にマスクを形成する必 要がない。従って、製造プロセスが簡便となる。なお、拡張Nドレイン領域25の内部に P型フローティング領域を3個以上形成してもよい。

実施の形態4.

図45は、本発明の実施の形態4にかかる半導体装置の構成を示す断面図である。図4 5に示すように、実施の形態4の半導体装置は、図20に示す実施の形態2の半導体装置 において、実施の形態3と同様に、P型フローティング領域45を複数、例えば2つのP 型フローティング領域46,47に分割し、トレンチ24の底部の中央部にP型フローティング領域がないようにしたものである。

【0098】

一方の P 型フローティング領域 4 6 は、素子の上方から見て、ゲート電極 7 8 と層間絶 50

縁膜30の界面が拡張Nドレイン領域25と重なるオーバーラップ部分に、さらに重なる ように形成されている。他方のP型フローティング領域47は、素子の上方から見て、フ ィールド電極79と層間絶縁膜30の界面が拡張Nドレイン領域25と重なるオーバーラ ップ部分に、さらに重なるように形成されている。

【0099】

その他の構成については、実施の形態2と同様であるので、詳細な説明を省略する。実施の形態4では、実施の形態2よりもオン抵抗を低くすることができる。その理由は、実施の形態3で説明した通りである。

[0100]

次に、図45に示す半導体装置の製造プロセスについて図46~図48を参照しながら ¹⁰ 説明する。図46~図48は、工程順に製造段階の半導体装置の要部を示す縦断面図であ る。まず、実施の形態2と同様に、図3および図21~図24の工程を行う。次いで、第 1メサ領域41と第2メサ領域42の上にマスク106を被せ、ゲート電極78とフィー ルド電極79をマスクとしてトレンチ24の底面にのみP型不純物として例えばボロン(B₁₁)を斜めイオン注入する(図46、図47)。

[0101]

次いで、マスク106を除去した後、熱拡散を行って、拡張Nドレイン領域25内のトレンチ24の底部にP型フローティング領域46,47を形成する(図48)。これ以降は、実施の形態2と同様に、図27~図29の工程を行い、ソース電極85とドレイン電極86を形成する。

[0102]

図46および図47の斜めイオン注入工程では、 = ± 1 (ただし、 1 > 0)でイオン注入を行う。その際、 1 が、次の(4)式を満たすようにする。(4)式を満たす必要がある理由は、実施の形態3で説明した通りである。なお、マスク106の厚みはシャドウ効果に寄与しないものとする。

 $L_{FG}/(2 \cdot D_t) < tan_1 L_{FG}/D_t \cdot \cdot \cdot (4)$

【0103】

実施の形態4によれば、実施の形態2と同様の効果が得られる。また、実施の形態3と 同様に、シャドウ効果を利用してP型フローティング領域46,47を形成するので、製 造プロセスが簡便となる。なお、拡張Nドレイン領域25の内部にP型フローティング領 域を3個以上形成してもよい。

【0104】

実施の形態5.

実施の形態5は、図1に示す実施の形態1の半導体装置の別の製造方法である。実施の 形態5の製造プロセスについて図49および図50を参照しながら説明する。図49およ び図50は、工程順に製造段階の半導体装置の要部を示す縦断面図である。 【0105】

まず、実施の形態1と同様に、図12~図14の工程を行う。次いで、第1メサ領域4 1と第2メサ領域42の上にマスク60を被せたまま、第1ゲート電極28と第2ゲート 電極29をマスクとしてトレンチ24の底面にのみP型不純物として例えばボロン(B₁₁)をイオン注入する(図49)。次いで、熱拡散を行って、拡張Nドレイン領域25内の トレンチ24の底部にP型フローティング領域45を形成する(図50)。これ以降は、 実施の形態1と同様に、図9~図11の工程を行い、第1ソース電極35と第2ソース電 極36を形成する。図示省略するが、図9の工程へ進む前にマスク60を除去し、シャド ウ酸化を行って、シャドウ酸化膜を形成する。

[0106]

なお、図49の工程では、P型不純物のイオン注入角度は、鉛直方向(0度)であるが 、斜めイオン注入法を適用してもよい。この斜めイオン注入法においては、 = ± 1(ただし、 1>0)でイオン注入を行う。その際、次の(5)式または(6)式を満たす ようにする。ただし、T1は、マスク60の厚さであり、T2は、第1ゲート酸化膜26と

30

20

第1ゲート電極28、または第2ゲート酸化膜27と第2ゲート電極29の厚さの和であ る。 [0107] T_1 ($D_1 \cdot T_2$) / L_{GG} のとき、 $0 < tan_{1} L_{GG} / (2 \cdot D_{t}) \cdot \cdot \cdot (5)$ $T_{1} > (D_{t} \cdot T_{2}) / L_{GG}$ のとき、 $(2 \cdot T_2 + L_{GG}) / \{2 \cdot (T_1 + D_1)\} \cdot \cdot \cdot (6)$ 0 < t a n 実施の形態5によれば、実施の形態1と同様の効果が得られる。また、マスク60を残 したまま P型フローティング領域 4.5 を形成するためのイオン注入を行うことによって、 図7のようにイオン注入を行う前にマスク56を形成する必要がないので、製造プロセス が簡便となる。 [0109]実施の形態6. 実施の形態6は、図20に示す実施の形態2の半導体装置の別の製造方法である。実施 の形態6の製造プロセスについて図51および図52を参照しながら説明する。図51お よび図52は、工程順に製造段階の半導体装置の要部を示す縦断面図である。 [0110]

(25)

まず、実施の形態2と同様に、図30~図33の工程を行う。次いで、第1メサ領域4 1と第2メサ領域42の上にマスク112を被せたまま、ゲート電極78とフィールド電 極79をマスクとしてトレンチ24の底面にのみP型不純物として例えばボロン(B₁₁) をイオン注入する(図51)。次いで、熱拡散を行って、拡張Nドレイン領域25内のト レンチ24の底部にP型フローティング領域45を形成する(図52)。これ以降は、実 施の形態2と同様に、図27~図29の工程を行い、ソース電極85とドレイン電極86 を形成する。図示省略するが、図27の工程へ進む前にマスク112を除去し、シャドウ 酸化を行って、シャドウ酸化膜を形成する。

【 0 1 1 1 】

なお、図51の工程では、P型不純物のイオン注入角度は、鉛直方向(0度)であるが 30 、斜めイオン注入法を適用してもよい。この斜めイオン注入法においては、 = ± 1(ただし、 1>0)でイオン注入を行う。その際、次の(7)式または(8)式を満たす ようにする。ただし、T1は、マスク112の厚さであり、T2は、ゲート酸化膜76とゲ ート電極78、またはフィールド酸化膜77とフィールド電極79の厚さの和である。

【0112】 $T_1 (D_t \cdot T_2) / L_{FG}$ のとき、 0 < t a n $L_{FG} / (2 \cdot D_t) \cdot \cdot (7)$ $T_1 > (D_t \cdot T_2) / L_{FG}$ のとき、 0 < t a n $(2 \cdot T_2 + L_{FG}) / \{2 \cdot (T_1 + D_t)\} \cdot (8)$ 【0113】

実施の形態6によれば、実施の形態2と同様の効果が得られる。また、マスク112を 残したままP型フローティング領域45を形成するためのイオン注入を行うことによって 、図25のようにイオン注入を行う前にマスク106を形成する必要がないので、製造プ ロセスが簡便となる。

【0114】

実施の形態7.

実施の形態7は、図39に示す実施の形態3の半導体装置の別の製造方法である。実施の形態7の製造プロセスについて図53~図55を参照しながら説明する。図53~図5 50

20

40

5 は、 上
【 ∪ Ⅰ Ⅰ 5 】 まず 宝施の形能1またけ5と同样に 図12~図14の工程を行う 次いで 第1メ
2ゲート電極29をマスクとしてトレンチ24の底面にのみP型不純物として例えばボロ
ン(B」)を斜めイオン注入する(図53、図54)。次いで、熱拡散を行って、拡張N
ドレイン領域25内のトレンチ24の底部にP型フローティング領域46,47を形成す
る(図55)。これ以降は、実施の形態1と同様に、図9~図11の工程を行い、第1ソ
ース電極35と第2ソース電極36を形成する。図示省略するが、図9の工程へ進む前に
マスク60を除去し、シャドウ酸化を行って、シャドウ酸化膜を形成する。
【 O 1 1 6 】
図 5 3 および図 5 4 の斜めイオン注入工程では、 = _ 1(ただし、 _1 > 0)でイオ
ン注入を行う。その際、次の(9)式または(10)式を満たすようにする。ただし、T
₁ は、マスク60の厚さであり、T ₂ は、第1ゲート酸化膜26と第1ゲート電極28、ま
たは第2ゲート酸化膜27と第2ゲート電極29の厚さの和である。
Ι ₁ (D _t ・I ₂)/L _{GG} のとき、
$L_{GG} / (2 \cdot D_t) < tan_1 L_{GG} / D_t \cdot \cdot \cdot (9)$
$T_1 > (D_t \cdot T_2) / L_{GG}$
のとき、
$(2 \cdot T_2 + L_{GG}) / \{2 \cdot (T_1 + D_t)\} < tan_1 (2 \cdot T_2 + L_{GG}) / (T_1 + D_t)$
t) · · · (10)
くる、半は、フラムとのの原ナエ が茶く、フラムとるが、、じち執用に実たしたい場
(9)式は、マスク60の厚さT ₁ が薄く、マスク60がシャドウ効果に寄与しない場合に対応している。
(9)式は、マスク60の厚さT₁が薄く、マスク60がシャドウ効果に寄与しない場合に対応している。一方、(10)式は、マスク60の厚さT₁が厚く、マスク60がシ キドウ効果に客ちする場合に対応している
 (9)式は、マスク60の厚さT₁が薄く、マスク60がシャドウ効果に寄与しない場合に対応している。 一方、(10)式は、マスク60の厚さT₁が厚く、マスク60がシャドウ効果に寄与する場合に対応している。 【0119】
(9)式は、マスク60の厚さT₁が薄く、マスク60がシャドウ効果に寄与しない場合に対応している。一方、(10)式は、マスク60の厚さT₁が厚く、マスク60がシャドウ効果に寄与する場合に対応している。 【0119】 実施の形態7によれば、実施の形態3と同様の効果が得られる、また、マスク60を残
 (9)式は、マスク60の厚さT₁が薄く、マスク60がシャドウ効果に寄与しない場合に対応している。一方、(10)式は、マスク60の厚さT₁が厚く、マスク60がシャドウ効果に寄与する場合に対応している。 【0119】 実施の形態7によれば、実施の形態3と同様の効果が得られる。また、マスク60を残したままP型フローティング領域46,47を形成するためのイオン注入を行うことによ
 (9)式は、マスク60の厚さT₁が薄く、マスク60がシャドウ効果に寄与しない場合に対応している。一方、(10)式は、マスク60の厚さT₁が厚く、マスク60がシャドウ効果に寄与する場合に対応している。 【0119】 実施の形態7によれば、実施の形態3と同様の効果が得られる。また、マスク60を残したままP型フローティング領域46,47を形成するためのイオン注入を行うことによって、図42のようにイオン注入を行う前にマスク56を形成する必要がないので、製造
 (9)式は、マスク60の厚さT₁が薄く、マスク60がシャドウ効果に寄与しない場合に対応している。一方、(10)式は、マスク60の厚さT₁が厚く、マスク60がシャドウ効果に寄与する場合に対応している。 【0119】 実施の形態7によれば、実施の形態3と同様の効果が得られる。また、マスク60を残したままP型フローティング領域46,47を形成するためのイオン注入を行うことによって、図42のようにイオン注入を行う前にマスク56を形成する必要がないので、製造プロセスが簡便となる。なお、拡張Nドレイン領域25の内部にP型フローティング領域
 (9)式は、マスク60の厚さT₁が薄く、マスク60がシャドウ効果に寄与しない場合に対応している。一方、(10)式は、マスク60の厚さT₁が厚く、マスク60がシャドウ効果に寄与する場合に対応している。 【0119】 実施の形態7によれば、実施の形態3と同様の効果が得られる。また、マスク60を残したままP型フローティング領域46,47を形成するためのイオン注入を行うことによって、図42のようにイオン注入を行う前にマスク56を形成する必要がないので、製造プロセスが簡便となる。なお、拡張Nドレイン領域25の内部にP型フローティング領域を3個以上形成してもよい。
 (9)式は、マスク60の厚さT₁が薄く、マスク60がシャドウ効果に寄与しない場合に対応している。一方、(10)式は、マスク60の厚さT₁が厚く、マスク60がシャドウ効果に寄与する場合に対応している。 【0119】 実施の形態7によれば、実施の形態3と同様の効果が得られる。また、マスク60を残したままP型フローティング領域46,47を形成するためのイオン注入を行うことによって、図42のようにイオン注入を行う前にマスク56を形成する必要がないので、製造プロセスが簡便となる。なお、拡張Nドレイン領域25の内部にP型フローティング領域を3個以上形成してもよい。 【0120】
 (9)式は、マスク60の厚さT₁が薄く、マスク60がシャドウ効果に寄与しない場合に対応している。一方、(10)式は、マスク60の厚さT₁が厚く、マスク60がシャドウ効果に寄与する場合に対応している。 【0119】 実施の形態7によれば、実施の形態3と同様の効果が得られる。また、マスク60を残したままP型フローティング領域46,47を形成するためのイオン注入を行うことによって、図42のようにイオン注入を行う前にマスク56を形成する必要がないので、製造プロセスが簡便となる。なお、拡張Nドレイン領域25の内部にP型フローティング領域を3個以上形成してもよい。 【0120】 実施の形態8.
 (9)式は、マスク60の厚さT₁が薄く、マスク60がシャドウ効果に寄与しない場合に対応している。一方、(10)式は、マスク60の厚さT₁が厚く、マスク60がシャドウ効果に寄与する場合に対応している。 【0119】 実施の形態7によれば、実施の形態3と同様の効果が得られる。また、マスク60を残したままP型フローティング領域46,47を形成するためのイオン注入を行うことによって、図42のようにイオン注入を行う前にマスク56を形成する必要がないので、製造プロセスが簡便となる。なお、拡張Nドレイン領域25の内部にP型フローティング領域を3個以上形成してもよい。 【0120】 実施の形態8. 実施の形態8は、図45に示す実施の形態4の半導体装置の別の製造方法である。実施
 (9)式は、マスク60の厚さT₁が薄く、マスク60がシャドウ効果に寄与しない場合に対応している。一方、(10)式は、マスク60の厚さT₁が厚く、マスク60がシャドウ効果に寄与する場合に対応している。 【0119】 実施の形態7によれば、実施の形態3と同様の効果が得られる。また、マスク60を残したままP型フローティング領域46,47を形成するためのイオン注入を行うことによって、図42のようにイオン注入を行う前にマスク56を形成する必要がないので、製造プロセスが簡便となる。なお、拡張Nドレイン領域25の内部にP型フローティング領域を3個以上形成してもよい。 【0120】 実施の形態8. 実施の形態8は、図45に示す実施の形態4の半導体装置の別の製造方法である。実施の形態8の製造プロセスについて図56~図58を参照しながら説明する。図56~図5
 (9)式は、マスク60の厚さT₁が薄く、マスク60がシャドウ効果に寄与しない場合に対応している。一方、(10)式は、マスク60の厚さT₁が厚く、マスク60がシャドウ効果に寄与する場合に対応している。 【0119】 実施の形態7によれば、実施の形態3と同様の効果が得られる。また、マスク60を残したままP型フローティング領域46,47を形成するためのイオン注入を行うことによって、図42のようにイオン注入を行う前にマスク56を形成する必要がないので、製造プロセスが簡便となる。なお、拡張Nドレイン領域25の内部にP型フローティング領域を3個以上形成してもよい。 【0120】 実施の形態8. 実施の形態8は、図45に示す実施の形態4の半導体装置の別の製造方法である。実施の形態8の製造プロセスについて図56~図58を参照しながら説明する。図56~図58は、工程順に製造段階の半導体装置の要部を示す縦断面図である。
 (9)式は、マスク60の厚さT₁が薄く、マスク60がシャドウ効果に寄与しない場合に対応している。一方、(10)式は、マスク60の厚さT₁が厚く、マスク60がシャドウ効果に寄与する場合に対応している。 【0119】 実施の形態7によれば、実施の形態3と同様の効果が得られる。また、マスク60を残したままP型フローティング領域46,47を形成するためのイオン注入を行うことによって、図42のようにイオン注入を行う前にマスク56を形成する必要がないので、製造プロセスが簡便となる。なお、拡張Nドレイン領域25の内部にP型フローティング領域を3個以上形成してもよい。 【0120】 実施の形態8. 実施の形態8は、図45に示す実施の形態4の半導体装置の別の製造方法である。実施の形態8の製造プロセスについて図56~図58を参照しながら説明する。図56~図58は、工程順に製造段階の半導体装置の要部を示す縦断面図である。
 (9)式は、マスク60の厚さT₁が薄く、マスク60がシャドウ効果に寄与しない場合に対応している。一方、(10)式は、マスク60の厚さT₁が厚く、マスク60がシャドウ効果に寄与する場合に対応している。 【0119】 実施の形態7によれば、実施の形態3と同様の効果が得られる。また、マスク60を残したままP型フローティング領域46,47を形成するためのイオン注入を行うことによって、図42のようにイオン注入を行う前にマスク56を形成する必要がないので、製造プロセスが簡便となる。なお、拡張Nドレイン領域25の内部にP型フローティング領域を3個以上形成してもよい。 【0120】 実施の形態8. 実施の形態8は、図45に示す実施の形態4の半導体装置の別の製造方法である。実施の形態8の製造プロセスについて図56~図58を参照しながら説明する。図56~図58は、工程順に製造段階の半導体装置の要部を示す縦断面図である。 【0121】 まず、実施の形態2または6と同様に、図30~図33の工程を行う。次いで、第1メ
(9)式は、マスク60の厚さT ₁ が薄く、マスク60がシャドウ効果に寄与しない場 合に対応している。一方、(10)式は、マスク60の厚さT ₁ が厚く、マスク60がシ ャドウ効果に寄与する場合に対応している。 【0119】 実施の形態7によれば、実施の形態3と同様の効果が得られる。また、マスク60を残 したままP型フローティング領域46,47を形成するためのイオン注入を行うことによ って、図42のようにイオン注入を行う前にマスク56を形成する必要がないので、製造 プロセスが簡便となる。なお、拡張Nドレイン領域25の内部にP型フローティング領域 を3個以上形成してもよい。 【0120】 実施の形態8. 実施の形態8. 」実施の形態8. 」実施の形態8. 」を10121】 まが、実施の形態2または6と同様に、図30~図33の工程を行う。次いで、第1メ サ領域41と第2メサ領域420上にマスク112を被せたまま、ゲート電極78とフィ
(9)式は、マスク60の厚さT,が薄く、マスク60がシャドウ効果に寄与しない場合に対応している。一方、(10)式は、マスク60の厚さT,が厚く、マスク60がシャドウ効果に寄与する場合に対応している。 【0119】 実施の形態7によれば、実施の形態3と同様の効果が得られる。また、マスク60を残したままP型フローティング領域46,47を形成するためのイオン注入を行うことによって、図42のようにイオン注入を行う前にマスク56を形成する必要がないので、製造プロセスが簡便となる。なお、拡張Nドレイン領域25の内部にP型フローティング領域 を3個以上形成してもよい。 【0120】 実施の形態8. 実施の形態8. 実施の形態8. 」実施の形態8. 」ま施の形態8. 」ま施の形態2000~回56~回58を参照しながら説明する。回56~回580 8は、工程順に製造段階の半導体装置の要部を示す縦断面図である。 【0121】 まず、実施の形態2または6と同様に、図30~図33の工程を行う。次いで、第1メ サ領域41と第2メサ領域42の上にマスク112を被せたまま、ゲート電極78とフィ ールド電極79をマスクとしてトレンチ24の底面にのみP型不純物として例えばボロン
(9)式は、マスク60の厚さT ₁ が薄く、マスク60がシャドウ効果に寄与しない場 合に対応している。一方、(10)式は、マスク60の厚さT ₁ が厚く、マスク60がシ ャドウ効果に寄与する場合に対応している。 【0119】 実施の形態7によれば、実施の形態3と同様の効果が得られる。また、マスク60を残 したままP型フローティング領域46,47を形成するためのイオン注入を行うことによ って、図42のようにイオン注入を行う前にマスク56を形成する必要がないので、製造 プロセスが簡便となる。なお、拡張Nドレイン領域25の内部にP型フローティング領域 を3個以上形成してもよい。 【0120】 実施の形態8. 実施の形態84、図45に示す実施の形態4の半導体装置の別の製造方法である。実施 の形態80製造プロセスについて図56~図58を参照しながら説明する。図56~図5 8は、工程順に製造段階の半導体装置の要部を示す縦断面図である。 【0121】 まず、実施の形態2または6と同様に、図30~図33の工程を行う。次いで、第1メ サ領域41と第2メサ領域42の上にマスク112を被せたまま、ゲート電極78とフィ ールド電極79をマスクとしてトレンチ24の底面にのみP型不純物として例えばボロン (B ₁₁)を斜めイオン注入する(図56、図57)。次いで、熟拡散を行って、拡張Nド
(9)式は、マスク60の厚さT」が薄く、マスク60がシャドウ効果に寄与しない場 合に対応している。一方、(10)式は、マスク60の厚さT」が厚く、マスク60がシ ャドウ効果に寄与する場合に対応している。 【0119】 実施の形態7によれば、実施の形態3と同様の効果が得られる。また、マスク60を残 したままP型フローティング領域46,47を形成するためのイオン注入を行うことによ って、図42のようにイオン注入を行う前にマスク56を形成する必要がないので、製造 プロセスが簡便となる。なお、拡張Nドレイン領域25の内部にP型フローティング領域 を3個以上形成してもよい。 【0120】 実施の形態8. 実施の形態88. 実施の形態88は、図45に示す実施の形態4の半導体装置の別の製造方法である。実施 の形態8の製造プロセスについて図56~図58を参照しながら説明する。図56~図5 8は、工程順に製造段階の半導体装置の要部を示す縦断面図である。 【0121】 まず、実施の形態2または6と同様に、図30~図33の工程を行う。次いで、第1メ サ領域41と第2メサ領域42の上にマスク112を被せたまま、ゲート電極78をフィ ールド電極79をマスクとしてトレンチ24の底面にのみP型不純物として例えばボロン (B11)を斜めイオン注入する(図56、図57)。次いで、熱拡散を行って、拡張Nド レイン領域25内のトレンチ24の底部にP型フローティング領域46,47を形成する
(9)式は、マスク60の厚さT₁が薄く、マスク60がシャドウ効果に寄与しない場 合に対応している。一方、(10)式は、マスク60の厚さT₁が厚く、マスク60がシ ャドウ効果に寄与する場合に対応している。 【0119】 実施の形態7によれば、実施の形態3と同様の効果が得られる。また、マスク60を残 したままP型フローティング領域46,47を形成するためのイオン注入を行うことによ って、図42のようにイオン注入を行う前にマスク56を形成する必要がないので、製造 プロセスが簡便となる。なお、拡張Nドレイン領域25の内部にP型フローティング領域 を3個以上形成してもよい。 【0120】 実施の形態8. 実施の形態8は、図45に示す実施の形態4の半導体装置の別の製造方法である。実施 の形態8の製造プロセスについて図56~図58を参照しながら説明する。図56~図5 8は、工程順に製造段階の半導体装置の要部を示す縦断面図である。 【0121】 まず、実施の形態2または6と同様に、図30~図33の工程を行う。次いで、第1メ サ領域41と第2メサ領域42の上にマスク112を被せたまま、ゲート電極78とフィ ールド電極79をマスクとしてトレンチ24の底面にのみP型不純物として例えばボロン (B₁1)を斜めイオン注入する(図56、図57)。次いで、熱拡散を行って、拡張Nド レイン領域25内のトレンチ24の底部にP型フローティング領域46,47を形成する (図58)。これ以降は、実施の形態2と同様に、図27~図29の工程を行い、ソース
(9)式は、マスク60の厚さT₁が薄く、マスク60がシャドウ効果に寄与しない場 合に対応している。一方、(10)式は、マスク60の厚さT₁が厚く、マスク60がシ ャドウ効果に寄与する場合に対応している。 【0119】 実施の形態7によれば、実施の形態3と同様の効果が得られる。また、マスク60を残 したままP型フローティング領域46,47を形成するためのイオン注入を行うことによ って、図42のようにイオン注入を行う前にマスク56を形成する必要がないので、製造 プロセスが簡便となる。なお、拡張Nドレイン領域25の内部にP型フローティング領域 を3個以上形成してもよい。 【0120】 実施の形態8は、図45に示す実施の形態4の半導体装置の別の製造方法である。実施 の形態8の製造プロセスについて図56~図58を参照しながら説明する。図56~図5 8は、工程順に製造段階の半導体装置の要部を示す縦断面図である。 【0121】 まず、実施の形態2または6と同様に、図30~図33の工程を行う。次いで、第1メ サ領域41と第2メサ領域42の上にマスク112を被せたまま、ゲート電極78とフィ ールド電極79をマスクとしてトレンチ24の底面にのみP型不純物として例えばボロン (B₁1)を斜めイオン注入する(図56、図57)。次いで、熟拡散を行って、拡張Nド レイン領域25内のトレンチ24の底部にP型フローティング領域46,47を形成する (図58)。これ以降は、実施の形態2と同様に、図27~図29の工程を行い、ソース 電極85とドレイン2電極86を形成する。図示省略するが、図27の工程へ進む前にマス ク112を除たしくか
(9)式は、マスクら0の厚さT ₁ が薄く、マスクら0がシャドウ効果に寄与しない場 合に対応している。一方、(10)式は、マスクら0の厚さT ₁ が厚く、マスクら0がシ ャドウ効果に寄与する場合に対応している。 【0119】 実施の形態7によれば、実施の形態3と同様の効果が得られる。また、マスク60を残 したままP型フローティング領域46,47を形成するためのイオン注入を行うことによ って、図42のようにイオン注入を行う前にマスク56を形成する必要がないので、製造 プロセスが簡便となる。なお、拡張Nドレイン領域25の内部にP型フローティング領域 を3個以上形成してもよい。 【0120】 実施の形態8. 【0120】 実施の形態8. (0120】 実施の形態8. (0121】 まず、実施の形態2または6と同様に、図30~図33の工程を行う。次いで、第1メ サ領域41と第2メサ領域42の上にマスク112を被せたまま、ゲート電極78とフィ ールド電極79をマスクとしてトレンチ24の底面にのみP型不純物として例えばボロン (B ₁₁)を斜めイオン注入する(図56、図57)。次いで、熟拡散を行って、拡張Nド レイン領域25内のトレンチ24の底部にP型フローティング領域46,47を形成する (図58)。これ以降は、実施の形態2と同様に、図27~図29の工程を行い、ソース 電極85とドレイン電極86を形成する。図示省略するが、図27の工程へ進む前にマス ク112を除去し、シャドウ酸化を行って、シャドウ酸化膜を形成する。

(26)

図56および図57の斜めイオン注入工程では、 = ± 1 (ただし、 1 > 0)でイオン注入を行う。その際、次の(11)式または(12)式を満たすようにする。ただし、 50

10

20

30

(27) JP 4899425 B2 2012.3.21 T₁は、マスク112の厚さであり、T₂は、ゲート酸化膜76とゲート電極78、または フィールド酸化膜77とフィールド電極79の厚さの和である。 [0123] T_1 ($D_1 \cdot T_2$) / L_{FG} のとき、 $L_{FG} / (2 \cdot D_t) < tan_1 L_{FG} / D_t \cdot \cdot \cdot (11)$ $T_{1} > (D_{t} \cdot T_{2}) / L_{FG}$ のとき、 $(2 \cdot T_2 + L_{FG}) / \{2 \cdot (T_1 + D_1)\} < tan_1 (2 \cdot T_2 + L_{FG}) / (T_1 + D_1)$ (12)[0124] (11)式は、マスク112の厚さT₁が薄く、マスク112がシャドウ効果に寄与し ない場合に対応している。一方、(12)式は、マスク112の厚さT₁が厚く、マスク 112がシャドウ効果に寄与する場合に対応している。 [0125]実施の形態8によれば、実施の形態4と同様の効果が得られる。また、マスク112を 残したままP型フローティング領域46,47を形成するためのイオン注入を行うことに よって、図46のようにイオン注入を行う前にマスク106を形成する必要がないので、 製造プロセスが簡便となる。なお、拡張Nドレイン領域25の内部にP型フローティング 領域を3個以上形成してもよい。 [0126]以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、 実施の形態1~8において、ウェル領域22の導電性をP型にしてもよい。その場合、実 施の形態1、3、5または7においては、半導体基板21の導電性をN型にするのが望ま しい。その理由は、半導体基板21とウェル領域22がともにP型であると、P型の第1 チャネル領域43および第2チャネル領域44とP型半導体基板21とが同電位となるた め、第1ソース電極35と第2ソース電極36が同電位となり、双方向のMOSFETと して機能しなくなるからである。ただし、第1メサ領域41を挟む2つの拡張Nドレイン 領域25が電気的に接続されるような構成であれば、半導体基板21の導電性がP型であ ってもよい。 [0127] また、実施の形態1~8において、半導体基板21の導電性は、P型、N型のいずれで もよい。さらに、実施の形態1~8において、すべての半導体の導電性を反転させてもよ ۱۱. 【産業上の利用可能性】 [0128]以上のように、本発明にかかる半導体装置およびその製造方法は、高耐圧で大電流を制 御する集積回路に適する低オン抵抗のパワーMOSFETに有用であり、特に、スイッチ ング電源用IC、自動車パワー系駆動用IC、フラットパネルディスプレイ駆動用ICな どに集積されるパワーMOSFETに適している。 【図面の簡単な説明】 [0129]【図1】本発明の実施の形態1にかかる半導体装置の構成を示す断面図である。 【図2】図1に示す半導体装置の電界分布を説明する断面図である。

【図3】本発明の実施の形態1にかかる半導体装置の製造段階における要部を示す縦断面 図である。

【図4】本発明の実施の形態1にかかる半導体装置の製造段階における要部を示す縦断面 図である。

【図5】本発明の実施の形態1にかかる半導体装置の製造段階における要部を示す縦断面 図である。 20

10

30

40

【図6】本発明の実施の形態1にかかる半導体装置の製造段階における要部を示す縦断面 図である。 【図7】本発明の実施の形態1にかかる半導体装置の製造段階における要部を示す縦断面 図である。 【図8】本発明の実施の形態1にかかる半導体装置の製造段階における要部を示す縦断面 図である。 【図9】本発明の実施の形態1にかかる半導体装置の製造段階における要部を示す縦断面 図である。 【図10】本発明の実施の形態1にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図11】本発明の実施の形態1にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図12】本発明の実施の形態1にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図13】本発明の実施の形態1にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図14】本発明の実施の形態1にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図15】本発明の実施の形態1にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図16】本発明の実施の形態1にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図17】本発明の実施の形態1にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図18】本発明の実施の形態1にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図19】本発明の実施の形態1にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図20】本発明の実施の形態2にかかる半導体装置の構成を示す断面図である。 【図21】本発明の実施の形態2にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図22】本発明の実施の形態2にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図23】本発明の実施の形態2にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図24】本発明の実施の形態2にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図25】本発明の実施の形態2にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図26】本発明の実施の形態2にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図27】本発明の実施の形態2にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図28】本発明の実施の形態2にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図29】本発明の実施の形態2にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図30】本発明の実施の形態2にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図31】本発明の実施の形態2にかかる半導体装置の製造段階における要部を示す縦断

10

20

30

40

面図である。

【図32】本発明の実施の形態2にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図33】本発明の実施の形態2にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図34】本発明の実施の形態2にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図35】本発明の実施の形態2にかかる半導体装置の製造段階における要部を示す縦断 面図である。 10 【図36】本発明の実施の形態2にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図37】本発明の実施の形態2にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図38】本発明の実施の形態2にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図39】本発明の実施の形態3にかかる半導体装置の構成を示す断面図である。 【図40】図1に示す半導体装置のドリフト抵抗を説明する断面図である。 【図41】図39に示す半導体装置のドリフト抵抗を説明する断面図である。 【図42】本発明の実施の形態3にかかる半導体装置の製造段階における要部を示す縦断 20 面図である。 【図43】本発明の実施の形態3にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図44】本発明の実施の形態3にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図45】本発明の実施の形態4にかかる半導体装置の構成を示す断面図である。 【図46】本発明の実施の形態4にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図47】本発明の実施の形態4にかかる半導体装置の製造段階における要部を示す縦断 面図である。 30 【図48】本発明の実施の形態4にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図49】本発明の実施の形態5にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図50】本発明の実施の形態5にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図51】本発明の実施の形態6にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図52】本発明の実施の形態6にかかる半導体装置の製造段階における要部を示す縦断 面図である。 40 【図53】本発明の実施の形態7にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図54】本発明の実施の形態7にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図55】本発明の実施の形態7にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図56】本発明の実施の形態8にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図57】本発明の実施の形態8にかかる半導体装置の製造段階における要部を示す縦断 面図である。 【図58】本発明の実施の形態8にかかる半導体装置の製造段階における要部を示す縦断 50 面図である。

【図59】従来のトレンチ構造を適用した横型パワー素子の一例を示す断面図である。 【図60】従来のトレンチ構造を適用した横型パワー素子の他の例を示す断面図である。 【図61】図59に示す横型パワー素子の電界分布を説明する断面図である。 【符号の説明】

- - 21 半導体基板 2.2 ウェル領域 24 トレンチ 25,83,94 ドレイン領域 26,27,76 ゲート絶縁膜 28,29,78 ゲート電極 30 層間絶縁膜 31,33,81 ソース領域 35,36,85 ソース電極 4 1 第 1 メサ領域 42 第2メサ領域 43,44,93 チャネル領域 45 フローティング領域 77 フィールド酸化膜 79 フィールド電極 86 ドレイン電極

【図1】



【図2】







【図4】





42

22 21













【図9】







【図11】 34 33 30 31 32



【図12】









【図15】 ⁶² в., ²⁹



【図16】



 $\left(\boxtimes 17 \right)$

【図18】

24

25 /



257

24



【図20】

22

2,1









【図26】



【図27】























【図34】



【図35】



【図36】





【図38】





【図40】



【図41】



【図42】



【図43】



【図44】





【図46】



【図47】



【図48】



【図49】



【図50】



【図51】



【図52】





【図54】



【図55】



【図56】







【図58】



【図59】







【図61】



フロントページの続き

(51) Int.CI.

F I H 0 1 L 29/78 6 5 2 D H 0 1 L 29/78 6 5 8 B

(72)発明者 ホンフェイ ルー 神奈川県横須賀市長坂二丁目2番1号 富士電機アドバンストテクノロジー株式会社内

審查官 松本 陶子

(56)参考文献 特開2004-274039(JP,A) 特開平06-097450(JP,A) 特開平11-284187(JP,A) 特開2002-141501(JP,A) 特開2002-353446(JP,A) 特開平10-098188(JP,A) 特開2003-179223(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 29/78 H01L 21/336