JP4756302B2 - Flying capacitor type assembled battery voltage detector - Google Patents

Flying capacitor type assembled battery voltage detector Download PDF

Info

Publication number
JP4756302B2
JP4756302B2 JP2001289148A JP2001289148A JP4756302B2 JP 4756302 B2 JP4756302 B2 JP 4756302B2 JP 2001289148 A JP2001289148 A JP 2001289148A JP 2001289148 A JP2001289148 A JP 2001289148A JP 4756302 B2 JP4756302 B2 JP 4756302B2
Authority
JP
Japan
Prior art keywords
voltage
flying capacitor
period
flying
assembled battery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001289148A
Other languages
Japanese (ja)
Other versions
JP2003014792A (en
Inventor
浩 藤田
徹也 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001289148A priority Critical patent/JP4756302B2/en
Publication of JP2003014792A publication Critical patent/JP2003014792A/en
Application granted granted Critical
Publication of JP4756302B2 publication Critical patent/JP4756302B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Landscapes

  • Electric Propulsion And Braking For Vehicles (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Tests Of Electric Status Of Batteries (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、フライングキャパシタ式組電池電圧検出装置に関し、特に車両用組電池に用いるフライングキャパシタ式組電池電圧検出装置に関する。
【０００２】
【従来の技術】
たとえばハイブリッド自動車や電気自動車、燃料電池車などでは、二次電池や燃料電池からなる組電池は互いに直列接続した多数の電池モジュールにより構成され、電池モジュールは所定数の単電池を直列接続して構成されている。
【０００３】
各電池モジュールの電位が高くかつそれぞれ異なるために、各電池モジュールの電圧計測は、各電池モジュールを出力側の差動電圧検出回路の基準電位から絶縁可能なフライングキャパシタ式組電池電圧検出装置が好適である。
【０００４】
【発明が解決しようとする課題】
しかしながら、各電池モジュールごとに電圧検出回路を装備することは装置の大規模化を招くとともに、各差動電圧検出回路間のオフセット誤差や電圧増幅率誤差も補償する必要があるため、マルチプレクサを用いて各電池モジュール電圧を時間順次にサンプリングして共通のフライングキャパシタに読み込むことによりフライングキャパシタや差動電圧検出回路の必要個数を低減したマルチプレクサ付きフライングキャパシタ式組電池電圧検出装置が好適な回路構成となる。
【０００５】
しかしながら、このマルチプレクサ付きフライングキャパシタ式組電池電圧検出装置によれば、全ての電池モジュール電圧を計測するのに必要な全計測時間は、各電池モジュールの電圧を差動電圧検出回路で検出する時間（モジュール電圧計測時間）の総和となる。このため、最初の電池モジュールの計測時点と、最後の電池モジュールの計測時点との間にかなるの時間が経過するため、この間に、充放電している組電池の状態が変化し、正確な組電池状態が計測できないという問題があった。
【０００６】
この問題は、フライングキャパシタのモジュール電圧読み込み、読み出し過程が本質的にコンデンサのＣＲ充放電過程であり、その検出精度を向上するには時間を掛ける必要があるという点により一層助長される。
【０００７】
本発明は、上記問題点に鑑みなされたものであり、回路構成の複雑化を抑止しつつ、組電池電圧の計測時間の短縮を実現可能なフライングキャパシタ式組電池電圧検出装置を提供することを、その目的としている。
【０００８】
【課題を解決するための手段】
本発明のフライングキャパシタ式組電池電圧検出装置は、３以上のフライングキャパシタと、互いに直列接続された多数の電池モジュールからなる組電池の各電極端子を所定の前記フライングキャパシタの両端に順次接続して前記各電池モジュールの電圧を前記各フライングキャパシタに順次印加するマルチプレクサと、一対の入力端子間の電位差を検出する差動電圧検出回路と、前記各フライングキャパシタの蓄電電圧を前記差動電圧検出回路の前記一対の入力端子間に順番に印加する出力側サンプリングスイッチとを備え、前記３以上のフライングキャパシタのうち一つの前記フライングキャパシタが前記差動増幅回路に蓄電電圧を読み出す電圧読み出し期間に設定され且つ他の一つの前記フライングキャパシタが前記電池モジュールから電圧を読み込む電圧読み込み期間に設定されている所定期間の少なくとも一部において、残りの前記フライングキャパシタが電圧読み出しも電圧読み込みもしていないアイドル期間に設定されることを特徴としている。
【０００９】
本構成によれば、回路構成の複雑化を抑止しつつ、組電池電圧の計測時間の短縮を実現することができる。フライングキャパシタの３つについて以下に説明する。この場合、ある一つの電池モジュールから第一のフライングキャパシタにモジュール電圧を読み込む電圧読み込み期間は、第二のフライングキャパシタから差動電圧検出回路に蓄電電圧を読み出す電圧読み出し期間と少なくとも一部オーバーラップし、第三のフライングキャパシタからから差動電圧検出回路に蓄電電圧を読み出す電圧読み出し期間と少なくとも一部オーバーラップしている。また、他の電池モジュールから第二のフライングキャパシタにモジュール電圧を読み込む電圧読み込み期間は、第一のフライングキャパシタから差動電圧検出回路に蓄電電圧を読み出す電圧読み出し期間と少なくとも一部オーバーラップし、第三のフライングキャパシタから差動電圧検出回路に蓄電電圧を読み出す電圧読み出し期間と少なくとも一部オーバーラップしている。
【００１０】
好適な態様において、フライングキャパシタの数は３であり、前記電圧読み出し期間と前記電圧読み込み期間とアイドル期間との長さの比は、２：５：２とすることができる。
【００１３】
好適な態様においてにおいて更に、前記差動電圧検出回路の前記一対の入力端間を短絡するリセットスイッチを有することを特徴としているので、フライングキャパシタの蓄電電圧を差動電圧検出回路に読み込んだ後、差動電圧検出回路の入力端寄生容量やフライングキャパシタの蓄電電荷の消去を高速化するので、電圧読み出し期間に含まれる上記蓄電電荷消去時間を短縮して、全体としての電圧読み出し期間を短縮することができる。
【００１４】
なお、本構成では、リセットスイッチは、出力側サンプリングスイッチをオフし、差動電圧検出回路が信号電圧を出力した後でオンされることができる他、差動電圧検出回路が信号電圧を出力した後で、出力側サンプリングスイッチをオンした状態でリセットスイッチをオンしてフライングキャパシタの蓄電電荷を消去することも可能である。
【００１５】
また、差動電圧検出回路の出力電圧はＡ／Ｄコンバータにより所定タイミングにてサンプリングされてＡ／Ｄ変換されることが好適であるが、このＡ／Ｄコンバータのサンプリングタイミングは出力側サンプリングスイッチのオン期間の後期に設定されてもよく、出力側サンプリングスイッチのオフ後に設定されてもよい。
【００１８】
好適な態様において更に、前記各フライングキャパシタの前記電圧読み込み期間は、それぞれ等しく設定され、かつ、それぞれ等しい時間だけずれており、前記各フライングキャパシタの前記電圧読み出し期間は、前記電圧読み込み期間の直後に設定され、かつ、次の前記フライングキャパシタの前記電圧読み出しの開始前に終了することを特徴としている。
【００１９】
本構成によれば、各フライングキャパシタに順次読み込まれた蓄電電圧を互いにオーバーラップすることなく、一つの差動増幅回路に順次読み込むことが可能となる。また、各サンプリングスイッチの駆動信号及び差動増幅回路の出力電圧をサンプリングするＡ／Ｄコンバーターのサンプリングスイッチを単純化なクロックパルス信号で駆動することができ。回路構成及びその駆動を簡素化し、サンプリングレートの向上が容易となる。
【００２０】
【発明の実施の形態】
以下、本発明のフライングキャパシタ式組電池電圧検出装置の好適な態様を以下の実施例により詳細に説明する。ただし、本発明は下記の実施例の構成に限定されるものではなく、置換可能な公知回路を用いて構成できることは当然である。
【００２１】
【実施例１】
本発明を適用する組電池の電圧検出装置の一実施例を図１に示す回路図を参照して説明する。
（回路構成）
組電池１は、２つの電池ブロックを構成している電池モジュールＶ１〜Ｖ１０を直列接続してなる。各電池モジュールＶ１〜Ｖ１０はそれぞれ等しい数の単電池を直列接続してなる。Ｒ１〜Ｒ１２は保護用の電流制限抵抗素子、２、３はマルチプレクサ、４、５はフライングキャパシタ、６〜９は出力側サンプリングスイッチ、１０はリセットスイッチ、１１は差動電圧検出回路、１２はＡ／Ｄコンバータである。
【００２２】
マルチプレクサ２は、互いに異なる電流制限抵抗素子Ｒ１〜Ｒ６を通じて高電位側の電池ブロックを構成する電池モジュールＶ１〜Ｖ５の各電極端子に個別に接続される合計６個のサンプリングスイッチ２１〜２６を有している。更に詳しく説明すると、フライングキャパシタ４の一端は、サンプリングスイッチ２１、２３、２５及び電流制限抵抗素子Ｒ１、Ｒ３、Ｒ５の各対を通じて電池モジュールＶ１、Ｖ３、Ｖ５の正極端子に接続され、フライングキャパシタ４の他端は、サンプリングスイッチ２２、２４、２６及び電流制限抵抗素子Ｒ２、Ｒ４、Ｒ６の各対を通じて電池モジュールＶ１、Ｖ３、Ｖ５の負極端子に接続されている。
【００２３】
マルチプレクサ３は、互いに異なる電流制限抵抗素子Ｒ７〜Ｒ１２を通じて低電位側の電池ブロックを構成する電池モジュールＶ６〜Ｖ１０の各電極端子に個別に接続される合計６個のサンプリングスイッチ３１〜３６を有している。更に詳しく説明すると、フライングキャパシタ５の一端は、サンプリングスイッチ３１、３３、３５及び電流制限抵抗素子Ｒ７、Ｒ９、Ｒ１１の各対を通じて電池モジュールＶ６、Ｖ８、Ｖ１０の正極端子に接続され、フライングキャパシタ５の他端は、サンプリングスイッチ３２、３４、３６及び電流制限抵抗素子Ｒ８、Ｒ１０、Ｒ１２の各対を通じて電池モジュールＶ６、Ｖ８、Ｖ１０の負極端子に接続されている。
【００２４】
出力側サンプリングスイッチ６、７は、フライングキャパシタ４の両端を差動電圧検出回路１１の一対の入力端に接続し、出力側サンプリングスイッチ８、９は、フライングキャパシタ５の両端を差動電圧検出回路１１の上記一対の入力端に接続している。
【００２５】
リセットスイッチ１０は、差動電圧検出回路１１の一対の入力端を短絡可能に接続され、差動電圧検出回路１１の出力電圧はＡ／Ｄコンバータ１２に所定のタイミングで読み込まれてデジタル信号に変換される。
【００２６】
（動作説明)
次に、この回路による電池モジュールＶ１〜Ｖ１０の電圧検出動作を以下に説明する。また、各サンプリングスイッチの動作タイミングを図２に示す。
【００２７】
最初の第一期間Ｔ１において、サンプリングスイッチ２１、２２、出力側サンプリングスイッチ８、９をオンするとともに、サンプリングスイッチ３５、３６、出力側サンプリングスイッチ６、７をオフし、電池モジュールＶ１をフライングキャパシタ４に読み込むとともに、フライングキャパシタ５の蓄電電圧を差動電圧検出回路１１に読み出す。この第一期間Ｔ１の後半において、リセットスイッチ１０をオンし、フライングキャパシタ５や寄生容量の蓄電電荷を消去する。Ａ／Ｄコンバータ１２の信号電圧取り込みはこの第一期間Ｔ１内の前半のなるべく後期、すなわち、リセットスイッチ１０のオン直前に実施される。
【００２８】
次の第二期間Ｔ２において、サンプリングスイッチ３１、３２、出力側サンプリングスイッチ６、７をオンするとともに、サンプリングスイッチ２１、２２、出力側サンプリングスイッチ８、９をオフし、電池モジュールＶ６をフライングキャパシタ５に読み込むとともに、フライングキャパシタ４の蓄電電圧を差動電圧検出回路１１に読み出す。この第一期間Ｔ２の後半において、リセットスイッチ１０をオンし、フライングキャパシタ４や寄生容量の蓄電電荷を消去する。Ａ／Ｄコンバータ１２の信号電圧取り込みはこの第二期間Ｔ２内の前半のなるべく後期、すなわち、リセットスイッチ１０のオン直前に実施される。
【００２９】
次の第三期間Ｔ３において、サンプリングスイッチ２２、２３、出力側サンプリングスイッチ８、９をオンするとともに、サンプリングスイッチ３１、３２、出力側サンプリングスイッチ６、７をオフし、電池モジュールＶ２をフライングキャパシタ４に読み込むとともに、フライングキャパシタ５の蓄電電圧を差動電圧検出回路１１に読み出す。この第三期間Ｔ３の後半において、リセットスイッチ１０をオンし、フライングキャパシタ５や寄生容量の蓄電電荷を消去する。Ａ／Ｄコンバータ１２の信号電圧取り込みはこの第三期間Ｔ３内の前半のなるべく後期、すなわち、リセットスイッチ１０のオン直前に実施される。
【００３０】
次の第四期間Ｔ４において、サンプリングスイッチ３２、３３、出力側サンプリングスイッチ６、７をオンするとともに、サンプリングスイッチ２２、２３、出力側サンプリングスイッチ８、９をオフし、電池モジュールＶ７をフライングキャパシタ５に読み込むとともに、フライングキャパシタ４の蓄電電圧を差動電圧検出回路１１に読み出す。この第四期間Ｔ４の後半において、リセットスイッチ１０をオンし、フライングキャパシタ４や寄生容量の蓄電電荷を消去する。Ａ／Ｄコンバータ１２の信号電圧取り込みはこの第四期間Ｔ４内の前半のなるべく後期、すなわち、リセットスイッチ１０のオン直前に実施される。
【００３１】
以下、同様に、各電池モジュールのモジュール電圧をＡ／Ｄ変換する。
【００３２】
本実施例によれば、一対のフライングキャパシタの一方のフライングキャパシタのモジュール電圧読み込み期間と他方のフライングキャパシタの蓄電電圧読みだし期間とがほぼ完全にオーバーラップしているので、差動電圧検出回路を複数化することなく計測時間を短縮することができる。
【００３３】
更に、図２に示すように、マルチプレクサ２，３のサンプリングスイッチ駆動用のパルス電圧と、出力側サンプリングスイッチ６〜９を駆動するパルス電圧を同時タイミングで電位遷移させているので、制御パルス発生回路を簡素化するとともに、Ａ／Ｄコンバータの電圧取り込み期間にこれらパルス電圧が変化してノイズとなることを防止することができる。
【００３４】
（変形態様）
上記実施例では、リセットスイッチ１０を用いたが、放電抵抗により差動電圧検出回路１１の一対の入力端間の電圧を消去してもよい。
【００３５】
（変形態様）
マルチプレクサの構成は、この実施例の回路に限定されるものではなく、組電池１の各電池モジュールのモジュール電圧を順番にフライングキャパシタ４、５に取り込めるものであれば、他の回路構成でもよいことはもちろんである。
【００３６】
【実施例２】
本発明を適用する組電池の電圧検出装置の一実施例を図３に示す回路図、及びその動作タイミングを示す図４のタイミングチャートを参照して説明する。
【００３７】
この実施例は、図１において更に、電池モジュールＶ１〜Ｖ５により構成される高電位側の電池ブロックＸ、及び、電池モジュールＶ６〜Ｖ１０により構成される低電位側の電池ブロックＹの他に、上記２つの電池ブロックと直列に接続された第三の電池ブロックＺを組電池１に設け、電池ブロックＺを構成する電池モジュールＶ１１〜Ｖ１５の電圧を順次サンプリングするマルチプレクサ１３を設け、マルチプレクサ１３の出力電圧を蓄電する第三のフライングキャパシタ１４を設け、第三のフライングキャパシタ１４の蓄電電圧を読み出す出力側サンプリングスイッチ１５、１６を設けたものである。Ｒ１３〜Ｒ１８は保護用の電流制限抵抗素子である。マルチプレクサ１３は、互いに異なる電流制限抵抗素子Ｒ１３〜Ｒ１８を通じて高電池モジュール電池モジュールＶ１１〜Ｖ１５の各電極端子に個別に接続される合計６個のサンプリングスイッチ４１〜４６を有している。
【００３８】
（動作説明)
次に、この回路による電池モジュールＶ１〜Ｖ１５の電圧検出動作を図４に示す。
【００３９】
図４中、「充放電」と記載された期間は、入力側サンプリングスイッチ対を動作させて電池モジュールからフライングキャパシタに電圧を読み込む電圧読み込み期間、「検出」と記載された期間は出力側サンプリングスイッチ対を動作させてフライングキャパシタから差動増幅回路１１に蓄電電圧を読み出す電圧読み出し期間、「アイドル」と記載された電圧読み出し期間でも電圧読み込み期間でもない期間である。
【００４０】
図４では、各サンプリングスイッチの動作タイミングは、クロックパルスにより決定される時点ｔ０〜ｔ１３中の特定のタイミングで行われ、当然、各時点ｔ０〜ｔ１３間は一定期間ΔＴに設定されている。
【００４１】
「充放電」期間すなわち電圧読み込み期間は５ΔＴの時間幅、「検出」期間すなわち電圧読み出し期間は２ΔＴの時間幅、「アイドル」期間も２ΔＴの時間幅に設定され、フライングキャパシタ４、５、１４の電圧読み込み期間同士は３ΔＴだけずれて配置されている。このようにすれば、各「検出」期間すなわち電圧読み出し期間が重なることがなく、かつ、各スイッチの動作間隔が均一であるので、制御が容易となり、ＡＤコンバータ１２による信号処理も簡単となり、回路構成も簡素化することができる。なお、各「検出」期間が時間的に重複しない範囲で、アイドル期間の伸縮は可能である。
【００４２】
図５〜図７に比較例を示す。これらの図の「充放電」期間や「検出」期間の配置では、「検出」期間が時間的に重複したり、各間隔が不均一となって処理が面倒となったりする不具合が生じる。
（変形態様）
なお、ＡＤコンバータ１０において各「検出」期間ごとに得られる電池モジュール電圧に対して電池モジュール総数に相当する数を掛けて組電池電圧とすることができる。もちろん、この場合、各電池モジュール電圧のばらつきに起因して組電池電圧が時間的に変動する不具合が発生する。
【００４３】
しかし、実施例２のように、一定の時間間隔で電池モジュール電圧をサンプリングする場合、上記のようにして得た組電池電圧の低域成分を抽出すれば、各電池モジュール電圧の平均電圧を抽出することができ、簡素な回路により簡単に組電池電圧を得ることができる。
【図面の簡単な説明】
【図１】実施例１のフライングキャパシタ式組電池電圧検出装置を示す回路図である。
【図２】図１のフライングキャパシタ式組電池電圧検出装置の各スイッチの動作タイミングを示すタイミングチャートである。
【図３】実施例２のフライングキャパシタ式組電池電圧検出装置を示す回路図である。
【図４】図３のフライングキャパシタ式組電池電圧検出装置の各スイッチの動作タイミングを示すタイミングチャートである。
【図５】比較例のフライングキャパシタ式組電池電圧検出装置の各スイッチの動作タイミングを示すタイミングチャートである。
【図６】比較例のフライングキャパシタ式組電池電圧検出装置の各スイッチの動作タイミングを示すタイミングチャートである。
【図７】比較例のフライングキャパシタ式組電池電圧検出装置の各スイッチの動作タイミングを示すタイミングチャートである。
【符号の説明】
１ 組電池
２、３ マルチプレクサ
４、５ フライングキャパシタ
６〜９ 出力側サンプリングスイッチ
１０ リセットスイッチ
１１ 差動電圧検出回路
１２ Ａ／Ｄコンバータ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a flying capacitor type assembled battery voltage detection device, and more particularly to a flying capacitor type assembled battery voltage detection device used for an assembled battery for a vehicle.
[0002]
[Prior art]
For example, in a hybrid vehicle, an electric vehicle, a fuel cell vehicle, etc., an assembled battery including a secondary battery and a fuel cell is configured by a number of battery modules connected in series with each other, and the battery module is configured by connecting a predetermined number of single cells in series Has been.
[0003]
Since the potential of each battery module is high and different, the voltage measurement of each battery module is preferably a flying capacitor type assembled battery voltage detection device that can insulate each battery module from the reference potential of the differential voltage detection circuit on the output side. It is.
[0004]
[Problems to be solved by the invention]
However, providing a voltage detection circuit for each battery module increases the scale of the device and also requires compensation for offset errors and voltage gain errors between the differential voltage detection circuits. A circuit configuration suitable for a flying capacitor type assembled battery voltage detecting device with a multiplexer that reduces the required number of flying capacitors and differential voltage detecting circuits by sampling each battery module voltage sequentially and reading them into a common flying capacitor. Become.
[0005]
However, according to this flying capacitor type assembled battery voltage detection device with a multiplexer, the total measurement time required to measure all battery module voltages is the time for detecting the voltage of each battery module by the differential voltage detection circuit ( This is the sum of the module voltage measurement time. For this reason, since a considerable time elapses between the measurement time of the first battery module and the measurement time of the last battery module, the state of the assembled and charged battery changes during this time, and the accurate There was a problem that the assembled battery state could not be measured.
[0006]
This problem is further facilitated by the fact that the module voltage reading and reading process of the flying capacitor is essentially a CR charging / discharging process of the capacitor, and it takes time to improve its detection accuracy.
[0007]
The present invention has been made in view of the above-described problems, and provides a flying capacitor type assembled battery voltage detection device capable of reducing the measurement time of the assembled battery voltage while suppressing the complexity of the circuit configuration. And that is the purpose.
[0008]
[Means for Solving the Problems]
The flying capacitor type assembled battery voltage detection device of the present invention comprises three or more flying capacitors and each electrode terminal of an assembled battery composed of a number of battery modules connected in series to each end of the predetermined flying capacitor. A multiplexer that sequentially applies the voltage of each battery module to each flying capacitor, a differential voltage detection circuit that detects a potential difference between a pair of input terminals, and a storage voltage of each flying capacitor that is stored in the differential voltage detection circuit An output-side sampling switch that sequentially applies between the pair of input terminals, wherein one of the three or more flying capacitors is set to a voltage reading period for reading the storage voltage to the differential amplifier circuit; Whether the other flying capacitor is the battery module In at least a part of a predetermined period set as a voltage reading period for reading a voltage, the remaining flying capacitors are set to an idle period during which neither voltage reading nor voltage reading is performed.
[0009]
According to this configuration, it is possible to reduce the measurement time of the assembled battery voltage while suppressing the complexity of the circuit configuration. Three of the flying capacitors will be described below. In this case, the voltage reading period for reading the module voltage from one battery module to the first flying capacitor at least partially overlaps the voltage reading period for reading the stored voltage from the second flying capacitor to the differential voltage detection circuit. The voltage reading period for reading the stored voltage from the third flying capacitor to the differential voltage detection circuit at least partially overlaps. Further, the voltage reading period to load the module voltage from the other battery modules in the second flying capacitor is at least partially overlapped with the voltage readout period for reading the stored voltage to the differential voltage detection circuit from the first flying capacitor, the At least partly overlaps the voltage reading period for reading the stored voltage from the three flying capacitors to the differential voltage detection circuit .
[0010]
In a preferred embodiment , the number of flying capacitors is 3, and the ratio of the length of the voltage reading period, the voltage reading period, and the idle period can be 2: 5: 2 .
[0013]
In a preferred aspect, further comprising a reset switch for short-circuiting between the pair of input terminals of the differential voltage detection circuit, so that after the storage voltage of the flying capacitor is read into the differential voltage detection circuit, Since the speed of erasing the input terminal parasitic capacitance of the differential voltage detection circuit and the stored charge of the flying capacitor is increased, the stored charge erasure time included in the voltage read period can be shortened to shorten the overall voltage read period. Can do.
[0014]
In this configuration, the reset switch can be turned on after the output sampling switch is turned off and the differential voltage detection circuit outputs the signal voltage, and the differential voltage detection circuit outputs the signal voltage. Later, it is also possible to erase the stored charge of the flying capacitor by turning on the reset switch while the output side sampling switch is turned on.
[0015]
The output voltage of the differential voltage detection circuit is preferably sampled at a predetermined timing by an A / D converter and A / D converted. The sampling timing of the A / D converter is determined by the output side sampling switch. It may be set later in the ON period, or after the output side sampling switch is turned off.
[0018]
In a preferred aspect, the voltage reading periods of the flying capacitors are set to be equal to each other and are shifted by an equal time. The voltage reading period of the flying capacitors is immediately after the voltage reading period. It is set and finished before the start of the voltage reading of the next flying capacitor.
[0019]
According to this configuration, the storage voltages sequentially read into the flying capacitors can be sequentially read into one differential amplifier circuit without overlapping each other. In addition, the sampling switch of the A / D converter that samples the driving signal of each sampling switch and the output voltage of the differential amplifier circuit can be driven by a simple clock pulse signal. The circuit configuration and driving thereof are simplified, and the sampling rate can be easily improved.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the flying capacitor type assembled battery voltage detection device of the present invention will be described in detail with reference to the following examples. However, the present invention is not limited to the configurations of the following embodiments, and can naturally be configured using a replaceable known circuit.
[0021]
[Example 1]
An embodiment of a voltage detection apparatus for an assembled battery to which the present invention is applied will be described with reference to a circuit diagram shown in FIG.
(Circuit configuration)
The assembled battery 1 is formed by connecting battery modules V1 to V10 constituting two battery blocks in series. Each of the battery modules V1 to V10 is formed by connecting an equal number of single cells in series. R1 to R12 are protective current limiting resistor elements, 2, 3 are multiplexers, 4 and 5 are flying capacitors, 6 to 9 are output side sampling switches, 10 is a reset switch, 11 is a differential voltage detection circuit, and 12 is A / D converter.
[0022]
The multiplexer 2 has a total of six sampling switches 21 to 26 that are individually connected to the respective electrode terminals of the battery modules V1 to V5 constituting the high potential side battery block through different current limiting resistor elements R1 to R6. ing. More specifically, one end of the flying capacitor 4 is connected to the positive terminals of the battery modules V1, V3, V5 through each pair of sampling switches 21, 23, 25 and current limiting resistor elements R1, R3, R5. Is connected to the negative terminals of the battery modules V1, V3, V5 through pairs of sampling switches 22, 24, 26 and current limiting resistor elements R2, R4, R6.
[0023]
The multiplexer 3 has a total of six sampling switches 31 to 36 that are individually connected to the respective electrode terminals of the battery modules V6 to V10 constituting the battery block on the low potential side through different current limiting resistor elements R7 to R12. ing. More specifically, one end of the flying capacitor 5 is connected to the positive terminals of the battery modules V6, V8, V10 through each pair of sampling switches 31, 33, 35 and current limiting resistor elements R7, R9, R11. Are connected to the negative terminals of the battery modules V6, V8, V10 through pairs of sampling switches 32, 34, 36 and current limiting resistor elements R8, R10, R12.
[0024]
The output side sampling switches 6 and 7 connect both ends of the flying capacitor 4 to a pair of input terminals of the differential voltage detection circuit 11, and the output side sampling switches 8 and 9 connect both ends of the flying capacitor 5 to the differential voltage detection circuit. 11 are connected to the pair of input terminals.
[0025]
The reset switch 10 is connected so that a pair of input terminals of the differential voltage detection circuit 11 can be short-circuited, and the output voltage of the differential voltage detection circuit 11 is read by the A / D converter 12 at a predetermined timing and converted into a digital signal. Is done.
[0026]
(Description of operation)
Next, the voltage detection operation of the battery modules V1 to V10 by this circuit will be described below. The operation timing of each sampling switch is shown in FIG.
[0027]
In the first first period T1, the sampling switches 21 and 22 and the output side sampling switches 8 and 9 are turned on , the sampling switches 35 and 36 and the output side sampling switches 6 and 7 are turned off, and the battery module V1 is connected to the flying capacitor 4 And the stored voltage of the flying capacitor 5 is read to the differential voltage detection circuit 11. In the second half of the first period T1, the reset switch 10 is turned on to erase the stored charge of the flying capacitor 5 and the parasitic capacitance. The signal voltage acquisition of the A / D converter 12 is performed as late as possible in the first half of the first period T1, that is, immediately before the reset switch 10 is turned on.
[0028]
In the next second period T2, the sampling switches 31, 32 and the output side sampling switches 6, 7 are turned on , the sampling switches 21, 22 and the output side sampling switches 8, 9 are turned off, and the battery module V6 is connected to the flying capacitor 5 And the stored voltage of the flying capacitor 4 is read to the differential voltage detection circuit 11. In the latter half of the first period T2, the reset switch 10 is turned on to erase the stored charge of the flying capacitor 4 and the parasitic capacitance. The signal voltage acquisition of the A / D converter 12 is performed as late as possible in the first half of the second period T2, that is, immediately before the reset switch 10 is turned on.
[0029]
In the next third period T3, the sampling switches 22, 23 and the output side sampling switches 8, 9 are turned on , the sampling switches 31, 32, and the output side sampling switches 6, 7 are turned off, and the battery module V2 is connected to the flying capacitor 4 And the stored voltage of the flying capacitor 5 is read to the differential voltage detection circuit 11. In the second half of the third period T3, the reset switch 10 is turned on to erase the stored charge of the flying capacitor 5 and the parasitic capacitance. The signal voltage acquisition of the A / D converter 12 is performed as late as possible in the first half of the third period T3, that is, immediately before the reset switch 10 is turned on.
[0030]
In the next fourth period T4, the sampling switches 32 and 33 and the output side sampling switches 6 and 7 are turned on , the sampling switches 22 and 23 and the output side sampling switches 8 and 9 are turned off, and the battery module V7 is connected to the flying capacitor 5. And the stored voltage of the flying capacitor 4 is read to the differential voltage detection circuit 11. In the second half of the fourth period T4, the reset switch 10 is turned on to erase the stored charge of the flying capacitor 4 and the parasitic capacitance. The signal voltage acquisition of the A / D converter 12 is performed as late as possible in the first half of the fourth period T4, that is, immediately before the reset switch 10 is turned on.
[0031]
Hereinafter, similarly, the module voltage of each battery module is A / D converted.
[0032]
According to the present embodiment, the module voltage reading period of one flying capacitor of the pair of flying capacitors and the storage voltage reading period of the other flying capacitor are almost completely overlapped. The measurement time can be shortened without making multiple.
[0033]
Further, as shown in FIG. 2, since the pulse voltage for driving the sampling switch of the multiplexers 2 and 3 and the pulse voltage for driving the output side sampling switches 6 to 9 are subjected to potential transition at the same time, the control pulse generating circuit In addition, the pulse voltage can be prevented from changing and becoming noise during the voltage capture period of the A / D converter.
[0034]
(Modification)
In the above embodiment, the reset switch 10 is used, but the voltage between the pair of input terminals of the differential voltage detection circuit 11 may be erased by a discharge resistor.
[0035]
(Modification)
The configuration of the multiplexer is not limited to the circuit of this embodiment, and any other circuit configuration may be used as long as the module voltage of each battery module of the assembled battery 1 can be taken into the flying capacitors 4 and 5 in order. Of course.
[0036]
[Example 2]
One embodiment of a voltage detection apparatus for an assembled battery to which the present invention is applied will be described with reference to a circuit diagram shown in FIG. 3 and a timing chart of FIG. 4 showing its operation timing.
[0037]
In this embodiment, in addition to the battery block X on the high potential side constituted by the battery modules V1 to V5 and the battery block Y on the low potential side constituted by the battery modules V6 to V10 in FIG. A third battery block Z connected in series with two battery blocks is provided in the assembled battery 1, a multiplexer 13 that sequentially samples the voltages of the battery modules V11 to V15 constituting the battery block Z is provided, and an output voltage of the multiplexer 13 Is provided, and output side sampling switches 15 and 16 for reading the storage voltage of the third flying capacitor 14 are provided. R13 to R18 are current limiting resistance elements for protection. The multiplexer 13 has a total of six sampling switches 41 to 46 that are individually connected to the electrode terminals of the high battery module battery modules V11 to V15 through different current limiting resistor elements R13 to R18.
[0038]
(Description of operation)
Next, the voltage detection operation of the battery modules V1 to V15 by this circuit is shown in FIG.
[0039]
In FIG. 4, a period described as “charging / discharging” is a voltage reading period in which the input side sampling switch pair is operated to read a voltage from the battery module to the flying capacitor, and a period described as “detection” is the output side sampling switch A voltage reading period in which the pair is operated to read the stored voltage from the flying capacitor to the differential amplifier circuit 11 is a period that is neither a voltage reading period nor a voltage reading period described as “idle”.
[0040]
In FIG. 4, the operation timing of each sampling switch is performed at a specific timing between time points t0 to t13 determined by the clock pulse, and of course, a fixed period ΔT is set between the time points t0 to t13.
[0041]
The “charge / discharge” period, ie, the voltage reading period, is set to a time width of 5ΔT, the “detection” period, ie, the voltage reading period, is set to a time width of 2ΔT, and the “idle” period is also set to a time width of 2ΔT. The voltage reading periods are shifted by 3ΔT. In this way, since each “detection” period, that is, the voltage reading period does not overlap and the operation interval of each switch is uniform, the control becomes easy, and the signal processing by the AD converter 12 is also simplified. The configuration can also be simplified. It should be noted that the idle period can be expanded and contracted as long as the “detection” periods do not overlap in time.
[0042]
A comparative example is shown in FIGS. In the arrangement of the “charge / discharge” period and the “detection” period in these figures, the “detection” period overlaps in time, or the intervals are not uniform, and the processing becomes troublesome.
(Modification)
Note that the battery module voltage obtained in each “detection” period in the AD converter 10 can be multiplied by a number corresponding to the total number of battery modules to obtain an assembled battery voltage. Of course, in this case, there is a problem that the assembled battery voltage fluctuates with time due to variations in the battery module voltages.
[0043]
However, when the battery module voltage is sampled at regular time intervals as in the second embodiment, if the low-frequency component of the assembled battery voltage obtained as described above is extracted, the average voltage of each battery module voltage is extracted. The assembled battery voltage can be easily obtained with a simple circuit.
[Brief description of the drawings]
FIG. 1 is a circuit diagram illustrating a flying capacitor type assembled battery voltage detection device according to a first embodiment.
2 is a timing chart showing the operation timing of each switch of the flying capacitor type assembled battery voltage detection device of FIG. 1; FIG.
FIG. 3 is a circuit diagram showing a flying capacitor type assembled battery voltage detection device according to a second embodiment;
4 is a timing chart showing the operation timing of each switch of the flying capacitor type assembled battery voltage detection device of FIG. 3; FIG.
FIG. 5 is a timing chart showing the operation timing of each switch of a flying capacitor type assembled battery voltage detection device of a comparative example.
FIG. 6 is a timing chart showing the operation timing of each switch of the flying capacitor type assembled battery voltage detection device of the comparative example.
FIG. 7 is a timing chart showing the operation timing of each switch of the flying capacitor type assembled battery voltage detection device of the comparative example.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Assembly battery 2, 3 Multiplexer 4, 5 Flying capacitor 6-9 Output side sampling switch 10 Reset switch 11 Differential voltage detection circuit 12 A / D converter

Claims (4)

３以上のフライングキャパシタと、
互いに直列接続された多数の電池モジュールからなる組電池の各電極端子を所定の前記フライングキャパシタの両端に順次接続して前記各電池モジュールの電圧を前記各フライングキャパシタに順次印加するマルチプレクサと、
一対の入力端子間の電位差を検出する差動電圧検出回路と、
前記各フライングキャパシタの蓄電電圧を前記差動電圧検出回路の前記一対の入力端子間に順番に印加する出力側サンプリングスイッチと、
を備え、
前記３以上のフライングキャパシタのうち一つの前記フライングキャパシタが前記差動増幅回路に蓄電電圧を読み出す電圧読み出し期間に設定され且つ他の一つの前記フライングキャパシタが前記電池モジュールから電圧を読み込む電圧読み込み期間に設定されている所定期間の少なくとも一部において、残りの前記フライングキャパシタが電圧読み出しも電圧読み込みもしていないアイドル期間に設定されることを特徴とするフライングキャパシタ式組電池電圧検出装置。 3 or more flying capacitors,
A multiplexer that sequentially connects each electrode terminal of a battery pack composed of a large number of battery modules connected in series with each other to both ends of the predetermined flying capacitor, and sequentially applies the voltage of each battery module to each flying capacitor;
A differential voltage detection circuit for detecting a potential difference between a pair of input terminals;
An output side sampling switch for sequentially applying the storage voltage of each flying capacitor between the pair of input terminals of the differential voltage detection circuit;
With
Among the three or more flying capacitors, one of the flying capacitors is set to a voltage reading period for reading a storage voltage to the differential amplifier circuit, and another one of the flying capacitors is set to a voltage reading period for reading a voltage from the battery module. The flying capacitor type assembled battery voltage detecting device , wherein at least a part of the set predetermined period, the remaining flying capacitors are set to an idle period during which neither voltage reading nor voltage reading is performed . 請求項１記載のフライングキャパシタ式組電池電圧検出装置において、
前記フライングキャパシタの数は３であり、前記電圧読み出し期間と前記電圧読み込み期間とアイドル期間との長さの比は、２：５：２であることを特徴とするフライングキャパシタ式組電池電圧検出装置。In the flying capacitor type assembled battery voltage detecting device according to claim 1,
The number of flying capacitors is 3, and the ratio of the length of the voltage reading period, the voltage reading period, and the idle period is 2: 5: 2, wherein the flying capacitor type assembled battery voltage detecting device is characterized in that . 請求項１または２記載のフライングキャパシタ式組電池電圧検出装置において、
前記差動電圧検出回路の前記一対の入力端間を短絡するリセットスイッチを有することを特徴とするフライングキャパシタ式組電池電圧検出装置。In the flying capacitor type assembled battery voltage detection device according to claim 1 or 2 ,
A flying capacitor type assembled battery voltage detection device comprising a reset switch for short-circuiting the pair of input terminals of the differential voltage detection circuit. 請求項１から３のいずれか１項記載のフライングキャパシタ式組電池電圧検出装置において、
前記各フライングキャパシタの前記電圧読み出し期間は、それぞれ等しく設定され、かつ、それぞれ等しい時間だけずれており、
前記各フライングキャパシタの前記電圧読み出し期間は、前記電圧読み込み期間の直後に設定され、かつ、次の前記フライングキャパシタの前記電圧読み出し期間の開始前に終了することを特徴とするフライングキャパシタ式組電池電圧検出装置。In the flying capacitor type assembled battery voltage detecting device according to any one of claims 1 to 3 ,
The voltage readout periods of the flying capacitors are set equal to each other and are shifted by an equal time,
The voltage reading period of each flying capacitor is set immediately after the voltage reading period and ends before the start of the voltage reading period of the next flying capacitor. Detection device .
JP2001289148A 2001-04-27 2001-09-21 Flying capacitor type assembled battery voltage detector Expired - Fee Related JP4756302B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001289148A JP4756302B2 (en) 2001-04-27 2001-09-21 Flying capacitor type assembled battery voltage detector

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001-131940 2001-04-27
JP2001131940 2001-04-27
JP2001131940 2001-04-27
JP2001289148A JP4756302B2 (en) 2001-04-27 2001-09-21 Flying capacitor type assembled battery voltage detector

Publications (2)

Publication Number Publication Date
JP2003014792A JP2003014792A (en) 2003-01-15
JP4756302B2 true JP4756302B2 (en) 2011-08-24

Family

ID=26614428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001289148A Expired - Fee Related JP4756302B2 (en) 2001-04-27 2001-09-21 Flying capacitor type assembled battery voltage detector

Country Status (1)

Country Link
JP (1) JP4756302B2 (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4590906B2 (en) * 2004-04-07 2010-12-01 パナソニック株式会社 Capacitor control system
CN1312842C (en) 2004-06-04 2007-04-25 矢崎总业株式会社 Switching circuit and voltage measuring circuit
JP4639783B2 (en) * 2004-12-03 2011-02-23 日産自動車株式会社 Infrared detector
JP4503499B2 (en) * 2005-06-27 2010-07-14 本田技研工業株式会社 Battery voltage detector
JP4605047B2 (en) * 2006-02-24 2011-01-05 パナソニック株式会社 Laminate voltage measuring device
JP2008082731A (en) * 2006-09-26 2008-04-10 Toyota Industries Corp Laminated voltage detection device
KR100756976B1 (en) 2006-10-31 2007-09-07 주식회사 케피코 Battery voltage measurement circuit and measuring method for battery voltage using the same
JP4616875B2 (en) * 2007-10-23 2011-01-19 本田技研工業株式会社 Voltage detector
JP5118520B2 (en) * 2008-03-18 2013-01-16 本田技研工業株式会社 Signal processing module
KR101000872B1 (en) 2008-08-20 2010-12-14 넥스콘 테크놀러지 주식회사 a battery voltage sensing circuit
JP2010145128A (en) * 2008-12-16 2010-07-01 Denso Corp Device for monitoring battery pack
JP2011075503A (en) * 2009-10-01 2011-04-14 Shindengen Electric Mfg Co Ltd Battery voltage monitoring apparatus and battery voltage monitoring control method in the battery voltage monitoring apparatus
JPWO2012081153A1 (en) * 2010-12-17 2014-05-22 パナソニック株式会社 Fuel cell system and control method thereof
JP5691950B2 (en) 2011-09-05 2015-04-01 株式会社デンソー Voltage monitoring device
JP6809911B2 (en) * 2017-01-20 2021-01-06 矢崎総業株式会社 Differential voltage measuring device
EP4439081A1 (en) * 2021-11-26 2024-10-02 Mitsubishi Electric Corporation Detection circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3547216B2 (en) * 1995-06-21 2004-07-28 東洋機械金属株式会社 Molding machine temperature measurement device
JP3498606B2 (en) * 1998-12-17 2004-02-16 株式会社日立製作所 Power storage device and its control device
JP3544626B2 (en) * 1998-12-02 2004-07-21 松下電器産業株式会社 Battery voltage detecting means, battery pack, battery management device, and battery voltage detecting method used therefor

Also Published As

Publication number Publication date
JP2003014792A (en) 2003-01-15

Similar Documents

Publication Publication Date Title
JP4756302B2 (en) Flying capacitor type assembled battery voltage detector
JP4388094B2 (en) Battery pack protection device and battery pack device
JP4401529B2 (en) Laminate voltage measuring device
JP3672183B2 (en) Battery voltage detector
JP3518318B2 (en) Stacked voltage measurement device
JP5535656B2 (en) Method and apparatus for battery monitoring
KR100813339B1 (en) Apparatus and method for detecting voltage of assembled battery
US6437538B1 (en) Battery voltage measurement apparatus
JP4472820B2 (en) Battery voltage detection device and detection method
JP4540029B2 (en) Voltage detection method and voltage detection apparatus
JP2003114243A (en) Battery pack voltage detection circuit
JP2001201522A (en) Cell voltage detecting circuit of multi-cell series battery and battery pack by using it
JP2001289887A (en) Laminated voltage-measuring apparatus
JP2008082731A (en) Laminated voltage detection device
CN112557933B (en) Method and device for calculating battery health state
JP4616875B2 (en) Voltage detector
JP4099954B2 (en) Flying capacitor type assembled battery voltage detector
JP2001056350A (en) Circuit for detecting voltage of a set of electric cell
JP5432034B2 (en) Secondary battery current / voltage detector
JP2002289263A (en) Flying-capacitor type battery pack voltage detecting device
JP2937796B2 (en) Method for measuring charge / discharge current of secondary battery for power storage, method for measuring remaining power, and measuring device
JP2007043788A (en) Method of adjusting charge state of battery pack and its device
JP5157634B2 (en) Voltage measuring apparatus and voltage measuring method
JP4343489B2 (en) Overcurrent detection delay circuit
JP7467337B2 (en) Integrated circuit, battery monitoring device, and battery monitoring system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110506

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110519

R151 Written notification of patent or utility model registration

Ref document number: 4756302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees