JP4720164B2 - Soiウェーハの製造方法 - Google Patents

Soiウェーハの製造方法 Download PDF

Info

Publication number
JP4720164B2
JP4720164B2 JP2004350286A JP2004350286A JP4720164B2 JP 4720164 B2 JP4720164 B2 JP 4720164B2 JP 2004350286 A JP2004350286 A JP 2004350286A JP 2004350286 A JP2004350286 A JP 2004350286A JP 4720164 B2 JP4720164 B2 JP 4720164B2
Authority
JP
Japan
Prior art keywords
wafer
active layer
layer
temperature
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004350286A
Other languages
English (en)
Other versions
JP2006165062A (ja
Inventor
孝明 塩多
康浩 大浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2004350286A priority Critical patent/JP4720164B2/ja
Priority to US11/289,306 priority patent/US7615467B2/en
Publication of JP2006165062A publication Critical patent/JP2006165062A/ja
Application granted granted Critical
Publication of JP4720164B2 publication Critical patent/JP4720164B2/ja
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

この発明はSOIウェーハの製造方法、詳しくは活性層用ウェーハと支持用ウェーハとを貼り合わせたSOIウェーハの製造方法の改良に関する。
SOI層を有するSOI(Silicon On Insulator)ウェーハは、従来のシリコンウェーハに比べ、素子間の分離、素子と基板間の寄生容量の低減、3次元構造が可能といった優越性があり、高速・低消費電力のLSIに使用されている。SOIウェーハの製造方法には、酸化膜を形成し2枚のシリコンウェーハを結合させた後、研削、研磨してSOI層を形成する貼り合わせ法がある。
貼り合わせ法によるSOIウェーハは、特許文献1に記載の通り、以下のようにして製造される。まず、片面が鏡面研磨された活性層用ウェーハおよび支持用ウェーハを準備する。次いで、活性層用ウェーハの表面(鏡面)に所定厚さの絶縁膜を形成する。この後、活性層用ウェーハを酸化膜が形成された面を貼り合わせ面として、支持用ウェーハの表面(鏡面)に貼り合わせる。
そして、貼り合わせ後の活性層用ウェーハと支持用ウェーハとの接合力を高める貼り合わせ強化熱処理を行う。この後、活性層用ウェーハの一部を研削および研磨することにより、所定厚さのSOI層を有するSOIウェーハが得ることができる。
特開2001−44398号公報
ところで、上記貼り合わせ強化熱処理は、貼り合わせウェーハをウェーハボート上に載置して行われる。通常、ウェーハボートとの接触面は、貼り合わせウェーハの支持用ウェーハ側に存在する。
したがって、貼り合わせ強化熱処理を行ったとき、支持用ウェーハには、ウェーハボートとの接触に伴うスリップが発生する。すなわち、支持用ウェーハの外周部の一部分(ボート接触部)に、この貼り合わせウェーハの重量が集中する。そのためウェーハの内部応力が臨界せん断応力を超えてしまい、支持用ウェーハのこの部分にスリップが発生する。そして、支持用ウェーハ側に発生したスリップは、結果的に、SOIウェーハの機械的強度を低下させてしまう。
この発明は、上記問題を解決するためになされたもので、貼り合わせウェーハをウェーハボートに載置して行う貼り合わせ熱処理時、この貼り合わせウェーハの支持ウェーハ部分へのスリップの成長を抑制するSOIウェーハの製造方法を提供することを目的とする。
請求項1に記載の発明は、鏡面研磨された活性層用ウェーハについてRTA処理を施すことによって、前記活性層用ウェーハの表裏面の表層部に空孔を形成する工程と、この活性層用ウェーハの表裏面を酸化雰囲気で熱処理して酸化膜を形成するとともに、前記活性層用ウェーハの表層部に無欠陥層、バルク部にBMD層を形成する工程と、次いで、支持用ウェーハを前記酸化膜を介して活性層用ウェーハに貼り合わせて貼り合わせウェーハを形成する工程と、次に、前記活性層用ウェーハ部分をウェーハボートに接触して支持させて、この貼り合わせウェーハの活性層用ウェーハと支持用ウェーハとの接合力を高める貼り合わせ強化熱処理を施す工程と、次に、この活性層用ウェーハ部分を薄膜化する工程とを含むSOIウェーハの製造方法である。
活性層用ウェーハおよび支持用ウェーハは、ともにシリコンウェーハである。
活性層用ウェーハの表裏面に形成される絶縁膜は、酸化膜である。
請求項1に記載のSOIウェーハの製造方法にあっては、まず、活性層用ウェーハにRTA処理(急速加熱・急速降温熱処理)を施す。すると、活性層用ウェーハ表裏面から空孔が注入され、その表層部に高濃度の空孔を含む空孔層が形成される。RTA処理の雰囲気は限定されず、例えば窒素ガス雰囲気が好適である。この後、例えば酸化雰囲気で熱処理を行うと、活性層用ウェーハの表裏面に絶縁膜(酸化膜)が形成される。このとき、活性層用ウェーハのバルク部に、多くの酸素析出物や格子間シリコン原子を生じさせる。
このうち格子間シリコン原子は、活性層用ウェーハの表面側に拡散され、上記空孔層の空孔を消滅させる。そして、この表層部には、無欠陥(DZ:Denuded Zone)層が形成される。また、上記無欠陥層よりバルク側には、高濃度の酸素析出物を有するBMD(Bulk Micro Defect)層が形成される。
活性層用ウェーハ内のBMD層は、酸化処理により酸素析出を起こして形成される。
次いで、活性層用ウェーハの酸化膜が形成されている面を貼り合わせ面として、支持用ウェーハに貼り合わせる。これにより、絶縁膜が介在された貼り合わせウェーハを得ることができる。
そして、この貼り合わせウェーハを酸化雰囲気で、その活性層用ウェーハをウェーハボートに接触させて支持しながら活性層用ウェーハと支持用ウェーハとの接合力を強化するための貼り合わせ熱処理を行う。このとき、活性層用ウェーハの外周部の一部分(ボートとの接触部)に、この貼り合わせウェーハの重量が集中する。そのため、この活性層用ウェーハの外周部の一部分においてその内部応力が臨界せん断応力を超えてしまい、活性層用ウェーハにスリップが発生する。
しかしながら、活性層用ウェーハのバルク部に存在するBMD層により、スリップの発生は抑制される。BMD層が、スリップを抑制させる理由(メカニズム)は析出物が転位の移動を阻害することや、転位線に沿って酸素析出が起こることによる、転位移動速度抑制による。この後、活性層用ウェーハに発生したスリップは、活性層用ウェーハの一部とともに研削および研磨により(薄膜化により)除去される。同時に、スリップが抑制させたBMD層も、研削および研磨により除去される。これにより、スリップを含まない無欠陥のSOI層を有するSOIウェーハを得ることができる。なお、この薄膜化については他の手法、例えばイオン注入後の熱処理による剥離、剥離面の研磨などによることもできる。
請求項2に記載の発明は、上記RTA処理は、活性層用ウェーハを窒素ガス雰囲気において、昇温速度10〜100℃/secで室温から設定温度にまで昇温し、次いで、この設定温度に1〜60秒間保持し、この後、降温速度10〜100℃/secでこの設定温度から室温にまで降温し、この設定温度は1100〜1250℃である請求項1に記載のSOIウェーハの製造方法である。
RTA処理の昇温速度は10〜100℃/secであり、降温速度は10〜100℃/secである。昇温速度、降温速度が10℃/sec未満では、スループットがどちらも低下する。昇温速度、降温速度が100℃/secを超えると、どちらも面内の温度分布の均一性が悪くなり、反りやスリップの発生が起きやすい。
設定温度は1100℃〜1250℃である。設定温度が1100℃未満では、空孔注入層が形成されにくい。設定温度が1250℃以上ではスリップが発生したり、シリコンウェーハの反りが生じることがある。
活性層用ウェーハについてRTA処理を施すと、活性層用ウェーハの表層部には空孔(Vacancy)が注入される。
RTA処理は、窒素ガス雰囲気で行われる。窒素ガス雰囲気であれば、シリコンウェーハの表面に窒化膜が形成される。そして、この窒化膜が空孔注入を促進させる。
また、上記窒素ガス雰囲気にNHを含ませることにより、NHが分解して水素を生じさせ、この水素がシリコンウェーハに形成された自然酸化膜を除去する。しかも、窒素がシリコンウェーハに窒化膜を形成させ、空孔注入を促進させる。
請求項2に記載のSOIウェーハの製造方法にあっては、活性層用ウェーハについてRTA処理を施す。RTA処理は、窒素ガス雰囲気により行われる。これにより、酸化膜が除去された活性層用ウェーハの表面から空孔(Vacancy)が注入される。そして、活性層用ウェーハの表層部には高濃度の空孔を有する空孔層が形成される。
この後、活性層用ウェーハに絶縁膜を形成する(例えば熱処理を行う)。さらに、支持用ウェーハと貼り合わせ、貼り合わせ熱処理(例えば1100℃、2時間)を施す。これにより、活性層用ウェーハのバルク部において、格子間シリコン原子および酸素析出物が生じる。そして、バルク部において、高濃度の酸素析出物を有するBMD層が形成される。このBMD層は、貼り合わせ強化熱処理時ボートとの接触で発生するスリップを抑制することができる。また、格子間シリコン原子が表層側に拡散されて、表層部の空孔層と空孔を消滅させる。この結果、活性層用ウェーハの表層部にはDZ層(無欠陥層)が形成される。さらに、薄膜化によりスリップ発生部分は除去される。
この発明によれば、まず、活性層用ウェーハにRTA処理を施す。すると、活性層用ウェーハ表裏面から空孔が注入され、表層部に高濃度の空孔を含む空孔層が形成される。そして、この空孔層に基づき、この後の熱処理等(貼り合わせ熱処理を含む)によりバルク部にBMD層が形成される。また、活性層用ウェーハの表層部には、無欠陥層が形成される。
次いで、活性層用ウェーハの酸化膜(絶縁膜)が形成されている面を貼り合わせ面として、支持用ウェーハに貼り合わせて、貼り合わせウェーハを形成する。
そして、この貼り合わせウェーハをウェーハボート上において、活性層用ウェーハと支持用ウェーハとの接合力を高める貼り合わせ熱処理を行う。このとき、活性層用ウェーハの外周部の一部分(ボート接触部)に、この貼り合わせウェーハの重量が集中する。そのためウェーハの内部応力が臨界せん断応力を超えてしまい、活性層用ウェーハの当該部分にスリップが発生する。
しかしながら、活性層用ウェーハに存在するBMD層により、スリップの発生または成長は抑制される。この後、活性層用ウェーハに発生したスリップは、活性層用ウェーハの一部とともに研削および研磨(薄膜化)により除去される。同時に、スリップが抑制されたBMD層も、この研削・研磨により除去される。これにより、スリップを含まない無欠陥のSOI層を有するSOIウェーハを得ることができる。
以下、この発明の実施例を、図1および図2を参照して説明する。
まず、SOIウェーハ10の製造方法について図1を参照して説明する。最初に、図1のS101工程に示すように、CZ法により育成され、ボロンがドーパントとされた単一のシリコンインゴットからスライスした厚さ725μm、直径200mm、比抵抗20Ω・cmのシリコンウェーハを2枚準備する。この後、これらのシリコンウェーハを公知の手法にて片面鏡面研磨する。そして、これらのシリコンウェーハのうち、一方を活性層用ウェーハ11とし、他方を支持用ウェーハ21とする。
次に、図1のS102工程に示すように、活性層用ウェーハ11を公知の急速加熱炉に装入する。そして、この加熱炉において、窒素ガス雰囲気で、活性層用ウェーハ11について、急速加熱・急速降温(RTA;Rapid Thermal Annealing)処理を施す。RTA処理は、窒素ガス雰囲気において、昇温速度50℃/secで室温から1200℃まで昇温し、次いで、1200℃の温度に10秒間保持し、この後、降温速度70℃/secで1200℃から室温まで降温して行う。
これにより、活性層用ウェーハ11に表裏面から空孔(Vacancy)が注入され、表裏面の表層部に高濃度の空孔(1E13atoms/cm)を含む空孔層13が形成される。
上記、RTA処理の雰囲気が窒素ガス雰囲気であるため、シリコンウェーハ表面に窒化膜が形成される。そして、この窒化膜が空孔注入を促進させる。
次いで、図1のS103工程に示すように、活性層用ウェーハ11となるシリコンウェーハの表裏面に酸化膜12を形成する。また、支持用ウェーハ21の表裏面にも同様に酸化膜12を形成することができる。酸化膜12の形成は、酸化炉内にシリコンウェーハを装入し、これを4時間、温度1000℃にそれぞれ加熱することにより行われる。このとき、形成される酸化膜12の厚さはそれぞれ1500Åである。
このとき、上記活性層用ウェーハ11のバルク部において、多くの格子間シリコンおよび酸素析出物が生じる。そして、活性層用ウェーハ11の表層部には、格子間シリコン原子が拡散され、空孔を消滅させることにより、厚さが15μmの無欠陥層15(DZ:Denuded Zone)が形成される。また、この無欠陥層よりバルク側においては、高濃度の酸素析出物を含むBMD層14(BMD:Bulk Micro Defect)が形成される。さらに、活性層用ウェーハ11のバルク部の中間位置には、BMD密度の低い層が形成される。
この結果、BMD密度が厚さ方向についてM型の分布を示す活性層用ウェーハ11が得られる。
次に、図1のS104工程に示すように、活性層用ウェーハ11を、酸化膜12が形成された面(鏡面)を貼り合わせ面として支持用ウェーハ21の鏡面に貼り合わせる。貼り合わせは室温で所定の治具を用いて行う。この結果、図1のS105工程に示すように、貼り合わせ界面に絶縁膜(BOX層:埋め込み酸化膜)を介在する貼り合わせウェーハ20が形成される。
この後、貼り合わせウェーハ20をその活性層用ウェーハ側の外周部がウェーハボート30に接触して支持されるようにウェーハボートに載置する。ウェーハボート30は、SiC製で、貼り合わせウェーハ20(活性層用ウェーハ側)の外周の複数点を当接してこれを支持し、これを水平に保持するものである。
そして、貼り合わせウェーハ20について、その活性層用ウェーハと支持用ウェーハとを強固に結合するための貼り合わせ強化熱処理をこのウェーハボート30上で行う。熱処理の条件は、酸化性ガス雰囲気中で1100℃以上、略2時間とする。例えば1000℃までは5℃/分と比較的ゆっくり昇温させ、析出物の成長を図る。
すると、ウェーハボート30と活性層用ウェーハ側との接触部においてスリップ16が発生することがある。しかしながら、活性層用ウェーハ側には、上述のように高濃度の酸素析出物を有するBMD層14が形成されている。これにより、スリップ16は、BMD層14により発生、成長が抑制される。
次に、図1のS106工程に示すように、研削装置を用いて貼り合わせウェーハ20の活性層用ウェーハ11部分を、その裏面(貼り合わせ面とは反対側の面)からその一部を研削して除去する。
このとき、上記貼り合わせウェーハ20の活性層用ウェーハ側外周部の一部に形成されたスリップ16も研削により除去される。この結果、スリップを含まない無欠陥のSOI層を得ることができる。
次に、図1のS107工程に示すように、この貼り合わせウェーハ20の表面(研削面)を研磨する。研磨は公知の機械的化学的研磨(研磨布・研磨剤を使用したシリコン面の研磨)である。この結果、BOX層12の表面側に所定厚さのSOI層17(シリコン層)が形成される。
このように、このSOI層17の薄膜化処理を行い、SOIウェーハ10を完成させる。この薄膜化処理は、上記研磨だけでなく、例えば、貼り合わせウェーハ20について、酸化性雰囲気中で、ウェット酸化処理を施して、SOI層17の表面に所定厚さの酸化膜が形成する。そして、この酸化膜を例えばHFエッチングにより除去して、SOI層17を薄膜化することもできる。
次に、酸素析出物と、これによるスリップに対する抵抗応力との関係について報告する。
図2は、酸素析出物密度(/cm)と抵抗応力(Pa)との関係を示すグラフである。酸素析出物密度が増大すると、活性層用ウェーハ11側に発生するスリップ16を抑制する抵抗応力を大きくすることができる。この関係を直線式で表すと以下の式で表される。
τ=0.6・(f)1/2・G・b/r
ここで、τは抵抗応力、fは酸素析出物の体積率、Gは剛性率、bはバーガーズベクトルの大きさ、rは酸素析出物の半径である。なお、抵抗応力はビッカース圧痕導入試験により測定した。
このように酸素析出物の密度を高めることによりスリップ発生・成長を抑制することができる。
この発明の実施例に係るSOIウェーハの製造方法のフローを示す工程図である。 この発明の実施例に係るSOIウェーハの酸素析出物密度と抵抗応力との関係を示すグラフである。
符号の説明
10 SOIウェーハ、
11 活性層用ウェーハ、
12 酸化膜(絶縁膜)、
13 空孔リッチ層、
14 BMD層、
15 DZ層、
16 スリップ、
17 SOI層、
20 貼り合わせウェーハ、
21 支持用ウェーハ。

Claims (2)

  1. 鏡面研磨された活性層用ウェーハについてRTA処理を施すことによって、前記活性層用ウェーハの表裏面の表層部に空孔を形成する工程と、
    この活性層用ウェーハの表裏面を酸化雰囲気で熱処理して酸化膜を形成するとともに、前記活性層用ウェーハの表層部に無欠陥層、バルク部にBMD層を形成する工程と、
    次いで、支持用ウェーハを前記酸化膜を介して活性層用ウェーハに貼り合わせて貼り合わせウェーハを形成する工程と、
    次に、前記活性層用ウェーハ部分をウェーハボートに接触して支持させて、この貼り合わせウェーハの活性層用ウェーハと支持用ウェーハとの接合力を高める貼り合わせ強化熱処理を施す工程と、
    次に、この活性層用ウェーハ部分を薄膜化する工程とを含むSOIウェーハの製造方法。
  2. 上記RTA処理は、活性層用ウェーハを窒素ガス雰囲気において、昇温速度10〜100℃/secで室温から設定温度にまで昇温し、次いで、この設定温度に1〜60秒間保持し、この後、降温速度10〜100℃/secでこの設定温度から室温にまで降温し、この設定温度は1100〜1250℃である請求項1に記載のSOIウェーハの製造方法。
JP2004350286A 2004-12-02 2004-12-02 Soiウェーハの製造方法 Active JP4720164B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004350286A JP4720164B2 (ja) 2004-12-02 2004-12-02 Soiウェーハの製造方法
US11/289,306 US7615467B2 (en) 2004-12-02 2005-11-30 Method for manufacturing SOI wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004350286A JP4720164B2 (ja) 2004-12-02 2004-12-02 Soiウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2006165062A JP2006165062A (ja) 2006-06-22
JP4720164B2 true JP4720164B2 (ja) 2011-07-13

Family

ID=36574866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004350286A Active JP4720164B2 (ja) 2004-12-02 2004-12-02 Soiウェーハの製造方法

Country Status (2)

Country Link
US (1) US7615467B2 (ja)
JP (1) JP4720164B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Sumco Igbt用のシリコンウェーハ及びその製造方法
US8530934B2 (en) 2005-11-07 2013-09-10 Atmel Corporation Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto
US20070148890A1 (en) * 2005-12-27 2007-06-28 Enicks Darwin G Oxygen enhanced metastable silicon germanium film layer
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
US7550758B2 (en) 2006-10-31 2009-06-23 Atmel Corporation Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator
JP4820801B2 (ja) 2006-12-26 2011-11-24 株式会社Sumco 貼り合わせウェーハの製造方法
JP5239183B2 (ja) * 2007-03-20 2013-07-17 株式会社Sumco Soiウェーハ及びその製造方法
JP5565079B2 (ja) * 2010-05-10 2014-08-06 信越半導体株式会社 Soiウェーハの製造方法
US9299556B2 (en) 2010-12-27 2016-03-29 Shanghai Simgui Technology Co. Ltd. Method for preparing semiconductor substrate with insulating buried layer gettering process
JP7302463B2 (ja) * 2019-12-16 2023-07-04 株式会社Sumco Soiウェーハの製造方法およびボート

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031779A (ja) * 2001-07-13 2003-01-31 Mitsubishi Electric Corp Soiウェハの製造方法
JP2003257984A (ja) * 2002-03-05 2003-09-12 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ及びその製造方法
JP2004509319A (ja) * 1999-11-18 2004-03-25 フアルマシア・ダイアグノステイクス・アー・ベー アッセイ装置およびその使用方法
JP2004319642A (ja) * 2003-04-14 2004-11-11 Sumitomo Mitsubishi Silicon Corp Soi基板の製造方法およびsoi基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
JP2000031439A (ja) * 1998-07-13 2000-01-28 Fuji Electric Co Ltd Soi基板およびその製造方法
JP2001044398A (ja) 1999-07-30 2001-02-16 Mitsubishi Materials Silicon Corp 張り合わせ基板およびその製造方法
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Sumco シリコンウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004509319A (ja) * 1999-11-18 2004-03-25 フアルマシア・ダイアグノステイクス・アー・ベー アッセイ装置およびその使用方法
JP2003031779A (ja) * 2001-07-13 2003-01-31 Mitsubishi Electric Corp Soiウェハの製造方法
JP2003257984A (ja) * 2002-03-05 2003-09-12 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ及びその製造方法
JP2004319642A (ja) * 2003-04-14 2004-11-11 Sumitomo Mitsubishi Silicon Corp Soi基板の製造方法およびsoi基板

Also Published As

Publication number Publication date
US20060121692A1 (en) 2006-06-08
US7615467B2 (en) 2009-11-10
JP2006165062A (ja) 2006-06-22

Similar Documents

Publication Publication Date Title
JP4715470B2 (ja) 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
EP1045448B1 (en) A method of fabricating soi wafer by hydrogen ion delamination method
WO1998000860A1 (fr) Procede et dispositif de traitement thermique d'une plaquette en silicium monocristallin, plaquette en silicium monocristallin et procede de production d'une plaquette en silicium monocristallin
JP4552856B2 (ja) Soiウェーハの作製方法
JPWO2005022610A1 (ja) 貼り合わせウェーハの製造方法
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
JP5249511B2 (ja) Soq基板およびsoq基板の製造方法
JP4720163B2 (ja) Soiウェーハの製造方法
JP4720164B2 (ja) Soiウェーハの製造方法
JP2008016534A (ja) 貼り合わせウェーハの製造方法
WO2009031392A1 (ja) 貼り合わせウェーハの製造方法
JP4285244B2 (ja) Soiウェーハの作製方法
JPWO2014017368A1 (ja) Sos基板の製造方法及びsos基板
JP5292810B2 (ja) Soi基板の製造方法
JP5019852B2 (ja) 歪シリコン基板の製造方法
JPH11354761A (ja) Soi基板及びその製造方法
JP4624812B2 (ja) Soiウエーハの製造方法
JP5703920B2 (ja) 貼り合わせウェーハの製造方法
JP2011044505A (ja) シリコンエピタキシャルウェーハの製造方法
JP6500845B2 (ja) 貼り合わせウェーハの製造方法
JP2008159692A (ja) 半導体基板の製造方法
JP2008205061A (ja) 半導体基板の製造方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP2005085964A (ja) 貼り合わせ基板の製造方法
JP2004214399A (ja) 半導体基板の製造方法およびウェーハ剥離熱処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4720164

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250