JP5249511B2 - Ｓｏｑ基板およびｓｏｑ基板の製造方法 - Google Patents
Ｓｏｑ基板およびｓｏｑ基板の製造方法 Download PDFInfo
- Publication number
- JP5249511B2 JP5249511B2 JP2006315363A JP2006315363A JP5249511B2 JP 5249511 B2 JP5249511 B2 JP 5249511B2 JP 2006315363 A JP2006315363 A JP 2006315363A JP 2006315363 A JP2006315363 A JP 2006315363A JP 5249511 B2 JP5249511 B2 JP 5249511B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- soq
- film
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 172
- 238000000034 method Methods 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000010408 film Substances 0.000 claims description 72
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 62
- 229910052710 silicon Inorganic materials 0.000 claims description 61
- 239000010703 silicon Substances 0.000 claims description 60
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 54
- 239000010453 quartz Substances 0.000 claims description 51
- 238000005468 ion implantation Methods 0.000 claims description 36
- 238000010438 heat treatment Methods 0.000 claims description 35
- 239000001257 hydrogen Substances 0.000 claims description 26
- 229910052739 hydrogen Inorganic materials 0.000 claims description 26
- 239000010409 thin film Substances 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 21
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 20
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 13
- 230000003746 surface roughness Effects 0.000 claims description 13
- 238000004381 surface treatment Methods 0.000 claims description 7
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000001994 activation Methods 0.000 claims 2
- 238000009499 grossing Methods 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 41
- 206010040844 Skin exfoliation Diseases 0.000 description 26
- 239000007789 gas Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 238000012546 transfer Methods 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- -1 hydrogen ions Chemical class 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000008707 rearrangement Effects 0.000 description 3
- 229910018557 Si O Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、石英基板上にシリコン膜を有するＳＯＱ基板およびその製造方法に関する。
石英基板上にシリコン薄膜を有するＳＯＱ基板（Silicon on Quartz）は、光学デバイス、例えばＴＦＴ液晶モニタ製造用デバイスなどへの応用が期待されているＳＯＩ基板であり、通常のＳＯＩ基板とは異なった用途をもつ基板として近年注目を浴びている。このようなＳＯＱ基板を得るために、ＳＯＩ層形成用のシリコン基板とハンドリング用基板である石英基板という異種材料基板同士を貼り合わせて石英基板上にシリコン薄膜を形成する方法が提案されている。
従来より、２枚の基板を貼り合わせてＳＯＩ基板を製造する方法として、貼り合せ面側に水素イオンを注入したシリコン基板とハンドリング用基板とを貼り合わせ、概ね５００℃以上の熱処理を施して注入水素イオンの濃度が最も高い領域からシリコン薄膜を熱剥離させるというＳＯＩＴＥＣ法（SmartCut法）が知られており、この方法は、水素イオンの注入で形成された「水素ブリスタ」と呼ばれる高密度の「気泡」を加熱により「成長」させ、この「気泡成長」を利用してシリコン薄膜を剥離するというメカニズムを基礎としている（例えば、特許文献１や非特許文献１）。
しかしながら、上述のＳＯＩＴＥＣ法をＳＯＱ基板の製造方法とする際には以下のような問題が生じる。ＳＯＩＴＥＣ法では、シリコン基板と支持基板（絶縁基板）を貼り合わせた後に５００℃以上の温度で水素イオン注入界面に沿って熱的剥離を行うが、シリコン基板と石英基板のような熱膨張係数の異なる基板同士を貼り合わせた状態で５００℃以上の熱処理を施すと、両基板の熱膨張係数の差異に起因する熱歪が生じ、この熱歪により接合面の剥離やひび割れ等を発生させ易い。このため、比較的低温のプロセスでシリコン薄膜の剥離を完了することが望ましいが、一般に、シリコン基板と石英基板の貼り合わせ面の全面にわたって接合状態を良好なものとして十分な接合強度をもたせるためには、両基板を貼り合わせた状態で比較的高温の熱処理を施す必要がある。
つまり、シリコン基板と石英基板を貼り合せることでＳＯＱ基板を作製する場合には、両基板の熱膨張係数差によって生じる熱歪に起因した接合面の剥離やひび割れ等を回避するために求められる低温プロセス化への要求と、貼り合わせ面の全面で良好な接合状態とするために必要とされる比較的高温での熱処理とは、互いに矛盾する関係となってしまうという問題があり、ＳＯＩＴＥＣ法ではこの問題を解決することができない。
また、５００℃以上の温度で熱的剥離を行うと、この剥離の際にＳＯＩ層の表面荒れが生じる。非特許文献２によれば、１μｍ×１μｍの極めて狭い領域でさえ、Peak to Valley(ＰＶ値)で６５ｎｍ程度の高低差が発生するとされている。このような荒れた表面を平坦化する手法としては、鏡面研磨による方法、あるいは、アルゴン等の雰囲気ガス中で高温（１１００乃至１２００℃程度）熱処理を施す方法などがあるが、石英のガラス転移温度が１０５０乃至１０９０℃であることを考慮すると、後者の高温熱処理により平坦化する方法はＳＯＱ基板の製造方法としては適用できない。
そこで、前者の方法（鏡面研磨法）により平坦化することとなるが、上述の表面荒れの程度（１μｍ×１μｍの領域のＰＶ値で６５ｎｍ程度）から想定すると、ＳＯＱ基板表面全面で考えた場合には１００ｎｍ以上の高低差が発生していると考えられる。したがって、例えばＣＭＰ研磨を施す場合には、研磨代として１００ｎｍ以上が求められることとなるが、このレベルの研磨代では基板の中心と周辺とでの研磨条件の微妙な差異が顕著に現れてきて、ＳＯＱ基板全面において均一なＳＯＱ層の厚みを確保することが困難となる。
また、水素熱処理により表面のシリコンの再配列を促して鏡面を得る方法が知られているが（例えば、非特許文献３）、この平坦化処理も１０４０℃（減圧下）乃至１１５０℃（常圧下）といった高温での熱処理が必要であるため、ＳＯＱ基板の製造プロセスへの適応は難しい。
特許第３０４８２０１号公報
A. J. Auberton-Herve et al., "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS" (Electrochemical Society Proceedings Volume 99-3 (1999) p.93-106).
ＵＣＳ半導体基盤技術研究会監修「ＳＯＩの科学」（Realize社）第二章参照（２０００年）
Sato et. al., "Hydrogen Annealed Silicon-on-Insulator", Appl. Phys. Lett. 65, pp.1924-1926 (1994)
本発明は、このような問題に鑑みてなされたものであり、その目的とするところは、剥離直後のＳＯＱ膜の面荒れを抑制し、且つ、比較的低温（１０００℃以下）の水素熱処理でのＳＯＱ膜の鏡面化を実現することにある。
本発明は、このような課題を解決するために、請求項１に記載の発明は、ＳＯＱ基板の製造方法であって、主面に厚みｔ ox が０．２μｍ以上のシリコン酸化膜を有するシリコン基板の主面に平均イオン注入深さＬが２Ｌ≦ｔ ox の関係を満足する水素イオン注入層を形成するイオン注入工程と、石英基板と前記シリコン基板の少なくとも一方の主面に活性化処理を施す表面処理工程と、前記石英基板と前記シリコン基板の主面同士を貼り合わせる工程と、前記貼り合せ基板の前記シリコン基板からシリコン薄膜を加熱なしに機械的剥離して前記石英基板の主面上にシリコン膜を形成する剥離工程と、前記シリコン膜に１０００℃以下の温度で水素熱処理を施して前記剥離後のシリコン膜を平滑化する工程とを備えている。
好ましくは、前記水素熱処理時の温度範囲は８００℃以上であり（請求項２）、前記水素熱処理の雰囲気中の水素濃度は０．５％以上である（請求項３）。
前記活性化処理はプラズマ処理又はオゾン処理の少なくとも一方で実行することができ（請求項４）、前記貼り合わせる工程の後で前記剥離工程の前に前記石英基板と前記シリコン基板を貼り合わせた状態で３５０℃以下の温度で熱処理する工程を備えるようにしてもよい(請求項５)。
本発明によりＳＯＱ基板の製造プロセスの低温化が図られるため、従来法のような比較的高温領域での剥離が不要となって剥離直後のＳＯＱ膜の面荒れが抑制され、ＳＯＱ基板全面において均一なＳＯＱ膜の厚みを確保することが可能となることに加え、一貫して低温プロセスであるために転写欠陥やスリップ転位の発生が抑制されて高品質のＳＯＱ基板を得ることが可能となる。
以下に、本発明のＳＯＱ基板の製造方法を実施例により説明する。
図１は、本発明のＳＯＱ基板の製造方法のプロセス例を説明するための図である。なお、本実施例では、シリコン基板の表面に予め酸化膜が設けられているが、当該酸化膜は必須のものではなく、酸化膜を設けていない一般のシリコン基板でもよい。
図１（Ａ）に図示されたシリコン基板１０は一般には単結晶Ｓｉ基板であり、ハンドル基板は石英基板２０である。ここで、単結晶Ｓｉ基板１０は、例えば、ＣＺ法（チョクラルスキ法）により育成された一般に市販されているＳｉ基板であり、その導電型や比抵抗率などの電気特性値や結晶方位や結晶径は、本発明の方法で製造されるＳＯＱ基板が供されるデバイスの設計値やプロセスあるいは製造されるデバイスの表示面積などに依存して適宜選択される。なお、上述したように、この単結晶Ｓｉ基板１０の表面（貼り合せ面）には、例えば熱酸化などのよって予め酸化膜１１が形成されている。
貼り合わされる単結晶Ｓｉ基板１０および石英基板２０の直径は同一であり、後のデバイス形成プロセスの便宜のため、石英基板２０にも単結晶Ｓｉ基板１０に設けられているオリエンテーション・フラット（ＯＦ）と同様のＯＦを設けておき、これらのＯＦ同士を一致させて貼り合わせるようにすると好都合である。
先ず、単結晶Ｓｉ基板１０の表面に酸化膜１１を介して水素イオンを注入する（図１（Ｂ））。このイオン注入面が後の「接合面（貼り合せ面）」となる。水素イオン注入により、単結晶Ｓｉ基板１０の表面近傍の所定の深さ（平均イオン注入深さＬ）に均一なイオン注入層１２が形成され、単結晶Ｓｉ基板１０の表面領域での平均イオン注入深さＬに対応する領域には、当該領域に局在する「微小気泡層」が形成される（図４（Ｃ））。
水素のイオン注入時のドーズ量は、ＳＯＱ基板の仕様等に応じて、例えば１×１０16〜４×１０17ａｔｏｍｓ／ｃｍ2の範囲で適当な値が選択される。なお、SmartCut法でＳＯＩ基板を作製する場合には、水素イオンのドーズ量が１×１０17ａｔｏｍｓ／ｃｍ2を越えるとその後に得られるＳＯＩ層の表面荒れが生じるとされ、７×１０16ａｔｏｍｓ／ｃｍ2程度のドーズ量に設定するのが一般的である。しかし、本発明者らの検討によれば、従来法において生じるとされていた上記イオン注入条件で生じるＳＯＩ層の表面荒れの原因は、水素イオンのドーズ量そのものではなく、シリコン薄膜を剥離してＳＯＩ層を得るために採用されている比較的高温（例えば５００℃）の熱処理工程にあることが明らかとなった。
上述したように、SmartCut法でＳＯＩ基板を作製する際には、シリコン基板の貼り合せ面側に水素イオンを注入して「水素ブリスタ」と呼ばれる「気泡」を高密度で発生させ、比較的高温の熱処理により生じる「水素ブリスタ」の「気泡成長」を利用してシリコン薄膜を熱剥離している。ここで、「気泡成長」は水素原子の拡散現象に他ならないから、高ドーズ条件で形成されることとなる極めて高密度の「気泡」が「成長」する過程においては水素原子の拡散が顕著に生じていることとなる。そして、このような原子拡散現象がＳＯＩ層の表面荒れを生じさせることとなるとの解釈が可能である。
したがって、本発明のようにシリコン薄膜を低温剥離する場合には、当該剥離処理工程中での水素原子の拡散は著しく抑制されることとなるため、高いドーズ量の水素イオン注入を施したとしてもＳＯＩ層の表面荒れを生じさせることはない。本発明者らは種々のドーズ量で水素イオン注入を施してＳＯＩ層の表面荒れへの影響を調査したが、高々３５０℃程度の低温熱処理でシリコン薄膜の剥離を実行する限り、少なくとも４×１０17ａｔｏｍｓ／ｃｍ2までのドーズ量での表面荒れは認められなかった。
イオン注入層１２の単結晶Ｓｉ基板１０表面（酸化膜１１との界面）からの深さ（平均イオン注入深さＬ）はイオン注入時の加速電圧により制御され、どの程度の厚さのＳＯＱ層を剥離させるかに依存して決定されるが、例えば、平均イオン注入深さＬを０．５μｍ以下とし、加速電圧５０〜１００ＫｅＶなどとする。なお、Ｓｉ結晶中へのイオン注入プロセスにおいて注入イオンのチャネリング抑制のために通常行われているように、単結晶Ｓｉ基板１０のイオン注入面に予め酸化膜等の絶縁膜を形成させておき、この絶縁膜を通してイオン注入を施すようにしてもよい。
このようにしてイオン注入層１２を形成した単結晶Ｓｉ基板１０と石英基板２０のそれぞれの接合面に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施す（図１（Ｄ））。なお、このような表面処理は、接合面となる表面の有機物除去や表面上のＯＨ基を増大させて表面活性化を図るなどの目的で行われるものであり、単結晶Ｓｉ基板１０と石英基板２０の双方の接合面に処理を施す必要は必ずしもなく、何れか一方の接合面にのみ施すこととしてもよい。
この表面処理をプラズマ処理により実行する場合には、予めＲＣＡ洗浄等を施した表面清浄な単結晶Ｓｉ基板および／または石英基板を真空チャンバ内の試料ステージに載置し、当該真空チャンバ内にプラズマ用ガスを所定の真空度となるように導入する。なお、ここで用いられるプラズマ用ガス種としては、酸素ガス、水素ガス、アルゴンガス、またはこれらの混合ガス、あるいは水素ガスとヘリウムガスの混合ガスなどがある。プラズマ用ガスの導入後、１００Ｗ程度の電力の高周波プラズマを発生させ、プラズマ処理される単結晶Ｓｉ基板および／または石英基板の表面に５〜１０秒程度の処理を施して終了する。
表面処理をオゾン処理で実行する場合には、表面清浄な単結晶Ｓｉ基板および／または石英基板を酸素含有の雰囲気とされたチャンバ内の試料ステージに載置し、当該チャンバ内に窒素ガスやアルゴンガスなどのプラズマ用ガスを導入した後に所定の電力の高周波プラズマを発生させ、当該プラズマにより雰囲気中の酸素をオゾンに変換させ、処理される単結晶Ｓｉ基板および／または石英基板の表面に所定の時間の処理が施される。
このような表面処理が施された単結晶Ｓｉ基板１０と石英基板２０の表面を接合面として密着させて貼り合わせる（図１（Ｅ））。上述したように、単結晶Ｓｉ基板１０と石英基板２０の少なくとも一方の表面（接合面）は、プラズマ処理やオゾン処理などにより表面処理が施されて活性化しているために、室温で密着（貼り合せ）した状態でも後工程での機械的剥離や機械研磨に十分耐え得るレベルの接合強度を得ることができる。
なお、図１（Ｅ）の貼り合わせ工程に続いて、単結晶Ｓｉ基板１０と石英基板２０とを貼り合わせた状態で３５０℃以下の温度で熱処理する工程を設けるようにしてもよい。この熱処理工程は、単結晶シリコン基板１０に形成された酸化膜１１と石英基板２０との接合強度を高めるという効果を得ることを主な目的とするものである。
この熱処理温度が３５０℃以下に設定されている主な理由は、上述した「水素ブリスタ」の発生を防ぐことに加え、単結晶シリコンと石英との熱膨張係数差と当該熱膨張係数差に起因する歪量、およびこの歪量と単結晶シリコン基板１０ならびに石英基板２０の厚みを考慮したことによる。
単結晶Ｓｉ基板１０と石英基板２０の厚みが概ね同程度である場合、単結晶シリコンの熱膨張係数（２．３３×１０-6）と石英の熱膨張係数（０．６×１０-6）の間に大きな差異があるために、３５０℃を超える温度で熱処理を施した場合には、両基板間の剛性差に起因して、熱歪によるクラックや接合面における剥離などが生じたり、極端な場合には単結晶シリコン基板や石英基板が割れてしまうということが生じ得る。このような観点から、熱処理温度の上限を３５０℃と選択している。
なお、この熱処理には、水素イオンの注入量によっては、単結晶Ｓｉ基板１０と石英基板２０の両基板間の熱膨張係数差に起因する熱応力を生じさせてイオン注入層１２内のシリコン原子の化学結合を弱化させるという副次的な効果も期待できる。
図１（Ｂ）で図示した水素イオンの注入を比較的高ドーズ量８×１０16〜４×１０17ａｔｏｍｓ／ｃｍ2で実行した場合には、イオン注入層１２内にはＳｉ−Ｈ結合や不対結合手を有するＳｉ原子が高密度で発生している。基板を貼り合わされた状態で熱処理が施されると、シリコン結晶が石英よりも大きな熱膨張係数をもつことに起因して、貼り合せ基板の全面において両基板間に大きな応力が発生する。
イオン注入層１２内の平均イオン注入深さＬに対応する領域に局在する「微小気泡層」には不対結合手をもつＳｉ原子や高密度のＳｉ−Ｈ結合が発生して原子結合状態は局所的に脆弱化された状態にあるから、この状態のイオン注入層１２に上述した基板間熱膨張係数差に起因する応力が付加されると、もともと脆弱な状態の化学結合は容易に切断されることとなってイオン注入層１２内のシリコン原子の化学結合は著しく弱化することとなる。しかも、３５０℃以下という温度はシリコン結晶中での水素原子の拡散が顕著には生じない程度の低温であるから、従来法で問題とされていたＳＯＱ膜の表面荒れが生じることもない。
このような処理に続いて、貼り合わされた基板に何らかの手法により外部衝撃を付与して単結晶シリコンのバルク１４からシリコン膜１３を機械的に剥離して、石英基板２０上に酸化膜１１を介して設けられたＳＯＱ膜が得られる（図１（Ｆ））。なお、シリコン薄膜の剥離のための外部からの衝撃付与の手法としては種々のものがあり得るが、この剥離は加熱なしに実行される。
このようにして得られたＳＯＱ膜の剥離後の表面の１０μｍ×１０μｍの領域を原子間力顕微鏡（ＡＦＭ）で測定したところ、ＲＭＳの平均値は５ｎｍ以下と良好であった。また、ＳＯＱ膜の基板面内バラつき（ＰＶ）は４ｎｍ以下であった。このような比較的平滑な剥離面が得られる理由は、従来の熱剥離とは剥離メカニズムが異なるためである。
このＳＯＱ膜表面の更なる平滑化のために、石英のガラス転移温度以下の１０００℃以下の温度で水素熱処理が施される（図１Ｇ）。なお、この水素熱処理は、水素イオンの注入ダメージの回復効果も奏する。この水素熱処理時の温度条件としては８００乃至１０００℃の範囲とし、その雰囲気中の水素濃度を０．５％以上とすることが好ましい。
剥離直後の表面粗さがＲＭＳ平均値約５ｎｍのサンプルに上記水素熱処理を施した後のＳＯＱ膜の表面粗さをＡＦＭ測定（測定領域１０μｍ×１０μｍ）したところ、ＲＭＳの平均値は０．３ｎｍ以下と良好であった。
本実施例は、シリコン基板１０の主面に酸化膜を設ける場合の厚みについて検討した例である。
図２は、本発明のＳＯＱ基板の製造方法で用いられる単結晶Ｓｉ基板の貼り合わせ面の様子の概要を説明するための断面図（図２（Ａ））、および剥離して得られたシリコン膜を備えたＳＯＱ基板の断面概略図（図２（Ｂ））である。
図２（Ａ）に図示されているように、単結晶Ｓｉ基板１０の一方主面（貼り合わせ面）には膜厚ｔoxのシリコンの酸化膜１１が設けられており、基板表面近傍には水素のイオン注入層１２が平均イオン注入深さＬで形成されている。本実施例においては、石英基板と貼り合わせた後のシリコン薄膜の剥離工程中での転写欠陥やスリップ転位の発生を抑制するために、酸化膜１１の膜厚ｔoxを０．２μｍ以上に設定している。
単結晶Ｓｉ基板１０と石英基板２０とを貼り合わせた後の剥離工程では、図２（Ａ）中に符号１２で示した平均イオン注入深さＬの位置でシリコン薄膜の剥離が生じ、このシリコン薄膜が石英基板２０上に酸化膜１１を介して転写されてＳＯＱ膜１３となる（図２（Ｂ））。
ところが、石英基板２０の貼り合わせ面は理想的な完全平坦面というわけではなく、微視的なラフネスを有していたり、貼り合わせ面上に微小なパーティクル等が付着していたりするために表面凹凸が生じている状態にある。このような貼り合わせ面をもつ石英基板２０と単結晶Ｓｉ基板１０とを接合させると、石英基板２０の表面凹凸等を反映して貼り合わせ面内で局所的な「隙間」が生じ、その結果として局所的に歪が集中し易い領域が発生する。
従来法であれば、接合強度を高めるための「本接合」工程で比較的高温の熱処理が施され、この熱処理工程中で石英基板２０面と酸化膜１１との接合面におけるＳｉとＯの原子再配列が局所的に生じて歪集中は緩和される傾向にあるが、本発明のように一貫した低温プロセスでＳＯＱ基板を作製する場合にはこのような原子再配列に基づく局所的歪緩和を生じさせる熱エネルギが外部から付与されることはないから、単結晶Ｓｉ基板１０と石英基板２０とを貼り合わせ、外部から衝撃を付与するなどしてシリコン薄膜を剥離すると、石英基板２０の表面凹凸等を反映した局所的な歪集中によってスリップ転位や転写不良などの欠陥が生じるといった不都合が生じる。
本発明のＳＯＱ基板の製造方法では、シリコン基板と石英基板との間の熱膨張係数差に起因する熱歪（熱応力）の発生を抑えることを目的として低温プロセスを採用するため、従来法のような両基板の接合強度向上を目的とした比較的高温での熱処理を採用せず、その代わりに、酸化膜１１の膜厚ｔoxを０．２μｍ以上と厚く設定することで単結晶シリコン基板側から剥離される薄膜に十分な機械的強度をもたせ、かつ比較的厚膜の酸化膜に歪を吸収・緩和させることで、剥離工程中での転写欠陥の発生を抑制している。
本発明において酸化膜１１の膜厚ｔoxを０．２μｍ以上に設定する主な理由は、単結晶Ｓｉ基板側から剥離される薄膜（すなわち、酸化膜とシリコン膜）の総厚を厚くして機械的強度を高めることおよび酸化膜に歪を吸収・緩和させることで剥離工程での「転写欠陥」の発生を抑制するためである。なお、本発明において選択される０．２μｍ以上という酸化膜の厚みは、貼り合わせ界面から発生する転写欠陥やスリップ転位等をシリコン薄膜にまで到達させないために有効なものとして経験的に得られた値である。
シリコン膜を剥離して石英基板上に転写する際に単結晶Ｓｉ基板側から剥離される薄膜の機械的強度は、厚みｔSi（＝Ｌ）のシリコン薄膜と厚みｔoxの酸化膜の合計膜厚に依存するから、シリコン薄膜と酸化膜の合計膜厚（ｔSi+ｔox）が厚いほど、ボイドなどの「転写欠陥」の剥離工程での発生を抑制することができる。
例えば、酸化膜１１の厚みが０．１μｍ程度と薄い場合には、この酸化膜１１と石英基板２０の貼り合わせ面との間にパーティクルが介在等して貼り合わせ面内で局所的な「隙間」が生じた場合に、当該領域で局所的に歪が集中し易いためにこれを基点として転写欠陥やスリップ転位が発生し易いが、酸化膜１１の厚みを０．２μｍ以上とした場合には、歪が酸化膜１１中で緩和されてその上に設けられるシリコン膜（ＳＯＱ膜）への応力負荷が軽減されることとなる。
貼り合わせ基板としてシリコン基板同士が選択されたＳＯＩ基板の場合には、ＳＯＩ層となる酸化膜の厚みは一般に０．１μｍ程度とされるが、ＳＯＱ基板においては、ハンドリング用基板としてＳｉ−Ｏ結合からなる石英基板が用いられるから、単結晶シリコン基板の一方主面に設けられるＳｉ−Ｏ結合からなる酸化膜が０．２μｍ以上と厚くても何ら不都合は生じない。なお、このような酸化膜１１は単結晶シリコン基板の表面を熱酸化することで高品質の膜を容易に得ることができる。
また、本発明者らの行った実験によれば、単結晶Ｓｉ基板に設ける酸化膜１１の膜厚（ｔox）がＳＯＱ膜の厚み（すなわち、Ｌでありｔsiでもある）の２倍以上（２Ｌ≦ｔox）となるように選択した場合にも、剥離工程中での欠陥発生が効果的に抑制可能であるとの結果を得た。この場合も、貼り合わせ面内で局所的に生じた歪がＳＯＱ膜の２倍以上（２Ｌ≦ｔox）の厚みの酸化膜により緩和され、その上に設けられるシリコン膜（ＳＯＱ膜）への応力負荷が軽減されるものと考えられる。
したがって、石英基板と貼り合わせる単結晶Ｓｉ基板として、酸化膜の膜厚（ｔox）と水素のイオン注入層の平均イオン注入深さＬが２Ｌ≦ｔoxの関係を満足する基板を用いることとしてもよい。
本発明は、ＳＯＱ基板の製造プロセスの低温化、ＳＯＱ膜の面荒れの抑制、高品質ＳＯＱ基板の提供を可能とする。
１０ シリコン基板
１１ 酸化膜
１２ イオン注入層
１３ シリコン膜
１４ 単結晶シリコンのバルク
２０ 石英基板
１１ 酸化膜
１２ イオン注入層
１３ シリコン膜
１４ 単結晶シリコンのバルク
２０ 石英基板
Claims (6)
- 主面に厚みｔ ox が０．２μｍ以上のシリコン酸化膜を有するシリコン基板の主面に平均イオン注入深さＬが２Ｌ≦ｔ ox の関係を満足する水素イオン注入層を形成するイオン注入工程と、石英基板と前記シリコン基板の少なくとも一方の主面に活性化処理を施す表面処理工程と、前記石英基板と前記シリコン基板の主面同士を貼り合わせる工程と、前記貼り合せ基板の前記シリコン基板からシリコン薄膜を加熱なしに機械的剥離して前記石英基板の主面上にシリコン膜を形成する剥離工程と、前記シリコン膜に１０００℃以下の温度で水素熱処理を施して前記剥離後のシリコン膜を平滑化する工程とを備えていることを特徴とするＳＯＱ基板の製造方法。
- 前記水素熱処理時の温度範囲が８００℃以上である請求項１に記載のＳＯＱ基板の製造方法。
- 前記水素熱処理の雰囲気中の水素濃度が０．５％以上である請求項１又は２に記載のＳＯＱ基板の製造方法。
- 前記活性化処理がプラズマ処理又はオゾン処理の少なくとも一方で実行される
請求項１乃至３の何れか１項に記載のＳＯＱ基板の製造方法。 - 前記貼り合わせる工程の後で前記剥離工程の前に、前記石英基板と前記シリコン基板を貼り合わせた状態で３５０℃以下の温度で熱処理する工程を備えている請求項１乃至４の何れか１項に記載のＳＯＱ基板の製造方法。
- 請求項１乃至５の何れか１項に記載の方法で得られたＳＯＱ基板であって、前記シリコン膜の表面の粗さがＲＭＳで０．３ｎｍ以下であることを特徴とするＳＯＱ基板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006315363A JP5249511B2 (ja) | 2006-11-22 | 2006-11-22 | Ｓｏｑ基板およびｓｏｑ基板の製造方法 |
| EP07022103.1A EP1926139B1 (en) | 2006-11-22 | 2007-11-14 | SOQ substrate and method of manufacturing SOQ substrate |
| US11/984,184 US7790571B2 (en) | 2006-11-22 | 2007-11-14 | SOQ substrate and method of manufacturing SOQ substrate |
| CN2007101864843A CN101188190B (zh) | 2006-11-22 | 2007-11-22 | Soq基板以及soq基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006315363A JP5249511B2 (ja) | 2006-11-22 | 2006-11-22 | Ｓｏｑ基板およびｓｏｑ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008130884A JP2008130884A (ja) | 2008-06-05 |
| JP5249511B2 true JP5249511B2 (ja) | 2013-07-31 |
Family
ID=39155509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006315363A Active JP5249511B2 (ja) | 2006-11-22 | 2006-11-22 | Ｓｏｑ基板およびｓｏｑ基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7790571B2 (ja) |
| EP (1) | EP1926139B1 (ja) |
| JP (1) | JP5249511B2 (ja) |
| CN (1) | CN101188190B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7466961B1 (ja) | 2023-05-29 | 2024-04-15 | 大 西田 | 連結具及び施工方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5143477B2 (ja) | 2007-05-31 | 2013-02-13 | 信越化学工業株式会社 | Ｓｏｉウエーハの製造方法 |
| JP4967842B2 (ja) * | 2007-06-18 | 2012-07-04 | セイコーエプソン株式会社 | シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス |
| JP5248838B2 (ja) * | 2007-10-25 | 2013-07-31 | 信越化学工業株式会社 | 半導体基板の製造方法 |
| US7820527B2 (en) * | 2008-02-20 | 2010-10-26 | Varian Semiconductor Equipment Associates, Inc. | Cleave initiation using varying ion implant dose |
| JP5868003B2 (ja) * | 2011-01-14 | 2016-02-24 | 三菱電機株式会社 | 平面導波路型レーザ装置およびその製造方法 |
| CN102259829A (zh) * | 2011-07-04 | 2011-11-30 | 上海先进半导体制造股份有限公司 | 隔离腔体及其制造方法 |
| KR101938755B1 (ko) * | 2014-07-10 | 2019-01-15 | 가부시키가이샤 사이콕스 | 반도체 기판 및 반도체 기판의 제조 방법 |
| US12007695B2 (en) * | 2020-01-15 | 2024-06-11 | Board Of Regents, The University Of Texas System | Rapid large-scale fabrication of metasurfaces with complex unit cells |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57149301A (en) | 1981-03-11 | 1982-09-14 | Daiichi Togyo Kk | Novel polysaccharide having coagulating property |
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JP2001291851A (ja) * | 1996-11-15 | 2001-10-19 | Canon Inc | 半導体部材の製造方法 |
| JP3927977B2 (ja) * | 1996-12-18 | 2007-06-13 | キヤノン株式会社 | 半導体部材の製造方法 |
| CA2194653A1 (en) * | 1997-01-08 | 1998-07-08 | Junichi Matsushita | Hydrogen heat treatment method of silicon wafers using a high-purity inert substitution gas |
| JP3697052B2 (ja) * | 1997-03-26 | 2005-09-21 | キヤノン株式会社 | 基板の製造方法及び半導体膜の製造方法 |
| JP2877800B2 (ja) * | 1997-03-27 | 1999-03-31 | キヤノン株式会社 | 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体 |
| US6413874B1 (en) * | 1997-12-26 | 2002-07-02 | Canon Kabushiki Kaisha | Method and apparatus for etching a semiconductor article and method of preparing a semiconductor article by using the same |
| JP3697106B2 (ja) * | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
| JP3395661B2 (ja) * | 1998-07-07 | 2003-04-14 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| JPH11274018A (ja) * | 1998-10-09 | 1999-10-08 | Canon Inc | 複合部材の分離方法および半導体基体の作製方法 |
| EP1212787B1 (en) * | 1999-08-10 | 2014-10-08 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
| JP4103391B2 (ja) * | 1999-10-14 | 2008-06-18 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| US7094667B1 (en) * | 2000-12-28 | 2006-08-22 | Bower Robert W | Smooth thin film layers produced by low temperature hydrogen ion cut |
| JP2004063730A (ja) * | 2002-07-29 | 2004-02-26 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハの製造方法 |
| JP2004247610A (ja) * | 2003-02-14 | 2004-09-02 | Canon Inc | 基板の製造方法 |
| EP1605504B1 (en) * | 2004-06-10 | 2011-05-25 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Method for manufacturing a SOI wafer |
| JP5183874B2 (ja) * | 2004-12-28 | 2013-04-17 | 信越化学工業株式会社 | Ｓｏｉウエーハの製造方法 |
| FR2881573B1 (fr) * | 2005-01-31 | 2008-07-11 | Soitec Silicon On Insulator | Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes |
-
2006
- 2006-11-22 JP JP2006315363A patent/JP5249511B2/ja active Active
-
2007
- 2007-11-14 US US11/984,184 patent/US7790571B2/en active Active
- 2007-11-14 EP EP07022103.1A patent/EP1926139B1/en active Active
- 2007-11-22 CN CN2007101864843A patent/CN101188190B/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7466961B1 (ja) | 2023-05-29 | 2024-04-15 | 大 西田 | 連結具及び施工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1926139A3 (en) | 2011-05-04 |
| US20080119028A1 (en) | 2008-05-22 |
| CN101188190A (zh) | 2008-05-28 |
| US7790571B2 (en) | 2010-09-07 |
| CN101188190B (zh) | 2012-08-08 |
| EP1926139B1 (en) | 2013-10-23 |
| EP1926139A2 (en) | 2008-05-28 |
| JP2008130884A (ja) | 2008-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5249511B2 (ja) | Ｓｏｑ基板およびｓｏｑ基板の製造方法 | |
| JP2007220782A (ja) | Ｓｏｉ基板およびｓｏｉ基板の製造方法 | |
| JP2008153411A (ja) | Ｓｏｉ基板の製造方法 | |
| JP5064692B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP6070954B2 (ja) | 補剛層を有するガラス上半導体基板及びその作製プロセス | |
| TWI545614B (zh) | 低溫下分離半導體層之方法 | |
| WO2007072632A1 (ja) | Ｓｏｉ基板およびｓｏｉ基板の製造方法 | |
| JP5284576B2 (ja) | 半導体基板の製造方法 | |
| EP0843346A2 (en) | Method of manufacturing a semiconductor article | |
| TW200931507A (en) | Semiconductor wafer re-use in an exfoliation process using heat treatment | |
| TWI450366B (zh) | Semiconductor substrate manufacturing method | |
| JP4720163B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| TWI437644B (zh) | Semiconductor substrate manufacturing method | |
| WO2003079447A1 (fr) | Procede de production de plaquettes par collage | |
| JP5064693B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP4720164B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP5019852B2 (ja) | 歪シリコン基板の製造方法 | |
| WO2010137683A1 (ja) | Ｓｏｉ基板の製造方法 | |
| WO2017217129A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2008263010A (ja) | Ｓｏｉ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120829 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130131 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130412 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5249511 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |