JP4585197B2 - レイアウト設計方法およびフォトマスク - Google Patents

レイアウト設計方法およびフォトマスク Download PDF

Info

Publication number
JP4585197B2
JP4585197B2 JP2003424914A JP2003424914A JP4585197B2 JP 4585197 B2 JP4585197 B2 JP 4585197B2 JP 2003424914 A JP2003424914 A JP 2003424914A JP 2003424914 A JP2003424914 A JP 2003424914A JP 4585197 B2 JP4585197 B2 JP 4585197B2
Authority
JP
Japan
Prior art keywords
pattern
grid
photomask
hole
lattice point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003424914A
Other languages
English (en)
Other versions
JP2005183793A (ja
Inventor
徹也 国分
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2003424914A priority Critical patent/JP4585197B2/ja
Priority to US11/016,762 priority patent/US7376931B2/en
Priority to KR1020040110039A priority patent/KR100593219B1/ko
Publication of JP2005183793A publication Critical patent/JP2005183793A/ja
Application granted granted Critical
Publication of JP4585197B2 publication Critical patent/JP4585197B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、半導体集積回路の製造工程のうち露光工程でフォトレジストにホールパターンを形成するために用いるフォトマスクと、そのホールパターンについてフォトマスク上の配置を決めるためのレイアウト設計方法とに関する。
半導体集積回路のコンタクトホールおよび配線等のパターンを配置するためのレイアウト設計は回路の種類によって異なる。所定の論理回路を単位回路として複数配置されたスタンダードセル方式等の大規模集積回路では、コンタクトホールおよびＶｉａホールなどのホールパターンを、互いに直交する仮想グリッドの格子点に配置するレイアウト設計手法が用いられる。ホールパターンを格子点上に配置する理由は、大きく分けて２つある。
１つ目は、ＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）を用いた自動配置配線ツールに対応させるためである。セル、配線パターン、およびホールパターンを回路設計に合わせて定められた格子点上に配置することにより、予め格納されたプログラムにしたがって処理を実行するＣＡＤが、回路設計どおりに配線を配置しやすくなる。
２つ目は、フォトリソグラフィに対応させるためである。ホールパターンを配置する際、配列間隔の等しい仮想グリッドの交点となる格子点にホールパターンをアレイ状に配置するようにすれば、露光工程において、隣り合うホールパターンからの光の干渉を利用して、目標どおりの寸法および形状のホールパターンをフォトレジストに加工しやすくなる。また、ホールパターンがアレイ状に配列することなく、単に仮想グリッドの格子点上に配置されているだけでも、ＯＰＣ（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ：光学近接効果補正）における補正形状の発生が容易になるという利点がある。
近年、半導体集積回路の微細化および高集積化に伴い、特にフォトリソグラフィへの対応としてのホールパターン設計方法が重要になっており、ホールパターンの仮想グリッド格子点上への配置と変形照明法や位相シフトマスクとの組み合わせが提案されている（例えば、特許文献１参照）。
次に、スタンダードセル方式の半導体集積回路で単位回路となるプリミティブセルのレイアウトの例について説明する。
図５は従来の技術によるプリミティブセルの一構成例のレイアウトパターンを示す図である。図５は２入力ＮＡＮＤゲートの場合を示す。このプリミティブセルでは、Ｎ型ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタおよびＰ型ＭＯＳトランジスタを有する２入力ＮＡＮＤゲートの場合を示す。なお、「ＭＯＳトランジスタ」を以下では単に「トランジスタ」と称する。また、Ｎ型ウェル、Ｐ型ウェル、およびウェル電位固定のためのＮ型拡散層とＰ型拡散層等は図に示すことを省略している。
図５に示すプリミティブセルは、Ｎ型トランジスタのソース電極およびドレイン電極となるＮ型拡散層４と、Ｐ型トランジスタのソース電極およびドレイン電極となるＰ型拡散層５と、トランジスタのゲート電極６と、素子間を接続するためのメタル配線２の各パターンが配置されている。このレイアウトパターンでは、レイアウト設計で用いられる仮想グリッド１が格子状に設定されている。そして、コンタクトホール３が、互いに直交する仮想グリッド１の交点となる格子点上に配置されている。
なお、符号７は、隣り合うセルとの境を示すセル境界である。また、以下では、仮想グリッド１の間隔を仮想グリッドサイズと称し、仮想グリッドサイズのｎ倍（ｎは整数）の寸法をｎ仮想グリッドサイズと称する。
図５に示すように、Ｐ型トランジスタのゲート電極６を挟んで隣り合うコンタクトホール３の中心間距離を仮想グリッドサイズに設定している。その理由について、以下に説明する。
コンタクトホール３のサイズが、例えば、０．０９μｍ×０．０９μｍとする。そして、半導体集積回路の露光工程における解像限界の最小ピッチである解像限界ピッチについて、コンタクトホール３の解像限界ピッチが、例えば、０．１８μｍであるとする。このとき、仮想グリッドサイズをコンタクトホール３の解像限界ピッチの０．１８μｍに設定すると、ゲート電極６とコンタクトホール３のクリアランスを確保する必要から、ゲート電極６を挟んで隣り合うコンタクトホール３を隣接の格子点に配置できなくなる。仮想グリッドを１つ分空けて２仮想グリッドサイズのピッチで配置すると、今度はゲート電極６を挟んで隣り合うコンタクトホール３が０．３６μｍのピッチで配置されることになり、レイアウト基準に対する余裕が大きくなって面積的に不利になる。そこで、図５に示すように、ゲート電極６を挟んで隣り合うコンタクトホール３を関係する全ての設計基準を満たす最小のピッチ（例えば、０．２７μｍ）で配置し、このときのコンタクトホール３のピッチを仮想グリッドサイズとすると、セルサイズを効率的に小さくすることができる。
次に、図５に示したプリミティブセルのコンタクトホール１１の露光工程用フォトマスクについて説明する。
図６はコンタクトホールの露光工程用フォトマスクを示す図である。なお、図５に示したコンタクトホール３をフォトマスク２９上では符号１１で示す。
図６のフォトマスク２９に示すように、コンタクトホール１１が仮想グリッド１０の格子点に配置されている。また、コンタクトホール１１が配置されていない格子点には、コンタクトホール１１よりもサイズの小さい補助パターン１２が配置されている。この補助パターン１２のサイズは、ウェハ上に形成されたフォトレジストへの露光工程においてフォトレジストが開口しない大きさ、すなわち解像限界よりも小さい大きさに設定されている。なお、仮想グリッド１０は実際のフォトマスクには形成されない。
次に、補助パターン１２を設けることによる作用および効果について説明する。
補助パターン１２を設けていないフォトマスクを用いてコンタクトホール１１をフォトレジストに形成する際、コンタクトホール１１のうち隣接の格子点にホールパターンが配置されていない孤立ホールに合わせて露光条件を設定して露光すると、孤立ホールのフォトレジストの開口サイズは目標どおりに形成されるが、隣接の格子点にホールパターンが配置された密集ホールでは目標よりもサイズが大きくなってしまう。反対に、密集ホールに合わせて露光条件を設定して露光すると、孤立ホールのフォトレジストの開口サイズが目標よりも小さくなってしまう。
これに対して、補助パターン１２を設けると、図６に示したレイアウトパターン図において各ホールの光学条件が均一になる。そのため、パターン疎密差による寸法変化（近接効果）が低減する。近接効果が低減して孤立ホールと密集ホールとの寸法差が小さくなると、結果としてフォーカスマージンが拡大し、微細なホールパターンの形成が容易になる。
特開平１１−１３５４０２号公報
従来技術における仮想グリッドサイズは、隣接するコンタクトホールを解像できる限界のピッチ以上の寸法に設定される。また、コンタクトホールの解像限界ピッチ以上の大きさであって、コンタクトホール以外の他の設計基準上の制約から決定されることもある。さらに、上述したように、スタンダードセル方式におけるプリミティブセルの場合は、通常、トランジスタのゲート電極を挟んで隣り合うコンタクトホールの中心間距離が仮想グリッドサイズに設定される。
しかし、従来技術の設計手法で全てのコンタクトホールを仮想グリッドの格子点に配置しようとすると、場所によってはコンタクトホール間隔が必要以上に空いてしまい、コンタクトホールと接続されるゲート電極、拡散層、およびメタル配線の配置が必要以上に疎になり、コンタクトホールを自由に配置した場合に比べて、セル面積が増大する場合がある。以下に、具体例を説明する。
例えば、図５に示した仮想グリッドの横方向の配列をＸ方向仮想グリッドとし、縦方向の配列をＹ方向仮想グリッドとすると、図５に示したプリミティブセルでは、ゲート電極上のコンタクトホールと拡散層上のコンタクトホールがＸ方向仮想グリッドの同じ線上に配置されている。その結果として、ゲート電極上コンタクトホール付近のメタル配線が大きく横方向にはみ出すようなレイアウトとなっている。セルサイズは仮想グリッドサイズの整数倍で構成されるため、図５のセル境界７で示されるような、無駄なスペースを含むセルとなる。このようなプリミティブセルの面積の増大は、ひいてはチップ全体の面積の増大につながる。
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、回路パターン面積を縮小可能とした半導体集積回路のレイアウト設計方法、およびフォトマスクを提供することを目的とする。
上記目的を達成するための本発明のレイアウト設計方法は、ホールパターンを互いに直交する仮想グリッドの交点である格子点に配置する半導体集積回路のレイアウト設計方法であって、
前記仮想グリッドのサイズが前記半導体集積回路の露光工程の解像限界ピッチよりも小さく、前記サイズの２倍が前記解像限界ピッチ以上の大きさであり、
前記ホールパターンを前記格子点に配置し、かつ、該ホールパターンの格子点に最も近い格子点である隣接格子点には他のホールパターンを配置せず、
前記ホールパターンが配置されていない格子点のうち、該ホールパターンの前記隣接格子点を除く格子点の一部に、前記露光工程にてフォトレジストにパターンが転写されない大きさを有する補助パターンを配置することを特徴とするものである。
この場合、前記仮想グリッドのサイズが、前記半導体集積回路の露光工程におけるホールパターンの解像限界ピッチよりも小さいこととしてもよい。
また、上記本発明のフォトマスクにおいて、前記補助パターンの格子点に最も近い格子点である隣接格子点に他の補助パターンが配置されていないこととしてもよい。
また、上記本発明のフォトマスクにおいて、前記ホールパターンの格子点から、前記ホールパターンを配置できる最小ピッチである最密ピッチの整数倍の位置に配置された補助パターンの前記隣接格子点に他の補助パターンが配置されていないこととしてもよい。
さらに、上記本発明のフォトマスクにおいて、前記ホールパターンおよび前記補助パターンの各パターンの格子点を中心として前記最密ピッチを半径とする円内の他の格子点に補助パターンが配置されていないこととしてもよい。
また、本発明のレイアウト設計方法は、ホールパターンを互いに直交する仮想グリッドの交点である格子点に配置する半導体集積回路のレイアウト設計方法であって、
前記仮想グリッドの直交する２方向の配列のうちいずれか一方の配列の間隔が前記半導体装置の露光工程の解像限界ピッチよりも小さく、かつ他方の配列の間隔が前記解像限界ピッチ以上の大きさであり、
前記ホールパターンを前記仮想グリッドの格子点に配置したとき、前記解像限界ピッチよりも小さい間隔を有する配列方向については、最も近い格子点である隣接格子点に他のホールパターンを配置しないことを特徴とするものである。
一方、上記目的を達成するための本発明のフォトマスクは、上記レイアウト設計方法によって設計された半導体集積回路の露光工程に用いられるフォトマスクであって、
フォトマスク上の仮想グリッドの格子点にホールパターンが配置されており、該ホールパターンが配置されていない格子点の一部に、前記露光工程にてフォトレジストにパターンが転写されない大きさを有する補助パターンが配置されている構成である。
また、上記本発明のフォトマスク上の仮想グリッドにおいて、前記ホールパターンが該仮想グリッドの格子点に配置されており、前記解像限界ピッチよりも小さい間隔を有する配列方向については、前記ホールパターンに最も近い格子点である隣接格子点に前記補助パターンが配置されていないこととしてもよい。
さらに、上記本発明のフォトマスク上の仮想グリッドにおいて、前記補助パターンが該仮想グリッドの格子点に配置されており、前記解像限界ピッチよりも小さい間隔を有する配列方向については、前記補助パターンに最も近い格子点である隣接格子点に他の補助パターンが配置されていないこととしてもよい。
本発明では、上記いずれかのレイアウト設計方法によるホールパターンの配置、およびフォトマスクの製造がなされる。そのため、このフォトマスクを用いて製造される半導体集積回路のチップ面積が従来よりも小さくなる。
本発明では、仮想グリッド格子点へのホールパターン配置による利点を保持しつつ、パターン全体の面積の縮小を図ることができる。
本発明のレイアウト設計方法は、露光工程の解像限界の最小ピッチである解像限界ピッチよりも小さい間隔の仮想グリッドを設定し、ホールパターンを仮想グリッドの交点である格子点に配置し、ホールパターンから最も近い格子点である隣接格子点には他のホールパターンを配置しないものである。
（実施形態１）
本発明の構成について説明する。
図１は本発明のレイアウト設計方法によるプリミティブセルの一構成例のレイアウトパターンを示す図である。図１は２入力ＮＡＮＤゲートの場合を示す。
図１に示すように、従来と同様に、プリミティブセルはＰ型トランジスタとＮ型トランジスタとを有し、コンタクトホール３は、互いに直交する仮想グリッド１の格子点上に配置されている。
本実施形態では、仮想グリッドサイズがコンタクトホール３の解像限界ピッチよりも小さい寸法である。また、２仮想グリッドサイズが解像限界ピッチ以上の大きさになっている。コンタクトホールは仮想グリッド１の格子点上に配置されているが、あるホールパターンに着目すると、その最隣接の格子点には他のホールパターンが配置されていない。
図１に示すように、Ｐ型トランジスタのゲート電極６を挟んで隣り合うコンタクトホール３の格子点間の寸法が２仮想グリッドサイズになっている。この２仮想グリッドサイズはコンタクトホール３の格子点間寸法のうち最小ピッチに相当する。以下では、このコンタクトホール３の最小ピッチを最密ピッチと称する。
次に、図１に示したプリミティブセルのコンタクトホール３の露光工程用フォトマスクについて説明する。
図２はコンタクトホールの露光工程用フォトマスクを示す図である。従来と同様に、図１に示したコンタクトホール３をフォトマスク９上では符号１１で示す。
フォトマスク９には、従来と同様にコンタクトホール１１が仮想グリッド１０の格子点に配置されている。そして、図１で説明したのと同様に、本実施形態では、仮想グリッドサイズはコンタクトホール１１の解像限界ピッチよりも小さく、２仮想グリッドサイズが解像限界ピッチ以上の大きさになっている。なお、仮想グリッド１０は実際のフォトマスクには形成されない。
コンタクトホール１１が配置されていない格子点の一部には、コンタクトホール１１よりもサイズの小さい補助パターン１２が配置されている。この補助パターン１２のサイズは、ウェハ上に形成されたフォトレジストへの露光工程においてフォトレジストが開口しない大きさ、すなわち解像限界よりも小さい大きさに設定されている。さらに、図２に示すように、コンタクトホール１１および補助パターン１２の各パターンの格子点から最も近い格子点である隣接格子点には、コンタクトホール１１および補助パターン１２のどちらも配置されていない。このように、コンタクトホール１１および補助パターン１２のどちらも配置されない格子点があるのは、従来技術の場合とは異なり、仮想グリッドサイズがコンタクトホール１１の解像限界ピッチよりも小さく、コンタクトホール１１のない全ての格子点に補助パターン１２を配置することは現実的ではないからである。また、露光工程における光学条件を従来並みに確保するためでもある。
また、本実施形態では、ホールパターン１１の格子点から最密ピッチの整数倍の位置に配置された補助パターン１２の隣接格子点に他の補助パターン１２を配置していない。そのため、パターンの開口密度がより均一になり露光工程における光学条件がさらに向上する。
さらに、ホールパターン１１および補助パターン１２の各パターンの格子点を中心として最密ピッチを半径とする円内の他の格子点に補助パターン１２を配置していない。これにより、各パターンの格子点を頂点として仮想グリッドで形成される最小四角形において、各パターンの格子点の対角の頂点にも補助パターンが配置されなくなり、パターンの開口密度がさらに均一になる。
上述のレイアウト設計方法では、全てのコンタクトホール１１と補助パターン１２が完全に規則的に並ぶことはなくなるものの、コンタクトホール１１が密に配置されている箇所には補助パターン１２が配置されない。また、コンタクトホール１１が孤立している箇所では仮想グリッドサイズの２倍のピッチで補助パターン１２が配置されるため、結果として適度な間隔で補助パターン１２が挿入され、露光時の解像度やフォーカスマージンが従来技術と同程度に保たれる。
次に、本実施形態のレイアウト設計方法によるセル面積の従来のセル面積に対する面積縮小率について説明する。ここでは、ＡｒＦステッパ（光源波長：１９３ｎｍ）を用いた場合とする。また、コンタクトホールのサイズを０．０９μｍ×０．０９μｍ、コンタクトホールの解像限界ピッチを０．１８μｍとする。
従来技術となる図５に示した構成の仮想グリッドでは、ゲート電極６を挟んで隣り合うコンタクトホール３のピッチを仮想グリッドサイズとしていた。このピッチを仮に０．２７μｍとすると、２入力ＮＡＮＤゲートのセル面積は、（０．２７μｍ×７仮想グリッド）×（０．２７μｍ×１１仮想グリッド）＝５．６１μｍ2となる。
これに対し、本実施形態のレイアウト設計方法を用いると、２仮想グリッドサイズが解像限界ピッチの０．１８μｍ以上であればよいので、例えば、１仮想グリッドサイズを０．１３５μｍにすることができる。図１に示した２入力ＮＡＮＤゲートで仮想グリッドサイズを０．１３５μｍとすると、ゲート電極６を挟んで隣り合うコンタクトホールのピッチは従来例と同じ０．２７μｍ（０．１３５μｍ×２仮想グリッド）であるにもかかわらず、セルの面積は（０．１３５μｍ×１２仮想グリッド）×（０．１３５μｍ×２１仮想グリッド）＝４．５９μｍ2となり、従来例に比べ約１８％の面積縮小が可能となる。図１には、セル面積の違いを比較しやすいように、図５に示した２入力ＮＡＮＤゲートの場合による従来のセル境界８を示す。
本発明のレイアウト設計方法を用いることにより、セルの面積、ひいてはチップの面積を縮小することができる。
本発明のレイアウト設計方法により作製されたフォトマスクでは、各コンタクトホールの光学条件がほぼ均一となるため、全てのコンタクトホールを均一な大きさで解像することができる。また、本発明のレイアウト設計では、コンタクトホールの配置を決めるための設計の際、仮想グリッドが解像限界となるコンタクトホールのピッチよりも小さいサイズとなっているため、従来技術に比べてコンタクトホール配置の自由度が増し、結果としてセル内の無駄なスペースを排し、セルの面積を縮小することができる。
なお、本実施形態ではプリミティブセルのコンタクトホールを例として用いているが、同様に「Ｖｉａホールを最隣接仮想グリッド上に配置しない」という制約の下にＶｉａホールの配置およびフォトマスクの作製を行うことにより、Ｖｉａホール配置場所の自由度が向上し、面積の縮小を図ることができる。
また、コンタクトホールの解像限界ピッチを２等分した値を仮想グリッドサイズとしたが、２より大きい値で等分してもよい。コンタクトホールの解像限界ピッチをｎ（ｎは整数）等分した場合、仮想グリッドサイズはコンタクトホールの解像限界ピッチよりも小さく、ｎ仮想グリッドサイズが解像限界ピッチ以上の大きさになっている。
（実施形態２）
本実施形態は、実施形態１の図１で示した仮想グリッドの配列方向が横方向のＸ方向と、配列方向が縦方向のＹ方向とで仮想グリッドサイズが異なる点が特徴となる。
本実施形態の構成について説明する。なお、実施形態１と同様な構成については同一の符号を付し、その詳細な説明を省略する。
図３は本実施形態のレイアウト設計方法によるプリミティブセルの一構成例のレイアウトパターンを示す図である。図３は、実施形態１と同様に、２入力ＮＡＮＤゲートの場合を示す。
図３のＸ方向仮想グリッド３１ａをＸ０〜Ｘ１２とし、Ｙ方向仮想グリッド３１ｂをＹ０〜Ｙ１５としている。Ｘ方向の仮想グリッドサイズは、実施形態１と同様に、コンタクトホール１１の解像限界ピッチよりも小さく、また、Ｘ方向の２仮想グリッドサイズは解像限界ピッチ以上の大きさになっている。これに対し、Ｙ方向の仮想グリッドサイズは解像限界ピッチ以上の大きさに設定されている。このように、Ｘ方向とＹ方向で仮想グリッドサイズが異なっている。
次に、本実施形態のレイアウト設計方法によるセル面積の従来のセル面積に対する面積縮小率について説明する。なお、光源波長、コンタクトホールのサイズ、および解像限界等の条件を実施形態１と同様とする。
図３において、Ｘ方向の仮想グリッドサイズを０．１３５μｍ、Ｙ方向の仮想グリッドサイズを解像限界ピッチの０．１８μｍと設定する。こうすることで、セルの上下辺に位置するウェル電位固定用のコンタクトホールと、トランジスタのソース電極およびドレイン電極の拡散層上のコンタクトホールとの間隔が最適化され、実施形態１に比べて、さらに面積縮小が可能となる。
図３に示したセルでは、面積が（０．１３５μｍ×１２仮想グリッド）×（０．１８μｍ×１５仮想グリッド）＝４．３７μｍ２となり、図５に示した従来例に対して約２２％の面積縮小となる。図３には、セル面積の違いを比較しやすいように、図５に示した２入力ＮＡＮＤゲートの場合による従来のセル境界８を示す。このようにＸ方向とＹ方向で異なる仮想グリッドサイズを用いることで、コンタクトホール配置の自由度がさらに向上し、セル面積をより小さくすることが可能となる。
上述の寸法例（Ｘ方向の仮想グリッドサイズ＝０．１３５μｍ、Ｙ方向の仮想グリッドサイズ＝０．１８μｍ）の場合のコンタクトホールのフォトマスクについて説明する。
図４は、コンタクトホールの露光工程用フォトマスクを示す図である。図３に示したコンタクトホール３をフォトマスク１９上では符号１１で示す。なお、Ｘ方向仮想グリッド３１ａおよびＹ方向仮想グリッド３１ｂは実際のフォトマスクには形成されない。
図４のフォトマスク１９に示すように、Ｘ方向の仮想グリッドサイズが０．１３５μｍなので、Ｘ方向に隣接する格子点への補助パターン１２の配置が困難であるが、Ｙ方向の仮想グリッドサイズは０．１８μｍ（＝解像限界ピッチ）なので、Ｙ方向に隣接する格子点上には補助パターン１２を配置することができる。
なお、補助パターン１２は、実施形態１と同様に、コンタクトホールパターン１１が配置されていない格子点の一部に配置されているが、本実施形態では、Ｘ方向グリッド３１ａの配列方向について、コンタクトホール１１の隣接格子点には配置されない。また、Ｘ方向グリッド３１ａの配列方向については、補助パターン１２の隣接格子点に他の補助パターン１２が配置されない。パターンの開口密度がより均一になり露光工程における光学条件がより向上する。
本実施形態では、上述のようにして、Ｘ方向とＹ方向でそれぞれ状況に応じた最適な仮想グリッドサイズを決めることで、セルサイズを最小にするような最適のコンタクトホール配置のための仮想グリッドが設定される。
なお、本実施形態ではプリミティブセルのコンタクトホールを例として用いているが、同様に、Ｖｉａホール配置のために、Ｘ方向とＹ方向で異なる間隔の仮想グリッドが設定されることにより、Ｖｉａホール配置場所の自由度が向上し、面積の縮小を図ることができる。
また、グリッドのＸ方向について解像限界ピッチを２等分した値を仮想グリッドサイズとしたが、２より大きい値で等分してもよい。コンタクトホールの解像限界ピッチをｎ（ｎは整数）等分した場合、Ｘ方向の仮想グリッドサイズはコンタクトホールの解像限界ピッチよりも小さく、ｎ仮想グリッドサイズが解像限界ピッチ以上の大きさになっている。
また、Ｙ方向の仮想グリッドサイズを解像限界ピッチとしたが、解像限界ピッチよりも大きくしてもよい。また、Ｙ方向の仮想グリッドサイズを実施形態１と同様にし、Ｘ方向の仮想グリッドサイズを解像限界ピッチ以上の大きさにしてもよい。
また、仮想グリッドのＸ方向、Ｙ方向でそれぞれ仮想グリッドサイズを固定としたが、プリミティブセル内やチップ内の特定の領域毎に異なる仮想グリッドを定義することで、ホール形成工程の近接効果を低減できる範囲内でホール配置の自由度を上げることもできる。
上記実施形態１および実施形態２において、本発明の補助パターンを有するフォトマスクは、輪帯状光源や４点状光源を用いた変形照明による露光を行うことで、ホール解像度の向上が期待できる。また、本発明のフォトマスクにおいて、周期的に配列されたホールパターン／補助パターンに対し、１つ置きに位相シフターを配置することで解像度を向上させることもできる。さらに、本発明のフォトマスクのパターンに対し、適切なＯＰＣを施してもよい。
実施形態１のレイアウト設計手法によって設計されたプリミティブセルのレイアウトパターンを示す図である。 図1に示したレイアウトパターンに対応するコンタクトホールの露光工程用フォトマスクを示す図である。 実施形態２のレイアウト設計手法によって設計されたプリミティブセルのレイアウトパターンを示す図である。 図３に示したレイアウトパターンに対応するコンタクトホールの露光工程用フォトマスクを示す図である。 従来のレイアウト設計手法によって設計されたプリミティブセルのレイアウトパターンを示す図である。 図５に示したレイアウトパターンに対応するコンタクトホールの露光工程用フォトマスクを示す図である。
符号の説明
１、１０ 仮想グリッド
２ メタル配線
３、１１ コンタクトホール
４ Ｎ型拡散層
５ Ｐ型拡散層
６ ゲート電極
７ セル境界
８ 従来のセル境界
９、１９、２９ フォトマスク
１２ 補助パターン
３１ａ Ｘ方向仮想グリッド
３１ｂ Ｙ方向仮想グリッド

Claims (8)

  1. ホールパターンを互いに直交する仮想グリッドの交点である格子点に配置する半導体集積回路のレイアウト設計方法であって、
    前記仮想グリッドのサイズが前記半導体集積回路の露光工程の解像限界ピッチよりも小さく、前記サイズの２倍が前記解像限界ピッチ以上の大きさであり、
    前記ホールパターンを前記格子点に配置し、かつ、該ホールパターンの格子点に最も近い格子点である隣接格子点には他のホールパターンを配置せず、
    前記ホールパターンが配置されていない格子点のうち、該ホールパターンの前記隣接格子点を除く格子点の一部に、前記露光工程にてフォトレジストにパターンが転写されない大きさを有する補助パターンを配置することを特徴とするレイアウト設計方法。
  2. 請求項１記載のレイアウト設計方法によって設計された半導体集積回路の露光工程に用いられるフォトマスクであって、
    前記補助パターンの格子点に最も近い格子点である隣接格子点に他の補助パターンが配置されていないことを特徴とするフォトマスク。
  3. 前記ホールパターンの格子点から、前記ホールパターンを配置できる最小ピッチである最密ピッチの整数倍の位置に配置された補助パターンの前記隣接格子点に他の補助パターンが配置されていないことを特徴とする、請求項２に記載のフォトマスク。
  4. 前記ホールパターンおよび前記補助パターンの各パターンの格子点を中心として前記最密ピッチを半径とする円内の他の格子点に補助パターンが配置されていないことを特徴とする、請求項３に記載のフォトマスク。
  5. ホールパターンを互いに直交する仮想グリッドの交点である格子点に配置する半導体集積回路のレイアウト設計方法であって、
    前記仮想グリッドの直交する２方向の配列のうちいずれか一方の配列の間隔が前記半導体装置の露光工程の解像限界ピッチよりも小さく、かつ他方の配列の間隔が前記解像限界ピッチ以上の大きさであり、
    前記ホールパターンを前記仮想グリッドの格子点に配置したとき、前記解像限界ピッチよりも小さい間隔を有する配列方向については、最も近い格子点である隣接格子点に他のホールパターンを配置しないことを特徴とするレイアウト設計方法。
  6. 請求項５に記載のレイアウト設計方法によって設計された半導体集積回路の露光工程に用いられるフォトマスクであって、
    フォトマスク上の仮想グリッドの格子点にホールパターンが配置されており、該ホールパターンが配置されていない格子点の一部に、前記露光工程にてフォトレジストにパターンが転写されない大きさを有する補助パターンが配置されていることを特徴とするフォトマスク。
  7. 前記フォトマスク上の仮想グリッドにおいて、前記ホールパターンが該仮想グリッドの格子点に配置されており、前記解像限界ピッチよりも小さい間隔を有する配列方向については、前記ホールパターンに最も近い格子点である隣接格子点に前記補助パターンが配置されていないことを特徴とする、請求項６に記載のフォトマスク。
  8. 前記フォトマスク上の仮想グリッドにおいて、前記補助パターンが該仮想グリッドの格子点に配置されており、前記解像限界ピッチよりも小さい間隔を有する配列方向については、前記補助パターンに最も近い格子点である隣接格子点に他の補助パターンが配置されていないことを特徴とする、請求項７に記載のフォトマスク。
JP2003424914A 2003-12-22 2003-12-22 レイアウト設計方法およびフォトマスク Expired - Fee Related JP4585197B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003424914A JP4585197B2 (ja) 2003-12-22 2003-12-22 レイアウト設計方法およびフォトマスク
US11/016,762 US7376931B2 (en) 2003-12-22 2004-12-21 Method for providing layout design and photo mask
KR1020040110039A KR100593219B1 (ko) 2003-12-22 2004-12-22 레이아웃 설계 방법 및 포토마스크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003424914A JP4585197B2 (ja) 2003-12-22 2003-12-22 レイアウト設計方法およびフォトマスク

Publications (2)

Publication Number Publication Date
JP2005183793A JP2005183793A (ja) 2005-07-07
JP4585197B2 true JP4585197B2 (ja) 2010-11-24

Family

ID=34675408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003424914A Expired - Fee Related JP4585197B2 (ja) 2003-12-22 2003-12-22 レイアウト設計方法およびフォトマスク

Country Status (3)

Country Link
US (1) US7376931B2 (ja)
JP (1) JP4585197B2 (ja)
KR (1) KR100593219B1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4229829B2 (ja) * 2003-12-26 2009-02-25 Ｎｅｃエレクトロニクス株式会社 ホールパターン設計方法、およびフォトマスク
US7388260B1 (en) * 2004-03-31 2008-06-17 Transmeta Corporation Structure for spanning gap in body-bias voltage routing structure
EP1889195A4 (en) * 2005-05-20 2012-09-12 Cadence Desing Systems Inc PRODUCTION-DESIGN DESIGN AND DESIGNED PRODUCTION
US7395516B2 (en) 2005-05-20 2008-07-01 Cadence Design Systems, Inc. Manufacturing aware design and design aware manufacturing
US7305647B1 (en) * 2005-07-28 2007-12-04 Transmeta Corporation Using standard pattern tiles and custom pattern tiles to generate a semiconductor design layout having a deep well structure for routing body-bias voltage
JP4761914B2 (ja) * 2005-10-07 2011-08-31 川崎マイクロエレクトロニクス株式会社 スタンダードセルライブラリ、半導体集積回路の設計方法、半導体集積回路パターンおよび半導体集積回路
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US8225261B2 (en) * 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US8214778B2 (en) 2007-08-02 2012-07-03 Tela Innovations, Inc. Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7917879B2 (en) 2007-08-02 2011-03-29 Tela Innovations, Inc. Semiconductor device with dynamic array section
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
JP4814044B2 (ja) 2006-10-05 2011-11-09 ルネサスエレクトロニクス株式会社 パターン設計方法
US8286107B2 (en) 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
WO2009093102A1 (en) * 2008-01-23 2009-07-30 Freescale Semiconductor, Inc. Method of forming openings in a semiconductor device and a semiconductor device fabricated by the method
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
US8010915B2 (en) * 2008-07-10 2011-08-30 GlobalFoundries, Inc. Grid-based fragmentation for optical proximity correction in photolithography mask applications
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
JP5410082B2 (ja) * 2008-12-12 2014-02-05 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
TWI454954B (zh) * 2012-01-06 2014-10-01 Yao Ching Tseng Mask pattern layout method
JP6141044B2 (ja) * 2013-02-22 2017-06-07 キヤノン株式会社 生成方法、プログラム及び情報処理装置
US9318607B2 (en) * 2013-07-12 2016-04-19 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
KR102083774B1 (ko) * 2013-07-12 2020-03-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9391056B2 (en) * 2013-08-16 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mask optimization for multi-layer contacts
CN105183969B (zh) * 2015-08-31 2018-04-17 上海华虹宏力半导体制造有限公司 放大版图接触孔间距的方法
US10796061B1 (en) * 2019-08-29 2020-10-06 Advanced Micro Devices, Inc. Standard cell and power grid architectures with EUV lithography
KR20220128040A (ko) * 2021-03-12 2022-09-20 삼성전자주식회사 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03203372A (ja) * 1989-12-29 1991-09-05 Nec Corp 半導体装置
JPH0786414A (ja) * 1993-09-14 1995-03-31 Kawasaki Steel Corp 半導体装置
JP2002122976A (ja) * 2000-10-13 2002-04-26 Hitachi Ltd 半導体集積回路装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3119217B2 (ja) 1997-10-31 2000-12-18 日本電気株式会社 フォトマスクおよびフォトマスクを使用した露光方法
WO2002041076A2 (de) * 2000-11-14 2002-05-23 Infineon Technologies Ag Photolithographische maske
JP2002351046A (ja) * 2001-05-24 2002-12-04 Nec Corp 位相シフトマスクおよびその設計方法
JP3534093B2 (ja) * 2001-07-31 2004-06-07 セイコーエプソン株式会社 半導体装置の設計方法並びに設計プログラム
US7107573B2 (en) * 2002-04-23 2006-09-12 Canon Kabushiki Kaisha Method for setting mask pattern and illumination condition
JP4235404B2 (ja) * 2002-06-12 2009-03-11 キヤノン株式会社 マスクの製造方法
US6964032B2 (en) * 2003-02-28 2005-11-08 International Business Machines Corporation Pitch-based subresolution assist feature design

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03203372A (ja) * 1989-12-29 1991-09-05 Nec Corp 半導体装置
JPH0786414A (ja) * 1993-09-14 1995-03-31 Kawasaki Steel Corp 半導体装置
JP2002122976A (ja) * 2000-10-13 2002-04-26 Hitachi Ltd 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
US7376931B2 (en) 2008-05-20
US20050138598A1 (en) 2005-06-23
JP2005183793A (ja) 2005-07-07
KR20050063725A (ko) 2005-06-28
KR100593219B1 (ko) 2006-06-28

Similar Documents

Publication Publication Date Title
JP4585197B2 (ja) レイアウト設計方法およびフォトマスク
JP5225676B2 (ja) 半導体装置およびその製造方法ならびに半導体製造用マスク、光近接処理方法
JP4814044B2 (ja) パターン設計方法
US8247846B2 (en) Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US6811954B1 (en) Semiconductor integrated circuit device and method of manufacturing the same, and method of manufacturing masks
JP2006519480A (ja) 回路性能向上のための多重露光方法
US9711495B2 (en) Oversized contacts and vias in layout defined by linearly constrained topology
US20090039520A1 (en) Semiconductor circuit device, wiring method for semiconductor circuit device and data processing system
JP4229829B2 (ja) ホールパターン設計方法、およびフォトマスク
CN110729264B (zh) 集成电路结构、布局图方法和系统
TWI770425B (zh) 製造半導體元件之方法及用於製造半導體元件之系統
CN111199130A (zh) 半导体器件及其制造方法和系统
US20070178389A1 (en) Universal photomask
TWI623845B (zh) 半導體晶片
JP4949734B2 (ja) 半導体装置及びその設計方法
US8022549B2 (en) Standard cell and semiconductor device including the same
US20070281218A1 (en) Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density
CN113299609A (zh) 半导体器件及其制造方法以及用于生成布局图的系统
CN118280996A (zh) 半导体器件及其形成方法
TW202310073A (zh) 積體電路

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100330

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100903

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees