JP4428337B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4428337B2
JP4428337B2 JP2005348854A JP2005348854A JP4428337B2 JP 4428337 B2 JP4428337 B2 JP 4428337B2 JP 2005348854 A JP2005348854 A JP 2005348854A JP 2005348854 A JP2005348854 A JP 2005348854A JP 4428337 B2 JP4428337 B2 JP 4428337B2
Authority
JP
Japan
Prior art keywords
layer
terminal electrode
semiconductor
insulating layer
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005348854A
Other languages
English (en)
Other versions
JP2007157879A (ja
Inventor
睦禎 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005348854A priority Critical patent/JP4428337B2/ja
Priority to US11/601,971 priority patent/US20070126030A1/en
Priority to KR1020060120438A priority patent/KR20070058349A/ko
Priority to CNB2006101610310A priority patent/CN100472769C/zh
Publication of JP2007157879A publication Critical patent/JP2007157879A/ja
Application granted granted Critical
Publication of JP4428337B2 publication Critical patent/JP4428337B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法、より詳しくは、ウェーハレベル・チップスケール・パッケージとして好適な半導体装置の製造方法に関するものである。
従来、半導体チップのパッケージは、ダイシングした個々の半導体チップをリードフレームに搭載し、半導体チップの端子電極とリードフレームとをワイヤボンディング法などによって電気的に接続し、絶縁樹脂などで封止するものが主であった。しかし、近年、携帯電話をはじめとする携帯用小型電子機器は、持ち運びに便利なように小型軽量化されてきており、これらの機器に用いられる半導体装置にも小型化、軽量化および薄型化が求められている。そこで、近年、これらの要求に大変有効に応えられるものとして、ウェーハレベル・チップスケール・パッケージと呼ばれる半導体パッケージが、半導体装置メーカ各社によってさかんに採用されている。
チップスケール・パッケージでは、半導体チップの端子電極を外部回路との接続位置に引き出すための再配線層、および引き出された位置で外部回路と接続する外部接続用電極が、半導体チップとほぼ同じサイズの領域に形成されて、絶縁樹脂などで封止されている。このため、実装基板に高密度実装することが可能である。
チップスケール・パッケージのうち、ウェーハレベル・チップスケール・パッケージ（ウェーハレベルＣＳＰ）は、半導体チップの複数個が連設された半導体ウェーハの活性面に絶縁樹脂層を設け、この絶縁樹脂層を介して再配線層および外部接続用電極を形成した後、この半導体ウェーハをダイシングして、個々のチップスケール・パッケージに個片化して作製される。この製造方法は、半導体ウェーハに形成されている多数の半導体チップを一括して処理することができるので、チップスケール・パッケージの製造方法として格段に合理化されたものと言え、チップスケール・パッケージの量産性を向上させ、チップスケール・パッケージを低コスト化できる方法として注目されている。
図８は、複数個の半導体チップが連設された半導体ウェーハを示す平面図であり、図９および図１０は、後述の特許文献１に示されているウェーハレベルＣＳＰの作製工程のフローを示す断面図である。なお、図９および図１０の断面図は、図８に９Ａ−９Ａ線で示す位置における断面図である。以下、図８〜図１０を参照しながら、従来の代表的なウェーハレベルＣＳＰの作製工程を説明する。
まず、図９（ａ）に示すように、ウェーハレベルＣＳＰに加工しようとする基板１を用意する。基板１には複数個の半導体チップ３０が連設されており、その表面は、端子電極２を除いて、保護膜（ウェーハパッシベーション層）３で被覆されている。図８の平面図に示すように、基板１は、例えば、オリエンテーションフラットまたはノッチをもつ、直径８インチ、厚さ７２５μｍのシリコンウェーハなどであり、表面近傍に多数の半導体チップ３０が連設されている。基板１がスクライビング・ライン４０に沿ってダイシングされると、個々の半導体チップ３０が個片化される。
次に、図９（ｂ）に示すように、第１のパッシベーション層１０１を形成する。第１のパッシベーション層１０１の材料としては、ベンゾシクロブテン（ＢＣＢ）樹脂やポリイミド樹脂などを用い、スピンコーティングなどの塗布法によって絶縁樹脂層を形成した後、フォトリソグラフィとエッチングによってパターニングして、端子電極２を露出させる開口部１０７を形成する。
次に、図９（ｃ）に示すように、スパッタリング法によって基板１の上の全面にアルミニウム／ニッケル・バナジウム／銅（Ａl／ＮiＶ／Ｃu）またはチタン／ニッケル・バナジウム／銅（Ｔi／ＮiＶ／Ｃu）の積層構造からなる金属層１０２を形成する。
次に、図９（ｄ）に示すように、金属層１０２をフォトリソグラフィとエッチングによってパターニングして、再配線層１０３とはんだバンプパッド１０４などを形成する。
次に、図１０（ｅ）に示すように、第２のパッシベーション層１０５を形成する。第２のパッシベーション層１０５の材料としては、ベンゾシクロブテン（ＢＣＢ）やポリイミドなどを用い、スピンコーティングなどの塗布法によって絶縁樹脂層を形成した後、フォトリソグラフィとエッチングによってパターニングして、はんだバンプパッド１０４を露出させる開口部を形成する。第２のパッシベーション層１０５は、はんだレジストを兼ねている。
次に、図１０（ｆ）に示すように、はんだバンプパッド１０４に接合するはんだボール１０６を形成する。
次に、図１０（ｇ）に示すように、基板１をスクライビング・ラインに沿ってダイシングし、ウェーハレベルＣＳＰ１００ごとに個片化して作製を終了する。
上記の例では金属層１０２をスパッタリング法のみによって形成したが、後述する特許文献３には電解めっき法を併用して金属層を形成する例が示されている。
図１１および図１２は、電解めっき法を併用する場合のウェーハレベルＣＳＰ１１０の作製工程の一例を示す断面図である。ただし、図９（ａ）および（ｂ）に示した工程は同じであるので、これらの図示は省略している。以下、図１１および図１２を参照しながら、ウェーハレベルＣＳＰ１１０の作製工程を説明する。なお、本明細書では、多少形状などが異なっていても、発明から見て本質的に同等の機能を有する部材は同じ参照番号で指示するものとする（以下、同様。）。
まず、図９（ａ）および（ｂ）と同様にして、基板１の上に第１のパッシベーション層１０１および端子電極２を露出させる開口部１０７を形成する。次に、図１１（ｈ）に示すように、スパッタリング法によって全面にニッケル（Ｎi）またはクロム（Ｃr）の単層、あるいはチタン／銅（Ｔi／Ｃu）の複層などからなるシード金属層１１１を形成する。
次に、図１１（ｉ）に示すように、フォトリソグラフィによってパターニングして、これから作製しようとする再配線層１１４およびはんだバンプパッド１１５の形状に対応したパターンを有するめっきレジストマスク１１２を形成する。
次に、図１１（ｊ）に示すように、シード金属層１１１をシード層とし、めっきレジストマスク１１２をマスクとして、電解めっき法によって電解めっき銅層１１３を形成する。
次に、図１１（ｋ）に示すように、めっきレジストマスク１１２を溶解除去した後、その下部にあったシード金属層１１１をエッチング除去して、再配線層１１４およびはんだバンプパッド１１５を完成する。
この後は、図１２（ｌ）〜（ｎ）に示すように、図１０（ｅ）〜（ｇ）と同様にして、第２のパッシベーション層１０５およびはんだボール１０６を形成し、ダイシングによってウェーハレベルＣＳＰ１１０ごとに個片化し、ウェーハレベルＣＳＰ１１０の作製を終了する。
上述したウェーハレベルＣＳＰ１００および１１０の製造方法では、半導体製造のウェーハプロセスで用いられる比較的高価な製造装置が用いられる。例えば、金属層１０２およびシード金属層１１１は、スパッタリング装置を用いて形成され、第１のパッシベーション層１０１および第２のパッシベーション層１０５はスピンコーターを用いて形成される。また、第１のパッシベーション層１０１および第２のパッシベーション層１０５の材料として、ＢＣＢやポリイミドなどからなる液状樹脂など、半導体製造用材料として用いられる比較的高価な材料が用いられる。これらの結果、ウェーハレベルＣＳＰ１００および１１０はコスト高になり、低コスト化が可能というウェーハレベルＣＳＰの特徴が十分に発揮されない。
また、高周波系の集積回路（ＩＣ）チップでは、第１のパッシベーション層１０１の膜厚が厚いほど高周波特性が向上するので、第１のパッシベーション層１０１を４０μｍ程度の膜厚に形成することが好ましい。しかし、第１のパッシベーション層１０１の材料としてＢＣＢやポリイミドなどの液状樹脂を用いると、１０μｍ程度以上の膜厚を有する樹脂層を形成することが困難である。このため、高周波用チップでは、第１のパッシベーション層１０１の膜厚不足によって高周波特性が低下するという問題も生じる。
また、絶縁樹脂層と再配線層とを交互に、それぞれ複数層積層し、再配線層を多層化して形成する場合、液状樹脂によって絶縁樹脂層を形成すると、再配線層によって生じる凹凸が障害となりやすく、層数が増加するほど製造歩留まりが極端に悪化するという問題もある。
一方、後述の特許文献２には、感光性樹脂と無機フィラーとからなる感光性有機無機複合材料、およびこの感光性有機無機複合材料を用いた半導体装置が提案されており、再配線層の形成に用いられる絶縁樹脂層を、絶縁樹脂シートを貼り付けることによって形成する方法が示されている。
この方法では、まず、無機フィラーを混ぜ込んだ感光性樹脂溶液を薄い銅箔上に塗布した後、溶媒を蒸発させて感光性樹脂層を半固化させ、感光性樹脂層付き銅箔（ＲＣＣ；Resin-Coated Copper）を作製する。次に、半導体チップが作り込まれた半導体ウェーハの表面に、ロールラミネータを用いて上記ＲＣＣおよびドライフィルムめっきレジストを貼り付ける。次に、フォトリソグラフィによってドライフィルムめっきレジストをパターニングして、再配線層などに対応する形状を有するめっきレジストマスクを形成した後、マスクされていない開口部の銅箔上に銅層／ニッケル層／金層が積層された電解めっき層を形成する。
次に、めっきレジストマスクを除去した後、金層をマスクとして銅箔をエッチングして、銅箔を前述の電解めっき層と同じパターンにパターニングして、再配線層およびはんだバンプパッドを完成する。次に、ＲＣＣの、銅箔が除去された領域の感光性樹脂層をフォトリソグラフィによってパターニングして、半導体ウェーハの端子電極を露出させる開口部を形成した後、残った感光性樹脂層を完全硬化させ、絶縁樹脂層を完成する。この後、端子電極と再配線層とをワイヤボンディングによって電気的に接続する。
特許文献２には、発明の効果として、感光性有機無機複合材料が無機フィラーを含有しているため、基板との熱膨張率の差が小さく、この結果、温度変化による絶縁樹脂層クラックの発生の問題がない、信頼性に優れた半導体装置を提供できることが記されている。
また、半固化させた感光性樹脂層付き銅箔（ＲＣＣ）を用いて絶縁樹脂層および再配線層を形成するので、特許文献１に関して述べたＢＣＢやポリイミドなどの液状樹脂を用いることによる問題は生じない。
しかし、特許文献２には、半導体チップの端子電極と再配線層とを電気的に接続する方法として、ワイヤボンディング法を用いる例しか示されていない。ワイヤボンディング法は、１箇所ずつ接続を形成する方法であって生産性に限界があり、ウェーハ全体での一括処理を目指すウェーハレベルＣＳＰの製造方法としては不適切である。また、ワイヤ部分がかさ高になり、パッケージの厚さが厚くなる問題点や、パターニングの際に、現像で取りきれない樹脂の除去を行う工程でアルミニウムからなる端子電極が変性し、ワイヤボンディング部分の不良率が増加する問題点などもある。
また、後述の特許文献３には、高周波通信分野に使用可能で、かつファン・イン型であるウェーハレベルＣＳＰの作製に、銅箔付き接着剤シートを高周波シールド層として好適に用いる例が提案されている。この場合、再配線層形成のために用いられる絶縁樹脂層は、液状感光性樹脂によって別途に形成される。
図１３は、特許文献３に示されているウェーハレベルＣＳＰ１２０の構造を示す断面図である。図１３に示すように、ウェーハレベルＣＳＰ１２０では、シリコンウェーハなどの基板１に半導体チップ３０が作り込まれており、半導体チップ３０の端子電極２が保護膜（パッシベーション膜）３から露出するように形成されている。
ウェーハレベルＣＳＰ１２０を作製するには、まず、基板１の活性面側に銅箔付き接着剤シートを熱圧着して、銅箔付き接着剤層１２１を形成する。銅箔付き接着剤シートは薄い接着剤層１２２と銅箔１２３とからなっており、あらかじめ、端子電極２に対応する位置に直径１００μｍ程度の開口部が形成されている。次に、開口部も含めて銅箔付き接着剤層１２１の全面に、塗布法などによってポリイミドからなる感光性樹脂層１２４を形成した後、フォトリソグラフィによって感光性樹脂層１２４に、端子電極２および接着剤層１２２に達する接続孔を形成する。感光性樹脂層１２４の材料としては、感光性を付与したポリイミド樹脂、エポキシ樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、ＢＣＢ樹脂などを用いる。
この後、図１１および図１２を用いて説明したようにして、再配線層１２６などを形成する。すなわち、まず、スパッタリング法によって感光性樹脂層１２４の表面および接続孔の内壁面にニッケル（Ｎi）またはクロム（Ｃr）からなるシード金属層（図示省略）を形成する。次に、フォトリソグラフィによってパターニングして、これから作製しようとする再配線層１２６、並びにはんだバンプパッド１２７および１２９の形状に対応したパターンを有するレジストマスク（図示省略）を形成する。次に、電解めっき法によって、レジストマスクで被覆されていないシード金属層の上に、引き出し線１２５および１２８、再配線層１２６、並びにはんだバンプパッド１２７および１２９となる電解めっき銅層を形成する。次に、レジストマスクを溶解除去した後、その下部にあったシード金属層をエッチング除去して、引き出し線１２５および１２８、再配線層１２６、並びにはんだバンプパッド１２７および１２９を完成する。
続いて、全面に絶縁樹脂層を形成した後、フォトリソグラフィによってはんだバンプパッド１２７および１２９のみを露出させるようにパターニングして、はんだレジストを兼ねるカバーコート１３０を形成する。次に、はんだバンプパッド１２７および１２９に接合するはんだボール１３１を形成して、ウェーハレベルＣＳＰ１２０の作製を終了する。
特許文献３には、銅箔付き接着剤シートを用いることによって、下記の効果が得られると記されている。すなわち、銅箔付き接着剤シートの銅箔１２３が、半導体チップ３０と再配線層１２６との間にグランド層として残されるので、高周波電流に起因するプリント配線板からの電磁波が銅箔１２３によって遮蔽され、半導体チップ３０の回路にノイズを生じることが防止される。また、銅箔付き接着剤シートの接着剤層１２２は半硬化の状態で圧着されるので、溶液状の感光性樹脂が塗布されて絶縁樹脂層が形成される場合に比べて体積収縮が遥かに小さく、その結果、ウェーハとの間に生ずる応力が遥かに小さくなり、ウェーハの反りなどに基づく問題を生じない。また、接着剤層１２２は感光性樹脂層と比較して遥かに低コストであるので、ウェーハレベルＣＳＰ１２０は安価に製造することができる。
しかしながら、特許文献３には、ウェーハレベルＣＳＰ１２０の再配線層やそれを形成するための絶縁樹脂層を、銅箔付き接着剤シートを用いて形成するという提案や意図は示されておらず、再配線層を形成するための感光性樹脂層１２４は、ポリイミドなどの液状感光性樹脂を用いて別途に形成される。このため、ウェーハレベルＣＳＰ１２０は、特許文献１のウェーハレベルＣＳＰ１００と同様、結果的にコスト高になり、ウェーハレベルＣＳＰの特徴を生かしきれないという問題点や、再配線層を多層化して形成する場合に、層数が増加するほど、極端に歩留まりが悪化するという問題点が生じる。
また、銅箔付き接着剤シートは、あらかじめ端子電極２に対応する位置に直径１００μｍ程度の開口部がドリル加工によって形成されているものを用いると記されているが、莫大な個数の微細な開口部を、ドリル加工によって精度よく、生産性と歩留まりを損なわずに形成できるのか、疑問が残る。
特表２００１−５２１２８８号公報（第１５−２０頁、図２） 特開２００４−１０１８５０号公報（第５頁、図１） 特開２００４−２１４５０１号公報（第７−９頁、図２−４）
初めに述べたように、ウェーハレベルＣＳＰの製造方法は、半導体ウェーハに連設された多数の半導体チップを一括して処理することができるので、極めて優れたチップスケール・パッケージの製造方法になり得ると考えられる。
しかしながら、上述したように、従来のウェーハレベルＣＳＰの製造方法は、半導体製造プロセスで用いられる高価な製造装置や材料が用いられたり、ワイヤボンディング法が併用されたりするなど、他の分野で開発された製造方法がそのまま用いられ、低コスト化が可能なウェーハレベルＣＳＰの特徴を必ずしも十分に引き出すものになっていない。
また、半導体チップは、個片化されてからパッケージングされる従来の半導体チップと同様に形成されるのみで、パッケージング工程を想定した前処理を半導体チップに施しておくといった工夫も行われていない。例えば、半導体チップの端子電極が表面に露出したままパッケージング工程が行われるので、パッケージング工程において端子電極の劣化が起こりやすく、また、パッケージング工程で取り得る手段も従来の方法に制限されやすい。
本発明の目的は、上記のような実情に鑑み、低コスト化が可能なウェーハレベル・チップスケール・パッケージの特徴を十分に引き出すことのできる半導体装置及びその製造方法、並びにパッケージング処理された半導体チップが連設されている半導体ウェーハを提供することにある。
即ち、本発明は、半導体チップと、前記半導体チップの端子電極の少なくとも一部分を露出させた状態で前記半導体チップを被覆する第１の絶縁層と、前記第１の絶縁層上に設けられた第２の絶縁層と、この第２の絶縁層を介して前記半導体チップの端子電極を外部回路との接続位置に引き出す再配線層とを有する半導体装置において、
前記端子電極に接合して、この端子電極の存在領域内にのみ、或いは前記存在領域か ら前記第１の絶縁層上にかけて、めっき下地層が設けられ、
前記再配線層の少なくとも一部がめっき層からなる
ことを特徴とする、半導体装置に係わる。
また、前記半導体装置の製造方法であって、
前記半導体チップの複数個が連設された半導体ウェーハを作製する工程と、
前記半導体チップの前記端子電極の少なくとも一部分を露出させた状態で前記半導体 チップを被覆する前記第１の絶縁層を形成する工程と
を行った後、前記半導体ウェーハに形成された複数個の前記半導体チップに対し一括して、
前記端子電極に接合して、この端子電極の存在領域内にのみ、或いは前記存在領域か ら前記第１の絶縁層上にかけて、前記めっき下地層を形成する工程と、
前記第１の絶縁層上に第２の絶縁層を形成する工程と、
前記第２の絶縁層に前記端子電極を露出させる開口部を形成する工程と、
前記開口部から前記第２の絶縁層上にかけて、前記再配線層を少なくとも一部はめっ き法によって形成する工程と
を行い、前記半導体装置の複数個が連設されている半導体ウェーハを作製した後に、
少なくとも１つの前記半導体装置ごとに個片化する工程
を行う、半導体装置の製造方法に係わるものである。
また、前記半導体装置の複数個が連設されている、半導体ウェーハに係わるものである。
本発明の半導体装置によれば、前記再配線層の少なくとも一部をめっき層によって形成することを想定して、前記端子電極に接合して、この端子電極の存在領域内にのみ、或いは前記存在領域から前記第１の絶縁層上にかけて、めっき下地層が設けられている。このような前処理が行われているので、前記端子電極に接合する前記再配線層の少なくとも一部を、めっき法によって容易に且つ確実に形成することができる。この結果、本発明の半導体装置は、高価なスパッタリング装置などを用いることなく、簡易な装置で製造歩留まりよく前記再配線層を形成することができるので、安価に製造することができる。
また、前記めっき下地層は、前記端子電極の保護層として機能する材料で形成することができる。この場合、前記端子電極が前記めっき下地層によって保護されているので、前記第２の絶縁層となる絶縁層に、前記端子電極を露出させる開口部を形成する際、レーザー光の照射やエッチングなどの様々な方法を用いることができる。また、この開口部形成工程をはじめとする前記再配線層の形成工程で、前記端子電極の変性や劣化が防止されるので、本発明の半導体装置は、製造歩留まりよく製造することができる。
本発明の半導体装置の製造方法は、本発明の半導体装置を作製するのに必要な工程を有し、製造歩留まりよく製造することができる半導体装置の製造方法である。特に、
前記半導体チップの複数個が連設された半導体ウェーハを作製する工程と、
前記半導体チップの前記端子電極の少なくとも一部分を露出させた状態で前記半導体 チップを被覆する前記第１の絶縁層を形成する工程と
を行った後、前記半導体ウェーハに形成された複数個の前記半導体チップに対し一括して、
前記端子電極に接合して、この端子電極の存在領域内にのみ、或いは前記存在領域か ら前記第１の絶縁層上にかけて、前記めっき下地層を形成する工程と、
前記第１の絶縁層上に第２の絶縁層を形成する工程と、
前記第２の絶縁層に前記端子電極を露出させる開口部を形成する工程と、
前記開口部から前記第２の絶縁層上にかけて、前記再配線層を少なくとも一部はめっ き法によって形成する工程と
を行うので、複数個の前記半導体チップに対する一括処理による高い生産性、品質の安定性および低い生産コストを実現することができる。
本発明の半導体ウェーハは、連設されている前記半導体チップの複数個に一括してパッケージング処理を施した結果、得られたもので、前記半導体装置を製造するための中間生成物であり、個片化されることによって多数の前記半導体装置を生産性よく得ることができる。
本発明の半導体装置及びその製造方法において、前記めっき下地層が単層又は積層された複層によって構成されており、そのうちの前記端子電極と接触する部分は、無電解めっき法によって形成されているのがよい。例えば、イオン化傾向の差を利用して、前記端子電極を構成する金属よりもイオン化傾向の小さい金属からなる層を前記接触部分として析出させる場合、この金属層は前記端子電極に対しセルフアラインで形成されるので、パターニング工程が不要であり、簡易に且つ確実に前記接触部分を形成することができる。
例えば、前記端子電極を構成する金属がアルミニウムである場合、前記接触部分を形成する金属としてそれよりイオン化傾向の小さい金属、例えば亜鉛などが好適である。亜鉛層からなる前記接触部分は、前記端子電極を構成するアルミニウムなどのジンケート処理によって形成することができる。
また、前記めっき下地層が単層又は積層された複層によって構成されており、そのうちの最上部は、高融点金属からなる層であるのがよい。このようにすれは、例えばレーザー光の照射によって前記開口部を形成する際、最上部の高融点金属層はレーザー光の照射による高温に耐え、前記めっき下地層の下部層及び前記端子電極を保護する働きをする。この高融点金属は、特に限定されるものではないが、光の反射率が高く、めっき層を構成する金属との密着性のよいものが好ましい。
例えば、前記めっき層を構成する金属が銅である場合、前記高融点金属からなる層をニッケルからなる層とし、この少なくとも一部をニッケルの無電解めっきによって形成するのがよい。ニッケル層は銅層の下地層として優れ、且つ、前記ジンケート処理によって形成された亜鉛層をシード層として無電解めっきによって形成することができる。このため、亜鉛層と同様、前記端子電極に対してセルフアラインで確実に形成される。このため、パターニング工程が不要になり、製造工程を簡易化することができる。
前記ジンケート処理と前記ニッケルの無電解めっきによって、結果的には前記端子電極上にニッケルめっき層を確実に且つ強固に、しかもセルフアラインで形成することができる。
また、前記めっき層の少なくとも一部は、無電解めっき法によって形成された無電解めっき層であるのがよい。無電解めっき層は、蒸着装置などの大がかりな装置を用いることなく、簡易に形成することができる。前記無電解めっき層は単独で前記めっき層としてもよいが、前記無電解めっき層をシード層として電解めっき法によって電解めっき層を積層し、両者によって前記めっき層を構成するようにしてもよい。
また、絶縁樹脂シートを前記第１の絶縁層の表面に貼り付け、前記第２の絶縁層を形成するのがよい。このようにすれば、スピンコーターなどの比較的高価な製造装置、および半導体用材料として用いられているＢＣＢやポリイミドなどの比較的高価な液状樹脂材料を用いずに、エポキシ樹脂などの安価な材料で前記第２の絶縁層を形成することができる。
また、膜厚の精度の高い前記第２の絶縁層を形成することができる。また、絶縁樹脂シートにおける樹脂層の厚さを変更するだけで、容易に前記第２の絶縁層の厚さを変更することができる。また、液状樹脂では困難な厚さ１０μｍ以上、例えば４０μｍの前記第２の絶縁層を容易に形成することができるので、前記第２の絶縁層によって半導体チップの高周波特性が損なわれることがない。
また、絶縁樹脂シートの絶縁樹脂層は半硬化の状態で圧着されるので、溶液状樹脂が塗布されて絶縁樹脂層が形成される場合に比べて体積収縮が遥かに小さく、その結果、ウェーハとの間に生ずる応力が遥かに小さくなり、ウェーハの反りなどに基づく問題を生じない。
また、絶縁樹脂層と再配線層とを交互に、それぞれ複数層積層し、再配線層を多層化して形成する場合、再配線層によって生じる凹凸は半硬化の絶縁樹脂層によって確実に平坦化されるため、液状樹脂を用いて平坦化する場合に比べて、容易に、製造歩留まりよく、多層化することができる。
また、前記絶縁樹脂シートとして銅箔層付き絶縁樹脂シートを用いることができる。この場合、前記銅箔層は、パターニングして、その一部を前記再配線層の一部として用いることができる。前記銅箔層が厚すぎる場合には、まず、全面をエッチングして厚さを減じた後、パターニングして、前記再配線層の一部として用いればよい。また、前記銅箔層は前記第２の絶縁層を形成する際の取り扱いを容易にする補助としてのみ用い、前記第２の絶縁層の形成後に除去してもよい。
また、レーザー光の照射によって前記開口部を形成するのがよい。レーザー光の照射によれば、照射位置を光学的に次々と変化させていくことによって、多数の前記開口部を能率よく形成することができる。用いるレーザー光の波長は特に限定されるものではないが、前記開口部として微細な孔を正確に形成することが求められる場合には、微細加工が可能な短波長の紫外レーザー光を用いるのがよい。
本発明の半導体ウェーハは、前記半導体装置を製造するための中間生成物であるから、最終的には前記半導体装置に個片化されるのがよい。これにより、多数の前記半導体装置を生産性よく得ることができる。
次に、本発明の好ましい実施の形態を図面参照下に具体的に説明する。
実施の形態１
実施の形態１では、主として、請求項１に記載した半導体装置、及び請求項１１に記載した半導体装置の製造方法の例として、ウェーハレベルＣＳＰ及びその製造方法について説明する。
図１は、実施の形態１に基づくウェーハレベルＣＳＰ１０の活性面側を一部透視図風に示した平面図（ａ）および断面図（ｂ）である。なお、断面図（ｂ）は、平面図（ａ）に１Ｂ−１Ｂ線で示した位置における断面図であり、両端部のみを示し、中央部分は省略している。
図１（ａ）に示すように、ウェーハレベルＣＳＰ１０では、半導体チップの端子電極２を外部回路との接続位置に引き出すための再配線層１３、および引き出された位置で外部回路と接続する外部接続用電極であるはんだボール１６が、半導体チップとほぼ同じサイズの領域に形成されていて、はんだレジスト１５を兼ねる絶縁樹脂によって封止され、パッケージ化されている。このため、実装基板に高密度実装することが可能である。
なお、図１（ａ）の例では、端子電極２は半導体チップの左右の周辺部に配置され、はんだボール１６は、半導体チップの活性領域に上下に重なるように中央部に配置されているが、配置はこれに限られるものではなく、例えば、端子電極２を半導体チップの上下、左右の周辺部に配置してもよい。
図１（ｂ）に示すように、ウェーハレベルＣＳＰ１０では、シリコンウェーハなどの基板１に半導体チップ３０が作り込まれており、半導体チップ３０の端子電極２が、第１の絶縁層である保護膜３から露出するように形成されている。
端子電極２の表面には、亜鉛（Ｚn）層４とニッケル（Ｎi）めっき層５からなる前記めっき下地層が形成され、このめっき下地層に接合して再配線層１３が形成されている。前記接触部分である亜鉛層４は、端子電極２を構成するアルミニウム（Ａl）層などとの密着性を確実にし、前記めっき下地層の前記最上部であるニッケルめっき層５は、再配線層１３を構成する銅（Ｃu）などとの密着性を確実にする。このため、端子電極２は確実に再配線層１３に接続され、外部回路との接続位置に引き出される。この接続位置には再配線層１３にはんだバンプパッドが形成され、それに接合して外部回路と接合されるはんだボール１６が形成されている。
再配線層１３は、前記第２の絶縁層である絶縁樹脂層７を介して形成される。絶縁樹脂層７は、樹脂付き銅箔（ＲＣＣ）などを構成する半硬化した絶縁樹脂シートの状態で基板１に貼り付けられるので、スピンコーターなどの比較的高価な製造装置、および半導体用材料として用いられているＢＣＢやポリイミドなどの比較的高価な液状樹脂材料を用いずに、エポキシ樹脂などの安価な材料で形成することができる。
また、膜厚の精度の高い絶縁樹脂層７を形成することができ、絶縁樹脂シートにおける樹脂層の厚さを変更するだけで、容易に絶縁樹脂層７の厚さを変更することができる。また、半導体製造工程で用いられる液状樹脂では困難な厚さ１０μｍ以上、例えば４０μｍの絶縁樹脂層７を容易に形成することができるので、絶縁樹脂層７によって半導体チップの高周波特性が損なわれることがない。
また、絶縁樹脂シートの絶縁樹脂層は半硬化の状態で圧着されるので、液状樹脂が塗布されて絶縁樹脂層が形成される場合に比べて体積収縮が遥かに小さく、その結果、基板１（ウェーハ）との間に生ずる応力が遥かに小さくなり、基板１（ウェーハ）の反りなどの問題を生じない。
図２〜図４は、ウェーハレベルＣＳＰ１０の作製工程のフローを示す断面図である。なお、下記の多くの工程で、従来の有機材料基板の製造工程で用いられている安価な材料と簡易な製造装置を効果的に応用することができ、ウェーハレベルＣＳＰ１０を低コストで作製することができる。
［工程１］ウェーハの準備：
まず、最初に、図２（ａ）に示すように、本発明に基づいてウェーハレベルＣＳＰ（ＷＬ−ＣＳＰ）に加工しようとするＬＳＩ（大規模集積回路）が作り込まれているウェーハを基板１として準備する。このウェーハは、例えば、図８に示した、オリエンテーションフラットまたはノッチをもつ、直径８インチ、厚さ７２５μｍのシリコンウェーハなどであり、例えば、高周波対応のデバイスがＬＳＩとして形成されている。
基板１の表面には、アルミニウム層などからなる端子電極２と保護膜３が形成されている。工程２〜工程１１でこの上に再配線層１３を形成し、外部と接続するためのはんだボール１６を搭載する。
［工程２］端子電極２へのジンケート処理：
次に、図２（ｂ）に示すように、端子電極２のアルミニウム層などの上に、ジンケート処理によって厚さ０．３μｍ程度の亜鉛層４を形成する。ジンケート処理は、アルミニウムなどを、それよりイオン化傾向の小さい亜鉛の陽イオンを含む溶液に浸すことによって、表面近傍のアルミニウムを酸化して溶かし出し、代わりに亜鉛イオンを還元して金属亜鉛として析出させる処理であり（特開2003−13246号公報など参照。）、無電解めっき法の１種である。
具体的には、まず、端子電極２の表面を希硫酸で処理して、表面の脱脂を行う。次に、端子電極２を亜鉛イオン（Ｚn2+）を溶かし込んだジンケート液に浸漬し、亜鉛層４を形成する。次に、表面の酸化アルミニウムを除くために希硝酸で処理した後、再びジンケート液に浸漬して、良好な亜鉛層４を確実に生成させる。
半導体チップ３０の端子電極２の材料として多く用いられるアルミニウムには、直接、ニッケルめっき層５を付着させることはできない。ジンケート処理によって、アルミニウム表面の酸化物を除去し、亜鉛層４を形成することで、この亜鉛層４に対しニッケルめっき層５を強固に形成できるようになる。
［工程３］端子電極２への無電解めっき処理：
次に、図２（ｃ）に示すように、亜鉛層４が形成された端子電極２の上に、無電解めっき法によって、厚さ５μｍ程度のニッケルめっき層５を形成する。ニッケルめっき層５は、前記めっき下地層の最上部として、端子電極２に接合する銅めっき層１１を形成する際のめっき付きを向上させる。また、銅めっき層１１の銅が拡散するのを防止するバリア層として機能する。また、後に絶縁樹脂層７に端子電極２を露出させる開口部９を形成する際に、端子電極２の保護層として機能し、端子電極２が変性したり劣化したりするのを防止する。
以上のように、ジンケート処理とニッケルの無電解めっきによって、結果的には端子電極２の上にニッケルめっき層５を確実に且つ強固に形成することができる。このような前記めっき下地層を予め形成しておくことで、本発明の１つの特徴として、前記再配線層をめっきで安価に形成することが可能になる。しかも、亜鉛層４およびニッケルめっき層５はセルフアラインで形成されるので、パターニング工程が不要になり、製造工程を簡易化することができる。
但し、前記めっき下地層の形成方法は、めっき法に限られるものではない。例えば、スパッタリング法によって、まず、バリア層およびアルミニウムへの密着層としてクロム（Ｃr）層を形成し、その上にめっき金属への密着層としてニッケル層を積層してもよい。このスパッタリング法による前記めっき下地層の形成工程は、端子電極２のアルミニウム層をスパッタリング法によって形成した直後に行えば、最も容易に実行することができる。また、保護層３の形成後にメタルマスクを用いて端子電極２とその近傍を被覆するように前記めっき下地層を形成してもよい。
［工程４］樹脂付き銅箔（ＲＣＣ）６の貼り付け：
次に、図２（ｄ）に示すように、基板１の活性面に樹脂付き銅箔（ＲＣＣ）６を貼り付ける。ＲＣＣ６としては、例えば三井金属製ＲＣＣ（製品名：ＭＲＧ２００）を用い、従来の有機材料基板への貼り付けと同様、ラミネータを用いて貼り付け、ラミネート条件も有機材料基板への貼り付けの条件に準ずるものとする。上記の工程によって、例えば、厚さ４０μｍのエポキシ樹脂層などからなる絶縁樹脂層７と、厚さ１２μｍの銅箔層８とを形成する。
上記の例では、ＬＳＩが高周波用デバイスである場合を想定して、絶縁樹脂層７が厚い例を示したが、通常では、ＲＣＣ６の絶縁樹脂層７の厚さはもっと薄くてよく、例えば２０μｍ程度の厚さが適当である。
実施の形態１では、ＲＣＣ６のうち、層間絶縁層として絶縁樹脂層７のみが必要なのであるが、薄い絶縁樹脂層７を単独で取り扱うのは難しいので、取り扱いが容易なＲＣＣ６を用いている。このため、次の工程５において銅箔層８は除去する。銅箔層８を除去すると、開口部９の形成をより精度よく行える利点もある。従って、可能であれば、ＲＣＣ６に代えてドライフィルムレジスト（ＤＦＲ：Dry Film Resist）などを用いてもよい。
しかし、例えば電源系デバイスの場合などのように、再配線層１３の厚さを厚くしたい場合には、後に実施の形態２で示すように、銅箔層８の一部または全部を残しておき、再配線層１３の一部として用いるのがよい。
［工程５］銅箔層８の除去：
次に、図３（ｅ）に示すように、銅箔層８を全面でエッチングして除去する。銅箔層８は、従来の有機材料基板の製造工程と同様に、エッチング槽内で塩酸酸性の塩化第二鉄ＦeＣl3水溶液で酸化して除去する。
［工程６］開口部９の形成：
次に、図３（ｆ）に示すように、紫外レーザー光５０の照射によって、絶縁樹脂層７に端子電極２を外部へ引き出すための開口部９を形成する。開口部９は、例えば直径３０μｍ程度の大きさとし、端子電極２の上部に形成したニッケル層５まで貫通させ、更にその後、図示省略したスミヤ除去工程によって、開口部９内に残った樹脂残渣などを除去、清掃する。
紫外レーザー光５０は絶縁樹脂層７を簡単に突き抜けることができるが、ニッケル層５で吸収されることは少なく、多くは反射される。このように、レーザー光の照射によって開口部９を形成する際、ニッケル層５は、レーザー光の多くを反射し、レーザー光の照射による高温に耐え、めっき下地層の下部層である亜鉛層４、および端子電極２を形成しているアルミニウム層などを保護する働きをする。また、ニッケル層５は、その後のスミヤ除去工程などにおいても、端子電極２を形成しているアルミニウム層などの金属が、薬品や溶媒との接触によって変性したり劣化したりするのを防止する働きをする。
紫外レーザー光５０は、波長が短いため微細加工に適している。紫外レーザー装置としては、基本的には従来の有機材料基板の製造工程で用いられる装置を用い、加工方法としては、周波数２５ｋＨｚ等のバースト加工法などを用いるが、位置精度を高めるため、位置決め用マーク画像認識および基板（ウェーハ）１の固定方法などを改良している。
開口部９の形成方法は特に限定されるものではなく、むしろ、どのような方法で開口部９を形成したとしても、前記めっき下地層によって前記端子電極が保護されるという点が本発明の特徴である。例えば、絶縁樹脂層７が感光性樹脂からなる場合には、簡易にフォトリソグラフィによって開口部９を形成することができる。
［工程７］銅めっき層１１の形成：
次に、図３（ｇ）に示すように、めっき法によってウェーハの全面に銅（Ｃu）めっき層１１を形成する。この際、従来の有機材料基板の製造工程で一般的に行われているように、まず、無電解めっきによって下地層を形成し、続いて、電解めっき法によって電解めっき層を形成し、例えば厚さ１０μｍ程度の銅めっき層１１を形成する。この銅めっき層１１によって端子電極２が表層と電気的に接続されることになる。
［工程８］ドライフィルムレジストの貼り付けとパターニング：
次に、図３（ｈ）に示すように、銅めっき層１１上の全面にエッチングレジストとしてドライフィルムレジスト（ＤＦＲ）を貼り付け、例えば厚さ１５μｍ程度のフォトレジスト層を形成する。ＤＦＲとしては、例えば従来の有機材料基板の製造工程で一般的に用いられているＤＦＲを用い、有機材料基板へのラミネートと同様にラミネータを用いて貼り付け、ラミネート条件も従来の有機材料基板へのラミネートの条件に準ずるものとする。引き続き、このフォトレジスト層を露光・現像して、再配線層１３およびはんだバンプパッド１４の形状に対応したパターンを有するレジストマスク１２を形成する。
［工程９］銅めっき層１１のパターニング：
次に、図４（ｉ）に示すように、レジストマスク１２をマスクとするエッチングによって銅めっき層１１をパターニングして、再配線層１３およびはんだバンプパッド１４を形成する。その後、図示省略した工程でレジストマスク１２を除去する。
以上のようにして、半導体チップの端子電極２を外部回路との接続位置に引き出すための再配線層１３、および引き出された位置で外部回路と接続する外部接続用電極であるはんだボール１６を設けるはんだバンプパッド１４が形成される。
以上のように、ＲＣＣやＤＦＲなどの絶縁樹脂シートを用いて絶縁樹脂層７を形成すると、スピンコーターなどの比較的高価な製造装置、および半導体用材料として用いられているＢＣＢやポリイミドなどの比較的高価な液状樹脂材料を用いずに、エポキシ樹脂などの安価な材料で絶縁樹脂層７を形成することができる。
また、膜厚の精度の高い絶縁樹脂層７を形成することができ、絶縁樹脂シートにおける樹脂層の厚さを変更するだけで、容易に絶縁樹脂層７の厚さを変更することができる。また、半導体製造工程で用いられる液状樹脂では困難な厚さ１０μｍ以上、例えば４０μｍの絶縁樹脂層７を容易に形成することができるので、絶縁樹脂層７によって半導体チップの高周波特性が損なわれることがない。
また、絶縁樹脂シートの絶縁樹脂層は半硬化の状態で圧着されるので、液状樹脂が塗布されて絶縁樹脂層が形成される場合に比べて体積収縮が遥かに小さく、その結果、ウェーハとの間に生ずる応力が遥かに小さくなり、ウェーハの反りなどに基づく問題を生じない。
実施の形態１は再配線層が１層の場合であるので、再配線層の形成工程は以上で終了する。再配線層を多層化して形成する場合には、工程４〜工程９の一連の工程を繰り返せばよい。多層化した場合でも、ＲＣＣやＤＦＲなどの絶縁樹脂シートを用いて絶縁樹脂層を形成すると、絶縁樹脂層の膜厚が一定し、且つ、再配線層１３によって生じる凹凸が半硬化の絶縁樹脂層によって確実に平坦化される。このため、半導体製造工程で用いられる液状樹脂を用いて平坦化する場合に比べて、容易に、製造歩留まりよく、多層配線を形成することができる。
［工程１０］はんだレジスト１５の形成：
次に、図４（ｊ）に示すように、はんだバンプパッド１４以外を被覆するはんだレジスト１５を形成する。すなわち、スクライビング・ライン部も含めて全面にはんだレジスト材料層を形成した後、露光・現像してパターニングし、はんだバンプパッド１４のみを露出させるはんだレジスト１５を形成する。はんだレジスト１５に設ける開口部の大きさは、直径４０μｍ程度である。はんだレジスト材料としては、例えば、ソルダーレジスト：ＰＳＲ−４０００（商品名；太陽インキ製造社製）を用いる。基板の製造に用いられるソルダーレジストはもともと厚膜用途なので容易に厚膜の絶縁層を形成することができる。
［工程１１］はんだボール１６の搭載：
次に、図４（ｋ）に示すように、ＢＧＡ（Ball Grid Array）製造工程などで用いられるはんだボール搭載機などを用い、公知の一般的に用いられる方法によって、フラックスを印刷し、はんだバンプパッド１４にはんだボール材料を配置した後、はんだボール材料をリフローしてはんだボール１６を形成し、フラックスを洗浄、除去する。
［工程１２］ダイシングによる個片化：
次に、図示省略した基板（ウェーハ）１の薄型化、スクライビング・ラインに沿ったダイシングなどの工程をへて、最終の電気測定を経て良品の個片化されたウェーハレベルＣＳＰが得られる。
図５は、実施の形態１の変形例に基づくウェーハレベルＣＳＰ１０の作製工程のフローの一部を示す断面図である。この変形例ではリフトオフ法を用いて、再配線層１３およびはんだバンプパッド１４を形成する。なお、図５の断面図は、図２〜図４の断面図と同じ位置における断面図である。
まず、工程１〜工程６によって、図３（ｆ）に示した状態を形成する。次に、図５（ｍ）に示すように、フォトリソグラフィによってパターニングして、再配線層１３およびはんだバンプパッド１４の形状に対応した形状を有するレジストマスク１７を形成する。
次に、図５（ｎ）に示すように、図３（ｇ）に示したのと同様にして、全面に銅めっき層１８を形成する。
次に、図５（ｏ）に示すように、その上に堆積した銅めっき層１８とともにレジストマスク１７を溶解除去し、再配線層１３およびはんだバンプパッド１４となる銅めっき層１８のみを残し、再配線層１３およびはんだバンプパッド１４を形成する。
この後は、工程１０〜工程１２によってウェーハレベルＣＳＰ１０を形成する。
以上に説明したように、本実施の形態のウェーハレベルＣＳＰ１０によれば、再配線層１３をめっき層によって形成することを想定して、端子電極２に接合してめっき下地層４および５が設けられている。このような前処理が行われているので、端子電極２に接合する再配線層１３をめっき法によって容易に且つ確実に且つ安価に形成することができる。
また、半導体ウェーハなどの基板１に連設された複数個の半導体チップに対し一括してパッケージング工程を行うので、一括処理による高い生産性、品質の安定性および低い生産コストを実現することができる。
実施の形態２
実施の形態２では、主として、請求項８に記載した半導体装置、および請求項１８に記載した半導体装置の製造方法の例として、ウェーハレベルＣＳＰ２０およびその製造方法について説明する。
実施の形態２は、ＲＣＣ６の銅箔層８の一部を再配線層の一部として用いる点のみが異なっている。その他の点は実施の形態１と同じであるので重複を避け、相違点に重点を置いて説明する。
図６および図７は、実施の形態２に基づくウェーハレベルＣＳＰ２０の作製工程のフローの一部を示す断面図である。なお、これらの断面図は、図２〜図４の断面図と同じ位置における断面図である。
工程１〜工程４は同じであるので、まず、図２（ａ）〜図２（ｄ）に示したようにして、図２（ｄ）に示した状態を形成する。
次に、銅箔層８を残したまま、図６（ｐ）に示すように、紫外レーザー光５０の照射によって、絶縁樹脂層７および銅箔層８に端子電極２を外部へ引き出すための開口部２１を形成する。開口部２１は、例えば直径３０μｍ程度の大きさとし、端子電極２の上部に形成したニッケル層５まで貫通させ、更にその後、図示省略したスミヤ除去工程によって、開口部２１内に残った樹脂残渣などを除去、清掃する。
銅箔層８が厚すぎる場合には、工程４の後に塩化第二鉄水溶液による全面エッチングを行い、銅箔層８の厚さを減じた後、上記の工程を行えばよい。
いずれにしても、銅箔層８を残したまま、レーザー光照射によって開口部２１を形成する場合には、銅箔表面を酸化によって黒色に変える黒化処理をその直前にしておくと、レーザー光５０の吸収効率が向上し、レーザーパワーが有効に作用するので、加工時間も短くなり、安定した加工が可能となる。
次に、図６（ｑ）に示すように、図３（ｇ）に示したのと同様にして、銅めっき層２２を形成する。
次に、図６（ｒ）〜図７（ｖ）に示すように、図３（ｈ）〜図４（ｌ）に示したのと同様にして、積層された銅箔層８および銅めっき層２２をパターニングし、再配線層２３およびはんだバンプパッド２４を形成し、続いて、はんだバンプパッド２４に接合してはんだボール１６を搭載した後、個片化してウェーハレベルＣＳＰ２０を完成する。
実施の形態２によれば、銅箔層８を再配線層２３の一部として用いるので、再配線層２３の厚さを増大させ、再配線層２３の抵抗を減少させることができる。このため、低抵抗であることが重要な信号線や、多くの電流が流れる信号線や、電源線などの形成に好適である。その他の点では実施の形態１と同じであるので、共通する特徴に関して実施の形態１と同様の作用効果が得られることは言うまでもない。
以上、本発明を実施の形態に基づいて説明したが、本発明はこれらの例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。
本発明の半導体装置及びその製造方法、並びに半導体ウェーハは、低コスト化が可能なウェーハレベル・チップスケール・パッケージの特徴を十分に引き出すことのできる半導体装置及びその製造方法を提供し、携帯用小型電子機器などの小型化、軽量化、薄型化および低価格化に寄与することができる。
本発明の実施の形態１に基づくウェーハレベルＣＳＰの構造を示す平面図（ａ）および断面図（ｂ）である。 同、ウェーハレベルＣＳＰの作製工程のフローを示す断面図である。 同、ウェーハレベルＣＳＰの作製工程のフローを示す断面図である。 同、ウェーハレベルＣＳＰの作製工程のフローを示す断面図である。 同、変形例に基づくウェーハレベルＣＳＰの作製工程のフローの一部を示す断面図である。 本発明の実施の形態２に基づくウェーハレベルＣＳＰの作製工程のフローの一部を示す断面図である。 同、ウェーハレベルＣＳＰの作製工程のフローの一部を示す断面図である。 複数個の半導体チップが連設された半導体ウェーハを示す平面図である。 特許文献１に示されているウェーハレベルＣＳＰの作製工程のフローを示す断面図である。 同、ウェーハレベルＣＳＰの作製工程のフローを示す断面図である。 電解めっき法を併用して再配線層を形成するウェーハレベルＣＳＰの作製工程の一例を示す断面図である。 同、ウェーハレベルＣＳＰの作製工程のフローの一例を示す断面図である。 特許文献３に示されているウェーハレベルＣＳＰの構造を示す断面図である。
符号の説明
１…基板（シリコンウェーハなど）、２…端子電極、３…保護層、
４…亜鉛（Ｚn）層、５…ニッケル（Ｎi）めっき層、６…樹脂付き銅箔（ＲＣＣ）、
７…樹脂層、８…銅箔層、９…開口部、１０…ウェーハレベルＣＳＰ、
１１…銅（Ｃu）めっき層、１２…レジストマスク、１３…再配線層、
１４…はんだバンプパッド、１５…はんだレジスト、１６…はんだボール、
１７…レジストマスク、１８…銅（Ｃu）めっき層、２０…ウェーハレベルＣＳＰ、
２１…開口部、２２…銅めっき層、２３…再配線層、２４…はんだバンプパッド、
３０…半導体チップ、４０…スクライビング・ライン、５０…紫外レーザー光、
１００…ウェーハレベルＣＳＰ、１０１…第１のパッシベーション層、
１０２…金属層（Ａl／ＮiＶ／Ｃu、またはＴi／ＮiＶ／Ｃu）、
１０３…再配線層、１０４…はんだバンプパッド、１０５…第２のパッシベーション層、
１０６…はんだボール、１０７…開口部、１１０…ウェーハレベルＣＳＰ、
１１１…金属層（ＮiまたはＴi／Ｃu）、１１２…レジストマスク、
１１３…電解めっき金属層、１１４…再配線層、１１５…はんだバンプパッド

Claims (7)

  1. 半導体チップと、前記半導体チップの端子電極の少なくとも一部分を露出させた状態で前記半導体チップを被覆する第１の絶縁層と、前記第１の絶縁層上に設けられた第２の絶縁層と、この第２の絶縁層を介して前記半導体チップの端子電極を外部回路との接続位置に引き出す再配線層とを有し、前記端子電極に接合して、この端子電極の存在領域内にのみ、或いは前記存在領域から前記第１の絶縁層上にかけて、めっき下地層が設けられ、前記再配線層の少なくとも一部がめっき層からなる半導体装置の製造方法であって、
    前記半導体チップの複数個が連設された半導体ウェーハを作製する工程と、
    前記半導体チップの前記端子電極の少なくとも一部分を露出させた状態で前記半導体 チップを被覆する前記第１の絶縁層を形成する工程と
    を行った後、前記半導体ウェーハに形成された複数個の前記半導体チップに対し一括して、
    前記端子電極に接合して、この端子電極の存在領域内にのみ、或いは前記存在領域か ら前記第１の絶縁層上にかけて、前記めっき下地層を形成する工程と、
    前記第１の絶縁層上に、導電層付き絶縁樹脂シートを絶縁樹脂層の側で貼り付けて、 第２の絶縁層を形成する工程と、
    前記第２の絶縁層から前記導電層を除去する工程と、
    前記第２の絶縁層に、レーザー光の照射によって前記端子電極を露出させる開口部を 形成する工程と、
    前記開口部から前記第２の絶縁層上にかけて、前記再配線層を少なくとも一部はめっ き法によって形成する工程と
    を行い、前記半導体装置の複数個が連設されている半導体ウェーハを作製した後に、
    少なくとも１つの前記半導体装置ごとに個片化する工程
    を行う、半導体装置の製造方法。
  2. 半導体チップと、前記半導体チップの端子電極の少なくとも一部分を露出させた状態で前記半導体チップを被覆する第１の絶縁層と、前記第１の絶縁層上に設けられた第２の絶縁層と、この第２の絶縁層を介して前記半導体チップの端子電極を外部回路との接続位置に引き出す再配線層とを有し、前記端子電極に接合して、この端子電極の存在領域内にのみ、或いは前記存在領域から前記第１の絶縁層上にかけて、めっき下地層が設けられ、前記再配線層の少なくとも一部がめっき層からなる半導体装置の製造方法であって、
    前記半導体チップの複数個が連設された半導体ウェーハを作製する工程と、
    前記半導体チップの前記端子電極の少なくとも一部分を露出させた状態で前記半導体 チップを被覆する前記第１の絶縁層を形成する工程と
    を行った後、前記半導体ウェーハに形成された複数個の前記半導体チップに対し一括して、
    前記端子電極に接合して、この端子電極の存在領域内にのみ、或いは前記存在領域か ら前記第１の絶縁層上にかけて、前記めっき下地層を形成する工程と、
    前記第１の絶縁層上に、導電層付き絶縁樹脂シートを絶縁樹脂層の側で貼り付けて、 第２の絶縁層を形成する工程と、
    前記第２の絶縁層上の前記導電層の表面を黒化処理する工程と、
    この黒化処理された導電層を残したままレーザー光を照射することによって、前記導 電層及び前記第２の絶縁層に、前記端子電極を露出させる開口部を形成する工程と、
    前記開口部から前記第２の絶縁層上の前記導電層上にかけて、前記導電層を一部とす る前記再配線層を少なくとも一部はめっき法によって形成する工程と
    を行い、前記半導体装置の複数個が連設されている半導体ウェーハを作製した後に、
    少なくとも１つの前記半導体装置ごとに個片化する工程
    を行う、半導体装置の製造方法。
  3. 前記めっき下地層を単層又は積層した複層によって形成し、そのうちの前記端子電極と接触する部分を、無電解めっき法によって形成する、請求項１又は２に記載した半導体装置の製造方法。
  4. 前記接触部分を、前記端子電極を構成する金属層のジンケート処理によって形成する、請求項３に記載した半導体装置の製造方法。
  5. 前記めっき下地層を単層又は積層した複層によって形成し、そのうちの最上部を高融点金属からなる層で形成する、請求項１又は２に記載した半導体装置の製造方法。
  6. 前記高融点金属からなる層の少なくとも一部を、ニッケルの無電解めっきによって形成する、請求項５に記載した半導体装置の製造方法。
  7. 前記めっき層の少なくとも一部を、無電解めっき法によって形成する、請求項１又は２に記載した半導体装置の製造方法。
JP2005348854A 2005-12-02 2005-12-02 半導体装置の製造方法 Expired - Fee Related JP4428337B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005348854A JP4428337B2 (ja) 2005-12-02 2005-12-02 半導体装置の製造方法
US11/601,971 US20070126030A1 (en) 2005-12-02 2006-11-18 Semiconductor device and method for manufacturing same, and semiconductor wafer
KR1020060120438A KR20070058349A (ko) 2005-12-02 2006-12-01 반도체 소자 및 이의 제조 방법, 및 반도체 웨이퍼
CNB2006101610310A CN100472769C (zh) 2005-12-02 2006-12-04 半导体器件及其制造方法和半导体晶片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005348854A JP4428337B2 (ja) 2005-12-02 2005-12-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007157879A JP2007157879A (ja) 2007-06-21
JP4428337B2 true JP4428337B2 (ja) 2010-03-10

Family

ID=38117835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005348854A Expired - Fee Related JP4428337B2 (ja) 2005-12-02 2005-12-02 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20070126030A1 (ja)
JP (1) JP4428337B2 (ja)
KR (1) KR20070058349A (ja)
CN (1) CN100472769C (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5162851B2 (ja) * 2006-07-14 2013-03-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4305674B2 (ja) * 2007-01-19 2009-07-29 セイコーエプソン株式会社 半導体装置
JP4753960B2 (ja) * 2008-03-31 2011-08-24 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法
KR100979852B1 (ko) * 2008-04-30 2010-09-02 앰코 테크놀로지 코리아 주식회사 반도체 장치
JP5138459B2 (ja) * 2008-05-15 2013-02-06 新光電気工業株式会社 配線基板の製造方法
JP5157980B2 (ja) * 2009-03-18 2013-03-06 住友ベークライト株式会社 半導体素子封止体の製造方法および半導体パッケージの製造方法
CN102484101A (zh) 2009-08-13 2012-05-30 SKLink株式会社 电路基板及其制造方法
KR101278426B1 (ko) * 2010-09-02 2013-06-24 삼성전기주식회사 반도체 패키지 기판의 제조방법
KR101718011B1 (ko) 2010-11-01 2017-03-21 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP2013093453A (ja) * 2011-10-26 2013-05-16 Nippon Dempa Kogyo Co Ltd 電子モジュールとその製造方法
KR20130054769A (ko) * 2011-11-17 2013-05-27 삼성전기주식회사 반도체 패키지 및 이를 포함하는 반도체 패키지 모듈
CN103364594A (zh) * 2013-06-26 2013-10-23 上海华力微电子有限公司 应用于原子力纳米探针测试的样品及其制作方法
KR20150006713A (ko) * 2013-07-09 2015-01-19 삼성전기주식회사 인쇄회로기판용 절연필름 및 이를 이용한 제품
JP5780350B2 (ja) 2013-11-14 2015-09-16 大日本印刷株式会社 蒸着マスク、フレーム付き蒸着マスク、及び有機半導体素子の製造方法
JP6329059B2 (ja) 2014-11-07 2018-05-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
USD816135S1 (en) 2014-12-19 2018-04-24 Myron Walker Spoked solder pad
CN107113963B (zh) * 2014-12-19 2020-07-24 麦伦·沃克 用以改善集成电路封装的自我对位及焊接性的辐条式焊垫
WO2016100984A1 (en) * 2014-12-19 2016-06-23 Walker Myron Spoked solder pad to improve solderability and self-alignment of integrated circuit packages
JP6411279B2 (ja) * 2015-05-11 2018-10-24 東京エレクトロン株式会社 めっき処理方法および記憶媒体
TW201821280A (zh) 2016-09-30 2018-06-16 日商富士軟片股份有限公司 積層體以及半導體元件的製造方法
JP6808829B2 (ja) 2017-05-31 2021-01-06 富士フイルム株式会社 感光性樹脂組成物、ポリマー前駆体、硬化膜、積層体、硬化膜の製造方法および半導体デバイス
JP7246615B2 (ja) * 2017-12-20 2023-03-28 住友電気工業株式会社 プリント配線板の製造方法及び積層体
KR102571972B1 (ko) 2018-09-28 2023-08-29 후지필름 가부시키가이샤 감광성 수지 조성물, 경화막, 적층체, 경화막의 제조 방법, 및 반도체 디바이스
KR102636334B1 (ko) 2018-12-05 2024-02-14 후지필름 가부시키가이샤 패턴 형성 방법, 감광성 수지 조성물, 경화막, 적층체, 및 디바이스
JP7078749B2 (ja) 2018-12-05 2022-05-31 富士フイルム株式会社 感光性樹脂組成物、パターン形成方法、硬化膜、積層体、及び、デバイス
JP7171890B2 (ja) 2019-03-15 2022-11-15 富士フイルム株式会社 硬化性樹脂組成物、硬化膜、積層体、硬化膜の製造方法、半導体デバイス、及び、ポリマー前駆体
KR20210017524A (ko) 2019-08-08 2021-02-17 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
CN114730145A (zh) 2019-11-21 2022-07-08 富士胶片株式会社 图案形成方法、光固化性树脂组合物、层叠体的制造方法及电子器件的制造方法
TW202248755A (zh) 2021-03-22 2022-12-16 日商富士軟片股份有限公司 負型感光性樹脂組成物、硬化物、積層體、硬化物的製造方法以及半導體元件
EP4398289A1 (en) 2021-08-31 2024-07-10 FUJIFILM Corporation Cured product production method, laminate production method, semiconductor device manufacturing method, and processing liquid
WO2023162687A1 (ja) 2022-02-24 2023-08-31 富士フイルム株式会社 樹脂組成物、硬化物、積層体、硬化物の製造方法、積層体の製造方法、半導体デバイスの製造方法、及び、半導体デバイス
WO2023190064A1 (ja) 2022-03-29 2023-10-05 富士フイルム株式会社 樹脂組成物、硬化物、積層体、硬化物の製造方法、積層体の製造方法、半導体デバイスの製造方法、及び、半導体デバイス
CN117715405B (zh) * 2024-02-01 2024-05-24 赛晶亚太半导体科技(浙江)有限公司 一种叠层结构贴片方法及叠层结构贴片系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6396148B1 (en) * 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
JP2006120943A (ja) * 2004-10-22 2006-05-11 Shinko Electric Ind Co Ltd チップ内蔵基板及びその製造方法

Also Published As

Publication number Publication date
US20070126030A1 (en) 2007-06-07
CN100472769C (zh) 2009-03-25
CN1976015A (zh) 2007-06-06
KR20070058349A (ko) 2007-06-08
JP2007157879A (ja) 2007-06-21

Similar Documents

Publication Publication Date Title
JP4428337B2 (ja) 半導体装置の製造方法
TWI582937B (zh) 封裝結構
US8431441B2 (en) Semiconductor package and method of manufacturing same
US7033935B2 (en) Semiconductor device and method for manufacturing the same
US11715686B2 (en) Semiconductor device and method of manufacture
WO2009084301A1 (ja) インターポーザー及びインターポーザーの製造方法
JP2004179288A (ja) 電子部品実装構造及びその製造方法
KR20080085380A (ko) 재배선층을 구비하는 반도체 패키지 및 그의 제조방법
JP5590985B2 (ja) 半導体装置及びその製造方法
US20130256871A1 (en) Semiconductor chip device with fragmented solder structure pads
US6900117B2 (en) Method of fabricating bumps utilizing a resist layer having photosensitive agent and resin
US8294266B2 (en) Conductor bump method and apparatus
US7981724B2 (en) Manufacturing method for semiconductor device embedded substrate
JPH11354560A (ja) 半導体装置の製造方法
TWI453806B (zh) Semiconductor device and method for manufacturing semiconductor device
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法
US6468892B1 (en) Front side coating for bump devices
JP5770852B2 (ja) ファインピッチ電気相互接続体を有する半導体ダイ
US20120261812A1 (en) Semiconductor chip with patterned underbump metallization
JP2008288607A (ja) 電子部品実装構造の製造方法
JP5466096B2 (ja) 半導体装置及びその製造方法
KR20090048879A (ko) 반도체 패키지의 재배선 패턴 형성방법
US12094727B2 (en) Method forming a semiconductor package device
US7985619B2 (en) Manufacturing method for semiconductor device embedded substrate
JP5590984B2 (ja) 電子装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080415

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees