JP4427535B2 - Mounting method of semiconductor device - Google Patents

Mounting method of semiconductor device Download PDF

Info

Publication number
JP4427535B2
JP4427535B2 JP2006279122A JP2006279122A JP4427535B2 JP 4427535 B2 JP4427535 B2 JP 4427535B2 JP 2006279122 A JP2006279122 A JP 2006279122A JP 2006279122 A JP2006279122 A JP 2006279122A JP 4427535 B2 JP4427535 B2 JP 4427535B2
Authority
JP
Japan
Prior art keywords
mounting
flexible
substrate
wirings
silicon chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006279122A
Other languages
Japanese (ja)
Other versions
JP2007005837A (en
Inventor
康弘 小塩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006279122A priority Critical patent/JP4427535B2/en
Publication of JP2007005837A publication Critical patent/JP2007005837A/en
Application granted granted Critical
Publication of JP4427535B2 publication Critical patent/JP4427535B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device capable of achieving a low-profile size and low stiffness as well as reducing a warpage of the package, while assuring flatness as an element semiconductor device product. <P>SOLUTION: The semiconductor device incorporates an organic substrate which has metallic traces on its top surface, a low-profile silicon chip connected with the metallic traces on this organic substrate using a flip chip structure, and sealing materials encapsulated between the organic substrate and the silicon chip for protection of the top surface on the silicon chip. <P>COPYRIGHT: (C)2007,JPO&amp;INPIT

Description

本発明は、LSI,VLSI,ULSI,GI等の半導体集積回路用の半導体装置の実
装方法に関する。
The present invention relates to a method for mounting a semiconductor device for a semiconductor integrated circuit such as an LSI, VLSI, ULSI, or GI.

図1は、現在用いられている半導体パッケージ(BGA:Ball Grid Arr
ay)の一構造例を示す断面斜視図である。この半導体パッケージは、インターポーザで
ある基板101上に、厚さ300μm、乃至450μm、若しくはそれ以上の厚さのシリ
コンチップ102が搭載されている。シリコンチップ102のボンディグパッド(電極)
は、基板101表面上の電極とボンディングワイヤ103で接続されている。更に、基板
101表面側の電極から、基板101中に形成されたスルーホールを介して、基板101
の裏面側に配設された半田ボール(基板実装用端子)104と電気的に接続されている。
そして、シリコンチップ102がモールド樹脂105で被包されるような形状でパッケー
ジが成型されている。そして、半田ボール(基板実装用端子)104を介して実装基板に
接続され実装体を構成する。
FIG. 1 shows a semiconductor package (BGA: Ball Grid Arr) currently used.
It is a cross-sectional perspective view which shows one structural example of ay). In this semiconductor package, a silicon chip 102 having a thickness of 300 μm to 450 μm or more is mounted on a substrate 101 which is an interposer. Bonding pad (electrode) of silicon chip 102
Are connected to the electrodes on the surface of the substrate 101 by bonding wires 103. Further, from the electrode on the surface side of the substrate 101, through the through hole formed in the substrate 101, the substrate 101
Is electrically connected to a solder ball (substrate mounting terminal) 104 disposed on the back surface side.
The package is molded in such a shape that the silicon chip 102 is encapsulated with the mold resin 105. Then, it is connected to a mounting substrate via solder balls (substrate mounting terminals) 104 to constitute a mounting body.

しかしながら、図1に示す半導体パッケージの厚さは、薄いものでも1.2mm程度あ
り、携帯機器などの小型化、軽量化等に伴う近年のパッケージの薄型化の要求には、十分
満足のいくパッケージ厚になっていなかった。
However, the thickness of the semiconductor package shown in FIG. 1 is about 1.2 mm even if it is thin, and the package is sufficiently satisfactory to meet the recent demand for thinner packages due to the downsizing and weight reduction of portable devices and the like. It was not thick.

そこで、半導体パッケージの厚みを一層薄くするために、パッケージの各構成材料の厚
みをそれぞれ薄くすることが考えられる(例えば、特許文献1参照。)。しかし、単純に
各構成材料の厚みを薄くしたのでは、パッケージの反りが大きくなり、製品単体としての
平坦性が確保出来ないという問題があった。例えば、0.12mmのパッケージを実現す
る場合において、使用する各構成部品材料、例えばモールド樹脂等をそのままの物性値(
ヤング率12〜25GPa程度)で使用すると、20mmの長さに対し、1.5mm程度
の大きな反りが発生する。加えて、各構成材料自体の剛性が高いため、少しの変位でも樹
脂割れが発生し、製品としての信頼性が確保出来ない。
Therefore, in order to further reduce the thickness of the semiconductor package, it is conceivable to reduce the thickness of each constituent material of the package (see, for example, Patent Document 1). However, if the thickness of each constituent material is simply reduced, the warpage of the package increases, and there is a problem that flatness as a single product cannot be secured. For example, in the case of realizing a 0.12 mm package, each component material to be used, for example, a mold resin is used as it is.
When used at a Young's modulus of about 12 to 25 GPa, a large warp of about 1.5 mm occurs for a length of 20 mm. In addition, since the rigidity of each constituent material itself is high, a resin crack occurs even with a slight displacement, and the reliability as a product cannot be secured.

このような点から、従来では、パッケージ厚を極端に薄くしても、半導体パッケージと
しては成立し得ないのが現状であった。
特開平9−232503号公報
From such a point, conventionally, even if the package thickness is extremely thin, it has not been realized as a semiconductor package.
JP-A-9-232503

本発明は、低剛性を有した実装信頼性の高い半導体装置の実装方法を提供する。   The present invention provides a method for mounting a semiconductor device having low rigidity and high mounting reliability.

本発明の一態様の半導体装置の実装方法は、半導体チップを10μm〜150μmの厚さに薄くする工程と、主表面に複数の金属配線が形成されたフレキシブル基板の前記主表面の上方に封止部材を介して前記半導体チップを搭載する工程と、主表面に複数の実装配線が形成された実装基板の前記複数の実装配線と、前記複数の金属配線とをそれぞれ位置合わせし、互いに電気的に接続する工程とを備え、前記複数の実装配線と前記複数の金属配線とを互いに電気的に接続する工程は、前記複数の金属配線間の前記フレキシブル基板の露出部に第1の接着剤層を設ける工程と、前記複数の実装配線間の前記実装基板の露出部に第2の接着剤層を設ける工程と、前記複数の金属配線と前記複数の実装配線との位置合わせを行い、前記フレキシブル基板と前記実装基板間に所定の圧力を印加し、前記第1と第2の接着剤層を互いに接合すると共に、前記複数の実装配線と前記複数の金属配線とを互いに接触させて接続する工程とであることを特徴としている。 According to one embodiment of the present invention, there is provided a method for mounting a semiconductor device, including a step of thinning a semiconductor chip to a thickness of 10 μm to 150 μm, and sealing above the main surface of a flexible substrate having a plurality of metal wirings formed on the main surface. The step of mounting the semiconductor chip via a member , the plurality of mounting wirings of the mounting substrate on which a plurality of mounting wirings are formed on the main surface, and the plurality of metal wirings are respectively aligned and electrically connected to each other A step of electrically connecting the plurality of mounting wirings and the plurality of metal wirings with each other, wherein a first adhesive layer is provided on an exposed portion of the flexible substrate between the plurality of metal wirings. Providing the second adhesive layer at an exposed portion of the mounting substrate between the plurality of mounting wirings, aligning the plurality of metal wirings and the plurality of mounting wirings; A step of applying a predetermined pressure between the substrate and the mounting substrate to bond the first and second adhesive layers to each other, and to connect the plurality of mounting wirings and the plurality of metal wirings to each other to connect each other. It is characterized by that.

本発明によれば、低剛性を有した実装信頼性の高い半導体装置の実装方法を提供するこ
とができる。
According to the present invention, it is possible to provide a method for mounting a semiconductor device having low rigidity and high mounting reliability.

本発明の一態様によれば、薄型にして低剛性化を実現し、且つパッケージの反りが小さ
く製品単体としての平坦性を確保することが出来る半導体パッケージを提供することであ
る。
According to one embodiment of the present invention, it is an object of the present invention to provide a semiconductor package that can be thinned to achieve low rigidity, and can have flatness as a single product with small warpage of the package.

また、本発明の他の一態様によれば、全体の厚さが薄く、しかも実装信頼性の高い実装
体を提供することである。
Another aspect of the present invention is to provide a mounting body having a small overall thickness and high mounting reliability.

本発明の更に他の一態様によれば、パイプの側壁等の曲面に実装可能な、低剛性を有し
た実装信頼性の高い実装体を提供することである。
According to still another aspect of the present invention, there is provided a mounting body having low rigidity and high mounting reliability that can be mounted on a curved surface such as a side wall of a pipe.

本発明の更に他の一態様によれば、複数の半導体チップを厚み方向に積層し、しかも全
体の厚さが薄く、実装信頼性の高い実装体を提供することである。
Another aspect of the present invention is to provide a mounting body in which a plurality of semiconductor chips are stacked in the thickness direction and the overall thickness is thin and mounting reliability is high.

本発明の更に他の一態様によれば、上記実装体を簡便に組み立てることが可能な実装体
の製造方法を提供することである。
According to still another aspect of the present invention, there is provided a method for manufacturing a mounting body that allows the mounting body to be easily assembled.

本発明の一態様は、主表面に複数の金属配線が形成された低剛性の基板(以下において
、「フレキシブル基板」という。)と、このフレキシブル基板の上方に配置され、複数の
接続用パッドを有する低剛性の半導体チップ(以下において、「フレキシブル半導体チッ
プ」という。)と、この半導体チップ上の複数の接続用パッドと、フレキシブル基板上の
複数の金属配線とをそれぞれ電気的に接続する接続金属と、及びフレキシブル基板とフレ
キシブル半導体チップとの間に封入された封止部材とからなるフレキシブル・パッケージ
であることである。
One embodiment of the present invention includes a low-rigidity board (hereinafter referred to as a “flexible board”) on which a plurality of metal wirings are formed on a main surface, and a plurality of connection pads disposed above the flexible board. Connecting metal for electrically connecting a low-rigidity semiconductor chip (hereinafter referred to as “flexible semiconductor chip”), a plurality of connection pads on the semiconductor chip, and a plurality of metal wirings on the flexible substrate. And a flexible package comprising a sealing member sealed between a flexible substrate and a flexible semiconductor chip.

本発明の他の一態様に係るフレキシブル・パッケージは、半導体チップを通常用いられ
ている厚さよりも薄くし、剛性を低下させたフレキシブル半導体チップを搭載している点
に特徴がある。半導体チップとしては、シリコン(Si)、ゲルマニウム(Ge)の元素
半導体や、ガリウム砒素(GaAs)、ガリウム燐(GaP)、インジウム燐(InP)
、炭化珪素(SiC)等の化合物半導体チップでもかまわない。更に、フレキシブル基板
等のパッケージの各構成部品の厚みも薄くすることにより、パッケージ全体を低剛性化し
ている。このため、変位によるパッケージ割れの発生を回避することが出来る。また、フ
レキシブル基板とフレキシブル半導体チップとの間に封止部材が封入される構造であるた
め、パッケージの反りを非常に小さくすることが出来る。このため、フレキシブル・パッ
ケージの製品単体としての平坦性を十分確保することが可能になる。特に、封止部材を線
膨脹係数の低い材料で構成すれば、平常時の平坦性をより一層確保することが出来、且つ
低剛性構造であるため、曲面への実装等も可能になる。また、薄くて低剛性であるという
特徴を利用して、ICカード等にも適用可能である。
A flexible package according to another embodiment of the present invention is characterized in that a flexible semiconductor chip having a reduced rigidity is mounted on a semiconductor chip that is thinner than a commonly used thickness. Semiconductor chips include silicon (Si) and germanium (Ge) elemental semiconductors, gallium arsenide (GaAs), gallium phosphide (GaP), and indium phosphide (InP).
Alternatively, a compound semiconductor chip such as silicon carbide (SiC) may be used. Further, the rigidity of the entire package is reduced by reducing the thickness of each component of the package such as a flexible substrate. For this reason, generation | occurrence | production of the package crack by displacement can be avoided. Further, since the sealing member is enclosed between the flexible substrate and the flexible semiconductor chip, the warpage of the package can be extremely reduced. For this reason, it becomes possible to ensure sufficient flatness as a single product of the flexible package. In particular, if the sealing member is made of a material having a low linear expansion coefficient, it is possible to further ensure flatness during normal times and a low-rigidity structure, so that it can be mounted on a curved surface. Further, it can be applied to an IC card or the like by utilizing the feature of being thin and having low rigidity.

本発明の更に他の一態様は、主表面に複数の実装配線が形成された実装基板と、複数の
実装配線のそれぞれと、電気的に接続された複数の金属配線を主表面に有するフレキシブ
ル基板と、フレキシブル基板の主表面の上方に配置されたフレキシブル半導体チップと、
複数の接続用パッドと、複数の金属配線とをそれぞれ電気的に接続する接続金属と、及び
フレキシブル基板とフレキシブル半導体チップとの間に封入された封止部材とからなる半
導体装置即ち実装体(module)であることである。
Still another aspect of the present invention is a flexible substrate having a main surface having a plurality of mounting wirings formed on the main surface, a plurality of mounting wirings and a plurality of metal wirings electrically connected to each other. And a flexible semiconductor chip disposed above the main surface of the flexible substrate,
A semiconductor device, i.e., a module, comprising a plurality of connection pads, a connection metal for electrically connecting a plurality of metal wirings, and a sealing member sealed between the flexible substrate and the flexible semiconductor chip. ).

本発明の更に他の一態様に係る実装体(module)においては、剛性を低下させる
ように、通常用いられている厚さよりも薄く成形したフレキシブル半導体チップを搭載し
ている。更に、フレキシブル基板等の各構成部品の厚みも薄くしているので、実装体全体
が低剛性化している。従って、組み立て作業時の温度履歴や動作環境としての温度変化に
伴い、膨脹係数の差による応力が発生した場合でも、この応力を緩和出来る。例えば、実
装基板と半導体チップとの線膨脹係数が互いに大きく異なるため、温度変化により、高温
側では実装基板が半導体チップに対して相対的に延び、低温側では実装基板が半導体チッ
プに対して相対的に縮む。
In a mounting module according to still another aspect of the present invention, a flexible semiconductor chip that is formed thinner than a commonly used thickness is mounted so as to reduce rigidity. In addition, since the thickness of each component such as a flexible substrate is reduced, the entire mounting body is reduced in rigidity. Therefore, even when a stress due to a difference in expansion coefficient occurs due to a temperature history during assembly work or a temperature change as an operating environment, the stress can be relaxed. For example, since the linear expansion coefficients of the mounting substrate and the semiconductor chip are greatly different from each other, due to temperature changes, the mounting substrate extends relative to the semiconductor chip on the high temperature side, and the mounting substrate relative to the semiconductor chip on the low temperature side. Shrinks.

しかし、本発明の更に他の一態様に係る実装体においては、半導体チップの厚さが薄い
ため、半導体チップの表面に垂直方向の変位の自由度が大きい。つまり、半導体チップが
、その表面に垂直方向に自在に変位可能であるため、応力が緩和される。従って、温度変
化により内部構造の破壊が発生しにくくなり、実装信頼性が向上する。この結果、実装体
の製品としての信頼性を確保することが可能になる。また、フレキシブル基板とフレキシ
ブル半導体チップとの間に封止部材が封入される構造であるため、実装体の反りを非常に
小さくすることが出来、製品単体としての平坦性を十分確保することが可能になる。
However, in the mounting body according to still another aspect of the present invention, since the thickness of the semiconductor chip is thin, the degree of freedom of displacement in the direction perpendicular to the surface of the semiconductor chip is large. That is, since the semiconductor chip can be freely displaced in the direction perpendicular to the surface thereof, the stress is relieved. Therefore, the internal structure is not easily broken due to the temperature change, and the mounting reliability is improved. As a result, it is possible to ensure the reliability of the mounted body as a product. In addition, since the sealing member is enclosed between the flexible substrate and the flexible semiconductor chip, the warping of the mounting body can be made extremely small, and the flatness as a single product can be sufficiently secured. become.

本発明の更に他の一態様に係る実装体は低剛性構造であるため、実装基板を曲面で構成
するような形態も実現可能である。従って、一応用例としては、配管等の曲面への実装等
が可能となる。また、薄型でフレキシブルであるという特徴を利用して、ICカード等に
も適用可能である。
Since the mounting body according to another aspect of the present invention has a low rigidity structure, a configuration in which the mounting substrate is configured by a curved surface can be realized. Accordingly, as an application example, mounting on a curved surface such as a pipe is possible. Further, it can be applied to an IC card or the like by utilizing the feature of being thin and flexible.

本発明の更に他の一態様は、主表面に複数の実装配線が形成された実装基板と、複数の
実装配線のそれぞれと、電気的に接続された複数の第1の金属配線を主表面に有する第1
のフレキシブル基板と、複数の第1の接続用パッドを表面に有し、第1のフレキシブル基
板の主表面の上方に配置された第1のフレキシブル半導体チップと、複数の第1の接続用
パッドと、複数の第1の金属配線とをそれぞれ電気的に接続する第1の接続金属と、第1
のフレキシブル基板と第1のフレキシブル半導体チップとの間に封入された第1の封止部
材と、複数の第1の金属配線のそれぞれと、電気的に接続された複数の第2の金属配線を
主表面に有する第2のフレキシブル基板と、複数の第2の接続用パッドを表面に有し、第
2のフレキシブル基板の主表面の上方に配置された第2のフレキシブル半導体チップと、
複数の第2の接続用パッドと、複数の第2の金属配線とをそれぞれ電気的に接続する第2
の接続金属と、第2のフレキシブル基板と第2のフレキシブル半導体チップとの間に封入
された第2の封止部材とからなる半導体装置即ち実装体(multi chip mod
ule)であることである。
According to still another aspect of the present invention, the main surface includes a mounting substrate having a plurality of mounting wirings formed on the main surface, a plurality of first wirings electrically connected to each of the plurality of mounting wirings. Having first
A flexible substrate, a plurality of first connection pads on the surface, a first flexible semiconductor chip disposed above the main surface of the first flexible substrate, and a plurality of first connection pads , A first connection metal that electrically connects the plurality of first metal wirings, and a first
A first sealing member sealed between the flexible substrate and the first flexible semiconductor chip, a plurality of first metal wirings, and a plurality of second metal wirings electrically connected to each other. A second flexible substrate having a main surface; a second flexible semiconductor chip having a plurality of second connection pads on the surface; and disposed above the main surface of the second flexible substrate;
A second for electrically connecting the plurality of second connection pads and the plurality of second metal wirings, respectively.
Device, ie, a multi chip mod, comprising a connecting metal and a second sealing member sealed between the second flexible substrate and the second flexible semiconductor chip.
ule).

本発明の更に他の一態様は、薄型のフレキシブル半導体チップを搭載し且つ、フレキシ
ブル基板等の各構成材料の厚みも薄くすることにより、半導体チップ1枚当たりに必要と
される厚さを極めて薄く出来る。従って、複数枚のフレキシブル半導体チップを積層し、
スタック構造を構成した場合、実装体(multi chip module)全体の厚
さを薄くすることが可能である。また、それぞれの半導体チップを低剛性化しているので
、構成部品の膨張係数の差に起因した変位によるパッケージ割れや、内部構造の破損を回
避することが出来、製品としての実装信頼性を高く維持することが可能になる。
According to still another aspect of the present invention, a thin flexible semiconductor chip is mounted and the thickness of each constituent material such as a flexible substrate is reduced, so that the thickness required for each semiconductor chip is extremely reduced. I can do it. Therefore, a plurality of flexible semiconductor chips are stacked,
When the stack structure is configured, it is possible to reduce the thickness of the entire mounted chip (multi chip module). In addition, since each semiconductor chip has low rigidity, package cracking due to displacement due to differences in the expansion coefficient of components and damage to internal structures can be avoided, and the mounting reliability of the product remains high. It becomes possible to do.

本発明の更に他の一態様は、半導体チップを10μm〜150μmの厚さに薄くする工
程と、実装基板の主表面に複数の実装配線を形成する工程と、フレキシブル基板の主表面
に複数の金属配線を形成する工程と、フレキシブル基板の主表面の上方に半導体チップを
搭載する工程と、及び複数の実装配線と、複数の金属配線とをそれぞれ位置合わせし、互
いに電気的に接続する工程とからなる半導体装置の実装方法即ち実装体(module)
の製造方法であることである。
Still another embodiment of the present invention includes a step of thinning a semiconductor chip to a thickness of 10 μm to 150 μm, a step of forming a plurality of mounting wirings on the main surface of the mounting substrate, and a plurality of metals on the main surface of the flexible substrate. From the step of forming the wiring, the step of mounting the semiconductor chip above the main surface of the flexible substrate, and the step of aligning and electrically connecting the plurality of mounting wirings and the plurality of metal wirings, respectively. Mounting method of semiconductor device, ie, mounting module
It is that it is a manufacturing method.

本発明の更に他の一態様に係る実装体の製造方法によれば、全体の厚さが薄く、且つ低
剛性化し、実装信頼性の高い実装体を簡単に製造することが出来る。
According to the method for manufacturing a mounting body according to still another aspect of the present invention, it is possible to easily manufacture a mounting body with a low overall thickness and low rigidity and high mounting reliability.

(第1の実施例)
図2(a)に示すように、本発明の第1実施例に係るフレキシブル・パッケージは、主
表面に複数の金属配線12a,・・・・・,12j,・・・・・が形成されたフレキシブ
ル基板11と、このフレキシブル基板11の上方に配置され、複数の接続用パッドを有す
るフレキシブル半導体チップ14;複数の接続用パッドと、複数の金属配線とをそれぞれ
電気的に接続する接続金属15a,・・・・・,15j,・・・・・;及びフレキシブル
基板11とフレキシブル半導体チップ14との間に封入された封止部材16とから構成さ
れている。
(First embodiment)
As shown in FIG. 2 (a), the flexible package according to the first embodiment of the present invention has a plurality of metal wirings 12a,..., 12j,. A flexible substrate 11 and a flexible semiconductor chip 14 disposed above the flexible substrate 11 and having a plurality of connection pads; a connection metal 15a for electrically connecting the plurality of connection pads and the plurality of metal wirings, respectively; .., 15j,..., And a sealing member 16 sealed between the flexible substrate 11 and the flexible semiconductor chip 14.

金属配線は、フレキシブル基板11上に、複数の放射状に延びるアルミニウム(Al)
配線12a,・・・・・,12j,・・・・・として構成されている。Al配線12a,
・・・・・,12j,・・・・・の厚さは例えば9μmである。フレキシブル基板11は
、有機基板が好ましく、本発明の第1実施例においては、ポリエチレン・テレフタレート
(PET)材を用いている。フレキシブル基板(PET基板)11の厚さは、10〜50
μmが好ましい。図2(a)においては、例えば38μmとしている。フレキシブル基板(
PET基板)11の厚さを薄くすることにより、低剛性化図っている。
The metal wiring is a plurality of radially extending aluminum (Al) on the flexible substrate 11.
The wirings 12a,..., 12j,. Al wiring 12a,
.., 12j,... Has a thickness of 9 .mu.m, for example. The flexible substrate 11 is preferably an organic substrate, and in the first embodiment of the present invention, a polyethylene terephthalate (PET) material is used. The thickness of the flexible substrate (PET substrate) 11 is 10-50.
μm is preferred. In FIG. 2A, for example, it is set to 38 μm. Flexible substrate (
By reducing the thickness of the (PET substrate) 11, the rigidity is reduced.

また、フレキシブル半導体チップ14としては、シリコンチップ14を用いている。ま
た、シリコンチップ14の厚さは、10μm〜150μm、例えば50μmと極力薄く形
成されている(製造方法は後述する)。そして、このフレキシブル基板(PET基板)1
1の主表面に形成されたAl配線12a上には、接続金属として、高導電性材料である金
(Au)を用いたバンプ15aが、・・・・・,Al配線12jの上には、金(Au)バ
ンプ15jが、・・・・・がが配置されている。図示を省略しているが、シリコンチップ
14の表面の周辺部の、金(Au)バンプ15a,・・・・・,15j,・・・・・に対
応した位置には、アルミニウム(Al)等の金属の薄膜からなる接続パッドが配置されて
いる。そして、Al配線12aとシリコンチップ14上の対応する接続パッドが、金(A
u)バンプ15aを介して接続され,・・・・・,Al配線12jとシリコンチップ14
上の対応する接続パッドが、金(Au)バンプ15jを介して接続され、フリップチップ
構造を構成している。金(Au)バンプ15a,・・・・・,15j,・・・・・の厚さ
は、例えば20μmである。
As the flexible semiconductor chip 14, a silicon chip 14 is used. The thickness of the silicon chip 14 is as thin as 10 μm to 150 μm, for example, 50 μm (a manufacturing method will be described later). And this flexible substrate (PET substrate) 1
On the Al wiring 12a formed on the main surface 1, a bump 15a using gold (Au) which is a highly conductive material as a connection metal is formed on the Al wiring 12j. Gold (Au) bumps 15j are arranged. Although not shown, aluminum (Al) or the like is provided at a position corresponding to the gold (Au) bumps 15a,..., 15j,. A connection pad made of a metal thin film is disposed. Then, the corresponding connection pads on the Al wiring 12a and the silicon chip 14 are made of gold (A
u) Connected via bumps 15a,... Al wiring 12j and silicon chip 14
The corresponding upper connection pads are connected via gold (Au) bumps 15j to constitute a flip chip structure. The thicknesses of the gold (Au) bumps 15a,..., 15j,.

そして、このバンプ接続部分を含むシリコンチップ14の表面を保護するために、シリ
コンチップ14の表面は線膨脹係数α=0.01〜30ppm/℃の材料からなるアンダ
ーフィル16によって封止されている。具体的には、封止部材として、例えば、線膨張係
数α=0.1〜15ppm/℃程度のACF樹脂等からなるアンダーフィル16を用いて
いる。
In order to protect the surface of the silicon chip 14 including the bump connection portion, the surface of the silicon chip 14 is sealed with an underfill 16 made of a material having a linear expansion coefficient α = 0.01 to 30 ppm / ° C. . Specifically, as the sealing member, for example, an underfill 16 made of an ACF resin or the like having a linear expansion coefficient α of about 0.1 to 15 ppm / ° C. is used.

図2(b)は、図2(a)に示したフレキシブル・パッケージを実装基板に実装して構
成した本発明の第1実施例に係る実装体(module)の断面構造図である。フレキシ
ブル基板(PET基板)11の中央部には、シリコンチップ14が収納されるキャビティ
13が形成されている。PWB(printed wiring board),FPC
(flexible printed circuit board)などの実装基板2
1の主表面には、厚さ18μm〜22μmの複数の放射状に延びる実装配線22a,・・
・・・,22j,・・・・・が配置されている。そして、フレキシブル基板(PET基板
)11の主表面のAl配線12aと実装基板21の実装配線22aとが、導電性接着剤2
3を介して互いに接続され、Al配線12jと実装配線22jとが導電性接着剤23を介
して互いに接続されて、本発明の第1実施例に係る実装体が構成されている。
このような構造の本発明の第1実施例に係る実装体では、図2(b)に示すように、フ
レキシブル基板(PET基板)11の最高端から実装配線22の上面までが、例えば12
0μm程度となり、現在用いられているパッケージに無い薄さと実装信頼性を有した実装
体が実現される。
FIG. 2B is a cross-sectional structure diagram of a mounting body according to the first embodiment of the present invention configured by mounting the flexible package shown in FIG. 2A on a mounting board. A cavity 13 in which the silicon chip 14 is accommodated is formed in the central portion of the flexible substrate (PET substrate) 11. PWB (printed wiring board), FPC
Mounting board 2 such as (flexible printed circuit board)
1, a plurality of radially extending mounting wirings 22a having a thickness of 18 μm to 22 μm,.
..., 22j, ... are arranged. The Al wiring 12a on the main surface of the flexible substrate (PET substrate) 11 and the mounting wiring 22a of the mounting substrate 21 are electrically conductive adhesive 2
3, the Al wiring 12j and the mounting wiring 22j are connected to each other via the conductive adhesive 23 to constitute the mounting body according to the first embodiment of the present invention.
In the mounting body according to the first embodiment of the present invention having such a structure, as shown in FIG.
Since the thickness is about 0 μm, a mounting body having thinness and mounting reliability that is not available in currently used packages is realized.

そして、フレキシブル基板(PET基板)11のAl配線12a,・・・・・,12j
,・・・・・と極めて薄膜化したフレキシブルなシリコンチップ14をAuバンプ15a
,・・・・・,15j,・・・・・を介してフリップチップ構造で接続した構造であるの
で、パッケージの反りを非常に小さくすることが可能になる。シリコンチップ14とフレ
キシブル基板(PET基板)11との間には、樹脂16を封入しておけば良い。また、シ
リコンチップ14と実装基板21の主表面との間には、ソルダー・レジスト等の樹脂を封
入しておけばよい。具体的には、図1に示す実装体では、上述したように20mmの長さ
に対し1.5mm程度の大きな反りが発生するが、本発明の第1実施例に係る実装体の反
りは、17mmの長さに対し0.15mm前後までに、反りを抑えることが可能となる。
And Al wiring 12a, ..., 12j of flexible substrate (PET substrate) 11
,..., A very thin silicon film 14 is made of Au bumps 15a.
,..., 15j,... Are connected in a flip chip structure, so that the warpage of the package can be made extremely small. A resin 16 may be sealed between the silicon chip 14 and the flexible substrate (PET substrate) 11. Further, a resin such as a solder resist may be sealed between the silicon chip 14 and the main surface of the mounting substrate 21. Specifically, in the mounting body shown in FIG. 1, as described above, a large warpage of about 1.5 mm occurs for a length of 20 mm, but the warping of the mounting body according to the first embodiment of the present invention is as follows. Warpage can be suppressed to around 0.15 mm for a length of 17 mm.

通常の市販のウェハの厚さは、ウェハサイズにも依存するが、450μm乃至1mm程
度である。例えば、6インチウェハでは、600μm乃至650μm程度の厚さを有する
。ウェハサイズが大きくなるに従ってい、ウェハの厚さも厚くなる。本発明の第1実施例
に係る実装体に用いるシリコンチップ14の厚さは、このような通常の市販のウェハの厚
さよりも、極力薄くすることが望ましい。極めて薄くすることによりシリコンチップ14
が破断するまでの、シリコンチップ14撓み量を大きくすることが出来る。つまり、シリ
コンチップ14の厚さを、極めて薄くし、フレキシブルにすることにより、シリコンチッ
プ14が破断に至るまでのシリコンチップ14の撓みの曲率半経を小さくすることが可能
になる。
The thickness of a normal commercially available wafer depends on the wafer size, but is about 450 μm to 1 mm. For example, a 6-inch wafer has a thickness of about 600 μm to 650 μm. As the wafer size increases, the thickness of the wafer also increases. It is desirable that the thickness of the silicon chip 14 used in the mounting body according to the first embodiment of the present invention be as thin as possible than the thickness of such a normal commercially available wafer. Silicon chip 14 by making it extremely thin
It is possible to increase the amount of deflection of the silicon chip 14 until it breaks. That is, by making the thickness of the silicon chip 14 extremely thin and flexible, it becomes possible to reduce the curvature of the silicon chip 14 until the silicon chip 14 is broken.

この効果を示す実験結果のグラフを図3(a)及び図3(b)に示す。図3(a)は、
図4(b)及び図4(C)に示すような、短冊状のシリコンチップからなる試料30を用
い破断実験を行った場合の、シリコンチップの厚みと撓み量の関係を示すグラグである。
試料30は、幅が5mmで所定の長さを有する。一方、この破断実験には、2つの支点と
なるエッジを有した測定治具を用意する。2つの支点間の距離は5mmである。そして、
2つの支点となるエッジ間に横たわるるように、短冊状のシリコンチップ30の長手方向
を選んで配置して、2つの支点の中央部に破断圧力を加えて、撓みを測定する。
The graph of the experimental result which shows this effect is shown to Fig.3 (a) and FIG.3 (b). FIG. 3 (a)
FIG. 5 is a graph showing the relationship between the thickness of a silicon chip and the amount of deflection when a fracture experiment is performed using a sample 30 made of a strip-shaped silicon chip as shown in FIGS. 4B and 4C. FIG.
The sample 30 has a predetermined length with a width of 5 mm. On the other hand, for this fracture experiment, a measuring jig having two fulcrum edges is prepared. The distance between the two fulcrums is 5 mm. And
The longitudinal direction of the strip-shaped silicon chip 30 is selected and placed so as to lie between the two fulcrum edges, and a bending pressure is applied to the central part of the two fulcrums to measure the deflection.

さて、シリコンウェハ31を研削により薄膜化する場合、シリコンウェハ31の裏面に
は、図4(a)に示すように、研削による円弧放射状の「研削紋」39が全面に発生する
。研削は図4(a)に示すように、シリコンウェハ31を表面保護テープ36に貼り付け
て固定してから行う。表面保護テープ36は、フラットリング35に貼り付け、この表面
保護テープ36の皺などを除去した状態で、シリコンウェハ31を貼り付け固定している
When the silicon wafer 31 is thinned by grinding, as shown in FIG. 4A, a circular arc “grind pattern” 39 is generated on the entire surface of the back surface of the silicon wafer 31. As shown in FIG. 4A, the grinding is performed after the silicon wafer 31 is affixed to the surface protection tape 36 and fixed. The surface protection tape 36 is affixed to the flat ring 35, and the silicon wafer 31 is affixed and fixed in a state where wrinkles and the like of the surface protection tape 36 are removed.

図4(b)及び図4(C)に示すような、幅が5mmの短冊状のシリコンチップの限定
された面積内においては、研削紋39、より正確には、それぞれの研削紋39の接線は、
ほぼ平行な複数の線の模様として近似出来る。そこで、本発明においては、試料の長辺近
傍における研削紋39の接線の方向が、試料の長辺に対してなす角を「研削紋角θ」と定
義する。図3(a)中の曲線P1は、図4(b)に示すような研削紋角θ≦10°のシリ
コンチップからなる試料に対する結果を示す。また、図3(a)の曲線P2は、図4(C
)に示すような研削紋角θ≧80°である試料に対する結果を示す。図4(b)に示す研
削紋角θ≦10°になるような方向に切り出した試料の方が、図4(C)に示す研削紋角
θ≧80°になるような方向に切り出した試料よりも、撓み量が大きく、破断に対して強
いことが分かる。
In a limited area of a strip-shaped silicon chip having a width of 5 mm as shown in FIG. 4B and FIG. 4C, the grinding pattern 39, more precisely, the tangent line of each grinding pattern 39 is shown. Is
It can be approximated as a pattern of almost parallel lines. Therefore, in the present invention, an angle formed by the direction of the tangent line of the grinding pattern 39 near the long side of the sample with respect to the long side of the sample is defined as “grinding pattern angle θ”. A curve P1 in FIG. 3A shows a result for a sample made of a silicon chip having a grinding pattern angle θ ≦ 10 ° as shown in FIG. 4B. Further, the curve P2 in FIG.
The results for a sample with a grinding pattern angle θ ≧ 80 ° as shown in FIG. A sample cut out in a direction such that the grinding pattern angle θ ≦ 10 ° shown in FIG. 4B is cut out in a direction such that the grinding pattern angle θ ≧ 80 ° shown in FIG. 4C. It can be seen that the amount of deflection is greater than that and is strong against breakage.

従って、本発明の第1実施例においては、研削紋角θ≦10°になるような方向に切り
出したシリコンチップをフレキシブル半導体チップ14として用いることが好ましい。
Therefore, in the first embodiment of the present invention, it is preferable to use as the flexible semiconductor chip 14 a silicon chip cut out in a direction such that the grinding pattern angle θ ≦ 10 °.

図3(a)中の曲線P1のシリコンチップと、曲線P2のシリコンチップとは、短冊の
長辺がほぼ直交関係にある。そして、図3(a)から明らかなように、ウェーハ厚が薄く
なるほど、破断までの撓み量が大きくなっている。
The silicon chip of the curve P1 and the silicon chip of the curve P2 in FIG. As is apparent from FIG. 3A, the amount of deflection until breakage increases as the wafer thickness decreases.

図3(b)は、シリコンチップの厚みと曲率半経の関係を示すグラフである。図3(a
)と同様に、シリコンチップの幅が5mmの場合の測定結果を示す。図3(b)中の曲線
W1は、図4(b)に示す研削紋角θ≦10°の試料の結果を示し、曲線W2は図4(C
)に示す研削紋角θ≧80°の試料の結果を示している。
FIG. 3B is a graph showing the relationship between the thickness of the silicon chip and the half-curvature of curvature. FIG.
The measurement result when the width of the silicon chip is 5 mm is shown in the same manner as in FIG. A curve W1 in FIG. 3B shows the result of the sample having a grinding pattern angle θ ≦ 10 ° shown in FIG. 4B, and a curve W2 shows the result in FIG.
The result of the sample with the grinding pattern angle θ ≧ 80 ° shown in FIG.

図3(b)から明らかなように、シリコンチップの厚みが薄くなるほど、シリコンチッ
プの破断までのシリコンチップの撓み(反り)の曲率半経が小さくなり、フレキシブルに
なっていることが分かる。そして、研削紋角θ≦10°になるような方向に切り出した試
料W1の方が、研削紋角θ≧80°になるような方向に切り出した試料W2よりも、シリ
コンチップの撓み曲率半経量が小さく、破断に対して強いことが分かる。図3(b)の結
果からも、本発明の第1実施例においては、研削紋角θ≦10°になるような方向に切り
出したシリコンチップをフレキシブル半導体チップ14として用いることが好ましいこと
が分かる。
As is clear from FIG. 3B, it can be seen that the thinner the thickness of the silicon chip is, the smaller the curvature half of the bending (warping) of the silicon chip until the breaking of the silicon chip is, and the more flexible the silicon chip is. Then, the sample chip W1 cut out in the direction so that the grinding pattern angle θ ≦ 10 ° has half the bending curvature of the silicon chip than the sample W2 cut out in the direction so that the grinding pattern angle θ ≧ 80 °. It can be seen that the amount is small and strong against breakage. 3B also shows that in the first embodiment of the present invention, it is preferable to use as the flexible semiconductor chip 14 a silicon chip cut out in a direction such that the grinding pattern angle θ ≦ 10 °. .

本発明の第1実施例においては、例として、50μmの厚みのシリコンチップ14を適
用している。しかし、シリコンチップ14は、10μmから150μm程度までの厚みで
あれば、同様の効果を得ることが出来る。特に30μmから100μm程度の厚みが好ま
しい。30μm以下になると、シリコンチップ14の取り扱いが困難になってくるので、
工業的には、あまり合理的な厚みではなくなってくる。
In the first embodiment of the present invention, a silicon chip 14 having a thickness of 50 μm is applied as an example. However, if the silicon chip 14 has a thickness of about 10 μm to 150 μm, the same effect can be obtained. In particular, a thickness of about 30 μm to 100 μm is preferable. If it becomes 30 μm or less, handling of the silicon chip 14 becomes difficult.
Industrially, the thickness is not very reasonable.

図5(a)は、本発明の第1実施例の変形例に係るフレキシブル・パッケージ及びこれ
を用いた実装体(module)の、室温における断面構造図である。図5(a)に示す
ように、本発明の第1実施例の変形例に係るフレキシブル・パッケージは、複数の放射状
に延びるアルミニウム(Al)配線12a,・・・・・,12j,・・・・・が主表面に
配されたフレキシブル基板11の上にシリコンチップ14を配置して構成されている。そ
して、このフレキシブル基板11の主表面に形成されたAl配線12a上には、金(Au
)バンプ15aが、・・・・・,Al配線12jの上には、金(Au)バンプ15jが、
・・・・・が配置されている。シリコンチップ14の表面の周辺部の、金(Au)バンプ
15a,・・・・・,15j,・・・・・に対応した位置には、アルミニウム(Al)等
の金属の薄膜からなる接続パッドが配置されている。そして、Al配線12aとシリコン
チップ14上の対応する接続パッドが、金(Au)バンプ15aを介して接続され、・・
・・・,Al配線12jとシリコンチップ14上の対応する接続パッドが、金(Au)バ
ンプ15jを介して接続され、フリップチップ構造を構成している。また、シリコンチッ
プ14の厚さは、150μm以下の厚さに形成されている。そして、このバンプ接続部を
含むシリコンチップ14の表面を保護するために、シリコンチップ14の表面はアンダー
フィル16によって封止されている。フレキシブル基板11の周辺部には、フレキシブル
基板11を貫通するスルーホールが設けられ、このスルーホールを埋め込んで接続用埋込
金属19a,・・・・・,19j,・・・・・が設けられて
いる。接続用埋込金属19a,・・・・・,19j,・・・・・は、フレキシブル基板(
PET基板)11の主表面のAl配線12a,・・・・・,12j,・・・・・にそれぞ
れ接続されている。
FIG. 5A is a cross-sectional structure diagram at room temperature of a flexible package according to a modification of the first embodiment of the present invention and a mounting body using the flexible package. As shown in FIG. 5A, a flexible package according to a modification of the first embodiment of the present invention includes a plurality of radially extending aluminum (Al) wirings 12a,..., 12j,. The silicon chip 14 is arranged on the flexible substrate 11 arranged on the main surface. On the Al wiring 12a formed on the main surface of the flexible substrate 11, gold (Au
) Bumps 15a... On the Al wiring 12j are gold (Au) bumps 15j.
... are arranged. A connection pad made of a metal thin film such as aluminum (Al) is provided at a position corresponding to the gold (Au) bumps 15a,..., 15j,. Is arranged. Then, the corresponding connection pads on the Al wiring 12a and the silicon chip 14 are connected via the gold (Au) bumps 15a.
..., the Al wiring 12j and the corresponding connection pad on the silicon chip 14 are connected via a gold (Au) bump 15j to form a flip chip structure. The thickness of the silicon chip 14 is 150 μm or less. In order to protect the surface of the silicon chip 14 including the bump connection portion, the surface of the silicon chip 14 is sealed with an underfill 16. A through hole penetrating the flexible substrate 11 is provided in the periphery of the flexible substrate 11, and embedded metal 19a,..., 19j,. ing. Embedded metal for connection 19a,..., 19j,.
The main surface of the PET substrate 11 is connected to Al wirings 12a,..., 12j,.

一方、実装基板21の主表面には、実装配線22a,・・・・・,22d,22e,2
2f,22g,・・・・・,22j,・・・・・が配置されている。そして、フレキシブ
ル基板11に埋め込まれた接続用埋込金属19a,・・・・・,19j,・・・・・と、
実装配線22a,・・・・・,22d,22e,22f,22g,・・・・・,22j,
・・・・・とが、半田ボール104a,・・・・・,104d,104e,104f,1
04g,・・・・・,104j,・・・・・を介して互いに接続されている。
On the other hand, on the main surface of the mounting substrate 21, mounting wirings 22a, ..., 22d, 22e, 2
2f, 22g,..., 22j,. And the embedded metal 19a, ..., 19j, ... for connection embedded in the flexible substrate 11,
Mounting wiring 22a, ..., 22d, 22e, 22f, 22g, ..., 22j,
... Are solder balls 104a,..., 104d, 104e, 104f, 1
04g,..., 104j,.

図5(b)及び図5(C)は、図5(a)に示す本発明の第1実施例の変形例に係る実
装体の温度変化による撓みを説明するための断面図で、図5(b)は125℃の高温、図
5(C)は−55℃における低温の場合のシリコンチップ14、フレキシブル基板11及
び実装基板21等の撓みを模式的に示す。実装基板21は、線膨脹係数αMB=15〜1
8ppm/℃程度あり、シリコンの線膨脹係数αSI=3.5ppm/℃とは大きく異な
る。しかしながら、本発明の第1実施例の変形例に係る実装体においては、シリコンチッ
プ14の厚さが薄いため、シリコンチップ14の表面に垂直方向の変位の自由度が大きい
。つまり、シリコンチップ14が、その表面に垂直方向に自在に変位可能であるため、温
度変化により、実装基板21がシリコンチップ14に対して相対的に延び(125℃)若
しくは縮み(−55℃)が生じても、半田ボール104a,・・・・・,104d,10
4e,104f,104g,・・・・・,104j,・・・・・に対する応力が緩和され
る。従って、温度変化により半田ボール104a,・・・・・,104d,104e,1
04f,104g,・・・・・,104j,・・・・・が破壊されにくくなり、実装信頼
性が向上する。
5 (b) and 5 (C) are cross-sectional views for explaining the bending due to temperature change of the mounting body according to the modification of the first embodiment of the present invention shown in FIG. 5 (a). FIG. 5C schematically shows the bending of the silicon chip 14, the flexible substrate 11, the mounting substrate 21, and the like when the temperature is 125 ° C. and FIG. 5C is the low temperature at −55 ° C. The mounting substrate 21 has a linear expansion coefficient α MB = 15 to 1
It is about 8 ppm / ° C., which is greatly different from the linear expansion coefficient α SI of silicon = 3.5 ppm / ° C. However, in the mounting body according to the modification of the first embodiment of the present invention, since the silicon chip 14 is thin, the degree of freedom of displacement in the direction perpendicular to the surface of the silicon chip 14 is large. That is, since the silicon chip 14 can be freely displaced in the direction perpendicular to the surface thereof, the mounting substrate 21 extends (125 ° C.) or contracts (−55 ° C.) relative to the silicon chip 14 due to a temperature change. Solder balls 104a,..., 104d, 10
4e, 104f, 104g,..., 104j,. Therefore, the solder balls 104a,..., 104d, 104e, 1 due to temperature changes.
04f, 104g,..., 104j,... Are less likely to be destroyed, and mounting reliability is improved.

一方、図6(a)は、図5(a)に示した第1実施例の変形例に係る実装体の比較例の
概略構造を説明するための断面図である。この比較例は、厚さ300μmの厚いシリコン
チップを用いている点が、図5(a)に示した実装体と異なるが、他の構造は共通してい
る。そして、図6(b)及び図6(C)は、図6(a)に示した比較例に係る実装体の温
度変化による撓みを説明するための断面図である。即ち、図6(b)は125℃の高温、
図6(C)は−55℃における低温の場合のシリコンチップ14、フレキシブル基板11
及び実装基板21等の撓みを模式的に示す。この比較例に係る実装体においては、シリコ
ンチップ14の厚さが厚いため、シリコンチップ14の表面に垂直方向の変位の自由度が
小さく、リジッドである。このため、図5(b)及び図5(C)の場合とは異なり、シリ
コンチップ14は、その表面に垂直方向にほとんど変位出来ないため、温度変化により、
実装基板21がシリコンチップ14に対して相対的に延び(125℃)若しくは縮み(−
55℃)が生じた場合には、半田ボール104a,・・・・・,104d,104e,1
04f,104g,・・・・・,104j,・・・・・と、接続用埋込金属19a,・・
・・・,19j,・・・・・間、或いは、半田ボール104a,・・・・・,104d,
104e,104f,104g,・・・・・,104j,・・・・・と実装配線22a,
・・・・・,22d,22e,22f,22g,・・・・・,22j,・・・・・間に大
きな応力が発生する。また、半田ボール104a,・・・・・,104d,104e,1
04f,104g,・・・・・,104j,・・・・・自身にも大きな応力が生じ、半田
ボールが破壊に至ることとなる。
On the other hand, FIG. 6A is a cross-sectional view for explaining a schematic structure of a comparative example of the mounting body according to the modification of the first embodiment shown in FIG. This comparative example is different from the mounting body shown in FIG. 5A in that a thick silicon chip having a thickness of 300 μm is used, but other structures are common. 6 (b) and 6 (C) are cross-sectional views for explaining bending due to temperature change of the mounting body according to the comparative example shown in FIG. 6 (a). That is, FIG. 6B shows a high temperature of 125 ° C.
FIG. 6C shows the silicon chip 14 and the flexible substrate 11 when the temperature is low at −55 ° C.
And the bending of mounting board | substrate 21 grade | etc., Is shown typically. In the mounting body according to this comparative example, since the silicon chip 14 is thick, the degree of freedom of displacement in the direction perpendicular to the surface of the silicon chip 14 is small and rigid. For this reason, unlike the case of FIG. 5B and FIG. 5C, the silicon chip 14 can hardly be displaced in the direction perpendicular to the surface thereof.
The mounting substrate 21 extends relative to the silicon chip 14 (125 ° C.) or shrinks (−
55 ° C), the solder balls 104a, ..., 104d, 104e, 1
04f, 104g,..., 104j,..., Embedded metal 19a for connection,.
..., 19j, ... or between solder balls 104a, ..., 104d,
104e, 104f, 104g,..., 104j,.
..., 22d, 22e, 22f, 22g,..., 22j,. Also, the solder balls 104a, 104d, 104e, 1
04f, 104g,..., 104j,... Themselves are subjected to a large stress, and the solder balls are broken.

図7は、シリコンチップの厚さとTCT信頼性との関係を説明するグラフである。シリ
コンチップの厚さが薄くなるに従っていTCT信頼性が増大することが分かる。そして、
シリコンチップの厚さとTCT信頼性との比例関係を示す傾きがシリコンチップの厚さ1
50μmにおいて、大きく変化することが分かる。即ち、シリコンチップの厚さ150μ
m以上においては、シリコンチップの厚さが変化しても、TCT信頼性は顕著には変化し
ないが、シリコンチップの厚さが150μm以下においては、シリコンチップの厚さが減
少するとも、TCT信頼性は顕著に向上することが分かる。即ち、図7は、シリコンチッ
プの厚さとTCT信頼性との関係において、シリコンチップの厚さ150μmが変曲点で
あることが分かる。
FIG. 7 is a graph for explaining the relationship between the thickness of the silicon chip and the TCT reliability. It can be seen that TCT reliability increases as the thickness of the silicon chip decreases. And
The slope indicating the proportional relationship between the thickness of the silicon chip and the TCT reliability is the thickness 1 of the silicon chip.
It can be seen that the change greatly occurs at 50 μm. That is, the thickness of the silicon chip is 150 μm
Above m, the TCT reliability does not change significantly even if the thickness of the silicon chip changes. However, when the silicon chip thickness is 150 μm or less, the TCT reliability decreases even if the thickness of the silicon chip decreases. It can be seen that the property is remarkably improved. That is, FIG. 7 shows that the thickness of the silicon chip of 150 μm is the inflection point in the relationship between the thickness of the silicon chip and the TCT reliability.

次に、本発明の第1実施例に係る実装体(module)の製造方法について説明する

(a)まず、所定のフォトリソグラフィー工程、CVD工程、酸化工程、イオン注入工
程、エッチング工程等により、シリコンウェハ31の表面に半導体集積回路の所定のパタ
ーンを形成する。そして、PSG膜、BPSG膜、シリコン窒化膜(Si膜)等の
パッシベーション膜をシリコンウェハ31の表面に堆積する。つまり、シリコンウェハ3
1の表面には、ステップ・アンド・リピート方式で、周期的に半導体集積回路のパターン
が形成されている。パターンとパターンの間がダイシングラインになっている。そして、
図8(a)に示すように、半導体集積回路のパターンが形成されたシリコンウェハ31を
、半導体集積回路のパターン形成面41側を上にして、ダイシング装置の作業テーブル3
3に所定の方式で固定する。例えば、真空チャックにより、シリコンウェハ31を吸着し
固定する。そして、ダイシング用ブレード34を回転させて、本発明の第1実施例に係る
フレキシブル・パッケージ用のチップ厚さ(例えば50μm)よりも、更に少なくとも5
μm程度深い溝32を、ダイシングラインに沿って形成する。
Next, a method for manufacturing a mount module according to the first embodiment of the present invention will be described.
(A) First, a predetermined pattern of a semiconductor integrated circuit is formed on the surface of the silicon wafer 31 by a predetermined photolithography process, a CVD process, an oxidation process, an ion implantation process, an etching process, and the like. Then, a passivation film such as a PSG film, a BPSG film, or a silicon nitride film (Si 3 N 4 film) is deposited on the surface of the silicon wafer 31. That is, the silicon wafer 3
A pattern of a semiconductor integrated circuit is periodically formed on the surface of 1 by a step-and-repeat method. There is a dicing line between patterns. And
As shown in FIG. 8A, the silicon wafer 31 on which the pattern of the semiconductor integrated circuit is formed, the work table 3 of the dicing apparatus with the pattern forming surface 41 side of the semiconductor integrated circuit facing upward.
3 is fixed by a predetermined method. For example, the silicon wafer 31 is sucked and fixed by a vacuum chuck. Then, the dicing blade 34 is rotated so that the chip thickness (for example, 50 μm) for the flexible package according to the first embodiment of the present invention is at least 5 times.
A groove 32 having a depth of about μm is formed along the dicing line.

(b)次に、図8(b)に示すように、フラットリング35を表面保護テープ36に貼
り付ける。そして、フラットリング35で、表面保護テープ36の皺などを除去した状態
で、図8(a)において、溝32を形成したシリコンウェハ31のパターン形式面41を
表面保護テープ36の接着剤側に貼り付け固定する。
(B) Next, as shown in FIG. 8B, the flat ring 35 is attached to the surface protection tape 36. Then, with the flat ring 35 removing wrinkles and the like of the surface protection tape 36, the pattern form surface 41 of the silicon wafer 31 having the grooves 32 formed on the adhesive side of the surface protection tape 36 in FIG. Paste and fix.

(c)そして、例えばインフィード研削法を用いて、シリコンウェハ31の裏面を削る
。即ち、図8(C)に示すように、フラットリング35と表面保護テープ36とで保持さ
れたシリコンウェハ31を、研削装置の作業テーブル37に吸着固定する。そして、砥石
38を押し当てながらシリコンウェハ31の裏面を研削する。この際、作業テーブル37
と砥石38をそれぞれ回転させながら、シリコンウェハ31の裏面(研削面)が溝32に
達するまで研削する。研削面が、溝32に達すると、シリコンウェハ31は個々のチップ
に分割される。この研削の深さは、完成時のシリコンチップ31の厚さ(例えば50μm
)を考慮して設定される。
(d)そして、図8(d)に示すように、分割された個々のシリコンチップ14が吸着
固定されているフラットリング35をダイボンディング装置に設置する。そして、ピック
アップニードル等のツール40を用いて、表面保護テープ36越しにパターン形成面32
に対して、下方に圧力をかける。すると、シリコンチップ14が表面保護テープ36から
剥離される。このようにして、例えば50μmの厚みの薄いフレキシブルなシリコンチッ
プ14が完成する。
(C) Then, the back surface of the silicon wafer 31 is shaved using, for example, an infeed grinding method. That is, as shown in FIG. 8C, the silicon wafer 31 held by the flat ring 35 and the surface protection tape 36 is sucked and fixed to the work table 37 of the grinding apparatus. Then, the back surface of the silicon wafer 31 is ground while pressing the grindstone 38. At this time, the work table 37
Then, grinding is performed until the back surface (grinding surface) of the silicon wafer 31 reaches the groove 32 while rotating the grindstone 38. When the grinding surface reaches the groove 32, the silicon wafer 31 is divided into individual chips. The depth of this grinding is the thickness of the silicon chip 31 at the time of completion (for example, 50 μm).
).
(D) Then, as shown in FIG. 8D, the flat ring 35 on which the divided individual silicon chips 14 are attracted and fixed is installed in the die bonding apparatus. Then, using a tool 40 such as a pick-up needle, the pattern forming surface 32 is passed over the surface protective tape 36.
In contrast, pressure is applied downward. Then, the silicon chip 14 is peeled from the surface protection tape 36. In this way, for example, a thin flexible silicon chip 14 having a thickness of 50 μm is completed.

(e)次に、フレキシブル基板として、厚みが例えば38μm程度の薄い連続テープ状
のPET基板11を用意する。この連続テープ状のPET基板11の主表面には、厚み9
μm程度のAl薄膜を全面に堆積しておく。そして、エッチング法によりパターンニング
して、図8(e)にしめすように、連続テープ状フレキシブル基板11の主表面上に、複
数の放射状に延びるAl配線12a,・・・・・,12j,・・・・・のパターンを形成
する。Al配線12a,・・・・・,12j,・・・・・のパターンニングは、スクリー
ン印刷法を用いて行いて行っても良い。このAl配線12a,・・・・・,21j,・・
・・・のパターンニングにより、連続テープ状フレキシブル基板11の主表面の所定の箇
所に、周期的に、PET基板11が露出した開口部10が形成される。この開口部10は
、チップ搭載用の矩形の窓部である。
(E) Next, a thin continuous tape-like PET substrate 11 having a thickness of, for example, about 38 μm is prepared as a flexible substrate. The main surface of the continuous tape-like PET substrate 11 has a thickness of 9
An Al thin film of about μm is deposited on the entire surface. Then, patterning is performed by an etching method, and a plurality of radially extending Al wirings 12a, ..., 12j,... Are formed on the main surface of the continuous tape-like flexible substrate 11 as shown in FIG. ... pattern is formed. The patterning of the Al wirings 12a, ..., 12j, ... may be performed using a screen printing method. This Al wiring 12a,..., 21j,.
Through the patterning, openings 10 where the PET substrate 11 is exposed are periodically formed at predetermined positions on the main surface of the continuous tape-shaped flexible substrate 11. The opening 10 is a rectangular window for mounting a chip.

(f)次に、図8(f)に示すように、それぞれのチップ搭載用の開口部10に、連続
用樹脂であるACF樹脂(或いはACP樹脂でも良い)16をポッティング法などにより
塗布する。
(F) Next, as shown in FIG. 8 (f), ACF resin 16 (or ACP resin) which is a continuous resin is applied to each opening 10 for chip mounting by a potting method or the like.

(g)続いて、図8(g)に示すように、PET基板11側のAl配線12a,・・・
・・,12j,・・・・・とシリコンチップ14側のAuバンプ15a,・・・・・,1
5j,・・・・・との位置合わせを行い、シリコンチップ14をPET基板11上に搭載
する。その後、120℃程度に加熱し、連続用樹脂を溶かし、更に硬化することにより、
シリコンチップ14をPET基板11上に固定する。この段階では、連続テープ状のPE
T基板11上に周期的に配置された開口部10に、それぞれシリコンチップ14が搭載さ
れ、複数のパッケージが連続して形成された状態にある。従って、次に、図8(h)に示
すように個々のフレキシブル・パッケージに切り落とす。図8(h)においては、放射状
に延びる16本のAl配線12a,12b,12c,・・・・・,12j,・・・・・,
12o,12pのパターンが示されている。
(G) Subsequently, as shown in FIG. 8G, the Al wiring 12a on the PET substrate 11 side,.
.., 12j,... And Au bump 15a on the silicon chip 14 side,.
5j,... Is aligned, and the silicon chip 14 is mounted on the PET substrate 11. After that, by heating to about 120 ° C., melting the continuous resin, and further curing,
The silicon chip 14 is fixed on the PET substrate 11. At this stage, continuous tape PE
A silicon chip 14 is mounted on each of the openings 10 periodically arranged on the T substrate 11, and a plurality of packages are continuously formed. Therefore, next, as shown in FIG. 8 (h), it is cut into individual flexible packages. In FIG. 8H, 16 Al wirings 12a, 12b, 12c,..., 12j,.
12o and 12p patterns are shown.

(h)一方、別途実装基板21を用意し、この実装基板21の主表面に、エッチング法
若しくは、スクリーン印刷法等により、複数の放射状に延びる実装配線22a,・・・・
・,22j,・・・・・をパターニングする。そして、実装配線22a,・・・・・,2
2j,・・・・・上に導電性接着剤23を塗布する。導電性接着剤23としては、例えば
ニッケル(Ni)粒子等の導電粒子層が含まれたACF樹脂やACP樹脂などを用いるこ
とが出来る。次に、Al配線12a,・・・・・,12j,・・・・・と、実装配線22
a,・・・・・,22j,・・・・・との互いの位置合わせを行い、実装基板21上にフ
レキシブル・パッケージを搭載する。この状態で、導電性接着剤23を所定の温度まで加
熱し、導電性接着剤23を溶かし、更に硬化することによりフレキシブル・パッケージを
実装基板21上に固定する。これにより、図2(b)に示した本発明の第1実施例に係る
薄型の実装体が完成する。
(H) On the other hand, a separate mounting substrate 21 is prepared, and a plurality of mounting wirings 22a extending radially on the main surface of the mounting substrate 21 by an etching method, a screen printing method, or the like.
., 22j, ... are patterned. And mounting wiring 22a, ..., 2
2j,... A conductive adhesive 23 is applied thereon. As the conductive adhesive 23, for example, an ACF resin or an ACP resin containing a conductive particle layer such as nickel (Ni) particles can be used. Next, the Al wirings 12a,..., 12j,.
A,..., 22j,... are aligned with each other, and the flexible package is mounted on the mounting substrate 21. In this state, the conductive adhesive 23 is heated to a predetermined temperature, the conductive adhesive 23 is melted, and further cured to fix the flexible package on the mounting substrate 21. Thereby, the thin mounting body according to the first embodiment of the present invention shown in FIG. 2B is completed.

また、本発明の第1実施例に係るフレキシブル・パッケージの実装基板21への実装は
、他の方法でも可能である。例えば、上のような導電性接着剤23を使用する方法の代わ
りに、「リード間接着法」を用いても良い。
Further, the flexible package according to the first embodiment of the present invention can be mounted on the mounting substrate 21 by other methods. For example, instead of the method using the conductive adhesive 23 as described above, an “inter-lead bonding method” may be used.

(i)即ち、図9(a)に示すように、PET基板11側のAl配線12d,12e,
12f間のPET基板11が露出した部分に第1の接着剤50aを塗布する。
(I) That is, as shown in FIG. 9A, the Al wirings 12d, 12e,
The first adhesive 50a is applied to the portion where the PET substrate 11 between 12f is exposed.

(ii)同様に、図9(b)に示すように、実装基板21側の実装配線22d,22e
,22fの間の実装基板21が露出した部分に第2の接着剤50bを塗布する。第2の接
着剤50bは、第1の接着剤50aと同種類の接着剤で良い。
(Ii) Similarly, as shown in FIG. 9B, the mounting wirings 22d and 22e on the mounting substrate 21 side.
, 22f, the second adhesive 50b is applied to the portion where the mounting substrate 21 is exposed. The second adhesive 50b may be the same type of adhesive as the first adhesive 50a.

(iii)そして、図9(C)に示すように、PET基板11側のAl配線12d,12
e,12fと実装基板21側の実装配線22d,22e,22fとの位置合わせを行って
、Al配線12d,12e,12fと実装配線22d,22e,22fとが接続するよう
に、両者間に圧力を加える。これによって、PET基板11側の第1の接着剤50aと実
装基板21側の第2の接着剤50b同士が接着して、Al配線12d,12e,12fと
実装配線22d,22e,22fとは、それぞれ金属同士が強く接触した状態となる。一
方、Al配線12d,12e,12f間のPET基板11と実装配線22d,22e,2
2f間の実装基板21とは、接着剤50により強く接着される。ここで、接着剤50は、
第1の接着剤50aと第2の接着剤50b同士が結合し、一体となったものである。
(Iii) Then, as shown in FIG. 9C, the Al wirings 12d, 12 on the PET substrate 11 side.
e, 12f and the mounting wirings 22d, 22e, 22f on the mounting substrate 21 side are aligned so that the Al wirings 12d, 12e, 12f and the mounting wirings 22d, 22e, 22f are connected. Add As a result, the first adhesive 50a on the PET substrate 11 side and the second adhesive 50b on the mounting substrate 21 side adhere to each other, and the Al wirings 12d, 12e, 12f and the mounting wirings 22d, 22e, 22f are The metals are in strong contact with each other. On the other hand, the PET substrate 11 and the mounting wirings 22d, 22e, 2 between the Al wirings 12d, 12e, 12f.
The mounting substrate 21 between 2f is strongly bonded by the adhesive 50. Here, the adhesive 50 is
The first adhesive 50a and the second adhesive 50b are combined and integrated.

リード間接着法では、第1の接着剤50aと第2の接着剤50bは、導電性接着剤であ
る必要はなく、接着力の強い種々の接着剤が選択出来る。また、低温硬化型の接着剤を用
いれば、常温での実装基板21へのフレキシブル・パッケージの実装が可能となる。
In the inter-lead bonding method, the first adhesive 50a and the second adhesive 50b do not need to be conductive adhesives, and various adhesives having strong adhesive strength can be selected. If a low-temperature curable adhesive is used, the flexible package can be mounted on the mounting substrate 21 at room temperature.

本発明の第1実施例では、次のような利点を有している。   The first embodiment of the present invention has the following advantages.

(1)シリコンチップ14を極薄にし、シリコンチップの剛性を低下させると同時に、
インターポーザ11等の各構成材料の厚みも薄くし、フレキシブルにしているので、パッ
ケージ全体を低剛性化することが出来る。これにより、変位によるパッケージ割れの発生
を回避することが出来、製品としての信頼性を確保することが可能になる。
(1) The silicon chip 14 is made extremely thin to reduce the rigidity of the silicon chip.
Since the thickness of each constituent material such as the interposer 11 is also made thin and flexible, the whole package can be reduced in rigidity. Thereby, the occurrence of package cracking due to displacement can be avoided, and the reliability as a product can be ensured.

(2)インターポーザ11とシリコンチップ14との間に、線膨張係数αの低いACF
樹脂等の封止部材16が封入される構造である。従って、実装体(module)組み立
て時の温度履歴に起因した、実装体(module)の反りを非常に小さくすることが出
来、実装体の製品単体としての平坦性を十分確保することが可能になる。
(2) ACF having a low linear expansion coefficient α between the interposer 11 and the silicon chip 14
In this structure, a sealing member 16 such as resin is enclosed. Accordingly, the warpage of the mounting body due to the temperature history at the time of assembling the mounting body (module) can be made extremely small, and the flatness of the mounting body as a single product can be sufficiently secured. .

(第2の実施例)
本発明の第2実施例は、フレキシブル・パッケージを2段に積層したスタック構造の実
装体(multi chip module)である。即ち、図10に示すように、種表
面に複数の実装配線22a,・・・・・,22j,・・・・・が形成された実装基板21
の上に、図2(b)に示したと同様な、第1及び第2のフレキシブル・パッケージをフェ
イスアップで縦方向に2枚積層している。実装基板21は、例えば、PWB,FPCなど
から構成されている。実装基板21の主表面には、厚さ18μm〜22μmの複数の放射
状に延びる実装配線22a,・・・・・,22j,・・・・・が配置されている。
(Second embodiment)
The second embodiment of the present invention is a multi-chip module having a stack structure in which flexible packages are stacked in two stages. That is, as shown in FIG. 10, a mounting substrate 21 having a plurality of mounting wirings 22a,..., 22j,.
On the top, two first and second flexible packages similar to those shown in FIG. 2B are stacked face-up in the vertical direction. The mounting substrate 21 is made of, for example, PWB, FPC, or the like. A plurality of radially extending mounting wirings 22 a,..., 22 j,... Having a thickness of 18 μm to 22 μm are arranged on the main surface of the mounting substrate 21.

第1のフレキシブル・パッケージは、第1のフレキシブル基板112と、第1のフレキ
シブル基板112の主表面の上方に配置された第1のフレキシブル半導体チップ142と
、第1のフレキシブル半導体チップ142と複数の第1の金属配線122a,・・・・・
,122j,・・・・・とをそれぞれ電気的に接続する第1の接続金属152a,・・・
・・,152j,・・・・・,及び第1のフレキシブル基板112と第1のフレキシブル
半導体チップ142との間に封入された第1の封止部材162とから構成されている。こ
こで、第1のフレキシブル基板112は、PET材からなる。そして、第1の金属配線と
して、複数の放射状に延びるアルミニウム(Al)配線122a,・・・・・,122j
,・・・・・を、第1のフレキシブル基板112の主表面に有している。第1のフレキシ
ブル半導体チップは、シリコンチップ142であり、図示を省略しているが、チップの表
面の周辺部に複数の第1の接続用パッドを有している。第1の接続金属としての金(Au
)バンプ152a,・・・・・,152j,・・・・・は、複数の第1の金属配線122
a,・・・・・,122j,・・・・・と第1のフレキシブル半導体チップ142上の複
数の第1の接続用パッドとをそれぞれ電気的に接続している。つまり、第1のAl配線1
22a上には第1の金(Au)バンプ152aが、・・・・・、第1のAl配線122j
の上には、第1の金(Au)バンプ152jが、・・・・・が配置されている。第1のA
l配線122aと第1のシリコンチップ142上の対応する接続パッドが、第1の金(A
u)バンプ152aを介して接続され、・・・・・、第1のAl配線122jと第1のシ
リコンチップ142上の対応する接続パッドが、第1の金(Au)バンプ152jを介し
て接続され、第1のフリップチップ構造を構成している。
The first flexible package includes a first flexible substrate 112, a first flexible semiconductor chip 142 disposed above a main surface of the first flexible substrate 112, a first flexible semiconductor chip 142, and a plurality of flexible packages. First metal wiring 122a,...
, 122j,... Are electrically connected to the first connection metal 152a,.
.., 152j,..., And a first sealing member 162 sealed between the first flexible substrate 112 and the first flexible semiconductor chip 142. Here, the first flexible substrate 112 is made of a PET material. A plurality of radially extending aluminum (Al) wires 122a,..., 122j are used as the first metal wires.
,... Are provided on the main surface of the first flexible substrate 112. The first flexible semiconductor chip is a silicon chip 142, which is not shown, but has a plurality of first connection pads on the periphery of the surface of the chip. Gold as the first connecting metal (Au
) The bumps 152a,..., 152j,.
.., 122j,... are electrically connected to the plurality of first connection pads on the first flexible semiconductor chip 142, respectively. That is, the first Al wiring 1
A first gold (Au) bump 152a is formed on the first Al wiring 122j.
Is arranged with a first gold (Au) bump 152j. 1st A
The corresponding connection pads on the l wiring 122a and the first silicon chip 142 are connected to the first gold (A
u) Connected via the bump 152a, and the first Al wiring 122j and the corresponding connection pad on the first silicon chip 142 are connected via the first gold (Au) bump 152j. Thus, the first flip chip structure is formed.

そして、このバンプ接続部分を含む第1のシリコンチップ142の表面を保護するため
に、第1のシリコン142の表面は第1の封止部材(アンダーフィル)162によって封
止されている。
In order to protect the surface of the first silicon chip 142 including the bump connection portion, the surface of the first silicon 142 is sealed with a first sealing member (underfill) 162.

同様に、第2のフレキシブル・パッケージは、第2のフレキシブル基板(PET基板)
111と、第2のフレキシブル基板111の主表面の上方に配置された第2のフレキシブ
ル半導体チップ141と、第2のフレキシブル半導体チップ141と複数の第2の金属配
線121a,・・・・・,121j,・・・・・とをそれぞれ電気的に接続する第2の接
続金属151a,・・・・・,151j,・・・・・と、第2のフレキシブル基板111
と第2のフレキシブル半導体チップ141との間に封入された第2の封止部材161とか
ら構成されている。第2のフレキシブル基板111の主表面には、複数の第2の金属配線
121a,・・・・・,121j,・・・・・が形成されている。この複数の第2の金属
配線121a,・・・・・,121j,・・・・・は、第1のフレキシブル・パッケージ
の複数の第1の金属配線122a,・・・・・,122j,・・・・・のそれぞれと電気
的に接続されている。第2のフレキシブル半導体チップは、シリコンチップ141であり
、複数の第2の接続用パッドを表面に有している。第2の接続金属としての金(Au)バ
ンプ151a,・・・・・,151j,・・・・・は、第2のフレキシブル半導体チップ
141上の複数の第2の接続用パッドと、複数の第2の金属配線121a,・・・・・,
121j,・・・・・とをそれぞれ電気的に接続し、第2のフリップチップ構造を構成し
ている。
Similarly, the second flexible package is a second flexible substrate (PET substrate).
111, a second flexible semiconductor chip 141 disposed above the main surface of the second flexible substrate 111, a second flexible semiconductor chip 141, and a plurality of second metal wirings 121a,. , 121j,..., And 151j,..., 151j,.
And a second sealing member 161 sealed between the second flexible semiconductor chip 141 and the second flexible semiconductor chip 141. On the main surface of the second flexible substrate 111, a plurality of second metal wirings 121a, ..., 121j, ... are formed. The plurality of second metal wirings 121a,..., 121j,... Are a plurality of first metal wirings 122a,. · · · Electrically connected to each of The second flexible semiconductor chip is a silicon chip 141 having a plurality of second connection pads on the surface. The gold (Au) bumps 151a,..., 151j,... As the second connection metal include a plurality of second connection pads on the second flexible semiconductor chip 141 and a plurality of connection pads. Second metal wiring 121a,...
121j,... Are electrically connected to form a second flip chip structure.

そして、第2のフレキシブル・パッケージは、第2のAl配線121a,・・・・・,
121j,・・・・・が形成された第2のフレキシブル基板111を、第2のAl配線が
外側に位置するように下側に折り返している。同様に、第1のフレキシブル・パッケージ
は、第1のAl配線122a,・・・・・,122j,・・・・・が形成された第1のフ
レキシブル基板111を、第1のAl配線が外側に位置するように下側に折り返している
。そして、第1のAl配線122aと第2のAl配線121aとを互いに導電性材料(導
電性接着材)60により接着し、第1のAl配線122jと第2のAl配線121jとを
互いに導電性材料(導電性接着材)60により接着している。これにより、第1及び第2
のフレキシブル・パッケージの、相互間の対応するAl配線間の導通がとれ、フレキシブ
ル・パッケージの多段の積層が可能になる。
The second flexible package includes second Al wirings 121a,.
The second flexible substrate 111 on which 121j,... Are formed is folded downward so that the second Al wiring is located outside. Similarly, the first flexible package includes the first flexible substrate 111 on which the first Al wirings 122a,..., 122j,. It is folded down so that it is located at the bottom. Then, the first Al wiring 122a and the second Al wiring 121a are bonded to each other with a conductive material (conductive adhesive) 60, and the first Al wiring 122j and the second Al wiring 121j are electrically connected to each other. It is adhered by a material (conductive adhesive) 60. As a result, the first and second
In this flexible package, the corresponding Al wirings can be connected to each other, so that multiple layers of the flexible package can be stacked.

そして、第1のフレキシブル基板112の主表面の折り曲げられた部分の第1のAl配
線122aと実装基板21の実装配線22aとが、導電性材料(導電性接着剤)60を介
して互いに接続され、・・・・・、第1のAl配線122jと実装配線22jとが導電性
材料(導電性接着材)60を介して互いに接続され、・・・・・、本発明の第2実施例に
係るスタック構造のスタック構造の実装体(multi chip module)が構
成されている。
The first Al wiring 122a at the bent portion of the main surface of the first flexible substrate 112 and the mounting wiring 22a of the mounting substrate 21 are connected to each other via a conductive material (conductive adhesive) 60. The first Al wiring 122j and the mounting wiring 22j are connected to each other via a conductive material (conductive adhesive) 60. In the second embodiment of the present invention, A stack structure mounting body of such a stack structure is configured.

(第3の実施例)
本発明の第3実施例に係るフレキシブル・パッケージは、図11(a)の断面構造図に
示すように、ビームリード(実装用リード)を有するタイプのフレキシブル・パッケージ
である。
(Third embodiment)
The flexible package according to the third embodiment of the present invention is a type of flexible package having a beam lead (mounting lead) as shown in the cross-sectional structure diagram of FIG.

具体的には、図2(b)に示したフレキシブル・パッケージ構造において、インターポ
ーザとしてのPET基板11に置き換え、ポリイミド材からなるフレキシブル基板(ポリ
イミド基板)70が使用されている。ポリイミド基板70の主表面にはビームリード(銅
箔)71a,・・・・・,71j,・・・・・が形成されている。ポリイミド基板70の
厚さは、例えば40μmであり、ビームリード71a,・・・・・,71j,・・・・・
の厚さは例えば15μmである。
Specifically, in the flexible package structure shown in FIG. 2B, a flexible substrate (polyimide substrate) 70 made of a polyimide material is used instead of the PET substrate 11 as an interposer. Beam leads (copper foils) 71a, ..., 71j, ... are formed on the main surface of the polyimide substrate 70. The thickness of the polyimide substrate 70 is 40 μm, for example, and the beam leads 71a,..., 71j,.
The thickness of is, for example, 15 μm.

また、ビームリード71a,・・・・・,71j,・・・・・の一端が、例えば50μ
mの極薄シリコンチップ14のAuバンプ15a,・・・・・,15j,・・・・・とフ
リップチップ構造で接続され、この接続部分を含むシリコンチップ14表面を保護するた
めに、シリコンチップ14はACF樹脂等のアンダーフィル16によって封止されている
。この接続部分の厚さは例えば20μmとなる。そして、ビームリード71a,・・・・
・,71j,・・・・・の他端であるリード端子77a,・・・・・,77j,・・・・
・は、図11(a)に示すように、実装基板21主表面上の実装用配線22a,・・・・
・,22j,・・・・・に例えば錫―銀―銅からなる半田79a,・・・・・,79j,
・・・・・で接合されている。
Also, one end of the beam leads 71a,..., 71j,.
In order to protect the surface of the silicon chip 14 including the connecting portions, the silicon chip 14 is connected to the Au bumps 15a,..., 15j,. 14 is sealed with an underfill 16 such as an ACF resin. The thickness of this connection portion is 20 μm, for example. And the beam lead 71a, ...
.., 71j,..., Lead terminals 77a,..., 77j,.
As shown in FIG. 11 (a), the mounting wiring 22a on the main surface of the mounting substrate 21...
.., 22j,..., For example, solder 79a made of tin-silver-copper,.
It is joined by.

このような構造のフレキシブル・パッケージの製造方法は、第1実施例に係る図8(e
)乃至8(g)で説明した各工程において、テープ状のPET基板11の代わりにテープ
状に複数個のポリイミド基板70が周期的に接続された基板が用いられている。また、A
l配線12a,・・・・・,12j,・・・・・に置き換えて銅箔のビームリード71a
,・・・・・,71j,・・・・・が使用されているので、若干工程が異なる。しかし、
他の工程は、同様の処理でインターポーザ上にシリコンチップ14の搭載が行われる。
The manufacturing method of the flexible package having such a structure is shown in FIG.
) To 8 (g), a substrate in which a plurality of polyimide substrates 70 are periodically connected in a tape shape is used instead of the tape-like PET substrate 11. A
Replacing with l wirings 12a,..., 12j,.
,..., 71j,. But,
In other processes, the silicon chip 14 is mounted on the interposer by the same process.

ポリイミド基板70が周期的に接続された連続テープから、個々のパッケージに切り落
とす工程では、図11(b)に示すように、ポリイミド基板70と銅箔(ビームリード)
71a,・・・・・,71j,・・・・・の2層構造のポリイミドテープにおいて、ポリ
イミド基板70が存在しない領域でビームリード71a,・・・・・,71j,・・・・
・の切断をする。この切断により、個々のポリイミド基板70が分離され、連続テープか
らのフレキシブル・パッケージの切り落としが行われる。それと同時に切断されたビーム
リード71a,・・・・・,71j,・・・・・の端部が実装用に、所定の角度に折り曲
げられて、リード端子77a,・・・・・,77j,・・・・・が形成される。これによ
って、個片に切断されたフレキシブル・パッケージの形状は、インターポーザ70よりビ
ームリード71a,・・・・・,71j,・・・・・が突き出たような形状となる。
In the process of cutting into individual packages from the continuous tape to which the polyimide substrate 70 is periodically connected, as shown in FIG. 11B, the polyimide substrate 70 and the copper foil (beam lead).
71a,..., 71j,..., In the region where the polyimide substrate 70 does not exist, the beam leads 71a,.
・ Cut off. By this cutting, the individual polyimide substrates 70 are separated, and the flexible package is cut off from the continuous tape. The ends of the beam leads 71a,..., 71j,... Cut at the same time are bent at a predetermined angle for mounting, and lead terminals 77a,. ... is formed. As a result, the shape of the flexible package cut into individual pieces is such that the beam leads 71a,..., 71j,.

このビームリード71a,・・・・・,71j,・・・・・の端部であるリード端子7
7a,・・・・・,77j,・・・・・を、それぞれ対応する実装基板21上の配線22
a,・・・・・,22j,・・・・・に、半田79a,・・・・・,79j,・・・・・
を用いて半田実装(OLB:アウター・リード・ボンディング)すれば、図.11Aの構
造の薄型実装体(module)が完成する。
Lead terminals 7 which are ends of the beam leads 71a,..., 71j,.
7a,..., 77j,.
a, ..., 22j, ... and solder 79a, ..., 79j, ...
If solder mounting (OLB: outer lead bonding) is used, a thin mounting module having the structure shown in FIG. 11A is completed.

本発明の第3実施例に係るフレキシブル・パッケージでは、インターポーザ70に比較
的耐熱温度の高いポリイミドを使用したので、半田リフロー(熱処理)を前提とした高温
実装工程が、第1実施例と同様のパッケージ構造にて可能となる。なお、OLB実装工程
のみであれば、耐熱温度が150℃以下のPET基板を使用することも可能である。
In the flexible package according to the third embodiment of the present invention, since the polyimide having a relatively high heat resistance temperature is used for the interposer 70, the high temperature mounting process on the premise of solder reflow (heat treatment) is the same as that of the first embodiment. This is possible with the package structure. If only the OLB mounting process is used, a PET substrate having a heat-resistant temperature of 150 ° C. or lower can be used.

また、本発明の第3実施例に係るフレキシブル・パッケージを多段に積層したスタック
構造の例を図.12に示す。即ち、主表面に複数の実装配線22a,・・・・・,22j
,・・・・・が形成された実装基板21の上に、図.11Bに示したと同様な第1乃至第
4のフレキシブル・パッケージをフェイスアップで縦方向に4枚積層している。実装基板
21は、例えば、PWB,FPCなどから構成されている。実装配線22a,・・・・・
,22j,・・・・・は、厚さ18μm〜22μmの複数の放射状のパターンとして形成
されている。
FIG. 12 shows an example of a stack structure in which the flexible packages according to the third embodiment of the present invention are stacked in multiple stages. That is, a plurality of mounting wirings 22a,.
,... Are stacked in a vertical direction with four face-up first to fourth flexible packages similar to those shown in FIG. 11B. The mounting substrate 21 is made of, for example, PWB, FPC, or the like. Mounting wiring 22a, ...
, 22j,... Are formed as a plurality of radial patterns having a thickness of 18 μm to 22 μm.

第1のフレキシブル・パッケージは、第1のフレキシブル基板704と、第1のフレキ
シブル基板704の主表面の上方に配置された第1のフレキシブル半導体チップ144と
、第1のフレキシブル半導体チップ144と複数の第1の金属配線714a,・・・・・
,714j,・・・・・とをそれぞれ電気的に接続する第1の接続金属154a,・・・
・・,154j,・・・・・、及び第1のフレキシブル基板704と第1のフレキシブル
半導体チップ144との間に封入された第1の封止部材164とから構成されている。こ
こで、第1のフレキシブル基板704は、ポリイミド材からなる。そして、第1の金属配
線として、複数の放射状に延びる厚さ15μmのビームリード(銅箔)714a,・・・
・・,714j,・・・・・を、第1のフレキシブル基板704の主表面に有している。
第1のフレキシブル半導体チップは、シリコンチップ144であり、図示を省略している
が、チップ144の表面の周辺部に複数の第1の接続用パッドを有している。第1の接続
金属としての金(Au)バンプ154a,・・・・・,154j,・・・・・は、複数の
第1の金属配線714a,・・・・・,714j,・・・・・と第1のフレキシブル半導
体チップ144上の複数の第1の接続用パッドとをそれぞれ電気的に接続している。つま
り、第1のビームリード(銅箔)714a上には第1の金(Au)バンプ154aが、・
・・・・、第1のビームリード(銅箔)714jの上には、第1の金(Au)バンプ15
4jが、・・・・・が配置されている。ビームリード(銅箔)714aと第1のシリコン
チップ144上の対応する接続パッドが、第1の金(Au)バンプ154aを介して接続
され、・・・・・、第1のビームリード(銅箔)714jと第1のシリコンチップ144
上の対応する接続パッドが、第1の金(Au)バンプ154jを介して接続され、第1の
フリップチップ構造を構成している。そして、このバンプ接続部分を含む第1のシリコン
チップ144の表面を保護するために、第1のシリコンチップ144の表面は第1の封止
部材(アンダーフィル)164によって封止されている。
The first flexible package includes a first flexible substrate 704, a first flexible semiconductor chip 144 disposed above the main surface of the first flexible substrate 704, a first flexible semiconductor chip 144, and a plurality of First metal wiring 714a,...
, 714j,... Are electrically connected to the first connection metal 154a,.
, 154j,..., And a first sealing member 164 enclosed between the first flexible substrate 704 and the first flexible semiconductor chip 144. Here, the first flexible substrate 704 is made of a polyimide material. As a first metal wiring, a plurality of radially extending 15 μm-thick beam leads (copper foil) 714a,...
.., 714j,... Are provided on the main surface of the first flexible substrate 704.
The first flexible semiconductor chip is a silicon chip 144, which is not shown, but has a plurality of first connection pads on the periphery of the surface of the chip 144. The gold (Au) bumps 154a,..., 154j,... As the first connection metal are a plurality of first metal wirings 714a,. And the plurality of first connection pads on the first flexible semiconductor chip 144 are electrically connected to each other. That is, the first gold (Au) bump 154a is formed on the first beam lead (copper foil) 714a.
... on the first beam lead (copper foil) 714j, the first gold (Au) bump 15 is formed.
4j is arranged. The beam lead (copper foil) 714a and the corresponding connection pad on the first silicon chip 144 are connected through the first gold (Au) bump 154a, and the first beam lead (copper). Foil) 714j and the first silicon chip 144
The corresponding connection pads on the upper side are connected through the first gold (Au) bump 154j to constitute the first flip chip structure. In order to protect the surface of the first silicon chip 144 including the bump connection portion, the surface of the first silicon chip 144 is sealed with a first sealing member (underfill) 164.

同時に、第2のフレキシブル・パッケージは、第2のフレキシブル基板(ポリイミド基
板)703と、第2のフレキシブル基板703の主表面の上方に配置された第2のフレキ
シブル半導体チップ143と、第2のフレキシブル半導体チップ143と複数の第2の金
属配線であるビームリード(銅箔)713a,・・・・・,713j,・・・・・とをそ
れぞれ電気的に接続する第2の接続金属153a,・・・・・,153j,・・・・・と
、第2のフレキシブル基板703と第2のフレキシブル半導体チップ143との間に封入
された第2の封止部材163とから構成されている。第2のフレキシブル基板703の主
表面には、複数の第2の金属配線713a,・・・・・,713j,・・・・・が形成さ
れている。この複数の第2のビームリード(銅箔)713a,・・・・・,713j,・
・・・・は、第1のフレキシブル・パッケージの複数の第1のビームリード(銅箔)71
4a,・・・・・,714j,・・・・・のそれぞれと電気的に接続されている。第2の
フレキシブル半導体チップは、シリコンチップ143であり、複数の第2の接続用パッド
を表面に有している。第2の接続金属としての金(Au)バンプ153a,・・・・・,
153j,・・・・・は、第2のフレキシブル半導体チップ143上の複数の第2の接続
用パッドと、複数の第2のビームリード(銅箔)713a,・・・・・,713j,・・
・・・とをそれぞれ電気的に接続し、第2のフリップチップ構造を構成している。
At the same time, the second flexible package includes a second flexible substrate (polyimide substrate) 703, a second flexible semiconductor chip 143 disposed above the main surface of the second flexible substrate 703, and a second flexible package. Second connection metal 153a for electrically connecting the semiconductor chip 143 and a plurality of second metal wires, ie, beam leads (copper foil) 713a,..., 713j,. , 153j,... And a second sealing member 163 sealed between the second flexible substrate 703 and the second flexible semiconductor chip 143. On the main surface of the second flexible substrate 703, a plurality of second metal wirings 713a,. The plurality of second beam leads (copper foils) 713a,..., 713j,.
... Are a plurality of first beam leads (copper foil) 71 of the first flexible package.
4a,..., 714j,. The second flexible semiconductor chip is a silicon chip 143 and has a plurality of second connection pads on the surface. Gold (Au) bump 153a as a second connecting metal,...
153j,... Are a plurality of second connection pads on the second flexible semiconductor chip 143, and a plurality of second beam leads (copper foils) 713a,.・
Are electrically connected to each other to constitute a second flip chip structure.

同様に、第3のフレキシブル・パッケージは、第3のビームリード712a,・・・・
・,712j,・・・・・が主表面に配された第3のフレキシブル基板(ポリイミド基板
)702の上に、第3のシリコンチップ142を配置して構成されている。そして、この
第3のフレキシブル基板(ポリイミド基板)702の主表面に形成された第3のビームリ
ード712a上には、第3の金(Au)バンプ152aが、・・・・・、第3のビームリ
ード712jの上には、第3の金(Au)バンプ152jが、・・・・・が配置されてい
る。第3のビームリード712aと第3のシリコンチップ142上の対応する接続パッド
が、第3の金(Au)バンプ152aを介して接続され、・・・・・、第3のAl配線1
22jと第3のシリコンチップ142上の対応する接続パッドが、第3の金(Au)バン
プ152jを介して接続され、第3のフリップチップ構造を構成している。そして、この
バンプ接続部分を含む第3のシリコンチップ142の表面を保護するために、第3のシリ
コンチップ142の表面は第3のアンダーフィル162によって封止されている。
Similarly, the third flexible package includes third beam leads 712a,.
.., 712j,... Are arranged on a third flexible substrate (polyimide substrate) 702 on the main surface. And on the 3rd beam lead 712a formed in the main surface of this 3rd flexible substrate (polyimide substrate) 702, the 3rd gold (Au) bump 152a is... A third gold (Au) bump 152j is arranged on the beam lead 712j. The third beam lead 712a and the corresponding connection pad on the third silicon chip 142 are connected via the third gold (Au) bump 152a,..., The third Al wiring 1
22j and a corresponding connection pad on the third silicon chip 142 are connected via a third gold (Au) bump 152j to constitute a third flip chip structure. In order to protect the surface of the third silicon chip 142 including the bump connection portion, the surface of the third silicon chip 142 is sealed with a third underfill 162.

第4のフレキシブル・パッケージは、複数の放射状に延びるビームリード121a,・
・・・・,121j,・・・・・が主表面に配されたポリイミド材からなる第4のフレキ
シブル基板701の上に、第4のシリコンチップ141を配置して構成されている。そし
て、この第4のフレキシブル基板(ポリイミド基板)701の主表面に形成された第4の
ビームリード711a上には、第4の金(Au)バンプ151aが、・・・・・,第4の
ビームリード711jの上には、第4の金(Au)バンプ151jが、・・・・・が配置
されている。そして、第4のビームリード711aと第4のシリコンチップ141上の対
応する接続パッドが、第4の金(Au)バンプ151aを介して接続され、第4のビーム
リード711jと第4のシリコンチップ141上の対応する接続パッドが、第4の金(A
u)バンプ151jを介して接続され、第4のフリップチップ構造を構成している。そし
て、このバンプ接続部分を含む第4のシリコンチップ141の表面を保護するために、第
4のアンダーフィル161によって封止されている。
The fourth flexible package has a plurality of radially extending beam leads 121a,.
.., 121j,... Are configured by disposing a fourth silicon chip 141 on a fourth flexible substrate 701 made of a polyimide material disposed on the main surface. A fourth gold (Au) bump 151a is formed on the fourth beam lead 711a formed on the main surface of the fourth flexible substrate (polyimide substrate) 701,. A fourth gold (Au) bump 151j is arranged on the beam lead 711j. The fourth beam lead 711a and the corresponding connection pad on the fourth silicon chip 141 are connected via the fourth gold (Au) bump 151a, and the fourth beam lead 711j and the fourth silicon chip are connected. 141, the corresponding connection pad on the fourth gold (A
u) Connected via bumps 151j to form a fourth flip chip structure. In order to protect the surface of the fourth silicon chip 141 including the bump connection portion, the surface is sealed with a fourth underfill 161.

そして、第1,第2,第3及び第4のフレキシブル・パッケージのビームリード711
a,712a,713a及び714aが実装配線22aに集合するように導かれ、半田7
9aにより固定されている。同様に、第1,第2,第3及び第4のフレキシブル・パッケ
ージのビームリード711j,712j,713j及び714jが実装配線22jに集合
するように導かれ、半田79jにより固定され、4層のスタック構造の実装体(mult
i chip module)が構成されている。
Then, the beam lead 711 of the first, second, third and fourth flexible packages.
a, 712a, 713a, and 714a are guided to gather on the mounting wiring 22a, and the solder 7
It is fixed by 9a. Similarly, the beam leads 711j, 712j, 713j, and 714j of the first, second, third, and fourth flexible packages are guided to be assembled to the mounting wiring 22j, fixed by the solder 79j, and stacked in four layers. Structure implementation (multit
i chip module).

(第4の実施例)
図13は本発明の第4実施例に係るフレキシブル・パッケージ及びこれを用いた実装体
(module)の断面構造図である。本発明の第4実施例に係るフレキシブル・パッケ
ージは、複数の放射状に延びるアルミニウム(Al)配線12a,・・・・・,12j,
・・・・・が主表面に配されたPET材からなり、所定の曲率を有した曲面状のフレキシ
ブル基板11の上に曲面状のシリコンチップ14を配置して構成されている。そして、こ
の曲面状のフレキシブル基板(PET基板)11の主表面に形成されたAl配線12a上
には、金(Au)バンプ15aが、・・・・・,Al配線12jの上には、金(Au)バ
ンプ15jが、・・・・・が配置されている。そして、Al配線12a,12jとシリコ
ンチップ14上の対応する接続パッドが、それぞれ金(Au)バンプ15a,15jを介
して接続されフリップチップ構造を構成している。金(Au)バンプ15a,・・・・・
,15j,・・・・・の厚さは、例えば20μmである。このバンプが接続部分を含むシ
リコンチップ14の表面を保護するために、シリコンチップ14の表面はアンダーフィル
16によって封止されている。アンダーフィル16としては、線膨脹係数αが低い(α=
0.1〜15ppm/℃)封止接着剤(ACF樹脂)を使用している。
(Fourth embodiment)
FIG. 13 is a sectional structural view of a flexible package and a mounting module using the same according to a fourth embodiment of the present invention. A flexible package according to a fourth embodiment of the present invention includes a plurality of radially extending aluminum (Al) wirings 12a, ..., 12j,
.. Is made of a PET material disposed on the main surface, and is configured by disposing a curved silicon chip 14 on a curved flexible substrate 11 having a predetermined curvature. A gold (Au) bump 15a is formed on the Al wiring 12a formed on the main surface of the curved flexible substrate (PET substrate) 11, and a gold (Au) bump 15a is formed on the Al wiring 12j. (Au) bumps 15j are arranged. The Al wirings 12a and 12j and the corresponding connection pads on the silicon chip 14 are connected via gold (Au) bumps 15a and 15j, respectively, to form a flip chip structure. Gold (Au) bump 15a, ...
, 15j,... Is, for example, 20 μm. In order for this bump to protect the surface of the silicon chip 14 including the connecting portion, the surface of the silicon chip 14 is sealed with an underfill 16. The underfill 16 has a low linear expansion coefficient α (α =
0.1-15 ppm / ° C.) Sealing adhesive (ACF resin) is used.

曲面状のPWB,FPCなどの実装基板21の主表面には、複数の放射状に延びる実装
配線22a,・・・・・,22j,・・・・・が配置されている。そして、曲面状のフレ
キシブル基板11の主表面のAl配線12a,12jと曲面状の実装基板21の実装配線
22a,22jとが、導電性接着剤を介して互いに接続され、・・・・・,Al配線12
jと実装配線22jとがそれぞれ導電性接着剤を介して互いに接続され、本発明の第4実
施例に係る実装体(module)が構成されている。
A plurality of radially extending mounting wirings 22a,..., 22j,... Are arranged on the main surface of the mounting substrate 21 such as a curved PWB or FPC. Then, the Al wirings 12a and 12j on the main surface of the curved flexible substrate 11 and the mounting wirings 22a and 22j on the curved mounting substrate 21 are connected to each other via a conductive adhesive,... Al wiring 12
j and the mounting wiring 22j are connected to each other via a conductive adhesive, and a mounting module according to the fourth embodiment of the present invention is configured.

図13に示す本発明の第4実施例に係る実装体(module)では、例えば第1実施
例に係るフレキシブル・パッケージを曲面状の実装基板21上に実装した例と解釈するこ
とが可能である。即ち、シリコンチップ14を始め、パッケージの各構成材料の厚みを極
薄化しているので剛性が低く、パッケージを積極的に湾曲させ、曲面への基板実装が可能
となる。例えば、圧力センサーや温度センサー等を集積化したシリコンチップ14を内蔵
した実装体を、配管や電動機の曲面81に貼り付けることが可能である。或いは、ボール
ペン等のペン軸部に指紋認識回路を集積化したシリコンチップ14を内蔵した実装体を取
り付けることも可能である。更に、本発明の第4実施例に係る実装体は、全体の厚さが極
薄化し、剛性が低いため、ICカード等に適用すれば、ICカードを湾曲させても破壊に
至らないので、実用上非常に有効である。
The mounting module according to the fourth embodiment of the present invention shown in FIG. 13 can be interpreted as an example in which the flexible package according to the first embodiment is mounted on the curved mounting board 21, for example. . That is, since the thickness of each component material of the package including the silicon chip 14 is extremely thin, the rigidity is low, and the package can be positively bent and the substrate can be mounted on a curved surface. For example, a mounting body containing a silicon chip 14 in which a pressure sensor, a temperature sensor, and the like are integrated can be attached to a curved surface 81 of a pipe or an electric motor. Alternatively, it is possible to attach a mounting body including a silicon chip 14 in which a fingerprint recognition circuit is integrated on a pen shaft portion such as a ballpoint pen. Furthermore, since the mounting body according to the fourth embodiment of the present invention is extremely thin and has low rigidity as a whole, if applied to an IC card or the like, it will not break even if the IC card is curved. It is very effective in practical use.

つまり、図13に示す曲面状の実装基板21は、定常的な形状としてだけでなく、過渡
的な一形態としても存在しうると解釈すべきである。
That is, it should be construed that the curved mounting board 21 shown in FIG. 13 can exist not only as a steady shape but also as a transitional form.

例えば、本発明の第1乃至第4実施例に係わるフレキシブル・パッケージにおいては、
シリコンチップ14,141〜144は、フレキシブル基板11,111,112,70
,701〜704の主表面にフリップチップ構造で搭載されていた。しかし、シリコンチ
ップは、フレキシブル基板の主表面に必ずしも、フリップチップ構造で搭載される必要は
ない。
For example, in the flexible package according to the first to fourth embodiments of the present invention,
The silicon chips 14, 141 to 144 are flexible substrates 11, 111, 112, 70.
, 701 to 704 are mounted in a flip chip structure on the main surface. However, the silicon chip is not necessarily mounted on the main surface of the flexible substrate in a flip chip structure.

図14(a)は、本発明の他の実施例に係るフレキシブル・パッケージの断面構造図で
ある。本発明の他の実施例に係るフレキシブル・パッケージは、複数の放射状に延びるア
ルミニウム(Al)配線12a,・・・・・,12j,・・・・・が主表面に配されたフ
レキシブル基板11の上に、半導体集積回路が形成された表面を上にして、いわゆるフェ
イス・アップ状態でシリコンチップ14を配置して構成されている。シリコンチップ14
の表面には、金属配線や接続パッド91a,・・・・・,91j,・・・・・,91k,
・・・・・,91m,・・・・・が形成されている。また、シリコンチップ14を貫通し
てバイアホールが設けられ、このバイアホールの内部に、接続用埋込金属92a,・・・
・・,92j,・・・・・が埋め込まれている。接続用埋込金属92a,・・・・・,9
2j,・・・・・としては、タングステン(W)、チタン(Ti)、モリブデン(Mo)
等の高融点金属、これらのシリサイド(WSi,TiSi,MoSi)等が使用可
能である。バイアホールは、シリコンチップ14が薄いので簡単に開口出来る。例えば、
図8(a)から8(C)に示した研削工程の前に、最終的なシリコンチップ14の厚さより
深い凹部(トレンチ)をRIE法等により形成しておけば、研削工程終了時に自動的に、
バイアホールが開口する。一方、フレキシブル基板11の主表面のAl配線12a,12
j上には、第1実施例と同様に、金(Au)バンプ15a,15jが配置されている。こ
うして、金(Au)バンプ15a,15jとシリコンチップ14の表面の接続パッド91
a,91jとが、それぞれ接続用埋込金属92a,92jにより、互いに接続されている
FIG. 14A is a sectional view of a flexible package according to another embodiment of the present invention. A flexible package according to another embodiment of the present invention includes a flexible substrate 11 having a plurality of radially extending aluminum (Al) wires 12a,..., 12j,. The silicon chip 14 is arranged in a so-called face-up state with the surface on which the semiconductor integrated circuit is formed facing upward. Silicon chip 14
On the surface of the metal wiring and connection pads 91a, ..., 91j, ..., 91k,
..., 91m, ... are formed. Further, a via hole is provided through the silicon chip 14, and the embedded buried metal 92a,...
.., 92j,... Are embedded. Embedded metal for connection 92a, 9
2j, ..., tungsten (W), titanium (Ti), molybdenum (Mo)
Refractory metals such as these, silicides thereof (WSi 2 , TiSi 2 , MoSi 2 ), etc. can be used. The via hole can be easily opened because the silicon chip 14 is thin. For example,
If a recess (trench) deeper than the final thickness of the silicon chip 14 is formed by the RIE method or the like before the grinding process shown in FIGS. 8A to 8C, the grinding process is automatically completed. In addition,
A via hole opens. On the other hand, Al wirings 12a and 12 on the main surface of the flexible substrate 11 are used.
Similar to the first embodiment, gold (Au) bumps 15a and 15j are arranged on j. Thus, the gold (Au) bumps 15a and 15j and the connection pads 91 on the surface of the silicon chip 14 are obtained.
a and 91j are connected to each other by connecting embedded metals 92a and 92j, respectively.

図14(a)においては、接続用埋込金属92a,・・・・・,92j,・・・・・と
金(Au)バンプ15a,・・・・・,15j,・・・・・とが、本発明の接続金属とし
て機能している。そして、このバンプ接続部分を含むシリコンチップ14の表面を保護す
るために、シリコンチップ14の表面はアンダーフィル16によって封止されている。シ
リコンチップ14が薄いので、バイアホールの内部を埋め込む接続用埋込金属92a,・
・・・・,92j,・・・・・として、半田を用いることも可能である。
14A, embedded metal for connection 92a,..., 92j,... And gold (Au) bumps 15a,. However, it functions as the connecting metal of the present invention. In order to protect the surface of the silicon chip 14 including the bump connection portion, the surface of the silicon chip 14 is sealed with an underfill 16. Since the silicon chip 14 is thin, the embedded metal 92a for connection that embeds the inside of the via hole,.
..., 92j,... Can also use solder.

本発明の他の更に実施例に係るフレキシブル・パッケージは図14(b)に示すように
、フレキシブル基板11の上に、図14(a)と同様に、フェイス・アップ状態でシリコ
ンチップ14を配置している。シリコンチップ14の表面には、金属配線や接続パッド9
1a,・・・・・,91j,・・・・・,91k,・・・・・,91m,・・・・・が形
成されている。そして、フレキシブル基板11の主表面のAl配線12a,12jと、接
続パッド91a,91jとが、シリコンチップ14の側面において、それぞれ半田95a
,95jにより互いに接続されている。図14(b)においては、半田95a,95jが
本発明の接続金属として機能している。シリコンチップ14が薄いので、このような半田
95a,95jによる接続が可能となる。
As shown in FIG. 14 (b), the flexible package according to another embodiment of the present invention has the silicon chip 14 disposed on the flexible substrate 11 in the face-up state as in FIG. 14 (a). is doing. On the surface of the silicon chip 14, metal wiring and connection pads 9 are provided.
1a, ..., 91j, ..., 91k, ..., 91m, ... are formed. The Al wirings 12a and 12j on the main surface of the flexible substrate 11 and the connection pads 91a and 91j are respectively soldered on the side surface of the silicon chip 14 by solder 95a.
, 95j are connected to each other. In FIG. 14B, the solders 95a and 95j function as the connection metal of the present invention. Since the silicon chip 14 is thin, connection by such solders 95a and 95j is possible.

また、本発明の第1乃至第4実施例に係るフレキシブル・パッケージにおいては、シリ
コンチップ14,141〜144について例示したが、ガリウム砒素(GaAs)チップ
等の他の半導体基板でもかまわないことは勿論である。
In the flexible package according to the first to fourth embodiments of the present invention, the silicon chips 14 and 141 to 144 are exemplified. However, other semiconductor substrates such as a gallium arsenide (GaAs) chip may of course be used. It is.

このように、本発明はここでは記載していない様々な実施例等を含むことは勿論である
。従って、本発明の技術的範囲は上記の説明から妥当な以下のクレイムによってのみ定め
られるものである。
As described above, the present invention naturally includes various embodiments that are not described herein. Therefore, the technical scope of the present invention is defined only by the following claims that are reasonable from the above description.

主表面に複数の金属配線が形成されたフレキシブル基板と、このフレキシブル基板の上
方に配置され、複数の接続用パッドを有するフレキシブル半導体チップと、この半導体チ
ップ上の複数の接続用パッドと、フレキシブル基板上の複数の金属配線とをそれぞれ電気
的に接続する接続金属とフレキシブル基板とフレキシブル半導体チップとの間に封入され
た封止部材とからなるフレキシブル・パッケージである。半導体チップを通常用いられて
いる厚さよりも薄くし、剛性を低下させたフレキシブル半導体チップを塔載している。更
に、フレキシブル基板等のパッケージの各構成部品の厚みも薄くすることにより、パッケ
ージ全体を低剛性化している。このため、変位によるパッケージ割れの発生を回避するこ
とが出来る。また、フレキシブル基板とフレキシブル半導体チップとの間に封止部材が封
入される構造であるため、パッケージの反りを非常に小さくすることが出来る。このため
、フレキシブル・パッケージの製品単体としての平坦性を十分確保することが可能になる
。更に、主表面に複数の実装配線が形成された実装基板を用意し、この複数の実装配線の
それぞれと複数の金属配線とを電気的に接続すれば、実装信頼性の高い実装体が構成出来
る。更に、複数のフレキシブル・パッケージを積層すれば、全体の厚さの薄いマルチ・チ
ップ・モジュールを構成出来る。
A flexible substrate having a plurality of metal wirings formed on the main surface, a flexible semiconductor chip disposed above the flexible substrate and having a plurality of connection pads, a plurality of connection pads on the semiconductor chip, and a flexible substrate This is a flexible package comprising a connection metal for electrically connecting the plurality of upper metal wirings, and a sealing member sealed between the flexible substrate and the flexible semiconductor chip. The semiconductor chip is mounted on a flexible semiconductor chip in which the semiconductor chip is made thinner than a commonly used thickness and the rigidity is lowered. Further, the rigidity of the entire package is reduced by reducing the thickness of each component of the package such as a flexible substrate. For this reason, generation | occurrence | production of the package crack by displacement can be avoided. Further, since the sealing member is enclosed between the flexible substrate and the flexible semiconductor chip, the warpage of the package can be extremely reduced. For this reason, it becomes possible to ensure sufficient flatness as a single product of the flexible package. Furthermore, if a mounting substrate having a plurality of mounting wirings formed on the main surface is prepared and each of the plurality of mounting wirings is electrically connected to a plurality of metal wirings, a mounting body with high mounting reliability can be configured. . Furthermore, if a plurality of flexible packages are stacked, a multi-chip module having a thin overall thickness can be configured.

現在用いられている半導体パッケージの一構造例を示す断面斜視図である。It is a cross-sectional perspective view which shows one structural example of the semiconductor package currently used. 本発明の第1実施例に係るフレキシブルパッケージの断面構造図と、本発明の第1実施例に係る実装体(module)の概略構造を説明するための断面図である。It is sectional drawing for demonstrating the schematic structure of the flexible package which concerns on 1st Example of this invention, and the mounting structure (module) which concerns on 1st Example of this invention. シリコンチップの厚みと撓み量の関係を示すグラフと、シリコンチップの厚みと曲率半径の関係を示すグラフとを示す。The graph which shows the relationship between the thickness of a silicon chip and the amount of bending, and the graph which shows the relationship between the thickness of a silicon chip, and a curvature radius are shown. シリコンチップの裏面に形成された研削紋を示す図と、研削紋角θ≦10゜の試料を説明する図と、研削紋角θ≧80゜の試料を説明する図である。It is a figure which shows the grinding crest formed on the back surface of a silicon chip, a figure explaining a sample with a grinding crest angle θ ≦ 10 °, and a figure explaining a sample with a grinding crest angle θ ≧ 80 °. 本発明の第1実施例の変形例に係る実装体(module)の概略構造を説明するための断面図と、本発明の第1実施例の変形例に係る実装体(module)の温度変化による撓みを説明するための断面図とを示す。FIG. 4 is a cross-sectional view for explaining a schematic structure of a mounting body according to a modification of the first embodiment of the present invention, and a temperature change of the mounting body according to the modification of the first embodiment of the present invention. Sectional drawing for demonstrating bending is shown. 比較例として、厚いシリコンチップを用いた実装体(module)の概略構造を説明するための断面図と、実装体(module)の温度変化による撓みを説明するための断面図とを示す。As a comparative example, a cross-sectional view for explaining a schematic structure of a mounting body using a thick silicon chip and a cross-sectional view for explaining a bending due to a temperature change of the mounting body (module) are shown. シリコンチップの厚さとTCT信頼性との関係を説明するグラフである。It is a graph explaining the relationship between the thickness of a silicon chip, and TCT reliability. 本発明の第1実施例に係る実装体(module)の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the mounting body (module) which concerns on 1st Example of this invention. 本発明の第1実施例に係る実装体の製造方法の変形例として、フレキシブル・パッケージのリード間接着法を説明する工程断面図である。It is process sectional drawing explaining the adhesion method between the leads of a flexible package as a modification of the manufacturing method of the mounting body which concerns on 1st Example of this invention. 本発明の第2実施例に係るスタック構造の実装体(multi chip module)の断面構造図である。It is sectional drawing of the mounting body (multichip module) of the stack structure which concerns on 2nd Example of this invention. 本発明の第3実施例に係るフレキシブル・パッケージ及びこれを用いた実装体(module)の断面構造図と、本発明の第3実施例に係るフレキシブル・パッケージの切り落とし工程を示す断面図を示す。Sectional drawing of the flexible package which concerns on 3rd Example of this invention and a mounting body (module) using the same, and sectional drawing which shows the cutting-off process of the flexible package which concerns on 3rd Example of this invention are shown. 本発明の第3実施例に係る実装体(multi chip module)の断面構造図である。It is sectional structure drawing of the mounting body (multichip module) which concerns on 3rd Example of this invention. 本発明の第4実施例に係るフレキシブル・パッケージ及びこれを用いた実装体(module)の断面構造図である。It is a cross-sectional structure figure of the flexible package which concerns on 4th Example of this invention, and the mounting body (module) using the same. 本発明の他の実施例に係るフレキシブル・パッケージの断面構造図と、本発明の更に他の実施例に係るフレキシブル・パッケージの断面構造図とを示す。The cross-section figure of the flexible package which concerns on the other Example of this invention and the cross-section figure of the flexible package which concerns on the other Example of this invention are shown.

符号の説明Explanation of symbols

11…PET材
12…AL配線
14…シリコンチップ
15…Auバンプ
16…アンダーフィル
21…実装基板
22…実装配線
23,60…導電性接着剤
50…接着剤
70…ポリイミド材
71…ビームリード
DESCRIPTION OF SYMBOLS 11 ... PET material 12 ... AL wiring 14 ... Silicon chip 15 ... Au bump 16 ... Underfill 21 ... Mounting substrate 22 ... Mounting wiring 23, 60 ... Conductive adhesive 50 ... Adhesive 70 ... Polyimide material 71 ... Beam lead

Claims (5)

半導体チップを10μm〜150μmの厚さに薄くする工程と、
主表面に複数の金属配線が形成されたフレキシブル基板の前記主表面の上方に封止部材を介して前記半導体チップを搭載する工程と、
主表面に複数の実装配線が形成された実装基板の前記複数の実装配線と、前記複数の金属配線とをそれぞれ位置合わせし、互いに電気的に接続する工程とを備え、
前記複数の実装配線と前記複数の金属配線とを互いに電気的に接続する工程は、
前記複数の金属配線間の前記フレキシブル基板の露出部に第1の接着剤層を設ける工程と、
前記複数の実装配線間の前記実装基板の露出部に第2の接着剤層を設ける工程と、
前記複数の金属配線と前記複数の実装配線との位置合わせを行い、前記フレキシブル基板と前記実装基板間に所定の圧力を印加し、前記第1と第2の接着剤層を互いに接合すると共に、前記複数の実装配線と前記複数の金属配線とを互いに接触させて接続する工程とであることを特徴とする半導体装置の実装方法。
Thinning the semiconductor chip to a thickness of 10 μm to 150 μm;
Mounting the semiconductor chip via a sealing member above the main surface of the flexible substrate having a plurality of metal wirings formed on the main surface;
A step of aligning and electrically connecting the plurality of mounting wirings of the mounting substrate having a plurality of mounting wirings formed on the main surface and the plurality of metal wirings;
The step of electrically connecting the plurality of mounting wirings and the plurality of metal wirings to each other,
Providing a first adhesive layer on the exposed portion of the flexible substrate between the plurality of metal wirings;
Providing a second adhesive layer on an exposed portion of the mounting substrate between the plurality of mounting wirings;
Aligns with the plurality of metal wires and the plurality of mounting wiring, together with the application of a predetermined pressure between the flexible substrate and the mounting substrate are joined together said first and second adhesive layer, A method for mounting a semiconductor device, comprising: connecting the plurality of mounting wirings and the plurality of metal wirings in contact with each other .
前記半導体チップは、シリコン、ゲルマニウム、ガリウム砒素、ガリウム燐、インジウム燐、及び炭化珪素のうちのいずれかの半導体材料を含むことを特徴とする請求項1記載の半導体装置の実装方法。 The semiconductor device mounting method according to claim 1 , wherein the semiconductor chip includes any one of semiconductor materials selected from silicon, germanium, gallium arsenide, gallium phosphide, indium phosphide, and silicon carbide. 前記封止部材は、線膨張係数αが0.1〜15ppm/℃のACFまたはACPからなることを特徴とする請求項1または2に記載の半導体装置の実装方法。3. The method of mounting a semiconductor device according to claim 1, wherein the sealing member is made of ACF or ACP having a linear expansion coefficient α of 0.1 to 15 ppm / ° C. 4. 前記第1及び第2の接着剤は、低温硬化型の接着剤であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の実装方法。The semiconductor device mounting method according to claim 1, wherein the first and second adhesives are low-temperature curing adhesives. 前記複数の実装配線と前記複数の金属配線の接触は、金属同士が接触した状態であることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の実装方法。The method of mounting a semiconductor device according to claim 1, wherein the plurality of mounting wirings and the plurality of metal wirings are in contact with each other.
JP2006279122A 1999-01-18 2006-10-12 Mounting method of semiconductor device Expired - Fee Related JP4427535B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006279122A JP4427535B2 (en) 1999-01-18 2006-10-12 Mounting method of semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP968299 1999-01-18
JP2006279122A JP4427535B2 (en) 1999-01-18 2006-10-12 Mounting method of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000006305A Division JP3880762B2 (en) 1999-01-18 2000-01-12 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2007005837A JP2007005837A (en) 2007-01-11
JP4427535B2 true JP4427535B2 (en) 2010-03-10

Family

ID=37691056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006279122A Expired - Fee Related JP4427535B2 (en) 1999-01-18 2006-10-12 Mounting method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4427535B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1953819A4 (en) 2005-11-15 2010-09-29 Nec Corp Semiconductor package, electronic parts, and electronic device
KR102284652B1 (en) * 2014-08-28 2021-08-02 삼성전자 주식회사 Semiconductor package
JP6314070B2 (en) * 2014-10-07 2018-04-18 新光電気工業株式会社 Fingerprint recognition semiconductor device, method for manufacturing fingerprint recognition semiconductor device, and semiconductor device
KR101873640B1 (en) * 2016-08-23 2018-07-02 한국과학기술원 Method for packaging flexible device and flexible device manufactured by the same

Also Published As

Publication number Publication date
JP2007005837A (en) 2007-01-11

Similar Documents

Publication Publication Date Title
US6392143B1 (en) Flexible package having very thin semiconductor chip, module and multi chip module (MCM) assembled by the package, and method for manufacturing the same
US7291543B2 (en) Thin flip-chip method
KR100621438B1 (en) Stack chip package using photo sensitive polymer and manufacturing method thereof
US7413925B2 (en) Method for fabricating semiconductor package
TWI284960B (en) Manufacturing method of semiconductor device
US8546244B2 (en) Method of manufacturing semiconductor device
US20090224401A1 (en) Semiconductor device and manufacturing method thereof
US8685834B2 (en) Fabrication method of package structure with simplified encapsulation structure and simplified wiring
JP2007188967A (en) Substrate support, substrate treatment method, and method of manufacturing semiconductor device
JP2009516369A (en) Chip assembly and method of manufacturing the chip assembly
JP4427535B2 (en) Mounting method of semiconductor device
JP3880762B2 (en) Semiconductor device
JP2001338932A (en) Semiconductor device and method of manufacturing semiconductor device
EP2075833A2 (en) Method of manufacturing semiconductor device
KR100883807B1 (en) Semiconductor Device Package and Method of Fabricating the Same
KR100666919B1 (en) Package bonding sheet, semiconductor device having the same, multi-stacking package having the same, manufacturing method of the semiconductor device, and manufacturing method of the multi-stacking package
JP2001135598A (en) Wafer dicing method, semiconductor device, its manufacturing method, circuit board and electronic apparatus
JP2000150560A (en) Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit substrate and electronic machine
WO1999049512A1 (en) Semiconductor device and method of manufacturing the same
JP4430062B2 (en) IC chip mounting package manufacturing method
JP2009076839A (en) Semiconductor device and its manufacturing method
JP4522213B2 (en) Manufacturing method of semiconductor device
JP5971987B2 (en) Manufacturing method of semiconductor device
JP5215032B2 (en) Manufacturing method of semiconductor device
CN115101426A (en) Semiconductor packaging structure and preparation method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091214

R151 Written notification of patent or utility model registration

Ref document number: 4427535

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees