JP4422321B2 - 同期式メモリ装置のデータ出力装置 - Google Patents
同期式メモリ装置のデータ出力装置 Download PDFInfo
- Publication number
- JP4422321B2 JP4422321B2 JP2000360188A JP2000360188A JP4422321B2 JP 4422321 B2 JP4422321 B2 JP 4422321B2 JP 2000360188 A JP2000360188 A JP 2000360188A JP 2000360188 A JP2000360188 A JP 2000360188A JP 4422321 B2 JP4422321 B2 JP 4422321B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- signal
- memory device
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、半導体メモリ装置において、DDR(Double Data Rate)同期式メモリのデータ出力装置に関し、特にデータがクロックの立ち上がりエッジ及び立ち下がりエッジに同期されて出力されるDDR SDRAMに関する。
【０００２】
【従来の技術】
一般に、DDR(Double Data Rate)同期式メモリ装置とは、従来のSDR(Single Data Rate)同期式メモリ装置がクロックの立ち上がりエッジでのみデータを出力するのに対し、クロックの立ち上がりエッジ及び立ち下がりエッジの両方においてデータを出力する方式を使用したメモリ装置をいう。
【０００３】
図１は、従来の技術にかかるデータ出力装置が含まれた同期式メモリ装置の回路図である。
【０００４】
多数のレジスタ(Register)を使用するウェーブパイプライン(Wave Pipeline)方式が適用された同期式メモリ装置に関して、データを高速に出力させ、データの帯域幅(Bandwidth)をさらに高めたDDR同期式メモリにおいても同様にウェーブパイプライン方式がデータの出力経路に適用される。
【０００５】
図1において、メモリに入力された命令信号（Command）は、命令デコーダ(Command Decoder)120に入力される。命令デコーダ120は、入力された命令信号をデコード(Decoding)してそれに適合した信号を生成する。
【０００６】
例えば、同期式メモリにおいて読出し命令信号として/CS、/RAS、/CAS、/WEが入力された場合、命令デコーダ120は、メモリ内部において読出し動作の開始を指示する読出し信号122及びバースト長の情報を有しているbst＿end信号124を生成する。
【０００７】
この信号は、モードレジスタ(Mode Register)130にプログラム(Programming)されたCASレイテンシ信号（CAS latency）132とクロックバッファ(Clock Buffer)110から生成された内部クロック信号であるiclk(Internal Clock)信号112と共にデータ出力制御部170に入力されて複数のレジスタの入力と出力を制御する信号であるパイプ入力信号(pin)180とパイプ出力信号(pout)182とを生成する。
【０００８】
(N+1)個のカラムアドレス(Column Address)信号は、(N+1)個のカラムアドレスバッファ140を介して内部カラムアドレス信号(ca<0:n>)142を生成する。内部カラムアドレス信号(ca<0:n>)は、バースト読出し(Burst Read)動作の際に連続的な内部カラムアドレス(Column Address)を生成するバーストカラムアドレスカウンタ(Burst Column Address Counter)150にスタートアドレスとして入力される。
【０００９】
バーストカラムアドレスカウンタ150は、内部クロック(iclk)112により同期されてカラムアドレスデコーダ160にカラムアドレスを伝達し、カラムアドレスデコーダ160は出力信号(Yi)165を出力する。
【００１０】
出力信号(Yi)165によってビットライン感知増幅器(Bit Line Sense Amplifier)210が選択される。バンク活性化命令(Bank Active Command)によりワードライン(Word Line)211が選択された場合、セルキャパシタ214に貯蔵されているデータは、ビットライン(Bit Line)212に載せられることとなり、ビットライン感知増幅器210により感知増幅される。
【００１１】
ビットライン感知増幅器210によって増幅されたデータは、ローカル入出力ライン(Local IO)に載せられることとなる。ローカル入出力ライン(Local IO)に伝達されたデータは、ローカル入出力ライン感知増幅器(IO Sense Amplifier)220を介して再び感知、増幅されてグローバル入出力ライン(Global IO)230に載せられることとなる。
【００１２】
データ出力制御部170から出力されたパイプ入力信号(pin<0:n>)180-0〜180-nは、レジスタの入力スイッチ184-0〜184-nを制御してグローバル入出力ライン230に連続的に載せられたデータを順にレジスタ190-0〜190-nに貯蔵する役割をする。したがって、n個のレジスタがあれば、n個のパイプ入力信号(pin)が存在する。
【００１３】
また、データ出力制御部170から出力されたパイプ出力信号(pout<0:n>)182-0〜182-nは、各レジスタの出力スイッチを制御してレジスタに貯蔵されているデータを順に出力ドライバー200に送り、データ(DQ)290を出力する役割を果す信号である。同様に、n個のレジスタがあればn個のパイプ出力信号(pout)が存在する。
【００１４】
図2は、従来の技術にかかる図1に示した同期式メモリのデータ出力に関する信号のフローチャートであって、CASレイテンシは3であって、バースト長は4である場合を示す。
【００１５】
外部のクロックがメモリに入力されて内部クロック(iclk)が生成される。読出し命令が入力されれば、読出し命令が入力されたクロックからCL(Cas Latency)−1個のクロックが過ぎた後に最初のパイプ出力信号(pout)がイネーブル(enable)され、以後のクロックに応じてバースト長だけ、順にパイプ出力信号(pout)がイネーブルされる。
【００１６】
CL−1個が過ぎたクロックからそれぞれのパイプ出力信号(pout)によりクロックアクセスタイム(Clock Access Time、tAC)程度の時間が過ぎた後にデータが出力され、このデータは出力保持時間(Output Hold Time、tOH)程度の間保持される。
【００１７】
以上で説明したように、ウェーブパイプライン方式を適用すれば、データを高速に出力することのできるため、DDR SDRAMにも前記ウェーブパイプライン方式を適用すれば、データを高速に出力することができる。ところが、DDR SDRAMは、クロックの両側エッジを使用してデータを出力させるため、通常2ビットプリフェッチ方式(2Bit Prefetch)を適用している。したがってDDR SDRAMでは、2ビットプリフェッチ方式とウェーブパイプライン方式の両方式を適用するためには新しいデータ出力経路の設計が必要となる。
【００１８】
【発明が解決しようとする課題】
本発明は、2ビットプリフェッチ方式とウェーブパイプライン方式の両方式を適用して高速のデータ出力を可能にするDDR SDRAMを提供することが目的である。
【００１９】
【課題を解決するための手段】
前記目的を達成するために、本発明に係る同期式メモリ装置のデータ出力装置は、同期式メモリ装置に含まれたデータ出力装置において、選択された偶数バンクに接続された第1感知増幅器から出力された偶数データを順に貯蔵するための第1貯蔵手段と、選択された奇数バンクに接続された第2感知増幅器から出力された奇数データを順に貯蔵するための第2貯蔵手段と、前記第1貯蔵手段及び前記第2貯蔵手段から同時に入力された前記偶数データ及び前記奇数データを選択して出力する選択手段と、クロック信号の立ち上がりエッジに同期させて前記偶数データ及び前記奇数データの内のいずれか１つを貯蔵及び出力する第3貯蔵手段と、クロック信号の立ち下がりエッジに同期させて前記偶数データ及び前記奇数データの内のいずれか１つを貯蔵及び出力する第4貯蔵手段と、前記第3貯蔵手段から入力されたデータ及び前記第4貯蔵手段から入力されたデータを出力するデータ出力手段とを備え、前記選択手段は、第1信号発生回路により生成された優先順位制御信号に応答する第1スイッチング素子及び第2スイッチング素子、反転された優先順位制御信号に応答する第3スイッチング素子及び第4スイッチング素子を備え、前記クロック信号の立ち上がりエッジに応答して前記偶数データと前記奇数データの内、いずれのデータが出力されるかを決定する複数のマルチプレックシング装置と、第1バッファ及び第2バッファを備え、前記複数のマルチプレックシング装置から入力された前記偶数データ及び前記奇数データを貯蔵して前記第3貯蔵手段及び前記第4貯蔵手段に出力する複数の貯蔵ユニットとを備える。
【００２０】
【発明の実施の形態】
以下、本発明が属する技術分野において通常の知識を有する者が本発明の技術的思想を容易に実施できる程度に詳細に説明するため、添付した図面を参照して本発明の最も好ましい実施の形態を説明する。
【００２１】
通常、2ビットプリフェッチ方式が適用される同期式メモリ装置は、バンクが偶数と奇数とに分けられている。図3a、図3bに本発明に係るデータ出力装置を備えるDDR同期式メモリ装置の回路図を示す。図3a、図3bに示すように、前記の同期式メモリ装置にウェーブパイプライン方式を適用するために、本発明のデータ出力装置300は、偶数バンクのデータを貯蔵する複数の偶数レジスタ320-0〜320-nと、奇数バンクのデータを貯蔵する複数の奇数レジスタ330-0〜330-nと、優先順位制御信号(sose<0:n>)345-0〜345-nに応答して前記偶数レジスタから出力されたデータと前記奇数レジスタから出力されたデータとを順に出力する複数のマルチプレクサ340-0〜340-nと、前記マルチプレクサから先に出力されたデータをラッチした後、クロックの立ち上がりエッジに同期させて出力するrdoレジスタ350と、前記マルチプレクサから後に出力されたデータをラッチした後、クロックの立ち下がりエッジに同期させて出力するfdoレジスタ360と、前記rdoレジスタ350及びfdoレジスタ360から伝達されたデータをバッファリングしてメモリ外部に出力するための出力ドライバー370を含んで構成される。
【００２２】
入出力感知増幅器220aで増幅された前記偶数バンクから出力された偶数データは、各偶数レジスタに貯蔵され、入出力感知増幅器220bで増幅された前記奇数バンクから出力された奇数データは、各奇数レジスタに貯蔵される。
【００２３】
各偶数レジスタ320-0〜320-nは、偶数グローバル入出力ライン230aに載せられた前記偶数データを対応する各スイッチング素子310-0〜310-nを介して取り込んで貯蔵する。各スイッチング素子310-0〜310-nは、複数のパイプ入力信号315-0〜315-nに応答して動作する。
【００２４】
同様に、各奇数レジスタ330-0〜330-nは、奇数グローバル入出力ライン230bに載せられた前記奇数データを対応する各スイッチング素子311-0〜311-nを介して取り込んで貯蔵する。各スイッチング素子311-0〜311-nは、複数のパイプ入力信号316-0〜316-nに応答して動作する。
【００２５】
図4、図5に示したように、データ出力制御回路520から出力されたパイプ入力信号315は、前記データ出力制御回路520に入力されたCASレイテンシ信号453、読出し信号451、bst＿end信号452、rclk信号541、fclk信号542が利用されて生成される。
【００２６】
上記したように、CASレイテンシ信号453は、モードレジスタ420にプログラムされており、読出し信号451とbst＿end信号は、読出し命令信号400に応答して命令デコーダ410によって生成され、出力される。
【００２７】
rclk信号541とfclk信号542は、各々外部クロック信号(CLK)の立ち上がりエッジ及び立ち下がりエッジに同期して生成されるが、遅延固定ループ回路(DLL)510に入力された内部クロック信号(iclk)456に応答して遅延固定ループ回路(DLL)510で生成されて出力される。上記したように、内部クロック信号456は、クロックバッファ440に入力された外部クロック信号402が利用されて生成される。
【００２８】
各マルチプレクサ340-0〜340-nには、偶数及び奇数レジスタから各々偶数データ及び奇数データが同時に入力される。各マルチプレクサは、sose信号345-0〜345-nの制御を受けて、rdoレジスタ及びfdoレジスタに各々偶数データ及び奇数データを、あるいはrdoレジスタ及びfdoレジスタに各々奇数データ及び偶数データを伝達する。
【００２９】
図7はマルチプレクサの構成を示した回路図である。
【００３０】
図7に示したように、マルチプレクサ340は、4個のスイッチング素子710a、710b、710c、710dから構成されており、各スイッチング素子はsose信号720a、720bと反転されたsose信号(/sose)により制御される。
【００３１】
スイッチング素子710a、710bは、第1バッファ342に接続され、スイッチング素子710c、710dは、第2バッファ344に接続される。第1バッファ342は、rdoレジスタ350から出力されるデータを一時貯蔵し、第2バッファ344は、fdoレジスタ360から出力されるデータを一時貯蔵する。
【００３２】
第1及び第4スイッチング素子710a、710dの入力端は、偶数レジスタの出力端に接続され、第2及び第3スイッチング素子710b、710cの入力端は、奇数レジスタの出力端に接続される。また第1及び第2スイッチング素子710a、710bの出力端は、第1バッファ342の入力端に接続され、第3及び第4スイッチング素子710c、710dの出力端は第2バッファ344の入力端に接続される。
【００３３】
sose信号720a、720bが入力されて第1スイッチング素子710a及び第3スイッチング素子710cが動作する場合、偶数レジスタ320に貯蔵された偶数データは第1バッファ342に出力され、奇数レジスタ330に貯蔵された奇数データは第2バッファ344に出力される。
【００３４】
これに対し、反転されたsose信号(/sose)730a、730bが入力されて第2スイッチング素子710b及び第4スイッチング素子710dが動作する場合、偶数レジスタ320に貯蔵された偶数データは第2バッファ344に出力され、奇数レジスタ330に貯蔵された奇数データは第1バッファ342に出力される。
【００３５】
即ち、sose信号に応じて、出力ドライバー370からデータ（DQ）として偶数データが先に出力されるか、奇数データが先に出力されるかが決定される。
【００３６】
sose信号は、sose信号発生器530で生成される。図4及び図5に示すように、sose信号発生器530は、CASレイテンシ信号（CAS latency）453、読出し信号（read）451、ca<0>信号454、rclk信号541、fclk信号542を取り込んで、sose信号345-0〜345-nを生成する。ここで、ca<0>信号454は、カラムアドレスバッファ430から出力された内部カラムアドレスca<0:n>の下位ビットである。このca<0>に応じてデータ出力時にスタートアドレスが偶数(ca<0>="low")であるのか、または奇数(ca<0>="high")であるのかが決定される。ca<0>以外のca<1:n>信号は、内部クロック信号(iclk)456に同期して偶数バンク方向に向かったYi信号165a、及び奇数バンク方向に向かったYj信号165bをイネーブルさせる。各ビットライン感知増幅器210a、210bにより増幅された偶数及び奇数データは、各々Yi及びYj信号に応答してローカル入出力ラインに載せられることとなる。感知増幅器220a、220bにより再び増幅された偶数データ及び奇数データは、各々偶数グローバル入出力ライン230a及び奇数グローバル入出力ライン230bに載せられることとなる。
【００３７】
各々偶数レジスタ320-0〜320-n及び奇数レジスタ330-0〜330-nに貯蔵される偶数データ及び奇数データは、CASレイテンシ信号453及びca<0>信号454に含まれた情報を利用してsose信号345-0〜345-nの制御に応じて、rdoレジスタ350及びfdoレジスタ360、またはfdoレジスタ360及びrdoレジスタ350に伝達される。
【００３８】
例えば、CASレイテンシが2であって、カラムアドレス(ca<0>)がロジックローであるならば、偶数レジスタに貯蔵されたデータはrdoレジスタ350に伝達され、奇数レジスタに貯蔵されたデータはfdoレジスタ360に伝達される。カラムアドレス(ca<0>)がロジックハイであるならば、奇数レジスタに貯蔵されたデータはrdoレジスタ350に伝達され、偶数レジスタに貯蔵されたデータはfdoレジスタ360に伝達される。
【００３９】
CASレイテンシが2.5である場合には、カラムアドレス(ca<0>)がロジックローであるならば、偶数レジスタに貯蔵されたデータはfdoレジスタ360に伝達され、奇数レジスタに貯蔵されたデータはrdoレジスタ350に伝達される。カラムアドレス(ca<0>)がロジックハイであるならば、奇数レジスタに貯蔵されたデータはfdoレジスタ360に伝達され、偶数レジスタに貯蔵されたデータはrdoレジスタ350に伝達される。
【００４０】
この場合、従来のパイプライン技術(pipeline technique)が適用された同期式メモリと同様に、複数の奇数レジスタ及び偶数レジスタに貯蔵されたデータを順にrdoレジスタ及びfdoレジスタに伝達するために、rpout信号及びfpout信号が必要である。
【００４１】
図6に示したように、rpout信号 355-0〜355-nは、rpout＿en信号 552及び遅延固定ループ回路(DLL) 510の出力信号fclk 542が入力され、rpout信号発生器610によって生成される。同様に、fpout信号 365-0〜365-nは、fpout＿en信号 553及び遅延固定ループ回路(DLL) 510の出力信号rclk 541が入力され、fpout信号発生器620によって生成される。rpout＿en信号552及びfpout＿en信号553は、データ出力制御器520によって生成され、CASレイテンシとバースト長の情報を含んでいる信号である。
【００４２】
図8はrpout信号発生器を示す回路図である。
【００４３】
図8に示したように、rpout信号発生器は、NANDゲート810、インバータ820、シフトレジスタ840から構成される。NANDゲート810は、fclk信号542とrpout＿en信号552を取り込んで出力信号を生成する。この出力信号は、インバータ820に入力されて反転された信号rpout＿inc信号830として出力される。rpout＿inc信号830が、シフトレジスタ840に入力され、rpout＿en信号552によってイネーブルされることによって、複数のrpout信号（rpout<0:n>）355-0〜355-nが生成される。
【００４４】
図6に示すように、fpout信号もrpout信号を発生する過程と同様に生成される。この場合、複数のfpout信号365-0〜365-nは、fpout信号発生器620に入力されるfpout＿en信号553及びrclk信号541を利用して生成される。
【００４５】
図9は、CASレイテンシが2であって、バースト長が2であるDDR同期式メモリにおけるデータ出力の状態を示すタイミングチャートである。
【００４６】
rclk信号は外部クロック信号の立ち上がりエッジに同期して発生し、fclk信号は外部クロック信号の立ち下がりエッジに同期して発生する。
【００４７】
rpout＿en信号に応答して、fclk信号に同期されたrpout＿inc信号によりrpout信号（rpout<0:n>）が発生し、fpout＿en信号に応答して、rclk信号に同期をされたfpout＿inc信号によりfpout信号（fpout<0:n>）が発生する。
【００４８】
rdo＿en信号に応答して、rclk＿do信号がrclk信号に同期して発生し、このrclk＿do信号が活性化された直後にrdoレジスタにラッチされたデータが出力ドライバーを介して出力される。
【００４９】
また、fdo＿en信号に応答して、fclk＿do信号がfclk信号に同期して発生し、このfclk＿do信号が活性化された直後にfdoレジスタにラッチされたデータが出力ドライバーを介して出力される。
【００５０】
【発明の効果】
以上で詳述した本発明に係る同期式メモリのデータ出力装置は、200MHz以上の高速で動作するDDR同期式メモリ装置にも適用可能であり、またデータ出力装置の回路構成が簡単となることから連続的なデータ出力に起因した電力損失を低減することが可能となる利点がある。
【図面の簡単な説明】
【図１】 従来技術のデータ出力装置が含まれた同期式メモリ装置を示す回路図である。
【図２】 従来技術の同期式メモリのデータ出力に関するタイミングチャートである。
【図３ａ】 図３ｂと合わせることによって、本発明に係るデータ出力装置を備えるDDR同期式メモリ装置を示す回路図である。
【図３ｂ】 図３ａと合わせることによって、本発明に係るデータ出力装置を備えるDDR同期式メモリ装置を示す回路図である。
【図４】 本発明に係るDDR同期式メモリ装置に備えられた命令デコーダ、モードレジスタ、カラムアドレスバッファ、クロックバッファにおける信号の入出力関係を示す図である。
【図５】 本発明に係るDDR同期式メモリ装置に備えられた遅延固定ループ回路(DLL)、データ出力制御器、sose信号発生器における信号の入出力関係を示す図である。
【図６】 本発明に係るDDR同期式メモリ装置に備えられたrpout信号発生器、fpout信号発生器における信号の入出力関係を示す図である。
【図７】 本発明に係るDDR同期式メモリ装置に備えられたマルチプレクサを示す回路図である。
【図８】 本発明に係るDDR同期式メモリ装置に備えられたrpout信号発生器を示す回路図である。
【図９】 本発明に係るDDR同期式メモリ装置におけるデータ出力を示すタイミングチャートである。
【符号の説明】
１００、４０２ クロック信号の入力端
１０１、４００ 命令信号（Command）の入力端
１０２、４０１ アドレス信号（Address）の入力端
２１１、２１１ａ、２１１ｂ ビットライン
２１２、２１２ａ、２１２ｂ ワードライン
２１３、２１３ａ、２１３ｂ トランジスタ
２１４、２１４ａ、２１４ｂ セルキャパシタ
２１５、２１５ａ、２１５ｂ、２１６、２１６ａ、２１６ｂ トランジスタ
２９０、３８０ データの出力端
３４２ 第１バッファ
３４４ 第２バッファ
【発明が属する技術分野】
本発明は、半導体メモリ装置において、DDR(Double Data Rate)同期式メモリのデータ出力装置に関し、特にデータがクロックの立ち上がりエッジ及び立ち下がりエッジに同期されて出力されるDDR SDRAMに関する。
【０００２】
【従来の技術】
一般に、DDR(Double Data Rate)同期式メモリ装置とは、従来のSDR(Single Data Rate)同期式メモリ装置がクロックの立ち上がりエッジでのみデータを出力するのに対し、クロックの立ち上がりエッジ及び立ち下がりエッジの両方においてデータを出力する方式を使用したメモリ装置をいう。
【０００３】
図１は、従来の技術にかかるデータ出力装置が含まれた同期式メモリ装置の回路図である。
【０００４】
多数のレジスタ(Register)を使用するウェーブパイプライン(Wave Pipeline)方式が適用された同期式メモリ装置に関して、データを高速に出力させ、データの帯域幅(Bandwidth)をさらに高めたDDR同期式メモリにおいても同様にウェーブパイプライン方式がデータの出力経路に適用される。
【０００５】
図1において、メモリに入力された命令信号（Command）は、命令デコーダ(Command Decoder)120に入力される。命令デコーダ120は、入力された命令信号をデコード(Decoding)してそれに適合した信号を生成する。
【０００６】
例えば、同期式メモリにおいて読出し命令信号として/CS、/RAS、/CAS、/WEが入力された場合、命令デコーダ120は、メモリ内部において読出し動作の開始を指示する読出し信号122及びバースト長の情報を有しているbst＿end信号124を生成する。
【０００７】
この信号は、モードレジスタ(Mode Register)130にプログラム(Programming)されたCASレイテンシ信号（CAS latency）132とクロックバッファ(Clock Buffer)110から生成された内部クロック信号であるiclk(Internal Clock)信号112と共にデータ出力制御部170に入力されて複数のレジスタの入力と出力を制御する信号であるパイプ入力信号(pin)180とパイプ出力信号(pout)182とを生成する。
【０００８】
(N+1)個のカラムアドレス(Column Address)信号は、(N+1)個のカラムアドレスバッファ140を介して内部カラムアドレス信号(ca<0:n>)142を生成する。内部カラムアドレス信号(ca<0:n>)は、バースト読出し(Burst Read)動作の際に連続的な内部カラムアドレス(Column Address)を生成するバーストカラムアドレスカウンタ(Burst Column Address Counter)150にスタートアドレスとして入力される。
【０００９】
バーストカラムアドレスカウンタ150は、内部クロック(iclk)112により同期されてカラムアドレスデコーダ160にカラムアドレスを伝達し、カラムアドレスデコーダ160は出力信号(Yi)165を出力する。
【００１０】
出力信号(Yi)165によってビットライン感知増幅器(Bit Line Sense Amplifier)210が選択される。バンク活性化命令(Bank Active Command)によりワードライン(Word Line)211が選択された場合、セルキャパシタ214に貯蔵されているデータは、ビットライン(Bit Line)212に載せられることとなり、ビットライン感知増幅器210により感知増幅される。
【００１１】
ビットライン感知増幅器210によって増幅されたデータは、ローカル入出力ライン(Local IO)に載せられることとなる。ローカル入出力ライン(Local IO)に伝達されたデータは、ローカル入出力ライン感知増幅器(IO Sense Amplifier)220を介して再び感知、増幅されてグローバル入出力ライン(Global IO)230に載せられることとなる。
【００１２】
データ出力制御部170から出力されたパイプ入力信号(pin<0:n>)180-0〜180-nは、レジスタの入力スイッチ184-0〜184-nを制御してグローバル入出力ライン230に連続的に載せられたデータを順にレジスタ190-0〜190-nに貯蔵する役割をする。したがって、n個のレジスタがあれば、n個のパイプ入力信号(pin)が存在する。
【００１３】
また、データ出力制御部170から出力されたパイプ出力信号(pout<0:n>)182-0〜182-nは、各レジスタの出力スイッチを制御してレジスタに貯蔵されているデータを順に出力ドライバー200に送り、データ(DQ)290を出力する役割を果す信号である。同様に、n個のレジスタがあればn個のパイプ出力信号(pout)が存在する。
【００１４】
図2は、従来の技術にかかる図1に示した同期式メモリのデータ出力に関する信号のフローチャートであって、CASレイテンシは3であって、バースト長は4である場合を示す。
【００１５】
外部のクロックがメモリに入力されて内部クロック(iclk)が生成される。読出し命令が入力されれば、読出し命令が入力されたクロックからCL(Cas Latency)−1個のクロックが過ぎた後に最初のパイプ出力信号(pout)がイネーブル(enable)され、以後のクロックに応じてバースト長だけ、順にパイプ出力信号(pout)がイネーブルされる。
【００１６】
CL−1個が過ぎたクロックからそれぞれのパイプ出力信号(pout)によりクロックアクセスタイム(Clock Access Time、tAC)程度の時間が過ぎた後にデータが出力され、このデータは出力保持時間(Output Hold Time、tOH)程度の間保持される。
【００１７】
以上で説明したように、ウェーブパイプライン方式を適用すれば、データを高速に出力することのできるため、DDR SDRAMにも前記ウェーブパイプライン方式を適用すれば、データを高速に出力することができる。ところが、DDR SDRAMは、クロックの両側エッジを使用してデータを出力させるため、通常2ビットプリフェッチ方式(2Bit Prefetch)を適用している。したがってDDR SDRAMでは、2ビットプリフェッチ方式とウェーブパイプライン方式の両方式を適用するためには新しいデータ出力経路の設計が必要となる。
【００１８】
【発明が解決しようとする課題】
本発明は、2ビットプリフェッチ方式とウェーブパイプライン方式の両方式を適用して高速のデータ出力を可能にするDDR SDRAMを提供することが目的である。
【００１９】
【課題を解決するための手段】
前記目的を達成するために、本発明に係る同期式メモリ装置のデータ出力装置は、同期式メモリ装置に含まれたデータ出力装置において、選択された偶数バンクに接続された第1感知増幅器から出力された偶数データを順に貯蔵するための第1貯蔵手段と、選択された奇数バンクに接続された第2感知増幅器から出力された奇数データを順に貯蔵するための第2貯蔵手段と、前記第1貯蔵手段及び前記第2貯蔵手段から同時に入力された前記偶数データ及び前記奇数データを選択して出力する選択手段と、クロック信号の立ち上がりエッジに同期させて前記偶数データ及び前記奇数データの内のいずれか１つを貯蔵及び出力する第3貯蔵手段と、クロック信号の立ち下がりエッジに同期させて前記偶数データ及び前記奇数データの内のいずれか１つを貯蔵及び出力する第4貯蔵手段と、前記第3貯蔵手段から入力されたデータ及び前記第4貯蔵手段から入力されたデータを出力するデータ出力手段とを備え、前記選択手段は、第1信号発生回路により生成された優先順位制御信号に応答する第1スイッチング素子及び第2スイッチング素子、反転された優先順位制御信号に応答する第3スイッチング素子及び第4スイッチング素子を備え、前記クロック信号の立ち上がりエッジに応答して前記偶数データと前記奇数データの内、いずれのデータが出力されるかを決定する複数のマルチプレックシング装置と、第1バッファ及び第2バッファを備え、前記複数のマルチプレックシング装置から入力された前記偶数データ及び前記奇数データを貯蔵して前記第3貯蔵手段及び前記第4貯蔵手段に出力する複数の貯蔵ユニットとを備える。
【００２０】
【発明の実施の形態】
以下、本発明が属する技術分野において通常の知識を有する者が本発明の技術的思想を容易に実施できる程度に詳細に説明するため、添付した図面を参照して本発明の最も好ましい実施の形態を説明する。
【００２１】
通常、2ビットプリフェッチ方式が適用される同期式メモリ装置は、バンクが偶数と奇数とに分けられている。図3a、図3bに本発明に係るデータ出力装置を備えるDDR同期式メモリ装置の回路図を示す。図3a、図3bに示すように、前記の同期式メモリ装置にウェーブパイプライン方式を適用するために、本発明のデータ出力装置300は、偶数バンクのデータを貯蔵する複数の偶数レジスタ320-0〜320-nと、奇数バンクのデータを貯蔵する複数の奇数レジスタ330-0〜330-nと、優先順位制御信号(sose<0:n>)345-0〜345-nに応答して前記偶数レジスタから出力されたデータと前記奇数レジスタから出力されたデータとを順に出力する複数のマルチプレクサ340-0〜340-nと、前記マルチプレクサから先に出力されたデータをラッチした後、クロックの立ち上がりエッジに同期させて出力するrdoレジスタ350と、前記マルチプレクサから後に出力されたデータをラッチした後、クロックの立ち下がりエッジに同期させて出力するfdoレジスタ360と、前記rdoレジスタ350及びfdoレジスタ360から伝達されたデータをバッファリングしてメモリ外部に出力するための出力ドライバー370を含んで構成される。
【００２２】
入出力感知増幅器220aで増幅された前記偶数バンクから出力された偶数データは、各偶数レジスタに貯蔵され、入出力感知増幅器220bで増幅された前記奇数バンクから出力された奇数データは、各奇数レジスタに貯蔵される。
【００２３】
各偶数レジスタ320-0〜320-nは、偶数グローバル入出力ライン230aに載せられた前記偶数データを対応する各スイッチング素子310-0〜310-nを介して取り込んで貯蔵する。各スイッチング素子310-0〜310-nは、複数のパイプ入力信号315-0〜315-nに応答して動作する。
【００２４】
同様に、各奇数レジスタ330-0〜330-nは、奇数グローバル入出力ライン230bに載せられた前記奇数データを対応する各スイッチング素子311-0〜311-nを介して取り込んで貯蔵する。各スイッチング素子311-0〜311-nは、複数のパイプ入力信号316-0〜316-nに応答して動作する。
【００２５】
図4、図5に示したように、データ出力制御回路520から出力されたパイプ入力信号315は、前記データ出力制御回路520に入力されたCASレイテンシ信号453、読出し信号451、bst＿end信号452、rclk信号541、fclk信号542が利用されて生成される。
【００２６】
上記したように、CASレイテンシ信号453は、モードレジスタ420にプログラムされており、読出し信号451とbst＿end信号は、読出し命令信号400に応答して命令デコーダ410によって生成され、出力される。
【００２７】
rclk信号541とfclk信号542は、各々外部クロック信号(CLK)の立ち上がりエッジ及び立ち下がりエッジに同期して生成されるが、遅延固定ループ回路(DLL)510に入力された内部クロック信号(iclk)456に応答して遅延固定ループ回路(DLL)510で生成されて出力される。上記したように、内部クロック信号456は、クロックバッファ440に入力された外部クロック信号402が利用されて生成される。
【００２８】
各マルチプレクサ340-0〜340-nには、偶数及び奇数レジスタから各々偶数データ及び奇数データが同時に入力される。各マルチプレクサは、sose信号345-0〜345-nの制御を受けて、rdoレジスタ及びfdoレジスタに各々偶数データ及び奇数データを、あるいはrdoレジスタ及びfdoレジスタに各々奇数データ及び偶数データを伝達する。
【００２９】
図7はマルチプレクサの構成を示した回路図である。
【００３０】
図7に示したように、マルチプレクサ340は、4個のスイッチング素子710a、710b、710c、710dから構成されており、各スイッチング素子はsose信号720a、720bと反転されたsose信号(/sose)により制御される。
【００３１】
スイッチング素子710a、710bは、第1バッファ342に接続され、スイッチング素子710c、710dは、第2バッファ344に接続される。第1バッファ342は、rdoレジスタ350から出力されるデータを一時貯蔵し、第2バッファ344は、fdoレジスタ360から出力されるデータを一時貯蔵する。
【００３２】
第1及び第4スイッチング素子710a、710dの入力端は、偶数レジスタの出力端に接続され、第2及び第3スイッチング素子710b、710cの入力端は、奇数レジスタの出力端に接続される。また第1及び第2スイッチング素子710a、710bの出力端は、第1バッファ342の入力端に接続され、第3及び第4スイッチング素子710c、710dの出力端は第2バッファ344の入力端に接続される。
【００３３】
sose信号720a、720bが入力されて第1スイッチング素子710a及び第3スイッチング素子710cが動作する場合、偶数レジスタ320に貯蔵された偶数データは第1バッファ342に出力され、奇数レジスタ330に貯蔵された奇数データは第2バッファ344に出力される。
【００３４】
これに対し、反転されたsose信号(/sose)730a、730bが入力されて第2スイッチング素子710b及び第4スイッチング素子710dが動作する場合、偶数レジスタ320に貯蔵された偶数データは第2バッファ344に出力され、奇数レジスタ330に貯蔵された奇数データは第1バッファ342に出力される。
【００３５】
即ち、sose信号に応じて、出力ドライバー370からデータ（DQ）として偶数データが先に出力されるか、奇数データが先に出力されるかが決定される。
【００３６】
sose信号は、sose信号発生器530で生成される。図4及び図5に示すように、sose信号発生器530は、CASレイテンシ信号（CAS latency）453、読出し信号（read）451、ca<0>信号454、rclk信号541、fclk信号542を取り込んで、sose信号345-0〜345-nを生成する。ここで、ca<0>信号454は、カラムアドレスバッファ430から出力された内部カラムアドレスca<0:n>の下位ビットである。このca<0>に応じてデータ出力時にスタートアドレスが偶数(ca<0>="low")であるのか、または奇数(ca<0>="high")であるのかが決定される。ca<0>以外のca<1:n>信号は、内部クロック信号(iclk)456に同期して偶数バンク方向に向かったYi信号165a、及び奇数バンク方向に向かったYj信号165bをイネーブルさせる。各ビットライン感知増幅器210a、210bにより増幅された偶数及び奇数データは、各々Yi及びYj信号に応答してローカル入出力ラインに載せられることとなる。感知増幅器220a、220bにより再び増幅された偶数データ及び奇数データは、各々偶数グローバル入出力ライン230a及び奇数グローバル入出力ライン230bに載せられることとなる。
【００３７】
各々偶数レジスタ320-0〜320-n及び奇数レジスタ330-0〜330-nに貯蔵される偶数データ及び奇数データは、CASレイテンシ信号453及びca<0>信号454に含まれた情報を利用してsose信号345-0〜345-nの制御に応じて、rdoレジスタ350及びfdoレジスタ360、またはfdoレジスタ360及びrdoレジスタ350に伝達される。
【００３８】
例えば、CASレイテンシが2であって、カラムアドレス(ca<0>)がロジックローであるならば、偶数レジスタに貯蔵されたデータはrdoレジスタ350に伝達され、奇数レジスタに貯蔵されたデータはfdoレジスタ360に伝達される。カラムアドレス(ca<0>)がロジックハイであるならば、奇数レジスタに貯蔵されたデータはrdoレジスタ350に伝達され、偶数レジスタに貯蔵されたデータはfdoレジスタ360に伝達される。
【００３９】
CASレイテンシが2.5である場合には、カラムアドレス(ca<0>)がロジックローであるならば、偶数レジスタに貯蔵されたデータはfdoレジスタ360に伝達され、奇数レジスタに貯蔵されたデータはrdoレジスタ350に伝達される。カラムアドレス(ca<0>)がロジックハイであるならば、奇数レジスタに貯蔵されたデータはfdoレジスタ360に伝達され、偶数レジスタに貯蔵されたデータはrdoレジスタ350に伝達される。
【００４０】
この場合、従来のパイプライン技術(pipeline technique)が適用された同期式メモリと同様に、複数の奇数レジスタ及び偶数レジスタに貯蔵されたデータを順にrdoレジスタ及びfdoレジスタに伝達するために、rpout信号及びfpout信号が必要である。
【００４１】
図6に示したように、rpout信号 355-0〜355-nは、rpout＿en信号 552及び遅延固定ループ回路(DLL) 510の出力信号fclk 542が入力され、rpout信号発生器610によって生成される。同様に、fpout信号 365-0〜365-nは、fpout＿en信号 553及び遅延固定ループ回路(DLL) 510の出力信号rclk 541が入力され、fpout信号発生器620によって生成される。rpout＿en信号552及びfpout＿en信号553は、データ出力制御器520によって生成され、CASレイテンシとバースト長の情報を含んでいる信号である。
【００４２】
図8はrpout信号発生器を示す回路図である。
【００４３】
図8に示したように、rpout信号発生器は、NANDゲート810、インバータ820、シフトレジスタ840から構成される。NANDゲート810は、fclk信号542とrpout＿en信号552を取り込んで出力信号を生成する。この出力信号は、インバータ820に入力されて反転された信号rpout＿inc信号830として出力される。rpout＿inc信号830が、シフトレジスタ840に入力され、rpout＿en信号552によってイネーブルされることによって、複数のrpout信号（rpout<0:n>）355-0〜355-nが生成される。
【００４４】
図6に示すように、fpout信号もrpout信号を発生する過程と同様に生成される。この場合、複数のfpout信号365-0〜365-nは、fpout信号発生器620に入力されるfpout＿en信号553及びrclk信号541を利用して生成される。
【００４５】
図9は、CASレイテンシが2であって、バースト長が2であるDDR同期式メモリにおけるデータ出力の状態を示すタイミングチャートである。
【００４６】
rclk信号は外部クロック信号の立ち上がりエッジに同期して発生し、fclk信号は外部クロック信号の立ち下がりエッジに同期して発生する。
【００４７】
rpout＿en信号に応答して、fclk信号に同期されたrpout＿inc信号によりrpout信号（rpout<0:n>）が発生し、fpout＿en信号に応答して、rclk信号に同期をされたfpout＿inc信号によりfpout信号（fpout<0:n>）が発生する。
【００４８】
rdo＿en信号に応答して、rclk＿do信号がrclk信号に同期して発生し、このrclk＿do信号が活性化された直後にrdoレジスタにラッチされたデータが出力ドライバーを介して出力される。
【００４９】
また、fdo＿en信号に応答して、fclk＿do信号がfclk信号に同期して発生し、このfclk＿do信号が活性化された直後にfdoレジスタにラッチされたデータが出力ドライバーを介して出力される。
【００５０】
【発明の効果】
以上で詳述した本発明に係る同期式メモリのデータ出力装置は、200MHz以上の高速で動作するDDR同期式メモリ装置にも適用可能であり、またデータ出力装置の回路構成が簡単となることから連続的なデータ出力に起因した電力損失を低減することが可能となる利点がある。
【図面の簡単な説明】
【図１】 従来技術のデータ出力装置が含まれた同期式メモリ装置を示す回路図である。
【図２】 従来技術の同期式メモリのデータ出力に関するタイミングチャートである。
【図３ａ】 図３ｂと合わせることによって、本発明に係るデータ出力装置を備えるDDR同期式メモリ装置を示す回路図である。
【図３ｂ】 図３ａと合わせることによって、本発明に係るデータ出力装置を備えるDDR同期式メモリ装置を示す回路図である。
【図４】 本発明に係るDDR同期式メモリ装置に備えられた命令デコーダ、モードレジスタ、カラムアドレスバッファ、クロックバッファにおける信号の入出力関係を示す図である。
【図５】 本発明に係るDDR同期式メモリ装置に備えられた遅延固定ループ回路(DLL)、データ出力制御器、sose信号発生器における信号の入出力関係を示す図である。
【図６】 本発明に係るDDR同期式メモリ装置に備えられたrpout信号発生器、fpout信号発生器における信号の入出力関係を示す図である。
【図７】 本発明に係るDDR同期式メモリ装置に備えられたマルチプレクサを示す回路図である。
【図８】 本発明に係るDDR同期式メモリ装置に備えられたrpout信号発生器を示す回路図である。
【図９】 本発明に係るDDR同期式メモリ装置におけるデータ出力を示すタイミングチャートである。
【符号の説明】
１００、４０２ クロック信号の入力端
１０１、４００ 命令信号（Command）の入力端
１０２、４０１ アドレス信号（Address）の入力端
２１１、２１１ａ、２１１ｂ ビットライン
２１２、２１２ａ、２１２ｂ ワードライン
２１３、２１３ａ、２１３ｂ トランジスタ
２１４、２１４ａ、２１４ｂ セルキャパシタ
２１５、２１５ａ、２１５ｂ、２１６、２１６ａ、２１６ｂ トランジスタ
２９０、３８０ データの出力端
３４２ 第１バッファ
３４４ 第２バッファ
Claims (21)
- 同期式メモリ装置のデータ出力装置において、
選択された偶数バンクに接続された第1感知増幅器から出力された偶数データを順に貯蔵するための第1貯蔵手段と、
選択された奇数バンクに接続された第2感知増幅器から出力された奇数データを順に貯蔵するための第2貯蔵手段と、
前記第1貯蔵手段及び前記第2貯蔵手段から同時に入力された前記偶数データ及び前記奇数データを選択して出力する選択手段と、
クロック信号の立ち上がりエッジに同期して前記偶数データ及び前記奇数データのいずれか１つを貯蔵及び出力する第3貯蔵手段と、
クロック信号の立ち下がりエッジに同期して前記偶数データ及び前記奇数データのいずれか１つを貯蔵及び出力する第4貯蔵手段と、
前記第3貯蔵手段から入力されたデータ及び前記第4貯蔵手段から入力されたデータを出力するデータ出力手段とを備え、
前記選択手段は、
第1信号発生回路により生成された優先順位制御信号に応答する第1スイッチング素子及び第2スイッチング素子、
反転された優先順位制御信号に応答する第3スイッチング素子及び第4スイッチング素子を備え、
前記クロック信号の立ち上がりエッジに応答して前記偶数データと前記奇数データの内、いずれのデータが出力されるかを決定する複数のマルチプレックシング装置と、
第1バッファ及び第2バッファを備え、前記複数のマルチプレックシング装置から入力された前記偶数データ及び前記奇数データを貯蔵して前記第3貯蔵手段及び前記第4貯蔵手段に出力する複数の貯蔵ユニットと
を備えることを特徴とする同期式メモリ装置のデータ出力装置。 - 前記第1貯蔵手段は、
データ出力制御回路において生成された複数の入力制御信号に応答して前記偶数データを順に取り込んで貯蔵する複数の偶数レジスタと、
前記第1感知増幅器と前記複数の偶数レジスタとの間に接続された、前記複数の入力制御信号に応答してスイッチング動作をする第1グループのスイッチ素子と
を備えることを特徴とする請求項1に記載の同期式メモリ装置のデータ出力装置。 - 前記データ出力制御回路の出力信号は、
第1イネーブル信号、第2イネーブル信号、第3イネーブル信号、第4イネーブル信号、第1出力制御信号及び第2出力制御信号を備えることを特徴とする請求項2に記載の同期式メモリ装置のデータ出力装置。 - 前記第2貯蔵手段は、
データ出力制御回路において生成された前記複数の入力制御信号に応答して前記奇数データを順に取り込んで貯蔵する複数の奇数レジスタと、
前記第2感知増幅器と前記複数の奇数レジスタとの間に接続された、前記複数の入力制御信号に応答してスイッチング動作をする第2グループのスイッチ素子と
を備えることを特徴とする請求項1に記載の同期式メモリ装置のデータ出力装置。 - 前記第1スイッチング素子及び前記第4スイッチング素子の入力端は前記偶数レジスタの出力端に接続され、前記第2スイッチング素子及び前記第3スイッチング素子の入力端は前記奇数レジスタの出力端に接続され、前記第1スイッチング素子及び第3スイッチング素子の出力端は互いに接続されて前記第1バッファの入力端に接続され、前記2スイッチング素子及び第4スイッチング素子の出力端は互いに接続されて前記第2バッファの入力端に接続されることを特徴とする請求項１に記載の同期式メモリ装置のデータ出力装置。
- 前記第3貯蔵手段は、
第1NANDゲート、第1インバータ、第1ラッチ及びスイッチング回路から構成される第2信号発生回路により生成された複数の第1制御信号に応答して、前記偶数データ及び前記奇数データの内のいずれか１つを出力する第3グループのスイッチング素子と、
前記偶数データ及び前記奇数データの内のいずれか１つを貯蔵する第1レジスタと
を備えることを特徴とする請求項１に記載の同期式メモリ装置のデータ出力装置。 - 第４貯蔵手段は、
第２NANDゲート、第２インバータ、第２ラッチ及びスイッチング回路から構成される第３信号発生回路により生成された複数の第２制御信号に応答して、前記偶数データ及び前記奇数データの内のいずれか１つを出力する第４グループのスイッチング素子と、
前記偶数データ及び前記奇数データのいずれか１つを貯蔵する第２レジスタと
を備えることを特徴とする請求項１に記載の同期式メモリ装置のデータ出力装置。 - 前記データ出力手段は、
前記データ出力制御回路から生成された第1出力制御信号に応答して前記第3貯蔵手段から入力されたデータを出力する第5スイッチング素子と、
前記データ出力制御回路から生成された第２出力制御信号に応答して前記第4貯蔵手段から入力されたデータを出力する第６スイッチング素子と、
前記第5スイッチング素子または前記第６スイッチング素子から出力されるデータを前記メモリ装置の外部に出力する出力ドライバーとを備えることを特徴とする請求項1に記載の同期式メモリ装置のデータ出力装置。 - 前記入力制御信号は、前記データ出力回路から生成され、前記外部クロック信号の立ち上がりエッジ及び立ち下がりエッジに各々同期化される第１内部クロック信号及び第２内部クロック信号を備えることを特徴とする請求項２に記載の同期式メモリ装置のデータ出力装置。
- CASレイテンシ＝2であり、スタートアドレスがロジックローである場合、前記第1スイッチング素子及び前記第2スイッチング素子が作動することを特徴とする請求項１に記載の同期式メモリ装置のデータ出力装置。
- CASレイテン＝2であり、スタートアドレスがロジックハイである場合、前記第3スイッチング素子及び前記第4スイッチング素子が作動することを特徴とする請求項１に記載の同期式メモリ装置のデータ出力装置。
- CASレイテンシ＝2.5であり、スタートアドレスがロジックローである場合、前記第3スイッチング素子及び前記第4スイッチング素子が作動することを特徴とする請求項１に記載の同期式メモリ装置のデータ出力装置。
- CASレイテンシ＝2.5であり、スタートアドレスがロジックハイである場合、前記第1スイッチング素子及び前記第2スイッチング素子が作動することを特徴とする請求項１に記載の同期式メモリ装置のデータ出力装置。
- 前記第１制御信号は、前記第１イネーブル信号に応答して前記第１NANDゲートに入力された前記第２内部クロック信号をナンド処理し、前記第１NANDゲートの出力を前記第１インバータによって反転され、前記第１イネーブル信号に応答して前記第１ラッチ及びスイッチング回路に入力された前記第１インバータの出力信号をラッチ及びスイッチングすることによって生成されることを特徴とする請求項６に記載の同期式メモリ装置のデータ出力装置。
- 前記第２制御信号は、前記第２イネーブル信号に応答して前記第２NANDゲートに入力された前記第１内部クロック信号をナンド処理し、前記第２NANDゲートの出力を前記第２インバータによって反転され、前記第２イネーブル信号に応答して前記第２ラッチ及びスイッチング回路に入力された前記第２インバータの出力信号をラッチ及びスイッチングすることによって生成されることを特徴とする請求項７に記載の同期式メモリ装置のデータ出力装置。
- 前記第1出力制御信号は、前記データ出力制御回路から出力された第3イネーブル信号に応答して前記第1内部クロック信号に同期して生成されることを特徴とする請求項８に記載の同期式メモリ装置のデータ出力装置。
- 前記第２出力制御信号は、前記データ出力制御回路から出力された第4イネーブル信号に応答して前記第２内部クロック信号に同期して生成されることを特徴とする請求項８に記載の同期式メモリ装置のデータ出力装置。
- 前記偶数データが前記第1レジスタによりラッチされ、前記奇数データが前記第２レジスタによりラッチされた場合、前記出力ドライバーは、次の読み出し動作の前に前記外部クロック信号の１周期の間、前記外部クロック信号の立ち上がりエッジから前記偶数データを、前記外部クロック信号の立ち下がりエッジから前記奇数データを外部に出力することを特徴とする請求項８に記載の同期式メモリ装置のデータ出力装置。
- 前記奇数データが前記第１レジスタによりラッチされ、前記偶数データが前記第２レジスタによりラッチされた場合、前記出力ドライバーは、次の読み出し動作の前に前記外部クロック信号の１周期の間、前記外部クロック信号の立ち上がりエッジから前記奇数データを、前記外部クロック信号の立ち下がりエッジから前記偶数データを外部に出力することを特徴とする請求項８に記載の同期式メモリ装置のデータ出力装置。
- 前記偶数データは前記第１出力制御信号がハイに活性化された直後に出力され、前記奇数データは前記第２出力制御信号がハイに活性化された直後に出力されることを特徴とする請求項１８に記載の同期式メモリ装置のデータ出力装置。
- 前記奇数データは前記第１出力制御信号がハイに活性化された直後に出力され、前記偶数データは前記第２出力制御信号がハイに活性化された直後に出力されることを特徴とする請求項１９に記載の同期式メモリ装置のデータ出力装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1999-52858 | 1999-11-26 | ||
| KR1019990052858A KR100362193B1 (ko) | 1999-11-26 | 1999-11-26 | 디디알 동기식 메모리 장치의 데이터 출력 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001189076A JP2001189076A (ja) | 2001-07-10 |
| JP4422321B2 true JP4422321B2 (ja) | 2010-02-24 |
Family
ID=19621922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000360188A Expired - Fee Related JP4422321B2 (ja) | 1999-11-26 | 2000-11-27 | 同期式メモリ装置のデータ出力装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6404697B1 (ja) |
| JP (1) | JP4422321B2 (ja) |
| KR (1) | KR100362193B1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6512374B1 (en) | 1999-04-26 | 2003-01-28 | Medrad, Inc. | MR local imaging coil operable as a receive only or a transmit/receive coil |
| US6918016B1 (en) * | 2001-07-17 | 2005-07-12 | Advanced Micro Devices, Inc. | Method and apparatus for preventing data corruption during a memory access command postamble |
| KR100438778B1 (ko) * | 2001-11-07 | 2004-07-05 | 삼성전자주식회사 | 웨이브 파이프라인 구조를 갖는 동기식 반도체 메모리장치및 웨이브 파이프라인 제어방법 |
| KR100452328B1 (ko) * | 2002-07-31 | 2004-10-12 | 삼성전자주식회사 | 동기식 반도체 메모리 장치의 데이터 출력회로 |
| KR100484249B1 (ko) * | 2002-08-07 | 2005-04-22 | 주식회사 하이닉스반도체 | 고속데이터 출력을 위한 동기식 메모리 장치의 파이프래치회로 및 그를 이용한 동기식 메모리 장치 |
| JP4607444B2 (ja) * | 2002-11-18 | 2011-01-05 | 三星電子株式会社 | 半導体装置、データ検索回路、メモリセルアレイ判読方法、およびデータ検索方法 |
| KR100510512B1 (ko) | 2002-11-18 | 2005-08-26 | 삼성전자주식회사 | 이중 데이터율 동기식 반도체 장치의 데이터 출력 회로 및그 방법 |
| KR100495917B1 (ko) * | 2002-11-20 | 2005-06-17 | 주식회사 하이닉스반도체 | 고속 데이터 출력을 위한 파이프래치 회로 |
| KR100532956B1 (ko) * | 2003-06-28 | 2005-12-01 | 주식회사 하이닉스반도체 | Ｄｄｒ ｓｄｒａｍ에서의 링잉 현상 방지 방법 |
| KR100546389B1 (ko) * | 2003-10-22 | 2006-01-26 | 삼성전자주식회사 | 카스 레이턴시에 따라 동기되는 타이밍이 변하는 반도체메모리 장치 |
| KR100540487B1 (ko) * | 2003-10-31 | 2006-01-10 | 주식회사 하이닉스반도체 | 데이터 출력제어회로 |
| KR100562661B1 (ko) | 2004-10-29 | 2006-03-20 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 소세브신호 발생회로 및 방법 |
| JP2008536236A (ja) * | 2005-04-13 | 2008-09-04 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | コンピュータシステムにおけるデータ値の整合性（コヒーレンス：ｃｏｈｅｒｅｎｃｅ） |
| US7385860B2 (en) * | 2005-06-10 | 2008-06-10 | Hynix Semiconductor Inc. | Data output circuit of synchronous memory device |
| KR101305490B1 (ko) * | 2005-10-01 | 2013-09-06 | 삼성전자주식회사 | 메모리 맵핑 방법 및 장치 |
| KR100757925B1 (ko) * | 2006-04-05 | 2007-09-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 데이터 출력 장치 및 제어방법 |
| JP5420827B2 (ja) * | 2007-07-04 | 2014-02-19 | ピーエスフォー ルクスコ エスエイアールエル | アドレスカウンタ及びこれを有する半導体記憶装置、並びに、データ処理システム |
| JP5666077B2 (ja) * | 2007-07-04 | 2015-02-12 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | アドレスカウンタ及びこれを有する半導体記憶装置、並びに、データ処理システム |
| KR100990140B1 (ko) * | 2007-09-28 | 2010-10-29 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
| KR102133370B1 (ko) | 2013-10-07 | 2020-07-14 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그를 포함하는 반도체 시스템 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4961162A (en) * | 1989-01-13 | 1990-10-02 | International Business Machines Corporation | Multiprocessing system for performing floating point arithmetic operations |
| US6094532A (en) * | 1997-03-25 | 2000-07-25 | Sun Microsystems, Inc. | Multiprocessor distributed memory system and board and methods therefor |
| KR100213241B1 (ko) | 1997-06-23 | 1999-08-02 | 윤종용 | 데이터 입출력 회로 및 데이터 입출력 방법 |
| JP3386705B2 (ja) | 1997-12-25 | 2003-03-17 | 株式会社東芝 | 半導体記憶装置およびそのバーストアドレスカウンタ |
| KR100278653B1 (ko) | 1998-01-23 | 2001-02-01 | 윤종용 | 이중 데이터율 모드 반도체 메모리 장치 |
| US6064600A (en) | 1999-03-01 | 2000-05-16 | Micron Technology, Inc. | Methods and apparatus for reading memory device register data |
| JP3289701B2 (ja) * | 1999-04-12 | 2002-06-10 | 日本電気株式会社 | 半導体記憶装置 |
-
1999
- 1999-11-26 KR KR1019990052858A patent/KR100362193B1/ko not_active IP Right Cessation
-
2000
- 2000-11-27 US US09/723,645 patent/US6404697B1/en not_active Expired - Lifetime
- 2000-11-27 JP JP2000360188A patent/JP4422321B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100362193B1 (ko) | 2002-11-23 |
| KR20010048248A (ko) | 2001-06-15 |
| JP2001189076A (ja) | 2001-07-10 |
| US6404697B1 (en) | 2002-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4422321B2 (ja) | 同期式メモリ装置のデータ出力装置 | |
| KR100278653B1 (ko) | 이중 데이터율 모드 반도체 메모리 장치 | |
| KR100822001B1 (ko) | 반도체기억장치 및 반도체기억회로의 동작방법 | |
| JP4623788B2 (ja) | ウェーブパイプラインスキムを備える同期型半導体メモリ装置及びそれのデータパス制御方法 | |
| KR100304963B1 (ko) | 반도체메모리 | |
| KR100252043B1 (ko) | 반도체 메모리 장치의 칼럼 선택 신호 제어기 및 칼럼 선택제어 방법 | |
| US20020118575A1 (en) | Semiconductor device | |
| KR100638747B1 (ko) | 반도체 기억 소자의 클럭 생성 장치 및 방법 | |
| JP4080892B2 (ja) | マルチビットプリフェッチ出力データパス | |
| US6898139B2 (en) | Integrated circuit memory devices and operating methods that are configured to output data bits at a lower rate in a test mode of operation | |
| US7522467B2 (en) | Semiconductor memory device | |
| JP5568204B2 (ja) | 半導体記憶装置 | |
| US6407962B1 (en) | Memory module having data switcher in high speed memory device | |
| US6631090B1 (en) | Circuit and method for data output in synchronous semiconductor device | |
| CN111630597B (zh) | 半宽度双泵数据路径 | |
| US8107315B2 (en) | Double data rate memory device having data selection circuit and data paths | |
| US6504767B1 (en) | Double data rate memory device having output data path with different number of latches | |
| JP5431028B2 (ja) | 半導体記憶装置 | |
| JP5587562B2 (ja) | 半導体記憶装置 | |
| JPH07326189A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090422 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090527 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |