JP4343044B2 - インターポーザ及びその製造方法並びに半導体装置 - Google Patents

インターポーザ及びその製造方法並びに半導体装置 Download PDF

Info

Publication number
JP4343044B2
JP4343044B2 JP2004193490A JP2004193490A JP4343044B2 JP 4343044 B2 JP4343044 B2 JP 4343044B2 JP 2004193490 A JP2004193490 A JP 2004193490A JP 2004193490 A JP2004193490 A JP 2004193490A JP 4343044 B2 JP4343044 B2 JP 4343044B2
Authority
JP
Japan
Prior art keywords
interposer
hole
forming
wiring pattern
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004193490A
Other languages
English (en)
Other versions
JP2006019368A (ja
Inventor
克哉 深瀬
信一 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004193490A priority Critical patent/JP4343044B2/ja
Priority to EP05253670.3A priority patent/EP1612860B1/en
Priority to US11/151,193 priority patent/US7388293B2/en
Priority to CN2005100774268A priority patent/CN1716587B/zh
Publication of JP2006019368A publication Critical patent/JP2006019368A/ja
Priority to US11/488,648 priority patent/US7415762B2/en
Application granted granted Critical
Publication of JP4343044B2 publication Critical patent/JP4343044B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、半導体装置用のインターポーザに係り、特に、搭載する半導体チップとマザーボード等のプリント配線板（実装用基板）との間で所要のファンアウト構造を実現するのに適応されたインターポーザ及びその製造方法並びに半導体装置に関する。
かかるインターポーザは、半導体チップを搭載する役割を果たすことから、機能的には配線基板と同じであり、「パッケージ」とも呼ばれている。
典型的なインターポーザは、半導体チップ（代表的にはシリコン（Ｓｉ）チップ）を搭載し、チップを搭載した状態でプリント配線板に実装されて、半導体装置を構成する。インターポーザを構成する材料としては様々なものが使用されているが、その一例として、シリコン（Ｓｉ）を使用したものがある。これは、搭載する半導体チップの構成材料であるＳｉと同じ材料を使用する（つまり、両者の熱膨張係数（ＣＴＥ）をほぼ同じにする）ことで、両者間に熱収縮の差に起因する反りや捻れ等の不都合が生じないようにするためである。
このように構成材料としてＳｉを使用したインターポーザでは、搭載するＳｉチップとのＣＴＥがマッチングしているというメリットがある。この場合、Ｓｉインターポーザの大きさは、ＣＴＥのマッチングの面からはチップサイズとほぼ同じであれば十分である。しかし、チップが搭載される側と反対側の面に設けられる外部接続端子のピッチは当該チップの端子のピッチより大きいため、チップサイズと比べてインターポーザのサイズは大きくなり、特に端子数の多いチップを搭載する場合には、より一層大きくなる。つまり、インターポーザは、搭載するＳｉチップの端子とプリント配線板接続用端子（外部接続端子）とを整合する（つまり、再配線を行う）ためのものであるため、その構造上、外部接続端子のエリアがチップ搭載エリアの周囲に拡張された形態、いわゆる「ファンアウト構造」を呈する。
また、このようなＳｉインターポーザの製造にあたり、従来のプロセスでは、Ｓｉウエハの状態で一連の加工（スルーホールの形成、スルーホール内及びウエハ表面への絶縁層の形成、絶縁層上へのシード層等の形成、めっきによるスルーホール内への導体の充填、両面へのめっき層の形成及び表裏の導通、両面への配線パターンの形成、保護膜の形成など）を行った後、各インターポーザ単位にダイシング（個片化）し、さらに必要に応じて外部接続端子を接合していた。つまり、配線パターンの形成は、Ｓｉウエハの状態で行われていた。
上記の従来技術に関連する技術としては、例えば、特許文献１に記載されるように、半導体装置用インターポーザにおいて、搭載する半導体チップの直下で配線パターン間にキャパシタを設けるようにしたものがある。
特開２００１−３２６３０５号公報
上述したように従来のインターポーザでは、外部接続端子の占有エリアがチップの搭載エリアの周囲に拡張された「ファンアウト構造」となっているため、インターポーザをシリコン（Ｓｉ）のみで製作しようとすると、搭載するＳｉチップとのＣＴＥのマッチングの面からは本来必要でないエリア、すなわち、チップ搭載エリアの周囲に拡張されたエリアにまでＳｉを使用しなければならず、その結果、コストアップを招くといった課題があった。
また、インターポーザの製造にあたり、従来のプロセスでは、最終的に個片化されるまではＳｉウエハの状態で加工を行っていたため、Ｓｉウエハの両面に所要の形状に配線パターンを形成することが技術的に困難であるといった課題もあった。
本発明は、かかる従来技術における課題に鑑み創作されたもので、所要のファンアウト構造を実現可能にすると共に、コストの低減化を図ることができるインターポーザを提供することを目的とする。
さらに本発明は、インターポーザの両面に所要の配線パターンを容易に形成することができるインターポーザの製造方法、及び、当該インターポーザを用いて構成された半導体装置を提供することを目的とする。
上述した従来技術の課題を解決するため、本発明の一形態によれば、搭載する半導体チップと実装用基板との間に介在されるインターポーザであって、半導体からなり、平面的に見て、搭載する半導体チップの大きさと同じ大きさを有する第１のインターポーザ部と、絶縁体又は金属体からなり、前記第１のインターポーザ部の面方向においてその外周に該第１のインターポーザ部と一体的に設けられた第２のインターポーザ部とを有し、前記第１及び第２のインターポーザ部の表面と裏面にそれぞれ絶縁層を介して形成された配線パターンが、該第１及び第２のインターポーザ部の所要の位置にそれぞれ形成されたスルーホールを介して電気的に接続されていることを特徴とするインターポーザが提供される。
この形態に係るインターポーザの構成によれば、第１のインターポーザ部は、搭載する半導体チップとの間で熱膨張係数（ＣＴＥ）のマッチングを行うのに必要な半導体からなっており、その大きさは、平面的に見て、その搭載する半導体チップの大きさと同じである。一方、第２のインターポーザ部は、第１のインターポーザ部を構成する材料（半導体）とは異なる材料（絶縁体又は金属体）からなっており、第１のインターポーザ部の外周のエリア（つまり、搭載する半導体チップとのＣＴＥのマッチングの面からは本来必要でないエリア）に設けられている。従って、従来のように不必要なエリアに半導体（代表的にはＳｉ）を使用する必要がなくなり、半導体の使用量を必要最小限に抑えることができるので、コストの低減化を図ることができる。また、第２のインターポーザ部の存在により、所要のファンアウト構造を実現することができる。
また、第２のインターポーザ部が金属体からなる場合には、本インターポーザを半導体装置として構成したときに内部で発生する熱を、この金属体（第２のインターポーザ部）を介して外部に放散させることができる。つまり、一種のヒートスプレッダとして機能する。
また、本発明の他の形態によれば、上記の形態に係るインターポーザを製造する方法が提供される。その一形態に係る製造方法は、半導体ウエハの所要の位置に第１のスルーホールを形成する工程と、前記第１のスルーホールの内壁を含めて全面に第１の絶縁層を形成した後、該第１のスルーホールの内部を含めて両面にそれぞれ所要の形状に第１の配線パターンを形成する工程と、該第１の配線パターンが形成された半導体ウエハを、平面的に見て、搭載する半導体チップの大きさと同じ大きさを有する第１のインターポーザ部の形状にダイシングする工程と、一方の面に第２の絶縁層が形成された支持体の該第２の絶縁層上に、前記ダイシングされた各第１のインターポーザ部をそれぞれ所定の間隔をおいて配置する工程と、前記各第１のインターポーザ部間の隙間を充填して絶縁体層を形成し、さらに、該絶縁体層及び各第１のインターポーザ部上に第３の絶縁層を形成する工程と、前記支持体を除去した後、前記絶縁体層の所要の位置に、前記第３の絶縁層から前記第２の絶縁層まで貫通して第２のスルーホールを形成すると共に、前記第１の配線パターンの所要の箇所に画定されたパッド部に達するビアホールを形成する工程と、前記第２のスルーホールを介して前記絶縁体層の両面を電気的に接続し、かつ、前記ビアホールを充填して前記第１の配線パターンのパッド部に電気的に接続されるように所要の形状に第２の配線パターンを形成する工程と、前記各第１のインターポーザ部及び前記絶縁体層の両面に、前記第２の配線パターンの所要の箇所に画定されたパッド部が露出するようにそれぞれ保護膜を形成し、さらに、第１のインターポーザ部を含み、かつ、規定の第２のインターポーザ部のエリアが画定されるように、前記絶縁体層の該当する部分を切断して分離する工程とを含むことを特徴とする。
この形態に係るインターポーザの製造方法によれば、上記の形態に係るインターポーザにより得られた効果に加えて、さらに、半導体ウエハから第１のインターポーザ部をダイシング（切断分離）し、支持体上で再レイアウト後、加工を行うようにしているので、従来のようにＳｉウエハの状態で加工を行う場合とは違い、インターポーザの両面に所要の配線パターンを容易に形成することができる。
また、本発明の更に他の形態によれば、上記の形態に係るインターポーザ上に、半導体チップが前記配線パターンに電気的に接続されて搭載されていることを特徴とする半導体装置が提供される。さらに、この半導体装置を、所要個数、相互に電気的に接続して積層するようにしてもよい。
図１は本発明の一実施形態に係るインターポーザの構成を断面図の形態で模式的に示したものである。図示の例では、本発明に関連する部分を明示するためにインターポーザの構成を簡略化して示しており、詳細な構成（構造）についてはプロセスに関連させて後で説明する。
本実施形態に係るインターポーザ１０は、図中破線で示すようにシリコン（Ｓｉ）チップ１を搭載し、後述するようにＳｉチップ１を搭載した状態で実装用基板に実装されて、半導体装置を構成する。インターポーザ１０は、その基本構造として、搭載するＳｉチップ１との間で熱膨張係数（ＣＴＥ）のマッチングを行うのに必要なＳｉからなる部分（以下、「Ｓｉインターポーザ部」という。）１１と、所要のファンアウト構造を実現するためにチップ搭載エリアの周囲（Ｓｉインターポーザ部１１の面方向においてその外周）に拡張された部分（以下、「拡張インターポーザ部」という。）１２とを有している。Ｓｉインターポーザ部１１と拡張インターポーザ部１２は一体的に設けられており、Ｓｉインターポーザ部１１は、平面的に見て、搭載するＳｉチップ１の大きさとほぼ同じ大きさを有している。また、拡張インターポーザ部１２は絶縁体からなり、コスト面（コストを低減できる点）と加工面（加工し易い点）を考慮して、本実施形態ではエポキシ樹脂を使用している。
また、Ｓｉインターポーザ部１１の両面（表面と裏面）には、それぞれ絶縁層１３ａ，１３ｂを介在させて、それぞれ所要の形状に配線パターン（例えば、銅（Ｃｕ）のめっき層）１４ａ，１４ｂが形成されており、各配線パターン１４ａ，１４ｂは、Ｓｉインターポーザ部１１の所要の位置に形成されたスルーホールを介して電気的に接続されている。同様に、拡張インターポーザ部１２の両面（表面と裏面）にも、それぞれ所要の形状に配線パターン１５ａ，１５ｂが形成されており、各配線パターン１５ａ，１５ｂは、拡張インターポーザ部１２の所要の位置に形成されたスルーホールを介して電気的に接続されている。各インターポーザ部１１，１２にそれぞれ形成されたスルーホールは、導体（例えば、Ｃｕ）で充填されており、あるいは、その内壁上に導体が形成されている。また、図１には明示していないが、Ｓｉインターポーザ部１１の配線パターン１４ａ，１４ｂと、拡張インターポーザ部１２の配線パターン１５ａ，１５ｂとは、所要の箇所において相互に接続されている。
各配線パターン１４ａ，１４ｂ，１５ａ，１５ｂは、それぞれ所要の箇所にパッド部を含むように形成されている。本実施形態に係る構成では、Ｓｉチップ１が搭載される側の配線パターン１４ａ，１５ａは、搭載するＳｉチップ１の電極端子２（例えば、はんだバンプ、金（Ａｕ）スタッドバンプ等）の位置に対応する箇所にパッド部が画定されるように形成され、これと反対側の配線パターン１４ｂ，１５ｂは、実装用基板に実装する際に用いられる外部接続端子１６（例えば、はんだバンプ）の接合位置に対応する箇所にパッド部が画定されるように形成されている。図示の例では、インターポーザ部１１（１２）の両面に１層ずつ配線パターン１４ａ，１４ｂ（１５ａ，１５ｂ）が形成された構造を示しているが、必要に応じて、ビルドアップ法等により更なる多層配線化を行ってもよいことはもちろんである。
また、図１には明示していないが、各インターポーザ部１１，１２の両面には、各配線パターン１４ａ，１４ｂ，１５ａ，１５ｂのパッド部を露出させて全面を覆うようにして保護膜（例えば、ソルダレジスト層）が形成されており、さらに、各保護膜から露出している配線パターン（パッド部）上に、ニッケル（Ｎｉ）／金（Ａｕ）のめっき層が被着されている。なお、図示の例では外部接続端子１６を設けているが、これは必ずしも設ける必要はない。要は、必要なときに外部接続端子を接合できるようにパッド部（Ｎｉ／Ａｕめっき層）が保護膜から露出していれば十分である。
本実施形態に係るインターポーザ１０は、基本的には、搭載するＳｉチップ１との間でＣＴＥのマッチングを行うのに必要な大きさのＳｉインターポーザ部１１と、所要のファンアウト構造を実現するために必要な拡張インターポーザ部１２とが一体的に設けられ、さらに、保護膜から露出しているパッド部もしくはパッド部上に接合された外部接続端子を介して、後述するように必要に応じて多層的に積み重ねることができるようにしたことを特徴としている。
本実施形態では、Ｓｉチップ１との間でＣＴＥのマッチングを行うための構成部材としてＳｉからなるインターポーザ部１１を設けているが、Ｓｉチップ１と同等のＣＴＥを有している材料であれば、Ｓｉに限定されないことはもちろんである。例えば、ガラスセラミックス等の低温焼成セラミックスを好適に使用することができる。
図２は、上述した実施形態に係るインターポーザ１０を用いて構成された半導体装置の一構成例を模式的に示したものである。
図示の半導体装置５０は、Ｓｉチップ１を搭載したインターポーザ１０が、マザーボード等のプリント配線板（実装用基板）５１に実装されて構成されている。インターポーザ１０にＳｉチップ１を搭載する際には、例えば、上側のソルダレジスト層（保護膜）から露出している配線パターンのパッド部に、Ｓｉチップ１のパッド上に接合されたはんだバンプ等の電極端子２が電気的に接続されるように当該チップをフリップチップ接続し、さらに当該ソルダレジスト層との間にアンダーフィル樹脂（例えば、エポキシ樹脂）を充填し、熱硬化させて接着する。この場合、フリップチップ接続とアンダーフィル樹脂の充填を同時に行うことも可能である。また、インターポーザ１０をプリント配線板５１に実装する際には、同様にして下側のソルダレジスト層（保護膜）から露出している配線パターンのパッド部に、外部接続端子として供されるはんだボールをリフローにより接合し（はんだバンプ１６）、このはんだバンプ１６を介してプリント配線板５１上の対応するパッド又はランド５２に接続する。
図３は、上述した実施形態に係るインターポーザ１０を用いて構成された半導体装置の他の構成例を模式的に示したものである。図示の半導体装置５０ａは、Ｓｉチップ１を搭載した状態でインターポーザ１０を複数個（図示の例では、２個）、相互に電気的に接続して多層的に積み重ねた構造を有している。この場合、各インターポーザ１０間の電気的な接続は、下側のインターポーザ１０のパッド部（上側）と上側のインターポーザ１０のパッド部（下側）に接合された外部接続端子１６とを介して行われる。なお、図３の例では、図２に示したプリント配線板（実装用基板）５１の図示を省略している。
また、特に図示はしないが、マルチチップモジュールへの対応を考慮して、本実施形態に係るインターポーザ１０を平面状に複数個配列した形態で半導体装置を構成することも可能である。
次に、本実施形態に係るインターポーザ１０を製造する方法について、その製造工程の一例を示す図４〜図６を参照しながら説明する。図４〜図６に示す断面構成では、図示の簡単化のため、Ｓｉインターポーザ部１１（一部分）とこれに隣接する拡張インターポーザ部１２（一部分）のみが示されている。
先ず最初の工程では（図４（ａ）参照）、例えば１２インチサイズのＳｉウエハを用意し、所定の厚さ（５０〜３００μｍ程度）に薄化した後、このＳｉウエハ２０の所要の位置に、反応性イオンエッチング（ＲＩＥ）やスパッタエッチング等のドライエッチング法により、スルーホールＴＨ１を形成する。
次の工程では（図４（ｂ）参照）、スルーホールＴＨ１の内壁を含めて全面に、例えばＣＶＤ法や熱酸化法等により、ＳｉＯ2 の絶縁層（シリコン酸化膜）２１を形成する。
次の工程では（図４（ｃ）参照）、絶縁層２１の全面に、例えば無電解めっき、スパッタリング、蒸着等により、銅（Ｃｕ）のシード層２２を形成する。
次の工程では（図４（ｄ）参照）、スルーホールＴＨ１に導体を充填し、この導体に接続されるようにして両面に所要の形状に配線パターン２３を形成する。例えば、シード層２２を給電層として電解ＣｕめっきによりスルーホールＴＨ１を充填し、あるいは、Ｃｕ等の金属を含有する導電性ペーストをスクリーン印刷法、インクジェット法等によりスルーホールＴＨ１に充填する。さらに、この充填された導体上に、サブトラクティブ法、セミアディティブ法、インクジェット法等により、所要の形状にＣｕの配線パターン２３を形成する。セミアディティブ法もしくはインクジェット法を用いた場合には、スルーホールＴＨ１への導体（Ｃｕ）の充填と同時に配線パターン２３を形成することができ、工程の簡素化に寄与する。
ここで形成される配線パターン２３は、図１に示した配線パターン１４ａ，１４ｂに相当する。図示の例では、Ｓｉウエハ２０の両面（絶縁層２１上）にそれぞれ１層ずつ、計２層の配線パターン２３を形成しているが、形成する配線パターンの層数は２層に限定されないことはもちろんであり、必要に応じて、ビルドアップ法等により適宜配線の多層化を行ってもよい。
次の工程では（図５（ａ）参照）、両面にそれぞれ配線パターン２３が形成されたＳｉウエハ２０を、例えばダイサー等により、平面的に見たＳｉインターポーザ部１１の形状（本実施形態では、搭載するＳｉチップ１の形状）に切断して、各インターポーザ単位に個片化する。
次の工程では（図５（ｂ）参照）、一方の面にエポキシ樹脂やポリイミド樹脂等からなる絶縁膜２５が形成された支持体２４を用意し、この支持体２４の絶縁膜２５上に、前の工程で個片化された各Ｓｉインターポーザ部１１（インターポーザ１０の一部分）をそれぞれ所定の間隔をおいて配置する。支持体２４は、金属体で構成されていてもよいし、あるいはテープ材のような形態でもよい。後者の場合、そのテープ材の絶縁膜２５が形成される側の面に離型剤が塗布されていることが望ましい。これは、後の段階で支持体２４を剥離除去する際の便宜上の理由からである。
次の工程では（図５（ｃ）参照）、各Ｓｉインターポーザ部１１間の隙間に樹脂を充填して樹脂層２６を形成し、さらに各Ｓｉインターポーザ部１１及び樹脂層２６上に、ＣＶＤ法、ラミネート法等により絶縁膜２７を形成する。樹脂層２６は、例えば、粘度の低い熱硬化性のエポキシ樹脂を各Ｓｉインターポーザ部１１間の隙間に溶かし込み、そのまま上から熱プレスすることによって形成され得る。
ここで形成される樹脂層２６は、その一部が図１に示した拡張インターポーザ部１２を構成し、また、各Ｓｉインターポーザ部１１及び樹脂層２６を挟んでその両面に形成される絶縁膜２７及び２５は、それぞれ図１に示した絶縁層１３ａ及び１３ｂに相当する。
次の工程では（図５（ｄ）参照）、支持体２４（図５（ｃ）参照）を、ウエットエッチング（金属の場合）や剥離（テープ材の場合）等により、除去する。
次の工程では（図６（ａ）参照）、樹脂層２６（絶縁膜２５，２７を含む）の所要の位置に、例えばＵＶ−ＹＡＧレーザ、ＣＯ2 レーザ、エキシマレーザ等により、スルーホールＴＨ２を形成する。さらに、Ｓｉインターポーザ部１１の配線パターン２３の所要の箇所（パッド部）に、例えばレーザにより、当該パッド部に達するようにビアホールＶＨを形成する。
次の工程では（図６（ｂ）参照）、スルーホールＴＨ２内を含めて絶縁膜２５，２７の全面に、無電解めっき、スパッタリング等によりシード層（Ｃｕ）を形成し、このシード層を給電層として電解ＣｕめっきによりスルーホールＴＨ２を充填（あるいは、Ｃｕ等の金属を含有する導電性ペーストをスクリーン印刷法、インクジェット法等によりスルーホールＴＨ２に充填）した後、サブトラクティブ法、セミアディティブ法、インクジェット法等により、スルーホールＴＨ２に充填された導体とビアホールＶＨから露出している配線パターン２３のパッド部とを接続するように、所要の形状にＣｕの配線パターン２８を形成する。
ここで形成される配線パターン２８は、図１に示した配線パターン１５ａ，１５ｂに相当する。
最後の工程では（図６（ｃ）参照）、両面の配線パターン２８の所要の箇所にそれぞれ画定されたパッド部が露出するように全面を覆ってソルダレジスト層２９を形成し、さらに、各ソルダレジスト層２９から露出している各々のパッド部（Ｃｕ）に、それぞれＮｉ／Ａｕめっきを施す（Ｎｉ／Ａｕめっき層３０の形成）。これは、後の段階ではんだ接合を行ったときに当該パッド部との接着性を向上させるためである。さらに、Ｓｉインターポーザ部１１を含み、かつ、規定の拡張インターポーザ部１２（図１参照）のエリアが画定されるように、樹脂層２６（絶縁膜２５，２７を含む）の該当する部分を切断して分離する。
以上の工程により、本実施形態に係るインターポーザ１０が作製されたことになる。なお、最後の工程においてＮｉ／Ａｕめっき層３０を形成した後、必要に応じて、ソルダレジスト層２９から露出しているパッド部（Ｎｉ／Ａｕめっき層３０）に、外部接続端子１６（図１参照）として用いるはんだバンプを形成してもよい。
以上説明したように、本実施形態に係るインターポーザ１０（図１）及びその製造方法によれば、Ｓｉインターポーザ部１１は、搭載するＳｉチップ１の大きさとほぼ同じ大きさを有しているので、Ｓｉチップ１との間で熱膨張係数（ＣＴＥ）のマッチングを行うことができ、一方、このＳｉインターポーザ部１１の外周のエリア（つまり、搭載するＳｉチップ１とのＣＴＥのマッチングの面からは本来必要でないエリア）に設けられた拡張インターポーザ部１２は、絶縁体（エポキシ樹脂）からなっている。従って、従来のように不必要なエリアにＳｉを使用する必要がなくなり、Ｓｉの使用量を必要最小限に抑えることができるので、コストの低減化を図ることができる。また、拡張インターポーザ部１２の存在により、所要のファンアウト構造を実現することができる。
また、これに関連して、Ｓｉチップ１とＳｉインターポーザ部１１の間でＣＴＥのマッチングによる応力緩和を行えることにより、拡張インターポーザ部１２を構成する材料の選択の自由度を高めることができる。
また、本実施形態に係る製造方法（図４〜図６）によれば、Ｓｉウエハ２０からＳｉインターポーザ部１１を切断分離し、支持体２４上で再レイアウト後、加工を行うようにしているので、従来のようにＳｉウエハの状態で加工を行う場合とは違い、インターポーザ１０の両面に所要の配線パターンを容易に形成することができる。
また、必要に応じて、ソルダレジスト層（保護膜）２９から露出している配線パターンのパッド部に外部接続端子１６を接合することができるので、図３に例示したように複数個のインターポーザ１０（Ｓｉチップ１を搭載した状態）を多層的に積み重ねることが可能となる。
また、図４（ａ）の工程においてスルーホールＴＨ１の形成に先立ちＳｉウエハを薄化した際に、反りや捻れ等のストレスが仮に発生していたとしても、その後の段階で行うダイシングにより（図５（ａ））当該ストレスを除去できるため、薄いＳｉでの加工が容易となり、インターポーザ１０の薄型化に寄与することができる。
さらに、スルーホールの形成を樹脂エリア（拡張インターポーザ部１２のエリア）のみに留めた場合には、そのスルーホールの加工及び導通処理に基板プロセスを使用できるため、工程を簡略化することができ、コストの低減化と共に手番の短縮が可能となる。
上述した実施形態（図１）では、Ｓｉインターポーザ部１１の外周に設けられる拡張インターポーザ部１２を絶縁体（エポキシ樹脂）で構成した場合を例にとって説明したが、拡張インターポーザ部１２を構成する材料がこれに限定されないことはもちろんであり、例えば、絶縁体に代えて金属体で構成することも可能である。
以下、拡張インターポーザ部を金属体で構成した場合の実施形態を説明する。なお、この実施形態に係るインターポーザの構成については、その外形上、図１に示したインターポーザ１０の構成と同じであるので、ここではその説明は省略する。
この形態に係るインターポーザ（拡張インターポーザ部が金属体からなる場合）の構成によれば、上述した実施形態で得られた利点に加えて、さらに、拡張インターポーザ部を金属体で構成しているので、半導体装置として構成したときに内部で発生する熱を外部に放散させることができるという利点が得られる。
以下、金属体からなる拡張インターポーザ部を備えたインターポーザを製造する方法について、その製造工程の一例を示す図７〜図９を参照しながら説明する。
先ず、上述した実施形態に係る製造工程のうち、図４（ａ）〜図５（ａ）の工程を経た後、次の工程では（図７（ａ）参照）、所定の厚さ（５０〜３００μｍ程度）を有するアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属板４０に対し、ウエットエッチング、機械的ドリルによる穴明け加工、ＵＶ−ＹＡＧレーザ、ＣＯ2 レーザ、エキシマレーザ等によるレーザー加工等により、所要の位置にスルーホールＴＨ３を形成する。この際、Ｓｉインターポーザ部１１を収容するための開口部を同時に形成するようにしてもよい。
次の工程では（図７（ｂ）参照）、スルーホールＴＨ３の内壁を含めて全面に、例えば電着法により、エポキシ樹脂、ポリイミド樹脂等からなる絶縁層４１を形成する。
次の工程では（図７（ｃ）参照）、絶縁層４１の全面に、例えば無電解めっき、スパッタリング、蒸着等により、銅（Ｃｕ）のシード層４２を形成する。
次の工程では（図７（ｄ）参照）、スルーホールＴＨ３に導体を充填し、この導体に接続されるようにして両面に所要の形状に配線パターン４３を形成する。例えば、シード層４２を給電層として電解ＣｕめっきによりスルーホールＴＨ３を充填し、あるいは、Ｃｕ等の金属を含有する導電性ペーストをスクリーン印刷法、インクジェット法等によりスルーホールＴＨ３に充填する。さらに、この充填された導体上に、サブトラクティブ法、セミアディティブ法、インクジェット法等により、所要の形状にＣｕの配線パターン４３を形成する。セミアディティブ法もしくはインクジェット法を用いた場合には、スルーホールＴＨ３への導体（Ｃｕ）の充填と同時に配線パターン４３を形成することができる（工程の簡素化）。
ここで形成される配線パターン４３は、図１に示した配線パターン１５ａ，１５ｂに相当する。図示の例では、金属板４０の両面（絶縁層４１上）にそれぞれ１層ずつ、計２層の配線パターン４３を形成しているが、形成する配線パターンの層数は２層に限定されないことはもちろんであり、必要に応じて、ビルドアップ法等により適宜配線の多層化を行ってもよい。
次の工程では（図８（ａ）参照）、両面にそれぞれ配線パターン４３が形成された金属板４０を、例えばダイサー等により、所要の拡張インターポーザ部１２ａ（インターポーザの一部分）の形状、すなわち、図示のようにＳｉインターポーザ部１１を収容する開口部が形成された「枠状」の形状に切断して、各インターポーザ単位に個片化する。なお、Ｓｉインターポーザ部１１を収容するための開口部については、この工程ではダイサー等による切断により形成しているが、例えば、ダイサー等による切断の前、あるいは後に、プレス等による打ち抜き加工で形成するようにしてもよい。
次の工程では（図８（ｂ）参照）、一方の面にエポキシ樹脂やポリイミド樹脂等からなる絶縁膜４５が形成された支持体４４を用意し、この支持体４４の絶縁膜４５上に、既に個片化されている各Ｓｉインターポーザ部１１と、前の工程で個片化された各拡張インターポーザ部１２ａとを配置する。この際、Ｓｉインターポーザ部１１が、拡張インターポーザ部１２ａに形成した開口部内に収容されるような形態で配置する。支持体４４は、金属体で構成されていてもよいし、あるいは、テープ材のような形態（絶縁膜４５が形成される側の面に離型剤が塗布されているもの）でもよい。
次の工程では（図８（ｃ）参照）、Ｓｉインターポーザ部１１と拡張インターポーザ部１２ａの間、隣接する拡張インターポーザ部１２ａの間を含めて全面に、ＣＶＤ法、ラミネート法等により絶縁膜４６を形成する。あるいは、熱硬化性の樹脂を塗布し、これを硬化させて絶縁膜４６を形成するようにしてもよい。
ここで形成される絶縁膜４６、及び前の工程で形成された絶縁膜４５は、それぞれ図１に示した絶縁層１３ａ及び１３ｂに相当する。
次の工程では（図８（ｄ）参照）、支持体４４（図８（ｃ）参照）を、ウエットエッチング（金属の場合）や剥離（テープ材の場合）等により、除去する。
次の工程では（図９（ａ）参照）、Ｓｉインターポーザ部１１及び拡張インターポーザ部１２ａの各配線パターン２３，４３の所要の箇所（パッド部）に、例えばＵＶ−ＹＡＧレーザ、ＣＯ2 レーザ、エキシマレーザ等により、それぞれ当該パッド部に達するようにビアホールＶＨ１，ＶＨ２を形成する。
次の工程では（図９（ｂ）参照）、サブトラクティブ法、セミアディティブ法、導電性ペーストを用いたスクリーン印刷法等により、Ｓｉインターポーザ部１１に形成されたビアホールＶＨ１から露出している配線パターン２３のパッド部と、拡張インターポーザ部１２ａに形成されたビアホールＶＨ２から露出している配線パターン４３のパッド部とを接続するように、所要の形状にＣｕの配線パターン４７を形成する。
ここで形成される配線パターン４７は、図１に示した配線パターン１５ａ，１５ｂに相当する。
最後の工程では（図９（ｃ）参照）、両面の配線パターン４７の所要の箇所にそれぞれ画定されたパッド部が露出するように全面を覆ってソルダレジスト層２９を形成し、さらに、各ソルダレジスト層２９から露出している各々のパッド部（Ｃｕ）に、それぞれＮｉ／Ａｕめっきを施す（Ｎｉ／Ａｕめっき層３０の形成）。さらに、Ｓｉインターポーザ部１１とその外周に配置された拡張インターポーザ部１２ａを含むように、当該拡張インターポーザ部１２ａの外周の絶縁膜部分を切断して分離する。
以上の工程により、本実施形態に係るインターポーザ１０ａが作製されたことになる。上述した実施形態の場合と同様に、最後の工程においてＮｉ／Ａｕめっき層３０を形成した後、必要に応じて、ソルダレジスト層２９から露出しているパッド部（Ｎｉ／Ａｕめっき層３０）に、はんだバンプ（図１の外部接続端子１６）を形成してもよい。
次に、拡張インターポーザ部を金属体で構成した場合の他の実施形態に係るインターポーザの製造方法について、図１０及び図１１を参照しながら説明する。
先ず、図４（ａ）〜図５（ａ）の工程を経た後、次の工程では（図１０（ａ）参照）、所定の厚さ（５０〜３００μｍ程度）を有するアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属板４０の所要の位置に、ウエットエッチング、機械的ドリルによる穴明け加工、ＣＯ2 レーザ、エキシマレーザ等によるレーザー加工等により、スルーホールＴＨ４を形成し、さらに、ダイサー等により、所要の拡張インターポーザ部１２ｂの形状、すなわち、図示のようにＳｉインターポーザ部１１を収容する開口部が形成された「枠状」の形状に切断して、各インターポーザ単位に個片化する。
次の工程では（図１０（ｂ）参照）、図８（ｂ）の工程で行った処理と同様にして、一方の面にエポキシ樹脂やポリイミド樹脂等からなる絶縁膜４５が形成された支持体４４を用意し、この支持体４４の絶縁膜４５上に、既に個片化されている各Ｓｉインターポーザ部１１と、前の工程で個片化された各拡張インターポーザ部１２ｂとを配置する。このとき、Ｓｉインターポーザ部１１が、拡張インターポーザ部１２ｂに形成した開口部内に収容されるような形態で配置する。支持体４４は、金属体、あるいは、テープ材のような形態（絶縁膜４５が形成される側の面に離型剤が塗布されているもの）でもよい。
次の工程では（図１０（ｃ）参照）、Ｓｉインターポーザ部１１と拡張インターポーザ部１２ｂの間、隣接する拡張インターポーザ部１２ｂの間を含めて全面に、ＣＶＤ法、ラミネート法等により絶縁膜４６を形成する。このとき、金属板４０に形成したスルーホールＴＨ４の内部にも絶縁膜が形成（充填）される。なお、熱硬化性の樹脂を塗布し、これを硬化させて絶縁膜４６を形成するようにしてもよい。ここで形成される絶縁膜４６、及び前の工程で形成された絶縁膜４５は、それぞれ図１に示した絶縁層１３ａ及び１３ｂに相当する。
次の工程では（図１０（ｄ）参照）、支持体４４（図１０（ｃ）参照）を、ウエットエッチング（金属の場合）や剥離（テープ材の場合）等により、除去する。
次の工程では（図１１（ａ）参照）、拡張インターポーザ部１２ｂの所定の位置（絶縁膜で充填されたスルーホールＴＨ４の位置）に、例えばＵＶ−ＹＡＧレーザ、ＣＯ2 レーザ、エキシマレーザ等により、スルーホールＴＨ５を形成し、さらに、Ｓｉインターポーザ部１１の配線パターン２３の所要の箇所（パッド部）に、例えばレーザにより、当該パッド部に達するようにビアホールＶＨ３を形成する。
次の工程では（図１１（ｂ）参照）、スルーホールＴＨ５内を含めて全面に、無電解めっき、スパッタリング等によりシード層（Ｃｕ）を形成し、このシード層を給電層として電解ＣｕめっきによりスルーホールＴＨ５を充填し、あるいは、Ｃｕ等の金属を含有する導電性ペーストをスクリーン印刷法、インクジェット法等によりスルーホールＴＨ５に充填する（導体４８）。
次の工程では（図１１（ｃ）参照）、サブトラクティブ法、セミアディティブ法、インクジェット法等により、スルーホールＴＨ５に充填された導体４８とビアホールＶＨ３から露出している配線パターン２３のパッド部とを接続するように、所要の形状にＣｕの配線パターン４７を形成する。
ここで形成される配線パターン４７は、図１に示した配線パターン１５ａ，１５ｂに相当する。
最後の工程では（図１１（ｄ）参照）、両面の配線パターン４７の所要の箇所にそれぞれ画定されたパッド部が露出するように全面を覆ってソルダレジスト層２９を形成し、さらに、各ソルダレジスト層２９から露出している各々のパッド部（Ｃｕ）に、Ｎｉ／Ａｕめっきを施す（Ｎｉ／Ａｕめっき層３０の形成）。さらに、Ｓｉインターポーザ部１１とその外周に配置された拡張インターポーザ部１２ｂを含むように、当該拡張インターポーザ部１２ｂの外周の絶縁膜部分を切断して分離する。
以上の工程により、本実施形態に係るインターポーザ１０ｂが作製されたことになる。同様にして、最後の工程においてＮｉ／Ａｕめっき層３０を形成した後、必要に応じて、ソルダレジスト層２９から露出しているパッド部（Ｎｉ／Ａｕめっき層３０）に、はんだバンプ（図１の外部接続端子１６）を形成してもよい。
本発明の一実施形態に係るインターポーザ（拡張インターポーザ部が絶縁体からなる場合）の構成を模式的に示す断面図である。 図１のインターポーザを用いて構成された半導体装置の一構成例を模式的に示す断面図である。 図１のインターポーザを用いて構成された半導体装置の他の構成例を模式的に示す断面図である。 図１のインターポーザの製造工程の一例を示す断面図（一部は平面図）である。 図４の製造工程に続く製造工程を示す断面図（一部は平面図）である。 図５の製造工程に続く製造工程を示す断面図である。 本発明の他の実施形態に係るインターポーザ（拡張インターポーザ部が金属体からなる場合）の製造工程の一例を示す断面図（一部は平面図）である。 図７の製造工程に続く製造工程を示す断面図（一部は平面図）である。 図８の製造工程に続く製造工程を示す断面図である。 本発明の他の実施形態に係るインターポーザ（拡張インターポーザ部が金属体からなる場合）の製造工程の他の例を示す断面図（一部は平面図）である。 図１０の製造工程に続く製造工程を示す断面図である。
符号の説明
１…シリコン（Ｓｉ）チップ（半導体チップ）、
２…（チップの）電極端子、
１０，１０ａ，１０ｂ…インターポーザ、
１１…Ｓｉインターポーザ部（第１のインターポーザ部）、
１２，１２ａ，１２ｂ…拡張インターポーザ部（第２のインターポーザ部）、
１３ａ，１３ｂ…絶縁層、
１４ａ，１４ｂ，１５ａ，１５ｂ…配線パターン、
１６…はんだバンプ（外部接続端子）、
２０…シリコン（Ｓｉ）ウエハ、
２３，２８…配線パターン、
２４…支持体、
２５，２７…絶縁膜、
２６…樹脂層（絶縁体層）、
２９…ソルダレジスト層（保護膜）、
３０…Ｎｉ／Ａｕめっき層、
４０…金属板、
４３，４７…配線パターン、
４４…支持体、
４５，４６…絶縁膜、
４８…導体、
５０，５０ａ…半導体装置、
５１…プリント配線板（実装用基板）、
ＴＨ１，ＴＨ２，ＴＨ３，ＴＨ４，ＴＨ５…スルーホール、
ＶＨ，ＶＨ１，ＶＨ２，ＶＨ３…ビアホール。

Claims (10)

  1. 搭載する半導体チップと実装用基板との間に介在されるインターポーザであって、
    半導体からなり、平面的に見て、搭載する半導体チップの大きさと同じ大きさを有する第１のインターポーザ部と、
    絶縁体又は金属体からなり、前記第１のインターポーザ部の面方向においてその外周に該第１のインターポーザ部と一体的に設けられた第２のインターポーザ部とを有し、
    前記第１及び第２のインターポーザ部の表面と裏面にそれぞれ絶縁層を介して形成された配線パターンが、該第１及び第２のインターポーザ部の所要の位置にそれぞれ形成されたスルーホールを介して電気的に接続されていることを特徴とするインターポーザ。
  2. 前記第１及び第２のインターポーザ部の表面と裏面が、それぞれ前記配線パターンの所要の箇所に画定された複数のパッド部を露出させて、それぞれ保護膜により被覆されていることを特徴とする請求項１に記載のインターポーザ。
  3. 前記保護膜から露出している前記複数のパッド部のうち、所要の数のパッド部に外部接続端子が接合されていることを特徴とする請求項２に記載のインターポーザ。
  4. 前記第１のインターポーザ部が、搭載する半導体チップと同じ熱膨張係数を有する半導体からなることを特徴とする請求項１に記載のインターポーザ。
  5. 前記半導体からなる第１のインターポーザ部に代えて、低温焼成セラミックスからなる第１のインターポーザ部が設けられ、さらに前記第２のインターポーザ部が、樹脂により形成されていることを特徴とする請求項４に記載のインターポーザ。
  6. 半導体ウエハの所要の位置に第１のスルーホールを形成する工程と、
    前記第１のスルーホールの内壁を含めて全面に第１の絶縁層を形成した後、該第１のスルーホールの内部を含めて両面にそれぞれ所要の形状に第１の配線パターンを形成する工程と、
    該第１の配線パターンが形成された半導体ウエハを、平面的に見て、搭載する半導体チップの大きさと同じ大きさを有する第１のインターポーザ部の形状にダイシングする工程と、
    一方の面に第２の絶縁層が形成された支持体の該第２の絶縁層上に、前記ダイシングされた各第１のインターポーザ部をそれぞれ所定の間隔をおいて配置する工程と、
    前記各第１のインターポーザ部間の隙間を充填して絶縁体層を形成し、さらに、該絶縁体層及び各第１のインターポーザ部上に第３の絶縁層を形成する工程と、
    前記支持体を除去した後、前記絶縁体層の所要の位置に、前記第３の絶縁層から前記第２の絶縁層まで貫通して第２のスルーホールを形成すると共に、前記第１の配線パターンの所要の箇所に画定されたパッド部に達するビアホールを形成する工程と、
    前記第２のスルーホールを介して前記絶縁体層の両面を電気的に接続し、かつ、前記ビアホールを充填して前記第１の配線パターンのパッド部に電気的に接続されるように所要の形状に第２の配線パターンを形成する工程と、
    前記各第１のインターポーザ部及び前記絶縁体層の両面に、前記第２の配線パターンの所要の箇所に画定されたパッド部が露出するようにそれぞれ保護膜を形成し、さらに、第１のインターポーザ部を含み、かつ、規定の第２のインターポーザ部のエリアが画定されるように、前記絶縁体層の該当する部分を切断して分離する工程とを含むことを特徴とするインターポーザの製造方法。
  7. 半導体ウエハの所要の位置に第１のスルーホールを形成する工程と、
    前記第１のスルーホールの内壁を含めて全面に第１の絶縁層を形成した後、該第１のスルーホールの内部を含めて両面にそれぞれ所要の形状に第１の配線パターンを形成する工程と、
    該第１の配線パターンが形成された半導体ウエハを、平面的に見て、搭載する半導体チップの大きさと同じ大きさを有する第１のインターポーザ部の形状にダイシングする工程と、
    金属板の所要の位置に第２のスルーホールを形成する工程と、
    前記第２のスルーホールの内壁を含めて全面に第２の絶縁層を形成した後、該第２のスルーホールの内部を含めて両面にそれぞれ所要の形状に第２の配線パターンを形成する工程と、
    該第２の配線パターンが形成された金属板を第２のインターポーザ部の形状にダイシングする工程と、
    一方の面に第３の絶縁層が形成された支持体の該第３の絶縁層上に、前記ダイシングされた第１のインターポーザ部が前記第２のインターポーザ部の内側に収容されるような形態で配置する工程と、
    前記第１及び第２のインターポーザ部の間、隣接する第２のインターポーザ部の間を含めて各インターポーザ部上に第４の絶縁層を形成する工程と、
    前記支持体を除去した後、前記第１及び第２の配線パターンのそれぞれ所要の箇所に画定されたパッド部にそれぞれ達する第１及び第２のビアホールを形成する工程と、
    該第１及び第２のビアホールからそれぞれ露出している各パッド部を電気的に接続する
    ように所要の形状に第３の配線パターンを形成する工程と、
    該第３の配線パターンの所要の箇所に画定されたパッド部が露出するように全面を覆って保護膜を形成し、さらに、前記第１のインターポーザ部とその外周に配置された前記第２のインターポーザ部を含むように、当該第２のインターポーザ部の外周の絶縁体部分を切断して分離する工程とを含むことを特徴とするインターポーザの製造方法。
  8. 半導体ウエハの所要の位置に第１のスルーホールを形成する工程と、
    前記第１のスルーホールの内壁を含めて全面に第１の絶縁層を形成した後、該第１のスルーホールの内部を含めて両面にそれぞれ所要の形状に第１の配線パターンを形成する工程と、
    該第１の配線パターンが形成された半導体ウエハを、平面的に見て、搭載する半導体チップの大きさと同じ大きさを有する第１のインターポーザ部の形状にダイシングする工程と、
    金属板の所要の位置に第２のスルーホールを形成し、さらに、該金属板を第２のインターポーザ部の形状にダイシングする工程と、
    一方の面に第２の絶縁層が形成された支持体の該第２の絶縁層上に、前記ダイシングされた第１のインターポーザ部が前記第２のインターポーザ部の内側に収容されるような形態で配置する工程と、
    前記第１及び第２のインターポーザ部の間、隣接する第２のインターポーザ部の間を含めて各インターポーザ部上に第３の絶縁層を形成する工程と、
    前記支持体を除去した後、前記第２のインターポーザ部の所要の位置に、前記第３の絶縁層から第２の絶縁層まで貫通して第３のスルーホールを形成すると共に、前記第１の配線パターンの所要の箇所に画定されたパッド部に達するビアホールを形成する工程と、
    前記第３のスルーホールを導体で充填し、さらに、該導体と前記ビアホールから露出しているパッド部を電気的に接続するように所要の形状に第２の配線パターンを形成する工程と、
    該第２の配線パターンの所要の箇所に画定されたパッド部が露出するように全面を覆って保護膜を形成し、さらに、前記第１のインターポーザ部とその外周に配置された前記第２のインターポーザ部を含むように、当該第２のインターポーザ部の外周の絶縁体部分を切断して分離する工程とを含むことを特徴とするインターポーザの製造方法。
  9. 請求項１から５のいずれか一項に記載のインターポーザ上に、半導体チップが前記配線パターンに電気的に接続されて搭載されていることを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置が、所要個数、相互に電気的に接続されて積層されていることを特徴とする半導体装置。
JP2004193490A 2004-06-30 2004-06-30 インターポーザ及びその製造方法並びに半導体装置 Expired - Fee Related JP4343044B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004193490A JP4343044B2 (ja) 2004-06-30 2004-06-30 インターポーザ及びその製造方法並びに半導体装置
EP05253670.3A EP1612860B1 (en) 2004-06-30 2005-06-14 Semiconductor device comprising an interposer and manufacturing method thereof
US11/151,193 US7388293B2 (en) 2004-06-30 2005-06-14 Interposer method of fabricating same, and semiconductor device using the same having two portions with different constructions
CN2005100774268A CN1716587B (zh) 2004-06-30 2005-06-16 内插器及其制造方法以及使用该内插器的半导体器件
US11/488,648 US7415762B2 (en) 2004-06-30 2006-07-19 Interposer, method of fabricating the same, and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004193490A JP4343044B2 (ja) 2004-06-30 2004-06-30 インターポーザ及びその製造方法並びに半導体装置

Publications (2)

Publication Number Publication Date
JP2006019368A JP2006019368A (ja) 2006-01-19
JP4343044B2 true JP4343044B2 (ja) 2009-10-14

Family

ID=35058144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004193490A Expired - Fee Related JP4343044B2 (ja) 2004-06-30 2004-06-30 インターポーザ及びその製造方法並びに半導体装置

Country Status (4)

Country Link
US (2) US7388293B2 (ja)
EP (1) EP1612860B1 (ja)
JP (1) JP4343044B2 (ja)
CN (1) CN1716587B (ja)

Families Citing this family (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046016A1 (en) * 2003-09-03 2005-03-03 Ken Gilleo Electronic package with insert conductor array
US6987314B1 (en) 2004-06-08 2006-01-17 Amkor Technology, Inc. Stackable semiconductor package with solder on pads on which second semiconductor package is stacked
JP4063796B2 (ja) * 2004-06-30 2008-03-19 日本電気株式会社 積層型半導体装置
JP4795248B2 (ja) * 2005-04-11 2011-10-19 エルピーダメモリ株式会社 半導体装置
US20060270104A1 (en) * 2005-05-03 2006-11-30 Octavio Trovarelli Method for attaching dice to a package and arrangement of dice in a package
JP4507101B2 (ja) * 2005-06-30 2010-07-21 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法
JP4716819B2 (ja) * 2005-08-22 2011-07-06 新光電気工業株式会社 インターポーザの製造方法
US7829989B2 (en) * 2005-09-07 2010-11-09 Alpha & Omega Semiconductor, Ltd. Vertical packaged IC device modules with interconnected 3D laminates directly contacts wafer backside
JP4473807B2 (ja) * 2005-10-27 2010-06-02 パナソニック株式会社 積層半導体装置及び積層半導体装置の下層モジュール
JP5259053B2 (ja) 2005-12-15 2013-08-07 パナソニック株式会社 半導体装置および半導体装置の検査方法
US7684205B2 (en) * 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
US7390700B2 (en) * 2006-04-07 2008-06-24 Texas Instruments Incorporated Packaged system of semiconductor chips having a semiconductor interposer
US7633168B2 (en) * 2006-06-28 2009-12-15 Intel Corporation Method, system, and apparatus for a secure bus on a printed circuit board
EP2272794A1 (en) * 2006-07-14 2011-01-12 STMicroelectronics S.r.l. Semiconductor package substrate, in particular for MEMS devices
US20080017407A1 (en) * 2006-07-24 2008-01-24 Ibiden Co., Ltd. Interposer and electronic device using the same
US7518229B2 (en) * 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
JP2008091638A (ja) 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
US7616451B2 (en) * 2006-10-13 2009-11-10 Stmicroelectronics S.R.L. Semiconductor package substrate and method, in particular for MEMS devices
US7791199B2 (en) * 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
JP4870584B2 (ja) * 2007-01-19 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
TW200833202A (en) * 2007-01-26 2008-08-01 Advanced Semiconductor Eng Method for manufacturing a circuit board
JP4970979B2 (ja) * 2007-02-20 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置
JP5584474B2 (ja) 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
US7576435B2 (en) * 2007-04-27 2009-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Low-cost and ultra-fine integrated circuit packaging technique
TWI335654B (en) * 2007-05-04 2011-01-01 Advanced Semiconductor Eng Package for reducing stress
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
US9601412B2 (en) * 2007-06-08 2017-03-21 Cyntec Co., Ltd. Three-dimensional package structure
JP4750080B2 (ja) * 2007-06-22 2011-08-17 新光電気工業株式会社 配線基板
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
CN103178032B (zh) 2007-07-31 2017-06-20 英闻萨斯有限公司 使用穿透硅通道的半导体封装方法
JP5362569B2 (ja) 2007-12-28 2013-12-11 イビデン株式会社 インターポーザー及びインターポーザーの製造方法
CN101632168B (zh) 2007-12-28 2012-07-18 揖斐电株式会社 中介层以及中介层的制造方法
JP5224845B2 (ja) * 2008-02-18 2013-07-03 新光電気工業株式会社 半導体装置の製造方法及び半導体装置
WO2009113198A1 (ja) 2008-03-14 2009-09-17 イビデン株式会社 インターポーザー及びインターポーザーの製造方法
SG10201505279RA (en) * 2008-07-18 2015-10-29 Utac Headquarters Pte Ltd Packaging structural member
US10026720B2 (en) 2015-05-20 2018-07-17 Broadpak Corporation Semiconductor structure and a method of making thereof
US8014166B2 (en) * 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
US9818680B2 (en) 2011-07-27 2017-11-14 Broadpak Corporation Scalable semiconductor interposer integration
US9893004B2 (en) * 2011-07-27 2018-02-13 Broadpak Corporation Semiconductor interposer integration
US9165841B2 (en) * 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US9164404B2 (en) 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
JP5596919B2 (ja) * 2008-11-26 2014-09-24 キヤノン株式会社 半導体装置の製造方法
JP5456411B2 (ja) * 2009-08-19 2014-03-26 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
WO2011030504A1 (ja) * 2009-09-11 2011-03-17 パナソニック株式会社 電子部品実装体及びその製造方法並びにインタポーザ
JP5330184B2 (ja) * 2009-10-06 2013-10-30 新光電気工業株式会社 電子部品装置
US8866258B2 (en) * 2009-10-06 2014-10-21 Broadcom Corporation Interposer structure with passive component and method for fabricating same
US8592973B2 (en) * 2009-10-16 2013-11-26 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
TWI392069B (zh) * 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
US8164917B2 (en) * 2009-12-23 2012-04-24 Oracle America, Inc. Base plate for use in a multi-chip module
EP2339627A1 (en) * 2009-12-24 2011-06-29 Imec Window interposed die packaging
US8884422B2 (en) * 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
KR20110088234A (ko) * 2010-01-28 2011-08-03 삼성전자주식회사 적층 반도체 패키지의 제조 방법
US20110193235A1 (en) * 2010-02-05 2011-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC Architecture with Die Inside Interposer
US10297550B2 (en) 2010-02-05 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC architecture with interposer and interconnect structure for bonding dies
JP5560793B2 (ja) * 2010-03-16 2014-07-30 凸版印刷株式会社 シリコン配線基板
TWI442534B (zh) * 2010-04-12 2014-06-21 Hon Hai Prec Ind Co Ltd 晶片轉接板
US8455995B2 (en) 2010-04-16 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. TSVs with different sizes in interposers for bonding dies
US8913402B1 (en) * 2010-05-20 2014-12-16 American Semiconductor, Inc. Triple-damascene interposer
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8105875B1 (en) 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
US8936966B2 (en) 2012-02-08 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices
KR101191247B1 (ko) 2010-10-28 2012-10-16 (주) 트라이스시스템 Ｆｂｇａ패키지 및 그 제조 방법
US8970240B2 (en) 2010-11-04 2015-03-03 Cascade Microtech, Inc. Resilient electrical interposers, systems that include the interposers, and methods for using and forming the same
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8637968B2 (en) * 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US20120187545A1 (en) * 2011-01-24 2012-07-26 Broadcom Corporation Direct through via wafer level fanout package
KR101817159B1 (ko) 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
KR20130007049A (ko) * 2011-06-28 2013-01-18 삼성전자주식회사 쓰루 실리콘 비아를 이용한 패키지 온 패키지
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
DE102011083223B4 (de) * 2011-09-22 2019-08-22 Infineon Technologies Ag Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
US9679863B2 (en) * 2011-09-23 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interconnect substrate for FO-WLCSP
US10475759B2 (en) * 2011-10-11 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having dies with connectors of different sizes
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
EP2595188A1 (en) * 2011-11-17 2013-05-22 ST-Ericsson SA Circuitry package
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
CN104471708B (zh) * 2012-02-08 2017-05-24 吉林克斯公司 具有多个插入件的堆叠裸片组件
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9059241B2 (en) * 2013-01-29 2015-06-16 International Business Machines Corporation 3D assembly for interposer bow
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9226396B2 (en) * 2013-03-12 2015-12-29 Invensas Corporation Porous alumina templates for electronic packages
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
TWI503934B (zh) * 2013-05-09 2015-10-11 Advanced Semiconductor Eng 半導體元件及其製造方法及半導體封裝結構
US20150004750A1 (en) * 2013-06-27 2015-01-01 Stats Chippac, Ltd. Methods of Forming Conductive Materials on Contact Pads
US9735082B2 (en) 2013-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packaging with hot spot thermal management features
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
JP2016029681A (ja) * 2014-07-25 2016-03-03 イビデン株式会社 多層配線板及びその製造方法
US10177115B2 (en) 2014-09-05 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming
JP6473595B2 (ja) 2014-10-10 2019-02-20 イビデン株式会社 多層配線板及びその製造方法
US9633937B2 (en) * 2014-12-16 2017-04-25 Intel Corporation Electronic assembly that includes stacked electronic devices
US9837345B2 (en) * 2015-07-17 2017-12-05 Ibiden Co., Ltd. Interposer and circuit substrate
US9648729B1 (en) * 2015-11-20 2017-05-09 Raytheon Company Stress reduction interposer for ceramic no-lead surface mount electronic device
US9721923B1 (en) * 2016-04-14 2017-08-01 Micron Technology, Inc. Semiconductor package with multiple coplanar interposers
WO2017192096A1 (en) 2016-05-06 2017-11-09 Smoltek Ab Assembly platform
CN207781947U (zh) * 2017-03-10 2018-08-28 唐虞企业股份有限公司 连接器
WO2019066945A1 (en) * 2017-09-29 2019-04-04 Intel IP Corporation INTEGRATION AND ACCESS TO PASSIVE COMPONENTS IN WAFER-LEVEL BOXES
JP2018050077A (ja) * 2017-12-14 2018-03-29 ルネサスエレクトロニクス株式会社 電子装置
WO2019146039A1 (ja) * 2018-01-25 2019-08-01 ソフトバンク株式会社 三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路
DE212019000228U1 (de) * 2018-03-23 2020-10-30 Murata Manufacturing Co., Ltd. Hochfrequenzmodul und Kommunikationsgerät
DE212019000227U1 (de) * 2018-03-23 2020-11-02 Murata Manufacturing Co., Ltd. Hochfrequenzmodul und Kommunikationsgerät
US10916492B2 (en) * 2018-05-11 2021-02-09 Advanced Semiconductor Engineering, Inc. Semiconductor substrate and method of manufacturing the same
JP7215322B2 (ja) * 2019-05-17 2023-01-31 株式会社デンソー 電子装置
JP2021106341A (ja) * 2019-12-26 2021-07-26 株式会社村田製作所 高周波モジュールおよび通信装置
CN113363161A (zh) * 2021-05-21 2021-09-07 广东佛智芯微电子技术研究有限公司 内置高散热通路的板级扇出型封装结构及其制备方法
US11990399B2 (en) * 2021-09-24 2024-05-21 Texas Instruments Incorporated Device with dummy metallic traces

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2002213C (en) * 1988-11-10 1999-03-30 Iwona Turlik High performance integrated circuit chip package and method of making same
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
KR100413789B1 (ko) * 1999-11-01 2003-12-31 삼성전자주식회사 고진공 패키징 마이크로자이로스코프 및 그 제조방법
US6529027B1 (en) * 2000-03-23 2003-03-04 Micron Technology, Inc. Interposer and methods for fabricating same
JP3980807B2 (ja) * 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
JP3796099B2 (ja) 2000-05-12 2006-07-12 新光電気工業株式会社 半導体装置用インターポーザー、その製造方法および半導体装置
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
EP1354351B1 (en) 2000-08-16 2009-04-15 Intel Corporation Direct build-up layer on an encapsulated die package
US6525407B1 (en) * 2001-06-29 2003-02-25 Novellus Systems, Inc. Integrated circuit package
US6717066B2 (en) * 2001-11-30 2004-04-06 Intel Corporation Electronic packages having multiple-zone interconnects and methods of manufacture
FR2834385A1 (fr) * 2001-12-28 2003-07-04 St Microelectronics Sa Commutateur statique bidirectionnel sensible dans les quadrants q4 et q1
US6911733B2 (en) * 2002-02-28 2005-06-28 Hitachi, Ltd. Semiconductor device and electronic device
JP2004079701A (ja) * 2002-08-14 2004-03-11 Sony Corp 半導体装置及びその製造方法
JP2004128063A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
US7554039B2 (en) * 2002-11-21 2009-06-30 Hitachi, Ltd. Electronic device
JPWO2004047167A1 (ja) * 2002-11-21 2006-03-23 日本電気株式会社 半導体装置、配線基板および配線基板製造方法
JP2004273563A (ja) * 2003-03-05 2004-09-30 Shinko Electric Ind Co Ltd 基板の製造方法及び基板
JP4621049B2 (ja) * 2005-03-25 2011-01-26 富士通株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
EP1612860A3 (en) 2007-05-30
CN1716587A (zh) 2006-01-04
US7388293B2 (en) 2008-06-17
EP1612860A2 (en) 2006-01-04
CN1716587B (zh) 2011-12-07
EP1612860B1 (en) 2017-06-14
US20060001179A1 (en) 2006-01-05
US7415762B2 (en) 2008-08-26
US20060263937A1 (en) 2006-11-23
JP2006019368A (ja) 2006-01-19

Similar Documents

Publication Publication Date Title
JP4343044B2 (ja) インターポーザ及びその製造方法並びに半導体装置
KR100395862B1 (ko) 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
JP4204989B2 (ja) 半導体装置及びその製造方法
JP5808586B2 (ja) インターポーザの製造方法
JP3813402B2 (ja) 半導体装置の製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP4298559B2 (ja) 電子部品実装構造及びその製造方法
US9041211B2 (en) Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip
US8674514B2 (en) Wiring board, manufacturing method of the wiring board, and semiconductor package
US7705446B2 (en) Package structure having semiconductor chip embedded therein and method for fabricating the same
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP5577760B2 (ja) パッケージ基板および半導体装置の製造方法
US9136220B2 (en) Semiconductor package and method for manufacturing the semiconductor package
JP2005209689A (ja) 半導体装置及びその製造方法
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
US20110180930A1 (en) Wiring board, manufacturing method of the wiring board, and semiconductor package
JP2004327624A (ja) 部品内蔵多層回路基板
KR20110003093A (ko) 금속범프를 갖는 인쇄회로기판의 제조방법
JP2008270362A (ja) 積層配線基板及びその製造方法
JP4901809B2 (ja) 部品内蔵多層回路基板
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
JP5285385B2 (ja) 積層配線基板の製造方法
JP2005311240A (ja) 半導体装置及びその製造方法
JP3834305B2 (ja) 多層配線基板の製造方法
JP2005011856A (ja) チップ状電子部品及びその製造方法、並びにその実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4343044

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees