JP4200458B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP4200458B2
JP4200458B2 JP2006131056A JP2006131056A JP4200458B2 JP 4200458 B2 JP4200458 B2 JP 4200458B2 JP 2006131056 A JP2006131056 A JP 2006131056A JP 2006131056 A JP2006131056 A JP 2006131056A JP 4200458 B2 JP4200458 B2 JP 4200458B2
Authority
JP
Japan
Prior art keywords
silicon film
film
layer
insulating
crystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006131056A
Other languages
English (en)
Other versions
JP2007305701A (ja
Inventor
俊明 荒井
敬夫 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006131056A priority Critical patent/JP4200458B2/ja
Priority to TW096115744A priority patent/TWI374546B/zh
Priority to US11/744,299 priority patent/US7629208B2/en
Priority to KR1020070044602A priority patent/KR101410402B1/ko
Priority to CNB2007101388940A priority patent/CN100541744C/zh
Publication of JP2007305701A publication Critical patent/JP2007305701A/ja
Application granted granted Critical
Publication of JP4200458B2 publication Critical patent/JP4200458B2/ja
Priority to US12/603,049 priority patent/US8222643B2/en
Priority to US13/444,003 priority patent/US8482008B2/en
Priority to US13/529,550 priority patent/US20120256182A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、レーザビームによる加熱処理を利用して非結晶質シリコン膜の結晶化を行う薄膜トランジスタの製造方法に関する。
近年、フラットパネルディスプレイの１つとして、有機ＥＬ（Electro Luminescence）現象を利用して映像を表示する有機ＥＬ表示装置が注目されている。この有機ＥＬ表示装置は有機発光素子自体の発光現象を利用しているために視野角が広く、また消費電力が小さいなどの優れた特徴を備えている。さらに、この有機ＥＬ表示装置は高精細度の高速ビデオ信号に対しても高い応答性を示すことから、特に映像分野等において、実用化に向けた開発が進められている。
有機ＥＬ表示装置における駆動方式のうち、駆動素子として薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が用いられるアクティブマトリックス方式は、パッシブマトリックス方式と比べて応答性や解像力の点で優れており、前述した特長を有する有機ＥＬ表示装置において、特に適した駆動方式と考えられている。このアクティブマトリックス型の有機ＥＬ表示装置は、有機発光層を含む有機ＥＬ素子とこの有機ＥＬ表示素子を駆動させるための駆動素子（上記薄膜トランジスタ）とが配設された駆動パネルを有しており、この駆動パネルと封止パネルとが有機ＥＬ素子を挟むようにして、互いに接着層により貼り合わされた構成となっている。
ところで、この駆動素子としての薄膜トランジスタでは、そのゲート電極に電圧が印加された状態が続くと、トランジスタの閾値電圧がシフトしてしまうことが知られている。薄膜トランジスタの閾値電圧がシフトすると、トランジスタに流れる電流量が変動するため、結果として各画素を構成する有機ＥＬ素子の輝度が変化してしまうことになる。ところが、有機ＥＬ表示装置の薄膜トランジスタのなかには、有機ＥＬ素子を発光させている限り通電した状態を維持する必要があるものも存在することから、このような閾値電圧のシフト現象を抑えるのは困難であった。
そこで最近では、この閾値電圧のシフト現象を抑えるため、薄膜トランジスタのチャネル領域を結晶質シリコン膜で構成するようにした有機ＥＬ表示装置が開発されている。この結晶質シリコン膜は、ガラス基板上に形成されたアモルファスシリコン（ａ−Ｓｉ）層に対してエキシマレーザビームを照射しアニール処理を行うことにより得られる。
ただし、このようにエキシマレーザビームを用いたアニール処理で結晶質シリコン膜を形成する場合、照射域内でのエネルギー分布やレーザビームのパルス間でのエネルギーばらつきにより熱分布が生じると、結晶質シリコン膜の結晶性が面内で不均一となり、薄膜トランジスタの特性ばらつきが生じてしまう。
そこで例えば特許文献１〜４には、アモルファスシリコン膜上に光熱変換層を形成しておき、この光熱変換層に対してエキシマレーザビームを照射することにより、アモルファスシリコン膜の結晶化を行うようにした技術が提案されている。これよれば、アモルファスシリコン膜の結晶化に必要な熱量を光−熱変換を利用して間接的に与えることができるため、結晶質シリコン膜での均一な結晶化が実現され、結果として均一な電気特性を有する薄膜トランジスタが得られるようになっている。
具体的には、光熱変換層を用いない方法では、シリコン膜に吸収波長帯域のあるレーザを用いてアモルファスシリコン膜に直接レーザビームを照射し結晶化させるが、例えば一辺が３００ｍｍ〜９２０ｍｍにもおよぶ大型基板内では１０％程度の膜厚ばらつきが生じることから、アモルファスシリコン膜が薄くなるとレーザビームの吸収率が低下し、結晶性にばらつきが生じてしまう。これに対して光熱変換層を用いる方法では、光熱変換層の表面反射率および膜厚が均一であれば、レーザビームの波長やシリコン膜の膜厚には依存することなく、均一な結晶化が実現されるようになっている。
特開昭６０―１８９１３号公報 特公平３−３４６４７号公報 特開平４−３３２１２０号公報 特開２００２−９３７０２号公報
ところで、このような光熱変換層を用いた場合、高温下（少なくともシリコンの融点である１４１０℃以上）では光熱変換層とシリコン膜とが反応し、不要な化合物が生成されてしまうことが多い。そこでこのような化合物の生成を防止するため、例えば上記特許文献１〜３では、この光熱変換層とアモルファスシリコン膜との間に、あらかじめバッファ層が形成されるようになっている。このバッファ層としては、例えばシリコン酸化膜（ＳｉＯ）、シリコン窒化膜（ＳｉＮ）またはシリコン酸窒化膜（ＳｉＯＮ）などが挙げられている。また、バッファ層はシリコン膜の再結晶化後に、例えばフッ化水素（ＨＦ）を用いたウェットエッチングにより除去されるようになっている。
ところが、このバッファ層には、シリコン膜の再結晶化の際にシリコン膜の融点以上となるような熱が供給されているため、変質してエッチングされにくくなり、エッチング残査が発生しやすい。結晶質シリコン膜上にエッチング残渣が存在すると、チャネル領域とソースまたはドレイン領域との間の導電性に影響が生じ、結晶質シリコン膜とその上層との間にリークパスが形成されてオフ電流が増加したり、界面準位が形成されて薄膜トランジスタの閾値電圧がばらついたり、いわゆるＳ値（スロープ値）が増大してしまうといった問題が生じる。
一方、このようなエッチング残渣が発生しないようにバッファ層に対して十分なエッチングを行うと、結晶質シリコン膜上に存在するピンホールから浸入したフッ化水素水がゲート絶縁膜をもエッチングしてしまい、ゲート絶縁膜の層間絶縁性を低下させたり、チャネル領域を形成する結晶質シリコン膜にダメージを与え、オン特性を低下させてしまうことになる。
なお、バッファ層のエッチング残渣を低減するうえで、例えばフッ化水素水処理後に水洗処理を行ったり、バッファ層の上層をＣＶＤ（Chemical Vapor Deposition；化学気相成長）法によって成膜する前にＣＶＤチャンバー内で水素やアルゴンなどのエッチング性ガス種を用いプラズマ処理を行ったりすることなども効果的であるが、やはりチャネルとなる結晶化シリコン膜へダメージを負わせており、過度な処理を行うとオン電流が低下してしまうことになる。
このように、シリコン膜の結晶化の際に用いざるを得ないバッファ層をその後除去している従来の技術では、薄膜トランジスタの特性を劣化させずに結晶質シリコン膜の均一結晶化を実現し、薄膜トランジスタの特性ばらつきを抑えるのが困難であった。
本発明はかかる問題点に鑑みてなされたもので、その目的は、薄膜トランジスタの特性を劣化させずにその特性ばらつきを抑えることが可能な薄膜トランジスタの製造方法を提供することにある。
本発明の薄膜トランジスタの製造方法は、絶縁性基板上に、ゲート電極、ゲート絶縁膜、第１の非結晶質シリコン膜、第１の絶縁層をこの順に形成する工程と、第１の絶縁層上に光熱変換層を形成する工程と、この光熱変換層に対して光ビームを照射して光熱変換層および第１の絶縁層を介して第１の非結晶質シリコン膜に加熱処理を施すことにより、第１の非結晶質シリコン膜を結晶化させて結晶質シリコン膜を形成する工程と、光熱変換層を除去する工程と、第１の絶縁層上に第２の絶縁層を形成する工程と、これら第１および第２の絶縁層をパターニングして結晶質シリコン膜のチャネル領域に対応する領域のみを選択的に残すことによりチャネル保護膜を形成する工程と、このチャネル保護膜および結晶質シリコン膜上にｎ＋シリコン膜を形成し、結晶質シリコン膜およびｎ＋シリコン膜をパターニングしてゲート電極に対応する領域のみを選択的に残すと共に、ｎ＋シリコン膜およびゲート絶縁膜上に金属層を形成し、上記チャネル保護膜をエッチングストッパとしてｎ＋シリコン膜および金属層におけるチャネル領域に対応する領域を選択的に除去することにより、ｎ＋シリコン膜からソース領域およびドレイン領域を形成すると共に金属層からソース電極およびドレイン電極を形成する工程とを含むようにしたものである。
本発明の薄膜トランジスタの製造方法では、光熱変換層および第１の絶縁層を介して間接的に加熱処理が施されるため、第１の非結晶質シリコン膜には均一に熱が伝導されたうえで、結晶質シリコン膜が形成される。また、第１の非結晶質シリコン膜と光熱変換層との間に第１の絶縁層が形成されるため、それらの間での反応によって生成物が生じることはない。その後、光熱変換層が除去されると共に第１の絶縁層上に第２の絶縁層が形成され、これら第１および第２の絶縁層がパターニングされてチャネル領域に対応する領域のみが選択的に残されることで、チャネル保護膜となる。その際、チャネル保護膜となる部分は除去されないので、下層の結晶質シリコン膜におけるチャネル領域が保護され、ダメージを受けることはない。また、その後このチャネル保護膜の上層にはｎ＋シリコン膜および金属膜が形成され、これらのチャネル領域に対応する領域が選択的に除去されることで、ソース領域、ドレイン領域、ソース電極およびドレイン電極がそれぞれ形成される。その際、チャネル保護膜がエッチングストッパとして機能するため、結晶質シリコン膜のチャネル領域が保護され、ダメージを受けることはない。さらに、第１および第２の絶縁層によりチャネル保護膜が形成されるため、エッチングストッパとして機能するチャネル保護膜の膜厚が大きくなり、結晶質シリコン膜のチャネル領域がより確実に保護される。
本発明の薄膜トランジスタの製造方法によれば、結晶質シリコン膜を光熱変換層および絶縁層（第１の絶縁層）を介した加熱処理によって形成すると共に、この第１の絶縁層およびその上の第２の絶縁層のパターニングによって結晶質シリコン膜上のチャネル領域に対応する領域にチャネル保護膜を選択的に形成するようにしたので、間接的な加熱処理によって結晶化を行うと共に、絶縁層を剥離する際には結晶質シリコン膜のチャネル領域をマスクし、ｎ＋シリコン膜および金属膜を選択的に除去する際には、エッチングストッパとして機能させることができる。よって、結晶質シリコン膜の形成の際に均一に熱を供給すると共にこの結晶質シリコン膜のチャネル領域を保護することができ、薄膜トランジスタの特性を劣化させずにその特性ばらつきを抑えることが可能となる。
また、第１および第２の絶縁層によりチャネル保護膜を形成するようにしたので、エッチングストッパとして機能するチャネル保護膜の膜厚を大きくすることができ、結晶質シリコン膜のチャネル領域をより確実に保護することが可能となる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
［第１の実施の形態］
図１〜図５は、本発明の第１の実施の形態に係る薄膜トランジスタ（薄膜トランジスタ１）の製造方法について説明するためのものである。
まず、図１（Ａ）に示したように、ガラス材料やプラスチック材料などからなる絶縁性の基板１０上に、ゲート電極１１、ゲート絶縁膜１２、アモルファスシリコン膜１３Ａ（第１の非結晶質シリコン膜）、バッファ層１４（第１の絶縁膜）および光熱変換層１５をこの順に形成する。
具体的には、ゲート電極１１の形成には、例えばスパッタ法により、基板１０上に厚さが１００ｎｍ程度のモリブデン（Ｍｏ）膜を一様に形成した後、エッチングして所定の形状にパターニングすることによって行う。この所定の形状へのパターニングは、例えばフォトリソグラフィ法などによって行う。なお、このゲート電極１１はＭｏにより構成されているとは限らず、後にアモルファスシリコン膜１３Ａを結晶化する際（図１（Ｂ）参照）に生じる熱によっても変質しにくい高融点の金属であればよい。
また、ゲート絶縁膜１２の形成には、例えばプラズマＣＶＤ法により、ゲート電極１１を含む基板１０上に、厚さが１６０ｎｍ程度の酸化シリコン（ＳｉＯ２）を一様に形成することによって行う。なお、このゲート絶縁膜１２はＳｉＯ２により構成されているとは限らず、例えばＳｉＯ２、窒化シリコン（ＳｉＮ）または酸化窒化シリコン（ＳｉＯＮ）のうちの少なくとも１種からなる絶縁材料によって構成するようにしてもよい。
また、アモルファスシリコン膜１３Ａの形成には、例えばプラズマＣＶＤ法により、ゲート絶縁膜１２上に、厚さが３０ｎｍ程度で一様に形成することによって行う。
また、バッファ層１４の形成には、例えばプラズマＣＶＤ法により、アモルファスシリコン膜１３Ａ上に、厚さが４０ｎｍ程度のＳｉＯ２を一様に形成することによって行う。なお、このバッファ層１４もＳｉＯ２により構成されているとは限らず、例えばＳｉＯ２、ＳｉＮまたはＳｉＯＮのうちの少なくとも１種からなる絶縁材料によって構成するようにしてもよい。
また、光熱変換層１５の形成には、例えばスパッタ法により、バッファ層１４上に厚さが１００ｎｍ程度のＭｏを一様に形成することによって行う。この光熱変換層１５は、後述するレーザビームなどを吸収し、光エネルギーを熱エネルギーに変換するためのものである。したがって、この光熱変換層１５としては、後の結晶化の際（図１（Ｂ））に使用するレーザビームの吸収率が高いこと、バッファ層１４やアモルファスシリコン膜１３Ａへの熱拡散速度が低いこと、後の結晶化の際に生じる熱によっても変質しにくい高融点の材料であること、などの条件を満たせばどのような材料であってもよく、例えば他に炭素（Ｃ）などを用いるようにしてもよい。
続いて、図１（Ｂ）に示したように、光熱変換層１５に対してレーザビームＬ１を一様に照射し、この光熱変換層１５およびバッファ層１４を介してアモルファスシリコン膜１３Ａに間接的に加熱処理を施す。これによりアモルファスシリコン膜１３Ａは結晶化し、結晶質シリコン膜（ポリシリコン膜）１３Ｐとなる。また、光熱変換層１５およびバッファ層１４を介して間接的に加熱処理が施されるので、アモルファスシリコン膜１３Ａには均一に熱が伝わり、均一に結晶化する。なお、光源のレーザとしては、連続波およびパルス波のどちらのものでもよい。また、この光熱変換層１５を全透過さえしなければどのような波長領域のレーザビームでもよいが、光熱変換層１５での吸収率が多いものが望ましい。また、光熱変換層１５での反射率が高くなってしまうような場合には、例えば光熱変換層１５上に適度な膜厚のＳｉＯ２などを形成し、レーザビームＬ１の反射抑止膜として用いるようにしてもよい。
続いて、図２（Ａ）に示したように、アモルファスシリコン膜１３Ａの結晶化後は不要となる光熱変換層１５を、エッチングにより除去する。
続いて、図２（Ｂ）に示したように、例えばプラズマＣＶＤ法により、バッファ層１４上に、厚さが２００ｎｍ程度の絶縁膜１６（第２の絶縁膜）を一様に形成する。この絶縁膜１６も、例えばＳｉＯ２、ＳｉＮまたはＳｉＯＮのうちの少なくとも１種からなる絶縁材料によって構成する。
続いて、図２（Ｃ）に示したように、絶縁膜１６上にフォトレジスト膜２１を形成し、所定形状にパターニングする。具体的には、結晶質シリコン膜１３Ｐのチャネル領域となる部分に対応する領域に選択的にフォトレジスト膜２１を形成する。
続いて、図３（Ａ）に示したように、バッファ層１４および絶縁膜１６におけるフォトレジスト膜２１が残存していない部分、すなわち結晶質シリコン膜１３Ｐのチャネル領域となる部分に対応する領域以外を、フッ化水素酸からなる溶液を用いたウェットエッチングにより除去し、バッファ層１４および絶縁膜１６からなるチャネル保護膜を形成する。その際、結晶質シリコン膜１３Ｐのチャネル領域となる部分は、チャネル保護膜によってマスクされることで保護され、エッチングによりダメージを受けることはない。
続いて、図３（Ｂ）に示したように、フォトレジスト膜２１を除去した後、チャネル保護膜を含む結晶質シリコン膜１３Ｐ上に、後述するソース領域およびゲート領域を形成するためのｎ＋シリコン膜１７を、例えばプラズマＣＶＤ法により、厚さ５０ｎｍ程度で一様に形成する。
続いて、図４に示したように、ｎ＋シリコン膜１７上にフォトレジスト膜２２を形成し、所定形状にパターニングする。具体的には、ゲート電極１１に対応する領域に選択的にフォトレジスト膜２２を形成する。
続いて、図５（Ａ）に示したように、結晶質シリコン膜１３Ｐおよびｎ＋シリコン膜１７におけるフォトレジスト膜２２が残存していない部分、すなわちゲート電極１１に対応する領域以外をエッチングにより除去し、結晶質シリコン膜１３Ｐおよびｎ＋シリコン膜からなる島状パターンを形成する。
続いて、図５（Ｂ）に示したように、ｎ＋シリコン膜１７を含むゲート絶縁膜１２上に、例えばスパッタ法により、３層構造の金属層１８をそれぞれ一様に形成する。具体的には、例えば厚さが５０ｎｍ程度のチタン（Ｔｉ）層１８Ａ、厚さが２５０ｎｍ程度のアルミニウム（Ａｌ）層１８Ｂ、および厚さが５０ｎｍ程度のＴｉ層１８Ｃを、この順に積層させる。なお、この金属層１８としては、これらの材料の他に、モリブデン（Ｍｏ）やクロム（Ｃｒ）、あるいはＭｏ／Ａｌ／Ｍｏの積層構造であってもよい。
続いて、図６（Ａ）に示したように、ｎ＋シリコン膜１７および金属層１８を所定形状にパターニングすることにより、ｎ＋シリコン膜１７からソース領域１７Ｓおよびドレイン領域１７Ｄをそれぞれ形成すると共に、金属層１８からソース電極１８Ｓおよびドレイン電極１８Ｄをそれぞれ形成する。具体的には、ｎ＋シリコン膜１７および金属層１８の両端部分、およびこれらの層における結晶質シリコン膜１３Ｐのチャネル領域となる部分に対応する領域を、エッチングにより選択的に除去する。その際、これらの層によるエッチング残渣を回避するため、図中の符号Ｐ１で示したようにオーバーエッチングを行うが、バッファ層１４および絶縁膜１６により十分な膜厚を有するチャネル保護膜がエッチングストッパとして機能するため、結晶質シリコン膜１３Ｐのチャネル領域は保護され、ダメージを受けることはない。
最後に、図６（Ｂ）に示したように、例えばプラズマＣＶＤ法により、ソース電極１８Ｓ、ドレイン電極１８Ｄおよびチャネル保護膜を含むゲート絶縁膜１２上に、厚さが２００ｎｍ程度のパッシベーション膜１９を一様に形成することにより、本実施の形態の薄膜トランジスタ１が製造される。なお、このパッシベーション膜１９も、例えばＳｉＯ２、ＳｉＮまたはＳｉＯＮのうちの少なくとも１種からなる絶縁材料から構成される。
この薄膜トランジスタ１では、図示しない配線層を通じてゲート電極１１とソース電極１８Ｓとの間に所定のしきい値電圧以上のゲート電圧Ｖｇが印加されると、結晶質シリコン膜１３Ｐにチャネル領域が形成され、ソース領域１７Ｓおよびドレイン領域１７Ｄを介してソース電極１８Ｓとドレイン電極１８Ｄとの間に電流（ドレイン電流Ｉｄ）が流れ、トランジスタとして機能する。
ここで、結晶質シリコン膜１３Ｐは、すでに剥離された光熱変換層１５とバッファ層１４とを介した間接的な加熱処理によって結晶化されたものであるため、結晶化の際に均一に熱が供給されたうえで、結晶質シリコン膜１３Ｐが形成されている。また、その際第１の非結晶質シリコン膜１３Ａと光熱変換層１５との間にバッファ層１４が形成されているため、それらの間での反応によって生成物が生じることはなく、その生成物によってトランジスタ特性が劣化することもない。
また、この結晶質シリコン膜１３Ｐ上のチャネル領域に対応する領域に、バッファ層１４および絶縁膜１６のパターニングによってチャネル保護膜が選択的に形成されているため、この絶縁膜１６が剥離される際（図４および図５（Ａ）参照）に、結晶質シリコン膜１３Ｐのチャネル領域が保護され、ダメージを受けることはない。さらに、このチャネル保護膜の上層でソース領域１７Ｓ、ドレイン領域１７Ｄ、ソース電極１８Ｓおよびドレイン電極１８Ｄが形成される際にも、チャネル保護層がエッチングストッパとして機能するため、結晶質シリコン膜１３Ｐのチャネル領域が保護され、ダメージを受けることはない。
これに対して、例えば図７に示した従来の薄膜トランジスタ１０１（比較例）では、図８に示したように、結晶質シリコン膜１１３Ｐが形成された後、その上層のバッファ層（図示せず）がフッ化水素酸からなる溶液を用いたウェットエッチングにより完全に除去されるため、結晶質シリコン膜１３Ｐのチャネル領域がエッチングによりダメージを受けてしまうことになる。
よって、例えば図９に示したトランジスタ特性図（ゲート電圧Ｖｇとドレイン電流Ｉｄとの関係）のように、薄膜トランジスタ１（本実施の形態）の特性Ｇ１と薄膜トランジスタ１０１（比較例）の特性Ｇ２とを比較すると、薄膜トランジスタ１０１よりも薄膜トランジスタ１のほうが、特性が向上していることが分かる。すなわち、ゲート電圧Ｖｇ＝０Ｖ付近において、薄膜トランジスタ１０１よりも薄膜トランジスタ１のほうが急峻に立ち上がっている（ドレイン電流Ｉｄが急激に上昇している）ため、薄膜トランジスタ１のほうがいわゆるＳ値（スロープ値）が小さくなり、トランジスタ特性が向上していることが分かる。これは、本実施の形態の薄膜トランジスタ１では、上述のようにチャネル保護膜によって結晶質シリコン膜１３Ｐのチャネル領域が保護され、ダメージを受けないためだと考えられる。
以上のように、本実施の形態では、結晶質シリコン膜１３Ｐを光熱変換層１５およびバッファ層１４を介した間接的な加熱処理によって形成すると共に、このバッファ層１４とその上層の絶縁膜１６とのパターニングによって結晶質シリコン膜１３Ｐ上のチャネル領域に対応する領域にチャネル保護膜を選択的に形成し、このチャネル保護膜の上層のｎ＋シリコン膜１７および金属膜１８を選択的に除去する際にエッチングストッパとして機能させるようにしたので、結晶質シリコン膜１３Ｐの形成の際に均一に熱を供給させると共に、この結晶質シリコン膜１３Ｐのチャネル領域を保護することができる。よって、薄膜トランジスタ１の特性を劣化（例えば、Ｓ値の増加、オフ電流の増加、相関絶縁性の低下など）させずにその特性ばらつきを抑えることが可能となる。
また、バッファ層１４上に絶縁膜１６を形成してチャネル保護膜の膜厚を十分に大きくするようにしたので、ｎ＋シリコン膜１７および金属層１８をパターニングする際にエッチング残渣回避のためにオーバーエッチングを行うような場合でも、結晶質シリコン膜１３Ｐのチャネル領域を確実に保護することができる。
［第２の実施の形態］
次に、本発明の第２の実施の形態に係る薄膜トランジスタ（薄膜トランジスタ１Ａ）の製造方法について説明する。なお、第１の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
まず、図１０（Ａ）に示したように、第１の実施の形態の薄膜トランジスタ１の場合と同様にして、基板１０上にゲート電極１１、ゲート絶縁膜１２、アモルファスシリコン膜１３Ａ、バッファ層１４および光熱変換層１５を順に形成し、次いで光熱変換層１５に対してレーザビームＬ１を一様に照射してアモルファスシリコン膜１３Ａに間接的に加熱処理を施すことにより、結晶質シリコン膜１３Ｐを形成する。次いで薄膜トランジスタ１の場合と同様にして、バッファ層１４および絶縁膜１６をパターニングし、チャネル保護膜を形成する。
次いで本実施の形態では、このチャネル保護膜を含む結晶質シリコン膜１３Ｐとｎ＋シリコン膜１７との間にアモルファスシリコン膜１７Ａを、例えばプラズマＣＶＤ法により、厚さ１２０ｎｍ程度で一様に形成する。なお、このアモルファスシリコン膜１７Ａの膜厚はできるだけ大きいことが望ましい。膜厚が大きくなるのに従って、後述する薄膜トランジスタのオフ電流を低減する効果がより強まるからである。
続いて、図１０（Ｂ）に示したように、結晶質シリコン膜１３Ｐ、アモルファスシリコン膜１７Ａおよびｎ＋シリコン膜１７におけるゲート電極１１に対応する領域以外をエッチングにより除去し、これらの積層膜からなる島状パターンを形成する。そしてｎ＋シリコン膜１７を含むゲート絶縁膜１２上に、薄膜トランジスタ１の場合と同様にして３層構造の金属層１８をそれぞれ一様に形成する。
続いて、図１１（Ａ）に示したように、薄膜トランジスタ１の場合と同様に、チャネル保護膜をエッチングストッパとしてｎ＋シリコン膜１７および金属層１８を所定形状にパターニングし、ソース領域１７Ｓ、ドレイン領域１７Ｓ、ソース電極１８Ｓおよびドレイン電極１８Ｄをそれぞれ形成する。
最後に、図１１（Ｂ）に示したように、薄膜トランジスタ１の場合と同様にしてソース電極１８Ｓ、ドレイン電極１８Ｄおよびチャネル保護膜を含むゲート絶縁膜１２上にパッシベーション膜１９を一様に形成することにより、本実施の形態の薄膜トランジスタ１Ａが製造される。
この薄膜トランジスタ１Ａでは、薄膜トランジスタ１と同様に、図示しない配線層を通じてゲート電極１１とソース電極１８Ｓとの間にしきい値電圧以上のゲート電圧Ｖｇが印加されると、ソース電極１８Ｓとドレイン電極１８Ｄとの間にドレイン電流Ｉｄが流れ、トランジスタとして機能する。
ここで、この薄膜トランジスタ１Ａでは、チャネル保護膜を含む結晶質シリコン膜１３Ｐと、ｎ＋シリコン膜１７から形成されたソース領域１７Ｓおよびドレイン領域１７Ｄとの間にそれぞれ、アモルファスシリコン膜１７Ａが形成されているため、ゲート電極１１に負電位を与えた場合、チャネル−ドレイン間の空乏層が、アモルファスシリコン膜１７Ａ中に形成される。ここで、結晶性シリコン層１３Ｐと比べてアモルファスシリコン層１７Ａでは膜中水素が局在順位を埋めているため、電子と正孔との衝突による生成電流が小さくなると共にバンドギャップも大きくなり、その結果、トランジスタのオフ電流がより低減されると共に、薄膜トランジスタ間の特性ばらつきもより抑えられる（特願昭６１−１３８３２４参照）。
また、このアモルファスシリコン膜１７Ａの膜厚が大きくなると、チャネル−ドレイン間の電界が抑制されるため、それにつれてトランジスタのオフ電流がさらに低減される。
以上のように、本実施の形態では、チャネル保護膜を含む結晶質シリコン膜１３Ｐとソース領域１７Ｓおよびドレイン領域１７Ｄとの間にそれぞれアモルファスシリコン膜１７Ａを形成するようにしたので、第１の実施の形態における効果に加え、さらに局在順位における生成電流を抑制することができる。よって、トランジスタのオフ電流をより低減すると共に、薄膜トランジスタ間の特性ばらつきもより抑えることができる。
以上、第１および第２の実施の形態を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されるものではなく、種々の変形が可能である。
例えば、上記実施の形態では、チャネル保護膜がバッファ層１４および絶縁膜１６から構成されている場合で説明したが、例えば図１２（Ａ），（Ｂ）にそれぞれ示した薄膜トランジスタ１Ｃ，１Ｄ（それぞれ、薄膜トランジスタ１，１Ａに対応するもの）のように、ｎ＋シリコン膜１７および金属層１８をパターニングする際のオーバーエッチングによっても結晶質シリコン膜１３Ｐのチャネル領域を十分に保護できるような条件（バッファ層１４の厚みやオーバーエッチングの程度など）なのであれば、絶縁膜１６を形成せず、バッファ層１４だけでチャネル保護膜を構成するようにしてもよい。このように構成した場合、絶縁膜１６を形成する必要がなくなることから、上記実施の形態における効果に加え、薄膜トランジスタの製造工程を簡素化することができる。なお、バッファ層１４を厚く形成すると、結晶質シリコン膜１３Ｐの形成の際にアモルファスシリコン膜１３Ａに熱が伝わりにくくなる傾向にあることから、その点も考慮してバッファ層１４の厚みを設定するのが望ましい。
また、上記実施の形態では、金属層１８の形成に先立って結晶質シリコン膜１３Ｐおよびｎ＋アモルファスシリコン膜１７からなる島状パターンを形成する場合で説明したが、金属層１８の形成に続けて行われるチャネル領域となる領域のｎ＋シリコン膜１７の除去の際に、金属層１８周辺のｎ＋シリコン膜１７および結晶質シリコン膜１３Ｐも連続して除去するようにしてもよい。また、ｎ＋シリコン膜１７の形成を金属層１８の成膜直前に行うと共に、金属層１８の形成に先立っては結晶質シリコン膜１３Ｐのみの島状パターンを形成し、ｎ＋シリコン膜１７および金属層１８の形成に続けて行われるチャネル領域となる領域のｎ＋シリコン膜１７の除去の際に、金属層１８周辺のｎ＋シリコン膜１７を除去するようにしてもよい。
また、本発明の薄膜トランジスタは、例えば図１３に示したように、表示素子として有機ＥＬ素子（有機ＥＬ素子３２）を備えた有機ＥＬ表示装置（有機ＥＬ表示装置３）に適用することが可能である。その場合、例えば上記実施の形態で説明した薄膜トランジスタ１（または１Ａ〜１Ｃ）を複数個設け、これら複数の薄膜トランジスタをそれぞれ、有機ＥＬ素子３２の駆動素子として機能させるようにする。この有機ＥＬ表示装置３の具体的な構成としては、例えば基板１０上の薄膜トランジスタ１上に絶縁性の平坦化膜３１を一様に形成し、その上に反射電極３２Ａ、有機発光層３２Ｂおよび透明電極３２Ｃからなる複数の有機ＥＬ素子３２を形成し、各有機ＥＬ素子３２間を電極間絶縁膜３３によって隔離するようにし、その上に再び絶縁性の平坦化層３４を形成し、これらを透過性の基板３０で挟み込むようにしたものが挙げられる。このような構成の有機ＥＬ表示装置３では、反射電極３２Ａと透明電極３２Ｃとの間に所定の電圧が印加されると有機発光層３２Ｂが発光し、発光光Ｌ２，Ｌ３のようにして、図の上方へ射出される。この有機ＥＬ表示装置においても、上記実施の形態と同様の作用により、同様の効果を得ることが可能である。なお、図１３では、いわゆる上面発光（トップエミッション）型の有機ＥＬ表示装置について説明したが、この他にも例えば、いわゆる下面発光（ボトムエミッション）型の有機ＥＬ表示装置や、両面発光（デュアルエミッション）型の有機ＥＬ表示装置にも適用することが可能である。
また、本発明の薄膜トランジスタは、図１３で示したような有機ＥＬ素子を備えた有機ＥＬ表示装置の他にも、例えば表示素子として液晶素子を備えた液晶表示装置にも適用することが可能である。この場合も上記実施の形態と同様の作用により、同様の効果を得ることが可能である。
また、上記実施の形態において説明した各構成要素の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、また他の成膜方法および成膜条件としてもよい。
さらに、上記実施の形態では、薄膜トランジスタおよび有機ＥＬ表示装置の構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を備えていてもよい。
本発明の第１の実施の形態に係る薄膜トランジスタの製造方法の主要な工程の一部を表す断面図である。 図１に続く工程を表す断面図である。 図２に続く工程を表す断面図である。 図３に続く工程を表す断面図である。 図４に続く工程を表す断面図である。 図５に続く工程を表す断面図である。 比較例に係る薄膜トランジスタの構成を表す断面図である。 図７に示した薄膜トランジスタの製造方法の主要な工程の一部を表す断面図である。 ゲート電圧とドレイン電流との関係を表す特性図である。 第２の実施の形態に係る薄膜トランジスタの製造方法の主要な工程の一部を表す断面図である。 図１０に続く工程を表す断面図である。 本発明の変形例に係る薄膜トランジスタの構成を表す断面図である。 本発明の一実施の形態に係る表示装置の構成を表す断面図である。
符号の説明
１，１Ａ〜１Ｄ…薄膜トランジスタ、１０…基板、１１…ゲート電極、１２…ゲート絶縁膜、１３Ａ，１７Ａ…アモルファスシリコン膜、１３Ｐ…結晶質シリコン膜、１４…バッファ層、１５…光熱変換層、１６…絶縁膜、１７…ｎ＋シリコン膜、１８…金属層、１８Ａ，１８Ｃ…チタン（Ｔｉ）層、１８Ｂ…アルミニウム（Ａｌ）層、１９…パッシベーション層、２１，２２…フォトレジスト膜、３０…基板、３１，３４…平坦化層、３２…有機ＥＬ素子、３２Ａ…反射電極、３２Ｂ…有機発光層、３２Ｃ…透明電極、３３…電極間絶縁膜、Ｌ１…レーザビーム、Ｌ２，Ｌ３…発光光。

Claims (3)

  1. 絶縁性基板上に、ゲート電極、ゲート絶縁膜、第１の非結晶質シリコン膜、第１の絶縁層をこの順に形成する工程と、
    前記第１の絶縁層上に光熱変換層を形成する工程と、
    前記光熱変換層に対して光ビームを照射してこの光熱変換層および前記第１の絶縁層を介して前記第１の非結晶質シリコン膜に加熱処理を施すことにより、第１の非結晶質シリコン膜を結晶化させて結晶質シリコン膜を形成する工程と、
    前記光熱変換層を除去する工程と、
    前記第１の絶縁層上に第２の絶縁層を形成する工程と、
    前記第１および第２の絶縁層をパターニングして前記結晶質シリコン膜のチャネル領域に対応する領域のみを選択的に残すことによりチャネル保護膜を形成する工程と、
    前記チャネル保護膜および前記結晶質シリコン膜上にｎ＋シリコン膜を形成し、前記結晶質シリコン膜および前記ｎ＋シリコン膜をパターニングして前記ゲート電極に対応する領域のみを選択的に残すと共に、前記ｎ＋シリコン膜および前記ゲート絶縁膜上に金属層を形成し、前記チャネル保護膜をエッチングストッパとして前記ｎ＋シリコン膜および前記金属層における前記チャネル領域に対応する領域を選択的に除去することにより、前記ｎ＋シリコン膜からソース領域およびドレイン領域を形成すると共に前記金属層からソース電極およびドレイン電極を形成する工程と
    を含む薄膜トランジスタの製造方法。
  2. 前記チャネル保護膜および前記結晶質シリコン膜と前記ｎ＋シリコン膜との間に、第２の非結晶質シリコン膜を形成する工程を含む
    請求項１に記載の薄膜トランジスタの製造方法。
  3. 前記第１の絶縁層を、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）または酸化窒化シリコン（ＳｉＯＮ）のうちの少なくとも１種からなる材料により形成する
    請求項１に記載の薄膜トランジスタの製造方法。
JP2006131056A 2006-05-10 2006-05-10 薄膜トランジスタの製造方法 Expired - Fee Related JP4200458B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2006131056A JP4200458B2 (ja) 2006-05-10 2006-05-10 薄膜トランジスタの製造方法
TW096115744A TWI374546B (en) 2006-05-10 2007-05-03 Method of manufacturing thin film transistor, thin film transistor, and display unit
US11/744,299 US7629208B2 (en) 2006-05-10 2007-05-04 Method of manufacturing thin film transistor, thin film transistor, and display unit
KR1020070044602A KR101410402B1 (ko) 2006-05-10 2007-05-08 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 및디스플레이 장치
CNB2007101388940A CN100541744C (zh) 2006-05-10 2007-05-10 制造薄膜晶体管的方法、薄膜晶体管和显示单元
US12/603,049 US8222643B2 (en) 2006-05-10 2009-10-21 Method of manufacturing thin film transistor, thin film transistor, and display unit
US13/444,003 US8482008B2 (en) 2006-05-10 2012-04-11 Method of manufacturing thin film transistor, thin film transistor, and display unit
US13/529,550 US20120256182A1 (en) 2006-05-10 2012-06-21 Method of manufacturing thin film transistor, thin film transistor, and display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006131056A JP4200458B2 (ja) 2006-05-10 2006-05-10 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2007305701A JP2007305701A (ja) 2007-11-22
JP4200458B2 true JP4200458B2 (ja) 2008-12-24

Family

ID=38839399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006131056A Expired - Fee Related JP4200458B2 (ja) 2006-05-10 2006-05-10 薄膜トランジスタの製造方法

Country Status (5)

Country Link
US (4) US7629208B2 (ja)
JP (1) JP4200458B2 (ja)
KR (1) KR101410402B1 (ja)
CN (1) CN100541744C (ja)
TW (1) TWI374546B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4200458B2 (ja) * 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法
TWI481029B (zh) * 2007-12-03 2015-04-11 半導體能源研究所股份有限公司 半導體裝置
TWI521712B (zh) * 2007-12-03 2016-02-11 半導體能源研究所股份有限公司 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法
KR100982311B1 (ko) 2008-05-26 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR101015844B1 (ko) * 2008-06-19 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법
JP5616038B2 (ja) 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI450399B (zh) 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI424506B (zh) * 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
KR101457705B1 (ko) * 2008-12-08 2014-11-04 엘지디스플레이 주식회사 전자 디바이스의 제조방법
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101147428B1 (ko) * 2009-02-09 2012-05-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP2011066243A (ja) * 2009-09-17 2011-03-31 Panasonic Corp 結晶シリコン膜の形成方法、それを用いた薄膜トランジスタおよび表示装置
KR101623961B1 (ko) 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101686242B1 (ko) * 2009-12-18 2016-12-28 엘지디스플레이 주식회사 박막트랜지스터 및 평판형 표시장치 제조방법
KR101117730B1 (ko) * 2009-12-23 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101599280B1 (ko) * 2009-12-28 2016-03-14 엘지디스플레이 주식회사 어레이 기판의 제조방법
US20130087959A1 (en) * 2010-06-16 2013-04-11 3M Innovative Properties Company Opitcally tuned metalized light to heat conversion layer for wafer support system
JP5687448B2 (ja) 2010-07-21 2015-03-18 パナソニック株式会社 薄膜トランジスタ及びこれを用いた表示装置、並びに、薄膜トランジスタの製造方法
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
CN103003947A (zh) * 2011-07-13 2013-03-27 松下电器产业株式会社 显示装置、用于显示装置中的薄膜晶体管、及薄膜晶体管的制造方法
WO2013069045A1 (ja) * 2011-11-07 2013-05-16 パナソニック株式会社 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置
JP5838119B2 (ja) * 2012-04-24 2015-12-24 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
US8981359B2 (en) * 2012-12-21 2015-03-17 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US9178042B2 (en) * 2013-01-08 2015-11-03 Globalfoundries Inc Crystalline thin-film transistor

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6018913A (ja) 1983-07-12 1985-01-31 Mitsubishi Electric Corp 半導体装置の製造方法
US5493129A (en) * 1988-06-29 1996-02-20 Hitachi, Ltd. Thin film transistor structure having increased on-current
JPH0334647A (ja) 1989-06-30 1991-02-14 Hitachi Ltd データ送信方式
JP2872425B2 (ja) 1990-03-24 1999-03-17 キヤノン株式会社 半導体デバイスの形成方法
JPH04332120A (ja) 1991-05-07 1992-11-19 Ricoh Co Ltd 半導体結晶層の製造方法
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH0541390A (ja) 1991-08-05 1993-02-19 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH06132536A (ja) 1992-10-14 1994-05-13 Sharp Corp 薄膜トランジスタ
JPH06163587A (ja) 1992-11-20 1994-06-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3344072B2 (ja) * 1994-03-31 2002-11-11 ソニー株式会社 薄膜トランジスタの製造方法
JPH08228011A (ja) 1994-12-14 1996-09-03 Toshiba Corp 半導体装置およびその製造方法
US6261881B1 (en) * 1998-08-21 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
JP2001119029A (ja) * 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
JP2002093702A (ja) 2000-09-14 2002-03-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2003100637A (ja) 2001-07-16 2003-04-04 Seiko Epson Corp 半導体膜の結晶化方法、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
KR101192073B1 (ko) * 2005-06-28 2012-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법
JP4200458B2 (ja) * 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
CN100541744C (zh) 2009-09-16
TWI374546B (en) 2012-10-11
KR101410402B1 (ko) 2014-06-20
CN101090073A (zh) 2007-12-19
KR20070109873A (ko) 2007-11-15
US20120256182A1 (en) 2012-10-11
JP2007305701A (ja) 2007-11-22
US20100038646A1 (en) 2010-02-18
US8222643B2 (en) 2012-07-17
US20080142800A1 (en) 2008-06-19
TW200805672A (en) 2008-01-16
US20120205660A1 (en) 2012-08-16
US7629208B2 (en) 2009-12-08
US8482008B2 (en) 2013-07-09

Similar Documents

Publication Publication Date Title
JP4200458B2 (ja) 薄膜トランジスタの製造方法
US7521368B2 (en) Method for manufacturing semiconductor device
US5508209A (en) Method for fabricating thin film transistor using anodic oxidation
TWI446530B (zh) 顯示裝置及製造其之方法
KR100689950B1 (ko) 박막 반도체 장치 및 표시 장치와 그 제조 방법
JP2008085091A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、および表示装置
JP2020004861A (ja) 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
US9236254B2 (en) Substrate having thin film and method of thin film formation
WO2010064343A1 (ja) 半導体装置及びその製造方法
JP2009290168A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置
JP4675433B2 (ja) 半導体装置の作製方法
WO2011024510A1 (ja) 薄膜トランジスタおよびその製造方法
KR101457705B1 (ko) 전자 디바이스의 제조방법
KR101599280B1 (ko) 어레이 기판의 제조방법
KR101200945B1 (ko) 다결정 실리콘층의 형성 방법 및 이를 이용한 박막트랜지스터의 제조 방법
JP5342898B2 (ja) 逆スタガ構造の薄膜トランジスタ及びその製造方法
JP5253990B2 (ja) 薄膜トランジスタ
CN114420707A (zh) 一种阵列基板及其制作方法以及显示面板
WO2013018126A1 (ja) 薄膜トランジスタ及びその製造方法
KR101604500B1 (ko) 박막트랜지스터 및 평판형 표시장치 제조방법
KR101640112B1 (ko) 실리콘 결정화 공정에 의한 박막 트랜지스터의 활성층 및 이를 포함한 박막 트랜지스터의 제조방법
KR20100060214A (ko) 표시장치 및 그 제조방법
JP2003158272A (ja) 半導体装置
JP2002033329A (ja) 半導体装置の作製方法
JP2009283522A (ja) Ｔｆｔの製造方法及びｔｆｔ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees