

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4200458号
(P4200458)

(45) 発行日 平成20年12月24日(2008.12.24)

(24) 登録日 平成20年10月17日(2008.10.17)

(51) Int.Cl.		F I		
HO 1 L 21/336	(2006.01)	HO 1 L 29/78	6 2 7 G	
HO 1 L 29/786	(2006.01)	HO 1 L 29/78	6 1 9 A	
HO 1 L 21/20	(2006.01)	HO 1 L 21/20		

請求項の数 3 (全 15 頁)

(21) 出願番号	特願2006-131056 (P2006-131056)	(73) 特許権者	000002185
(22) 出願日	平成18年5月10日 (2006.5.10)		ソニー株式会社
(65) 公開番号	特開2007-305701 (P2007-305701A)		東京都港区港南1丁目7番1号
(43) 公開日	平成19年11月22日 (2007.11.22)	(74) 代理人	100098785
審査請求日	平成19年8月24日 (2007.8.24)		弁理士 藤島 洋一郎
		(74) 代理人	100109656
			弁理士 三反崎 泰司
		(72) 発明者	荒井 俊明
			東京都品川区北品川6丁目7番35号 ソニー株式会社内
		(72) 発明者	稲垣 敬夫
			東京都品川区北品川6丁目7番35号 ソニー株式会社内
		審査官	河本 充雄

最終頁に続く

(54) 【発明の名称】 薄膜トランジスタの製造方法

(57) 【特許請求の範囲】

【請求項1】

絶縁性基板上に、ゲート電極、ゲート絶縁膜、第1の非結晶質シリコン膜、第1の絶縁層をこの順に形成する工程と、

前記第1の絶縁層上に光熱変換層を形成する工程と、

前記光熱変換層に対して光ビームを照射してこの光熱変換層および前記第1の絶縁層を介して前記第1の非結晶質シリコン膜に加熱処理を施すことにより、第1の非結晶質シリコン膜を結晶化させて結晶質シリコン膜を形成する工程と、

前記光熱変換層を除去する工程と、

前記第1の絶縁層上に第2の絶縁層を形成する工程と、

前記第1および第2の絶縁層をパターニングして前記結晶質シリコン膜のチャネル領域に対応する領域のみを選択的に残すことによりチャネル保護膜を形成する工程と、

前記チャネル保護膜および前記結晶質シリコン膜上にn+シリコン膜を形成し、前記結晶質シリコン膜および前記n+シリコン膜をパターニングして前記ゲート電極に対応する領域のみを選択的に残すと共に、前記n+シリコン膜および前記ゲート絶縁膜上に金属層を形成し、前記チャネル保護膜をエッチングストップパとして前記n+シリコン膜および前記金属層における前記チャネル領域に対応する領域を選択的に除去することにより、前記n+シリコン膜からソース領域およびドレイン領域を形成すると共に前記金属層からソース電極およびドレイン電極を形成する工程と

を含む薄膜トランジスタの製造方法。

【請求項 2】

前記チャンネル保護膜および前記結晶質シリコン膜と前記 n + シリコン膜との間に、第 2 の非結晶質シリコン膜を形成する工程を含む

請求項 1 に記載の薄膜トランジスタの製造方法。

【請求項 3】

前記第 1 の絶縁層を、酸化シリコン (SiO_2)、窒化シリコン (SiN) または酸化窒化シリコン (SiON) のうちの少なくとも 1 種からなる材料により形成する

請求項 1 に記載の薄膜トランジスタの製造方法。

【発明の詳細な説明】

【技術分野】

10

【0001】

本発明は、レーザービームによる加熱処理を利用して非結晶質シリコン膜の結晶化を行う薄膜トランジスタの製造方法に関する。

【背景技術】

【0002】

近年、フラットパネルディスプレイの 1 つとして、有機 EL (Electro Luminescence) 現象を利用して映像を表示する有機 EL 表示装置が注目されている。この有機 EL 表示装置は有機発光素子自体の発光現象を利用しているために視野角が広く、また消費電力が小さいなどの優れた特徴を備えている。さらに、この有機 EL 表示装置は高精細度の高速ビデオ信号に対しても高い応答性を示すことから、特に映像分野等において、実用化に向けた開発が進められている。

20

【0003】

有機 EL 表示装置における駆動方式のうち、駆動素子として薄膜トランジスタ (TFT ; Thin Film Transistor) が用いられるアクティブマトリックス方式は、パッシブマトリックス方式と比べて応答性や解像力の点で優れており、前述した特長を有する有機 EL 表示装置において、特に適した駆動方式と考えられている。このアクティブマトリックス型の有機 EL 表示装置は、有機発光層を含む有機 EL 素子とこの有機 EL 表示素子を駆動させるための駆動素子 (上記薄膜トランジスタ) とが配設された駆動パネルを有しており、この駆動パネルと封止パネルとが有機 EL 素子を挟むようにして、互いに接着層により貼り合わされた構成となっている。

30

【0004】

ところで、この駆動素子としての薄膜トランジスタでは、そのゲート電極に電圧が印加された状態が続くと、トランジスタの閾値電圧がシフトしてしまうことが知られている。薄膜トランジスタの閾値電圧がシフトすると、トランジスタに流れる電流量が変動するため、結果として各画素を構成する有機 EL 素子の輝度が変化してしまうことになる。ところが、有機 EL 表示装置の薄膜トランジスタのなかには、有機 EL 素子を発光させている限り通電した状態を維持する必要があるものも存在することから、このような閾値電圧のシフト現象を抑えるのは困難であった。

【0005】

そこで最近では、この閾値電圧のシフト現象を抑えるため、薄膜トランジスタのチャンネル領域を結晶質シリコン膜で構成するようにした有機 EL 表示装置が開発されている。この結晶質シリコン膜は、ガラス基板上に形成されたアモルファスシリコン (a - Si) 層に対してエキシマレーザービームを照射しアニール処理を行うことにより得られる。

40

【0006】

ただし、このようにエキシマレーザービームを用いたアニール処理で結晶質シリコン膜を形成する場合、照射域内でのエネルギー分布やレーザービームのパルス間でのエネルギーばらつきにより熱分布が生じると、結晶質シリコン膜の結晶性が面内で不均一となり、薄膜トランジスタの特性ばらつきが生じてしまう。

【0007】

そこで例えば特許文献 1 ~ 4 には、アモルファスシリコン膜上に光熱変換層を形成して

50

おき、この光熱変換層に対してエキシマレーザービームを照射することにより、アモルファスシリコン膜の結晶化を行うようにした技術が提案されている。これによれば、アモルファスシリコン膜の結晶化に必要な熱量を光-熱変換を利用して間接的に与えることができるため、結晶質シリコン膜での均一な結晶化が実現され、結果として均一な電気特性を有する薄膜トランジスタが得られるようになっている。

【0008】

具体的には、光熱変換層を用いない方法では、シリコン膜に吸収波長帯域のあるレーザーを用いてアモルファスシリコン膜に直接レーザービームを照射し結晶化させるが、例えば一辺が300mm~920mmにもおよぶ大型基板内では10%程度の膜厚ばらつきが生じることから、アモルファスシリコン膜が薄くなるとレーザービームの吸収率が低下し、結晶性にばらつきが生じてしまう。これに対して光熱変換層を用いる方法では、光熱変換層の表面反射率および膜厚が均一であれば、レーザービームの波長やシリコン膜の膜厚には依存することなく、均一な結晶化が実現されるようになっている。

10

【0009】

【特許文献1】特開昭60 18913号公報

【特許文献2】特公平3-34647号公報

【特許文献3】特開平4-332120号公報

【特許文献4】特開2002-93702号公報

【発明の開示】

【発明が解決しようとする課題】

20

【0010】

ところで、このような光熱変換層を用いた場合、高温下(少なくともシリコンの融点である1410以上)では光熱変換層とシリコン膜とが反応し、不要な化合物が生成されてしまうことが多い。そこでこのような化合物の生成を防止するため、例えば上記特許文献1~3では、この光熱変換層とアモルファスシリコン膜との間に、あらかじめバッファ層が形成されるようになっている。このバッファ層としては、例えばシリコン酸化膜(SiO)、シリコン窒化膜(SiN)またはシリコン酸窒化膜(SiON)などが挙げられている。また、バッファ層はシリコン膜の再結晶化後に、例えばフッ化水素(HF)を用いたウェットエッチングにより除去されるようになっている。

【0011】

30

ところが、このバッファ層には、シリコン膜の再結晶化の際にシリコン膜の融点以上となるような熱が供給されているため、変質してエッチングされにくくなり、エッチング残渣が発生しやすい。結晶質シリコン膜上にエッチング残渣が存在すると、チャンネル領域とソースまたはドレイン領域との間の導電性に影響が生じ、結晶質シリコン膜とその上層との間にリークパスが形成されてオフ電流が増加したり、界面準位が形成されて薄膜トランジスタの閾値電圧がばらついたり、いわゆるS値(スロープ値)が増大してしまうといった問題が生じる。

【0012】

一方、このようなエッチング残渣が発生しないようにバッファ層に対して十分なエッチングを行うと、結晶質シリコン膜上に存在するピンホールから浸入したフッ化水素水がゲート絶縁膜をもエッチングしてしまい、ゲート絶縁膜の層間絶縁性を低下させたり、チャンネル領域を形成する結晶質シリコン膜にダメージを与え、オン特性を低下させてしまうことになる。

40

【0013】

なお、バッファ層のエッチング残渣を低減するうえで、例えばフッ化水素水処理後に水洗処理を行ったり、バッファ層の上層をCVD(Chemical Vapor Deposition; 化学気相成長)法によって成膜する前にCVDチャンパー内で水素やアルゴンなどのエッチング性ガス種を用いプラズマ処理を行ったりすることなども効果的であるが、やはりチャンネルとなる結晶化シリコン膜へダメージを負わせており、過度な処理を行うとオン電流が低下してしまうことになる。

50

【 0 0 1 4 】

このように、シリコン膜の結晶化の際に用いざるを得ないパuffa層をその後除去している従来の技術では、薄膜トランジスタの特性を劣化させずに結晶質シリコン膜の均一結晶化を実現し、薄膜トランジスタの特性ばらつきを抑えるのが困難であった。

【 0 0 1 5 】

本発明はかかる問題点に鑑みてなされたもので、その目的は、薄膜トランジスタの特性を劣化させずにその特性ばらつきを抑えることが可能な薄膜トランジスタの製造方法を提供することにある。

【課題を解決するための手段】

【 0 0 1 6 】

本発明の薄膜トランジスタの製造方法は、絶縁性基板上に、ゲート電極、ゲート絶縁膜、第1の非結晶質シリコン膜、第1の絶縁層をこの順に形成する工程と、第1の絶縁層上に光熱変換層を形成する工程と、この光熱変換層に対して光ビームを照射して光熱変換層および第1の絶縁層を介して第1の非結晶質シリコン膜に加熱処理を施すことにより、第1の非結晶質シリコン膜を結晶化させて結晶質シリコン膜を形成する工程と、光熱変換層を除去する工程と、第1の絶縁層上に第2の絶縁層を形成する工程と、これら第1および第2の絶縁層をパターニングして結晶質シリコン膜のチャンネル領域に対応する領域のみを選択的に残すことによりチャンネル保護膜を形成する工程と、このチャンネル保護膜および結晶質シリコン膜上にn+シリコン膜を形成し、結晶質シリコン膜およびn+シリコン膜をパターニングしてゲート電極に対応する領域のみを選択的に残すと共に、n+シリコン膜およびゲート絶縁膜上に金属層を形成し、上記チャンネル保護膜をエッチングストップパとしてn+シリコン膜および金属層におけるチャンネル領域に対応する領域を選択的に除去することにより、n+シリコン膜からソース領域およびドレイン領域を形成すると共に金属層からソース電極およびドレイン電極を形成する工程とを含むようにしたものである。

【 0 0 1 7 】

本発明の薄膜トランジスタの製造方法では、光熱変換層および第1の絶縁層を介して間接的に加熱処理が施されるため、第1の非結晶質シリコン膜には均一に熱が伝導されたうえで、結晶質シリコン膜が形成される。また、第1の非結晶質シリコン膜と光熱変換層との間に第1の絶縁層が形成されるため、それらの間での反応によって生成物が生じることはない。その後、光熱変換層が除去されると共に第1の絶縁層上に第2の絶縁層が形成され、これら第1および第2の絶縁層がパターニングされてチャンネル領域に対応する領域のみが選択的に残されることで、チャンネル保護膜となる。その際、チャンネル保護膜となる部分は除去されないで、下層の結晶質シリコン膜におけるチャンネル領域が保護され、ダメージを受けることはない。また、その後このチャンネル保護膜の上層にはn+シリコン膜および金属膜が形成され、これらのチャンネル領域に対応する領域が選択的に除去されることで、ソース領域、ドレイン領域、ソース電極およびドレイン電極がそれぞれ形成される。その際、チャンネル保護膜がエッチングストップパとして機能するため、結晶質シリコン膜のチャンネル領域が保護され、ダメージを受けることはない。さらに、第1および第2の絶縁層によりチャンネル保護膜が形成されるため、エッチングストップパとして機能するチャンネル保護膜の膜厚が大きくなり、結晶質シリコン膜のチャンネル領域がより確実に保護される。

【発明の効果】

【 0 0 2 3 】

本発明の薄膜トランジスタの製造方法によれば、結晶質シリコン膜を光熱変換層および絶縁層（第1の絶縁層）を介した加熱処理によって形成すると共に、この第1の絶縁層およびその上の第2の絶縁層のパターニングによって結晶質シリコン膜上のチャンネル領域に対応する領域にチャンネル保護膜を選択的に形成するようにしたので、間接的な加熱処理によって結晶化を行うと共に、絶縁層を剥離する際には結晶質シリコン膜のチャンネル領域をマスクし、n+シリコン膜および金属膜を選択的に除去する際には、エッチングストップパとして機能させることができる。よって、結晶質シリコン膜の形成の際に均一に熱を供給すると共にこの結晶質シリコン膜のチャンネル領域を保護することができ、薄膜トランジスタ

10

20

30

40

50

タの特性を劣化させずにその特性ばらつきを抑えることが可能となる。

また、第1および第2の絶縁層によりチャネル保護膜を形成するようにしたので、エッチングストップパとして機能するチャネル保護膜の膜厚を大きくすることができ、結晶質シリコン膜のチャネル領域をより確実に保護することが可能となる。

【発明を実施するための最良の形態】

【0024】

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

【0025】

[第1の実施の形態]

図1～図5は、本発明の第1の実施の形態に係る薄膜トランジスタ（薄膜トランジスタ1）の製造方法について説明するためのものである。

10

【0026】

まず、図1(A)に示したように、ガラス材料やプラスチック材料などからなる絶縁性の基板10上に、ゲート電極11、ゲート絶縁膜12、アモルファスシリコン膜13A（第1の非結晶質シリコン膜）、バッファ層14（第1の絶縁膜）および光熱変換層15をこの順に形成する。

【0027】

具体的には、ゲート電極11の形成には、例えばスパッタ法により、基板10上に厚さが100nm程度のモリブデン（Mo）膜を一様に形成した後、エッチングして所定の形状にパターニングすることによって行う。この所定の形状へのパターニングは、例えばフォトリソグラフィ法などによって行う。なお、このゲート電極11はMoにより構成されているとは限らず、後にアモルファスシリコン膜13Aを結晶化する際（図1(B)参照）に生じる熱によっても変質しにくい高融点の金属であればよい。

20

【0028】

また、ゲート絶縁膜12の形成には、例えばプラズマCVD法により、ゲート電極11を含む基板10上に、厚さが160nm程度の酸化シリコン（SiO₂）を一様に形成することによって行う。なお、このゲート絶縁膜12はSiO₂により構成されているとは限らず、例えばSiO₂、窒化シリコン（SiN）または酸化窒化シリコン（SiON）のうちの少なくとも1種からなる絶縁材料によって構成するようにしてもよい。

【0029】

また、アモルファスシリコン膜13Aの形成には、例えばプラズマCVD法により、ゲート絶縁膜12上に、厚さが30nm程度で一様に形成することによって行う。

30

【0030】

また、バッファ層14の形成には、例えばプラズマCVD法により、アモルファスシリコン膜13A上に、厚さが40nm程度のSiO₂を一様に形成することによって行う。なお、このバッファ層14もSiO₂により構成されているとは限らず、例えばSiO₂、SiNまたはSiONのうちの少なくとも1種からなる絶縁材料によって構成するようにしてもよい。

【0031】

また、光熱変換層15の形成には、例えばスパッタ法により、バッファ層14上に厚さが100nm程度のMoを一様に形成することによって行う。この光熱変換層15は、後述するレーザビームなどを吸収し、光エネルギーを熱エネルギーに変換するためのものである。したがって、この光熱変換層15としては、後の結晶化の際（図1(B)）に使用するレーザビームの吸収率が高いこと、バッファ層14やアモルファスシリコン膜13Aへの熱拡散速度が低いこと、後の結晶化の際に生じる熱によっても変質しにくい高融点の材料であること、などの条件を満たせばどのような材料であってもよく、例えば他に炭素（C）などを用いるようにしてもよい。

40

【0032】

続いて、図1(B)に示したように、光熱変換層15に対してレーザビームL1を一様に照射し、この光熱変換層15およびバッファ層14を介してアモルファスシリコン膜1

50

3 Aに間接的に加熱処理を施す。これによりアモルファスシリコン膜13 Aは結晶化し、結晶質シリコン膜(ポリシリコン膜)13 Pとなる。また、光熱変換層15およびバッファ層14を介して間接的に加熱処理が施されるので、アモルファスシリコン膜13 Aには均一に熱が伝わり、均一に結晶化する。なお、光源のレーザとしては、連続波およびパルス波のどちらのものでもよい。また、この光熱変換層15を全透過さえしなければどのような波長領域のレーザビームでもよいが、光熱変換層15での吸収率が多いものが望ましい。また、光熱変換層15での反射率が高くなってしまうような場合には、例えば光熱変換層15上に適度な膜厚のSiO₂などを形成し、レーザビームL1の反射抑止膜として用いるようにしてもよい。

【0033】

続いて、図2(A)に示したように、アモルファスシリコン膜13 Aの結晶化後は不要となる光熱変換層15を、エッチングにより除去する。

【0034】

続いて、図2(B)に示したように、例えばプラズマCVD法により、バッファ層14上に、厚さが200 nm程度の絶縁膜16(第2の絶縁膜)を一様に形成する。この絶縁膜16も、例えばSiO₂、SiNまたはSiONのうちの少なくとも1種からなる絶縁材料によって構成する。

【0035】

続いて、図2(C)に示したように、絶縁膜16上にフォトレジスト膜21を形成し、所定形状にパターニングする。具体的には、結晶質シリコン膜13 Pのチャンネル領域となる部分に対応する領域に選択的にフォトレジスト膜21を形成する。

【0036】

続いて、図3(A)に示したように、バッファ層14および絶縁膜16におけるフォトレジスト膜21が残存していない部分、すなわち結晶質シリコン膜13 Pのチャンネル領域となる部分に対応する領域以外を、フッ化水素酸からなる溶液を用いたウェットエッチングにより除去し、バッファ層14および絶縁膜16からなるチャンネル保護膜を形成する。その際、結晶質シリコン膜13 Pのチャンネル領域となる部分は、チャンネル保護膜によってマスクされることで保護され、エッチングによりダメージを受けることはない。

【0037】

続いて、図3(B)に示したように、フォトレジスト膜21を除去した後、チャンネル保護膜を含む結晶質シリコン膜13 P上に、後述するソース領域およびゲート領域を形成するためのn+シリコン膜17を、例えばプラズマCVD法により、厚さ50 nm程度で一様に形成する。

【0038】

続いて、図4に示したように、n+シリコン膜17上にフォトレジスト膜22を形成し、所定形状にパターニングする。具体的には、ゲート電極11に対応する領域に選択的にフォトレジスト膜22を形成する。

【0039】

続いて、図5(A)に示したように、結晶質シリコン膜13 Pおよびn+シリコン膜17におけるフォトレジスト膜22が残存していない部分、すなわちゲート電極11に対応する領域以外をエッチングにより除去し、結晶質シリコン膜13 Pおよびn+シリコン膜からなる島状パターンを形成する。

【0040】

続いて、図5(B)に示したように、n+シリコン膜17を含むゲート絶縁膜12上に、例えばスパッタ法により、3層構造の金属層18をそれぞれ一様に形成する。具体的には、例えば厚さが50 nm程度のチタン(Ti)層18 A、厚さが250 nm程度のアルミニウム(Al)層18 B、および厚さが50 nm程度のTi層18 Cを、この順に積層させる。なお、この金属層18としては、これらの材料の他に、モリブデン(Mo)やクロム(Cr)、あるいはMo/Al/Moの積層構造であってもよい。

【0041】

10

20

30

40

50

続いて、図6(A)に示したように、n+シリコン膜17および金属層18を所定形状にパターンングすることにより、n+シリコン膜17からソース領域17Sおよびドレイン領域17Dをそれぞれ形成すると共に、金属層18からソース電極18Sおよびドレイン電極18Dをそれぞれ形成する。具体的には、n+シリコン膜17および金属層18の両端部分、およびこれらの層における結晶質シリコン膜13Pのチャンネル領域となる部分に対応する領域を、エッチングにより選択的に除去する。その際、これらの層によるエッチング残渣を回避するため、図中の符号P1で示したようにオーバーエッチングを行うが、バッファ層14および絶縁膜16により十分な膜厚を有するチャンネル保護膜がエッチングストップパとして機能するため、結晶質シリコン膜13Pのチャンネル領域は保護され、ダメージを受けることはない。

10

【0042】

最後に、図6(B)に示したように、例えばプラズマCVD法により、ソース電極18S、ドレイン電極18Dおよびチャンネル保護膜を含むゲート絶縁膜12上に、厚さが200nm程度のパッシベーション膜19を一様に形成することにより、本実施の形態の薄膜トランジスタ1が製造される。なお、このパッシベーション膜19も、例えばSiO₂、SiNまたはSiONのうちの少なくとも1種からなる絶縁材料から構成される。

【0043】

この薄膜トランジスタ1では、図示しない配線層を通じてゲート電極11とソース電極18Sとの間に所定のしきい値電圧以上のゲート電圧V_gが印加されると、結晶質シリコン膜13Pにチャンネル領域が形成され、ソース領域17Sおよびドレイン領域17Dを介してソース電極18Sとドレイン電極18Dとの間に電流(ドレイン電流I_d)が流れ、トランジスタとして機能する。

20

【0044】

ここで、結晶質シリコン膜13Pは、すでに剥離された光熱変換層15とバッファ層14とを介した間接的な加熱処理によって結晶化されたものであるため、結晶化の際に均一に熱が供給されたうえで、結晶質シリコン膜13Pが形成されている。また、その際第1の非結晶質シリコン膜13Aと光熱変換層15との間にバッファ層14が形成されているため、それらの間での反応によって生成物が生じることはなく、その生成物によってトランジスタ特性が劣化することもない。

【0045】

また、この結晶質シリコン膜13P上のチャンネル領域に対応する領域に、バッファ層14および絶縁膜16のパターンングによってチャンネル保護膜が選択的に形成されているため、この絶縁膜16が剥離される際(図4および図5(A)参照)に、結晶質シリコン膜13Pのチャンネル領域が保護され、ダメージを受けることはない。さらに、このチャンネル保護膜の上層でソース領域17S、ドレイン領域17D、ソース電極18Sおよびドレイン電極18Dが形成される際にも、チャンネル保護層がエッチングストップパとして機能するため、結晶質シリコン膜13Pのチャンネル領域が保護され、ダメージを受けることはない。

30

【0046】

これに対して、例えば図7に示した従来の薄膜トランジスタ101(比較例)では、図8に示したように、結晶質シリコン膜113Pが形成された後、その上層のバッファ層(図示せず)がフッ化水素酸からなる溶液を用いたウェットエッチングにより完全に除去されるため、結晶質シリコン膜13Pのチャンネル領域がエッチングによりダメージを受けてしまうことになる。

40

【0047】

よって、例えば図9に示したトランジスタ特性図(ゲート電圧V_gとドレイン電流I_dとの関係)のように、薄膜トランジスタ1(本実施の形態)の特性G1と薄膜トランジスタ101(比較例)の特性G2とを比較すると、薄膜トランジスタ101よりも薄膜トランジスタ1のほうが、特性が向上していることが分かる。すなわち、ゲート電圧V_g=0V付近において、薄膜トランジスタ101よりも薄膜トランジスタ1のほうが急峻に立ち

50

上がっている（ドレイン電流 I_d が急激に上昇している）ため、薄膜トランジスタ 1 のほうがいわゆる S 値（スロープ値）が小さくなり、トランジスタ特性が向上していることが分かる。これは、本実施の形態の薄膜トランジスタ 1 では、上述のようにチャネル保護膜によって結晶質シリコン膜 13P のチャネル領域が保護され、ダメージを受けないためだと考えられる。

【0048】

以上のように、本実施の形態では、結晶質シリコン膜 13P を光熱変換層 15 およびバッファ層 14 を介した間接的な加熱処理によって形成すると共に、このバッファ層 14 とその上層の絶縁膜 16 とのパターニングによって結晶質シリコン膜 13P 上のチャネル領域に対応する領域にチャネル保護膜を選択的に形成し、このチャネル保護膜の上層の $n+$ シリコン膜 17 および金属膜 18 を選択的に除去する際にエッチングストップとして機能させるようにしたので、結晶質シリコン膜 13P の形成の際に均一に熱を供給させると共に、この結晶質シリコン膜 13P のチャネル領域を保護することができる。よって、薄膜トランジスタ 1 の特性を劣化（例えば、 S 値の増加、オフ電流の増加、相関絶縁性の低下など）させずにその特性ばらつきを抑えることが可能となる。

【0049】

また、バッファ層 14 上に絶縁膜 16 を形成してチャネル保護膜の膜厚を十分に大きくするようにしたので、 $n+$ シリコン膜 17 および金属層 18 をパターニングする際にエッチング残渣回避のためにオーバーエッチングを行うような場合でも、結晶質シリコン膜 13P のチャネル領域を確実に保護することができる。

【0050】

[第2の実施の形態]

次に、本発明の第2の実施の形態に係る薄膜トランジスタ（薄膜トランジスタ 1A）の製造方法について説明する。なお、第1の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。

【0051】

まず、図 10（A）に示したように、第1の実施の形態の薄膜トランジスタ 1 の場合と同様にして、基板 10 上にゲート電極 11、ゲート絶縁膜 12、アモルファスシリコン膜 13A、バッファ層 14 および光熱変換層 15 を順に形成し、次いで光熱変換層 15 に対してレーザビーム L1 を一様に照射してアモルファスシリコン膜 13A に間接的に加熱処理を施すことにより、結晶質シリコン膜 13P を形成する。次いで薄膜トランジスタ 1 の場合と同様にして、バッファ層 14 および絶縁膜 16 をパターニングし、チャネル保護膜を形成する。

【0052】

次いで本実施の形態では、このチャネル保護膜を含む結晶質シリコン膜 13P と $n+$ シリコン膜 17 との間にアモルファスシリコン膜 17A を、例えばプラズマ CVD 法により、厚さ 120 nm 程度で一様に形成する。なお、このアモルファスシリコン膜 17A の膜厚はできるだけ大きいことが望ましい。膜厚が大きくなるのに従って、後述する薄膜トランジスタのオフ電流を低減する効果がより強まるからである。

【0053】

続いて、図 10（B）に示したように、結晶質シリコン膜 13P、アモルファスシリコン膜 17A および $n+$ シリコン膜 17 におけるゲート電極 11 に対応する領域以外をエッチングにより除去し、これらの積層膜からなる島状パターンを形成する。そして $n+$ シリコン膜 17 を含むゲート絶縁膜 12 上に、薄膜トランジスタ 1 の場合と同様にして 3 層構造の金属層 18 をそれぞれ一様に形成する。

【0054】

続いて、図 11（A）に示したように、薄膜トランジスタ 1 の場合と同様に、チャネル保護膜をエッチングストップとして $n+$ シリコン膜 17 および金属層 18 を所定形状にパターニングし、ソース領域 17S、ドレイン領域 17D、ソース電極 18S およびドレイン電極 18D をそれぞれ形成する。

【 0 0 5 5 】

最後に、図 1 1 (B) に示したように、薄膜トランジスタ 1 の場合と同様にしてソース電極 1 8 S、ドレイン電極 1 8 D およびチャンネル保護膜を含むゲート絶縁膜 1 2 上にパッシベーション膜 1 9 を一様に形成することにより、本実施の形態の薄膜トランジスタ 1 A が製造される。

【 0 0 5 6 】

この薄膜トランジスタ 1 A では、薄膜トランジスタ 1 と同様に、図示しない配線層を通じてゲート電極 1 1 とソース電極 1 8 S との間にしきい値電圧以上のゲート電圧 V_g が印加されると、ソース電極 1 8 S とドレイン電極 1 8 D との間にドレイン電流 I_d が流れ、トランジスタとして機能する。

10

【 0 0 5 7 】

ここで、この薄膜トランジスタ 1 A では、チャンネル保護膜を含む結晶質シリコン膜 1 3 P と、 $n+$ シリコン膜 1 7 から形成されたソース領域 1 7 S およびドレイン領域 1 7 D との間にそれぞれ、アモルファスシリコン膜 1 7 A が形成されているため、ゲート電極 1 1 に負電位を与えた場合、チャンネル - ドレイン間の空乏層が、アモルファスシリコン膜 1 7 A 中に形成される。ここで、結晶性シリコン層 1 3 P と比べてアモルファスシリコン層 1 7 A では膜中水素が局在順位を埋めているため、電子と正孔との衝突による生成電流が小さくなると共にバンドギャップも大きくなり、その結果、トランジスタのオフ電流がより低減されると共に、薄膜トランジスタ間の特性ばらつきもより抑えられる (特願昭 6 1 - 1 3 8 3 2 4 参照)。

20

【 0 0 5 8 】

また、このアモルファスシリコン膜 1 7 A の膜厚が大きくなると、チャンネル - ドレイン間の電界が抑制されるため、それにつれてトランジスタのオフ電流がさらに低減される。

【 0 0 5 9 】

以上のように、本実施の形態では、チャンネル保護膜を含む結晶質シリコン膜 1 3 P とソース領域 1 7 S およびドレイン領域 1 7 D との間にそれぞれアモルファスシリコン膜 1 7 A を形成するようにしたので、第 1 の実施の形態における効果に加え、さらに局在順位における生成電流を抑制することができる。よって、トランジスタのオフ電流をより低減すると共に、薄膜トランジスタ間の特性ばらつきもより抑えることができる。

【 0 0 6 0 】

以上、第 1 および第 2 の実施の形態を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されるものではなく、種々の変形が可能である。

30

【 0 0 6 1 】

例えば、上記実施の形態では、チャンネル保護膜がバッファ層 1 4 および絶縁膜 1 6 から構成されている場合で説明したが、例えば図 1 2 (A)、(B) にそれぞれ示した薄膜トランジスタ 1 C、1 D (それぞれ、薄膜トランジスタ 1、1 A に対応するもの) のように、 $n+$ シリコン膜 1 7 および金属層 1 8 をパターンニングする際のオーバーエッチングによっても結晶質シリコン膜 1 3 P のチャンネル領域を十分に保護できるような条件 (バッファ層 1 4 の厚みやオーバーエッチングの程度など) なのであれば、絶縁膜 1 6 を形成せず、バッファ層 1 4 だけでチャンネル保護膜を構成するようにしてもよい。このように構成した場合、絶縁膜 1 6 を形成する必要がなくなることから、上記実施の形態における効果に加え、薄膜トランジスタの製造工程を簡素化することができる。なお、バッファ層 1 4 を厚く形成すると、結晶質シリコン膜 1 3 P の形成の際にアモルファスシリコン膜 1 3 A に熱が伝わりにくくなる傾向にあることから、その点も考慮してバッファ層 1 4 の厚みを設定するのが望ましい。

40

【 0 0 6 2 】

また、上記実施の形態では、金属層 1 8 の形成に先立って結晶質シリコン膜 1 3 P および $n+$ アモルファスシリコン膜 1 7 からなる島状パターンを形成する場合で説明したが、金属層 1 8 の形成に続けて行われるチャンネル領域となる領域の $n+$ シリコン膜 1 7 の除去の際に、金属層 1 8 周辺の $n+$ シリコン膜 1 7 および結晶質シリコン膜 1 3 P も連続して

50

除去するようにしてもよい。また、 $n +$ シリコン膜 17 の形成を金属層 18 の成膜直前に行うと共に、金属層 18 の形成に先立っては結晶質シリコン膜 13 P のみの島状パターンを形成し、 $n +$ シリコン膜 17 および金属層 18 の形成に続けて行われるチャネル領域となる領域の $n +$ シリコン膜 17 の除去の際に、金属層 18 周辺の $n +$ シリコン膜 17 を除去するようにしてもよい。

【0063】

また、本発明の薄膜トランジスタは、例えば図 13 に示したように、表示素子として有機 EL 素子（有機 EL 素子 32）を備えた有機 EL 表示装置（有機 EL 表示装置 3）に適用することが可能である。その場合、例えば上記実施の形態で説明した薄膜トランジスタ 1（または 1A ~ 1C）を複数個設け、これら複数の薄膜トランジスタをそれぞれ、有機 EL 素子 32 の駆動素子として機能させるようにする。この有機 EL 表示装置 3 の具体的な構成としては、例えば基板 10 上の薄膜トランジスタ 1 上に絶縁性の平坦化膜 31 を一様に形成し、その上に反射電極 32A、有機発光層 32B および透明電極 32C からなる複数の有機 EL 素子 32 を形成し、各有機 EL 素子 32 間を電極間絶縁膜 33 によって隔離するようにし、その上に再び絶縁性の平坦化層 34 を形成し、これらを透過性の基板 30 で挟み込むようにしたものが挙げられる。このような構成の有機 EL 表示装置 3 では、反射電極 32A と透明電極 32C との間に所定の電圧が印加されると有機発光層 32B が発光し、発光光 L2, L3 のようにして、図の上方へ射出される。この有機 EL 表示装置においても、上記実施の形態と同様の作用により、同様の効果を得ることが可能である。なお、図 13 では、いわゆる上面発光（トップエミッション）型の有機 EL 表示装置について説明したが、この他にも例えば、いわゆる下面発光（ボトムエミッション）型の有機 EL 表示装置や、両面発光（デュアルエミッション）型の有機 EL 表示装置にも適用することが可能である。

【0064】

また、本発明の薄膜トランジスタは、図 13 で示したような有機 EL 素子を備えた有機 EL 表示装置の他にも、例えば表示素子として液晶素子を備えた液晶表示装置にも適用することが可能である。この場合も上記実施の形態と同様の作用により、同様の効果を得ることが可能である。

【0065】

また、上記実施の形態において説明した各構成要素の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、また他の成膜方法および成膜条件としてもよい。

【0066】

さらに、上記実施の形態では、薄膜トランジスタおよび有機 EL 表示装置の構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を備えていてもよい。

【図面の簡単な説明】

【0067】

【図 1】本発明の第 1 の実施の形態に係る薄膜トランジスタの製造方法の主要な工程の一部を表す断面図である。

【図 2】図 1 に続く工程を表す断面図である。

【図 3】図 2 に続く工程を表す断面図である。

【図 4】図 3 に続く工程を表す断面図である。

【図 5】図 4 に続く工程を表す断面図である。

【図 6】図 5 に続く工程を表す断面図である。

【図 7】比較例に係る薄膜トランジスタの構成を表す断面図である。

【図 8】図 7 に示した薄膜トランジスタの製造方法の主要な工程の一部を表す断面図である。

【図 9】ゲート電圧とドレイン電流との関係を表す特性図である。

【図 10】第 2 の実施の形態に係る薄膜トランジスタの製造方法の主要な工程の一部を表

10

20

30

40

50

す断面図である。

【図11】図10に続く工程を表す断面図である。

【図12】本発明の変形例に係る薄膜トランジスタの構成を表す断面図である。


【図13】本発明の一実施の形態に係る表示装置の構成を表す断面図である。

【符号の説明】


【0068】

1, 1A ~ 1D ... 薄膜トランジスタ、10 ... 基板、11 ... ゲート電極、12 ... ゲート絶縁膜、13A, 17A ... アモルファスシリコン膜、13P ... 結晶質シリコン膜、14 ... パツファ層、15 ... 光熱変換層、16 ... 絶縁膜、17 ... n+シリコン膜、18 ... 金属層、18A, 18C ... チタン (Ti) 層、18B ... アルミニウム (Al) 層、19 ... パッシベーション層、21, 22 ... フォトレジスト膜、30 ... 基板、31, 34 ... 平坦化層、32 ... 有機EL素子、32A ... 反射電極、32B ... 有機発光層、32C ... 透明電極、33 ... 電極間絶縁膜、L1 ... レーザビーム、L2, L3 ... 発光光。


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



フロントページの続き

- (56)参考文献 特開平07 - 131030 (JP, A)
特開平08 - 228011 (JP, A)
特開平06 - 132536 (JP, A)
特開2003 - 100637 (JP, A)
特開平04 - 212410 (JP, A)
特開平05 - 041390 (JP, A)
特開平06 - 163587 (JP, A)

(58)調査した分野(Int.Cl., DB名)

H01L 21/336
H01L 21/20
H01L 29/786